数据传输方法、存储器控制电路单元与存储器储存装置的制造方法
数据传输方法、存储器控制电路单元与存储器储存装置的制造方法【
技术领域：
】[0001]本发明是有关于一种数据传输方法，且特别是有关于一种数据传输方法、存储器控制电路单元与存储器储存装置。【
背景技术：
】[0002]数码相机、手机与MP3在这几年来的成长十分迅速，使得消费者对储存媒体的需求也急速增加。由于可复写式非易失性存储器(rewritablenon-volatilememory)具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，因此，近年可复写式非易失性存储器产业成为电子产业中相当热门的一环。例如，以快闪存储器作为储存媒体的固态硬盘(Solid-statedrive)已广泛应用作为电脑主机的硬盘，以提升电脑的存取效能。[0003]此外，由于当此类具有可复写式非易失性存储器的存储器储存装置处于高速运作时，例如，执行大量数据的写入与读取时，需要消耗大量的能源并且产生大量的热量，因此容易造成存储器储存装置温度过高，而使其存取效率降低亦或是造成其损毁。基此，在兼顾存储器储存装置的存取效能与执行性能下，为了避免存储器储存装置运作时所造成的系统过热现象，维持系统产热与散热平衡即成为电脑系统工作效能不断提升下，不可或缺的重要课题。【
发明内容】[0004]本发明提供一种数据传输方法、存储器控制电路单元与存储器储存装置，其能够有效地减少功率消耗，进而使存储器储存装置的热的产生与散热达到稳定状态。[0005]本发明的一实施例提出一种用于具有可复写式非易失性存储器模块的存储器储存装置的数据传输方法，本数据传输方法包括:(a)初始地设定第一门槛值与第一累加值；(b)每隔一第一预先定义时间，通过将第一门槛值加上第一累加值以更新第一门槛值；(C)接收写入数据；(d)检测存储器储存装置的温度；(e)判断存储器储存装置的温度是否大于或等于温度门槛值，其中倘若存储器储存装置的温度非大于或等于温度门槛值时，执行步骤(f)并且倘若存储器储存装置的温度大于或等于温度门槛值时，执行步骤(g);(f)将写入数据写入至可复写式非易失性存储器模块；(g)判断写入数据的大小是否大于或等于第一门槛值，其中倘若写入数据的大小非大于或等于第一门槛值时，执行步骤(h)并且倘若写入数据的大小大于或等于第一门槛值时，执行步骤(i);(h)为将写入数据写入至可复写式非易失性存储器模块并且通过将第一门槛值减去写入数据的大小以更新第一门槛值；以及(i)为不将写入数据写入至可复写式非易失性存储器模块并且于第一预设时间之后重新执行步骤(g)。[0006]在本发明的一实施例中，上述设定第一累加值的步骤包括:倘若此存储器储存装置的温度非大于或等于温度门槛值时，以第一值来设定第一累加值；以及倘若存储器储存装置的温度大于或等于温度门槛值时，以第二值来设定第一累加值。特别是，第一值大于第二值。[0007]在本发明的一实施例中，上述每隔第一预先定义时间，初始地设定最大数据量值；通过将第一门槛值加上第一累加值以更新第一门槛值的步骤包括:将第一门槛值加上第一累加值以获得一更新值；倘若存储器储存装置的温度非大于或等于温度门槛值时，以此更新值来更新第一门槛值；倘若存储器储存装置的温度大于或等于温度门槛值时，判断此更新值是否大于或等于最大数据量值；倘若此更新值非大于或等于最大数据量值时，以此更新值来更新第一门槛值；以及倘若此更新值大于或等于最大数据量值时，以最大数据量值来更新第一门槛值。[0008]在本发明的一实施例中，当存储器储存装置的温度非大于或等于温度门槛值时，第一门槛值是大于或等于最大数据量值。[0009]在本发明的一实施例中，上述的数据传输方法还包括:(j)初始地设定第二门槛值与第二累加值；(k)每隔一第二预先定义时间，通过将第二门槛值加上第二累加值以更新第二门槛值；(I)接收一读取指令；(m)检测存储器储存装置的温度；(η)判断存储器储存装置的温度是否大于或等于温度门槛值，其中倘若温度非大于或等于温度门槛值时，执行步骤(ο)并且倘若温度大于或等于温度门槛值时，执行步骤(P)；(ο)从可复写式非易失性存储器模块读取对应此读取指令的读取数据；以及(P)判断欲从可复写式非易失性存储器模块读取的读取数据的大小是否大于或等于第二门槛值，倘若读取数据的大小非大于或等于第二门槛值时，执行步骤(q)并且倘若读取数据的大小大于或等于第二门槛值时，执行步骤(r);其中步骤(q)为从可复写式非易失性存储器模块读取对应此读取指令的读取数据并且通过将第二门槛值减去读取数据的大小以更新第二门槛值；以及步骤(r)为不从可复写式非易失性存储器模块中读取此读取数据并且在第二预设时间之后重新执行步骤(P)。[0010]在本发明的一实施例中，上述设定第二累加值的步骤包括:倘若此存储器储存装置的温度非大于或等于温度门槛值时，以第三值来设定第二累加值；以及倘若存储器储存装置的温度大于或等于温度门槛值时，以第四值来设定第二累加值。特别是，第三值大于第四值。[0011]本发明一实施例提供一种存储器控制电路单元，用于控制存储器储存装置的可复写式非易失性存储器模块，此存储器控制电路单元包括:用以耦接至主机系统的主机接口；用以耦接至可复写式非易失性存储器模块的存储器接口；以及耦接至主机接口与存储器接口的存储器管理电路。存储器管理电路会初始地设定第一门槛值与第一累加值，并且每隔一预先定义时间，通过将第一门槛值加上第一累加值以更新第一门槛值。其中存储器管理电路还用以接收写入数据；其中存储器管理电路还用以检测存储器储存装置的温度并且判断存储器储存装置的温度是否大于或等于温度门槛值；倘若存储器储存装置的温度非大于或等于温度门滥值时，存储器管理电路会发送一第一指令序列(co_andsequence),此第一指令序列用以指示执行一数据写入运作，以将写入数据写入至可复写式非易失性存储器模块；倘若存储器储存装置的温度大于或等于温度门槛值时，存储器管理电路还用以执行第一数据量判断运作，以判断写入数据的大小是否大于或等于第一门槛值；倘若写入数据的大小非大于或等于第一门槛值时，存储器管理电路会发送第一指令序列，此第一指令序列用以指示执行数据写入运作，以将写入数据写入至可复写式非易失性存储器模块并且通过将第一门槛值减去写入数据的大小以更新第一门槛值；倘若写入数据的大小非大于或等于第一门槛值时，存储器管理电路会执行暂停写入运作，以不将写入数据写入至可复写式非易失性存储器模块并且在一预设时间之后重新执行上述第一数据量判断运作。[0012]在本发明的一实施例中，上述在设定第一累加值的运作中，存储器管理电路会检测存储器储存装置的温度，并且判断存储器储存装置的温度是否大于或等于温度门槛值；倘若存储器储存装置的温度非大于或等于温度门槛值时，存储器管理电路会以第一值来设定第一累加值，以及倘若存储器储存装置的温度大于或等于温度门槛值时，存储器管理电路会以第二值来设定第一累加值，其中第一值大于第二值。[0013]在本发明的一实施例中，上述每隔第一预先定义时间，通过将第一门槛值加上第一累加值以更新第一门槛值的运作中，存储器管理电路会初始地设定最大数据量值并且将第一门槛值加上第一累加值以获得一更新值，其中倘若存储器储存装置的温度非大于或等于温度门槛值时，存储器管理电路会以更新值来更新第一门槛值，反之，倘若存储器储存装置的温度大于或等于温度门槛值时，存储器管理电路会判断此更新值是否大于或等于最大数据量值；其中倘若此更新值非大于或等于最大数据量值时，存储器管理电路会以此更新值来更新第一门槛值；以及倘若此更新值大于或等于最大数据量值时，存储器管理电路会以最大数据量值来更新第一门槛值。[0014]在本发明的一实施例中，当存储器储存装置的温度非大于或等于温度门槛值时，第一门槛值是大于或等于最大数据量值。[0015]在本发明的一实施例中，上述存储器管理电路还用以初始地设定第二门槛值与第二累加值，并且每隔第二预先定义时间，通过将第二门槛值加上第二累加值以更新第二门槛值。其中存储器管理电路还用以从主机系统接收一读取指令以及检测存储器储存装置的温度并且判断存储器储存装置的温度是否大于或等于温度门槛值；倘若存储器储存装置的温度非大于或等于温度门槛值时，存储器管理电路会发送第二指令序列，此第二指令序列用以指示执行数据读取运作，以从可复写式非易失性存储器模块读取对应此读取指令的读取数据；倘若存储器储存装置的温度大于或等于温度门槛值时，存储器管理电路还用以执行第二数据量判断运作，以判断欲从可复写式非易失性存储器模块读取的读取数据的大小是否大于或等于第二门槛值。倘若读取数据的大小非大于或等于第二门槛值时，存储器管理电路会发送第二指令序列，此第二指令序列用以指示执行数据读取运作，以从可复写式非易失性存储器模块读取对应此读取指令的读取数据并且通过将第二门槛值减去读取数据的大小以更新第二门槛值，以及倘若读取数据的大小大于或等于第二门槛值时，存储器管理电路会执行暂停读取运作，以不从可复写式非易失性存储器模块中读取此读取数据并且在一第二预设时间之后重新执行上述第二数据量判断运作。[0016]在本发明的一实施例中，上述在设定第二累加值的运作中，存储器管理电路会检测存储器储存装置的温度，并且判断存储器储存装置的温度是否大于或等于温度门槛值；倘若存储器储存装置的温度非大于或等于温度门槛值时，存储器管理电路会以第三值来设定第二累加值，以及倘若存储器储存装置的温度大于或等于温度门槛值时，存储器管理电路会以第四值来设定第二累加值，其中第三值大于第四值。[0017]本发明的一实施例提供一种存储器储存装置，其包括:用以耦接至主机系统的连接器、可复写式非易失性存储器模块与存储器控制电路单元。存储器控制电路单元耦接至连接器与可复写式非易失性存储器模块，并且初始地设定第一门槛值与第一累加值，并且每隔一预先定义时间，通过将第一门槛值加上第一累加值以更新第一门槛值。存储器控制电路单元还用以接收写入数据以及检测存储器储存装置的温度并且判断存储器储存装置的温度是否大于或等于温度门槛值；倘若存储器储存装置的温度非大于或等于温度门槛值时，存储器控制电路单元会发送第一指令序列，此第一指令序列用以指示执行数据写入运作，以将写入数据写入至可复写式非易失性存储器模块；倘若存储器储存装置的温度大于或等于温度门槛值时，存储器控制电路单元会执行第一数据量判断运作，以判断写入数据的大小是否大于或等于第一门槛值；倘若写入数据的大小非大于或等于第一门槛值时，存储器控制电路单元会发送第一指令序当前第1页1 2 3 4 5 6 列，此第一指令序列用以指示执行数据写入运作，以将写入数据写入至可复写式非易失性存储器模块并且通过将第一门槛值减去写入数据的大小以更新第一门槛值；以及倘若写入数据的大小非大于或等于第一门槛值时，存储器控制电路单元执行一暂停写入运作，以不将写入数据写入至可复写式非易失性存储器模块并且在一预设时间之后重新执行上述第一数据量判断运作。
[0018]在本发明的一实施例中，上述在设定第一累加值的运作中，倘若存储器储存装置的温度非大于或等于温度门槛值时，存储器控制电路单元会以第一值来设定第一累加值，以及倘若存储器储存装置的温度大于或等于温度门槛值时，存储器控制电路单元会以第二值来设定第一累加值。其中第一值大于第二值。
[0019]在本发明的一实施例中，上述每隔第一预先定义时间，通过将第一门槛值加上第一累加值以更新第一门槛值的运作中，存储器控制电路单元会初始地设定最大数据量值并且将第一门槛值加上第一累加值以获得一更新值，其中倘若存储器储存装置的温度非大于或等于温度门槛值时，存储器控制电路单元会以更新值来更新第一门槛值；反之，倘若存储器储存装置的温度大于或等于温度门槛值时，存储器控制电路单元会判断此更新值是否大于或等于最大数据量值；其中倘若此更新值非大于或等于最大数据量值时，存储器控制电路单元会以此更新值来更新第一门槛值，以及倘若此更新值大于或等于最大数据量值时，存储器控制电路单元会以最大数据量值来更新第一门槛值。
[0020]在本发明的一实施例中，上述存储器储存装置的温度非大于或等于温度门槛值时，第一门槛值大于或等于最大数据量值。
[0021 ] 在本发明的一实施例中，上述存储器控制电路单元还用以初始地设定第二门槛值与第二累加值，并且每隔第二预先定义时间，通过将第二门槛值加上第二累加值以更新第二门槛值。存储器控制电路单元还用以从主机系统接收一读取指令以及检测存储器储存装置的温度并且判断存储器储存装置的温度是否大于或等于温度门槛值；倘若存储器控制电路单元的温度非大于或等于温度门槛值时，存储器控制电路单元会发送第二指令序列，此第二指令序列用以指示执行数据读取运作，以从可复写式非易失性存储器模块读取对应此读取指令的读取数据；倘若存储器储存装置的温度大于或等于温度门槛值时，存储器控制电路单元会执行第二数据量判断运作，以判断欲从可复写式非易失性存储器模块读取的读取数据的大小是否大于或等于第二门槛值，其中倘若读取数据的大小非大于或等于第二门槛值时，存储器控制电路单元会发送第二指令序列，此第二指令序列用以指示执行数据读取运作，以从可复写式非易失性存储器模块读取对应此读取指令的读取数据并且通过将第二门槛值减去读取数据的大小以更新第二门槛值，以及倘若读取数据的大小大于或等于第二门槛值时，存储器控制电路单元会执行暂停读取运作，以不从可复写式非易失性存储器模块中读取此读取数据并且在第二预设时间之后重新执行上述第二数据量判断运作。
[0022]在本发明的一实施例中，上述在设定第二累加值的运作中，倘若存储器储存装置的温度非大于或等于温度门槛值时，存储器控制电路单元会以第三值来设定第二累加值，以及倘若存储器储存装置的温度大于或等于温度门槛值时，存储器控制电路单元会以第四值来设定第二累加值。其中第三值大于第四值。
[0023]基于上述，上述实施例的数据传输方法、存储器控制电路单元与存储器储存装置在存储器储存装置之温度上升至门槛时，可有效地控制数据存取的速率，进而减少功率的消耗，由此避免因不断地存取大量数据而造成之存储器储存系统过热的情况。
[0024]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
【附图说明】
[0025]图1A是根据本发明第一实施例所示出的主机系统与存储器储存装置的示意图；
[0026]图1B是根据本发明实施例所示出的电脑、输入/输出装置与存储器储存装置的示意图；
[0027]图1C是根据本发明实施例所示出的主机系统与存储器储存装置的示意图；
[0028]图2是示出图1A所示的存储器储存装置的结构示意图；
[0029]图3是根据本发明第一实施例所示出的存储器控制电路单元的结构示意图；
[0030]图4是根据本发明第一实施例所示出的写入数据传输方法流程图；
[0031]图5是根据本发明第一实施例所示出的读取数据传输方法流程图；
[0032]图6是根据本发明第一实施例所示出的更新门槛值的步骤的流程图；
[0033]图7是根据本发明第二实施例所示出的动态更新累加值的写入数据传输方法流程图；
[0034]图8是根据本发明第二实施例所示出的动态更新累加值的读取数据传输方法流程图。
[0035]附图标记说明
[0036]1000:主机系统；
[0037]1100:电脑；
[0038]1102:微处理器；
[0039]1104:随机存取存储器(RAM)；
[0040]1106:输入/输出装置；
[0041 ]1108:系统总线；
[0042]1110:数据传输接口；
[0043]1202:鼠标；
[0044]1204:键盘；
[0045]1206:显示器；
[0046]1208:打印机；
[0047]1212:随身听；
[0048]1214:存储卡；
[0049]1216:固态硬盘；
[0050]1310:数码相机；
[0051]1312:SD 卡;
[0052]1314:MMC 卡；
[0053]1316:存储棒；
[0054]1318:CF 卡；
[0055]1320:嵌入式储存装置；
[0056]100:存储器储存装置；
[0057]102:连接接口单元；
[0058]104:存储器控制电路单元；
[0059]106:可复写式非易失性存储器模块；
[0060]108(0)?108 (R):物理删除单元；
[0061]202:存储器管理电路；
[0062]204:主机接口；
[0063]206:存储器接口；
[0064]208:缓冲存储器；
[0065]210:电源管理电路；
[0066]212:错误检查与校正电路；
[0067]S401、S403、S405、S407、S409、S411、S413、S415、S417:写入数据传输方法的步骤；
[0068]S501、S503、S505、S507、S509、S511、S513、S515、S517:读取数据传输方法的步骤；
[0069]S601、S603、S605、S607、S609、S611、S613:更新门槛值的步骤；
[0070]S701、S703、S705、S707、S709、S711、S713、S715、S717、S719、S721、S723、S725:动态更新累加值的写入数据传输方法的步骤；
[0071]S801、S803、S805、S807、S809、S811、S813、S815、S817、S819、S821、S823、S825:动态更新累加值的读取数据传输方法的步骤。
【具体实施方式】
[0072][第一实施例]
[0073]—般而言,存储器储存装置(也称,存储器储存系统)包括可复写式非易失性存储器模块与控制器(也称，控制电路)。通常存储器储存装置是与主机系统一起使用，以使主机系统可将数据写入至存储器储存装置或从存储器储存装置中读取数据。
[0074]图1A是根据本发明第一实施例所示出的主机系统与存储器储存装置的示意图，图1B是根据本发明实施例所示出的电脑、输入/输出装置与存储器储存装置的示意图，图1C是根据本发明实施例所示出的主机系统与存储器储存装置的示意图。
[0075]请参照图1A,主机系统1000 —般包括电脑1100与输入/输出(input/output,简称:1/0)装置1106。电脑1100包括微处理器1102、随机存取存储器(random accessmemory,简称:RAM) 1104、系统总线1108与数据传输接口 1110。输入/输出装置1106包括如图1B的鼠标1202、键盘1204、显示器1206与打印机1208。必须了解的是，图1B所示的装置非限制输入/输出装置1106，输入/输出装置1106可还包括其他装置。
[0076]在本发明实施例中，存储器储存装置100是通过数据传输接口 1110与主机系统1000的其他元件电性连接。通过微处理器1102、随机存取存储器1104与输入/输出装置1106的运作可将数据写入至存储器储存装置100或从存储器储存装置100中读取数据。例如，存储器储存装置100可以是如图1B所示的随身听1212、存储卡1214或固态硬盘(SolidState Drive,简称:SSD) 1216等的可复写式非易失性存储器储存装置。
[0077]—般而言，主机系统1000为可实质地与存储器储存装置100配合以储存数据的任意系统。虽然在本实施例中，主机系统1000是以电脑系统来做说明，然而，在本发明另一实施例中主机系统1000可以是数码相机、摄影机、通信装置、音频播放器或视频播放器等系统。例如，在主机系统为图1C中的数码相机(摄影机)1310时，可复写式非易失性存储器储存装置则为其所使用的SD卡1312、MMC卡1314、存储棒(memory stick) 1316、CF卡1318或嵌入式储存装置1320 (如图1C所示)。嵌入式储存装置1320包括嵌入式多媒体卡(Embedded MMC,简称:eMMC)。值得一提的是，嵌入式多媒体卡是直接电性连接于主机系统的基板上。
[0078]图2是示出图1A所示的存储器储存装置的结构示意图。
[0079]请参照图2，存储器储存装置100包括连接接口单元102、存储器控制电路单元104与可复写式非易失性存储器模块106。
[0080]在本实施例中，连接接口单元102是相容于序列先进附件(Serial AdvancedTechnology Attachment,简称:SATA)标准。然而,必须了解的是,本发明不限于此,连接接口单兀102也可以是符合并列先进附件(Parallel Advanced Technology A ttachment,简称:PATA)标准、电气和电子工程师协会(Institute of Electrical and ElectronicEngineers,简称:IEEE) 1394 标准、高速周边零件连接接口(Peripheral ComponentInterconnect Express,简称:PCI Express)标准、通用序列总线(Universal Serial Bus,简称:USB)标准、超高速一代(Ultra High Speed-1,简称:UHS-1)接口标准、超高速二代(Ultra High Speed-1I,简称:UHS-1I)接口标准、安全数字(Secure Digital,简称:SD)接口标准、存储棒(Memory Stick,简称:MS)接口标准、多媒体储存卡(Multi Media Card,简称:MMC)接口标准、小型快闪(Compact Flash,简称:CF)接口标准、整合式驱动电子接口(Integrated Device Electronics,简称:IDE)标准或其他适合的标准。在本实施例中，连接器可与存储器控制电路单元封装在一个芯片中，或布设于一包含存储器控制电路单元的芯片外。
[0081]存储器控制电路单元104用以执行以硬件形式或固件形式实作的多个逻辑闸或控制指令，并且根据主机系统1000的指令在可复写式非易失性存储器模块106中进行数据的写入、读取、删除与合并等运作。
[0082]可复写式非易失性存储器模块106是耦接至存储器控制电路单元104，并且用以储存主机系统1000所写入的数据。可复写式非易失性存储器模块106具有物理删除单元108(0)?108 (R) ο例如，物理删除单元108(0)?108 (R)可属于同一个存储器晶粒(die)或者属于不同的存储器晶粒。每一物理删除单元分别具有复数个物理程序化单元，其中属于同一个物理删除单元的物理程序化单元可被独立地写入且被同时地删除。此外，每一物理删除单元可由64个物理程序化单元、256个物理程序化单元或其他任意个物理程序化单元所组成。
[0083]更详细来说，物理删除单元为删除的最小单位。亦即，每一物理删除单元含有最小数目之一并被删除的存储单元。物理程序化单元为程序化的最小单元。即，物理程序化单元为写入数据的最小单元。每一物理程序化单元通常包括数据比特区与冗余比特区。数据比特区包含多个物理存取地址用以储存使用者的数据，而冗余比特区用以储存系统的数据(例如，控制信息与错误更正码)。在本实施例中，每一个物理程序化单元的数据比特区中会包含4个物理存取地址，且一个物理存取地址的大小为512字节(byte)。然而，在其他实施例中，数据比特区中也可包含数目更多或更少的物理存取地址，本发明并不限制物理存取地址的大小以及个数。例如，在一实施例中，物理删除单元为物理区块，并且物理程序化单元为物理页面或物理扇区，但本发明不以此为限。
[0084]在本实施例中，可复写式非易失性存储器模块106为多层存储单元(Multi LevelCell，简称:MLC) NAND型快闪存储器模块(即，一个存储单元中可储存2个比特数据的快闪存储器模块)。然而，本发明不限于此，可复写式非易失性存储器模块106也可是单层存储单元(Single Level Cell，简称:SLC) NAND型快闪存储器模块(B卩，一个存储单元中可储存I个比特数据的快闪存储器模块)、复数层存储单元(Trinary Level Cell，简称:TLC) NAND型快闪存储器模块(即，一个存储单元中可储存3个比特数据的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。
[0085]图3是根据本发明第一实施例所示出的存储器控制电路单元的结构示意图。
[0086]请参照图3，存储器控制电路单元104包括存储器管理电路202、主机接口 204与存储器接口 206。
[0087]存储器管理电路202用以控制存储器控制电路单元104的整体运作。具体来说，存储器管理电路202具有多个控制指令，并且在存储器储存装置100运作时，此些控制指令会被执行以进行数据的写入、读取与删除等运作。
[0088]在本实施例中，存储器管理电路202的控制指令是以固件形式来实作。例如，存储器管理电路202具有微处理器单元(未示出)与只读存储器(未示出)，并且此些控制指令是被烧录至此只读存储器中。当存储器储存装置100运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与删除等运作。
[0089]在本发明另一实施例中，存储器管理电路202的控制指令也可以程序码形式储存于可复写式非易失性存储器模块106的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路202具有微处理器单元(未示出)、只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有驱动码，并且当存储器控制电路单元104被智能时，微处理器单元会先执行此驱动码段来将储存于可复写式非易失性存储器模块106中的控制指令载入至存储器管理电路202的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与删除等运作。
[0090]主机接口 204是耦接至存储器管理电路202并且用以耦接至连接接口单元102，以接收与识别主机系统1000所传送的指令与数据。也就是说，主机系统1000所传送的指令与数据会通过主机接口 204来传送至存储器管理电路202。在本实施例中，主机接口 204是相容于SATA标准。然而，必须了解的是本发明不限于此，主机接口 204也可以是相容于PATA 标准、IEEE1394 标准、PCI Express 标准、USB 标准、UHS-1 接口标准、UHS-1I 接口标准、SD标准、MS标准、MMC标准、CF标准、IDE标准或其他适合的数据传输标准。[0091 ] 存储器接口 206是耦接至存储器管理电路202并且用以存取可复写式非易失性存储器模块106。也就是说，欲写入至可复写式非易失性存储器模块106的数据会经由存储器接口 206转换为可复写式非易失性存储器模块106所能接受的格式。
[0092]在本发明一实施例中，存储器控制电路单元104还包括缓冲存储器208、电源管理电路210与错误检查与校正电路212。
[0093]缓冲存储器208是耦接至存储器管理电路202并且用以暂存来自于主机系统1000的数据与指令或来自于可复写式非易失性存储器模块106的数据。
[0094]电源管理电路210是耦接至存储器管理电路202并且用以控制存储器储存装置100的电源。
[0095]错误检查与校正电路212是耦接至存储器管理电路202并且用以执行错误检查与校正程序以确保数据的正确性。具体来说，当存储器管理电路202从主机系统1000中接收到写入指令时，错误检查与校正电路212会为对应此写入指令的数据产生对应的错误检查与校正码(Error Checking and Correcting Code,简称:ECC Code),并且存储器管理电路202会将对应此写入指令的数据与对应的错误检查与校正码写入至可复写式非易失性存储器模块106中。之后，当存储器管理电路202从可复写式非易失性存储器模块106中读取数据时会同时读取此数据对应的错误检查与校正码，并且错误检查与校正电路212会依据此错误检查与校正码对所读取的数据执行错误检查与校正程序。
[0096]请再参照图2，存储器控制电路单元104(或存储器管理电路202)会初始地设定第一门槛值与第一累加值，并且每隔一预先定义时间(例如，I毫秒)将第一门槛值加上第一累加值以更新第一门槛值。特别是，当接收到主机系统1000所传送的欲写入可复写式非易失性存储器模块106的数据时，存储器控制电路单元104 (或存储器管理电路202)会检测存储器储存装置100的温度并且判断存储器储存装置100的温度是否大于或等于温度门槛值。倘若存储器储存装置100的温度非大于或等于温度门槛值时，存储器控制电路单元104(或存储器管理电路202)会发送一指令序列(command sequence),此指令序列用以指示将写入数据写入至可复写式非易失性存储器模块，特别是，此指令序列可为一个或复数个指令。反之，倘若存储器储存装置100的温度大于或等于温度门槛值时，存储器控制电路单元104(或存储器管理电路202)会执行第一数据量判断运作，以判断写入数据的大小是否大于或等于所设定的第一门槛值。倘若写入数据的大小非大于或等于第一门槛值时，存储器控制电路单元104(或存储器管理电路202)会发送一指令序列，此指令序列用以指示执行数据写入运作，以将写入数据写入至可复写式非易失性存储器模块106并且通过将第一门槛值减去写入数据的大小以更新第一门槛值。反之，当写入数据的大小大于或等于第一门槛值时，存储器控制电路单元104 (或存储器管理电路202)会执行暂停写入运作，而不将写入数据写入至可复写式非易失性存储器模块106并且在一第一预设时间之后(例如，I毫秒)重新执行上述判断写入数据的大小是否大于或等于第一门槛值的运作。
[0097]具体而言，通过上述的数据传输方法，可通过限定数据传输速率来减少功耗。例如，倘若欲将数据传输速率限制在lOOMB/s(相当于每I毫秒(ms)传输200个512字节(Byte)的扇区数据)，以及假设存储器控制电路单元104 (或存储器管理电路202)初始地设定第一门槛值为300以及第一累加值为200，并且存储器控制电路单元104(或存储器管理电路202)会每隔I毫秒将第一门槛值加上第一累加值以更新第一门槛值。当欲写入可复写式非易失性存储器模块106的数据为200个扇区数据时，存储器控制电路单元104(或存储器管理电路202)会判断写入数据的大小(200个扇区数据)非大于或等于所设定的第一门槛值(300)，而将200个扇区数据写入至可复写式非易失性存储器模块106并且通过将第一门槛值减去写入数据的大小以更新第一门槛值。此时，更新后的第一门槛值为100。倘若经过I毫秒后由于第一门槛值加上第一累加值，则第一门槛值会变成为300，同时存储器控制电路单元104(或存储器管理电路202)接收到的写入数据为500个扇区数据时，则存储器控制电路单元104(或存储器管理电路202)判断写入数据的大小(500个扇区数据)大于或等于目前的第一门槛值(300)，因此会执行暂停写入运作，而不将写入数据写入至可复写式非易失性存储器模块106并且在I毫秒之后重新判断写入数据的大小是否大于或等于第一门槛值。 由于存储器控制电路单元104(或存储器管理电路202)每隔I毫秒将第一门槛值加上第一累加值以更新第一门槛值，因此当重新判断写入数据的大小是否大于或等于第一门槛值时，更新的第一门槛值已成为500，此时存储器控制电路单元104(或存储器管理电路202)会判断写入数据的大小(500个扇区数据)非大于或等于目前的第一门槛值(500)，而将写入数据写入至可复写式非易失性存储器模块106且依照上述步骤更新第一门槛值，由此，可达到控制数据写入速率维持在lOOMB/s。
[0098]值得一提的是，可复写式非易失性存储器模块106的数据写入运作与数据读取运作所需消耗的功率不同，特别是，当执行数据读取运作时，其输出/输入的动作较数据写入运作多，因此相对的在数据读取运作下，存储器储存装置100的温度上升的速度较快。因此，在一实施例中，为了使热的产生与散热达到稳定状态，可通过分别地对数据写入运作与数据读取运作设定不同的门槛值与累加值，来限定数据传输的速度。
[0099]存储器控制电路单元104 (或存储器管理电路202)会初始地为数据读取运作设定第二门槛值与第二累加值，并且每隔一第二预先定义时间(例如，I毫秒)将第二门槛值加上第二累加值以更新第二门槛值。当存储器控制电路单元104(或存储器管理电路202)从主机系统接收到一读取指令，欲读取可复写式非易失性存储器模块106中的数据时，存储器控制电路单元104 (或存储器管理电路202)会检测存储器储存装置100的温度并且判断存储器储存装置100的温度是否大于或等于温度门槛值。倘若存储器储存装置100的温度非大于或等于温度门槛值时，存储器控制电路单元104(或存储器管理电路202)会发送一指令序列(co_and sequence),此指令序列用以指示从可复写式非易失性存储器模块读取对应此读取指令的读取数据。反之，倘若存储器储存装置100的温度大于或等于温度门槛值时，存储器控制电路单元104 (或存储器管理电路202)会执行第二数据量判断运作，以判断欲从可复写式非易失性存储器模块106读取的读取数据的大小是否大于或等于第二门槛值。倘若读取数据的大小非大于或等于第二门槛值时，存储器控制电路单元104(或存储器管理电路202)会发送指令序列，此指令序列用以指示执行数据读取运作，以从可复写式非易失性存储器模块106读取对应此读取指令的读取数据并且通过将第二门槛值减去此读取数据的大小以更新第二门槛值。反之，若读取数据的大小大于或等于第二门槛值时，存储器控制电路单元104(或存储器管理电路202)会执行暂停读取运作，而不从可复写式非易失性存储器模块106中读取此读取数据并且在第二预设时间之后(例如，I毫秒)重新执行上述判断读取数据的大小是否大于或等于第二门槛值的第二数据量判断运作。
[0100]具体而言，由于数据读取运作时所需消耗的功率较数据写入运作大，因此可将上述第二门槛值与第二累加值设成分别小于第一门槛值与第一累加值的数值。例如，当第一门槛值被设为300时，第二门槛值可被设为200，以及当第一累加值被设为200时，第二累加值可被设为100。
[0101]值得一提的是，由于当存储器储存装置100运作时，例如，不断地写入与读取大量的数据时，其需要消耗大量的能源并且产生大量的热能，因此容易导致存储器储存装置100过热。在本实施例中，存储器控制电路单元104(或存储器管理电路202)还用以检测存储器储存装置100的温度且判断存储器储存装置100的温度是否大于或等于温度门槛值。当存储器控制电路单元104 (或存储器管理电路202)判断存储器储存装置100的温度大于或等于温度门槛值时，亦即，存储器储存装置100过热时，才会执行上述第一数据量判断运作或第二数据量判断运作，并且根据此第一数据量判断运作来执行数据写入运作或暂停写入运作以及根据第二数据量判断运作来执行数据读取运作或暂停读取运作。
[0102]特别是，由于存储器控制电路单元104(或存储器管理电路202)会在每隔一预先定义时间(例如，I毫秒)将第一门槛值加上第一累加值以更新第一门槛值，因此为了在存储器储存装置100的温度超过温度门槛值时，控制此第一门槛值维持在一定的范围内，存储器控制电路单元104 (或存储器管理电路202)会在更新第一门槛值之前计算一最大数据量值，并且将第一门槛值加上第一累加值获得第一门槛值的更新值之后，检测存储器储存装置100的温度并且判断存储器储存装置100的温度是否大于或等于温度门槛值；倘若存储器储存装置100的温度非大于或等于温度门槛值时，存储器控制电路单元104 (或存储器管理电路202)会以更新值来更新第一门槛值；特别是，倘若存储器储存装置100的温度大于或等于温度门槛值时，存储器控制电路单元104(或存储器管理电路202)会判断此更新值是否大于或等于所计算的最大数据量值。倘若更新值非大于或等于最大数据量值，则存储器控制电路单元104(或存储器管理电路202)会以更新值来更新第一门槛值，反之，则以最大数据量值来更新第一门槛值。在此，最大数据量值为一系统预设值，然，本发明不限于此，最大数据量值也可以根据可复写式非易失性存储器模块106的执行性能来调整与设定。
[0103]图4是根据本发明第一实施例所示出的写入数据传输方法的流程图。
[0104]请参照图4，在步骤S401中，存储器控制电路单元104 (或存储器管理电路202)会初始地设定第一门槛值与第一累加值。并且，在步骤S403中，存储器控制电路单元104(或存储器管理电路202)会每隔一第一预先定义时间(例如，I毫秒)，通过将第一门槛值加上第一累加值以更新第一门槛值。
[0105]在步骤S405中，存储器控制电路单元104 (或存储器管理电路202)接收主机系统1000所传送的欲写入可复写式非易失性存储器模块106的数据，并且在步骤S407中存储器控制电路单元104 (或存储器管理电路202)会检测存储器储存装置100的温度。
[0106]在步骤S409中，存储器控制电路单元104(或存储器管理电路202)会判断所检测的存储器储存装置100的温度是否大于或等于温度门槛值。倘若存储器储存装置100的温度非大于或等于温度门槛值，则在步骤S411中，存储器控制电路单元104 (或存储器管理电路202)会执行一般的数据写入运作，以将所接收的写入数据写入至可复写式非易失性存储器模块106。反之，当存储器储存装置100的温度大于或等于温度门槛值时，在步骤S413中，存储器控制电路单元104(或存储器管理电路202)会执行数据量判断运作。
[0107]在步骤S413中，存储器控制电路单元104 (或存储器管理电路202)会判断写入数据的大小是否大于或等于第一门槛值。倘若写入数据的大小非大于或等于第一门槛值时，则在步骤S415中，存储器控制电路单元104 (或存储器管理电路202)会执行数据写入运作，以将写入数据写入至可复写式非易失性存储器模块106并且通过将第一门槛值减去写入数据的大小以更新第一门槛值。反之，当写入数据的大小大于或等于第一门槛值时，则在步骤S417中，存储器控制电路单元104(或存储器管理电路202)会执行暂停写入运作，而不将写入数据写入至可复写式非易失性存储器模块106并且在第一预设时间之后(例如，I毫秒)重新执行步骤S413。
[0108]特别是，由于在步骤S403中，存储器控制电路单元104(或存储器管理电路202)会每隔一第一预先定义时间(例如，I毫秒)，通过将第一门槛值加上第一累加值来更新第一门槛值，因此第一门槛值会不断地变动，也就是说，在上述步骤S417中所执行的暂停写入运作，会直到第一门槛值更新至相当于写入数据的大小(亦即，写入数据的大小非大于或等于第一门槛值)时，步骤S415才会被执行，由此控制数据写入速度以减少功耗。
[0109]图5是根据本发明第一实施例所示出的读取数据传输方法的流程图。
[0110]请参照图5，首先，在步骤S501中，存储器控制电路单元104 (或存储器管理电路202)会初始地设定第二门槛值与第二累加值。并且，在步骤S503中，存储器控制电路单元104 (或存储器管理电路202)会每隔一第二预先定义时间(例如，I毫秒)，通过将第二门槛值加上第二累加值以更新第二门槛值。
[0111]在步骤S505中，当存储器控制电路单元104 (或存储器管理电路202)从主机系统1000接收一读取指令，欲从可复写式非易失性存储器模块106读取数据时，会接着在步骤S507中，检测存储器储存装置100的温度。
[0112]在步骤S509中，存储器控制电路单元104(或存储器管理电路202)会判断所检测的存储器储存装置100的温度是否大于或等于温度门槛值。倘若存储器储存装置100的温度非大于或等于温度门槛值，则在步骤S511中，存储器控制电路单元104 (或存储器管理电路202)会执行一般的数据读取运作，以从可复写式非易失性存储器模块106读取对应此读取指令的读取数据。反之，当存储器储存装置100的温度大于或等于温度门槛值时，在步骤S513中，存储器控制电路单元104(或存储器管理电路202)会执行数据量判断运作。
[0113]在步骤S513中，存储器控制电路单元104 (或存储器管理电路202)会判断欲从可复写式非易失性存储器模块106读取的读取数据的大小是否大于或等于第二门槛值。倘若读取数据的大小非大于或等于第二门槛值时，则在步骤S515中，存储器控制电路单元104 (或存储器管理电路202)会执行数据读取运作，以从可复写式非易失性存储器模块106读取所欲读取的数据并且通过将第二门槛值减去读取数据的大小以更新第二门槛值。反之，当写入数据的大小大于或等于第二门槛值时，则在步骤S517中，存储器控制电路单元104(或存储器管理电路202)会执行暂停读取运作，而不从可复写式非易失性存储器模块106中读取所欲读取的数据并且在第二预设时间之后(例如，I毫秒)重新执行步骤S513。
[0114]特别是，由于在步骤S503中，存储器控制电路单元104(或存储器管理电路202)会每隔一第二预先定义时间(例如，I毫秒)，通过将第二门槛值加上第二累加值来更新第二门槛值，因此第二门槛值会不断地变动。也就是说，在上述步骤S517中所执行的暂停读取运作，会直到第二门槛值更新至相当于读取数据的大小(亦即，读取数据的大小非大于或等于第二门槛值)时，步骤S515才会被执行，由此可控制数据读取速度以减少功耗。
[0115]图6是根据本发明第一实施例所示出的更新门槛值的步骤的流程图。
[ 0116]请参照图6，在步骤S601中，存储器控制电路单元104 (或存储器管理电路202)会初始地设定一最大数据量值，此最大数据量值为一系统预设值，然，本发明不限于此，最大数据量值也可以根据可复写式非易失性存储器模块106的执行性能来调整与设定。
[0117]由于在本实施例中存储器控制电路单元104 (或存储器管理电路202)会不断地每隔一预先定义时间将第一门槛值加上第一累加值以更新第一门槛值，因此，在步骤S603中，存储器控制电路单元104(或存储器管理电路202)会先取得此第一门槛值加上第一累加值的更新值。
[0118]接着，在步骤S605中，存储器控制电路单元104 (或存储器管理电路202)会检测存储器储存装置100的温度，并且在步骤S607中，判断存储器储存装置100的温度是否大于或等于温度门槛值。特别是，倘若存储器储存装置100的温度大于或等于温度门槛值时，存储器控制电路单元104(或存储器管理电路202)才会执行用以限制第一门槛值的步骤S609?S613。在步骤S609中，存储器控制电路单元104(或存储器管理电路202)会判断此更新值是否大于或等于最大数据量值。倘若更新值大于或等于最大数据量值，则在步骤S611中，存储器控制电路单元104(或存储器管理电路202)会以最大数据量值来更新第一门槛值，反之，则在步骤S613中，存储器控制电路单元104 (或存储器管理电路202)会以更新值来更新第一门槛值。由此在存储器储存装置100的温度上升至温度门槛值的状态下，存储器控制电路单元104 (或存储器管理电路202)会控制此第一门槛值维持在一定的范围内。值得一提的是，倘若存储器储存装置100的温度非大于或等于温度门槛值时，存储器控制电路单元104(或存储器管理电路202)会以更新值来更新第一门槛值(步骤S615)，并不会以最大数据量值来限制第一门槛值，也就是说，当存储器储存装置100的温度非大于或等于温度门槛值时，第一门槛值可大于或等于最大数据量值。
[0119][第二实施例]
[0120]本发明第二实施例的存储器储存装置与主机系统本质上是相同于第一实施例的存储器储存装置与主机系统，其中差异在于第二实施例的第一累加值可依据存储器储存装置的温度的改变而被调整。以下将使用图1A、图2与图3的装置结构来描述第二实施例与第一实施例的差异部分。
[0121]在本实施例中，在设定第一累加值的运作中，存储器控制电路单元104 (或存储器管理电路202)会检测存储器储存装置100的温度，并且判断存储器储存装置100的温度是否大于或等于温度门槛值。倘若当存储器储存装置100的温度非大于或等于温度门槛值时，存储器控制电路单元104(或存储器管理电路202)会以第一值来设定第一累加值。反之，当存储器储存装置100的温度大于或等于温度门槛值时，则以第二值来设定第一累加值，其中第一值大于或等于第二值。具体而言，由于存储器储存装置100的温度未达到温度门槛值时，存储器控制电路单元104(或存储器管理电路202)不会执行第一实施例所述用以限定数据传输速率的数据传输方法，因此可使用较大的第一值来设定第一累加值，以提升数据传输速率以及提升存储器储存装置100的运作时的存取效能。
[0122]图7是根据本发明第二实施例所示出的动态更新累加值的写入数据传输方法流程图。
[0123]请参照图7，在步骤S701中，存储器控制电路单元104 (或存储器管理电路202)会初始地设定第一门槛值、第一值与第二值。其中第一值会被设为大于第二值的数值。
[0124]在步骤S703中，存储器控制电路单元104 (或存储器管理电路202)会检测存储器储存装置100的温度，并且在步骤S705中，判断所检测的存储器储存装置100的温度是否大于或等于温度门槛值。倘若存储器储存装置100的温度大于或等于温度门槛值，则在步骤S707中，存储器控制电路单元104 (或存储器管理电路202)会以较小的第二值设定第一累加值，反之，当存储器储存装置100的温度非大于或等于温度门槛值时，则在步骤S709中，存储器控制电路单元104(或存储器管理电路202)会以较大的第一值设定第一累加值。
[0125]接着，步骤S711到步骤S725是相同于第一实施例的图4中的写入数据传输方法的步骤S403到步骤S417，在此不再重复。特别是，当执行完步骤S719与步骤S723后会回到步骤S703，以执行动态的设定第一累加值的步骤S703到S709。
[0126]图8是根据本发明第二实施例所示出的动态更新累加值的读取数据传输方法流程图。
[0127]请参照图8，在步骤S801中，存储器控制电路单元104 (或存储器管理电路202)会初始地设定第二门槛值、第三值与第四值。其中第三值会被设为大于第四值的数值。
[0128]在步骤S803中，存储器控制电路单元104 (或存储器管理电路202)会检测存储器储存装置100的温度，并且在步骤S805中，判断所检测的存储器储存装置100的温度是否大于或等于温度门槛值。倘若存储器储存装置100的温度大于或等于温度门槛值，则在步骤S807中，存储器控制电路单元104 (或存储器管理电路202)会以较小的第四值设定第二累加值，反之，当存储器储存装置100的温度非大于或等于温度门槛值时，则在步骤S809中，存储器控制电路单元104 (或存储器管理电路202)会以较大的第三值设定第二累加值。
[0129]接着，步骤S811到步骤S825是相同于第一实施例的图5中的读取数据传输方法的步骤S503到步骤S517，在此不再重复。特别是，当执行完步骤S819与步骤S823后会回到步骤S803，以执行调整第二累加值的步骤S803到步骤S809。
[0130]综上所述，本发明实施例的数据传输方法、存储器控制电路单元与存储器储存装置会在存储器储存装置的温度达到门槛值时，通过控制门槛值来限制数据传输速率，由此降低功率消耗，进而避免存储器储存装置运作时快速且大量存取数据所造成的系统过热现象。此外，在本实施例的数据传输方法、存储器控制电路单元与存储器储存装置还可依据存储器储存装置的温度动态的设定累加值，由此可在兼顾存储器储存装置的热的产生与散热平衡状态下，提升数据传输速率以及数据存取效能。
[0131]最后应说明的是:以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
【主权项】
1.一种数据传输方法，其特征在于，该方法用于具有一可复写式非易失性存储器模块的一存储器储存装置，该数据传输方法包括: (a)初始地设定一第一门槛值与一第一累加值； (b)每隔一第一预先定义时间，通过将该第一门槛值加上该第一累加值以更新该第一门槛值； (C)接收一写入数据； (d)检测该存储器储存装置的一温度； (e)判断该存储器储存装置的该温度是否大于或等于一温度门槛值，其中倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，执行步骤(f)并且倘若该存储器储存装置的该温度大于或等于该温度门槛值时，执行步骤(g); (f)将该写入数据写入至该可复写式非易失性存储器模块； (g)判断该写入数据的大小是否大于或等于该第一门槛值，其中倘若该写入数据的大小非大于或等于该第一门槛值时，执行步骤(h)并且倘若该写入数据的大小大于或等于该第一门槛值时，执行步骤(i); (h)将该写入数据写入至该可复写式非易失性存储器模块并且通过将该第一门槛值减去该写入数据的大小以更新该第一门槛值；以及 (i)不将该写入数据写入至该可复写式非易失性存储器模块并且在一第一预设时间之后重新执行步骤(g)。2.根据权利要求1所述的数据传输方法，其特征在于，上述设定该第一累加值的步骤包括: 倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，以一第一值来设定该第一累加值；以及 倘若该存储器储存装置的该温度大于或等于该温度门槛值时，以一第二值来设定该第一累加值， 其中该第一值大于该第二值。3.根据权利要求1所述的数据传输方法，其特征在于，上述每隔该第一预先定义时间，通过将该第一门槛值加上该第一累加值以更新该第一门槛值的步骤包括: 初始地设定一最大数据量值； 将该第一门槛值加上该第一累加值以获得一更新值； 倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，以该更新值来更新该第一门槛值； 倘若该存储器储存装置的该温度大于或等于该温度门槛值时，判断该更新值是否大于或等于该最大数据量值； 倘若该更新值非大于或等于该最大数据量值时，以该更新值来更新该第一门槛值；以及 倘若该更新值大于或等于该最大数据量值时，以该最大数据量值来更新该第一门槛值。4.根据权利要求3所述的数据传输方法，其特征在于，倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，该第一门槛值是大于或等于该最大数据量值。5.根据权利要求1所述的数据传输方法，其特征在于，还包括: U)初始地设定一第二门槛值与一第二累加值； (k)每隔一第二预先定义时间，通过将该第二门槛值加上该第二累加值以更新该第二门槛值； (I)接收一读取指令； (m)检测该存储器储存装置的该温度； (η)判断该存储器储存装置的该温度是否大于或等于该温度门槛值，其中倘若该温度非大于或等于该温度门槛值时，执行步骤(ο)并且倘若该温度大于或等于该温度门槛值时，执行步骤(P); (ο)从该可复写式非易失性存储器模块读取对应该读取指令的一读取数据； (P)判断欲从该可复写式非易失性存储器模块读取的该读取数据的大小是否大于或等于该第二门槛值，其中倘若该读取数据的大小非大于或等于该第二门槛值时，执行步骤(q)并且倘若该读取数据的大小大于或等于该第二门槛值时，执行步骤(r)； (q)从该可复写式非易失性存储器模块读取对应该读取指令的该读取数据并且通过将该第二门槛值减去该读取数据的大小以更新该第二门槛值；以及 (r)不从该可复写式非易失性存储器模块中读取该读取数据并且在一第二预设时间之后重新执行步骤(P)。6.根据权利要求5所述的数据传输方法，其特征在于，上述设定该第二累加值的步骤包括: 倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，以一第三值来设定该第二累加值；以及 倘若该存储器储存装置的该温度大于或等于该温度门槛值时，以一第四值来设定该第二累 加值， 其中该第三值大于该第四值。7.一种存储器控制电路单元，其特征在于，用于控制一存储器储存装置的一可复写式非易失性存储器模块，该存储器控制电路单元包括: 一主机接口，用以I禹接至一主机系统； 一存储器接口，用以耦接至该可复写式非易失性存储器模块；以及 一存储器管理电路，耦接至该主机接口与该存储器接口， 其中该存储器管理电路初始地设定一第一门槛值与一第一累加值，并且每隔一预先定义时间，通过将该第一门槛值加上该第一累加值以更新该第一门槛值， 其中该存储器管理电路还用以接收一写入数据， 其中该存储器管理电路还用以检测该存储器储存装置的一温度并且判断该存储器储存装置的该温度是否大于或等于一温度门槛值， 其中倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，该存储器管理电路用以发送一第一指令序列，该第一指令序列用以指示执行一数据写入运作，以将该写入数据写入至该可复写式非易失性存储器模块， 其中倘若该存储器储存装置的该温度大于或等于该温度门槛值时，该存储器管理电路还用以执行一第一数据量判断运作，以判断该写入数据的大小是否大于或等于该第一门槛值， 其中倘若该写入数据的大小非大于或等于该第一门槛值时，该存储器管理电路发送该第一指令序列，该第一指令序列用以指示执行该数据写入运作，以将该写入数据写入至该可复写式非易失性存储器模块并且通过将该第一门槛值减去该写入数据的大小以更新该第一门槛值， 其中倘若该写入数据的大小大于或等于该第一门槛值时，该存储器管理电路执行一暂停写入运作，不将该写入数据写入至该可复写式非易失性存储器模块并且在一第一预设时间之后重新执行上述该第一数据量判断运作。8.根据权利要求7所述的存储器控制电路单元，其特征在于，倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，该存储器管理电路以一第一值来设定该第一累加值， 其中倘若该存储器储存装置的该温度大于或等于该温度门槛值时，该存储器管理电路以一第二值来设定该第一累加值， 其中该第一值大于该第二值。9.根据权利要求8所述的存储器控制电路单元，其特征在于，上述每隔该第一预先定义时间，通过将该第一门槛值加上该第一累加值以更新该第一门槛值的运作中，该存储器管理电路还用以初始地设定一最大数据量值并且将该第一门槛值加上该第一累加值以获得一更新值， 其中倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，该存储器管理电路以该更新值来更新该第一门槛值， 其中倘若该存储器储存装置的该温度大于或等于该温度门槛值时，该存储器管理电路还用以判断该更新值是否大于或等于该最大数据量值， 其中倘若该更新值非大于或等于该最大数据量值时，该存储器管理电路以该更新值来更新该第一门槛值， 其中倘若该更新值大于或等于该最大数据量值时，该存储器管理电路以该最大数据量值来更新该第一门槛值。10.根据权利要求9所述的存储器控制电路单元，其特征在于，倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，该第一门槛值是大于或等于该最大数据量值。11.根据权利要求7所述的存储器控制电路单元，其特征在于，该存储器管理电路还用以初始地设定一第二门槛值与一第二累加值，并且每隔一第二预先定义时间，通过将该第二门槛值加上该第二累加值以更新该第二门槛值， 其中该存储器管理电路还用以从该主机系统接收一读取指令， 其中该存储器管理电路还用以检测该存储器储存装置的该温度并且判断该存储器储存装置的该温度是否大于或等于该温度门槛值， 其中倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，该存储器管理电路用以发送一第二指令序列，该第二指令序列用以指示执行一数据读取运作，以从该可复写式非易失性存储器模块读取对应该读取指令的一读取数据， 其中倘若该存储器储存装置的该温度大于或等于该温度门槛值时，该存储器管理电路还用以执行一第二数据量判断运作，以判断欲从该可复写式非易失性存储器模块读取的该读取数据的大小是否大于或等于该第二门槛值， 其中倘若该读取数据的大小非大于或等于该第二门槛值时，该存储器管理电路发送该第二指令序列，该第二指令序列用以指示执行该数据读取运作，以从该可复写式非易失性存储器模块读取对应该读取指令的该读取数据并且通过将该第二门槛值减去该读取数据的大小以更新该第二门槛值， 其中倘若该读取数据的大小大于或等于该第二门槛值时，该存储器管理电路执行一暂停读取运作，不从该可复写式非易失性存储器模块中读取该读取数据并且在一第二预设时间之后重新执行上述该第二数据量判断运作。12.根据权利要求11所述的存储器控制电路单元，其特征在于，倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，该存储器管理电路以一第三值来设定该第二累加值， 其中倘若该存储器储存装置的该温度大于或等于该温度门槛值时，该存储器管理电路以一第四值来设定该第二累加值， 其中该第三值大于该第四值。13.一种存储器储存装置，其特征在于，包括: 一连接器，用以耦接至一主机系统； 一可复写式非易失性存储器模块；以及 一存储器控制电路单元，耦接至该连接器与该可复写式非易失性存储器模块， 其中该存储器控制电路单元初始地设定一第一门槛值与一第一累加值，并且每隔一预先定义时间，通过将该第一门槛值加上该第一累加值以更新该第一门槛值， 其中该存储器控制电路单元还用以接收一写入数据， 其中该存储器控制电路单元还用以检测该存储器储存装置的一温度并且判断该存储器储存装置的该温度是否大于或等于一温度门槛值， 其中倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，该存储器控制电路单元用以发送一第一指令序列，该第一指令序列用以指示执行一数据写入运作，以将该写入数据写入至该可复写式非易失性存储器模块， 其中倘若该存储器储存装置的该温度大于或等于该温度门槛值时，该存储器控制电路单元还用以执行一第一数据量判断运作，以判断该写入数据的大小是否大于或等于该第一门槛值， 其中倘若该写入数据的大小非大于或等于该第一门槛值时，该存储器控制电路单元发送该第一指令序列，该第一指令序列用以指示执行该数据写入运作，以将该写入数据写入至该可复写式非易失性存储器模块并且通过将该第一门槛值减去该写入数据的大小以更新该第一门槛值， 其中倘若该写入数据的大小大于或等于该第一门槛值时，该存储器控制电路单元执行一暂停写入运作，不将该写入数据写入至该可复写式非易失性存储器模块并且在一第一预设时间之后重新执行上述第一数据量判断运作。14.根据权利要求13所述的存储器储存装置，其特征在于，倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，该存储器控制电路单元以一第一值来设定该第一累加值， 其中倘若该存储器储存装置的该温度大于或等于该温度门槛值时，该存储器控制电路单元以一第二值来设定该第一累加值， 其中该第一值大于该第二值。15.根据权利要求14所述的存储器储存装置，其特征在于，上述每隔该第一预先定义时间，通过将该第一门槛值加上该第一累加值以更新该第一门槛值的运作中，该存储器控制电路单元还用以初始地设定一最大数据量值并且将该第一门槛值加上该第一累加值以获得一更新值， 其中倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，该存储器控制电路单元以该更新值来更新该第一门槛值， 其中倘若该存储器储存装置的该温度大于或等于该温度门槛值时，该存储器控制电路单元还用以判断该更新值是否大于或等于该最大数据量值， 其中倘若该更新值非大于或等于该最大数据量值时，该存储器控制电路单元以该更新值来更新该第一门槛值， 其中倘若该更新值大于或等于该最大数据量值时，该存储器控制电路单元以该最大数据量值来更新该第一门槛值。16.根据权利要求15所述的存储器储存装置，其特征在于，倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，该第一门槛值是大于或等于该最大数据量值。17.根据权利要求13所述的存储器储存装置，其特征在于，该存储器控制电路单元还用以初始地设定一第二门槛值与一第二累加值，并且每隔一第二预先定义时间，通过将该第二门槛值加上该第二累加值以更新该第二门槛值， 其中该存储器控制电路单元还用以从该主机系统接收一读取指令， 其中该存储器控制电路单元还用以检测该存储器储存装置的该温度并且判断该存储器储存装置的该温度是否大于或等于该温度门槛值， 其中倘若该存储器控制电路单元的该温度非大于或等于该温度门槛值时，该存储器控制电路单元用以发送一第二指令序列，该第二指令序列用以指示执行一数据读取运作，以从该可复写式非易失性存储器模块读取对应该读取指令的一读取数据， 其中倘若该存储器储存装置的该温度大于或等于该温度门槛值时，该存储器控制电路单元还用以执行一第二数据量判断运作，以判断欲从该可复写式非易失性存储器模块读取的该读取数据的大小是否大于或等于该第二门槛值， 其中倘若该读取数据的大小非大于或等于该第二门槛值时，该存储器控制电路单元发送该第二指令序列，该第二指令序列用以指示执行该数据读取运作，以从该可复写式非易失性存储器模块读取对应该读取指令的该读取数据并且通过将该第二门槛值减去该读取数据的大小以更新该第二门槛值， 其中倘若该读取数据的大小大于或等于该第二门槛值时，该存储器控制电路单元执行一暂停读取运作，不从该可复写式非易失性存储器模块中读取该读取数据并且在一第二预设时间之后重新执行上述该第二数据量判断运作。18.根据权利要求17所述的存储器储存装置，其特征在于，倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，该存储器控制电路单元以一第三值来设定该第二累加值， 其中倘若该存储器储存装置的该温度大于或等于该温度门槛值时，该存储器控制电路单元以一第四值来设定该第二累加值， 其中该第三值大于该第四值。
【专利摘要】本发明提供一种数据传输方法、存储器控制电路单元与存储器储存装置，本方法包括：初始地设定第一门槛值与第一累加值；并且每隔第一预先定义时间，通过将第一门槛值加上第一累加值以更新第一门槛值。此外，当所检测的存储器储存装置的温度大于或等于温度门槛值时，判断所接收的写入数据的大小是否大于或等于第一门槛值；并且若非，则将写入数据写入至可复写式非易失性存储器模块并且通过将第一门槛值减去写入数据的大小以更新第一门槛值。反之，则不将写入数据写入至可复写式非易失性存储器模块。基此，本方法可有效地避免存储器储存装置运作时所造成的系统过热现象。
【IPC分类】G06F3/06
【公开号】CN104898982
【申请号】CN201410075692
【发明人】朱健华
【申请人】群联电子股份有限公司
【公开日】2015年9月9日
【申请日】2014年3月3日
技术领域：
】[0001]本发明是有关于一种数据传输方法，且特别是有关于一种数据传输方法、存储器控制电路单元与存储器储存装置。【
背景技术：
】[0002]数码相机、手机与MP3在这几年来的成长十分迅速，使得消费者对储存媒体的需求也急速增加。由于可复写式非易失性存储器(rewritablenon-volatilememory)具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，因此，近年可复写式非易失性存储器产业成为电子产业中相当热门的一环。例如，以快闪存储器作为储存媒体的固态硬盘(Solid-statedrive)已广泛应用作为电脑主机的硬盘，以提升电脑的存取效能。[0003]此外，由于当此类具有可复写式非易失性存储器的存储器储存装置处于高速运作时，例如，执行大量数据的写入与读取时，需要消耗大量的能源并且产生大量的热量，因此容易造成存储器储存装置温度过高，而使其存取效率降低亦或是造成其损毁。基此，在兼顾存储器储存装置的存取效能与执行性能下，为了避免存储器储存装置运作时所造成的系统过热现象，维持系统产热与散热平衡即成为电脑系统工作效能不断提升下，不可或缺的重要课题。【
发明内容】[0004]本发明提供一种数据传输方法、存储器控制电路单元与存储器储存装置，其能够有效地减少功率消耗，进而使存储器储存装置的热的产生与散热达到稳定状态。[0005]本发明的一实施例提出一种用于具有可复写式非易失性存储器模块的存储器储存装置的数据传输方法，本数据传输方法包括:(a)初始地设定第一门槛值与第一累加值；(b)每隔一第一预先定义时间，通过将第一门槛值加上第一累加值以更新第一门槛值；(C)接收写入数据；(d)检测存储器储存装置的温度；(e)判断存储器储存装置的温度是否大于或等于温度门槛值，其中倘若存储器储存装置的温度非大于或等于温度门槛值时，执行步骤(f)并且倘若存储器储存装置的温度大于或等于温度门槛值时，执行步骤(g);(f)将写入数据写入至可复写式非易失性存储器模块；(g)判断写入数据的大小是否大于或等于第一门槛值，其中倘若写入数据的大小非大于或等于第一门槛值时，执行步骤(h)并且倘若写入数据的大小大于或等于第一门槛值时，执行步骤(i);(h)为将写入数据写入至可复写式非易失性存储器模块并且通过将第一门槛值减去写入数据的大小以更新第一门槛值；以及(i)为不将写入数据写入至可复写式非易失性存储器模块并且于第一预设时间之后重新执行步骤(g)。[0006]在本发明的一实施例中，上述设定第一累加值的步骤包括:倘若此存储器储存装置的温度非大于或等于温度门槛值时，以第一值来设定第一累加值；以及倘若存储器储存装置的温度大于或等于温度门槛值时，以第二值来设定第一累加值。特别是，第一值大于第二值。[0007]在本发明的一实施例中，上述每隔第一预先定义时间，初始地设定最大数据量值；通过将第一门槛值加上第一累加值以更新第一门槛值的步骤包括:将第一门槛值加上第一累加值以获得一更新值；倘若存储器储存装置的温度非大于或等于温度门槛值时，以此更新值来更新第一门槛值；倘若存储器储存装置的温度大于或等于温度门槛值时，判断此更新值是否大于或等于最大数据量值；倘若此更新值非大于或等于最大数据量值时，以此更新值来更新第一门槛值；以及倘若此更新值大于或等于最大数据量值时，以最大数据量值来更新第一门槛值。[0008]在本发明的一实施例中，当存储器储存装置的温度非大于或等于温度门槛值时，第一门槛值是大于或等于最大数据量值。[0009]在本发明的一实施例中，上述的数据传输方法还包括:(j)初始地设定第二门槛值与第二累加值；(k)每隔一第二预先定义时间，通过将第二门槛值加上第二累加值以更新第二门槛值；(I)接收一读取指令；(m)检测存储器储存装置的温度；(η)判断存储器储存装置的温度是否大于或等于温度门槛值，其中倘若温度非大于或等于温度门槛值时，执行步骤(ο)并且倘若温度大于或等于温度门槛值时，执行步骤(P)；(ο)从可复写式非易失性存储器模块读取对应此读取指令的读取数据；以及(P)判断欲从可复写式非易失性存储器模块读取的读取数据的大小是否大于或等于第二门槛值，倘若读取数据的大小非大于或等于第二门槛值时，执行步骤(q)并且倘若读取数据的大小大于或等于第二门槛值时，执行步骤(r);其中步骤(q)为从可复写式非易失性存储器模块读取对应此读取指令的读取数据并且通过将第二门槛值减去读取数据的大小以更新第二门槛值；以及步骤(r)为不从可复写式非易失性存储器模块中读取此读取数据并且在第二预设时间之后重新执行步骤(P)。[0010]在本发明的一实施例中，上述设定第二累加值的步骤包括:倘若此存储器储存装置的温度非大于或等于温度门槛值时，以第三值来设定第二累加值；以及倘若存储器储存装置的温度大于或等于温度门槛值时，以第四值来设定第二累加值。特别是，第三值大于第四值。[0011]本发明一实施例提供一种存储器控制电路单元，用于控制存储器储存装置的可复写式非易失性存储器模块，此存储器控制电路单元包括:用以耦接至主机系统的主机接口；用以耦接至可复写式非易失性存储器模块的存储器接口；以及耦接至主机接口与存储器接口的存储器管理电路。存储器管理电路会初始地设定第一门槛值与第一累加值，并且每隔一预先定义时间，通过将第一门槛值加上第一累加值以更新第一门槛值。其中存储器管理电路还用以接收写入数据；其中存储器管理电路还用以检测存储器储存装置的温度并且判断存储器储存装置的温度是否大于或等于温度门槛值；倘若存储器储存装置的温度非大于或等于温度门滥值时，存储器管理电路会发送一第一指令序列(co_andsequence),此第一指令序列用以指示执行一数据写入运作，以将写入数据写入至可复写式非易失性存储器模块；倘若存储器储存装置的温度大于或等于温度门槛值时，存储器管理电路还用以执行第一数据量判断运作，以判断写入数据的大小是否大于或等于第一门槛值；倘若写入数据的大小非大于或等于第一门槛值时，存储器管理电路会发送第一指令序列，此第一指令序列用以指示执行数据写入运作，以将写入数据写入至可复写式非易失性存储器模块并且通过将第一门槛值减去写入数据的大小以更新第一门槛值；倘若写入数据的大小非大于或等于第一门槛值时，存储器管理电路会执行暂停写入运作，以不将写入数据写入至可复写式非易失性存储器模块并且在一预设时间之后重新执行上述第一数据量判断运作。[0012]在本发明的一实施例中，上述在设定第一累加值的运作中，存储器管理电路会检测存储器储存装置的温度，并且判断存储器储存装置的温度是否大于或等于温度门槛值；倘若存储器储存装置的温度非大于或等于温度门槛值时，存储器管理电路会以第一值来设定第一累加值，以及倘若存储器储存装置的温度大于或等于温度门槛值时，存储器管理电路会以第二值来设定第一累加值，其中第一值大于第二值。[0013]在本发明的一实施例中，上述每隔第一预先定义时间，通过将第一门槛值加上第一累加值以更新第一门槛值的运作中，存储器管理电路会初始地设定最大数据量值并且将第一门槛值加上第一累加值以获得一更新值，其中倘若存储器储存装置的温度非大于或等于温度门槛值时，存储器管理电路会以更新值来更新第一门槛值，反之，倘若存储器储存装置的温度大于或等于温度门槛值时，存储器管理电路会判断此更新值是否大于或等于最大数据量值；其中倘若此更新值非大于或等于最大数据量值时，存储器管理电路会以此更新值来更新第一门槛值；以及倘若此更新值大于或等于最大数据量值时，存储器管理电路会以最大数据量值来更新第一门槛值。[0014]在本发明的一实施例中，当存储器储存装置的温度非大于或等于温度门槛值时，第一门槛值是大于或等于最大数据量值。[0015]在本发明的一实施例中，上述存储器管理电路还用以初始地设定第二门槛值与第二累加值，并且每隔第二预先定义时间，通过将第二门槛值加上第二累加值以更新第二门槛值。其中存储器管理电路还用以从主机系统接收一读取指令以及检测存储器储存装置的温度并且判断存储器储存装置的温度是否大于或等于温度门槛值；倘若存储器储存装置的温度非大于或等于温度门槛值时，存储器管理电路会发送第二指令序列，此第二指令序列用以指示执行数据读取运作，以从可复写式非易失性存储器模块读取对应此读取指令的读取数据；倘若存储器储存装置的温度大于或等于温度门槛值时，存储器管理电路还用以执行第二数据量判断运作，以判断欲从可复写式非易失性存储器模块读取的读取数据的大小是否大于或等于第二门槛值。倘若读取数据的大小非大于或等于第二门槛值时，存储器管理电路会发送第二指令序列，此第二指令序列用以指示执行数据读取运作，以从可复写式非易失性存储器模块读取对应此读取指令的读取数据并且通过将第二门槛值减去读取数据的大小以更新第二门槛值，以及倘若读取数据的大小大于或等于第二门槛值时，存储器管理电路会执行暂停读取运作，以不从可复写式非易失性存储器模块中读取此读取数据并且在一第二预设时间之后重新执行上述第二数据量判断运作。[0016]在本发明的一实施例中，上述在设定第二累加值的运作中，存储器管理电路会检测存储器储存装置的温度，并且判断存储器储存装置的温度是否大于或等于温度门槛值；倘若存储器储存装置的温度非大于或等于温度门槛值时，存储器管理电路会以第三值来设定第二累加值，以及倘若存储器储存装置的温度大于或等于温度门槛值时，存储器管理电路会以第四值来设定第二累加值，其中第三值大于第四值。[0017]本发明的一实施例提供一种存储器储存装置，其包括:用以耦接至主机系统的连接器、可复写式非易失性存储器模块与存储器控制电路单元。存储器控制电路单元耦接至连接器与可复写式非易失性存储器模块，并且初始地设定第一门槛值与第一累加值，并且每隔一预先定义时间，通过将第一门槛值加上第一累加值以更新第一门槛值。存储器控制电路单元还用以接收写入数据以及检测存储器储存装置的温度并且判断存储器储存装置的温度是否大于或等于温度门槛值；倘若存储器储存装置的温度非大于或等于温度门槛值时，存储器控制电路单元会发送第一指令序列，此第一指令序列用以指示执行数据写入运作，以将写入数据写入至可复写式非易失性存储器模块；倘若存储器储存装置的温度大于或等于温度门槛值时，存储器控制电路单元会执行第一数据量判断运作，以判断写入数据的大小是否大于或等于第一门槛值；倘若写入数据的大小非大于或等于第一门槛值时，存储器控制电路单元会发送第一指令序当前第1页1 2 3 4 5 6 列，此第一指令序列用以指示执行数据写入运作，以将写入数据写入至可复写式非易失性存储器模块并且通过将第一门槛值减去写入数据的大小以更新第一门槛值；以及倘若写入数据的大小非大于或等于第一门槛值时，存储器控制电路单元执行一暂停写入运作，以不将写入数据写入至可复写式非易失性存储器模块并且在一预设时间之后重新执行上述第一数据量判断运作。
[0018]在本发明的一实施例中，上述在设定第一累加值的运作中，倘若存储器储存装置的温度非大于或等于温度门槛值时，存储器控制电路单元会以第一值来设定第一累加值，以及倘若存储器储存装置的温度大于或等于温度门槛值时，存储器控制电路单元会以第二值来设定第一累加值。其中第一值大于第二值。
[0019]在本发明的一实施例中，上述每隔第一预先定义时间，通过将第一门槛值加上第一累加值以更新第一门槛值的运作中，存储器控制电路单元会初始地设定最大数据量值并且将第一门槛值加上第一累加值以获得一更新值，其中倘若存储器储存装置的温度非大于或等于温度门槛值时，存储器控制电路单元会以更新值来更新第一门槛值；反之，倘若存储器储存装置的温度大于或等于温度门槛值时，存储器控制电路单元会判断此更新值是否大于或等于最大数据量值；其中倘若此更新值非大于或等于最大数据量值时，存储器控制电路单元会以此更新值来更新第一门槛值，以及倘若此更新值大于或等于最大数据量值时，存储器控制电路单元会以最大数据量值来更新第一门槛值。
[0020]在本发明的一实施例中，上述存储器储存装置的温度非大于或等于温度门槛值时，第一门槛值大于或等于最大数据量值。
[0021 ] 在本发明的一实施例中，上述存储器控制电路单元还用以初始地设定第二门槛值与第二累加值，并且每隔第二预先定义时间，通过将第二门槛值加上第二累加值以更新第二门槛值。存储器控制电路单元还用以从主机系统接收一读取指令以及检测存储器储存装置的温度并且判断存储器储存装置的温度是否大于或等于温度门槛值；倘若存储器控制电路单元的温度非大于或等于温度门槛值时，存储器控制电路单元会发送第二指令序列，此第二指令序列用以指示执行数据读取运作，以从可复写式非易失性存储器模块读取对应此读取指令的读取数据；倘若存储器储存装置的温度大于或等于温度门槛值时，存储器控制电路单元会执行第二数据量判断运作，以判断欲从可复写式非易失性存储器模块读取的读取数据的大小是否大于或等于第二门槛值，其中倘若读取数据的大小非大于或等于第二门槛值时，存储器控制电路单元会发送第二指令序列，此第二指令序列用以指示执行数据读取运作，以从可复写式非易失性存储器模块读取对应此读取指令的读取数据并且通过将第二门槛值减去读取数据的大小以更新第二门槛值，以及倘若读取数据的大小大于或等于第二门槛值时，存储器控制电路单元会执行暂停读取运作，以不从可复写式非易失性存储器模块中读取此读取数据并且在第二预设时间之后重新执行上述第二数据量判断运作。
[0022]在本发明的一实施例中，上述在设定第二累加值的运作中，倘若存储器储存装置的温度非大于或等于温度门槛值时，存储器控制电路单元会以第三值来设定第二累加值，以及倘若存储器储存装置的温度大于或等于温度门槛值时，存储器控制电路单元会以第四值来设定第二累加值。其中第三值大于第四值。
[0023]基于上述，上述实施例的数据传输方法、存储器控制电路单元与存储器储存装置在存储器储存装置之温度上升至门槛时，可有效地控制数据存取的速率，进而减少功率的消耗，由此避免因不断地存取大量数据而造成之存储器储存系统过热的情况。
[0024]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
【附图说明】
[0025]图1A是根据本发明第一实施例所示出的主机系统与存储器储存装置的示意图；
[0026]图1B是根据本发明实施例所示出的电脑、输入/输出装置与存储器储存装置的示意图；
[0027]图1C是根据本发明实施例所示出的主机系统与存储器储存装置的示意图；
[0028]图2是示出图1A所示的存储器储存装置的结构示意图；
[0029]图3是根据本发明第一实施例所示出的存储器控制电路单元的结构示意图；
[0030]图4是根据本发明第一实施例所示出的写入数据传输方法流程图；
[0031]图5是根据本发明第一实施例所示出的读取数据传输方法流程图；
[0032]图6是根据本发明第一实施例所示出的更新门槛值的步骤的流程图；
[0033]图7是根据本发明第二实施例所示出的动态更新累加值的写入数据传输方法流程图；
[0034]图8是根据本发明第二实施例所示出的动态更新累加值的读取数据传输方法流程图。
[0035]附图标记说明
[0036]1000:主机系统；
[0037]1100:电脑；
[0038]1102:微处理器；
[0039]1104:随机存取存储器(RAM)；
[0040]1106:输入/输出装置；
[0041 ]1108:系统总线；
[0042]1110:数据传输接口；
[0043]1202:鼠标；
[0044]1204:键盘；
[0045]1206:显示器；
[0046]1208:打印机；
[0047]1212:随身听；
[0048]1214:存储卡；
[0049]1216:固态硬盘；
[0050]1310:数码相机；
[0051]1312:SD 卡;
[0052]1314:MMC 卡；
[0053]1316:存储棒；
[0054]1318:CF 卡；
[0055]1320:嵌入式储存装置；
[0056]100:存储器储存装置；
[0057]102:连接接口单元；
[0058]104:存储器控制电路单元；
[0059]106:可复写式非易失性存储器模块；
[0060]108(0)?108 (R):物理删除单元；
[0061]202:存储器管理电路；
[0062]204:主机接口；
[0063]206:存储器接口；
[0064]208:缓冲存储器；
[0065]210:电源管理电路；
[0066]212:错误检查与校正电路；
[0067]S401、S403、S405、S407、S409、S411、S413、S415、S417:写入数据传输方法的步骤；
[0068]S501、S503、S505、S507、S509、S511、S513、S515、S517:读取数据传输方法的步骤；
[0069]S601、S603、S605、S607、S609、S611、S613:更新门槛值的步骤；
[0070]S701、S703、S705、S707、S709、S711、S713、S715、S717、S719、S721、S723、S725:动态更新累加值的写入数据传输方法的步骤；
[0071]S801、S803、S805、S807、S809、S811、S813、S815、S817、S819、S821、S823、S825:动态更新累加值的读取数据传输方法的步骤。
【具体实施方式】
[0072][第一实施例]
[0073]—般而言,存储器储存装置(也称,存储器储存系统)包括可复写式非易失性存储器模块与控制器(也称，控制电路)。通常存储器储存装置是与主机系统一起使用，以使主机系统可将数据写入至存储器储存装置或从存储器储存装置中读取数据。
[0074]图1A是根据本发明第一实施例所示出的主机系统与存储器储存装置的示意图，图1B是根据本发明实施例所示出的电脑、输入/输出装置与存储器储存装置的示意图，图1C是根据本发明实施例所示出的主机系统与存储器储存装置的示意图。
[0075]请参照图1A,主机系统1000 —般包括电脑1100与输入/输出(input/output,简称:1/0)装置1106。电脑1100包括微处理器1102、随机存取存储器(random accessmemory,简称:RAM) 1104、系统总线1108与数据传输接口 1110。输入/输出装置1106包括如图1B的鼠标1202、键盘1204、显示器1206与打印机1208。必须了解的是，图1B所示的装置非限制输入/输出装置1106，输入/输出装置1106可还包括其他装置。
[0076]在本发明实施例中，存储器储存装置100是通过数据传输接口 1110与主机系统1000的其他元件电性连接。通过微处理器1102、随机存取存储器1104与输入/输出装置1106的运作可将数据写入至存储器储存装置100或从存储器储存装置100中读取数据。例如，存储器储存装置100可以是如图1B所示的随身听1212、存储卡1214或固态硬盘(SolidState Drive,简称:SSD) 1216等的可复写式非易失性存储器储存装置。
[0077]—般而言，主机系统1000为可实质地与存储器储存装置100配合以储存数据的任意系统。虽然在本实施例中，主机系统1000是以电脑系统来做说明，然而，在本发明另一实施例中主机系统1000可以是数码相机、摄影机、通信装置、音频播放器或视频播放器等系统。例如，在主机系统为图1C中的数码相机(摄影机)1310时，可复写式非易失性存储器储存装置则为其所使用的SD卡1312、MMC卡1314、存储棒(memory stick) 1316、CF卡1318或嵌入式储存装置1320 (如图1C所示)。嵌入式储存装置1320包括嵌入式多媒体卡(Embedded MMC,简称:eMMC)。值得一提的是，嵌入式多媒体卡是直接电性连接于主机系统的基板上。
[0078]图2是示出图1A所示的存储器储存装置的结构示意图。
[0079]请参照图2，存储器储存装置100包括连接接口单元102、存储器控制电路单元104与可复写式非易失性存储器模块106。
[0080]在本实施例中，连接接口单元102是相容于序列先进附件(Serial AdvancedTechnology Attachment,简称:SATA)标准。然而,必须了解的是,本发明不限于此,连接接口单兀102也可以是符合并列先进附件(Parallel Advanced Technology A ttachment,简称:PATA)标准、电气和电子工程师协会(Institute of Electrical and ElectronicEngineers,简称:IEEE) 1394 标准、高速周边零件连接接口(Peripheral ComponentInterconnect Express,简称:PCI Express)标准、通用序列总线(Universal Serial Bus,简称:USB)标准、超高速一代(Ultra High Speed-1,简称:UHS-1)接口标准、超高速二代(Ultra High Speed-1I,简称:UHS-1I)接口标准、安全数字(Secure Digital,简称:SD)接口标准、存储棒(Memory Stick,简称:MS)接口标准、多媒体储存卡(Multi Media Card,简称:MMC)接口标准、小型快闪(Compact Flash,简称:CF)接口标准、整合式驱动电子接口(Integrated Device Electronics,简称:IDE)标准或其他适合的标准。在本实施例中，连接器可与存储器控制电路单元封装在一个芯片中，或布设于一包含存储器控制电路单元的芯片外。
[0081]存储器控制电路单元104用以执行以硬件形式或固件形式实作的多个逻辑闸或控制指令，并且根据主机系统1000的指令在可复写式非易失性存储器模块106中进行数据的写入、读取、删除与合并等运作。
[0082]可复写式非易失性存储器模块106是耦接至存储器控制电路单元104，并且用以储存主机系统1000所写入的数据。可复写式非易失性存储器模块106具有物理删除单元108(0)?108 (R) ο例如，物理删除单元108(0)?108 (R)可属于同一个存储器晶粒(die)或者属于不同的存储器晶粒。每一物理删除单元分别具有复数个物理程序化单元，其中属于同一个物理删除单元的物理程序化单元可被独立地写入且被同时地删除。此外，每一物理删除单元可由64个物理程序化单元、256个物理程序化单元或其他任意个物理程序化单元所组成。
[0083]更详细来说，物理删除单元为删除的最小单位。亦即，每一物理删除单元含有最小数目之一并被删除的存储单元。物理程序化单元为程序化的最小单元。即，物理程序化单元为写入数据的最小单元。每一物理程序化单元通常包括数据比特区与冗余比特区。数据比特区包含多个物理存取地址用以储存使用者的数据，而冗余比特区用以储存系统的数据(例如，控制信息与错误更正码)。在本实施例中，每一个物理程序化单元的数据比特区中会包含4个物理存取地址，且一个物理存取地址的大小为512字节(byte)。然而，在其他实施例中，数据比特区中也可包含数目更多或更少的物理存取地址，本发明并不限制物理存取地址的大小以及个数。例如，在一实施例中，物理删除单元为物理区块，并且物理程序化单元为物理页面或物理扇区，但本发明不以此为限。
[0084]在本实施例中，可复写式非易失性存储器模块106为多层存储单元(Multi LevelCell，简称:MLC) NAND型快闪存储器模块(即，一个存储单元中可储存2个比特数据的快闪存储器模块)。然而，本发明不限于此，可复写式非易失性存储器模块106也可是单层存储单元(Single Level Cell，简称:SLC) NAND型快闪存储器模块(B卩，一个存储单元中可储存I个比特数据的快闪存储器模块)、复数层存储单元(Trinary Level Cell，简称:TLC) NAND型快闪存储器模块(即，一个存储单元中可储存3个比特数据的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。
[0085]图3是根据本发明第一实施例所示出的存储器控制电路单元的结构示意图。
[0086]请参照图3，存储器控制电路单元104包括存储器管理电路202、主机接口 204与存储器接口 206。
[0087]存储器管理电路202用以控制存储器控制电路单元104的整体运作。具体来说，存储器管理电路202具有多个控制指令，并且在存储器储存装置100运作时，此些控制指令会被执行以进行数据的写入、读取与删除等运作。
[0088]在本实施例中，存储器管理电路202的控制指令是以固件形式来实作。例如，存储器管理电路202具有微处理器单元(未示出)与只读存储器(未示出)，并且此些控制指令是被烧录至此只读存储器中。当存储器储存装置100运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与删除等运作。
[0089]在本发明另一实施例中，存储器管理电路202的控制指令也可以程序码形式储存于可复写式非易失性存储器模块106的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路202具有微处理器单元(未示出)、只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有驱动码，并且当存储器控制电路单元104被智能时，微处理器单元会先执行此驱动码段来将储存于可复写式非易失性存储器模块106中的控制指令载入至存储器管理电路202的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与删除等运作。
[0090]主机接口 204是耦接至存储器管理电路202并且用以耦接至连接接口单元102，以接收与识别主机系统1000所传送的指令与数据。也就是说，主机系统1000所传送的指令与数据会通过主机接口 204来传送至存储器管理电路202。在本实施例中，主机接口 204是相容于SATA标准。然而，必须了解的是本发明不限于此，主机接口 204也可以是相容于PATA 标准、IEEE1394 标准、PCI Express 标准、USB 标准、UHS-1 接口标准、UHS-1I 接口标准、SD标准、MS标准、MMC标准、CF标准、IDE标准或其他适合的数据传输标准。[0091 ] 存储器接口 206是耦接至存储器管理电路202并且用以存取可复写式非易失性存储器模块106。也就是说，欲写入至可复写式非易失性存储器模块106的数据会经由存储器接口 206转换为可复写式非易失性存储器模块106所能接受的格式。
[0092]在本发明一实施例中，存储器控制电路单元104还包括缓冲存储器208、电源管理电路210与错误检查与校正电路212。
[0093]缓冲存储器208是耦接至存储器管理电路202并且用以暂存来自于主机系统1000的数据与指令或来自于可复写式非易失性存储器模块106的数据。
[0094]电源管理电路210是耦接至存储器管理电路202并且用以控制存储器储存装置100的电源。
[0095]错误检查与校正电路212是耦接至存储器管理电路202并且用以执行错误检查与校正程序以确保数据的正确性。具体来说，当存储器管理电路202从主机系统1000中接收到写入指令时，错误检查与校正电路212会为对应此写入指令的数据产生对应的错误检查与校正码(Error Checking and Correcting Code,简称:ECC Code),并且存储器管理电路202会将对应此写入指令的数据与对应的错误检查与校正码写入至可复写式非易失性存储器模块106中。之后，当存储器管理电路202从可复写式非易失性存储器模块106中读取数据时会同时读取此数据对应的错误检查与校正码，并且错误检查与校正电路212会依据此错误检查与校正码对所读取的数据执行错误检查与校正程序。
[0096]请再参照图2，存储器控制电路单元104(或存储器管理电路202)会初始地设定第一门槛值与第一累加值，并且每隔一预先定义时间(例如，I毫秒)将第一门槛值加上第一累加值以更新第一门槛值。特别是，当接收到主机系统1000所传送的欲写入可复写式非易失性存储器模块106的数据时，存储器控制电路单元104 (或存储器管理电路202)会检测存储器储存装置100的温度并且判断存储器储存装置100的温度是否大于或等于温度门槛值。倘若存储器储存装置100的温度非大于或等于温度门槛值时，存储器控制电路单元104(或存储器管理电路202)会发送一指令序列(command sequence),此指令序列用以指示将写入数据写入至可复写式非易失性存储器模块，特别是，此指令序列可为一个或复数个指令。反之，倘若存储器储存装置100的温度大于或等于温度门槛值时，存储器控制电路单元104(或存储器管理电路202)会执行第一数据量判断运作，以判断写入数据的大小是否大于或等于所设定的第一门槛值。倘若写入数据的大小非大于或等于第一门槛值时，存储器控制电路单元104(或存储器管理电路202)会发送一指令序列，此指令序列用以指示执行数据写入运作，以将写入数据写入至可复写式非易失性存储器模块106并且通过将第一门槛值减去写入数据的大小以更新第一门槛值。反之，当写入数据的大小大于或等于第一门槛值时，存储器控制电路单元104 (或存储器管理电路202)会执行暂停写入运作，而不将写入数据写入至可复写式非易失性存储器模块106并且在一第一预设时间之后(例如，I毫秒)重新执行上述判断写入数据的大小是否大于或等于第一门槛值的运作。
[0097]具体而言，通过上述的数据传输方法，可通过限定数据传输速率来减少功耗。例如，倘若欲将数据传输速率限制在lOOMB/s(相当于每I毫秒(ms)传输200个512字节(Byte)的扇区数据)，以及假设存储器控制电路单元104 (或存储器管理电路202)初始地设定第一门槛值为300以及第一累加值为200，并且存储器控制电路单元104(或存储器管理电路202)会每隔I毫秒将第一门槛值加上第一累加值以更新第一门槛值。当欲写入可复写式非易失性存储器模块106的数据为200个扇区数据时，存储器控制电路单元104(或存储器管理电路202)会判断写入数据的大小(200个扇区数据)非大于或等于所设定的第一门槛值(300)，而将200个扇区数据写入至可复写式非易失性存储器模块106并且通过将第一门槛值减去写入数据的大小以更新第一门槛值。此时，更新后的第一门槛值为100。倘若经过I毫秒后由于第一门槛值加上第一累加值，则第一门槛值会变成为300，同时存储器控制电路单元104(或存储器管理电路202)接收到的写入数据为500个扇区数据时，则存储器控制电路单元104(或存储器管理电路202)判断写入数据的大小(500个扇区数据)大于或等于目前的第一门槛值(300)，因此会执行暂停写入运作，而不将写入数据写入至可复写式非易失性存储器模块106并且在I毫秒之后重新判断写入数据的大小是否大于或等于第一门槛值。 由于存储器控制电路单元104(或存储器管理电路202)每隔I毫秒将第一门槛值加上第一累加值以更新第一门槛值，因此当重新判断写入数据的大小是否大于或等于第一门槛值时，更新的第一门槛值已成为500，此时存储器控制电路单元104(或存储器管理电路202)会判断写入数据的大小(500个扇区数据)非大于或等于目前的第一门槛值(500)，而将写入数据写入至可复写式非易失性存储器模块106且依照上述步骤更新第一门槛值，由此，可达到控制数据写入速率维持在lOOMB/s。
[0098]值得一提的是，可复写式非易失性存储器模块106的数据写入运作与数据读取运作所需消耗的功率不同，特别是，当执行数据读取运作时，其输出/输入的动作较数据写入运作多，因此相对的在数据读取运作下，存储器储存装置100的温度上升的速度较快。因此，在一实施例中，为了使热的产生与散热达到稳定状态，可通过分别地对数据写入运作与数据读取运作设定不同的门槛值与累加值，来限定数据传输的速度。
[0099]存储器控制电路单元104 (或存储器管理电路202)会初始地为数据读取运作设定第二门槛值与第二累加值，并且每隔一第二预先定义时间(例如，I毫秒)将第二门槛值加上第二累加值以更新第二门槛值。当存储器控制电路单元104(或存储器管理电路202)从主机系统接收到一读取指令，欲读取可复写式非易失性存储器模块106中的数据时，存储器控制电路单元104 (或存储器管理电路202)会检测存储器储存装置100的温度并且判断存储器储存装置100的温度是否大于或等于温度门槛值。倘若存储器储存装置100的温度非大于或等于温度门槛值时，存储器控制电路单元104(或存储器管理电路202)会发送一指令序列(co_and sequence),此指令序列用以指示从可复写式非易失性存储器模块读取对应此读取指令的读取数据。反之，倘若存储器储存装置100的温度大于或等于温度门槛值时，存储器控制电路单元104 (或存储器管理电路202)会执行第二数据量判断运作，以判断欲从可复写式非易失性存储器模块106读取的读取数据的大小是否大于或等于第二门槛值。倘若读取数据的大小非大于或等于第二门槛值时，存储器控制电路单元104(或存储器管理电路202)会发送指令序列，此指令序列用以指示执行数据读取运作，以从可复写式非易失性存储器模块106读取对应此读取指令的读取数据并且通过将第二门槛值减去此读取数据的大小以更新第二门槛值。反之，若读取数据的大小大于或等于第二门槛值时，存储器控制电路单元104(或存储器管理电路202)会执行暂停读取运作，而不从可复写式非易失性存储器模块106中读取此读取数据并且在第二预设时间之后(例如，I毫秒)重新执行上述判断读取数据的大小是否大于或等于第二门槛值的第二数据量判断运作。
[0100]具体而言，由于数据读取运作时所需消耗的功率较数据写入运作大，因此可将上述第二门槛值与第二累加值设成分别小于第一门槛值与第一累加值的数值。例如，当第一门槛值被设为300时，第二门槛值可被设为200，以及当第一累加值被设为200时，第二累加值可被设为100。
[0101]值得一提的是，由于当存储器储存装置100运作时，例如，不断地写入与读取大量的数据时，其需要消耗大量的能源并且产生大量的热能，因此容易导致存储器储存装置100过热。在本实施例中，存储器控制电路单元104(或存储器管理电路202)还用以检测存储器储存装置100的温度且判断存储器储存装置100的温度是否大于或等于温度门槛值。当存储器控制电路单元104 (或存储器管理电路202)判断存储器储存装置100的温度大于或等于温度门槛值时，亦即，存储器储存装置100过热时，才会执行上述第一数据量判断运作或第二数据量判断运作，并且根据此第一数据量判断运作来执行数据写入运作或暂停写入运作以及根据第二数据量判断运作来执行数据读取运作或暂停读取运作。
[0102]特别是，由于存储器控制电路单元104(或存储器管理电路202)会在每隔一预先定义时间(例如，I毫秒)将第一门槛值加上第一累加值以更新第一门槛值，因此为了在存储器储存装置100的温度超过温度门槛值时，控制此第一门槛值维持在一定的范围内，存储器控制电路单元104 (或存储器管理电路202)会在更新第一门槛值之前计算一最大数据量值，并且将第一门槛值加上第一累加值获得第一门槛值的更新值之后，检测存储器储存装置100的温度并且判断存储器储存装置100的温度是否大于或等于温度门槛值；倘若存储器储存装置100的温度非大于或等于温度门槛值时，存储器控制电路单元104 (或存储器管理电路202)会以更新值来更新第一门槛值；特别是，倘若存储器储存装置100的温度大于或等于温度门槛值时，存储器控制电路单元104(或存储器管理电路202)会判断此更新值是否大于或等于所计算的最大数据量值。倘若更新值非大于或等于最大数据量值，则存储器控制电路单元104(或存储器管理电路202)会以更新值来更新第一门槛值，反之，则以最大数据量值来更新第一门槛值。在此，最大数据量值为一系统预设值，然，本发明不限于此，最大数据量值也可以根据可复写式非易失性存储器模块106的执行性能来调整与设定。
[0103]图4是根据本发明第一实施例所示出的写入数据传输方法的流程图。
[0104]请参照图4，在步骤S401中，存储器控制电路单元104 (或存储器管理电路202)会初始地设定第一门槛值与第一累加值。并且，在步骤S403中，存储器控制电路单元104(或存储器管理电路202)会每隔一第一预先定义时间(例如，I毫秒)，通过将第一门槛值加上第一累加值以更新第一门槛值。
[0105]在步骤S405中，存储器控制电路单元104 (或存储器管理电路202)接收主机系统1000所传送的欲写入可复写式非易失性存储器模块106的数据，并且在步骤S407中存储器控制电路单元104 (或存储器管理电路202)会检测存储器储存装置100的温度。
[0106]在步骤S409中，存储器控制电路单元104(或存储器管理电路202)会判断所检测的存储器储存装置100的温度是否大于或等于温度门槛值。倘若存储器储存装置100的温度非大于或等于温度门槛值，则在步骤S411中，存储器控制电路单元104 (或存储器管理电路202)会执行一般的数据写入运作，以将所接收的写入数据写入至可复写式非易失性存储器模块106。反之，当存储器储存装置100的温度大于或等于温度门槛值时，在步骤S413中，存储器控制电路单元104(或存储器管理电路202)会执行数据量判断运作。
[0107]在步骤S413中，存储器控制电路单元104 (或存储器管理电路202)会判断写入数据的大小是否大于或等于第一门槛值。倘若写入数据的大小非大于或等于第一门槛值时，则在步骤S415中，存储器控制电路单元104 (或存储器管理电路202)会执行数据写入运作，以将写入数据写入至可复写式非易失性存储器模块106并且通过将第一门槛值减去写入数据的大小以更新第一门槛值。反之，当写入数据的大小大于或等于第一门槛值时，则在步骤S417中，存储器控制电路单元104(或存储器管理电路202)会执行暂停写入运作，而不将写入数据写入至可复写式非易失性存储器模块106并且在第一预设时间之后(例如，I毫秒)重新执行步骤S413。
[0108]特别是，由于在步骤S403中，存储器控制电路单元104(或存储器管理电路202)会每隔一第一预先定义时间(例如，I毫秒)，通过将第一门槛值加上第一累加值来更新第一门槛值，因此第一门槛值会不断地变动，也就是说，在上述步骤S417中所执行的暂停写入运作，会直到第一门槛值更新至相当于写入数据的大小(亦即，写入数据的大小非大于或等于第一门槛值)时，步骤S415才会被执行，由此控制数据写入速度以减少功耗。
[0109]图5是根据本发明第一实施例所示出的读取数据传输方法的流程图。
[0110]请参照图5，首先，在步骤S501中，存储器控制电路单元104 (或存储器管理电路202)会初始地设定第二门槛值与第二累加值。并且，在步骤S503中，存储器控制电路单元104 (或存储器管理电路202)会每隔一第二预先定义时间(例如，I毫秒)，通过将第二门槛值加上第二累加值以更新第二门槛值。
[0111]在步骤S505中，当存储器控制电路单元104 (或存储器管理电路202)从主机系统1000接收一读取指令，欲从可复写式非易失性存储器模块106读取数据时，会接着在步骤S507中，检测存储器储存装置100的温度。
[0112]在步骤S509中，存储器控制电路单元104(或存储器管理电路202)会判断所检测的存储器储存装置100的温度是否大于或等于温度门槛值。倘若存储器储存装置100的温度非大于或等于温度门槛值，则在步骤S511中，存储器控制电路单元104 (或存储器管理电路202)会执行一般的数据读取运作，以从可复写式非易失性存储器模块106读取对应此读取指令的读取数据。反之，当存储器储存装置100的温度大于或等于温度门槛值时，在步骤S513中，存储器控制电路单元104(或存储器管理电路202)会执行数据量判断运作。
[0113]在步骤S513中，存储器控制电路单元104 (或存储器管理电路202)会判断欲从可复写式非易失性存储器模块106读取的读取数据的大小是否大于或等于第二门槛值。倘若读取数据的大小非大于或等于第二门槛值时，则在步骤S515中，存储器控制电路单元104 (或存储器管理电路202)会执行数据读取运作，以从可复写式非易失性存储器模块106读取所欲读取的数据并且通过将第二门槛值减去读取数据的大小以更新第二门槛值。反之，当写入数据的大小大于或等于第二门槛值时，则在步骤S517中，存储器控制电路单元104(或存储器管理电路202)会执行暂停读取运作，而不从可复写式非易失性存储器模块106中读取所欲读取的数据并且在第二预设时间之后(例如，I毫秒)重新执行步骤S513。
[0114]特别是，由于在步骤S503中，存储器控制电路单元104(或存储器管理电路202)会每隔一第二预先定义时间(例如，I毫秒)，通过将第二门槛值加上第二累加值来更新第二门槛值，因此第二门槛值会不断地变动。也就是说，在上述步骤S517中所执行的暂停读取运作，会直到第二门槛值更新至相当于读取数据的大小(亦即，读取数据的大小非大于或等于第二门槛值)时，步骤S515才会被执行，由此可控制数据读取速度以减少功耗。
[0115]图6是根据本发明第一实施例所示出的更新门槛值的步骤的流程图。
[ 0116]请参照图6，在步骤S601中，存储器控制电路单元104 (或存储器管理电路202)会初始地设定一最大数据量值，此最大数据量值为一系统预设值，然，本发明不限于此，最大数据量值也可以根据可复写式非易失性存储器模块106的执行性能来调整与设定。
[0117]由于在本实施例中存储器控制电路单元104 (或存储器管理电路202)会不断地每隔一预先定义时间将第一门槛值加上第一累加值以更新第一门槛值，因此，在步骤S603中，存储器控制电路单元104(或存储器管理电路202)会先取得此第一门槛值加上第一累加值的更新值。
[0118]接着，在步骤S605中，存储器控制电路单元104 (或存储器管理电路202)会检测存储器储存装置100的温度，并且在步骤S607中，判断存储器储存装置100的温度是否大于或等于温度门槛值。特别是，倘若存储器储存装置100的温度大于或等于温度门槛值时，存储器控制电路单元104(或存储器管理电路202)才会执行用以限制第一门槛值的步骤S609?S613。在步骤S609中，存储器控制电路单元104(或存储器管理电路202)会判断此更新值是否大于或等于最大数据量值。倘若更新值大于或等于最大数据量值，则在步骤S611中，存储器控制电路单元104(或存储器管理电路202)会以最大数据量值来更新第一门槛值，反之，则在步骤S613中，存储器控制电路单元104 (或存储器管理电路202)会以更新值来更新第一门槛值。由此在存储器储存装置100的温度上升至温度门槛值的状态下，存储器控制电路单元104 (或存储器管理电路202)会控制此第一门槛值维持在一定的范围内。值得一提的是，倘若存储器储存装置100的温度非大于或等于温度门槛值时，存储器控制电路单元104(或存储器管理电路202)会以更新值来更新第一门槛值(步骤S615)，并不会以最大数据量值来限制第一门槛值，也就是说，当存储器储存装置100的温度非大于或等于温度门槛值时，第一门槛值可大于或等于最大数据量值。
[0119][第二实施例]
[0120]本发明第二实施例的存储器储存装置与主机系统本质上是相同于第一实施例的存储器储存装置与主机系统，其中差异在于第二实施例的第一累加值可依据存储器储存装置的温度的改变而被调整。以下将使用图1A、图2与图3的装置结构来描述第二实施例与第一实施例的差异部分。
[0121]在本实施例中，在设定第一累加值的运作中，存储器控制电路单元104 (或存储器管理电路202)会检测存储器储存装置100的温度，并且判断存储器储存装置100的温度是否大于或等于温度门槛值。倘若当存储器储存装置100的温度非大于或等于温度门槛值时，存储器控制电路单元104(或存储器管理电路202)会以第一值来设定第一累加值。反之，当存储器储存装置100的温度大于或等于温度门槛值时，则以第二值来设定第一累加值，其中第一值大于或等于第二值。具体而言，由于存储器储存装置100的温度未达到温度门槛值时，存储器控制电路单元104(或存储器管理电路202)不会执行第一实施例所述用以限定数据传输速率的数据传输方法，因此可使用较大的第一值来设定第一累加值，以提升数据传输速率以及提升存储器储存装置100的运作时的存取效能。
[0122]图7是根据本发明第二实施例所示出的动态更新累加值的写入数据传输方法流程图。
[0123]请参照图7，在步骤S701中，存储器控制电路单元104 (或存储器管理电路202)会初始地设定第一门槛值、第一值与第二值。其中第一值会被设为大于第二值的数值。
[0124]在步骤S703中，存储器控制电路单元104 (或存储器管理电路202)会检测存储器储存装置100的温度，并且在步骤S705中，判断所检测的存储器储存装置100的温度是否大于或等于温度门槛值。倘若存储器储存装置100的温度大于或等于温度门槛值，则在步骤S707中，存储器控制电路单元104 (或存储器管理电路202)会以较小的第二值设定第一累加值，反之，当存储器储存装置100的温度非大于或等于温度门槛值时，则在步骤S709中，存储器控制电路单元104(或存储器管理电路202)会以较大的第一值设定第一累加值。
[0125]接着，步骤S711到步骤S725是相同于第一实施例的图4中的写入数据传输方法的步骤S403到步骤S417，在此不再重复。特别是，当执行完步骤S719与步骤S723后会回到步骤S703，以执行动态的设定第一累加值的步骤S703到S709。
[0126]图8是根据本发明第二实施例所示出的动态更新累加值的读取数据传输方法流程图。
[0127]请参照图8，在步骤S801中，存储器控制电路单元104 (或存储器管理电路202)会初始地设定第二门槛值、第三值与第四值。其中第三值会被设为大于第四值的数值。
[0128]在步骤S803中，存储器控制电路单元104 (或存储器管理电路202)会检测存储器储存装置100的温度，并且在步骤S805中，判断所检测的存储器储存装置100的温度是否大于或等于温度门槛值。倘若存储器储存装置100的温度大于或等于温度门槛值，则在步骤S807中，存储器控制电路单元104 (或存储器管理电路202)会以较小的第四值设定第二累加值，反之，当存储器储存装置100的温度非大于或等于温度门槛值时，则在步骤S809中，存储器控制电路单元104 (或存储器管理电路202)会以较大的第三值设定第二累加值。
[0129]接着，步骤S811到步骤S825是相同于第一实施例的图5中的读取数据传输方法的步骤S503到步骤S517，在此不再重复。特别是，当执行完步骤S819与步骤S823后会回到步骤S803，以执行调整第二累加值的步骤S803到步骤S809。
[0130]综上所述，本发明实施例的数据传输方法、存储器控制电路单元与存储器储存装置会在存储器储存装置的温度达到门槛值时，通过控制门槛值来限制数据传输速率，由此降低功率消耗，进而避免存储器储存装置运作时快速且大量存取数据所造成的系统过热现象。此外，在本实施例的数据传输方法、存储器控制电路单元与存储器储存装置还可依据存储器储存装置的温度动态的设定累加值，由此可在兼顾存储器储存装置的热的产生与散热平衡状态下，提升数据传输速率以及数据存取效能。
[0131]最后应说明的是:以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
【主权项】
1.一种数据传输方法，其特征在于，该方法用于具有一可复写式非易失性存储器模块的一存储器储存装置，该数据传输方法包括: (a)初始地设定一第一门槛值与一第一累加值； (b)每隔一第一预先定义时间，通过将该第一门槛值加上该第一累加值以更新该第一门槛值； (C)接收一写入数据； (d)检测该存储器储存装置的一温度； (e)判断该存储器储存装置的该温度是否大于或等于一温度门槛值，其中倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，执行步骤(f)并且倘若该存储器储存装置的该温度大于或等于该温度门槛值时，执行步骤(g); (f)将该写入数据写入至该可复写式非易失性存储器模块； (g)判断该写入数据的大小是否大于或等于该第一门槛值，其中倘若该写入数据的大小非大于或等于该第一门槛值时，执行步骤(h)并且倘若该写入数据的大小大于或等于该第一门槛值时，执行步骤(i); (h)将该写入数据写入至该可复写式非易失性存储器模块并且通过将该第一门槛值减去该写入数据的大小以更新该第一门槛值；以及 (i)不将该写入数据写入至该可复写式非易失性存储器模块并且在一第一预设时间之后重新执行步骤(g)。2.根据权利要求1所述的数据传输方法，其特征在于，上述设定该第一累加值的步骤包括: 倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，以一第一值来设定该第一累加值；以及 倘若该存储器储存装置的该温度大于或等于该温度门槛值时，以一第二值来设定该第一累加值， 其中该第一值大于该第二值。3.根据权利要求1所述的数据传输方法，其特征在于，上述每隔该第一预先定义时间，通过将该第一门槛值加上该第一累加值以更新该第一门槛值的步骤包括: 初始地设定一最大数据量值； 将该第一门槛值加上该第一累加值以获得一更新值； 倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，以该更新值来更新该第一门槛值； 倘若该存储器储存装置的该温度大于或等于该温度门槛值时，判断该更新值是否大于或等于该最大数据量值； 倘若该更新值非大于或等于该最大数据量值时，以该更新值来更新该第一门槛值；以及 倘若该更新值大于或等于该最大数据量值时，以该最大数据量值来更新该第一门槛值。4.根据权利要求3所述的数据传输方法，其特征在于，倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，该第一门槛值是大于或等于该最大数据量值。5.根据权利要求1所述的数据传输方法，其特征在于，还包括: U)初始地设定一第二门槛值与一第二累加值； (k)每隔一第二预先定义时间，通过将该第二门槛值加上该第二累加值以更新该第二门槛值； (I)接收一读取指令； (m)检测该存储器储存装置的该温度； (η)判断该存储器储存装置的该温度是否大于或等于该温度门槛值，其中倘若该温度非大于或等于该温度门槛值时，执行步骤(ο)并且倘若该温度大于或等于该温度门槛值时，执行步骤(P); (ο)从该可复写式非易失性存储器模块读取对应该读取指令的一读取数据； (P)判断欲从该可复写式非易失性存储器模块读取的该读取数据的大小是否大于或等于该第二门槛值，其中倘若该读取数据的大小非大于或等于该第二门槛值时，执行步骤(q)并且倘若该读取数据的大小大于或等于该第二门槛值时，执行步骤(r)； (q)从该可复写式非易失性存储器模块读取对应该读取指令的该读取数据并且通过将该第二门槛值减去该读取数据的大小以更新该第二门槛值；以及 (r)不从该可复写式非易失性存储器模块中读取该读取数据并且在一第二预设时间之后重新执行步骤(P)。6.根据权利要求5所述的数据传输方法，其特征在于，上述设定该第二累加值的步骤包括: 倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，以一第三值来设定该第二累加值；以及 倘若该存储器储存装置的该温度大于或等于该温度门槛值时，以一第四值来设定该第二累 加值， 其中该第三值大于该第四值。7.一种存储器控制电路单元，其特征在于，用于控制一存储器储存装置的一可复写式非易失性存储器模块，该存储器控制电路单元包括: 一主机接口，用以I禹接至一主机系统； 一存储器接口，用以耦接至该可复写式非易失性存储器模块；以及 一存储器管理电路，耦接至该主机接口与该存储器接口， 其中该存储器管理电路初始地设定一第一门槛值与一第一累加值，并且每隔一预先定义时间，通过将该第一门槛值加上该第一累加值以更新该第一门槛值， 其中该存储器管理电路还用以接收一写入数据， 其中该存储器管理电路还用以检测该存储器储存装置的一温度并且判断该存储器储存装置的该温度是否大于或等于一温度门槛值， 其中倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，该存储器管理电路用以发送一第一指令序列，该第一指令序列用以指示执行一数据写入运作，以将该写入数据写入至该可复写式非易失性存储器模块， 其中倘若该存储器储存装置的该温度大于或等于该温度门槛值时，该存储器管理电路还用以执行一第一数据量判断运作，以判断该写入数据的大小是否大于或等于该第一门槛值， 其中倘若该写入数据的大小非大于或等于该第一门槛值时，该存储器管理电路发送该第一指令序列，该第一指令序列用以指示执行该数据写入运作，以将该写入数据写入至该可复写式非易失性存储器模块并且通过将该第一门槛值减去该写入数据的大小以更新该第一门槛值， 其中倘若该写入数据的大小大于或等于该第一门槛值时，该存储器管理电路执行一暂停写入运作，不将该写入数据写入至该可复写式非易失性存储器模块并且在一第一预设时间之后重新执行上述该第一数据量判断运作。8.根据权利要求7所述的存储器控制电路单元，其特征在于，倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，该存储器管理电路以一第一值来设定该第一累加值， 其中倘若该存储器储存装置的该温度大于或等于该温度门槛值时，该存储器管理电路以一第二值来设定该第一累加值， 其中该第一值大于该第二值。9.根据权利要求8所述的存储器控制电路单元，其特征在于，上述每隔该第一预先定义时间，通过将该第一门槛值加上该第一累加值以更新该第一门槛值的运作中，该存储器管理电路还用以初始地设定一最大数据量值并且将该第一门槛值加上该第一累加值以获得一更新值， 其中倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，该存储器管理电路以该更新值来更新该第一门槛值， 其中倘若该存储器储存装置的该温度大于或等于该温度门槛值时，该存储器管理电路还用以判断该更新值是否大于或等于该最大数据量值， 其中倘若该更新值非大于或等于该最大数据量值时，该存储器管理电路以该更新值来更新该第一门槛值， 其中倘若该更新值大于或等于该最大数据量值时，该存储器管理电路以该最大数据量值来更新该第一门槛值。10.根据权利要求9所述的存储器控制电路单元，其特征在于，倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，该第一门槛值是大于或等于该最大数据量值。11.根据权利要求7所述的存储器控制电路单元，其特征在于，该存储器管理电路还用以初始地设定一第二门槛值与一第二累加值，并且每隔一第二预先定义时间，通过将该第二门槛值加上该第二累加值以更新该第二门槛值， 其中该存储器管理电路还用以从该主机系统接收一读取指令， 其中该存储器管理电路还用以检测该存储器储存装置的该温度并且判断该存储器储存装置的该温度是否大于或等于该温度门槛值， 其中倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，该存储器管理电路用以发送一第二指令序列，该第二指令序列用以指示执行一数据读取运作，以从该可复写式非易失性存储器模块读取对应该读取指令的一读取数据， 其中倘若该存储器储存装置的该温度大于或等于该温度门槛值时，该存储器管理电路还用以执行一第二数据量判断运作，以判断欲从该可复写式非易失性存储器模块读取的该读取数据的大小是否大于或等于该第二门槛值， 其中倘若该读取数据的大小非大于或等于该第二门槛值时，该存储器管理电路发送该第二指令序列，该第二指令序列用以指示执行该数据读取运作，以从该可复写式非易失性存储器模块读取对应该读取指令的该读取数据并且通过将该第二门槛值减去该读取数据的大小以更新该第二门槛值， 其中倘若该读取数据的大小大于或等于该第二门槛值时，该存储器管理电路执行一暂停读取运作，不从该可复写式非易失性存储器模块中读取该读取数据并且在一第二预设时间之后重新执行上述该第二数据量判断运作。12.根据权利要求11所述的存储器控制电路单元，其特征在于，倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，该存储器管理电路以一第三值来设定该第二累加值， 其中倘若该存储器储存装置的该温度大于或等于该温度门槛值时，该存储器管理电路以一第四值来设定该第二累加值， 其中该第三值大于该第四值。13.一种存储器储存装置，其特征在于，包括: 一连接器，用以耦接至一主机系统； 一可复写式非易失性存储器模块；以及 一存储器控制电路单元，耦接至该连接器与该可复写式非易失性存储器模块， 其中该存储器控制电路单元初始地设定一第一门槛值与一第一累加值，并且每隔一预先定义时间，通过将该第一门槛值加上该第一累加值以更新该第一门槛值， 其中该存储器控制电路单元还用以接收一写入数据， 其中该存储器控制电路单元还用以检测该存储器储存装置的一温度并且判断该存储器储存装置的该温度是否大于或等于一温度门槛值， 其中倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，该存储器控制电路单元用以发送一第一指令序列，该第一指令序列用以指示执行一数据写入运作，以将该写入数据写入至该可复写式非易失性存储器模块， 其中倘若该存储器储存装置的该温度大于或等于该温度门槛值时，该存储器控制电路单元还用以执行一第一数据量判断运作，以判断该写入数据的大小是否大于或等于该第一门槛值， 其中倘若该写入数据的大小非大于或等于该第一门槛值时，该存储器控制电路单元发送该第一指令序列，该第一指令序列用以指示执行该数据写入运作，以将该写入数据写入至该可复写式非易失性存储器模块并且通过将该第一门槛值减去该写入数据的大小以更新该第一门槛值， 其中倘若该写入数据的大小大于或等于该第一门槛值时，该存储器控制电路单元执行一暂停写入运作，不将该写入数据写入至该可复写式非易失性存储器模块并且在一第一预设时间之后重新执行上述第一数据量判断运作。14.根据权利要求13所述的存储器储存装置，其特征在于，倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，该存储器控制电路单元以一第一值来设定该第一累加值， 其中倘若该存储器储存装置的该温度大于或等于该温度门槛值时，该存储器控制电路单元以一第二值来设定该第一累加值， 其中该第一值大于该第二值。15.根据权利要求14所述的存储器储存装置，其特征在于，上述每隔该第一预先定义时间，通过将该第一门槛值加上该第一累加值以更新该第一门槛值的运作中，该存储器控制电路单元还用以初始地设定一最大数据量值并且将该第一门槛值加上该第一累加值以获得一更新值， 其中倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，该存储器控制电路单元以该更新值来更新该第一门槛值， 其中倘若该存储器储存装置的该温度大于或等于该温度门槛值时，该存储器控制电路单元还用以判断该更新值是否大于或等于该最大数据量值， 其中倘若该更新值非大于或等于该最大数据量值时，该存储器控制电路单元以该更新值来更新该第一门槛值， 其中倘若该更新值大于或等于该最大数据量值时，该存储器控制电路单元以该最大数据量值来更新该第一门槛值。16.根据权利要求15所述的存储器储存装置，其特征在于，倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，该第一门槛值是大于或等于该最大数据量值。17.根据权利要求13所述的存储器储存装置，其特征在于，该存储器控制电路单元还用以初始地设定一第二门槛值与一第二累加值，并且每隔一第二预先定义时间，通过将该第二门槛值加上该第二累加值以更新该第二门槛值， 其中该存储器控制电路单元还用以从该主机系统接收一读取指令， 其中该存储器控制电路单元还用以检测该存储器储存装置的该温度并且判断该存储器储存装置的该温度是否大于或等于该温度门槛值， 其中倘若该存储器控制电路单元的该温度非大于或等于该温度门槛值时，该存储器控制电路单元用以发送一第二指令序列，该第二指令序列用以指示执行一数据读取运作，以从该可复写式非易失性存储器模块读取对应该读取指令的一读取数据， 其中倘若该存储器储存装置的该温度大于或等于该温度门槛值时，该存储器控制电路单元还用以执行一第二数据量判断运作，以判断欲从该可复写式非易失性存储器模块读取的该读取数据的大小是否大于或等于该第二门槛值， 其中倘若该读取数据的大小非大于或等于该第二门槛值时，该存储器控制电路单元发送该第二指令序列，该第二指令序列用以指示执行该数据读取运作，以从该可复写式非易失性存储器模块读取对应该读取指令的该读取数据并且通过将该第二门槛值减去该读取数据的大小以更新该第二门槛值， 其中倘若该读取数据的大小大于或等于该第二门槛值时，该存储器控制电路单元执行一暂停读取运作，不从该可复写式非易失性存储器模块中读取该读取数据并且在一第二预设时间之后重新执行上述该第二数据量判断运作。18.根据权利要求17所述的存储器储存装置，其特征在于，倘若该存储器储存装置的该温度非大于或等于该温度门槛值时，该存储器控制电路单元以一第三值来设定该第二累加值， 其中倘若该存储器储存装置的该温度大于或等于该温度门槛值时，该存储器控制电路单元以一第四值来设定该第二累加值， 其中该第三值大于该第四值。
【专利摘要】本发明提供一种数据传输方法、存储器控制电路单元与存储器储存装置，本方法包括：初始地设定第一门槛值与第一累加值；并且每隔第一预先定义时间，通过将第一门槛值加上第一累加值以更新第一门槛值。此外，当所检测的存储器储存装置的温度大于或等于温度门槛值时，判断所接收的写入数据的大小是否大于或等于第一门槛值；并且若非，则将写入数据写入至可复写式非易失性存储器模块并且通过将第一门槛值减去写入数据的大小以更新第一门槛值。反之，则不将写入数据写入至可复写式非易失性存储器模块。基此，本方法可有效地避免存储器储存装置运作时所造成的系统过热现象。
【IPC分类】G06F3/06
【公开号】CN104898982
【申请号】CN201410075692
【发明人】朱健华
【申请人】群联电子股份有限公司
【公开日】2015年9月9日
【申请日】2014年3月3日
最新回复(0)