移位电路的制作方法
移位电路的制作方法
【技术领域】
[0001] 本发明涉及一种移位电路。
【背景技术】
[0002] 在存储器、伺服器、工作站中，平台控制器（platformcontrollerhub)上的 SATA(SerialAdvancedTechnologyAttachment) /SAS(SerialAttachedSmall ComputerSystemInterface)控制器的SGPI0(SerialGeneralPurposeInput/Output) 信号用于SATA/SAS控制器的HBA(HostBusAdapter)与硬盘背板之间的通讯，HBA通过 SGPI0信号来获得背板上的硬盘插座状况和发出硬盘LED状态指示信号。目前在SAS背板 上普遍采用SGPI0信号(通过SFF-8485)来实现硬盘位置的定位、硬盘状态的指示等，再经 可编程逻辑器件对SFF-8485协议进行解析后，通过LED(LightEmittingDiode)或LCD (LiquidCrystalDisplay)显示装置将各个硬盘的状态加以指示。
[0003] 请参阅图 1，SATA/SAS控制器20 的SGPI0初始端21 连接于Mini-SAS(MiniSerial AttachedSmallComputerSystemInterface)连接器 30，SATA/SAS控制器 20 的SATA/ SAS初始端22的第一控制信号端220至第四控制信号端223连接到该Mini-SAS连接器30 的输入端，该Mini-SAS连接器30的输出端分别连接到第一硬盘60至第四硬盘63,第五控 制信号端224及第六控制信号端225分别与一个第一连接器40及一个第二连接器50的输 入端相连接，该第一连接器40及该第二连接器50的输出端分别与第五硬盘64和第六硬盘 65相连接。然而，实际设计中，由于一些特殊的原因，该SATA/SAS控制器20的第三控制信 号端222至第六控制信号端225需连接于该Mini-SAS连接器30的输入端，该Mini-SAS连 接器30的输出端分别与该第三硬盘62至该第六硬盘65相连接，该第一控制信号端220和 该第二控制信号端221分别与该第一连接器40的输入端和该第二连接器50的输入端相连 接，该第一连接器40的输出端和该第二连接器50的输出端分别与该第一硬盘60及该第二 硬盘61连接。此时，SGPI0信号与硬盘间的对应关系发生改变，导致SGPI0所携带的信息 与对应的硬盘无法--对应。
【发明内容】
[0004] 有鉴于此，有必要提供一种能够保证SGPI0信号与硬盘的对应关系的移位电路。
[0005] -种移位电路，位于一个SATA/SAS控制器的SGPI0初始端和一个Mini-SAS连接 器的输入端之间，用于对SGPI0信号中的负载信号进行移位处理。该移位电路包括一个反 相器及串行连接的至少一个芯片，每个芯片包括一个串行输入引脚、一个移位寄存器清除 引脚、一个移位寄存器时钟引脚、一个存储寄存器时钟引脚及第一至第八输出引脚。该反相 器的输入端连接于该SGPI0初始端，输出端连接于该移位寄存器时钟引脚。该串行输入引 脚连接于一个电源，该串行输入引脚与该电源间的一个第一节点连接于该SGPI0初始端。 该移位寄存器清除引脚连接于该电源。该存储寄存器时钟引脚连接于该SGPI0初始端。每 个芯片用于使该第一输出引脚于该串行输入引脚的第一脉冲的下降沿时开始输出该负载 信号，且维持一个SGPIO的时钟信号的时钟周期后停止输出该负载信号，同一时刻该第二 输出引脚开始输出该负载信号，其他输出引脚依次类推，故可依据该负载信号需要延迟的 该时钟周期的数量使该Mini-SAS连接器的输入端连接于对应的输出引脚，进而将该负载 信号进行移位。
[0006] 本发明提供的移位电路，利用Mini-SAS连接器的输入端连接于芯片对应的输出 引脚以实现SGPI0信号中的负载信号的移位，保证了SGPI0信号与硬盘的对应关系。
【附图说明】
[0007] 图1是SATA/SAS控制器与与其连接的硬盘的连接示意图。
[0008] 图2是本发明较佳实施方式的移位电路示意图。
[0009] 图3是图2中的移位电路的使用状态模块图。
[0010] 主要元件符号说明
如下【具体实施方式】将结合上述附图进一步说明本发明。
【具体实施方式】
[0011] 请一并参阅图2和图3,本发明较佳实施方式的移位电路10,位于一个SATA/SAS 控制器20的SGPI0初始端21和一个Mini-SAS连接器30的输入端之间，用于对SGPI0信 号中的负载信号SLoad进行移位处理。该移位电路10包括一个芯片U1、一个反相器U2、一 个第一电阻R1、一个第二电阻R2、一个第三电阻R3、一个第四电阻R4、一个第五电阻R5、一 个第六电阻R6、一个第一电容C1、一个第二电容C2及一个第三电容C3。
[0012] 该芯片U1包括一个电源引脚Vcc、一个串行输入引脚SER、一个移位寄存器清除引 脚SRCLR_N、一个移位寄存器时钟引脚SRCLK、一个存储寄存器时钟引脚RCLK、一个输出使 能引脚〇E_N、一个接地引脚GND、一个第一输出引脚QA、一个第二输出引脚QB、一个第三输 出引脚QC、一个第四输出引脚QD、一个第五输出引脚QE、一个第六输出引脚QF、一个第七输 出引脚QG及一个第八输出引脚QH。
[0013] 该SATA/SAS控制器20还包括一个SATA/SAS初始端22。该SATA/SAS初始端22 包括一个第一控制信号端220、一个第二控制信号端221、一个第三控制信号端222、一个第 四控制信号端223、一个第五控制信号端224及一个第六控制信号端225。
[0014] 该第三电阻R3的一端连接于该SGPI0初始端21，另一端连接于该反相器U1的输 入端，该反相器U1的输出端连接于该芯片U1的移位寄存器时钟引脚SRCLK。该电阻R4的 一端连接于该第三电阻R3与该反相器U2间的一个第二节点Q2,另一端连接于该芯片U1 的存储寄存器时钟引脚RCLK。该芯片U1的移位寄存器清除引脚SRCLR_N通过该第一电阻 R1连接至一个电源P3V3,该第二电容C2的一端连接于该第一电阻R1与该移位寄存器清除 引脚SRCLR_N间的一个第五节点Q5,另一端接地。该串行输入引脚SER通过该第五电阻R5 连接于该电源P3V3,该串行输入引脚SER与该第五电阻R5间的一个第一节点Q1连接于该 SGPI0初始端21。该电源引脚Vcc连接于该电源P3V3,该电源引脚Vcc与该电源P3V3间的 一个第四节点Q4通过该第一电容C1接地。该第六输出引脚QF通过该第六电阻R6连接于 该Mini-SAS连接 器30的输入端。该输出使能引脚0E_N通过该第二电阻R2接地。该接地 引脚GND直接接地。
[0015] 该SATA/SAS初始端22的第三控制信号端222、第四控制信号端223、第五控制信 号端224及第六控制信号端225依次连接于该Mini-SAS连接器30的输入端，以实现该 SATA/SAS初始端22与该Mini-SAS连接器30间的通讯。该Mini-SAS连接器30的输出端 分别连接于一个第三硬盘62、一个第四硬盘63、一个第五硬盘64及一个第六硬盘65,以实 现Mini-SAS连接器30与该第三硬盘62、该第四硬盘63、该第五硬盘64及该第六硬盘65 的通讯。该第一控制信号端220连接于一个第一连接器40的输入端，该第一连接器40的 输出端连接于一个第一硬盘60。该第二控制信号端221连接于一个第二连接器50的输入 端，该第二连接器50的输出端连接于一个第二硬盘61。本实施方式中该第一连接器和该第 二连接器均为7引脚SATA连接器。
[0016] 该移位电路10对该负载信号SLoad进行移位时，该SGPI0信号中的时钟信号 SClock从该第三电阻R3的一端输入，该时钟信号SClock通过该第三电阻R3及该第四电 阻R4输入至该存储寄存器时钟引脚RCLK。该时钟信号SClock还通过该第三电阻R3输入 至该反相器U2的输入端，该反相器U2的输出端输出信号至该移位寄存器时钟引脚SRCLK。 该反相器U2用于实现该移位寄存器时钟引脚SRCLK接受到的信号与该存储寄存器时钟引 脚RCLK接受到的信号相反，该移位寄存器时钟引脚SRCLK用于控制移位寄存器（图未示)何 时对信号进行移位，该存储寄存器时钟引脚RCLK用于控制存储寄存器（图未示)何时进行数 据存储。该负载信号SLoad从该第一节点Q1输入至该串行输入引脚SER。
[0017] 该第一输出引脚QA于该串行输入引脚SER的第一脉冲的下降沿时开始进行该负 载信号SLoad输出，该第一输出引脚QA维持输出该负载信号SLoad-个该时钟信号SClock 的时钟周期后停止输出该负载信号SLoad,同一时刻该第二输出引脚QB开始输出该负载信 号SLoad,该第二输出引脚QB维持输出该负载信号SLoad-个该时钟周期后停止输出该负 载信号SLoad,同一时刻该第三输出引脚QC开始输出该负载信号SLoad,其他输出引脚依 次类推，经过五个时钟周期到第六个时钟周期时该第六输出引脚QF开始输出该负载信号 SLoad〇
[0018] 本实施方式中顺序向后错位两个硬盘(该两个硬盘未安装)，每个硬盘对应三个该 时钟周期，硬盘于该负载信号SLoad的下降沿时开始动作，故为了保持SGPI0信号与硬盘的 对应关系，需将该负载信号SLoad延迟6个时钟周期。本实施方式中，将该Mini-SAS连接 器30的输入端通过该第六电阻R6连接该第六输出引脚QF，该第六输出引脚QF将移位处理 后的SGPI0信号的负载信号SLoad输出至Mini-SAS连接器30的输入端，以确保该SGPI0 信号与该第一至该第六硬盘60-65的对应关系。
[0019]本发明提供的移位电路，利用Mini-SAS连接器的输入端连接于芯片对应的输出 引脚以实现SGPI0信号中的负载信号SLoad的移位，保证了SGPI0信号与硬盘的对应关系。
[0020] 可以理解，输出引脚的连接并不限于本实施方式，可依据该负载信号SLoad需要 延迟的该时钟周期的数量使该Mini-SAS连接器30的输入端通过该第六电阻R6连接于对 应的输出引脚，进而将该负载信号SLoad进行移位。本实施方式中的芯片U1的数量为1个， 但这并非对本发明的限制，可以根据需要采用更多或者更少的芯片U1。
[0021] 可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做 出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范 围。
【主权项】
1. 一种移位电路，位于一个SATA/SAS控制器的SGPIO初始端和一个Mini-SAS连接器 的输入端之间，用于对SGPIO信号中的负载信号进行移位处理，其特征在于：该移位电路包 括一个反相器及串行连接的至少一个芯片，每个芯片包括一个串行输入引脚、一个移位寄 存器清除引脚、一个移位寄存器时钟引脚、一个存储寄存器时钟引脚及第一至第八输出引 脚；该反相器的输入端连接于该SGPIO初始端，输出端连接于移位寄存器时钟引脚；该存储 寄存器时钟引脚连接于该SGPIO初始端；该串行输入引脚连接于电源，该串行输入引脚与 该电源间的一个第一节点连接于SGPIO初始端；该移位寄存器清除引脚连接于该电源；该 第一输出引脚于该串行输入引脚的第一脉冲的下降沿时开始输出该负载信号，且维持一个 SGPIO的时钟信号的时钟周期后停止输出该负载信号，同一时刻该第二输出引脚开始输出 该负载信号，其他输出引脚依次类推，故依据该负载信号需要延迟的该时钟周期的数量使 该Mini-SAS连接器的输入端连接于对应的输出引脚，进而将该负载信号进行移位。2. 如权利要求1所述的移位电路，其特征在于：该移位电路还包括第一至第六电阻及 第一至第三电容。3. 如权利要求1所述的移位电路，其特征在于：每个芯片还包括一个输出使能引脚、一 个电源引脚及一个接地引脚。4. 如权利要求2所述的移位电路，其特征在于：该Mini-SAS连接器的输入端通过该第 六电阻与对应的输出引脚相连接。5. 如权利要求2所述的移位电路，其特征在于：该反相器的输入端通过该第三电阻连 接于该SGPIO初始端。6. 如权利要求2所述的移位电路，其特征在于：该存储寄存器时钟引脚通过该第四电 阻连接于该第三电阻与该反相器间的一个第二节点。7. 如权利要求2或3所述的移位电路，其特征在于：该输出使能引脚通过该第二电阻 接地。8. 如权利要求1所述的移位电路，其特征在于：反相器用于实现该移位寄存器时钟引 脚接受到的信号与该存储寄存器时钟引脚接受到的信号相反。
【专利摘要】一种移位电路，位于一个SATA/SAS控制器的SGPIO初始端和一个Mini-SAS连接器的输入端之间，用于对SGPIO信号中的负载信号进行移位处理。该移位电路包括一个反相器及至少一个芯片。本发明的移位电路，利用Mini-SAS连接器的输入端连接于芯片对应的输出引脚以实现SGPIO信号中的负载信号进行移位，保证了SGPIO信号与硬盘的对应关系。
【IPC分类】G06F13/38
【公开号】CN104899168
【申请号】CN201410080234
【发明人】郑盛村, 吕和栋, 黄红莲
【申请人】鸿富锦精密工业（深圳）有限公司, 鸿海精密工业股份有限公司
【公开日】2015年9月9日
【申请日】2014年3月6日
【技术领域】
[0001] 本发明涉及一种移位电路。
【背景技术】
[0002] 在存储器、伺服器、工作站中，平台控制器（platformcontrollerhub)上的 SATA(SerialAdvancedTechnologyAttachment) /SAS(SerialAttachedSmall ComputerSystemInterface)控制器的SGPI0(SerialGeneralPurposeInput/Output) 信号用于SATA/SAS控制器的HBA(HostBusAdapter)与硬盘背板之间的通讯，HBA通过 SGPI0信号来获得背板上的硬盘插座状况和发出硬盘LED状态指示信号。目前在SAS背板 上普遍采用SGPI0信号(通过SFF-8485)来实现硬盘位置的定位、硬盘状态的指示等，再经 可编程逻辑器件对SFF-8485协议进行解析后，通过LED(LightEmittingDiode)或LCD (LiquidCrystalDisplay)显示装置将各个硬盘的状态加以指示。
[0003] 请参阅图 1，SATA/SAS控制器20 的SGPI0初始端21 连接于Mini-SAS(MiniSerial AttachedSmallComputerSystemInterface)连接器 30，SATA/SAS控制器 20 的SATA/ SAS初始端22的第一控制信号端220至第四控制信号端223连接到该Mini-SAS连接器30 的输入端，该Mini-SAS连接器30的输出端分别连接到第一硬盘60至第四硬盘63,第五控 制信号端224及第六控制信号端225分别与一个第一连接器40及一个第二连接器50的输 入端相连接，该第一连接器40及该第二连接器50的输出端分别与第五硬盘64和第六硬盘 65相连接。然而，实际设计中，由于一些特殊的原因，该SATA/SAS控制器20的第三控制信 号端222至第六控制信号端225需连接于该Mini-SAS连接器30的输入端，该Mini-SAS连 接器30的输出端分别与该第三硬盘62至该第六硬盘65相连接，该第一控制信号端220和 该第二控制信号端221分别与该第一连接器40的输入端和该第二连接器50的输入端相连 接，该第一连接器40的输出端和该第二连接器50的输出端分别与该第一硬盘60及该第二 硬盘61连接。此时，SGPI0信号与硬盘间的对应关系发生改变，导致SGPI0所携带的信息 与对应的硬盘无法--对应。
【发明内容】
[0004] 有鉴于此，有必要提供一种能够保证SGPI0信号与硬盘的对应关系的移位电路。
[0005] -种移位电路，位于一个SATA/SAS控制器的SGPI0初始端和一个Mini-SAS连接 器的输入端之间，用于对SGPI0信号中的负载信号进行移位处理。该移位电路包括一个反 相器及串行连接的至少一个芯片，每个芯片包括一个串行输入引脚、一个移位寄存器清除 引脚、一个移位寄存器时钟引脚、一个存储寄存器时钟引脚及第一至第八输出引脚。该反相 器的输入端连接于该SGPI0初始端，输出端连接于该移位寄存器时钟引脚。该串行输入引 脚连接于一个电源，该串行输入引脚与该电源间的一个第一节点连接于该SGPI0初始端。 该移位寄存器清除引脚连接于该电源。该存储寄存器时钟引脚连接于该SGPI0初始端。每 个芯片用于使该第一输出引脚于该串行输入引脚的第一脉冲的下降沿时开始输出该负载 信号，且维持一个SGPIO的时钟信号的时钟周期后停止输出该负载信号，同一时刻该第二 输出引脚开始输出该负载信号，其他输出引脚依次类推，故可依据该负载信号需要延迟的 该时钟周期的数量使该Mini-SAS连接器的输入端连接于对应的输出引脚，进而将该负载 信号进行移位。
[0006] 本发明提供的移位电路，利用Mini-SAS连接器的输入端连接于芯片对应的输出 引脚以实现SGPI0信号中的负载信号的移位，保证了SGPI0信号与硬盘的对应关系。
【附图说明】
[0007] 图1是SATA/SAS控制器与与其连接的硬盘的连接示意图。
[0008] 图2是本发明较佳实施方式的移位电路示意图。
[0009] 图3是图2中的移位电路的使用状态模块图。
[0010] 主要元件符号说明
如下【具体实施方式】将结合上述附图进一步说明本发明。
【具体实施方式】
[0011] 请一并参阅图2和图3,本发明较佳实施方式的移位电路10,位于一个SATA/SAS 控制器20的SGPI0初始端21和一个Mini-SAS连接器30的输入端之间，用于对SGPI0信 号中的负载信号SLoad进行移位处理。该移位电路10包括一个芯片U1、一个反相器U2、一 个第一电阻R1、一个第二电阻R2、一个第三电阻R3、一个第四电阻R4、一个第五电阻R5、一 个第六电阻R6、一个第一电容C1、一个第二电容C2及一个第三电容C3。
[0012] 该芯片U1包括一个电源引脚Vcc、一个串行输入引脚SER、一个移位寄存器清除引 脚SRCLR_N、一个移位寄存器时钟引脚SRCLK、一个存储寄存器时钟引脚RCLK、一个输出使 能引脚〇E_N、一个接地引脚GND、一个第一输出引脚QA、一个第二输出引脚QB、一个第三输 出引脚QC、一个第四输出引脚QD、一个第五输出引脚QE、一个第六输出引脚QF、一个第七输 出引脚QG及一个第八输出引脚QH。
[0013] 该SATA/SAS控制器20还包括一个SATA/SAS初始端22。该SATA/SAS初始端22 包括一个第一控制信号端220、一个第二控制信号端221、一个第三控制信号端222、一个第 四控制信号端223、一个第五控制信号端224及一个第六控制信号端225。
[0014] 该第三电阻R3的一端连接于该SGPI0初始端21，另一端连接于该反相器U1的输 入端，该反相器U1的输出端连接于该芯片U1的移位寄存器时钟引脚SRCLK。该电阻R4的 一端连接于该第三电阻R3与该反相器U2间的一个第二节点Q2,另一端连接于该芯片U1 的存储寄存器时钟引脚RCLK。该芯片U1的移位寄存器清除引脚SRCLR_N通过该第一电阻 R1连接至一个电源P3V3,该第二电容C2的一端连接于该第一电阻R1与该移位寄存器清除 引脚SRCLR_N间的一个第五节点Q5,另一端接地。该串行输入引脚SER通过该第五电阻R5 连接于该电源P3V3,该串行输入引脚SER与该第五电阻R5间的一个第一节点Q1连接于该 SGPI0初始端21。该电源引脚Vcc连接于该电源P3V3,该电源引脚Vcc与该电源P3V3间的 一个第四节点Q4通过该第一电容C1接地。该第六输出引脚QF通过该第六电阻R6连接于 该Mini-SAS连接 器30的输入端。该输出使能引脚0E_N通过该第二电阻R2接地。该接地 引脚GND直接接地。
[0015] 该SATA/SAS初始端22的第三控制信号端222、第四控制信号端223、第五控制信 号端224及第六控制信号端225依次连接于该Mini-SAS连接器30的输入端，以实现该 SATA/SAS初始端22与该Mini-SAS连接器30间的通讯。该Mini-SAS连接器30的输出端 分别连接于一个第三硬盘62、一个第四硬盘63、一个第五硬盘64及一个第六硬盘65,以实 现Mini-SAS连接器30与该第三硬盘62、该第四硬盘63、该第五硬盘64及该第六硬盘65 的通讯。该第一控制信号端220连接于一个第一连接器40的输入端，该第一连接器40的 输出端连接于一个第一硬盘60。该第二控制信号端221连接于一个第二连接器50的输入 端，该第二连接器50的输出端连接于一个第二硬盘61。本实施方式中该第一连接器和该第 二连接器均为7引脚SATA连接器。
[0016] 该移位电路10对该负载信号SLoad进行移位时，该SGPI0信号中的时钟信号 SClock从该第三电阻R3的一端输入，该时钟信号SClock通过该第三电阻R3及该第四电 阻R4输入至该存储寄存器时钟引脚RCLK。该时钟信号SClock还通过该第三电阻R3输入 至该反相器U2的输入端，该反相器U2的输出端输出信号至该移位寄存器时钟引脚SRCLK。 该反相器U2用于实现该移位寄存器时钟引脚SRCLK接受到的信号与该存储寄存器时钟引 脚RCLK接受到的信号相反，该移位寄存器时钟引脚SRCLK用于控制移位寄存器（图未示)何 时对信号进行移位，该存储寄存器时钟引脚RCLK用于控制存储寄存器（图未示)何时进行数 据存储。该负载信号SLoad从该第一节点Q1输入至该串行输入引脚SER。
[0017] 该第一输出引脚QA于该串行输入引脚SER的第一脉冲的下降沿时开始进行该负 载信号SLoad输出，该第一输出引脚QA维持输出该负载信号SLoad-个该时钟信号SClock 的时钟周期后停止输出该负载信号SLoad,同一时刻该第二输出引脚QB开始输出该负载信 号SLoad,该第二输出引脚QB维持输出该负载信号SLoad-个该时钟周期后停止输出该负 载信号SLoad,同一时刻该第三输出引脚QC开始输出该负载信号SLoad,其他输出引脚依 次类推，经过五个时钟周期到第六个时钟周期时该第六输出引脚QF开始输出该负载信号 SLoad〇
[0018] 本实施方式中顺序向后错位两个硬盘(该两个硬盘未安装)，每个硬盘对应三个该 时钟周期，硬盘于该负载信号SLoad的下降沿时开始动作，故为了保持SGPI0信号与硬盘的 对应关系，需将该负载信号SLoad延迟6个时钟周期。本实施方式中，将该Mini-SAS连接 器30的输入端通过该第六电阻R6连接该第六输出引脚QF，该第六输出引脚QF将移位处理 后的SGPI0信号的负载信号SLoad输出至Mini-SAS连接器30的输入端，以确保该SGPI0 信号与该第一至该第六硬盘60-65的对应关系。
[0019]本发明提供的移位电路，利用Mini-SAS连接器的输入端连接于芯片对应的输出 引脚以实现SGPI0信号中的负载信号SLoad的移位，保证了SGPI0信号与硬盘的对应关系。
[0020] 可以理解，输出引脚的连接并不限于本实施方式，可依据该负载信号SLoad需要 延迟的该时钟周期的数量使该Mini-SAS连接器30的输入端通过该第六电阻R6连接于对 应的输出引脚，进而将该负载信号SLoad进行移位。本实施方式中的芯片U1的数量为1个， 但这并非对本发明的限制，可以根据需要采用更多或者更少的芯片U1。
[0021] 可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做 出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范 围。
【主权项】
1. 一种移位电路，位于一个SATA/SAS控制器的SGPIO初始端和一个Mini-SAS连接器 的输入端之间，用于对SGPIO信号中的负载信号进行移位处理，其特征在于：该移位电路包 括一个反相器及串行连接的至少一个芯片，每个芯片包括一个串行输入引脚、一个移位寄 存器清除引脚、一个移位寄存器时钟引脚、一个存储寄存器时钟引脚及第一至第八输出引 脚；该反相器的输入端连接于该SGPIO初始端，输出端连接于移位寄存器时钟引脚；该存储 寄存器时钟引脚连接于该SGPIO初始端；该串行输入引脚连接于电源，该串行输入引脚与 该电源间的一个第一节点连接于SGPIO初始端；该移位寄存器清除引脚连接于该电源；该 第一输出引脚于该串行输入引脚的第一脉冲的下降沿时开始输出该负载信号，且维持一个 SGPIO的时钟信号的时钟周期后停止输出该负载信号，同一时刻该第二输出引脚开始输出 该负载信号，其他输出引脚依次类推，故依据该负载信号需要延迟的该时钟周期的数量使 该Mini-SAS连接器的输入端连接于对应的输出引脚，进而将该负载信号进行移位。2. 如权利要求1所述的移位电路，其特征在于：该移位电路还包括第一至第六电阻及 第一至第三电容。3. 如权利要求1所述的移位电路，其特征在于：每个芯片还包括一个输出使能引脚、一 个电源引脚及一个接地引脚。4. 如权利要求2所述的移位电路，其特征在于：该Mini-SAS连接器的输入端通过该第 六电阻与对应的输出引脚相连接。5. 如权利要求2所述的移位电路，其特征在于：该反相器的输入端通过该第三电阻连 接于该SGPIO初始端。6. 如权利要求2所述的移位电路，其特征在于：该存储寄存器时钟引脚通过该第四电 阻连接于该第三电阻与该反相器间的一个第二节点。7. 如权利要求2或3所述的移位电路，其特征在于：该输出使能引脚通过该第二电阻 接地。8. 如权利要求1所述的移位电路，其特征在于：反相器用于实现该移位寄存器时钟引 脚接受到的信号与该存储寄存器时钟引脚接受到的信号相反。
【专利摘要】一种移位电路，位于一个SATA/SAS控制器的SGPIO初始端和一个Mini-SAS连接器的输入端之间，用于对SGPIO信号中的负载信号进行移位处理。该移位电路包括一个反相器及至少一个芯片。本发明的移位电路，利用Mini-SAS连接器的输入端连接于芯片对应的输出引脚以实现SGPIO信号中的负载信号进行移位，保证了SGPIO信号与硬盘的对应关系。
【IPC分类】G06F13/38
【公开号】CN104899168
【申请号】CN201410080234
【发明人】郑盛村, 吕和栋, 黄红莲
【申请人】鸿富锦精密工业（深圳）有限公司, 鸿海精密工业股份有限公司
【公开日】2015年9月9日
【申请日】2014年3月6日
最新回复(0)