SiCMOSFET仿真模型的建模方法
SiC MOSFET仿真模型的建模方法
【技术领域】
[0001] 本发明涉及碳化硅SiCMOSFET技术领域，特别涉及一种SiCMOSFET仿真模型的 建模方法。
【背景技术】
[0002] 目前，建立SiCMOSFET的静态仿真模型有两种方法。一种是采用Pspice仿真软 件自带的MOSFET模型来描述SiCMOSFET的静态特性，共有M0S1-M0S3三种模型。其中， M0S1模型为一阶模型，描述的是电流-电压的平方率特性，适用于精度要求不高的长沟道 MOSFET;M0S2模型在计算过程中考虑了短沟、窄沟对阀值电压的影响以及迀移率随表面电 场的变化等因素；M0S3模型是一个半经验模型，适用于短沟道MOSFET。由于这三种模型都 是针对传统的硅SiMOSFET的实用模型，不能直接用来描述SiCMOSFET的静态特性。根据 Datasheet提供的SiCMOSFET的输出特性曲线，如图1所示，SiCMOSFET的输出特性曲线 由线性区向饱和区逐步过渡，曲线有着明显的弧度，而SiMOSFET的输出特性曲线如图2所 示在线性区时接近为一条直线，进入饱和区后漏极电流ID基本保持不变，曲线由线性区进 入饱和区时有着明显的拐点。因此，Pspice仿真软件中的M0S1-M0S3模型所表现的输出特 性曲线与SiCMOSFET的输出特性曲线不能完全吻合。
[0003] 另一种方法是直接采用压控电流源模型来描述SiCMOSFET的静态特性，但是，基 于现有的参数提取方法提取漏极电流ID表达式中的未知参数所得到的仿真结果只在漏源 电压^较小时，如小于6V时与实际测量结果吻合，当漏源电压VDS扩展到20V，即输出特性 曲线由线性区进入饱和区时，仿真结果与实际测量结果具有一定的误差。
[0004] 建立SiCMOSFET的动态仿真模型主要关注其开通和关断过程。其中，随着漏源 电压VDS变化，非线性栅漏电容CeD对SiCMOSFET的动态特性具有重要影响，因此，栅漏电 容开关模型是SiCMOSFET动态建模是否准确的关键。但是，现有技术中，由于栅漏电容 C(；D开关模型中的电路元件较多，用户很难量化各个元件参数值对栅漏电容C^容值的影响， 只能明确其影响趋势，因此，需要进行反复尝试仿真，增加了建模成本。同时，对不同型号的 SiCMOSFET建模都需要反复尝试，建模过程和所得的模型参数均具有一定的随机性与不确 定性。
【发明内容】
[0005] 本发明的目的旨在至少解决上述的技术缺陷之一。
[0006] 为此，本发明的目的在于提出一种SiCMOSFET仿真模型的建模方法，根据 Datasheet提供的转移特性曲线和输出特性曲线以及C_VDS曲线，通过数学拟合软件获取仿 真模型中的未知参数，从而得到SiCMOSFET的仿真模型，其仿真模型更加符合实际情况。
[0007] 为达到上述目的，本发明实施例提出的一种SiCMOSFET仿真模型的建模方法，包 括以下步骤：S1，采用等效电路建模的方法对所述SiCMOSFET进行建模以获得第一模型； S2,根据所述SiCMOSFET的Datasheet提供的转移特性曲线和输出特性曲线以及所述第 一模型对所述SicMOSFET的静态特性进行建模以获得所述SiCMOSFET的静态仿真模型； 以及S3,根据所述Datasheet提供的(^^曲线以及所述第一模型对所述SiCM0SFET的动 态特性进行建模以获得所述SiCMOSFET的动态仿真模型，其中，所述C-VDS曲线为所述SiC MOSFET的电容与漏源电压之间的关系曲线。
[0008] 根据本发明实施例的SiCMOSFET仿真模型的建模方法，首先采用等效电路建模的 方法对SiCMOSFET进行建模以获得第一模型，然后根据SiCMOSFET的Datasheet提供的 转移特性曲线和输出特性曲线以及第一模型对SiCMOSFET的静态特性进行建模以获得SiC MOSFET的静态仿真模型，并根据Datasheet提供的C-VDS曲线以及第一模型对SiCMOSFET 的动态特性进行建模以获得SiCMOSFET的动态仿真模型。因此，本发明基于Datasheet提 供的转移特性曲线和输出特性曲线提出了一种通用的建立SiCMOSFET的静态仿真模型的 方法，通过建立的压控电流源模型MN描述SiCMOSFET的静态特性，实现了SiCMOSFET仿 真模型的静态特性曲线在漏源电压VDS扩展到20V时与Datasheet提供的转移特性曲线和 输出特性曲线高度吻合，同时避免了由于采样点个数太少导致的静态仿真模型不准确的问 题，以及避免了对SiCMOSFET物理层面的深入探索，既保证了静态仿真模型的精确性，又使 得仿真模型的建模方法更具有通用性。同时，本发明基于Datasheet提供的电容与漏源电 压之间的关系曲线图提出了一种通用的建立SiCMOSFET的动态仿真模型的方法，通过建立 的栅漏电容(^子电路模型即第二模型来体现SiCMOSFET的动态特性，避免了传统的栅漏 电容0^开关模型中参数较多而导致的动态仿真模型具有随机性和不确定性，从而该建模 方法提高了动态仿真模型的准确性和通用性。
[0009] 根据本发明的一个实施例，在步骤S2中，通过第一模型中的压控电流源模型化描 述所述SiCMOSFET的静态特性。
[0010] 根据本发明的一个实施例，所述压控电流源模型mn以下述公式进行表达：
[0012] 其中，ID为漏极电流，Ves为栅源电压，Vth为开启电压，IDsat为漏极饱和电流，VDS为 漏源电压，vDsat为漏极饱和电压，X为沟道长度调制系数。
[0013] 根据本发明的一个实施例，通过以下公式获取所述漏极饱和电压vDsat和所述漏极 饱和电流IDsat:
[0015] 其中，B和n为饱和区曲线的特性参数，K和p为线性区曲线的特性参数
[0016] 根据本发明的一个实施例，每隔第一电压阈值从所述Datasheet提供的转移特性 曲线中获取第一预设个数的采样点以及从所述Datasheet提供的输出特性曲线中获取第 二预设个数的采样点，并根据所述第一预设个数的采样点和所述第二预设个数的采样点， 通过数学拟合软件进行迭代运算，以获取所述压控电流源模型化中的未知参数。
[0017] 根据本发明的一个实施例，在步骤S3中，通过获取所述第一模型中的栅源电容 的容值、所述第一模型中的漏源电容cDS的容值以及所述第一模型中的栅漏电容CeD的容值 以获得所述SicMOSFET的动态仿真模型。
[0018] 根据本发明的一个实施例，所述栅源电容(^的容值和所述漏源电容CDS的容值均 为常数。
[0019] 根据本发明的一个实施例，通过对所述第一模型中的所述栅漏电容(^进行建模 以获得第二模型，并根据所述第二模型获取所述栅漏电容(^的容值。
[0020] 根据本发明的一个实施例，所述第二模型以下述公式进行表达：
[0022] 其中，HVJ为开关函数，Cg为变值电容，Cm为栅漏电容，C?为恒值电容，
，b= <i>D，c= 1-m，QD为二极管存储的电荷，m为电容梯度因子，巾力二极管 自建电势。
[0023] 根据本发明的一个实施例，每隔第一电压阈值从所述Datasheet提供的 线中获取第三预设个数的采样点，并通过数学拟合软件进行拟合运算以获取所述第二模型 中的未知参数。
[0024] 本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变 得明显，或通过本发明的实践了解到。
【附图说明】
[0025] 本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变 得明显和容易理解，其中：
[0026] 图1为Datasheet所提供的SiCMOSFET的输出特性曲线图；
[0027] 图2为Datasheet所提供的SiMOSFET的输出特性曲线图；
[0028] 图3为根据本发明实施例的SiCMOSFET仿真模型的建模方法的流程图；
[0029] 图4为根据本发明一个实施例的SiCMOSFET的截面图；
[0030] 图5为根据本发明一个实施例的SiCMOSFET的等效电路图；
[0031] 图6为Datasheet所提供的SiCMOSFET的转移特性曲线图；
[0032] 图7为根据本发明一个实施例的SiCMOSFET的转移特性仿真波形图；
[0033] 图8为根据本发明一个实施例的SiCMOSFET的输出特性仿真波形图；
[0034] 图9为栅漏电容Q开关模型；
[0035] 图10为根据本发明一个实施例的栅漏电容Q子电路模型；
[0036] 图11为Datasheet所提供的SiCMOSFET的电容-漏源电压曲线图；
[0037] 图12为根据本发明一个实施例的栅漏电容Q子电路模型的仿真程序；
[0038] 图13为根据本发明一个实施例的栅漏电容Q子电路模型的测试电路图；
[0039] 图14为根据本发明一个实施例的栅漏电容Q子电路模型的仿真波形图；
[0040] 图15为根据本发明一个实施例的BOOST变换器的电路拓扑图；
[0041] 图16a为根据本发明一个实施例的SiCM0SFET开通时的仿真波形图；
[0042] 图16b为根据本发明一个实施例的SiCM0SFET关断时的仿真波形图；
[0043] 图17a为根据本发明一个实施例的SiCM0SFET开通时的实验波形图；以及
[0044] 图17b为根据本发明一个实施例的SiCM0SFET关断时的实验波形图。
【具体实施方式】
[0045] 下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终 相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附 图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
[0046] 下 文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简 化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且 目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重 复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此 外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到 其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之 "上"的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形 成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
[0047] 在本发明的描述中，需要说明的是，除非另有规定和限定，术语"安装"、"相连"、 "连接"应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可 以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据 具体情况理解上述术语的具体含义。
[0048] 下面参照附图来描述本发明实施例提出的SiCM0SFET仿真模型的建模方法。
[0049] 图3为根据本发明实施例的SiCM0SFET仿真模型的建模方法的流程图。如图3 所示，该SiCM0SFET仿真模型的建模方法包括以下步骤：
[0050] S1，采用等效电路建模的方法对SiCM0SFET进行建模以获得第一模型。
[0051] 其中，SiCM0SFET的基本结构如图4所示，采用等效电路建模的方法对SiC M0SFET进行建模以获得如图5所示的第一模型。在图5中，MN为栅源（Gate-Source)电压 Ves和漏源（Drain-Source)电压VDS控制的压控电流源模型，用于描述SiCM0SFET的静态特 性即SiCM0SFET的转移特性和输出特性，DNSSiCM0SFET的体二极管，等效于SiCM0SFET 中的P区与n-外延层的pn结效应，（^为SiCM0SFET的栅漏（Gate-Drain)电容，CDS为 SiCM0SFET的漏源电容、（^为SiCM0SFET的栅源电容，RD为SiCM0SFET的漏极（Drain) 电阻，Re为SiCM0SFET的栅极（Gate)电阻，RsSSiCM0SFET源极（Source)电阻。
[0052] S2,根据SiCM0SFET的Datasheet提供的转移特性曲线和输出特性曲线以及第一 模型对SiCM0SFET的静态特性进行建模以获得SiCM0SFET的静态仿真模型。
[0053] 根据本发明的一个实施例，在该步骤中，通过第一模型中的压控电流源模型化描 述SiCM0SFET的静态特性。
[0054] 其中，压控电流源模型MN以下述公式（1)进行表示：
[0056] 式中，ID为漏极电流，Ves为栅源电压，Vth为开启电压，IDsat为漏极饱和电流，VDS为 漏源电压，VDsat为漏极饱和电压，X为沟道长度调制系数。
[0057] 并且，漏极饱和电压VDsat和漏极饱和电流IDsat通过下述公式（2)获取：
[0059] 式中，B和n为饱和区曲线的特性参数，K和p为线性区曲线的特性参数。
[0060] 根据本发明的一个实施例，每隔第一电压阈值从Datasheet提供的转移特性曲线 中获取第一预设个数的采样点以及从Datasheet提供的输出特性曲线中获取第二预设个 数的采样点，并根据第一预设个数的采样点和第二预设个数的采样点，通过数学拟合软件 进行迭代运算，以获取压控电流源模型化中的未知参数。
[0061] 其中，第一电压阈值可以为2V，第一预设个数和第二预设个数根据第一电压阈值 和Datasheet提供的转移特性曲线和输出特性曲线确定。
[0062] 具体地，本发明采用如图5所示的第一模型中的压控电流源模型仏建立SiC MOSFET的静态仿真模型以对SiCMOSFET的静态特性进行描述，其中最关键的是对压控电 流源模型化中未知参数B、n、K、p、开启电压Vth以及A的提取。
[0063] 在现有参数提取方法中，由于采样点的个数过少，导致所提取的未知参数的精度 对Datasheet提供的SiCMOSFET静态特性曲线中采样点的位置具有敏感性，从而可能需要 多次的采样点选取和方程式计算，然后从中选取最吻合的一组参数。另外，仿真得到的输出 特性曲线只在漏源电压VDS较小时，如小于6V时与实际测量的曲线吻合，当漏源电压VDS大 于6V，输出特性曲线逐步由线性区进入饱和区时，仿真得到的输出特性曲线与实际测量曲 线具有较大的误差。因此，本发明为弥补原有参数提取方法的不足，基于Datasheet所提供 的转移特性曲线和输出特性曲线所提供的数据点，增加采样点的个数，并借助于数学拟合 软件自动对压控电流源模型化中的未知参数进行提取，避免了采样点选取的随机性和个别 采样点对参数值的影响，保证了所提取参数的精确性。
[0064] 其中，压控电流源模型MN如上述公式（1)所示，当Ves<Vth时，SiCMOSFET工作 在截止区；当VDS<VDsat时，SiCMOSFET工作在线性区；当VDS彡VDsat时，SiCMOSFET工作 在饱和区。并且，上述公式（1)中的漏极饱和电压VDsat和漏极饱和电流IDsat通过上述公式 (2)进行获取。
[0065] 由于上述的压控电流源模型化中含有未知参数B、n、K、p、开启电压Vth以及X，因 此，为了获取压控电流源模型MN中的未知参数，首先从Datasheet所提供的如图6所示的 SiCMOSFET的转移特性曲线中获取采样点，其中，以横坐标表示的栅源电压Va为标准，从 坐标原点〇开始，每隔第一电压阈值例如2V取一个采样点，则到14V时一共可以获取8个 采样点。并且，从Datasheet所提供的如图1所示的SiCMOSFET的输出特性曲线中获取采 样点，其中，以横坐标表示的漏源电压VDS为标准，从坐标原点0开始，每隔第一电压阈值例 如2V取一个采样点，则到20V时一共可以获取11个采样点。然后根据获取的第一预设个 数如8个采样点和第二预设个数如11个采样点以及上述公式（1)、公式（2)，通过数学拟合 软件如lstopt(FirstOptimization)反复的进行迭代运算、曲线拟合，以获取压控电流源 模型MN中的未知参数B、n、K、p、开启电压Vth以及A的值。
[0066] 以型号为CMF20120D的SiCMOSFET为例，获取的未知参数B、n、K、p、开启电压Vth 以及A的值如表1所示：
[0067] 表 1
[0069] 将获取的如表1所示的未知参数B、n、K、p、开启电压Vth以及A的值代入上述公 式（1)和公式（2)中以建立压控电流源模型MN。由于在SiCMOSFET处于静态时，图5所示 的第二模型中的电容相当于断路，因此，压控电流源模型MN即为SiCMOSFET的静态仿真模 型。
[0070] 最后通过仿真得到如图7、图8所示的SiCMOSFET的转移特性曲线和输出特性曲 线。从图7、图8中可以看出，根据本发明提出的参数提取方法建立SiCMOSFET的Pspice 仿真模型的转移特性曲线和输出特性曲线与Datasheet提供的转移特性曲线和输出特性 曲线高度吻合，弥补了当漏源电压VDS扩展到20V时，仿真得到的输出特性曲线与实际测量 曲线具有一定误差的缺陷。
[0071] 因此，本发明基于Datasheet提供的转移特性曲线和输出特性曲线提出了一种 通用的建立SiCMOSFET的静态仿真模型的方法，通过建立的压控电流源模型MN描述SiC MOSFET的静态特性，实现了SiCMOSFET仿真模型的静态特性曲线在漏源电压VDS扩展到20V 时与Datasheet提供的转移特性曲线和输出特性曲线高度吻合，同时避免了对SiCMOSFET 物理层面的深入探索，既保证了静态仿真模型的精确性，又使得仿真模型的建模方法更具 有通用性。
[0072] S3,根据Datasheet提供的C_VDS曲线以及第一模型对SiCMOSFET的动态特性进 行建模以获得SiCMOSFET的动态仿真模型，其中，C-VDS曲线为SiCMOSFET的电容与漏源 电压之间的关系曲线。
[0073] 根据本发明的一个实施例，在该步骤中，通过获取第一模型中的栅源电容(^的 容值、第一模型中的漏源电容CDS的容值以及第一模型中的栅漏电容Cm的容值以获得SiC MOSFET的动态仿真模型。
[0074] 其中，根据本发明的一个实施例，栅源电容的容值和漏源电容CDS的容值均为常 数。
[0075] 并且，通过对第一模型中的栅漏电容CeD进行建模以获得第二模型，并根据第二模 型获取栅漏电容(^的容值。
[0076] 具体地，SiCMOSFET的动态特性主要指其开关特性，而SiCMOSFET的结电容在开 通和关断过程中具有重要意义。SiCMOSFET的结电容包括栅源电容Qs、栅漏电容Cm和漏 源电容CDS，而Datasheet中提供了输入电容Ciss、输出电容(：_和反向传输电容Cres与漏源 电压VDS的关系曲线图，并且，栅源电容、栅漏电容Q和漏源电容CDS与输入电容Ciss、输 出电容(：_和反向传输电容(：_之间的关系以下述公式（3)进行表示：
[0078] 由上述公式（3)可得到相应漏源电压VDS下的栅源电容Cm、栅漏电容Q和漏源电 容CDS的容值。
[0079] 其中，栅源电容Q为SiCM0SFET的金属氧化层电容，其容值不随栅源电压的 变化而变化，因此，栅源电容Q的容值为常数；漏源电容CDS为SiCM0SFET的耗尽层电容， 由于耗尽层的宽度随着其两端电压的变化而变化，因此，漏源电容CDS的容值是关于漏源电 压VDS的函数，但是由于体二极管DN的结电容与漏源电容CDS均为SiCM0SFET的p区与n-外 延层的pn结处的耗尽层电容，因此，在设置体二极管口^莫型的结电容时，同时考虑漏源电 容CDS的容值随漏源电压VDS的变化，而不重复设置漏 源电容CDS为变值电容，从而可将漏源 电容CDS的容值设为常数；栅漏电容Cm为氧化层电容CMd与耗尽层电容Cg(U的串联，由于栅 漏电容(^包含耗尽层电容Cg(U部分，因此，栅漏电容C%具有很强的非线性，单纯将栅漏电 容CeD设置为恒定值不能精确反应SiCM0SFET的动态特性，因此，对SiCM0SFET的栅漏电 容进行建模以获得第二模型是SiCM0SFET的动态特性建模的关键。
[0080] 根据本发明的一个实施例，第二模型以下述公式（4)进行表示：
[0082] 其中，k(VCD)为开关函数，Cg为变值电容，CCDM为恒值电容，
，b= (i>D， c=l_m，QD为二极管存储的电荷，m为电容梯度因子，巾D为二极管自建电势。
[0083] 具体地，目前较为常用的SiCM0SFET的栅漏电容Q模型为基于西门子"开关模 型"改进的栅漏电容Q开关模型，如图9所示。由于改进的栅漏电容Cm开关模型中的电 路元件较多，用户很难量化各个元件参数值对栅漏电容容值的影响，只能明确其影响趋 势。因此，需要进行反复尝试仿真，增加了建模成本。同时，对不同型号的SiCM0SFET进行 建模时都需要反复尝试，建模过程和得到的模型参数均具有一定的随机性和不确定性。因 此，为弥补以上不足，提高仿真的实时性，本发明对栅漏电容开关模型进行简化，得到了 一个更为普适化的建模流程和更为简化的栅漏电容子电路模型即第二模型来描述SiC M0SFET的栅漏电容Q，如图10所示。
[0084] 其中，Cg为变值电容，替代图9中串联的第一二极管Di和第二二极管D2，用于描 述SiCMOSFET在0V时的栅漏电容C^的非线性特性；C_为恒值电容，替代图9中的C??，用于描述SiCMOSFET在0V时的栅漏电容C⑶的恒值特性；k(VJ为开关函数， 替代图9中的SP (P沟道MOSFET)，使得变值电容Cg只在V 0V时起作用；x为修正项，替 代图9中的SN (N沟道MOSFET)，使得恒值电容CeDM只在VeD> 0V时起作用。
[0085] 所以，当VeD彡0V时，SiCMOSFET的栅漏电容CeD子电路模型即为图10中的变值 电容Cg，由于图9所示的栅漏电容CeD开关模型由第一二极管Di和第二二极管D2的结电容 Cj。描述，因此，变值电容Cg可以由结电容的表达式进行表示，从而变值电容C8可以通过 二极管的储存电荷QD的表达式推导出，如下述公式（5)所示：
[0087] 式中，t为二极管中载流子的渡越时间，Is为二极管反向饱和电流，q为电子电荷， VD为二极管压降，n为二极管发射系数，k为玻尔兹曼常量，T为环境温度，m为电容梯度因 子。
[0088] 当VeD> 0V时，如图9所示，此时P沟道MOSFET关断，第一二极管D1和第二二极 管D2 -直承受反向电压。当第一二极管D1和第二二极管D2承受反向电压时，流入第一二 极管D1和第二二极管D2的电流非常小，可以忽略不计。因此，二极管的储存电荷QD在二 极管承受反向电压时，可以简化为：
[0090] 由上述公式（6)可得二极管的结电容Cj。，以下述公式（7)进行表示：
[0092] 然后，令
_b= <i>D，c= 1-m，则上述公式（7)可化简为：
[0094] 最后，令Cg=C>，则变值电容Cg以下述公式（9)进行表示：
[0096] 由于恒值电容与变值电容Cg并联，因此等式CCg+C^M-直成立。为了消 除恒值电容Qdm在V 0V时对变值电容Cg的影响，应在上述公式（9)的基础上减去恒值 电容C?的容值，即对上述公式（9)加入修正项X。
[0097] 并令x=a，则变值电容Cg以下述公式（10)进行表示：
[0099] 为了使上述公式（10)在0V时有意义，变值电容(：8的表达式分母不 能为零。同时，为了保证栅漏电容Q在0V和Vm〉0V时不发生突变，应满足
分别满足下述公式（11)和公式（12):
[0102] 由上述公式（11)、公式（12)以及
因此，忽略 分母中的第二项，则变值电容cg以下述公式（13)进行表示：
[0104] 由于变值电容Cg只在Vm彡0V时起作用，因此，需要将上述公式（13)中的栅漏电 压Vm替换为具有开关作用的函数k(VJ，使得变值电容匕在V 0V时值为零，如下述公 式（14)所示：
[0106] 到此为止，完成了本发明所提出的栅漏电容(^子电路模型即第二模型的建模，如 上述公式（14)所示。并且，该栅漏电容Q子电路模型的工作原理如下：
[0107] 由上述公式（14)可知，当VeD彡0V时，k(VeD) =VeD，则
'并且， CeDM=a，因此，此时栅漏电容C^满足下述公式（15)，栅漏电容C^随着栅漏电压V^绝对值 的增加而减小。
[0108]
[0109] 当VeD> 0V时，k(VeD) = 0,则Cg= 0,并且，CeDM=a，因此，此时栅漏电容CeD满足 下述公式（16)，栅漏电容随着栅漏电压V%绝对值的增加而保持不变。
[0110] CGD=Cg+CGDM=a (16)
[0111] 由于上述的栅漏电容CeD子电路模型中含有未知参数a、b和c，因此需要获取未知 参数a、b和c的值。
[0112] 根据本发明的一个实施例，每隔第一电压阈值从Datasheet提供的C-VD，线中获 取第三预设个数的采样点，并通过数学拟合软件进行拟合运算以获取第二模型中的未知参 数。
[0113] 具体地，图11为Datasheet提供的Ves=0V，f= 1MHz时输入电容Ciss、输出电容 (：_和反向传输电容cres与漏源电压vDS的关系曲线图。由于ves=ov，veD=ves-vDS，则反 向传输电容(；ss随漏源电压VDS的变化即为Vm彡0V时栅漏电容cm的变化。因此，只需要 依据Datasheet提供的C,ss-VDS曲线的数据点和上述公式（15)对未知参数a、b和c进行提 取。具体而言，如图11所示，以横坐标漏源电压VDS为标准，从坐标原点0开始，每隔第一电 压阈值例如2V从Datasheet提供的Cres_VDS曲线中取一个采样点，到200V时一共可以获取 101个采样点，然后根据获取的第三预设个数如101个采样点和上述公式（14)，通过数学拟 合软件如lstopt进行曲线拟合，以获取第二模型中的未知参数a、b和c的值。
[0114] 仍然以型号为CMF20120D的SiCM0SFET为例，获取的未知参数a、b和c的值如表 2所示：
[0115] 表 2
[0117] 然后将获取的如表2所示的未知参数a、b和c的值代入上述公式（14)以获得栅 漏电容的容值，进而获得SiCM0SFET的动态仿真模型。
[0118] 最后对SiCM0SFET的动态仿真模型进行仿真。由于恒值电容C?的容值为定 值，因此，在Pspice仿真程序中可以直接用一个电容表示，而变值电容Cg为非线性电容，在 Pspice仿真程序中不能直接建立非线性电容模型，因此，本发明通过建立压控电流源模型 Gg来对变值电容Cg进行建模。
[0119] 由于流过变值电容Cg的电流ig满足下述公式（17):
[0121] 并且，在上述公式（17)中只有栅漏电压VeD-个变量，因此变值电容(：8可以通过 建立栅漏电压\D控制的压控电流源模型Gg来替代。其中，压控电流源模型G8的电流为ig， 并且，随时间变化的变量吏用Pspice仿真程序中的函数ddUVj进行表示。因此，栅 漏电容Q子电路模型的具体仿真程序如图12所示。
[0122] 为了验证本发明提出的栅漏电容(^子电路模型的工作原理与其开关模型是否一 致，建立如图13所示的测试电路。其中，CeD模块是根据图12中的仿真程序生成的栅漏电 容Q子电路模型。令电压源V%为斜坡输入，其斜率为1，即
，并且，设定电压源VeD 在前40s由40V递减到0V，在后200s由0V递减到-200V，因此，当时间t从Os增加到240s 时，电压源VeD从40V递减到-200V。由
时，ieD=CeD即流过 CeD模块的电流ieD即为栅漏电容Cm的容值，从而仿真得到的iart曲线图即为曲线 图如图14所示。
[0123] 由图14可知，当VeD< 0V时，栅漏电容CeD随着栅漏电压VeD绝对值的增大逐渐减 小；当Vm〉0V时，栅漏电容Cm切换到恒值电容C_保持不变。因此，本发明提出的栅漏电 容(^子电路模型与栅漏电容ceD开关模型的工作原理一致。
[0124] 下面通过仿真实验对建立的SiCM0SFET的动态仿真模型的准确性进行验证，以 BOOST变换器为例对SiCM0SFET的动态特性进行测试，其中，BOOST变换器的电路拓扑结构 如图15所示。
[0125] 考虑到仿真实验中寄生参数的影响，需要在仿真中加入寄生参数，其中，1^~"为 考虑线路的寄生电感，&为h的寄生电阻，Rc为电容C的寄生电阻，然后对BOOST变换器的 电路拓扑结构中的参数进行设置，如表3所示：
[0126] 表 3
[0128] 以型号为CMF20120D的SiCM0SFET为例，在室温条件下，对其动态特性进行测试， 得到如图16a所示的SiCM0SFET开通时的仿真波形以及图16b所示的SiCM0SFET关断时 的仿真波形，而通过实验测试的SiCM0SFET开通时的波形如图17a所示以及关断时的波形 如图17b所示。
[0129] 表4列出了SiCM0SFET的仿真与实验结果中的上升时间和下降时间的对比结果， 误差在10%以内。由仿真与实验结果可以看出，本发明所建立的仿真模型可以较准确的描 述SiCM0SFET开通和关断的过程。
[0130] 表 4
[0131]
[0132] 因此，本发明提出的栅漏电容(^子电路模型即第二模型体现了SiCMOSFET的动 态特性。根据Datash eet提供的电容与漏源电压之间的关系曲线图，可以建立适用于不同 型号的Q模块，精确的描述了SiCM0SFET在开关过程中栅漏电容C^随栅漏电压V^的变 化，因此，该栅漏电容Q子电路模型的建模方法具有通用性。并且，通过搭建BOOST变换 器测试电路，对SiCM0SFET在开通和关断时刻的动态特性进行实验测试，并根据仿真和实 验结果的对比，验证了本发明所提出的栅漏电容CeD子电路模型的正确性，从而保证了SiC M0SFET的动态仿真模型的精确性。
[0133] 综上所述，根据本发明实施例的SiCM0SFET仿真模型的建模方法，首先采用等 效电路建模的方法对SiCM0SFET进行建模以获得第一模型，然后根据SiCM0SFET的 Datasheet提供的转移特性曲线和输出特性曲线以及第一模型对SiCM0SFET的静态特性 进行建模以获得SiCM0SFET的静态仿真模型，并根据Datasheet提供的C_VDS曲线以及第一 模型对SiCM0SFET的动态特性进行建模以获得SiCM0SFET的动态仿真模型。因此，本发明 基于Datasheet提供的转移特性曲线和输出特性曲线提出了一种通用的建立SiCM0SFET 的静态仿真模型的方法，通过建立的压控电流源模型化描述SiCM0SFET的静态特性，实现 了SiCM0SFET仿真模型的静态特性曲线在漏源电压VDS扩展到20V时与Datasheet提供的 转移特性曲线和输出特性曲线高度吻合，同时避免了由于采样点个数太少导致的静态仿真 模型不准确的问题，以及避免了对SiCM0SFET物理层面的深入探索，既保证了静态仿真模 型的精确性，又使得仿真模型的建模方法更具有通用性。同时，本发明基于Datasheet提供 的电容与漏源电压之间的关系曲线图提出了一种通用的建立SiCM0SFET的动态仿真模型 的方法，通过建立的栅漏电容子电路模型即第二模型来体现SiCM0SFET的动态特性，避 免了传统的栅漏电容开关模型中参数较多而导致的动态仿真模型具有随机性和不确定 性，从而该建模方法提高了动态仿真模型的准确性和通用性。
[0134] 流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括 一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部 分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺 序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明 的实施例所属技术领域的技术人员所理解。
[0135] 在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是 用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以 供指令执行系统、装置或设备（如基于计算机的系统、包括处理器的系统或其他可以从指 令执行系统、装置或设备取指令并执行指令的系统）使用，或结合这些指令执行系统、装置 或设备而使用。就本说明书而言，"计算机可读介质"可以是任何可以包含、存储、通信、传 播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使 用的装置。计算机可读介质的更具体的示例（非穷尽性列表）包括以下：具有一个或多个 布线的电连接部（电子装置），便携式计算机盘盒（磁装置），随机存取存储器（RAM)，只读 存储器（ROM)，可擦除可编辑只读存储器（EPROM或闪速存储器），光纤装置，以及便携式光 盘只读存储器（CDR0M)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其 他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必 要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器 中。
[0136] 应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述 实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件 或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下 列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路 的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列（PGA)，现场 可编程门阵列（FPGA)等。
[0137] 本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步 骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介 质中，该程序在执行时，包括方法实施例的步骤之一或其组合。
[0138] 此外，在本发明各个实施例中的各功能单元可以集成在一个处理模块中，也可以 是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模 块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如 果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机 可读取存储介质中。
[0139] 上述提到的存储介质可以是只读存储器，磁盘或光盘等。
[0140] 在本说明书的描述中，参考术语"一个实施例"、"一些实施例"、"示例"、"具体示 例"、或"一些示例"等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特 点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不 一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何 的一个或多个实施例或示例中以合适的方式结合。
[0141] 尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以 理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换 和变型，本发明的范围由所附权利要求及其等同限定。
【主权项】
1. 一种碳化硅SiC MOSFET仿真模型的建模方法，其特征在于，包括以下步骤： S1，采用等效电路建模的方法对所述SiC MOSFET进行建模以获得第一模型； 52, 根据所述SiC MOSFET的Datasheet提供的转移特性曲线和输出特性曲线以及所 述第一模型对所述SiC MOSFET的静态特性进行建模以获得所述SiC MOSFET的静态仿真模 型；以及 53, 根据所述Datasheet提供的C-Vds曲线以及所述第一模型对所述SiC MOSFET的动 态特性进行建模以获得所述SiC MOSFET的动态仿真模型，其中，所述C-Vds曲线为所述SiC MOSFET的电容与漏源电压之间的关系曲线。2. 如权利要求1所述的SiC MOSFET仿真模型的建模方法，其特征在于，在步骤S2中， 通过所述第一模型中的压控电流源模型化描述所述SiC MOSFET的静态特性。3. 如权利要求2所述的SiC MOSFET仿真模型的建模方法，其特征在于，所述压控电流 源模型Mn以下述公式进行表达：其中，Id为漏极电流，V es为栅源电压，V th为开启电压，I Dsat为漏极饱和电流，V DS为漏源 电压，VDsat为漏极饱和电压，λ为沟道长度调制系数。4. 如权利要求3所述的SiC MOSFET仿真模型的建模方法，其特征在于，通过以下公式 获取所述漏极饱和电压VDsat和所述漏极饱和电流I Dsat:其中，B和η为饱和区曲线的特性参数，K和p为线性区曲线的特性参数。5. 如权利要求4所述的SiC MOSFET仿真模型的建模方法，其特征在于，每隔第一电 压阈值从所述Datasheet提供的转移特性曲线中获取第一预设个数的采样点以及从所述 Datasheet提供的输出特性曲线中获取第二预设个数的采样点，并根据所述第一预设个数 的采样点和所述第二预设个数的采样点，通过数学拟合软件进行迭代运算，以获取所述压 控电流源模型化中的未知参数。6. 如权利要求1所述的SiC MOSFET仿真模型的建模方法，其特征在于，在步骤S3中， 通过获取所述第一模型中的栅源电容Ces的容值、所述第一模型中的漏源电容Cds的容值以 及所述第一模型中的栅漏电容Cra的容值以获得所述SiC MOSFET的动态仿真模型。7. 如权利要求6所述的SiC MOSFET仿真模型的建模方法，其特征在于，所述栅源电容 〇^的容值和所述漏源电容C DS的容值均为常数。8. 如权利要求6所述的SiC MOSFET仿真模型的建模方法，其特征在于，通过对所述第 一模型中的所述栅漏电容Cra进行建模以获得第二模型，并根据所述第二模型获取所述栅 漏电容(^的容值。9. 如权利要求8所述的SiC MOSFET仿真模型的建模方法，其特征在于，所述第二模型 以下述公式进行表达：其中，k (Vra)为开关函数，Cg为变值电容，C eD为栅漏电容，C eDM为恒值电容，b = ΦΒ，c = 1-m，Qd为二极管存储的电荷，m为电容梯度因子，Φ D为二极管自建电势。10.如权利要求9所述的SiC MOSFET仿真模型的建模方法，其特征在于，每隔第一电压 阈值从所述Datasheet提供的C-Vds曲线中获取第三预设个数的采样点，并通过数学拟合软 件进行拟合运算以获取所述第二模型中的未知参数。
【专利摘要】本发明公开了一种碳化硅SiC MOSFET仿真模型的建模方法，包括以下步骤：采用等效电路建模的方法对SiC MOSFET进行建模以获得第一模型；根据SiC MOSFET的Datasheet提供的转移特性曲线和输出特性曲线以及第一模型对SiC MOSFET的静态特性进行建模以获得SiC MOSFET的静态仿真模型；以及根据Datasheet提供的C-VDS曲线以及第一模型对SiC MOSFET的动态特性进行建模以获得SiC MOSFET的动态仿真模型。通过该建模方法能够建立更为精确的SiC MOSFET仿真模型，并且建模方法具有通用性。
【IPC分类】G06F17/50
【公开号】CN104899350
【申请号】CN201510203136
【发明人】李虹, 徐艳明, 郑琼林, 杨志昌, 林飞, 杨中平, 郭希铮, 游小杰, 孙湖
【申请人】北京交通大学
【公开日】2015年9月9日
【申请日】2015年4月27日
【技术领域】
[0001] 本发明涉及碳化硅SiCMOSFET技术领域，特别涉及一种SiCMOSFET仿真模型的 建模方法。
【背景技术】
[0002] 目前，建立SiCMOSFET的静态仿真模型有两种方法。一种是采用Pspice仿真软 件自带的MOSFET模型来描述SiCMOSFET的静态特性，共有M0S1-M0S3三种模型。其中， M0S1模型为一阶模型，描述的是电流-电压的平方率特性，适用于精度要求不高的长沟道 MOSFET;M0S2模型在计算过程中考虑了短沟、窄沟对阀值电压的影响以及迀移率随表面电 场的变化等因素；M0S3模型是一个半经验模型，适用于短沟道MOSFET。由于这三种模型都 是针对传统的硅SiMOSFET的实用模型，不能直接用来描述SiCMOSFET的静态特性。根据 Datasheet提供的SiCMOSFET的输出特性曲线，如图1所示，SiCMOSFET的输出特性曲线 由线性区向饱和区逐步过渡，曲线有着明显的弧度，而SiMOSFET的输出特性曲线如图2所 示在线性区时接近为一条直线，进入饱和区后漏极电流ID基本保持不变，曲线由线性区进 入饱和区时有着明显的拐点。因此，Pspice仿真软件中的M0S1-M0S3模型所表现的输出特 性曲线与SiCMOSFET的输出特性曲线不能完全吻合。
[0003] 另一种方法是直接采用压控电流源模型来描述SiCMOSFET的静态特性，但是，基 于现有的参数提取方法提取漏极电流ID表达式中的未知参数所得到的仿真结果只在漏源 电压^较小时，如小于6V时与实际测量结果吻合，当漏源电压VDS扩展到20V，即输出特性 曲线由线性区进入饱和区时，仿真结果与实际测量结果具有一定的误差。
[0004] 建立SiCMOSFET的动态仿真模型主要关注其开通和关断过程。其中，随着漏源 电压VDS变化，非线性栅漏电容CeD对SiCMOSFET的动态特性具有重要影响，因此，栅漏电 容开关模型是SiCMOSFET动态建模是否准确的关键。但是，现有技术中，由于栅漏电容 C(；D开关模型中的电路元件较多，用户很难量化各个元件参数值对栅漏电容C^容值的影响， 只能明确其影响趋势，因此，需要进行反复尝试仿真，增加了建模成本。同时，对不同型号的 SiCMOSFET建模都需要反复尝试，建模过程和所得的模型参数均具有一定的随机性与不确 定性。
【发明内容】
[0005] 本发明的目的旨在至少解决上述的技术缺陷之一。
[0006] 为此，本发明的目的在于提出一种SiCMOSFET仿真模型的建模方法，根据 Datasheet提供的转移特性曲线和输出特性曲线以及C_VDS曲线，通过数学拟合软件获取仿 真模型中的未知参数，从而得到SiCMOSFET的仿真模型，其仿真模型更加符合实际情况。
[0007] 为达到上述目的，本发明实施例提出的一种SiCMOSFET仿真模型的建模方法，包 括以下步骤：S1，采用等效电路建模的方法对所述SiCMOSFET进行建模以获得第一模型； S2,根据所述SiCMOSFET的Datasheet提供的转移特性曲线和输出特性曲线以及所述第 一模型对所述SicMOSFET的静态特性进行建模以获得所述SiCMOSFET的静态仿真模型； 以及S3,根据所述Datasheet提供的(^^曲线以及所述第一模型对所述SiCM0SFET的动 态特性进行建模以获得所述SiCMOSFET的动态仿真模型，其中，所述C-VDS曲线为所述SiC MOSFET的电容与漏源电压之间的关系曲线。
[0008] 根据本发明实施例的SiCMOSFET仿真模型的建模方法，首先采用等效电路建模的 方法对SiCMOSFET进行建模以获得第一模型，然后根据SiCMOSFET的Datasheet提供的 转移特性曲线和输出特性曲线以及第一模型对SiCMOSFET的静态特性进行建模以获得SiC MOSFET的静态仿真模型，并根据Datasheet提供的C-VDS曲线以及第一模型对SiCMOSFET 的动态特性进行建模以获得SiCMOSFET的动态仿真模型。因此，本发明基于Datasheet提 供的转移特性曲线和输出特性曲线提出了一种通用的建立SiCMOSFET的静态仿真模型的 方法，通过建立的压控电流源模型MN描述SiCMOSFET的静态特性，实现了SiCMOSFET仿 真模型的静态特性曲线在漏源电压VDS扩展到20V时与Datasheet提供的转移特性曲线和 输出特性曲线高度吻合，同时避免了由于采样点个数太少导致的静态仿真模型不准确的问 题，以及避免了对SiCMOSFET物理层面的深入探索，既保证了静态仿真模型的精确性，又使 得仿真模型的建模方法更具有通用性。同时，本发明基于Datasheet提供的电容与漏源电 压之间的关系曲线图提出了一种通用的建立SiCMOSFET的动态仿真模型的方法，通过建立 的栅漏电容(^子电路模型即第二模型来体现SiCMOSFET的动态特性，避免了传统的栅漏 电容0^开关模型中参数较多而导致的动态仿真模型具有随机性和不确定性，从而该建模 方法提高了动态仿真模型的准确性和通用性。
[0009] 根据本发明的一个实施例，在步骤S2中，通过第一模型中的压控电流源模型化描 述所述SiCMOSFET的静态特性。
[0010] 根据本发明的一个实施例，所述压控电流源模型mn以下述公式进行表达：
[0012] 其中，ID为漏极电流，Ves为栅源电压，Vth为开启电压，IDsat为漏极饱和电流，VDS为 漏源电压，vDsat为漏极饱和电压，X为沟道长度调制系数。
[0013] 根据本发明的一个实施例，通过以下公式获取所述漏极饱和电压vDsat和所述漏极 饱和电流IDsat:
[0015] 其中，B和n为饱和区曲线的特性参数，K和p为线性区曲线的特性参数
[0016] 根据本发明的一个实施例，每隔第一电压阈值从所述Datasheet提供的转移特性 曲线中获取第一预设个数的采样点以及从所述Datasheet提供的输出特性曲线中获取第 二预设个数的采样点，并根据所述第一预设个数的采样点和所述第二预设个数的采样点， 通过数学拟合软件进行迭代运算，以获取所述压控电流源模型化中的未知参数。
[0017] 根据本发明的一个实施例，在步骤S3中，通过获取所述第一模型中的栅源电容 的容值、所述第一模型中的漏源电容cDS的容值以及所述第一模型中的栅漏电容CeD的容值 以获得所述SicMOSFET的动态仿真模型。
[0018] 根据本发明的一个实施例，所述栅源电容(^的容值和所述漏源电容CDS的容值均 为常数。
[0019] 根据本发明的一个实施例，通过对所述第一模型中的所述栅漏电容(^进行建模 以获得第二模型，并根据所述第二模型获取所述栅漏电容(^的容值。
[0020] 根据本发明的一个实施例，所述第二模型以下述公式进行表达：
[0022] 其中，HVJ为开关函数，Cg为变值电容，Cm为栅漏电容，C?为恒值电容，
，b= <i>D，c= 1-m，QD为二极管存储的电荷，m为电容梯度因子，巾力二极管 自建电势。
[0023] 根据本发明的一个实施例，每隔第一电压阈值从所述Datasheet提供的 线中获取第三预设个数的采样点，并通过数学拟合软件进行拟合运算以获取所述第二模型 中的未知参数。
[0024] 本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变 得明显，或通过本发明的实践了解到。
【附图说明】
[0025] 本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变 得明显和容易理解，其中：
[0026] 图1为Datasheet所提供的SiCMOSFET的输出特性曲线图；
[0027] 图2为Datasheet所提供的SiMOSFET的输出特性曲线图；
[0028] 图3为根据本发明实施例的SiCMOSFET仿真模型的建模方法的流程图；
[0029] 图4为根据本发明一个实施例的SiCMOSFET的截面图；
[0030] 图5为根据本发明一个实施例的SiCMOSFET的等效电路图；
[0031] 图6为Datasheet所提供的SiCMOSFET的转移特性曲线图；
[0032] 图7为根据本发明一个实施例的SiCMOSFET的转移特性仿真波形图；
[0033] 图8为根据本发明一个实施例的SiCMOSFET的输出特性仿真波形图；
[0034] 图9为栅漏电容Q开关模型；
[0035] 图10为根据本发明一个实施例的栅漏电容Q子电路模型；
[0036] 图11为Datasheet所提供的SiCMOSFET的电容-漏源电压曲线图；
[0037] 图12为根据本发明一个实施例的栅漏电容Q子电路模型的仿真程序；
[0038] 图13为根据本发明一个实施例的栅漏电容Q子电路模型的测试电路图；
[0039] 图14为根据本发明一个实施例的栅漏电容Q子电路模型的仿真波形图；
[0040] 图15为根据本发明一个实施例的BOOST变换器的电路拓扑图；
[0041] 图16a为根据本发明一个实施例的SiCM0SFET开通时的仿真波形图；
[0042] 图16b为根据本发明一个实施例的SiCM0SFET关断时的仿真波形图；
[0043] 图17a为根据本发明一个实施例的SiCM0SFET开通时的实验波形图；以及
[0044] 图17b为根据本发明一个实施例的SiCM0SFET关断时的实验波形图。
【具体实施方式】
[0045] 下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终 相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附 图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
[0046] 下 文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简 化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且 目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重 复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此 外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到 其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之 "上"的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形 成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
[0047] 在本发明的描述中，需要说明的是，除非另有规定和限定，术语"安装"、"相连"、 "连接"应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可 以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据 具体情况理解上述术语的具体含义。
[0048] 下面参照附图来描述本发明实施例提出的SiCM0SFET仿真模型的建模方法。
[0049] 图3为根据本发明实施例的SiCM0SFET仿真模型的建模方法的流程图。如图3 所示，该SiCM0SFET仿真模型的建模方法包括以下步骤：
[0050] S1，采用等效电路建模的方法对SiCM0SFET进行建模以获得第一模型。
[0051] 其中，SiCM0SFET的基本结构如图4所示，采用等效电路建模的方法对SiC M0SFET进行建模以获得如图5所示的第一模型。在图5中，MN为栅源（Gate-Source)电压 Ves和漏源（Drain-Source)电压VDS控制的压控电流源模型，用于描述SiCM0SFET的静态特 性即SiCM0SFET的转移特性和输出特性，DNSSiCM0SFET的体二极管，等效于SiCM0SFET 中的P区与n-外延层的pn结效应，（^为SiCM0SFET的栅漏（Gate-Drain)电容，CDS为 SiCM0SFET的漏源电容、（^为SiCM0SFET的栅源电容，RD为SiCM0SFET的漏极（Drain) 电阻，Re为SiCM0SFET的栅极（Gate)电阻，RsSSiCM0SFET源极（Source)电阻。
[0052] S2,根据SiCM0SFET的Datasheet提供的转移特性曲线和输出特性曲线以及第一 模型对SiCM0SFET的静态特性进行建模以获得SiCM0SFET的静态仿真模型。
[0053] 根据本发明的一个实施例，在该步骤中，通过第一模型中的压控电流源模型化描 述SiCM0SFET的静态特性。
[0054] 其中，压控电流源模型MN以下述公式（1)进行表示：
[0056] 式中，ID为漏极电流，Ves为栅源电压，Vth为开启电压，IDsat为漏极饱和电流，VDS为 漏源电压，VDsat为漏极饱和电压，X为沟道长度调制系数。
[0057] 并且，漏极饱和电压VDsat和漏极饱和电流IDsat通过下述公式（2)获取：
[0059] 式中，B和n为饱和区曲线的特性参数，K和p为线性区曲线的特性参数。
[0060] 根据本发明的一个实施例，每隔第一电压阈值从Datasheet提供的转移特性曲线 中获取第一预设个数的采样点以及从Datasheet提供的输出特性曲线中获取第二预设个 数的采样点，并根据第一预设个数的采样点和第二预设个数的采样点，通过数学拟合软件 进行迭代运算，以获取压控电流源模型化中的未知参数。
[0061] 其中，第一电压阈值可以为2V，第一预设个数和第二预设个数根据第一电压阈值 和Datasheet提供的转移特性曲线和输出特性曲线确定。
[0062] 具体地，本发明采用如图5所示的第一模型中的压控电流源模型仏建立SiC MOSFET的静态仿真模型以对SiCMOSFET的静态特性进行描述，其中最关键的是对压控电 流源模型化中未知参数B、n、K、p、开启电压Vth以及A的提取。
[0063] 在现有参数提取方法中，由于采样点的个数过少，导致所提取的未知参数的精度 对Datasheet提供的SiCMOSFET静态特性曲线中采样点的位置具有敏感性，从而可能需要 多次的采样点选取和方程式计算，然后从中选取最吻合的一组参数。另外，仿真得到的输出 特性曲线只在漏源电压VDS较小时，如小于6V时与实际测量的曲线吻合，当漏源电压VDS大 于6V，输出特性曲线逐步由线性区进入饱和区时，仿真得到的输出特性曲线与实际测量曲 线具有较大的误差。因此，本发明为弥补原有参数提取方法的不足，基于Datasheet所提供 的转移特性曲线和输出特性曲线所提供的数据点，增加采样点的个数，并借助于数学拟合 软件自动对压控电流源模型化中的未知参数进行提取，避免了采样点选取的随机性和个别 采样点对参数值的影响，保证了所提取参数的精确性。
[0064] 其中，压控电流源模型MN如上述公式（1)所示，当Ves<Vth时，SiCMOSFET工作 在截止区；当VDS<VDsat时，SiCMOSFET工作在线性区；当VDS彡VDsat时，SiCMOSFET工作 在饱和区。并且，上述公式（1)中的漏极饱和电压VDsat和漏极饱和电流IDsat通过上述公式 (2)进行获取。
[0065] 由于上述的压控电流源模型化中含有未知参数B、n、K、p、开启电压Vth以及X，因 此，为了获取压控电流源模型MN中的未知参数，首先从Datasheet所提供的如图6所示的 SiCMOSFET的转移特性曲线中获取采样点，其中，以横坐标表示的栅源电压Va为标准，从 坐标原点〇开始，每隔第一电压阈值例如2V取一个采样点，则到14V时一共可以获取8个 采样点。并且，从Datasheet所提供的如图1所示的SiCMOSFET的输出特性曲线中获取采 样点，其中，以横坐标表示的漏源电压VDS为标准，从坐标原点0开始，每隔第一电压阈值例 如2V取一个采样点，则到20V时一共可以获取11个采样点。然后根据获取的第一预设个 数如8个采样点和第二预设个数如11个采样点以及上述公式（1)、公式（2)，通过数学拟合 软件如lstopt(FirstOptimization)反复的进行迭代运算、曲线拟合，以获取压控电流源 模型MN中的未知参数B、n、K、p、开启电压Vth以及A的值。
[0066] 以型号为CMF20120D的SiCMOSFET为例，获取的未知参数B、n、K、p、开启电压Vth 以及A的值如表1所示：
[0067] 表 1
[0069] 将获取的如表1所示的未知参数B、n、K、p、开启电压Vth以及A的值代入上述公 式（1)和公式（2)中以建立压控电流源模型MN。由于在SiCMOSFET处于静态时，图5所示 的第二模型中的电容相当于断路，因此，压控电流源模型MN即为SiCMOSFET的静态仿真模 型。
[0070] 最后通过仿真得到如图7、图8所示的SiCMOSFET的转移特性曲线和输出特性曲 线。从图7、图8中可以看出，根据本发明提出的参数提取方法建立SiCMOSFET的Pspice 仿真模型的转移特性曲线和输出特性曲线与Datasheet提供的转移特性曲线和输出特性 曲线高度吻合，弥补了当漏源电压VDS扩展到20V时，仿真得到的输出特性曲线与实际测量 曲线具有一定误差的缺陷。
[0071] 因此，本发明基于Datasheet提供的转移特性曲线和输出特性曲线提出了一种 通用的建立SiCMOSFET的静态仿真模型的方法，通过建立的压控电流源模型MN描述SiC MOSFET的静态特性，实现了SiCMOSFET仿真模型的静态特性曲线在漏源电压VDS扩展到20V 时与Datasheet提供的转移特性曲线和输出特性曲线高度吻合，同时避免了对SiCMOSFET 物理层面的深入探索，既保证了静态仿真模型的精确性，又使得仿真模型的建模方法更具 有通用性。
[0072] S3,根据Datasheet提供的C_VDS曲线以及第一模型对SiCMOSFET的动态特性进 行建模以获得SiCMOSFET的动态仿真模型，其中，C-VDS曲线为SiCMOSFET的电容与漏源 电压之间的关系曲线。
[0073] 根据本发明的一个实施例，在该步骤中，通过获取第一模型中的栅源电容(^的 容值、第一模型中的漏源电容CDS的容值以及第一模型中的栅漏电容Cm的容值以获得SiC MOSFET的动态仿真模型。
[0074] 其中，根据本发明的一个实施例，栅源电容的容值和漏源电容CDS的容值均为常 数。
[0075] 并且，通过对第一模型中的栅漏电容CeD进行建模以获得第二模型，并根据第二模 型获取栅漏电容(^的容值。
[0076] 具体地，SiCMOSFET的动态特性主要指其开关特性，而SiCMOSFET的结电容在开 通和关断过程中具有重要意义。SiCMOSFET的结电容包括栅源电容Qs、栅漏电容Cm和漏 源电容CDS，而Datasheet中提供了输入电容Ciss、输出电容(：_和反向传输电容Cres与漏源 电压VDS的关系曲线图，并且，栅源电容、栅漏电容Q和漏源电容CDS与输入电容Ciss、输 出电容(：_和反向传输电容(：_之间的关系以下述公式（3)进行表示：
[0078] 由上述公式（3)可得到相应漏源电压VDS下的栅源电容Cm、栅漏电容Q和漏源电 容CDS的容值。
[0079] 其中，栅源电容Q为SiCM0SFET的金属氧化层电容，其容值不随栅源电压的 变化而变化，因此，栅源电容Q的容值为常数；漏源电容CDS为SiCM0SFET的耗尽层电容， 由于耗尽层的宽度随着其两端电压的变化而变化，因此，漏源电容CDS的容值是关于漏源电 压VDS的函数，但是由于体二极管DN的结电容与漏源电容CDS均为SiCM0SFET的p区与n-外 延层的pn结处的耗尽层电容，因此，在设置体二极管口^莫型的结电容时，同时考虑漏源电 容CDS的容值随漏源电压VDS的变化，而不重复设置漏 源电容CDS为变值电容，从而可将漏源 电容CDS的容值设为常数；栅漏电容Cm为氧化层电容CMd与耗尽层电容Cg(U的串联，由于栅 漏电容(^包含耗尽层电容Cg(U部分，因此，栅漏电容C%具有很强的非线性，单纯将栅漏电 容CeD设置为恒定值不能精确反应SiCM0SFET的动态特性，因此，对SiCM0SFET的栅漏电 容进行建模以获得第二模型是SiCM0SFET的动态特性建模的关键。
[0080] 根据本发明的一个实施例，第二模型以下述公式（4)进行表示：
[0082] 其中，k(VCD)为开关函数，Cg为变值电容，CCDM为恒值电容，
，b= (i>D， c=l_m，QD为二极管存储的电荷，m为电容梯度因子，巾D为二极管自建电势。
[0083] 具体地，目前较为常用的SiCM0SFET的栅漏电容Q模型为基于西门子"开关模 型"改进的栅漏电容Q开关模型，如图9所示。由于改进的栅漏电容Cm开关模型中的电 路元件较多，用户很难量化各个元件参数值对栅漏电容容值的影响，只能明确其影响趋 势。因此，需要进行反复尝试仿真，增加了建模成本。同时，对不同型号的SiCM0SFET进行 建模时都需要反复尝试，建模过程和得到的模型参数均具有一定的随机性和不确定性。因 此，为弥补以上不足，提高仿真的实时性，本发明对栅漏电容开关模型进行简化，得到了 一个更为普适化的建模流程和更为简化的栅漏电容子电路模型即第二模型来描述SiC M0SFET的栅漏电容Q，如图10所示。
[0084] 其中，Cg为变值电容，替代图9中串联的第一二极管Di和第二二极管D2，用于描 述SiCMOSFET在0V时的栅漏电容C^的非线性特性；C_为恒值电容，替代图9中的C??，用于描述SiCMOSFET在0V时的栅漏电容C⑶的恒值特性；k(VJ为开关函数， 替代图9中的SP (P沟道MOSFET)，使得变值电容Cg只在V 0V时起作用；x为修正项，替 代图9中的SN (N沟道MOSFET)，使得恒值电容CeDM只在VeD> 0V时起作用。
[0085] 所以，当VeD彡0V时，SiCMOSFET的栅漏电容CeD子电路模型即为图10中的变值 电容Cg，由于图9所示的栅漏电容CeD开关模型由第一二极管Di和第二二极管D2的结电容 Cj。描述，因此，变值电容Cg可以由结电容的表达式进行表示，从而变值电容C8可以通过 二极管的储存电荷QD的表达式推导出，如下述公式（5)所示：
[0087] 式中，t为二极管中载流子的渡越时间，Is为二极管反向饱和电流，q为电子电荷， VD为二极管压降，n为二极管发射系数，k为玻尔兹曼常量，T为环境温度，m为电容梯度因 子。
[0088] 当VeD> 0V时，如图9所示，此时P沟道MOSFET关断，第一二极管D1和第二二极 管D2 -直承受反向电压。当第一二极管D1和第二二极管D2承受反向电压时，流入第一二 极管D1和第二二极管D2的电流非常小，可以忽略不计。因此，二极管的储存电荷QD在二 极管承受反向电压时，可以简化为：
[0090] 由上述公式（6)可得二极管的结电容Cj。，以下述公式（7)进行表示：
[0092] 然后，令
_b= <i>D，c= 1-m，则上述公式（7)可化简为：
[0094] 最后，令Cg=C>，则变值电容Cg以下述公式（9)进行表示：
[0096] 由于恒值电容与变值电容Cg并联，因此等式CCg+C^M-直成立。为了消 除恒值电容Qdm在V 0V时对变值电容Cg的影响，应在上述公式（9)的基础上减去恒值 电容C?的容值，即对上述公式（9)加入修正项X。
[0097] 并令x=a，则变值电容Cg以下述公式（10)进行表示：
[0099] 为了使上述公式（10)在0V时有意义，变值电容(：8的表达式分母不 能为零。同时，为了保证栅漏电容Q在0V和Vm〉0V时不发生突变，应满足
分别满足下述公式（11)和公式（12):
[0102] 由上述公式（11)、公式（12)以及
因此，忽略 分母中的第二项，则变值电容cg以下述公式（13)进行表示：
[0104] 由于变值电容Cg只在Vm彡0V时起作用，因此，需要将上述公式（13)中的栅漏电 压Vm替换为具有开关作用的函数k(VJ，使得变值电容匕在V 0V时值为零，如下述公 式（14)所示：
[0106] 到此为止，完成了本发明所提出的栅漏电容(^子电路模型即第二模型的建模，如 上述公式（14)所示。并且，该栅漏电容Q子电路模型的工作原理如下：
[0107] 由上述公式（14)可知，当VeD彡0V时，k(VeD) =VeD，则
'并且， CeDM=a，因此，此时栅漏电容C^满足下述公式（15)，栅漏电容C^随着栅漏电压V^绝对值 的增加而减小。
[0108]
[0109] 当VeD> 0V时，k(VeD) = 0,则Cg= 0,并且，CeDM=a，因此，此时栅漏电容CeD满足 下述公式（16)，栅漏电容随着栅漏电压V%绝对值的增加而保持不变。
[0110] CGD=Cg+CGDM=a (16)
[0111] 由于上述的栅漏电容CeD子电路模型中含有未知参数a、b和c，因此需要获取未知 参数a、b和c的值。
[0112] 根据本发明的一个实施例，每隔第一电压阈值从Datasheet提供的C-VD，线中获 取第三预设个数的采样点，并通过数学拟合软件进行拟合运算以获取第二模型中的未知参 数。
[0113] 具体地，图11为Datasheet提供的Ves=0V，f= 1MHz时输入电容Ciss、输出电容 (：_和反向传输电容cres与漏源电压vDS的关系曲线图。由于ves=ov，veD=ves-vDS，则反 向传输电容(；ss随漏源电压VDS的变化即为Vm彡0V时栅漏电容cm的变化。因此，只需要 依据Datasheet提供的C,ss-VDS曲线的数据点和上述公式（15)对未知参数a、b和c进行提 取。具体而言，如图11所示，以横坐标漏源电压VDS为标准，从坐标原点0开始，每隔第一电 压阈值例如2V从Datasheet提供的Cres_VDS曲线中取一个采样点，到200V时一共可以获取 101个采样点，然后根据获取的第三预设个数如101个采样点和上述公式（14)，通过数学拟 合软件如lstopt进行曲线拟合，以获取第二模型中的未知参数a、b和c的值。
[0114] 仍然以型号为CMF20120D的SiCM0SFET为例，获取的未知参数a、b和c的值如表 2所示：
[0115] 表 2
[0117] 然后将获取的如表2所示的未知参数a、b和c的值代入上述公式（14)以获得栅 漏电容的容值，进而获得SiCM0SFET的动态仿真模型。
[0118] 最后对SiCM0SFET的动态仿真模型进行仿真。由于恒值电容C?的容值为定 值，因此，在Pspice仿真程序中可以直接用一个电容表示，而变值电容Cg为非线性电容，在 Pspice仿真程序中不能直接建立非线性电容模型，因此，本发明通过建立压控电流源模型 Gg来对变值电容Cg进行建模。
[0119] 由于流过变值电容Cg的电流ig满足下述公式（17):
[0121] 并且，在上述公式（17)中只有栅漏电压VeD-个变量，因此变值电容(：8可以通过 建立栅漏电压\D控制的压控电流源模型Gg来替代。其中，压控电流源模型G8的电流为ig， 并且，随时间变化的变量吏用Pspice仿真程序中的函数ddUVj进行表示。因此，栅 漏电容Q子电路模型的具体仿真程序如图12所示。
[0122] 为了验证本发明提出的栅漏电容(^子电路模型的工作原理与其开关模型是否一 致，建立如图13所示的测试电路。其中，CeD模块是根据图12中的仿真程序生成的栅漏电 容Q子电路模型。令电压源V%为斜坡输入，其斜率为1，即
，并且，设定电压源VeD 在前40s由40V递减到0V，在后200s由0V递减到-200V，因此，当时间t从Os增加到240s 时，电压源VeD从40V递减到-200V。由
时，ieD=CeD即流过 CeD模块的电流ieD即为栅漏电容Cm的容值，从而仿真得到的iart曲线图即为曲线 图如图14所示。
[0123] 由图14可知，当VeD< 0V时，栅漏电容CeD随着栅漏电压VeD绝对值的增大逐渐减 小；当Vm〉0V时，栅漏电容Cm切换到恒值电容C_保持不变。因此，本发明提出的栅漏电 容(^子电路模型与栅漏电容ceD开关模型的工作原理一致。
[0124] 下面通过仿真实验对建立的SiCM0SFET的动态仿真模型的准确性进行验证，以 BOOST变换器为例对SiCM0SFET的动态特性进行测试，其中，BOOST变换器的电路拓扑结构 如图15所示。
[0125] 考虑到仿真实验中寄生参数的影响，需要在仿真中加入寄生参数，其中，1^~"为 考虑线路的寄生电感，&为h的寄生电阻，Rc为电容C的寄生电阻，然后对BOOST变换器的 电路拓扑结构中的参数进行设置，如表3所示：
[0126] 表 3
[0128] 以型号为CMF20120D的SiCM0SFET为例，在室温条件下，对其动态特性进行测试， 得到如图16a所示的SiCM0SFET开通时的仿真波形以及图16b所示的SiCM0SFET关断时 的仿真波形，而通过实验测试的SiCM0SFET开通时的波形如图17a所示以及关断时的波形 如图17b所示。
[0129] 表4列出了SiCM0SFET的仿真与实验结果中的上升时间和下降时间的对比结果， 误差在10%以内。由仿真与实验结果可以看出，本发明所建立的仿真模型可以较准确的描 述SiCM0SFET开通和关断的过程。
[0130] 表 4
[0131]
[0132] 因此，本发明提出的栅漏电容(^子电路模型即第二模型体现了SiCMOSFET的动 态特性。根据Datash eet提供的电容与漏源电压之间的关系曲线图，可以建立适用于不同 型号的Q模块，精确的描述了SiCM0SFET在开关过程中栅漏电容C^随栅漏电压V^的变 化，因此，该栅漏电容Q子电路模型的建模方法具有通用性。并且，通过搭建BOOST变换 器测试电路，对SiCM0SFET在开通和关断时刻的动态特性进行实验测试，并根据仿真和实 验结果的对比，验证了本发明所提出的栅漏电容CeD子电路模型的正确性，从而保证了SiC M0SFET的动态仿真模型的精确性。
[0133] 综上所述，根据本发明实施例的SiCM0SFET仿真模型的建模方法，首先采用等 效电路建模的方法对SiCM0SFET进行建模以获得第一模型，然后根据SiCM0SFET的 Datasheet提供的转移特性曲线和输出特性曲线以及第一模型对SiCM0SFET的静态特性 进行建模以获得SiCM0SFET的静态仿真模型，并根据Datasheet提供的C_VDS曲线以及第一 模型对SiCM0SFET的动态特性进行建模以获得SiCM0SFET的动态仿真模型。因此，本发明 基于Datasheet提供的转移特性曲线和输出特性曲线提出了一种通用的建立SiCM0SFET 的静态仿真模型的方法，通过建立的压控电流源模型化描述SiCM0SFET的静态特性，实现 了SiCM0SFET仿真模型的静态特性曲线在漏源电压VDS扩展到20V时与Datasheet提供的 转移特性曲线和输出特性曲线高度吻合，同时避免了由于采样点个数太少导致的静态仿真 模型不准确的问题，以及避免了对SiCM0SFET物理层面的深入探索，既保证了静态仿真模 型的精确性，又使得仿真模型的建模方法更具有通用性。同时，本发明基于Datasheet提供 的电容与漏源电压之间的关系曲线图提出了一种通用的建立SiCM0SFET的动态仿真模型 的方法，通过建立的栅漏电容子电路模型即第二模型来体现SiCM0SFET的动态特性，避 免了传统的栅漏电容开关模型中参数较多而导致的动态仿真模型具有随机性和不确定 性，从而该建模方法提高了动态仿真模型的准确性和通用性。
[0134] 流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括 一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部 分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺 序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明 的实施例所属技术领域的技术人员所理解。
[0135] 在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是 用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以 供指令执行系统、装置或设备（如基于计算机的系统、包括处理器的系统或其他可以从指 令执行系统、装置或设备取指令并执行指令的系统）使用，或结合这些指令执行系统、装置 或设备而使用。就本说明书而言，"计算机可读介质"可以是任何可以包含、存储、通信、传 播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使 用的装置。计算机可读介质的更具体的示例（非穷尽性列表）包括以下：具有一个或多个 布线的电连接部（电子装置），便携式计算机盘盒（磁装置），随机存取存储器（RAM)，只读 存储器（ROM)，可擦除可编辑只读存储器（EPROM或闪速存储器），光纤装置，以及便携式光 盘只读存储器（CDR0M)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其 他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必 要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器 中。
[0136] 应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述 实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件 或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下 列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路 的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列（PGA)，现场 可编程门阵列（FPGA)等。
[0137] 本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步 骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介 质中，该程序在执行时，包括方法实施例的步骤之一或其组合。
[0138] 此外，在本发明各个实施例中的各功能单元可以集成在一个处理模块中，也可以 是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模 块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如 果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机 可读取存储介质中。
[0139] 上述提到的存储介质可以是只读存储器，磁盘或光盘等。
[0140] 在本说明书的描述中，参考术语"一个实施例"、"一些实施例"、"示例"、"具体示 例"、或"一些示例"等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特 点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不 一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何 的一个或多个实施例或示例中以合适的方式结合。
[0141] 尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以 理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换 和变型，本发明的范围由所附权利要求及其等同限定。
【主权项】
1. 一种碳化硅SiC MOSFET仿真模型的建模方法，其特征在于，包括以下步骤： S1，采用等效电路建模的方法对所述SiC MOSFET进行建模以获得第一模型； 52, 根据所述SiC MOSFET的Datasheet提供的转移特性曲线和输出特性曲线以及所 述第一模型对所述SiC MOSFET的静态特性进行建模以获得所述SiC MOSFET的静态仿真模 型；以及 53, 根据所述Datasheet提供的C-Vds曲线以及所述第一模型对所述SiC MOSFET的动 态特性进行建模以获得所述SiC MOSFET的动态仿真模型，其中，所述C-Vds曲线为所述SiC MOSFET的电容与漏源电压之间的关系曲线。2. 如权利要求1所述的SiC MOSFET仿真模型的建模方法，其特征在于，在步骤S2中， 通过所述第一模型中的压控电流源模型化描述所述SiC MOSFET的静态特性。3. 如权利要求2所述的SiC MOSFET仿真模型的建模方法，其特征在于，所述压控电流 源模型Mn以下述公式进行表达：其中，Id为漏极电流，V es为栅源电压，V th为开启电压，I Dsat为漏极饱和电流，V DS为漏源 电压，VDsat为漏极饱和电压，λ为沟道长度调制系数。4. 如权利要求3所述的SiC MOSFET仿真模型的建模方法，其特征在于，通过以下公式 获取所述漏极饱和电压VDsat和所述漏极饱和电流I Dsat:其中，B和η为饱和区曲线的特性参数，K和p为线性区曲线的特性参数。5. 如权利要求4所述的SiC MOSFET仿真模型的建模方法，其特征在于，每隔第一电 压阈值从所述Datasheet提供的转移特性曲线中获取第一预设个数的采样点以及从所述 Datasheet提供的输出特性曲线中获取第二预设个数的采样点，并根据所述第一预设个数 的采样点和所述第二预设个数的采样点，通过数学拟合软件进行迭代运算，以获取所述压 控电流源模型化中的未知参数。6. 如权利要求1所述的SiC MOSFET仿真模型的建模方法，其特征在于，在步骤S3中， 通过获取所述第一模型中的栅源电容Ces的容值、所述第一模型中的漏源电容Cds的容值以 及所述第一模型中的栅漏电容Cra的容值以获得所述SiC MOSFET的动态仿真模型。7. 如权利要求6所述的SiC MOSFET仿真模型的建模方法，其特征在于，所述栅源电容 〇^的容值和所述漏源电容C DS的容值均为常数。8. 如权利要求6所述的SiC MOSFET仿真模型的建模方法，其特征在于，通过对所述第 一模型中的所述栅漏电容Cra进行建模以获得第二模型，并根据所述第二模型获取所述栅 漏电容(^的容值。9. 如权利要求8所述的SiC MOSFET仿真模型的建模方法，其特征在于，所述第二模型 以下述公式进行表达：其中，k (Vra)为开关函数，Cg为变值电容，C eD为栅漏电容，C eDM为恒值电容，b = ΦΒ，c = 1-m，Qd为二极管存储的电荷，m为电容梯度因子，Φ D为二极管自建电势。10.如权利要求9所述的SiC MOSFET仿真模型的建模方法，其特征在于，每隔第一电压 阈值从所述Datasheet提供的C-Vds曲线中获取第三预设个数的采样点，并通过数学拟合软 件进行拟合运算以获取所述第二模型中的未知参数。
【专利摘要】本发明公开了一种碳化硅SiC MOSFET仿真模型的建模方法，包括以下步骤：采用等效电路建模的方法对SiC MOSFET进行建模以获得第一模型；根据SiC MOSFET的Datasheet提供的转移特性曲线和输出特性曲线以及第一模型对SiC MOSFET的静态特性进行建模以获得SiC MOSFET的静态仿真模型；以及根据Datasheet提供的C-VDS曲线以及第一模型对SiC MOSFET的动态特性进行建模以获得SiC MOSFET的动态仿真模型。通过该建模方法能够建立更为精确的SiC MOSFET仿真模型，并且建模方法具有通用性。
【IPC分类】G06F17/50
【公开号】CN104899350
【申请号】CN201510203136
【发明人】李虹, 徐艳明, 郑琼林, 杨志昌, 林飞, 杨中平, 郭希铮, 游小杰, 孙湖
【申请人】北京交通大学
【公开日】2015年9月9日
【申请日】2015年4月27日
最新回复(0)