一种源极驱动电路及其驱动方法、显示装置的制造方法
一种源极驱动电路及其驱动方法、显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种源极驱动电路及其驱动方法、显示装置。
【背景技术】
[0002]显示装置包括阵列基板、源极驱动电路和栅极驱动电路。具体地，阵列基板上设置有纵横交错的栅线和数据线，以及薄膜晶体管和像素电极。其中，栅线连接栅极驱动电路，数据线连接源极驱动电路，薄膜晶体管的栅极连接栅线，源极连接数据线，漏极连接像素电极。
[0003]具有上述结构的显示装置的显示过程如下:栅极驱动电路对栅线进行逐行扫描，以使得薄膜晶体管逐行开启；同时，源极驱动电路向所有数据线同时输出显示数据信号，显示数据信号通过数据线传输至开启的薄膜晶体管的源极，并通过薄膜晶体管的漏极加载至像素电极上，以实现对像素电极的充电。
[0004]本申请的发明人发现，在上述显示过程中，在准备对一个像素电极进行充电至该像素电极充电完成的过程中，源极驱动电路一直向数据线输出显示数据信号，导致源极驱动电路的功耗较大，显示装置的功耗较大。
【发明内容】
[0005]本发明的目的在于提供一种源极驱动电路及其驱动方法，能够降低源极驱动电路的功耗，从而降低显示装置的功耗。
[0006]为达到上述目的，本发明采用如下技术方案:
[0007]一方面，本发明提供了一种源极驱动电路的驱动方法，包括:在准备对一个像素电极进行充电时，所述源极驱动电路输出显示数据信号，直至所述显示数据信号到达目标值时，所述源极驱动电路停止输出显示数据信号，所述显示数据信号到达所述目标值的时间早于所述一个像素电极充电完成的时间，直至准备对下一个像素电极进行充电时，所述源极驱动电路恢复输出显示数据信号。
[0008]在本发明提供的源极驱动电路的驱动方法中，在准备对一个像素电极进行充电时，源极驱动电路输出显示数据信号，直至显示数据信号到达目标值时，源极驱动电路停止输出显示数据信号，直至准备对下一个像素电极进行充电时，源极驱动电路恢复输出显示数据信号，由于显示数据信号到达目标值的时间早于一个像素电极充电完成的时间，从而使得在显示装置的显示过程中，源极驱动电路并非一直持续输出显示数据信号，而是在一部分时间内输出显示数据信号，从而缩短了源极驱动电路输出显示数据信号的时间，降低了源极驱动电路的功耗，从而降低了显示装置的功耗。
[0009]另一方面，本发明还提供一种源极驱动电路，包括:输出缓冲器，所述输出缓冲器的输出端与数据线连接，在准备对一个像素电极进行充电时，所述输出缓冲器向所述数据线输出显示数据信号，直至所述显示数据信号到达目标值时，所述输出缓冲器停止输出显示数据信号，所述显示数据信号到达所述目标值的时间早于所述一个像素电极充电完成的时间，直至准备对下一个像素电极进行充电时，所述输出缓冲器恢复输出显示数据信号。
[0010]在本发明提供的源极驱动电路中，设置了与数据线连接的输出缓冲器，在准备对一个像素电极进行充电时，利用输出缓冲器向数据线输出显示数据信号，直至显示数据信号到达目标值时，输出缓冲器停止输出显示数据信号，直至准备对下一个像素电极进行充电时，输出缓冲器恢复输出显示数据信号，由于显示数据信号到达目标值的时间早于一个像素电极充电完成的时间，从而使得在显示装置的显示过程中，源极驱动电路并非一直持续输出显示数据信号，而是在一部分时间内输出显示数据信号，从而缩短了源极驱动电路输出显示数据信号的时间，降低了源极驱动电路的功耗，从而降低了显示装置的功耗。
[0011]再一方面，本发明还提供了一种显示装置，该显示装置包括以上所述的源极驱动电路。该显示装置具有和上述源极驱动电路一样的有益效果，此处不再进行赘述。
【附图说明】
[0012]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0013]图1为本发明实施例中的显示数据信号的时序图；
[0014]图2为现有技术中的显示数据信号的时序图；
[0015]图3为本发明实施例中的显示数据信号、栅极驱动信号以及像素电极电压的时序图；
[0016]图4为本发明实施例中的一个像素的等效电路图；
[0017]图5为本发明实施例中的启停控制信号和显示数据信号的时序图；
[0018]图6为本发明实施例中的源极驱动电路的结构示意图。
[0019]附图标记:
[0020]1-输出缓冲器， 2-启停控制开关， 3-数模转换器，
[0021]4-电平移位器， 5-栓锁电路，6-移位寄存器。
【具体实施方式】
[0022]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
[0023]实施例一
[0024]本发明实施例提供一种源极驱动电路的驱动方法，该源极驱动电路的驱动方法包括:在准备对一个像素电极进行充电时，源极驱动电路输出显示数据信号，直至显示数据信号到达目标值时，源极驱动电路停止输出显示数据信号，显示数据信号到达目标值的时间早于一个像素电极充电完成的时间，直至准备对下一个像素电极进行充电时，源极驱动电路恢复输出显示数据信号。
[0025]源极驱动电路输出的显示数据信号的时序图如图1所示，在图1中，准备对像素电极进行充电至该像素电极充电完成的过程为a，该过程a分为两个时间段，在第一时间段al内，源极驱动电路输出显示数据信号Vdata，图1中以实线表示，在第二时间段a2内，源极驱动电路不输出显示数据信号Vdata，图1中以虚线表示，其中，第一时间段al和第二时间段a2的分界线00’为显示数据信号Vdata到达目标值的时间。
[0026]需要说明的是，上述“目标值”指的是对一个像素电极进行充电所需要的充电电压。
[0027]为了便于本领域技术人员理解本发明实施例中的驱动方法的优势，下面结合本发明实施例中源极驱动电路输出的显示数据信号Vdata的时序图以及现有技术中源极驱动电路输出的显示数据信号Vdata的时序图进行描述。
[0028]具体地，采用现有技术的驱动方法驱动源极驱动电路时，源极驱动电路输出的显示数据信号的时序图如图2所示，从图2中可以明确看出，在准备对像素电极进行充电至该像素电极充电完成的过程a中，源极驱动电路持续输出显示数据信号Vdata，使得源极驱动电路输出显示数据信号Vdata的时间较长，从而使得源极驱动电路的功耗较大，显示装置的功耗较大。而采用本发明实施例提供的驱动方法驱动源极驱动电路时，源极驱动电路输出的显示数据信号Vdata的时序图如图1所示，从图1中可以明确看出，在准备对像素电极进行充电至该像素电极充电完成的过程a中，源极驱动电路仅在一部分时间内输出显示数据信号Vdata，即仅在显示数据信号Vdata达到目标值之前输出显示数据信号Vdata，源极驱动电路输出显示数据信号Vdata的时间明显短于现有技术中的源极驱动电路输出显示数据信号Vdata的时间，从而能够有效降低源极驱动电路的功耗，进而有效降低显示装置的功耗。
[0029]示例性地，在上述过程a中，本发明实施例中栅极驱动信号Vgate、像素电极电压Vpixel以及显示数据信号Vdata之间的关系如图3所示，在显示数据信号Vdata到达目标值之前，栅极驱动信号Vgate为低电平，使得与该像素电极连接的薄膜晶体管关闭，显示数据信号Vdata无法传输至像素电极，像素电极未进行充电，在显示数据信号Vdata到达目标值时，栅极驱动信号Vgate变为高电平，使得与该像素电极连接的薄膜晶体管导通，显示数据信号Vdata能够传输至像素电极，进而使得像素电极开始进行充电，且源极驱动电路输出的显示数据信号Vdata到达目标值时，源极驱动电路停止输出显示数据信号Vdata。
[0030]由图3可以看出，虽然本发明实施例提供的源极驱动电路的驱动方法中，在准备对像素电极进行充电时，源极驱动电路输出显示数据信号Vdata，直至显示数据信号Vdata到达目标值时，源极驱动电路停止输出显示数据信号Vdata，显示数据信号Vdata到达目标值的时间早于像素电极充电完成的时间，但像素电极的充电效果未受影响(图3中像素电极电压Vpixel的电压降为栅极驱动信号变为低电平时，薄膜晶体管关闭时的漏电流引起，与像素电极的充电效果无关)。其具体原因如下:如图4所示，阵列基板上的像素电极与公共电极形成像素电容Cpixel，阵列基板上的公共电极线与数据线之间形成寄生电容Csc，阵列基板上的栅线与数据线之间形成寄生电容Csg，在源极驱动电路向数据线输出显示数据信号Vdata的过程中，不仅能够对像素电容Cpixel进行充电，还能够对寄生电容Csc以及寄生电容Csg进行充电，当源极驱动电路停止向数据线输出显示数据信号Vdata后，寄生电容Csc以及寄生电容Csg会放电，进而继续为像素电容Cpixel充电。由于寄生电容Csc以及寄生电容Csg的电容量一般在pF量级，像素电容Cpixel的电容量一般在fF量级，寄生电容Csc以及寄生电容Csg的电容量远大于像素电容Cpixel的电容量，因此，当源极驱动电路停止向数据线输出显示数据信号Vdata后，寄生电容Csc和寄生电容Csg释放的电量足以维持像素电容Cpixel的正常充电，进而实现显示装置的正常显示。
[0031]在本实施例提供的源极驱动电路的驱动方法中，如图5所示，可以通过启停控制信号Vc控制源极驱动电路是否输出显示数据信号Vdata。具体为，在对一个像素电极进行充电的过程中，首先，通过启停控制信号Vc控制源极驱动电路输出显示数据信号Vdata，直至显示数据信号到达目标值，其次，通过改变启停控制信号Vc的电平以控制源极驱动电路停止输出显示数据信号Vdata，直至对下一个像素电极进行充电时，再通过改变启停控制信号Vc的电平以控制源极驱动电路恢复输出显示数据信号Vdata。
[0032]进一步地，如图5所示，通过启停控制信号控制源极驱动电路是否输出显示数据信号Vdata的步骤具体包括:启停控制信号Vc包括第一电平和第二电平，启停控制信号Vc为第一电平时， 源极驱动电路输出显示数据信号Vdata;启停控制信号Vc为第二电平时，源极驱动电路不输出显示数据信号Vdata。示例性地，启停控制信号可以通过控制启停控制开关的导通和关闭，以控制源极驱动电路是否输出显示数据信号Vdata。当启停控制开关为N型薄膜晶体管时，第一电平为高电平，第二电平为低电平，当启停控制开关为P型薄膜晶体管时，第一电平为低电平，第二电平为高电平，以使得在启停控制信号为第一电平时，启停控制开关导通，源极驱动电路输出显示数据信号，启停控制信号为第二电平时，启停控制开关关闭，源极驱动电路不输出显示数据信号。
[0033]需要说明的是，启停控制信号只是控制源极驱动电路是否输出显示数据信号的一种方式，控制源极驱动电路是否输出显示数据信号还可以有多种方式，本领域技术人员可以根据实际需要进行选择。
[0034]在本发明提供的源极驱动电路的驱动方法中，在准备对一个像素电极进行充电时，源极驱动电路输出显示数据信号，直至显示数据信号到达目标值时，源极驱动电路停止输出显示数据信号，直至准备对下一个像素电极进行充电时，源极驱动电路恢复输出显示数据信号，由于显示数据信号到达目标值的时间早于一个像素电极充电完成的时间，从而使得在显示装置的显示过程中，源极驱动电路并非一直持续输出显示数据信号，而是在一部分时间内输出显示数据信号，从而缩短了源极驱动电路输出显示数据信号的时间，降低了源极驱动电路的功耗，从而降低了显示装置的功耗。
[0035]实施例二
[0036]本发明实施例提供了一种应用实施例一中所述的源极驱动电路的驱动方法驱动的源极驱动电路，如图6所示，该源极驱动电路包括:输出缓冲器1，输出缓冲器I的输出端与数据线连接，在准备对一个像素电极进行充电的过程中，输出缓冲器I向数据线输出显示数据信号，直至显示数据信号到达目标值时，输出缓冲器I停止输出显示数据信号，显示数据信号到达目标值的时间早于一个像素电极充电完成的时间，直至准备对下一个像素电极进行充电时，输出缓冲器I恢复输出显示数据信号。
[0037]需要指出的是，本发明实施例中提到的某两个部件相互连接，应理解为该两个部件之间存在信号传递关系，且信号在传递过程中可能经过处理，不应狭隘地理解为该两个部件仅通过导线连接。
[0038]上述的源极驱动电路用于显示时，显示数据信号到达输出缓冲器I之前，由于信号的振幅较小，不适合直接用于驱动像素电极，因而，该显示数据信号在经过输出缓冲器I时，被放大化处理，从而转化为适合于驱动像素电极的信号，随后，该显示数据信号通过数据线加载至像素电极。
[0039]为了便于对输出缓冲器I是否输出显示数据信号进行控制，如图6所示，本发明实施例中的源极驱动电路还包括启停控制开关2，启停控制开关2用于根据启停控制信号控制输出缓冲器I是否向数据线输出显示数据信号。示例性地，本发明实施例中的源极驱动电路还可以包括启停控制信号输入端，启停控制信号输入端用于输入启停控制信号。
[0040]示例性地，启停控制开关2为薄膜晶体管，薄膜晶体管的栅极用于接收启停控制信号。进一步地，启停控制信号包括第一电平和第二电平，薄膜晶体管为N型时，第一电平为高电平，第二电平为低电平，当薄膜晶体管为P型时，第一电平为低电平，第二电平为高电平，以使得在启停控制信号为第一电平时，启停控制开关2导通，源极驱动电路输出显示数据信号，当启停控制信号为第二电平时，启停控制开关2关闭，源极驱动电路不输出显示数据信号。
[0041]需要说明的是，在具体实施时，启停控制开关2只要安装在显示数据信号的传输路径上，能够在显示数据信号的传输路径上形成高阻抗(H1-Z)区域，以阻碍显示数据信号的传输，进而能够控制源极驱动电路是否输出显示数据信号即可。本发明实施例中优选将启停控制开关2连接于输出缓冲器I的输出端与数据线之间，从而使得只需要在现有技术中的源极驱动电路的输出端与数据线之间连接启停控制开关6即可构成本发明实施例中的源极驱动电路，操作简单且制作成本低。此时，当启停控制开关6为薄膜晶体管时，还可以将启停控制开关6直接形成于阵列基板的周边区域上，启停控制开关6可以和阵列基板上的其他结构同时形成，从而能够进一步简化本发明实施例中的源极驱动电路的制作工艺，降低本发明实施例中的源极驱动电路的制作成本。
[0042]此外，如图6所示，源极驱动电路还包括数模转换器3、电平移位器4、栓锁电路5和移位寄存器6，其中，数模转换器3的输出端连接输出缓冲器I的输入端，数模转换器3的输入端连接电平移位器4的输出端，电平移位器4的输入端连接栓锁电路5的输出端，栓锁电路5的输入端连接移位寄存器6的输出端。
[0043]其中，移位寄存器6用于产生时序的采样信号；栓锁电路5用于在采样信号的控制下，顺序地对待显示行的图像数据进行采样，并锁存采样得到的该行的数字化形式的第一图像数据；电平移位器4用于对该第一图像数据进行电位调整，进而输出数字化形式的第二图像数据；数模转换器3用于将数字化形式的第二图像数据转化成模拟电压；输出缓冲器I用于对模拟电压进行放大并输出。上述输出缓冲器1、数模转换器3、电平移位器4、栓锁电路5和移位寄存器6的具体结构可参考现有技术，此处不做赘述。
[0044]在本发明提供的源极驱动电路中，设置了与数据线连接的输出缓冲器，在准备对一个像素电极进行充电时，利用输出缓冲器向数据线输出显示数据信号，直至显示数据信号到达目标值时，输出缓冲器停止输出显示数据信号，直至准备对下一个像素电极进行充电时，输出缓冲器恢复输出显示数据信号，由于显示数据信号到达目标值的时间早于一个像素电极充电完成的时间，从而使得在显示装置的显示过程中，源极驱动电路并非一直持续输出显示数据信号，而是在一部分时间内输出显示数据信号，从而缩短了源极驱动电路输出显示数据信号的时间，降低了源极驱动电路的功耗，从而降低了显示装置的功耗。
[0045]此外，本发明还提供了一种显示装置，该显示装置包括以上所述的源极驱动电路。该显示装置具有和上述源极驱动电路一样的有益效果，此处不再进行赘述。该显示装置可以为:液晶面板、电子纸、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
[0046]本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于设备实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
[0047]以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
【主权项】
1.一种源极驱动电路的驱动方法，其特征在于，包括:在准备对一个像素电极进行充电时，所述源极驱动电路输出显示数据信号，直至显示数据信号到达目标值时，所述源极驱动电路停止输出显示数据信号，所述显示数据信号到达所述目标值的时间早于所述一个像素电极充电完成的时间，直至准备对下一个像素电极进行时，所述源极驱动电路恢复输出显示数据信号。2.根据权利要求1所述的源极驱动电路的驱动方法，其特征在于，所述源极驱动电路的驱动方法包括:通过启停控制信号控制所述源极驱动电路是否输出显示数据信号。3.根据权利要求2所述的源极驱动电路的驱动方法，其特征在于，所述通过启停控制信号控制所述源极驱动电路是否输出显示数据信号的步骤具体包括:所述启停控制信号包括第一电平和第二电平，所述启停控制信号为所述第一电平时，所述源极驱动电路输出显示数据信号；所述启停控制信号为所述第二电平时，所述源极驱动电路不输出显示数据信号。4.一种源极驱动电路，其特征在于，包括输出缓冲器，所述输出缓冲器的输出端与数据线连接，在准备对一个像素电极进行充电时，所述输出缓冲器向所述数据线输出显示数据信号，直至所述显示数据信号到达目标值时，所述输出缓冲器停止输出显示数据信号，所述显示数据信号到达所述目标值的时间早于所述一个像素电极充电完成的时间，直至准备对下一个像素电极进行充电时，所述输出缓冲器恢复输出显示数据信号。5.根据权利要求4所述的源极驱动电路，其特征在于，所述源极驱动电路还包括启停控制开关，所述启停控制开关用于根据启停控制信号控制所述输出缓冲器是否向所述数据线输出显示数据信号。6.根据权利要求5所述的源极驱动电路，其特征在于，所述启停控制开关为薄膜晶体管，所述薄膜晶体管的栅极用于接收所述启停控制信号。7.根据权利要求6所述的源极驱动电路，其特征在于，所述启停控制信号包括第一电平和第二电平，所述薄膜晶体管为N型时，所述第一电平为高电平，所述第二电平为低电平；所述薄膜晶体管为P型时，所述第一电平为低电平，所述第二电平为高电平。8.根据权利要求4-7任一项所述的源极驱动电路，其特征在于，所述启停控制开关连接于所述输出缓冲器的输出端与所述数据线之间。9.根据权利要求4所述的源极驱动电路，其特征在于，还包括数模转换器、电平移位器、栓锁电路和移位寄存器，其中，所述数模转换器的输出端连接所述输出缓冲器的输入端，所述数模转换器的输入端连接所述电平移位器的输出端，所述电平移位器的输入端连接所述栓锁电路的输出端，所述栓锁电路的输入端连接所述移位寄存器的输出端。10.一种显示装置，其特征在于，包括如权利要求4-9任一项所述的源极驱动电路。
【专利摘要】本发明公开了一种源极驱动电路及其驱动方法、显示装置，涉及显示技术领域，能够降低源极驱动电路的功耗，从而降低显示装置的功耗。该源极驱动电路的驱动方法包括：在准备对一个像素电极进行充电时，所述源极驱动电路输出显示数据信号，直至显示数据信号到达目标值时，所述源极驱动电路停止输出显示数据信号，所述显示数据信号到达所述目标值的时间早于所述一个像素电极充电完成的时间，直至准备对下一个像素电极进行时，所述源极驱动电路恢复输出显示数据信号。该源极驱动电路的驱动方法用于驱动源极驱动电路。
【IPC分类】G09G3/36, G09G3/20
【公开号】CN104900180
【申请号】CN201510379849
【发明人】尹世昌
【申请人】京东方科技集团股份有限公司
【公开日】2015年9月9日
【申请日】2015年7月1日
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种源极驱动电路及其驱动方法、显示装置。
【背景技术】
[0002]显示装置包括阵列基板、源极驱动电路和栅极驱动电路。具体地，阵列基板上设置有纵横交错的栅线和数据线，以及薄膜晶体管和像素电极。其中，栅线连接栅极驱动电路，数据线连接源极驱动电路，薄膜晶体管的栅极连接栅线，源极连接数据线，漏极连接像素电极。
[0003]具有上述结构的显示装置的显示过程如下:栅极驱动电路对栅线进行逐行扫描，以使得薄膜晶体管逐行开启；同时，源极驱动电路向所有数据线同时输出显示数据信号，显示数据信号通过数据线传输至开启的薄膜晶体管的源极，并通过薄膜晶体管的漏极加载至像素电极上，以实现对像素电极的充电。
[0004]本申请的发明人发现，在上述显示过程中，在准备对一个像素电极进行充电至该像素电极充电完成的过程中，源极驱动电路一直向数据线输出显示数据信号，导致源极驱动电路的功耗较大，显示装置的功耗较大。
【发明内容】
[0005]本发明的目的在于提供一种源极驱动电路及其驱动方法，能够降低源极驱动电路的功耗，从而降低显示装置的功耗。
[0006]为达到上述目的，本发明采用如下技术方案:
[0007]一方面，本发明提供了一种源极驱动电路的驱动方法，包括:在准备对一个像素电极进行充电时，所述源极驱动电路输出显示数据信号，直至所述显示数据信号到达目标值时，所述源极驱动电路停止输出显示数据信号，所述显示数据信号到达所述目标值的时间早于所述一个像素电极充电完成的时间，直至准备对下一个像素电极进行充电时，所述源极驱动电路恢复输出显示数据信号。
[0008]在本发明提供的源极驱动电路的驱动方法中，在准备对一个像素电极进行充电时，源极驱动电路输出显示数据信号，直至显示数据信号到达目标值时，源极驱动电路停止输出显示数据信号，直至准备对下一个像素电极进行充电时，源极驱动电路恢复输出显示数据信号，由于显示数据信号到达目标值的时间早于一个像素电极充电完成的时间，从而使得在显示装置的显示过程中，源极驱动电路并非一直持续输出显示数据信号，而是在一部分时间内输出显示数据信号，从而缩短了源极驱动电路输出显示数据信号的时间，降低了源极驱动电路的功耗，从而降低了显示装置的功耗。
[0009]另一方面，本发明还提供一种源极驱动电路，包括:输出缓冲器，所述输出缓冲器的输出端与数据线连接，在准备对一个像素电极进行充电时，所述输出缓冲器向所述数据线输出显示数据信号，直至所述显示数据信号到达目标值时，所述输出缓冲器停止输出显示数据信号，所述显示数据信号到达所述目标值的时间早于所述一个像素电极充电完成的时间，直至准备对下一个像素电极进行充电时，所述输出缓冲器恢复输出显示数据信号。
[0010]在本发明提供的源极驱动电路中，设置了与数据线连接的输出缓冲器，在准备对一个像素电极进行充电时，利用输出缓冲器向数据线输出显示数据信号，直至显示数据信号到达目标值时，输出缓冲器停止输出显示数据信号，直至准备对下一个像素电极进行充电时，输出缓冲器恢复输出显示数据信号，由于显示数据信号到达目标值的时间早于一个像素电极充电完成的时间，从而使得在显示装置的显示过程中，源极驱动电路并非一直持续输出显示数据信号，而是在一部分时间内输出显示数据信号，从而缩短了源极驱动电路输出显示数据信号的时间，降低了源极驱动电路的功耗，从而降低了显示装置的功耗。
[0011]再一方面，本发明还提供了一种显示装置，该显示装置包括以上所述的源极驱动电路。该显示装置具有和上述源极驱动电路一样的有益效果，此处不再进行赘述。
【附图说明】
[0012]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0013]图1为本发明实施例中的显示数据信号的时序图；
[0014]图2为现有技术中的显示数据信号的时序图；
[0015]图3为本发明实施例中的显示数据信号、栅极驱动信号以及像素电极电压的时序图；
[0016]图4为本发明实施例中的一个像素的等效电路图；
[0017]图5为本发明实施例中的启停控制信号和显示数据信号的时序图；
[0018]图6为本发明实施例中的源极驱动电路的结构示意图。
[0019]附图标记:
[0020]1-输出缓冲器， 2-启停控制开关， 3-数模转换器，
[0021]4-电平移位器， 5-栓锁电路，6-移位寄存器。
【具体实施方式】
[0022]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
[0023]实施例一
[0024]本发明实施例提供一种源极驱动电路的驱动方法，该源极驱动电路的驱动方法包括:在准备对一个像素电极进行充电时，源极驱动电路输出显示数据信号，直至显示数据信号到达目标值时，源极驱动电路停止输出显示数据信号，显示数据信号到达目标值的时间早于一个像素电极充电完成的时间，直至准备对下一个像素电极进行充电时，源极驱动电路恢复输出显示数据信号。
[0025]源极驱动电路输出的显示数据信号的时序图如图1所示，在图1中，准备对像素电极进行充电至该像素电极充电完成的过程为a，该过程a分为两个时间段，在第一时间段al内，源极驱动电路输出显示数据信号Vdata，图1中以实线表示，在第二时间段a2内，源极驱动电路不输出显示数据信号Vdata，图1中以虚线表示，其中，第一时间段al和第二时间段a2的分界线00’为显示数据信号Vdata到达目标值的时间。
[0026]需要说明的是，上述“目标值”指的是对一个像素电极进行充电所需要的充电电压。
[0027]为了便于本领域技术人员理解本发明实施例中的驱动方法的优势，下面结合本发明实施例中源极驱动电路输出的显示数据信号Vdata的时序图以及现有技术中源极驱动电路输出的显示数据信号Vdata的时序图进行描述。
[0028]具体地，采用现有技术的驱动方法驱动源极驱动电路时，源极驱动电路输出的显示数据信号的时序图如图2所示，从图2中可以明确看出，在准备对像素电极进行充电至该像素电极充电完成的过程a中，源极驱动电路持续输出显示数据信号Vdata，使得源极驱动电路输出显示数据信号Vdata的时间较长，从而使得源极驱动电路的功耗较大，显示装置的功耗较大。而采用本发明实施例提供的驱动方法驱动源极驱动电路时，源极驱动电路输出的显示数据信号Vdata的时序图如图1所示，从图1中可以明确看出，在准备对像素电极进行充电至该像素电极充电完成的过程a中，源极驱动电路仅在一部分时间内输出显示数据信号Vdata，即仅在显示数据信号Vdata达到目标值之前输出显示数据信号Vdata，源极驱动电路输出显示数据信号Vdata的时间明显短于现有技术中的源极驱动电路输出显示数据信号Vdata的时间，从而能够有效降低源极驱动电路的功耗，进而有效降低显示装置的功耗。
[0029]示例性地，在上述过程a中，本发明实施例中栅极驱动信号Vgate、像素电极电压Vpixel以及显示数据信号Vdata之间的关系如图3所示，在显示数据信号Vdata到达目标值之前，栅极驱动信号Vgate为低电平，使得与该像素电极连接的薄膜晶体管关闭，显示数据信号Vdata无法传输至像素电极，像素电极未进行充电，在显示数据信号Vdata到达目标值时，栅极驱动信号Vgate变为高电平，使得与该像素电极连接的薄膜晶体管导通，显示数据信号Vdata能够传输至像素电极，进而使得像素电极开始进行充电，且源极驱动电路输出的显示数据信号Vdata到达目标值时，源极驱动电路停止输出显示数据信号Vdata。
[0030]由图3可以看出，虽然本发明实施例提供的源极驱动电路的驱动方法中，在准备对像素电极进行充电时，源极驱动电路输出显示数据信号Vdata，直至显示数据信号Vdata到达目标值时，源极驱动电路停止输出显示数据信号Vdata，显示数据信号Vdata到达目标值的时间早于像素电极充电完成的时间，但像素电极的充电效果未受影响(图3中像素电极电压Vpixel的电压降为栅极驱动信号变为低电平时，薄膜晶体管关闭时的漏电流引起，与像素电极的充电效果无关)。其具体原因如下:如图4所示，阵列基板上的像素电极与公共电极形成像素电容Cpixel，阵列基板上的公共电极线与数据线之间形成寄生电容Csc，阵列基板上的栅线与数据线之间形成寄生电容Csg，在源极驱动电路向数据线输出显示数据信号Vdata的过程中，不仅能够对像素电容Cpixel进行充电，还能够对寄生电容Csc以及寄生电容Csg进行充电，当源极驱动电路停止向数据线输出显示数据信号Vdata后，寄生电容Csc以及寄生电容Csg会放电，进而继续为像素电容Cpixel充电。由于寄生电容Csc以及寄生电容Csg的电容量一般在pF量级，像素电容Cpixel的电容量一般在fF量级，寄生电容Csc以及寄生电容Csg的电容量远大于像素电容Cpixel的电容量，因此，当源极驱动电路停止向数据线输出显示数据信号Vdata后，寄生电容Csc和寄生电容Csg释放的电量足以维持像素电容Cpixel的正常充电，进而实现显示装置的正常显示。
[0031]在本实施例提供的源极驱动电路的驱动方法中，如图5所示，可以通过启停控制信号Vc控制源极驱动电路是否输出显示数据信号Vdata。具体为，在对一个像素电极进行充电的过程中，首先，通过启停控制信号Vc控制源极驱动电路输出显示数据信号Vdata，直至显示数据信号到达目标值，其次，通过改变启停控制信号Vc的电平以控制源极驱动电路停止输出显示数据信号Vdata，直至对下一个像素电极进行充电时，再通过改变启停控制信号Vc的电平以控制源极驱动电路恢复输出显示数据信号Vdata。
[0032]进一步地，如图5所示，通过启停控制信号控制源极驱动电路是否输出显示数据信号Vdata的步骤具体包括:启停控制信号Vc包括第一电平和第二电平，启停控制信号Vc为第一电平时， 源极驱动电路输出显示数据信号Vdata;启停控制信号Vc为第二电平时，源极驱动电路不输出显示数据信号Vdata。示例性地，启停控制信号可以通过控制启停控制开关的导通和关闭，以控制源极驱动电路是否输出显示数据信号Vdata。当启停控制开关为N型薄膜晶体管时，第一电平为高电平，第二电平为低电平，当启停控制开关为P型薄膜晶体管时，第一电平为低电平，第二电平为高电平，以使得在启停控制信号为第一电平时，启停控制开关导通，源极驱动电路输出显示数据信号，启停控制信号为第二电平时，启停控制开关关闭，源极驱动电路不输出显示数据信号。
[0033]需要说明的是，启停控制信号只是控制源极驱动电路是否输出显示数据信号的一种方式，控制源极驱动电路是否输出显示数据信号还可以有多种方式，本领域技术人员可以根据实际需要进行选择。
[0034]在本发明提供的源极驱动电路的驱动方法中，在准备对一个像素电极进行充电时，源极驱动电路输出显示数据信号，直至显示数据信号到达目标值时，源极驱动电路停止输出显示数据信号，直至准备对下一个像素电极进行充电时，源极驱动电路恢复输出显示数据信号，由于显示数据信号到达目标值的时间早于一个像素电极充电完成的时间，从而使得在显示装置的显示过程中，源极驱动电路并非一直持续输出显示数据信号，而是在一部分时间内输出显示数据信号，从而缩短了源极驱动电路输出显示数据信号的时间，降低了源极驱动电路的功耗，从而降低了显示装置的功耗。
[0035]实施例二
[0036]本发明实施例提供了一种应用实施例一中所述的源极驱动电路的驱动方法驱动的源极驱动电路，如图6所示，该源极驱动电路包括:输出缓冲器1，输出缓冲器I的输出端与数据线连接，在准备对一个像素电极进行充电的过程中，输出缓冲器I向数据线输出显示数据信号，直至显示数据信号到达目标值时，输出缓冲器I停止输出显示数据信号，显示数据信号到达目标值的时间早于一个像素电极充电完成的时间，直至准备对下一个像素电极进行充电时，输出缓冲器I恢复输出显示数据信号。
[0037]需要指出的是，本发明实施例中提到的某两个部件相互连接，应理解为该两个部件之间存在信号传递关系，且信号在传递过程中可能经过处理，不应狭隘地理解为该两个部件仅通过导线连接。
[0038]上述的源极驱动电路用于显示时，显示数据信号到达输出缓冲器I之前，由于信号的振幅较小，不适合直接用于驱动像素电极，因而，该显示数据信号在经过输出缓冲器I时，被放大化处理，从而转化为适合于驱动像素电极的信号，随后，该显示数据信号通过数据线加载至像素电极。
[0039]为了便于对输出缓冲器I是否输出显示数据信号进行控制，如图6所示，本发明实施例中的源极驱动电路还包括启停控制开关2，启停控制开关2用于根据启停控制信号控制输出缓冲器I是否向数据线输出显示数据信号。示例性地，本发明实施例中的源极驱动电路还可以包括启停控制信号输入端，启停控制信号输入端用于输入启停控制信号。
[0040]示例性地，启停控制开关2为薄膜晶体管，薄膜晶体管的栅极用于接收启停控制信号。进一步地，启停控制信号包括第一电平和第二电平，薄膜晶体管为N型时，第一电平为高电平，第二电平为低电平，当薄膜晶体管为P型时，第一电平为低电平，第二电平为高电平，以使得在启停控制信号为第一电平时，启停控制开关2导通，源极驱动电路输出显示数据信号，当启停控制信号为第二电平时，启停控制开关2关闭，源极驱动电路不输出显示数据信号。
[0041]需要说明的是，在具体实施时，启停控制开关2只要安装在显示数据信号的传输路径上，能够在显示数据信号的传输路径上形成高阻抗(H1-Z)区域，以阻碍显示数据信号的传输，进而能够控制源极驱动电路是否输出显示数据信号即可。本发明实施例中优选将启停控制开关2连接于输出缓冲器I的输出端与数据线之间，从而使得只需要在现有技术中的源极驱动电路的输出端与数据线之间连接启停控制开关6即可构成本发明实施例中的源极驱动电路，操作简单且制作成本低。此时，当启停控制开关6为薄膜晶体管时，还可以将启停控制开关6直接形成于阵列基板的周边区域上，启停控制开关6可以和阵列基板上的其他结构同时形成，从而能够进一步简化本发明实施例中的源极驱动电路的制作工艺，降低本发明实施例中的源极驱动电路的制作成本。
[0042]此外，如图6所示，源极驱动电路还包括数模转换器3、电平移位器4、栓锁电路5和移位寄存器6，其中，数模转换器3的输出端连接输出缓冲器I的输入端，数模转换器3的输入端连接电平移位器4的输出端，电平移位器4的输入端连接栓锁电路5的输出端，栓锁电路5的输入端连接移位寄存器6的输出端。
[0043]其中，移位寄存器6用于产生时序的采样信号；栓锁电路5用于在采样信号的控制下，顺序地对待显示行的图像数据进行采样，并锁存采样得到的该行的数字化形式的第一图像数据；电平移位器4用于对该第一图像数据进行电位调整，进而输出数字化形式的第二图像数据；数模转换器3用于将数字化形式的第二图像数据转化成模拟电压；输出缓冲器I用于对模拟电压进行放大并输出。上述输出缓冲器1、数模转换器3、电平移位器4、栓锁电路5和移位寄存器6的具体结构可参考现有技术，此处不做赘述。
[0044]在本发明提供的源极驱动电路中，设置了与数据线连接的输出缓冲器，在准备对一个像素电极进行充电时，利用输出缓冲器向数据线输出显示数据信号，直至显示数据信号到达目标值时，输出缓冲器停止输出显示数据信号，直至准备对下一个像素电极进行充电时，输出缓冲器恢复输出显示数据信号，由于显示数据信号到达目标值的时间早于一个像素电极充电完成的时间，从而使得在显示装置的显示过程中，源极驱动电路并非一直持续输出显示数据信号，而是在一部分时间内输出显示数据信号，从而缩短了源极驱动电路输出显示数据信号的时间，降低了源极驱动电路的功耗，从而降低了显示装置的功耗。
[0045]此外，本发明还提供了一种显示装置，该显示装置包括以上所述的源极驱动电路。该显示装置具有和上述源极驱动电路一样的有益效果，此处不再进行赘述。该显示装置可以为:液晶面板、电子纸、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
[0046]本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于设备实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
[0047]以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
【主权项】
1.一种源极驱动电路的驱动方法，其特征在于，包括:在准备对一个像素电极进行充电时，所述源极驱动电路输出显示数据信号，直至显示数据信号到达目标值时，所述源极驱动电路停止输出显示数据信号，所述显示数据信号到达所述目标值的时间早于所述一个像素电极充电完成的时间，直至准备对下一个像素电极进行时，所述源极驱动电路恢复输出显示数据信号。2.根据权利要求1所述的源极驱动电路的驱动方法，其特征在于，所述源极驱动电路的驱动方法包括:通过启停控制信号控制所述源极驱动电路是否输出显示数据信号。3.根据权利要求2所述的源极驱动电路的驱动方法，其特征在于，所述通过启停控制信号控制所述源极驱动电路是否输出显示数据信号的步骤具体包括:所述启停控制信号包括第一电平和第二电平，所述启停控制信号为所述第一电平时，所述源极驱动电路输出显示数据信号；所述启停控制信号为所述第二电平时，所述源极驱动电路不输出显示数据信号。4.一种源极驱动电路，其特征在于，包括输出缓冲器，所述输出缓冲器的输出端与数据线连接，在准备对一个像素电极进行充电时，所述输出缓冲器向所述数据线输出显示数据信号，直至所述显示数据信号到达目标值时，所述输出缓冲器停止输出显示数据信号，所述显示数据信号到达所述目标值的时间早于所述一个像素电极充电完成的时间，直至准备对下一个像素电极进行充电时，所述输出缓冲器恢复输出显示数据信号。5.根据权利要求4所述的源极驱动电路，其特征在于，所述源极驱动电路还包括启停控制开关，所述启停控制开关用于根据启停控制信号控制所述输出缓冲器是否向所述数据线输出显示数据信号。6.根据权利要求5所述的源极驱动电路，其特征在于，所述启停控制开关为薄膜晶体管，所述薄膜晶体管的栅极用于接收所述启停控制信号。7.根据权利要求6所述的源极驱动电路，其特征在于，所述启停控制信号包括第一电平和第二电平，所述薄膜晶体管为N型时，所述第一电平为高电平，所述第二电平为低电平；所述薄膜晶体管为P型时，所述第一电平为低电平，所述第二电平为高电平。8.根据权利要求4-7任一项所述的源极驱动电路，其特征在于，所述启停控制开关连接于所述输出缓冲器的输出端与所述数据线之间。9.根据权利要求4所述的源极驱动电路，其特征在于，还包括数模转换器、电平移位器、栓锁电路和移位寄存器，其中，所述数模转换器的输出端连接所述输出缓冲器的输入端，所述数模转换器的输入端连接所述电平移位器的输出端，所述电平移位器的输入端连接所述栓锁电路的输出端，所述栓锁电路的输入端连接所述移位寄存器的输出端。10.一种显示装置，其特征在于，包括如权利要求4-9任一项所述的源极驱动电路。
【专利摘要】本发明公开了一种源极驱动电路及其驱动方法、显示装置，涉及显示技术领域，能够降低源极驱动电路的功耗，从而降低显示装置的功耗。该源极驱动电路的驱动方法包括：在准备对一个像素电极进行充电时，所述源极驱动电路输出显示数据信号，直至显示数据信号到达目标值时，所述源极驱动电路停止输出显示数据信号，所述显示数据信号到达所述目标值的时间早于所述一个像素电极充电完成的时间，直至准备对下一个像素电极进行时，所述源极驱动电路恢复输出显示数据信号。该源极驱动电路的驱动方法用于驱动源极驱动电路。
【IPC分类】G09G3/36, G09G3/20
【公开号】CN104900180
【申请号】CN201510379849
【发明人】尹世昌
【申请人】京东方科技集团股份有限公司
【公开日】2015年9月9日
【申请日】2015年7月1日
最新回复(0)