一种阵列基板行驱动电路的走线结构的制作方法
一种阵列基板行驱动电路的走线结构的制作方法
【技术领域】
[0001]本发明涉及一种液晶显示装置的栅极驱动电路，尤其涉及一种阵列基板行驱动电路的走线结构。
【背景技术】
[0002]阵列基板行驱动(Gate Driver on Array，GOA)技术是直接将栅极驱动电路(GateDriver ICs)制作在阵列基板(Array Substrate)上，以代替由外接娃晶片制作的栅极驱动晶片的一种技术。通常来说，在薄膜晶体管液晶显示器(Thin Film Transistor LiquidCrystal Display，TFT-LCD)运用了 GOA技术的液晶面板叫GOA液晶。与传统的TFT-LO^g比，GOA液晶不仅可节省成本，由于省去了栅极方向的绑定工艺，从而对提升产能较为有利。
[0003]在GOA电路的制造过程中，因GOA栅极出现短路或断路、源极出现短路或断路、液晶盒(cell)里面混入了灰尘等原因，往往使面板出现不良现象，诸如短接、断线、亮点、灰度不均或灭点等。现有技术中，GOA电路内部的走线通常包含修补线(rescue line)、阵列基板的共通电极线(array com)、阵列基板的共通电极反馈线(array com FB)、高频时钟信号线(HC)、虚拟栅极(dummy gate)等多条线路，而线路繁多容易造成高频讯号干扰，影响GOA电路的信号传输。
[0004]有鉴于此，如何设计一种阵列基板行驱动电路的走线结构，以消除现有技术中的上述缺陷或不足，是业内相关技术人员亟待解决的一项课题。
【发明内容】
[0005]针对现有技术中的GOA电路因走线繁多容易形成高频讯号干扰的缺陷，本发明提供了一种新颖的GOA电路的走线结构。
[0006]依据本发明的一个方面，提供了一种GOA电路的走线结构，包括:
[0007]一待测扫描线路，位于一 GOA电路内；以及
[0008]一修补线，位于所述GOA电路内，其中，所述待测扫描线路与所述修补线至少部分重叠，藉由焊接(welding)方式电性耦接所述修补线与所述待测扫描线路，从而实现所述修补线的复用功能。
[0009]在其中的一实施例，所述GOA电路位于液晶盒的内部，且所述液晶盒的外部设有一测试电路板，其包括:一第一电阻和一第二电阻，透过所述第一电阻和所述第二电阻的投切配合以实现所述修补线的复用功能。
[0010]在其中的一实施例，当所述修补线维持正常的修线功能时，所述第一电阻与所述修补线电性接通，所述第二电阻与所述修补线电性断开，且所述待测扫描线路与所述修补线电性断开。
[0011]在其中的一实施例，当所述待测扫描线路需进行测量操作时，所述第二电阻与所述修补线电性接通，所述第一电阻与所述修补线电性断开，且所述待测扫描线路与所述修补线藉由焊接方式电性耦接。
[0012]在其中的一实施例，位于焊接区域下方的所述修补线的一部分被切断。
[0013]在其中的一实施例，所述第一电阻为零欧姆电阻。
[0014]在其中的一实施例，所述第二电阻为零欧姆电阻。
[0015]采用本发明的GOA电路的走线结构，其包括一待测扫描线路和一修补线，并且待测扫描线路与修补线至少部分重叠，该走线结构藉由焊接方式将待测扫描线路电性耦接至修补线，从而使液晶盒内的虚拟栅极走线与修补线实现共享，进而减少GOA电路中的虚拟栅极走线的数目，降低因线路繁多所引起的高频讯号干扰。相比于现有技术，本发明利用简易电路设计，透过测试电路板增设的第一电阻和第二电阻之间的投切配合来达到修补线的复用功能，当修补线维持正常的修线功能时，第一电阻与修补线电性接通而第二电阻与修补线电性断开；而待测扫描线路需进行测量操作时，第二电阻与修补线电性接通而第一电阻与修补线电性断开，且待测扫描线路与修补线藉由焊接方式电性耦接，不仅减少了 GOA电路内的走线数目，还可自由变更和选择待测扫描线路的位置，进而提升测量的灵活性。
【附图说明】
[0016]读者在参照附图阅读了本发明的【具体实施方式】以后，将会更清楚地了解本发明的各个方面。其中，
[0017]图1示出现有技术中的一种GOA电路的驱动原理示意图；
[0018]图2示出在图1的GOA电路中，采用多个虚拟栅极来测量相应的扫描线路的波形的不意图；
[0019]图3 (a)示出依据本发明的一实施方式，可降低GOA电路中的线路数目的走线结构的不意图；
[0020]图3(b)示出图3(a)的走线结构中，待测扫描线路与修补线至少部分重叠的状态示意图；
[0021]图4示出图3(a)的走线结构中，修补线作为正常修线功能时的第一电阻与第二电阻投切示意图；
[0022]图5(a)示出图3(a)的走线结构中，修补线复用为虚拟栅极在GOA电路内的走线时的第一电阻与第二电阻投切示意图；以及
[0023]图5(b)示出图5(a)的走线结构中，待测扫描线路与修补线藉由焊接方式进行电性耦接的状态示意图。
【具体实施方式】
[0024]为了使本申请所揭示的技术内容更加详尽与完备，可参照附图以及本发明的下述各种具体实施例，附图中相同的标记代表相同或相似的组件。然而，本领域的普通技术人员应当理解，下文中所提供的实施例并非用来限制本发明所涵盖的范围。此外，附图仅仅用于示意性地加以说明，并未依照其原尺寸进行绘制。
[0025]下面参照附图，对本发明各个方面的【具体实施方式】作进一步的详细描述。
[0026]图1示出现有技术中的一种GOA电路的驱动原理示意图。参照图1，该GOA电路包括多级扫描线路Scan UScan 2、…、Scan6，其中，高频时钟信号HCl输入至扫描线路Scan1，高频时钟信号HC2输入至扫描线路Scan 2，高频时钟信号HC3输入至扫描线路Scan 3，高频时钟信号HC4输入至扫描线路Scan 4，之后，高频时钟信号HCl输入至扫描线路Scan5，高频时钟信号HC2输入至扫描线路Scan 6。也就是说，高频时钟信号HCl同时输入至扫描线路Scan I和Scan 5，而高频时钟信号HC2同时输入至扫描线路Scan 2和Scan 6。
[0027]此外，前级扫描线路与后级扫描线路在控制时序上密切关联。具体而言，后级扫描线路Scan 2输出的控制信号turn off I用来关闭前级扫描线路Scan 1，后级扫描线路Scan3输出的控制信号turn off2用来关闭前级扫描线路Scan 2。类似地，后级扫描线路Scan4输出的控制信号turn off3用来关闭前级扫描线路Scan 3，后级扫描线路Scan 5输出的控制信号turn ofT4用来关闭前级扫描线路Scan 4。
[0028]图2示出在图1的GOA电路中，采用多个虚拟栅极来测量相应的扫描线路的波形的示意图。
[0029]参照图2，数字标记100表示液晶盒(cell)，102表示液晶盒100的GOA电路，200表示测试电路板(也可称为P板)。测试电路板200包括虚拟栅极202和虚拟栅极204，其中，虚拟栅极202电性耦接至GOA电路102中的对应的待测扫描线路从而测量其波形，虚拟栅极204电性耦接至GOA电路102中的对应的待测扫描线路从而测量其波形。
[0030]如前文所述，目前GOA电路内部通常包含多种类型的走线 ，诸如修补线(rescueline)、阵列基板的共通电极线(array com)、阵列基板的共通电极反馈线(array com FB)、高频时钟信号线(HC)、虚拟栅极(dummy gate)等多条线路，而线路繁多容易造成高频讯号干扰，影响GOA电路的信号传输。此外，虚拟栅极与待测扫描线路之间的线路连接一一对应，其测量方式比较死板，无法灵活测量不同扫描线路上的波形。
[0031]为了解决现有技术中的上述问题，本发明提供了一种新颖的GOA电路的走线结构。图3(a)示出依据本发明的一实施方式，可降低GOA电路中的线路数目的走线结构的示意图。图3(b)示出图3(a)的走线结构中，待测扫描线路与修补线至少部分重叠的状态示意图。
[0032]参照图3 (a)，在该实施方式中，本发明的走线结构包括一待测扫描线路104和一修补线106，均位于GOA电路内。需要说明的是，待测扫描线路104与修补线106至少部分重叠，如图3(b)所示。如此一来，本发明可藉由焊接(welding)方式将待测扫描线路104电性耦接至修补线106，使得GOA电路内的修补线106用作为虚拟栅极202在电路内的走线，进而实现修补线的复用与共享功能。
[0033]在一具体实施例，GOA电路位于液晶盒100的内部，且液晶盒100的外部设有一测试电路板200。测试电路板200包括一第一电阻Rl和一第二电阻R2，本发明透过第一电阻Rl和第二电阻R2的投切配合以实现修补线的复用功能。在此，投切配合主要是指第一电阻Rl与修补线106电性耦接或断开，第二电阻R2与修补线106电性耦接或断开。
[0034]在一具体实施例，第一电阻Rl为零欧姆电阻。或者，第二电阻R2为零欧姆电阻。这里，零欧姆电阻又称为跨接电阻器，是一种特殊用途的电阻，O欧姆电阻并非真正的阻值为零，它实际是电阻值很小的电阻。例如，当电路板设计中的两点不能用印刷电路连接时，往往在正面用跨线连接，而为了让自动贴片机和自动插件机正常工作，可使用零欧姆电阻代替跨线。从某种意义上来说，零欧姆电阻仅使用在电路板上为了调试方便或兼容设计等。
[0035]图4示出图3(a)的走线结构中，修补线作为正常修线功能时的第一电阻与第二电阻投切示意图。
[0036]参照图4，在该实施例中，修补线106用作正常的修线功能。具体地，当修补线106维持正常的修线功能时，第一电阻Rl与修补线106电性接通，第二电阻R2与修补线106电性断开。此时，待测扫描线路104与修补线106虽部分重叠，但并未施加焊接操作，因而待测扫描线路104与修补线106之间并未电性接通。
[0037]图5(a)示出图3(a)的走线结构中，修补线复用为虚拟栅极在GOA电路内的走线时的第一电阻与第二电阻投切示意图。图5(b)示出图5(a)的走线结构中，待测扫描线路与修补线藉由焊接方式进行电性耦接的状态示意图。
[0038]参照图5(a)和图5(b)，在该实施例中，修补线106复用为虚拟栅极202在GOA电路内部的走线，以测量待测扫描线路104的波形。详细而言，当待测扫描线路104需进行测量操作时，第二电阻R2与修补线106电性接通，第一电阻Rl与修补线106电性断开，且待测扫描线路104与修补线106藉由焊接方式电性耦接，如图5(b)所示。较佳地，在此情形下，还可将位于焊接区域下方的修补线104的一部分被切断。应当理解，GOA电路内的待测扫描线路104可根据实际测量需求而更换为不同的扫描线路，由于这些扫描线路与修补线104至少部分重叠，因此总是能够利用焊接操作来测量这些扫描线路中的任意一条扫描线路上的波形，进而提高了测量的灵活度。
[0039]采用本发明的GOA电路的走线结构，其包括一待测扫描线路和一修补线，并且待测扫描线路与修补线至少部分重叠，该走线结构藉由焊接方式将待测扫描线路电性耦接至修补线，从而使液晶盒内的虚拟栅极走线与修补线实现共享，进而减少GOA电路中的虚拟栅极走线的数目，降低因线路繁多所引起的高频讯号干扰。相比于现有技术，本发明利用简易电路设计，透过测试电路板增设的第一电阻和第二电阻之间的投切配合来达到修补线的复用功能，当修补线维持正常的修线功能时，第一电阻与修补线电性接通而第二电阻与修补线电性断开；而待测扫描线路需进行测量操作时，第二电阻与修补线电性接通而第一电阻与修补线电性断开，且待测扫描线路与修补线藉由焊接方式电性耦接，不仅减少了 GOA电路内的走线数目，还可自由变更和选择待测扫描线路的位置，进而提升测量的灵活性。
[0040]上文中，参照附图描述了本发明的【具体实施方式】。但是，本领域中的普通技术人员能够理解，在不偏离本发明的精神和范围的情况下，还可以对本发明的【具体实施方式】作各种变更和替换。这些变更和替换都落在本发明权利要求书所限定的范围内。
【主权项】
1.一种阵列基板行驱动(Gate driver On Array, GOA)电路的走线结构，其特征在于，该走线结构包括: 一待测扫描线路，位于一 GOA电路内；以及 一修补线，位于所述GOA电路内，其中，所述待测扫描线路与所述修补线至少部分重叠，藉由焊接(welding)方式电性親接所述修补线与所述待测扫描线路，从而实现所述修补线的复用功能。2.根据权利要求1所述的走线结构，其特征在于，所述GOA电路位于液晶盒的内部，且所述液晶盒的外部设有一测试电路板，其包括: 一第一电阻和一第二电阻，透过所述第一电阻和所述第二电阻的投切配合以实现所述修补线的复用功能。3.根据权利要求2所述的走线结构，其特征在于，当所述修补线维持正常的修线功能时，所述第一电阻与所述修补线电性接通，所述第二电阻与所述修补线电性断开，且所述待测扫描线路与所述修补线电性断开。4.根据权利要求2所述的走线结构，其特征在于，当所述待测扫描线路需进行测量操作时，所述第二电阻与所述修补线电性接通，所述第一电阻与所述修补线电性断开，且所述待测扫描线路与所述修补线藉由焊接方式电性耦接。5.根据权利要求4所述的走线结构，其特征在于，位于焊接区域下方的所述修补线的一部分被切断。6.根据权利要求2至5任意一项所述的走线结构，其特征在于，所述第一电阻为零欧姆电阻。7.根据权利要求2至5任意一项所述的走线结构，其特征在于，所述第二电阻为零欧姆电阻。
【专利摘要】本发明提供了一种GOA电路的走线结构，包括：一待测扫描线路，位于GOA电路内；以及一修补线，位于GOA电路内。待测扫描线路与修补线至少部分重叠，藉由焊接方式电性耦接修补线与待测扫描线路，从而实现修补线的复用功能。相比于现有技术，本发明藉由焊接方式将待测扫描线路电性耦接至修补线，从而使液晶盒内的虚拟栅极走线与修补线实现共享，进而减少GOA电路中的虚拟栅极走线的数目，降低因线路繁多所引起的高频讯号干扰。此外，本发明利用简易电路设计，透过测试电路板增设的第一电阻和第二电阻之间的投切配合来达到修补线的复用功能，不仅减少了GOA电路内的走线数目，还可自由变更和选择待测扫描线路的位置，进而提升测量的灵活性。
【IPC分类】G02F1/133, G09G3/36
【公开号】CN104900212
【申请号】CN201510377541
【发明人】王遵淯, 郑美俊, 游腾亮, 杨哲豪, 王嘉驹, 黄怡平
【申请人】友达光电股份有限公司
【公开日】2015年9月9日
【申请日】2015年7月1日
【技术领域】
[0001]本发明涉及一种液晶显示装置的栅极驱动电路，尤其涉及一种阵列基板行驱动电路的走线结构。
【背景技术】
[0002]阵列基板行驱动(Gate Driver on Array，GOA)技术是直接将栅极驱动电路(GateDriver ICs)制作在阵列基板(Array Substrate)上，以代替由外接娃晶片制作的栅极驱动晶片的一种技术。通常来说，在薄膜晶体管液晶显示器(Thin Film Transistor LiquidCrystal Display，TFT-LCD)运用了 GOA技术的液晶面板叫GOA液晶。与传统的TFT-LO^g比，GOA液晶不仅可节省成本，由于省去了栅极方向的绑定工艺，从而对提升产能较为有利。
[0003]在GOA电路的制造过程中，因GOA栅极出现短路或断路、源极出现短路或断路、液晶盒(cell)里面混入了灰尘等原因，往往使面板出现不良现象，诸如短接、断线、亮点、灰度不均或灭点等。现有技术中，GOA电路内部的走线通常包含修补线(rescue line)、阵列基板的共通电极线(array com)、阵列基板的共通电极反馈线(array com FB)、高频时钟信号线(HC)、虚拟栅极(dummy gate)等多条线路，而线路繁多容易造成高频讯号干扰，影响GOA电路的信号传输。
[0004]有鉴于此，如何设计一种阵列基板行驱动电路的走线结构，以消除现有技术中的上述缺陷或不足，是业内相关技术人员亟待解决的一项课题。
【发明内容】
[0005]针对现有技术中的GOA电路因走线繁多容易形成高频讯号干扰的缺陷，本发明提供了一种新颖的GOA电路的走线结构。
[0006]依据本发明的一个方面，提供了一种GOA电路的走线结构，包括:
[0007]一待测扫描线路，位于一 GOA电路内；以及
[0008]一修补线，位于所述GOA电路内，其中，所述待测扫描线路与所述修补线至少部分重叠，藉由焊接(welding)方式电性耦接所述修补线与所述待测扫描线路，从而实现所述修补线的复用功能。
[0009]在其中的一实施例，所述GOA电路位于液晶盒的内部，且所述液晶盒的外部设有一测试电路板，其包括:一第一电阻和一第二电阻，透过所述第一电阻和所述第二电阻的投切配合以实现所述修补线的复用功能。
[0010]在其中的一实施例，当所述修补线维持正常的修线功能时，所述第一电阻与所述修补线电性接通，所述第二电阻与所述修补线电性断开，且所述待测扫描线路与所述修补线电性断开。
[0011]在其中的一实施例，当所述待测扫描线路需进行测量操作时，所述第二电阻与所述修补线电性接通，所述第一电阻与所述修补线电性断开，且所述待测扫描线路与所述修补线藉由焊接方式电性耦接。
[0012]在其中的一实施例，位于焊接区域下方的所述修补线的一部分被切断。
[0013]在其中的一实施例，所述第一电阻为零欧姆电阻。
[0014]在其中的一实施例，所述第二电阻为零欧姆电阻。
[0015]采用本发明的GOA电路的走线结构，其包括一待测扫描线路和一修补线，并且待测扫描线路与修补线至少部分重叠，该走线结构藉由焊接方式将待测扫描线路电性耦接至修补线，从而使液晶盒内的虚拟栅极走线与修补线实现共享，进而减少GOA电路中的虚拟栅极走线的数目，降低因线路繁多所引起的高频讯号干扰。相比于现有技术，本发明利用简易电路设计，透过测试电路板增设的第一电阻和第二电阻之间的投切配合来达到修补线的复用功能，当修补线维持正常的修线功能时，第一电阻与修补线电性接通而第二电阻与修补线电性断开；而待测扫描线路需进行测量操作时，第二电阻与修补线电性接通而第一电阻与修补线电性断开，且待测扫描线路与修补线藉由焊接方式电性耦接，不仅减少了 GOA电路内的走线数目，还可自由变更和选择待测扫描线路的位置，进而提升测量的灵活性。
【附图说明】
[0016]读者在参照附图阅读了本发明的【具体实施方式】以后，将会更清楚地了解本发明的各个方面。其中，
[0017]图1示出现有技术中的一种GOA电路的驱动原理示意图；
[0018]图2示出在图1的GOA电路中，采用多个虚拟栅极来测量相应的扫描线路的波形的不意图；
[0019]图3 (a)示出依据本发明的一实施方式，可降低GOA电路中的线路数目的走线结构的不意图；
[0020]图3(b)示出图3(a)的走线结构中，待测扫描线路与修补线至少部分重叠的状态示意图；
[0021]图4示出图3(a)的走线结构中，修补线作为正常修线功能时的第一电阻与第二电阻投切示意图；
[0022]图5(a)示出图3(a)的走线结构中，修补线复用为虚拟栅极在GOA电路内的走线时的第一电阻与第二电阻投切示意图；以及
[0023]图5(b)示出图5(a)的走线结构中，待测扫描线路与修补线藉由焊接方式进行电性耦接的状态示意图。
【具体实施方式】
[0024]为了使本申请所揭示的技术内容更加详尽与完备，可参照附图以及本发明的下述各种具体实施例，附图中相同的标记代表相同或相似的组件。然而，本领域的普通技术人员应当理解，下文中所提供的实施例并非用来限制本发明所涵盖的范围。此外，附图仅仅用于示意性地加以说明，并未依照其原尺寸进行绘制。
[0025]下面参照附图，对本发明各个方面的【具体实施方式】作进一步的详细描述。
[0026]图1示出现有技术中的一种GOA电路的驱动原理示意图。参照图1，该GOA电路包括多级扫描线路Scan UScan 2、…、Scan6，其中，高频时钟信号HCl输入至扫描线路Scan1，高频时钟信号HC2输入至扫描线路Scan 2，高频时钟信号HC3输入至扫描线路Scan 3，高频时钟信号HC4输入至扫描线路Scan 4，之后，高频时钟信号HCl输入至扫描线路Scan5，高频时钟信号HC2输入至扫描线路Scan 6。也就是说，高频时钟信号HCl同时输入至扫描线路Scan I和Scan 5，而高频时钟信号HC2同时输入至扫描线路Scan 2和Scan 6。
[0027]此外，前级扫描线路与后级扫描线路在控制时序上密切关联。具体而言，后级扫描线路Scan 2输出的控制信号turn off I用来关闭前级扫描线路Scan 1，后级扫描线路Scan3输出的控制信号turn off2用来关闭前级扫描线路Scan 2。类似地，后级扫描线路Scan4输出的控制信号turn off3用来关闭前级扫描线路Scan 3，后级扫描线路Scan 5输出的控制信号turn ofT4用来关闭前级扫描线路Scan 4。
[0028]图2示出在图1的GOA电路中，采用多个虚拟栅极来测量相应的扫描线路的波形的示意图。
[0029]参照图2，数字标记100表示液晶盒(cell)，102表示液晶盒100的GOA电路，200表示测试电路板(也可称为P板)。测试电路板200包括虚拟栅极202和虚拟栅极204，其中，虚拟栅极202电性耦接至GOA电路102中的对应的待测扫描线路从而测量其波形，虚拟栅极204电性耦接至GOA电路102中的对应的待测扫描线路从而测量其波形。
[0030]如前文所述，目前GOA电路内部通常包含多种类型的走线 ，诸如修补线(rescueline)、阵列基板的共通电极线(array com)、阵列基板的共通电极反馈线(array com FB)、高频时钟信号线(HC)、虚拟栅极(dummy gate)等多条线路，而线路繁多容易造成高频讯号干扰，影响GOA电路的信号传输。此外，虚拟栅极与待测扫描线路之间的线路连接一一对应，其测量方式比较死板，无法灵活测量不同扫描线路上的波形。
[0031]为了解决现有技术中的上述问题，本发明提供了一种新颖的GOA电路的走线结构。图3(a)示出依据本发明的一实施方式，可降低GOA电路中的线路数目的走线结构的示意图。图3(b)示出图3(a)的走线结构中，待测扫描线路与修补线至少部分重叠的状态示意图。
[0032]参照图3 (a)，在该实施方式中，本发明的走线结构包括一待测扫描线路104和一修补线106，均位于GOA电路内。需要说明的是，待测扫描线路104与修补线106至少部分重叠，如图3(b)所示。如此一来，本发明可藉由焊接(welding)方式将待测扫描线路104电性耦接至修补线106，使得GOA电路内的修补线106用作为虚拟栅极202在电路内的走线，进而实现修补线的复用与共享功能。
[0033]在一具体实施例，GOA电路位于液晶盒100的内部，且液晶盒100的外部设有一测试电路板200。测试电路板200包括一第一电阻Rl和一第二电阻R2，本发明透过第一电阻Rl和第二电阻R2的投切配合以实现修补线的复用功能。在此，投切配合主要是指第一电阻Rl与修补线106电性耦接或断开，第二电阻R2与修补线106电性耦接或断开。
[0034]在一具体实施例，第一电阻Rl为零欧姆电阻。或者，第二电阻R2为零欧姆电阻。这里，零欧姆电阻又称为跨接电阻器，是一种特殊用途的电阻，O欧姆电阻并非真正的阻值为零，它实际是电阻值很小的电阻。例如，当电路板设计中的两点不能用印刷电路连接时，往往在正面用跨线连接，而为了让自动贴片机和自动插件机正常工作，可使用零欧姆电阻代替跨线。从某种意义上来说，零欧姆电阻仅使用在电路板上为了调试方便或兼容设计等。
[0035]图4示出图3(a)的走线结构中，修补线作为正常修线功能时的第一电阻与第二电阻投切示意图。
[0036]参照图4，在该实施例中，修补线106用作正常的修线功能。具体地，当修补线106维持正常的修线功能时，第一电阻Rl与修补线106电性接通，第二电阻R2与修补线106电性断开。此时，待测扫描线路104与修补线106虽部分重叠，但并未施加焊接操作，因而待测扫描线路104与修补线106之间并未电性接通。
[0037]图5(a)示出图3(a)的走线结构中，修补线复用为虚拟栅极在GOA电路内的走线时的第一电阻与第二电阻投切示意图。图5(b)示出图5(a)的走线结构中，待测扫描线路与修补线藉由焊接方式进行电性耦接的状态示意图。
[0038]参照图5(a)和图5(b)，在该实施例中，修补线106复用为虚拟栅极202在GOA电路内部的走线，以测量待测扫描线路104的波形。详细而言，当待测扫描线路104需进行测量操作时，第二电阻R2与修补线106电性接通，第一电阻Rl与修补线106电性断开，且待测扫描线路104与修补线106藉由焊接方式电性耦接，如图5(b)所示。较佳地，在此情形下，还可将位于焊接区域下方的修补线104的一部分被切断。应当理解，GOA电路内的待测扫描线路104可根据实际测量需求而更换为不同的扫描线路，由于这些扫描线路与修补线104至少部分重叠，因此总是能够利用焊接操作来测量这些扫描线路中的任意一条扫描线路上的波形，进而提高了测量的灵活度。
[0039]采用本发明的GOA电路的走线结构，其包括一待测扫描线路和一修补线，并且待测扫描线路与修补线至少部分重叠，该走线结构藉由焊接方式将待测扫描线路电性耦接至修补线，从而使液晶盒内的虚拟栅极走线与修补线实现共享，进而减少GOA电路中的虚拟栅极走线的数目，降低因线路繁多所引起的高频讯号干扰。相比于现有技术，本发明利用简易电路设计，透过测试电路板增设的第一电阻和第二电阻之间的投切配合来达到修补线的复用功能，当修补线维持正常的修线功能时，第一电阻与修补线电性接通而第二电阻与修补线电性断开；而待测扫描线路需进行测量操作时，第二电阻与修补线电性接通而第一电阻与修补线电性断开，且待测扫描线路与修补线藉由焊接方式电性耦接，不仅减少了 GOA电路内的走线数目，还可自由变更和选择待测扫描线路的位置，进而提升测量的灵活性。
[0040]上文中，参照附图描述了本发明的【具体实施方式】。但是，本领域中的普通技术人员能够理解，在不偏离本发明的精神和范围的情况下，还可以对本发明的【具体实施方式】作各种变更和替换。这些变更和替换都落在本发明权利要求书所限定的范围内。
【主权项】
1.一种阵列基板行驱动(Gate driver On Array, GOA)电路的走线结构，其特征在于，该走线结构包括: 一待测扫描线路，位于一 GOA电路内；以及 一修补线，位于所述GOA电路内，其中，所述待测扫描线路与所述修补线至少部分重叠，藉由焊接(welding)方式电性親接所述修补线与所述待测扫描线路，从而实现所述修补线的复用功能。2.根据权利要求1所述的走线结构，其特征在于，所述GOA电路位于液晶盒的内部，且所述液晶盒的外部设有一测试电路板，其包括: 一第一电阻和一第二电阻，透过所述第一电阻和所述第二电阻的投切配合以实现所述修补线的复用功能。3.根据权利要求2所述的走线结构，其特征在于，当所述修补线维持正常的修线功能时，所述第一电阻与所述修补线电性接通，所述第二电阻与所述修补线电性断开，且所述待测扫描线路与所述修补线电性断开。4.根据权利要求2所述的走线结构，其特征在于，当所述待测扫描线路需进行测量操作时，所述第二电阻与所述修补线电性接通，所述第一电阻与所述修补线电性断开，且所述待测扫描线路与所述修补线藉由焊接方式电性耦接。5.根据权利要求4所述的走线结构，其特征在于，位于焊接区域下方的所述修补线的一部分被切断。6.根据权利要求2至5任意一项所述的走线结构，其特征在于，所述第一电阻为零欧姆电阻。7.根据权利要求2至5任意一项所述的走线结构，其特征在于，所述第二电阻为零欧姆电阻。
【专利摘要】本发明提供了一种GOA电路的走线结构，包括：一待测扫描线路，位于GOA电路内；以及一修补线，位于GOA电路内。待测扫描线路与修补线至少部分重叠，藉由焊接方式电性耦接修补线与待测扫描线路，从而实现修补线的复用功能。相比于现有技术，本发明藉由焊接方式将待测扫描线路电性耦接至修补线，从而使液晶盒内的虚拟栅极走线与修补线实现共享，进而减少GOA电路中的虚拟栅极走线的数目，降低因线路繁多所引起的高频讯号干扰。此外，本发明利用简易电路设计，透过测试电路板增设的第一电阻和第二电阻之间的投切配合来达到修补线的复用功能，不仅减少了GOA电路内的走线数目，还可自由变更和选择待测扫描线路的位置，进而提升测量的灵活性。
【IPC分类】G02F1/133, G09G3/36
【公开号】CN104900212
【申请号】CN201510377541
【发明人】王遵淯, 郑美俊, 游腾亮, 杨哲豪, 王嘉驹, 黄怡平
【申请人】友达光电股份有限公司
【公开日】2015年9月9日
【申请日】2015年7月1日
最新回复(0)