延时选择器的制造方法
延时选择器的制造方法
【技术领域】
[0001]本发明涉及半导体技术领域，特别是涉及一种延时选择器。
【背景技术】
[0002]在静态随机存储芯片设计初期，设计人员需要改变反馈路径中的延迟选项来调制单路性能，来满足设计的期望。存储器编译器(Memory Compiler),特别是高性能定制包(PEK)的设计要满足当前高速大容量存储阵列的要求，因此，需要提供精确的延迟修整技术方案，给电路设计更多空间。
[0003]对于片上系统中内嵌的静态随机存储器件，其周围的支援电路对其性能影响不可忽视，同时工艺条件也会因满足系统不同部分的性能而作出取舍，片上系统内置精确可变的延迟系统可以有效地根据实际情况调整，得到最优性能的产品。
[0004]因此，为了保证集成电路产品在市场上的竞争力，精确可变的延迟修整方案已是一个必然选项。
[0005]在现有技术的延迟修整方案中，可控的延迟设计单元已经被广泛应用，通常的做法是由芯片外置管脚或者内部寄存器作为输入，经过一个多选项解码电路选择延迟单元，解码电路的每个输出都对应一个特定的延迟单元。然而，这种方案引入解码电路，增加了版图，同时导致了额外难以精确估计的延迟。
【发明内容】
[0006]本发明的目的在于，提供一种延时选择器，可以精确延迟，并节约成本。
[0007]为解决上述技术问题，本发明提供一种延时选择器，所述延时选择器包括第一连接端、第二连接端以及η个延时单元，每一所述延时单元分别选择性连接所述第一连接端和弟_■连接端；
[0008]所述延时选择器还包括选择互连层，所述选择互连层位于所述延时单元的上层互连层，通过所述选择互连层实现所述延时单元的选择性连接，实现所述第一连接端和第二连接端之间接入m个所述延时单元,其中，n ^ 2,0 ^ m ^ r1
[0009]进一步的，所述选择互连层包括第一选择互连线、第二选择互连线以及选择通孔，所述第二选择互连线位于所述第一选择互连线的上层互连层，所述选择通孔用于连接所述第一选择互连线和第二选择互连线。
[0010]进一步的，所述第一选择互连线包括第一互连线、第二互连线、第三互连线，所述第一互连线、第二互连线、第三互连线在第一方向上依次排列；
[0011]η个所述延时单元位于所述第二互连线、第三互连线之间，并在第二方向上依次排列；
[0012]所述第二选择互连线包括一短接线以及η组连接线，所述短接线跨越所述第一互连线、第二互连线、第三互连线之上，所述η组连接线分别用于将η个所述延时单元与所述第一连接线、第二互连线、第三互连线连接；
[0013]所述第一互连线的一端连接所述第一连接端，所述第三互连线的一端连接所述第二连接端。
[0014]进一步的，所述延时选择器还包括η组连接通孔，所述η组连接通孔用于连接所述η组连接线与所述η个延时单元,将所述η个延时单元连接到所述η组连接线中。
[0015]进一步的，所述延时选择器包括两个所述选择通孔，所述两个选择通孔分别用于连接所述第一互连线与短接线、所述第三互连线与短接线。
[0016]进一步的，所述延时选择器包括多个所述选择通孔，所述多个所述选择通孔连接所述第二互连线与短接线，并选择性连接所述第一互连线与所述η组连接线、所述第三互连线与所述η组连接线。
[0017]进一步的，所述延时选择器包括4个所述延时单元，分别为；第一延时单元、第二延时单元、第三延时单元以及第四延时单元；其中，所述第一延时单元为电容，所述第二延时单元、第三延时单元和第四延时单元均为非门。
[0018]进一步的，所述第一延时单元、第二延时单元、第三延时单元和第四延时单元共用源极线。
[0019]进一步的，所述第二延时单元和第三延时单元选择性串联连接，所述第三延时单元和第四延时单元选择性串联连接，第一延时单元选择性连接所述第三连接线和短接线。
[0020]进一步的，所述第一选择互连线位于第二互连层，所述第二选择互连线位于第三互连层。
[0021]与现有技术相比，本发明提供的延时选择器具有以下优点:本发明提供一种延时选择器，所述延时选择器包括第一连接端、第二连接端以及η个延时单元，每一所述延时单元分别选择性连接所述第一连接端和第二连接端；所述延时选择器还包括选择互连层，所述选择互连层位于所述延时单元的上层互连层，通过所述选择互连层实现所述延时单元的选择性连接，实现所述第一连接端和第二连接端之间接入m个所述延时单元，与现有技术相比，所述延时选择器通过对后段版图(所述选择互连层)的设计，不需要增加新的版图，只需改变后段低成本的光罩，通过改变所述选择互连层来实现不同所述延时单元的接入，实现灵活可变多阶延时修整，并提高了延时精度，同时降低了成本。
[0022]进一步的，所述选择互连层包括第一选择互连线、第二选择互连线以及选择通孔，所述第二选择互连线位于所述第一选择互连线的上层互连层，所述选择通孔用于连接所述第一选择互连线和第二选择互连线，所述第一选择互连线和第二选择互连线的光罩不变，仅需制备不同的所述选择通孔的光罩，从而改变所述选择通孔的位置，以实现不同所述延时单元的接入，进一步降低成本，使得延时修整更加方便。
【附图说明】
[0023]图1为本发明一实施例的延时单元的示意图；
[0024]图2为本发明一实施例的第一延时单元的等效电路图；
[0025]图3为本发明一实施例的第二延时单元的等效电路图；
[0026]图4为本发明一实施例的第三延时单元的等效电路图；
[0027]图5为本发明一实施例的第四延时单元的等效电路图；
[0028]图6为本发明一实施例的延时选择器的不意图；
[0029]图7为本发明另一实施例的延时选择器的示意图。
【具体实施方式】
[0030]下面将结合示意图对本发明的延时选择器进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
[0031]在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0032]本发明的核心思想在于，本发明提供一种延时选择器，所述延时选择器包括第一连接端、第二连接端以及η个延时单元,每一所述延时单元分别选择性连接所述第一连接端、第二连接端；所述延时选择器还包括选择互连层，所述选择互连层位于所述延时单元的上层互连层，通过所述选择互连层实现所述延时单元的选择性连接，实现所述第一连接端和第二连接端之间接入m个所述延时单元。所述延时选择器通过对后段版图(所述选择互连层)的设计，不需要增加新的版图，只需改变后段低成本的光罩，通过改变所述选择互连层来实现不同所述延时单元的接入，实现灵活可变多阶延时修整，并提高了延时精度，同时降低了成本。
[0033]以下结合附图具体说明本实施例的延时选择器。如图1所示，在本实施例中，n=4，即所述延时选择器包括4个所述延时单元，但是，η并不限于为4，η还可以为2、3、5、6、7等等，具体可以根据需要进行设置。
[0034]其中，所述延时选择器包括4个所述延时单元，分别为:第一延时单元110、第二延时单元120、第三延时单元130以及第四延时单元140。其中，在本实施例中，所述第一延时单元110为电容，可以延迟10皮秒，等效电路图如图2所示；所述第二延时单元120为非门，可以延迟40皮秒，等效电路图如图3所示；第三延时单元130为非门，可以延迟60皮秒，等效电路图如图4所示；第四延时单元140为非门，可以延迟80皮秒，等效电路图如图5所示。在图2-图5中，标号A表示所述第一连接端，标号B表示所述第二连接端，所述第一延时单元110、第二延时单元120、第三延时单元130以及第四延时单元140的连接端分别与所述第一 连接端A和所述第二连接端B选择性连接，使得所述第一延时单元110、第二延时单元120、第三延时单元130以及第四延时单元140的输入端可以选择性的接入所述第一连接端A和短接线，所述第一延时单元110、第二延时单元120、第三延时单元130以及第四延时单元140的输出端可以选择性的接入所述第二连接端B上，所述第一延时单元110只能选择性连接所述第二连接端B。此外，所述延时选择器还可以包括第三连接端C，用于连接未被选中的延时单兀的输入。
[0035]在本实施例中，所述第一延时单元110、第二延时单元120、第三延时单元130以及第四延时单元140在第二方向Y上依次排列，并共用源极线VSS和漏极线VDD。在本实施例中，所述源极线VSS和漏极线VDD均位于第二互连层(metal2，简称M2)，但是，所述源极线VSS和漏极线VDD并不限于位于第二互连层，还可以位于第一互连层Ml或第三互连层M3等。但是，所述第一延时单元110、第二延时单元120、第三延时单元130以及第四延时单元140的延迟时间并不限于上述值，每个延迟单元的延迟时间可以具体根据需要进行设置；并且，所述第一延时单元110、第二延时单元120、第三延时单元130以及第四延时单元140的结构也并不限于为电容或非门，可以具体根据需要进行设置，此为本领域的公知常识，在此不作赘述；同时，所述第一延时单元110、第二延时单元120、第三延时单元130以及第四延时单元140的排列方式亦不限于图1所示的排列方式，具体可以根据所述延时单元的结构进行适应性的调整，此为本领域的技术人员可以理解的，在此不作赘述。
[0036]其中，在每一所述延时单元中，还包括有源区AA、栅极GT等必要的结构，如图1所示，另外，每一所述延时单元中还可以包括离子注入区、连接孔(contact,简称CT)等结构，此为本领域的公知常识，在此不作赘述。此外，为了向所述第一延时单元110、第二延时单元120、第三延时单元130以及第四延时单元140的器件区提供电源，本实施例通过第一互连层Ml的连接线200将电压引入，如图1所示，此为本领域的常用方法，在此不作赘述，但是电压引入的方法并不限于图1所示。
[0037]由于在本实施例中，第二延时单元120、第三延时单元130和第四延时单元140均为非门，所以，所述第二延时单元120和第三延时单元130选择性串联连接，所述第三延时单元130和第四延时单元140选择性串联连接。具体的，在本实施例中，可以将所述第二延时单元120的一个连接端和第三延时单元130 —个连接端通过互连线连接起来,如图1所示，所述第二延时单元120的一个连接端和第三延时单元130 —个连接端通过所述第一互连层Ml的连接线200、第二互连层M2的连接线300和第三互连层M3的连接线400实现串联连接；同理，可以将所述第三延时单元130的一个连接端和第四延时单元140 —个连接端通过互连线连接起来，如图1所示，所述第三延时单元130的一个连接端和第四延时单元140 一个连接端通过所述第一互连层Ml的连接线200、第二互连层M2的连接线300和第三互连层M3的连接线400实现串联连接。通过上述描述，所述第二延时单元120和第三延时单元130选择性串联连接、所述第三延时单元130和第四延时单元140选择性串联连接为本领域的技术人员可以理解的，在此不做赘述。
[0038]如图6所示，所述延时选择器I还包括第一连接端A、第二连接端B以及选择互连层，其中，所述选择互连层位于所述延时单元的上层互连层，通过所述选择互连层实现所述延时单元的选择性连接，实现所述第一连接端和第二连接端之间接入0-4个所述延时单
J Li ο
[0039]在本实施例中，所述选择互连层包括第一选择互连线、第二选择互连线以及选择通孔，所述第二选择互连线位于所述第一选择互连线的上层互连层，所述选择通孔用于连接所述第一选择互连线和第二选择互连线。
[0040]具体的，所述第一选择互连线包括第一互连线510、第二互连线520、第三互连线530，所述第一互连线510、第二互连线520、第三互连线530在第一方向X上依次排列。4个所述延时单元110、120、130、140位于所述第二互连线520、第三互连线530之间。
[0041]所述第二选择互连线包括一短接线610以及4组连接线，分别为:第一组连接线620 ;第二组连接线630a、630b ;第三组连接线640a、640b ;第四组连接线650a、650b。其中，所述短接线610横跨所述第一互连线510、第二互连线520、第三互连线530之上，所述第一组连接线620横跨所述第一延时单元110、所述第二互连线520、第三互连线530之上，用于将所述第一延时单元110与所述第二互连线520、第三互连线530连接；所述第二组连接线630a横跨所述第二延时单元120的一端、所述第二互连线520之上，用于将所述第二延时单元120与所述第二互连线520连接，所述第二组连接线630b横跨所述第二延时单元120的另一端、所述第三互连线530之上，用于将所述第二延时单元120与所述第三互连线530连接；所述第三组连接线640a横跨所述第三延时单元130的一端、所述第二互连线520之上，用于将所述第三延时单元130与所述第二互连线520连接，所述第三组连接线640b横跨所述第三延时单元130的另一端、所述第三互连线530之上，用于将所述第三延时单元130与所述第三互连线530连接；所述第四组连接线650a横跨所述第四延时单元140的一端、所述第二互连线520之上，用于将所述第四延时单元140与所述第二互连线520连接，所述第四组连接线650b横跨所述第四延时单元140的另一端、所述第三互连线530之上，用于将所述第四延时单元140与所述第三互连线530连接。所述第一互连线510的一端连接所述第一连接端A，所述第三互连线530的一端连接所述第二连接端B，用于电压的引入。
[0042]在本实施例中，所述第一选择互连线和所述第二选择互连线的布图时固定不变的，所述第一选择互连线和所述第二选择互连线之间的所述选择通孔700的位置时可以变化的，不同的所述选择通孔700的位置可以实现将不同的所述延时单元接入所述第一连接端A和第二连接端B。这样，只需要准备几套不同的通孔的光罩即可。
[0043]如图6所不,在本发明一实施例中,在制备所述选择通孔700时,提供第一光罩,使得在所述延时选择器I中，一个所述选择通孔700位于所述第一互连线510与短接线610之间，另外一个所述选择通孔700位于所述第三互连线530与短接线610之间。此时，在所述第一连接端A和第二连接端B之间，所述短接线610将所述第一延时单元110、第二延时单元120、第三延时单元130以及第四延时单元140短接，电流从所述第一连接端A流入，流经所述第一互连线510、所述短接线610、所述第三互连线530，流至所述第二连接端B，所述第一连接端A和第二连接端B之间的延时为O皮秒。所述选择通孔700还可以将所述第一组连接线620、所述第二组连接线630a、所述第三组连接线640a、所述第四组连接线650a与所述第二互连线520连接，以避免栅极悬浮，此为本领域的公知常识，在此不做赘述。
[0044]如图7所示，在本发明另一实施例中，在制备所述选择通孔700时，提供第二光罩，使得在所述延时选择器2中，一个所述选择通孔700位于所述第一互连线510与所述第四组连接线650a之间，另外一对所述选择通孔700位于所述第三互连线530与第一组连接线620之间。由于所述第二延时单元120、第三延时单元130和第四延时单元140串联连接，所以，此时，在所述第一连接端A和第二连接端B之间，所述第一延时单元110、第二延时单元120、第三延时单元130以及第四延时单元140均接入，电流从所述第一连接端A流入，然后依次流经第四延时单元140、第三延时单元130、第二延时单元120以及所述第一延时单元110，流至所述第二连接端B，所述第一连接端A和第二连接端B之间的延时为190皮秒。所述选择通孔700还可以将所述第一组连接线620、所述第二组连接线630a、所述第三组连接线640a、所述第四组连接线650a 与所述第二互连线520连接，以避免栅极悬浮，此为本领域的公知常识，在此不做赘述。
[0045]在上述实施例中，所述第一选择互连线位于第二互连层M2，所述第二选择互连线位于第三互连层M3，所述选择通孔700为第二互连层通孔V2，但是，在本发明其它实施例中，所述第一选择互连线位于第三互连层M3，所述第二选择互连线位于第四互连层M4，所述选择通孔700为第三互连层通孔V3等。
[0046]在上述实施例中，所述选择通孔700的位置并不限于图6和图7两种方式，除了实现O皮秒的延时和190皮秒的延时，还可以对所述选择通孔700的位置进行调整，实现以下延时功能:
[0047]将所述第一延时单元110接入所述第一连接端A和第二连接端B之间，延时10皮秒；
[0048]将所述第二延时单元120接入所述第一连接端A和第二连接端B之间，延时40皮秒；
[0049]将所述第三延时单元130接入所述第一连接端A和第二连接端B之间，延时60皮秒；
[0050]将所述第四延时单元140接入所述第一连接端A和第二连接端B之间，延时80皮秒；
[0051]将所述第一延时单元110+所述第二延时单元120接入所述第一连接端A和第二连接端B之间，延时50皮秒；
[0052]将所述第一延时单元110+所述第三延时单元130接入所述第一连接端A和第二连接端B之间，延时70皮秒；
[0053]将所述第一延时单元110+所述第四延时单元140接入所述第一连接端A和第二连接端B之间，延时90皮秒；
[0054]将所述第二延时单元120+所述第三延时单元130接入所述第一连接端A和第二连接端B之间，延时100皮秒；
[0055]将第二延时单元120+所述第四延时单元140接入所述第一连接端A和第二连接端B之间，延时120皮秒；
[0056]将所述第一延时单元110+所述第二延时单元120+所述第三延时单元130接入所述第一连接端A和第二连接端B之间，延时110皮秒。
[0057]根据本发明的上述描述，通过所述选择通孔700的位置实现上述延时选择为本领域的技术人员可以理解的，在此不作赘述。
[0058]另外，本发明的所述延时选择器并不限于上述实施例，所述选择互连层并不限于包括第一选择互连线、第二选择互连线以及选择通孔，即在本实施例中，通过第一互连层Ml、第一互连层通孔V1、第二互连层M2、第二互连层通孔V2、第三互连层M3的结构设计，实现延时功能的选择，在本发明其它实施例中，所述选择互连层还可以为包括更多的互连层以及互连层之间的通孔结构，只要是前段的结构(有源区、栅极等结构)不变，通过改变后段的结构(即互连层结构)，实现延时的选择，亦在本发明的思想范围之内。
[0059]综上所述，本发明提供一种延时选择器所述延时选择器包括第一连接端、第二连接端以及η个延时单元，每一所述延时单元分别选择性连接所述第一连接端和第二连接端；所述延时选择器还包括选择互连层，所述选择互连层位于所述延时单元的上层互连层，通过所述选择互连层实现所述延时单元的选择性连接，实现所述第一连接端和第二连接端之间接入m个所述延时单元。
[0060]与现有技术相比，本发明提供的延时选择器具有以下优点:
[0061]所述延时选择器通过对后段版图(所述选择互连层)的设计，不需要增加新的版图，只需改变后段低成本的光罩，通过改变所述选择互连层来实现不同所述延时单元的接入，实现灵活可变多阶延时修整，并提高了延时精度，同时降低了成本。
[0062]进一步的，所述选择互连层包括第一选择互连线、第二选择互连线以及选择通孔，所述第二选择互连线位于所述第一选择互连线的上层互连层，所述选择通孔用于连接所述第一选择互连线和第二选择互连线，所述第一选择互连线和第二选择互连线的光罩不变，仅需制备不同的所述选择通孔的光罩，从而改变所述选择通孔的位置，以实现不同所述延时单元的接入，进一步降低成本，使得延时修整更加方便。
[0063]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种延时选择器，其特征在于，所述延时选择器包括第一连接端、第二连接端以及η个延时单元，每一所述延时单元分别选择性连接所述第一连接端和第二连接端； 所述延时选择器还包括选择互连层，所述选择互连层位于所述延时单元的上层互连层，通过所述选择互连层实现所述延时单元的选择性连接，实现所述第一连接端和第二连接端之间接入m个所述延时单元,其中，n ^ 2,0 ^ m ^ r12.如权利要求1所述延时选择器，其特征在于，所述选择互连层包括第一选择互连线、第二选择互连线以及选择通孔，所述第二选择互连线位于所述第一选择互连线的上层互连层，所述选择通孔用于连接所述第一选择互连线和第二选择互连线。3.如权利要求2所述延时选择器，其特征在于，所述第一选择互连线包括第一互连线、第二互连线、第三互连线，所述第一互连线、第二互连线、第三互连线在第一方向上依次排列； η个所述延时单元位于所述第二互连线、第三互连线之间，并在第二方向上依次排列； 所述第二选择互连线包括一短接线以及η组连接线，所述短接线跨越所述第一互连线、第二互连线、第三互连线之上，所述η组连接线分别用于将η个所述延时单元与所述第一连接线、第二互连线、第三互连线连接； 所述第一互连线的一端连接所述第一连接端，所述第三互连线的一端连接所述第二连接端。4.如权利要求3所述延时选择器，其特征在于，所述延时选择器还包括η组连接通孔，所述η组连接通孔用于连接所述η组连接线与所述η个延时单元,将所述η个延时单元连接到所述η组连接线中。5.如权利要求3所述延时选择器，其特征在于，所述延时选择器包括两个所述选择通孔，所述两个选择通孔分别用于连接所述第一互连线与短接线、所述第三互连线与短接线。6.如权利要求3所述延时选择器，其特征在于，所述延时选择器包括多个所述选择通孔，所述多个所述选择通孔连接所述第二互连线与短接线，并选择性连接所述第一互连线与所述η组连接线、所述第三互连线与所述η组连接线。7.如权利要求3所述延时选择器，其特征在于，所述延时选择器包括4个所述延时单元，分别为:第一延时单元、第二延时单元、第三延时单元以及第四延时单元；其中，所述第一延时单元为电容，所述第二延时单元、第三延时单元和第四延时单元均为非门。8.如权利要求7所述延时选择器，其特征在于，所述第一延时单元、第二延时单元、第三延时单元和第四延时单元共用源极线。9.如权利要求7所述延时选择器，其特征在于，所述第二延时单元和第三延时单元选择性串联连接，所述第三延时单元和第四延时单元选择性串联连接，所述第一延时单元选择性连接所述第三连接线和短接线。10.如权利要求2-9中任意一项所述延时选择器，其特征在于，所述第一选择互连线位于第二互连层，所述第二选择互连线位于第三互连层。
【专利摘要】本发明揭示了一种延时选择器，所述延时选择器包括第一连接端、第二连接端以及n个延时单元，每一所述延时单元分别选择性连接所述第一连接端和第二连接端；所述延时选择器还包括选择互连层，所述选择互连层位于所述延时单元的上层互连层，通过所述选择互连层实现所述延时单元的选择性连接，实现所述第一连接端和第二连接端之间接入m个所述延时单元。本发明的所述延时选择器通过对后段版图(所述选择互连层)的设计，不需要增加新的版图，只需改变后段低成本的光罩，通过改变所述选择互连层来实现不同所述延时单元的接入，实现灵活可变多阶延时修整，并提高了延时精度，同时降低了成本。
【IPC分类】G11C11/4193
【公开号】CN104900260
【申请号】CN201410083003
【发明人】宋丹, 郝军明, 潘劲东, 史增博, 陈双文
【申请人】中芯国际集成电路制造(上海)有限公司, 中芯国际集成电路制造(北京)有限公司
【公开日】2015年9月9日
【申请日】2014年3月7日
【技术领域】
[0001]本发明涉及半导体技术领域，特别是涉及一种延时选择器。
【背景技术】
[0002]在静态随机存储芯片设计初期，设计人员需要改变反馈路径中的延迟选项来调制单路性能，来满足设计的期望。存储器编译器(Memory Compiler),特别是高性能定制包(PEK)的设计要满足当前高速大容量存储阵列的要求，因此，需要提供精确的延迟修整技术方案，给电路设计更多空间。
[0003]对于片上系统中内嵌的静态随机存储器件，其周围的支援电路对其性能影响不可忽视，同时工艺条件也会因满足系统不同部分的性能而作出取舍，片上系统内置精确可变的延迟系统可以有效地根据实际情况调整，得到最优性能的产品。
[0004]因此，为了保证集成电路产品在市场上的竞争力，精确可变的延迟修整方案已是一个必然选项。
[0005]在现有技术的延迟修整方案中，可控的延迟设计单元已经被广泛应用，通常的做法是由芯片外置管脚或者内部寄存器作为输入，经过一个多选项解码电路选择延迟单元，解码电路的每个输出都对应一个特定的延迟单元。然而，这种方案引入解码电路，增加了版图，同时导致了额外难以精确估计的延迟。
【发明内容】
[0006]本发明的目的在于，提供一种延时选择器，可以精确延迟，并节约成本。
[0007]为解决上述技术问题，本发明提供一种延时选择器，所述延时选择器包括第一连接端、第二连接端以及η个延时单元，每一所述延时单元分别选择性连接所述第一连接端和弟_■连接端；
[0008]所述延时选择器还包括选择互连层，所述选择互连层位于所述延时单元的上层互连层，通过所述选择互连层实现所述延时单元的选择性连接，实现所述第一连接端和第二连接端之间接入m个所述延时单元,其中，n ^ 2,0 ^ m ^ r1
[0009]进一步的，所述选择互连层包括第一选择互连线、第二选择互连线以及选择通孔，所述第二选择互连线位于所述第一选择互连线的上层互连层，所述选择通孔用于连接所述第一选择互连线和第二选择互连线。
[0010]进一步的，所述第一选择互连线包括第一互连线、第二互连线、第三互连线，所述第一互连线、第二互连线、第三互连线在第一方向上依次排列；
[0011]η个所述延时单元位于所述第二互连线、第三互连线之间，并在第二方向上依次排列；
[0012]所述第二选择互连线包括一短接线以及η组连接线，所述短接线跨越所述第一互连线、第二互连线、第三互连线之上，所述η组连接线分别用于将η个所述延时单元与所述第一连接线、第二互连线、第三互连线连接；
[0013]所述第一互连线的一端连接所述第一连接端，所述第三互连线的一端连接所述第二连接端。
[0014]进一步的，所述延时选择器还包括η组连接通孔，所述η组连接通孔用于连接所述η组连接线与所述η个延时单元,将所述η个延时单元连接到所述η组连接线中。
[0015]进一步的，所述延时选择器包括两个所述选择通孔，所述两个选择通孔分别用于连接所述第一互连线与短接线、所述第三互连线与短接线。
[0016]进一步的，所述延时选择器包括多个所述选择通孔，所述多个所述选择通孔连接所述第二互连线与短接线，并选择性连接所述第一互连线与所述η组连接线、所述第三互连线与所述η组连接线。
[0017]进一步的，所述延时选择器包括4个所述延时单元，分别为；第一延时单元、第二延时单元、第三延时单元以及第四延时单元；其中，所述第一延时单元为电容，所述第二延时单元、第三延时单元和第四延时单元均为非门。
[0018]进一步的，所述第一延时单元、第二延时单元、第三延时单元和第四延时单元共用源极线。
[0019]进一步的，所述第二延时单元和第三延时单元选择性串联连接，所述第三延时单元和第四延时单元选择性串联连接，第一延时单元选择性连接所述第三连接线和短接线。
[0020]进一步的，所述第一选择互连线位于第二互连层，所述第二选择互连线位于第三互连层。
[0021]与现有技术相比，本发明提供的延时选择器具有以下优点:本发明提供一种延时选择器，所述延时选择器包括第一连接端、第二连接端以及η个延时单元，每一所述延时单元分别选择性连接所述第一连接端和第二连接端；所述延时选择器还包括选择互连层，所述选择互连层位于所述延时单元的上层互连层，通过所述选择互连层实现所述延时单元的选择性连接，实现所述第一连接端和第二连接端之间接入m个所述延时单元，与现有技术相比，所述延时选择器通过对后段版图(所述选择互连层)的设计，不需要增加新的版图，只需改变后段低成本的光罩，通过改变所述选择互连层来实现不同所述延时单元的接入，实现灵活可变多阶延时修整，并提高了延时精度，同时降低了成本。
[0022]进一步的，所述选择互连层包括第一选择互连线、第二选择互连线以及选择通孔，所述第二选择互连线位于所述第一选择互连线的上层互连层，所述选择通孔用于连接所述第一选择互连线和第二选择互连线，所述第一选择互连线和第二选择互连线的光罩不变，仅需制备不同的所述选择通孔的光罩，从而改变所述选择通孔的位置，以实现不同所述延时单元的接入，进一步降低成本，使得延时修整更加方便。
【附图说明】
[0023]图1为本发明一实施例的延时单元的示意图；
[0024]图2为本发明一实施例的第一延时单元的等效电路图；
[0025]图3为本发明一实施例的第二延时单元的等效电路图；
[0026]图4为本发明一实施例的第三延时单元的等效电路图；
[0027]图5为本发明一实施例的第四延时单元的等效电路图；
[0028]图6为本发明一实施例的延时选择器的不意图；
[0029]图7为本发明另一实施例的延时选择器的示意图。
【具体实施方式】
[0030]下面将结合示意图对本发明的延时选择器进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
[0031]在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0032]本发明的核心思想在于，本发明提供一种延时选择器，所述延时选择器包括第一连接端、第二连接端以及η个延时单元,每一所述延时单元分别选择性连接所述第一连接端、第二连接端；所述延时选择器还包括选择互连层，所述选择互连层位于所述延时单元的上层互连层，通过所述选择互连层实现所述延时单元的选择性连接，实现所述第一连接端和第二连接端之间接入m个所述延时单元。所述延时选择器通过对后段版图(所述选择互连层)的设计，不需要增加新的版图，只需改变后段低成本的光罩，通过改变所述选择互连层来实现不同所述延时单元的接入，实现灵活可变多阶延时修整，并提高了延时精度，同时降低了成本。
[0033]以下结合附图具体说明本实施例的延时选择器。如图1所示，在本实施例中，n=4，即所述延时选择器包括4个所述延时单元，但是，η并不限于为4，η还可以为2、3、5、6、7等等，具体可以根据需要进行设置。
[0034]其中，所述延时选择器包括4个所述延时单元，分别为:第一延时单元110、第二延时单元120、第三延时单元130以及第四延时单元140。其中，在本实施例中，所述第一延时单元110为电容，可以延迟10皮秒，等效电路图如图2所示；所述第二延时单元120为非门，可以延迟40皮秒，等效电路图如图3所示；第三延时单元130为非门，可以延迟60皮秒，等效电路图如图4所示；第四延时单元140为非门，可以延迟80皮秒，等效电路图如图5所示。在图2-图5中，标号A表示所述第一连接端，标号B表示所述第二连接端，所述第一延时单元110、第二延时单元120、第三延时单元130以及第四延时单元140的连接端分别与所述第一 连接端A和所述第二连接端B选择性连接，使得所述第一延时单元110、第二延时单元120、第三延时单元130以及第四延时单元140的输入端可以选择性的接入所述第一连接端A和短接线，所述第一延时单元110、第二延时单元120、第三延时单元130以及第四延时单元140的输出端可以选择性的接入所述第二连接端B上，所述第一延时单元110只能选择性连接所述第二连接端B。此外，所述延时选择器还可以包括第三连接端C，用于连接未被选中的延时单兀的输入。
[0035]在本实施例中，所述第一延时单元110、第二延时单元120、第三延时单元130以及第四延时单元140在第二方向Y上依次排列，并共用源极线VSS和漏极线VDD。在本实施例中，所述源极线VSS和漏极线VDD均位于第二互连层(metal2，简称M2)，但是，所述源极线VSS和漏极线VDD并不限于位于第二互连层，还可以位于第一互连层Ml或第三互连层M3等。但是，所述第一延时单元110、第二延时单元120、第三延时单元130以及第四延时单元140的延迟时间并不限于上述值，每个延迟单元的延迟时间可以具体根据需要进行设置；并且，所述第一延时单元110、第二延时单元120、第三延时单元130以及第四延时单元140的结构也并不限于为电容或非门，可以具体根据需要进行设置，此为本领域的公知常识，在此不作赘述；同时，所述第一延时单元110、第二延时单元120、第三延时单元130以及第四延时单元140的排列方式亦不限于图1所示的排列方式，具体可以根据所述延时单元的结构进行适应性的调整，此为本领域的技术人员可以理解的，在此不作赘述。
[0036]其中，在每一所述延时单元中，还包括有源区AA、栅极GT等必要的结构，如图1所示，另外，每一所述延时单元中还可以包括离子注入区、连接孔(contact,简称CT)等结构，此为本领域的公知常识，在此不作赘述。此外，为了向所述第一延时单元110、第二延时单元120、第三延时单元130以及第四延时单元140的器件区提供电源，本实施例通过第一互连层Ml的连接线200将电压引入，如图1所示，此为本领域的常用方法，在此不作赘述，但是电压引入的方法并不限于图1所示。
[0037]由于在本实施例中，第二延时单元120、第三延时单元130和第四延时单元140均为非门，所以，所述第二延时单元120和第三延时单元130选择性串联连接，所述第三延时单元130和第四延时单元140选择性串联连接。具体的，在本实施例中，可以将所述第二延时单元120的一个连接端和第三延时单元130 —个连接端通过互连线连接起来,如图1所示，所述第二延时单元120的一个连接端和第三延时单元130 —个连接端通过所述第一互连层Ml的连接线200、第二互连层M2的连接线300和第三互连层M3的连接线400实现串联连接；同理，可以将所述第三延时单元130的一个连接端和第四延时单元140 —个连接端通过互连线连接起来，如图1所示，所述第三延时单元130的一个连接端和第四延时单元140 一个连接端通过所述第一互连层Ml的连接线200、第二互连层M2的连接线300和第三互连层M3的连接线400实现串联连接。通过上述描述，所述第二延时单元120和第三延时单元130选择性串联连接、所述第三延时单元130和第四延时单元140选择性串联连接为本领域的技术人员可以理解的，在此不做赘述。
[0038]如图6所示，所述延时选择器I还包括第一连接端A、第二连接端B以及选择互连层，其中，所述选择互连层位于所述延时单元的上层互连层，通过所述选择互连层实现所述延时单元的选择性连接，实现所述第一连接端和第二连接端之间接入0-4个所述延时单
J Li ο
[0039]在本实施例中，所述选择互连层包括第一选择互连线、第二选择互连线以及选择通孔，所述第二选择互连线位于所述第一选择互连线的上层互连层，所述选择通孔用于连接所述第一选择互连线和第二选择互连线。
[0040]具体的，所述第一选择互连线包括第一互连线510、第二互连线520、第三互连线530，所述第一互连线510、第二互连线520、第三互连线530在第一方向X上依次排列。4个所述延时单元110、120、130、140位于所述第二互连线520、第三互连线530之间。
[0041]所述第二选择互连线包括一短接线610以及4组连接线，分别为:第一组连接线620 ;第二组连接线630a、630b ;第三组连接线640a、640b ;第四组连接线650a、650b。其中，所述短接线610横跨所述第一互连线510、第二互连线520、第三互连线530之上，所述第一组连接线620横跨所述第一延时单元110、所述第二互连线520、第三互连线530之上，用于将所述第一延时单元110与所述第二互连线520、第三互连线530连接；所述第二组连接线630a横跨所述第二延时单元120的一端、所述第二互连线520之上，用于将所述第二延时单元120与所述第二互连线520连接，所述第二组连接线630b横跨所述第二延时单元120的另一端、所述第三互连线530之上，用于将所述第二延时单元120与所述第三互连线530连接；所述第三组连接线640a横跨所述第三延时单元130的一端、所述第二互连线520之上，用于将所述第三延时单元130与所述第二互连线520连接，所述第三组连接线640b横跨所述第三延时单元130的另一端、所述第三互连线530之上，用于将所述第三延时单元130与所述第三互连线530连接；所述第四组连接线650a横跨所述第四延时单元140的一端、所述第二互连线520之上，用于将所述第四延时单元140与所述第二互连线520连接，所述第四组连接线650b横跨所述第四延时单元140的另一端、所述第三互连线530之上，用于将所述第四延时单元140与所述第三互连线530连接。所述第一互连线510的一端连接所述第一连接端A，所述第三互连线530的一端连接所述第二连接端B，用于电压的引入。
[0042]在本实施例中，所述第一选择互连线和所述第二选择互连线的布图时固定不变的，所述第一选择互连线和所述第二选择互连线之间的所述选择通孔700的位置时可以变化的，不同的所述选择通孔700的位置可以实现将不同的所述延时单元接入所述第一连接端A和第二连接端B。这样，只需要准备几套不同的通孔的光罩即可。
[0043]如图6所不,在本发明一实施例中,在制备所述选择通孔700时,提供第一光罩,使得在所述延时选择器I中，一个所述选择通孔700位于所述第一互连线510与短接线610之间，另外一个所述选择通孔700位于所述第三互连线530与短接线610之间。此时，在所述第一连接端A和第二连接端B之间，所述短接线610将所述第一延时单元110、第二延时单元120、第三延时单元130以及第四延时单元140短接，电流从所述第一连接端A流入，流经所述第一互连线510、所述短接线610、所述第三互连线530，流至所述第二连接端B，所述第一连接端A和第二连接端B之间的延时为O皮秒。所述选择通孔700还可以将所述第一组连接线620、所述第二组连接线630a、所述第三组连接线640a、所述第四组连接线650a与所述第二互连线520连接，以避免栅极悬浮，此为本领域的公知常识，在此不做赘述。
[0044]如图7所示，在本发明另一实施例中，在制备所述选择通孔700时，提供第二光罩，使得在所述延时选择器2中，一个所述选择通孔700位于所述第一互连线510与所述第四组连接线650a之间，另外一对所述选择通孔700位于所述第三互连线530与第一组连接线620之间。由于所述第二延时单元120、第三延时单元130和第四延时单元140串联连接，所以，此时，在所述第一连接端A和第二连接端B之间，所述第一延时单元110、第二延时单元120、第三延时单元130以及第四延时单元140均接入，电流从所述第一连接端A流入，然后依次流经第四延时单元140、第三延时单元130、第二延时单元120以及所述第一延时单元110，流至所述第二连接端B，所述第一连接端A和第二连接端B之间的延时为190皮秒。所述选择通孔700还可以将所述第一组连接线620、所述第二组连接线630a、所述第三组连接线640a、所述第四组连接线650a 与所述第二互连线520连接，以避免栅极悬浮，此为本领域的公知常识，在此不做赘述。
[0045]在上述实施例中，所述第一选择互连线位于第二互连层M2，所述第二选择互连线位于第三互连层M3，所述选择通孔700为第二互连层通孔V2，但是，在本发明其它实施例中，所述第一选择互连线位于第三互连层M3，所述第二选择互连线位于第四互连层M4，所述选择通孔700为第三互连层通孔V3等。
[0046]在上述实施例中，所述选择通孔700的位置并不限于图6和图7两种方式，除了实现O皮秒的延时和190皮秒的延时，还可以对所述选择通孔700的位置进行调整，实现以下延时功能:
[0047]将所述第一延时单元110接入所述第一连接端A和第二连接端B之间，延时10皮秒；
[0048]将所述第二延时单元120接入所述第一连接端A和第二连接端B之间，延时40皮秒；
[0049]将所述第三延时单元130接入所述第一连接端A和第二连接端B之间，延时60皮秒；
[0050]将所述第四延时单元140接入所述第一连接端A和第二连接端B之间，延时80皮秒；
[0051]将所述第一延时单元110+所述第二延时单元120接入所述第一连接端A和第二连接端B之间，延时50皮秒；
[0052]将所述第一延时单元110+所述第三延时单元130接入所述第一连接端A和第二连接端B之间，延时70皮秒；
[0053]将所述第一延时单元110+所述第四延时单元140接入所述第一连接端A和第二连接端B之间，延时90皮秒；
[0054]将所述第二延时单元120+所述第三延时单元130接入所述第一连接端A和第二连接端B之间，延时100皮秒；
[0055]将第二延时单元120+所述第四延时单元140接入所述第一连接端A和第二连接端B之间，延时120皮秒；
[0056]将所述第一延时单元110+所述第二延时单元120+所述第三延时单元130接入所述第一连接端A和第二连接端B之间，延时110皮秒。
[0057]根据本发明的上述描述，通过所述选择通孔700的位置实现上述延时选择为本领域的技术人员可以理解的，在此不作赘述。
[0058]另外，本发明的所述延时选择器并不限于上述实施例，所述选择互连层并不限于包括第一选择互连线、第二选择互连线以及选择通孔，即在本实施例中，通过第一互连层Ml、第一互连层通孔V1、第二互连层M2、第二互连层通孔V2、第三互连层M3的结构设计，实现延时功能的选择，在本发明其它实施例中，所述选择互连层还可以为包括更多的互连层以及互连层之间的通孔结构，只要是前段的结构(有源区、栅极等结构)不变，通过改变后段的结构(即互连层结构)，实现延时的选择，亦在本发明的思想范围之内。
[0059]综上所述，本发明提供一种延时选择器所述延时选择器包括第一连接端、第二连接端以及η个延时单元，每一所述延时单元分别选择性连接所述第一连接端和第二连接端；所述延时选择器还包括选择互连层，所述选择互连层位于所述延时单元的上层互连层，通过所述选择互连层实现所述延时单元的选择性连接，实现所述第一连接端和第二连接端之间接入m个所述延时单元。
[0060]与现有技术相比，本发明提供的延时选择器具有以下优点:
[0061]所述延时选择器通过对后段版图(所述选择互连层)的设计，不需要增加新的版图，只需改变后段低成本的光罩，通过改变所述选择互连层来实现不同所述延时单元的接入，实现灵活可变多阶延时修整，并提高了延时精度，同时降低了成本。
[0062]进一步的，所述选择互连层包括第一选择互连线、第二选择互连线以及选择通孔，所述第二选择互连线位于所述第一选择互连线的上层互连层，所述选择通孔用于连接所述第一选择互连线和第二选择互连线，所述第一选择互连线和第二选择互连线的光罩不变，仅需制备不同的所述选择通孔的光罩，从而改变所述选择通孔的位置，以实现不同所述延时单元的接入，进一步降低成本，使得延时修整更加方便。
[0063]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种延时选择器，其特征在于，所述延时选择器包括第一连接端、第二连接端以及η个延时单元，每一所述延时单元分别选择性连接所述第一连接端和第二连接端； 所述延时选择器还包括选择互连层，所述选择互连层位于所述延时单元的上层互连层，通过所述选择互连层实现所述延时单元的选择性连接，实现所述第一连接端和第二连接端之间接入m个所述延时单元,其中，n ^ 2,0 ^ m ^ r12.如权利要求1所述延时选择器，其特征在于，所述选择互连层包括第一选择互连线、第二选择互连线以及选择通孔，所述第二选择互连线位于所述第一选择互连线的上层互连层，所述选择通孔用于连接所述第一选择互连线和第二选择互连线。3.如权利要求2所述延时选择器，其特征在于，所述第一选择互连线包括第一互连线、第二互连线、第三互连线，所述第一互连线、第二互连线、第三互连线在第一方向上依次排列； η个所述延时单元位于所述第二互连线、第三互连线之间，并在第二方向上依次排列； 所述第二选择互连线包括一短接线以及η组连接线，所述短接线跨越所述第一互连线、第二互连线、第三互连线之上，所述η组连接线分别用于将η个所述延时单元与所述第一连接线、第二互连线、第三互连线连接； 所述第一互连线的一端连接所述第一连接端，所述第三互连线的一端连接所述第二连接端。4.如权利要求3所述延时选择器，其特征在于，所述延时选择器还包括η组连接通孔，所述η组连接通孔用于连接所述η组连接线与所述η个延时单元,将所述η个延时单元连接到所述η组连接线中。5.如权利要求3所述延时选择器，其特征在于，所述延时选择器包括两个所述选择通孔，所述两个选择通孔分别用于连接所述第一互连线与短接线、所述第三互连线与短接线。6.如权利要求3所述延时选择器，其特征在于，所述延时选择器包括多个所述选择通孔，所述多个所述选择通孔连接所述第二互连线与短接线，并选择性连接所述第一互连线与所述η组连接线、所述第三互连线与所述η组连接线。7.如权利要求3所述延时选择器，其特征在于，所述延时选择器包括4个所述延时单元，分别为:第一延时单元、第二延时单元、第三延时单元以及第四延时单元；其中，所述第一延时单元为电容，所述第二延时单元、第三延时单元和第四延时单元均为非门。8.如权利要求7所述延时选择器，其特征在于，所述第一延时单元、第二延时单元、第三延时单元和第四延时单元共用源极线。9.如权利要求7所述延时选择器，其特征在于，所述第二延时单元和第三延时单元选择性串联连接，所述第三延时单元和第四延时单元选择性串联连接，所述第一延时单元选择性连接所述第三连接线和短接线。10.如权利要求2-9中任意一项所述延时选择器，其特征在于，所述第一选择互连线位于第二互连层，所述第二选择互连线位于第三互连层。
【专利摘要】本发明揭示了一种延时选择器，所述延时选择器包括第一连接端、第二连接端以及n个延时单元，每一所述延时单元分别选择性连接所述第一连接端和第二连接端；所述延时选择器还包括选择互连层，所述选择互连层位于所述延时单元的上层互连层，通过所述选择互连层实现所述延时单元的选择性连接，实现所述第一连接端和第二连接端之间接入m个所述延时单元。本发明的所述延时选择器通过对后段版图(所述选择互连层)的设计，不需要增加新的版图，只需改变后段低成本的光罩，通过改变所述选择互连层来实现不同所述延时单元的接入，实现灵活可变多阶延时修整，并提高了延时精度，同时降低了成本。
【IPC分类】G11C11/4193
【公开号】CN104900260
【申请号】CN201410083003
【发明人】宋丹, 郝军明, 潘劲东, 史增博, 陈双文
【申请人】中芯国际集成电路制造(上海)有限公司, 中芯国际集成电路制造(北京)有限公司
【公开日】2015年9月9日
【申请日】2014年3月7日
最新回复(0)