使用电阻式存储器件的物理防克隆功能电路的制作方法
使用电阻式存储器件的物理防克隆功能电路的制作方法
【专利说明】
【背景技术】
[0001]随机并且唯一的一次性加密密钥的产生是具有挑战性的，尤其是在密钥是本地产生的，并且不由主密钥管理系统分发的时候。同样地，产品/零件的唯一标识是制造业所面临的要对零件进行认证以避免劣质产品流入市场的严峻挑战。
【附图说明】
[0002]根据下文给出的【具体实施方式】并且根据本公开内容的各种实施例的附图，本公开内容的实施例将得到更加充分的理解，然而，【具体实施方式】和附图不应被看作将本公开内容限制为具体实施例，而是仅用于解释和理解。
[0003]图1A示出了根据本公开内容的一个实施例的使用单个电阻式存储器件的物理防克隆功能(PUF)电路。
[0004]图1B示出了具有低电阻的基于磁性隧穿结(MTJ)的电阻式存储器件。
[0005]图1C示出了具有高电阻的基于MTJ的电阻式存储器件。
[0006]图2示出了根据本公开内容的一个实施例的具有多个电阻式存储器件的PUF电路。
[0007]图3示出了根据本公开内容的一个实施例的具有多个电阻式存储器件和自动调零比较器的PUF电路。
[0008]图4示出了根据本公开内容的另一个实施例的具有多个电阻式存储器件和自动调零比较器的PUF电路。
[0009]图5示出了根据本公开内容的另一个实施例的具有图3或图4的PUF电路的阵列的PUF电路。
[0010]图6示出了根据本公开内容的另一个实施例的使用单个电阻式存储器件的PUF电路。
[0011]图7是根据本公开内容的一个实施例的具有使用电阻式存储器件的PUF的智能设备、计算机系统或SoC(片上系统)。
【具体实施方式】
[0012]已经提出了解决这两种应用的若干方法。最常用的技术的其中之一被称为物理防克隆功能(PUF)。在PUF中，利用由于制造而产生的物理变化来产生唯一 ID或密钥。在集成电路(IC)中，这种变化是显著的，并且能够有效地用于构建集成PUF电路。由于其集成本质，难以对下层电路进行反向工程处理和识别并且在劣质电路中重现PUF本质。
[0013]作为结果，供应给客户的很多IC都具有嵌入的PUF电路。PUF电路面临挑战。例如，将正确芯片识别为劣质芯片的错误拒绝率FRR、以及将劣质芯片识别为正确芯片的错误接受率RAR。可以基于诸如μ -1nter、μ -1ntra、σ -1nter和σ -1ntra之类的参数来估计FAR和FRR。在基于电路的PUF中(例如，在0.35 μ m工艺节点中)，能够实现接近1.3 %(理想:0% )的μ-1nter，并且能够实现接近50% (理想:50% )的μ-1ntra。已知的PUF电路使用晶体管阈值电压变化来产生签名。然而，在按比例缩小的几何尺寸中，PUF性能下降，并且需要替代的方案来实现理想的PUF性能。
[0014]一些实施例描述了一种PUF电路，其包括:具有至少两个端子的电阻式存储器件；耦合到电阻式存储器件的至少两个端子的其中之一的晶体管；以及具有耦合到电阻式存储器件的至少两个端子的其中之一的输入的模数转换器(ADC)。一些实施例描述了一种PUF电路，其包括:多个基于电阻式存储器件的位单元，每个位单元可以被独立控制；耦合到每个位单元的模拟多路复用器；以及将模拟多路复用器的输出转换成数字表示的ADC。
[0015]一些实施例描述了多个基于电阻式存储器件的位单元，每个基于电阻式存储器件的位单元可以被独立控制，并且每个基于电阻式存储器件的位单元具有第一和第二端子，以使第一端子耦合到电阻式存储器件，并且第二端子耦合到晶体管；以及具有耦合到所有基于电阻式存储器件的位单元的第一或第二端子的其中之一的输入的自动调零比较器。一些实施例描述了上述PUF电路的阵列。
[0016]PUF产生的唯一随机输出还可以用作一次性加密密钥或主密钥。这些类型的密钥的优点在于，它们对每个PUF而言都是唯一的，并且对外部方、甚至制造方而言是完全未知的。在一个实施例中，用于PUF电路的电阻式存储器件是基于磁性隧道结(MTJ)的器件。在其它实施例中，可以使用其它类型的电阻式存储器件。例如，相变存储器(PCM)。由于制造变化的原因，基于MTJ的器件的电阻发生变化，并且在一个实施例中可以使用电流传感器/电压传感器来识别电阻的差异。在一个实施例中，可以使用传感器值来产生用于认证集成电路的质询一响应对(CRP)。
[0017]与常规PUF相比，实施例提供了几个优点。例如，实施例可以产生更小的物理尺寸和MTJ的3D集成。这使得能够集成更高位，从而提高了签名长度和对应的签名强度。与常规PUF电路相比，基于MTJ的PUF电路物理上可以更小，同时实现与常规PUF电路相同或者更优的FAR和FRR。一些实施例的另一个优点是电阻对变化参数(此处为MTJ器件的MgO的厚度)的指数相关性，其提供了从一个MTJ器件到下一个MTJ器件的更大的变化，从而创建了唯一签名，其能够被无误差地测量并且因此建立了接近零的μ-1nter和σ-1nter。与常规实施方式相比，这还能够降低PUF电路面积，而常规实施方式则需要更大数量的签名位来实现相同的FAR和FRR。
[0018]在以下描述中，论述了很多细节，以提供对本公开内容的实施例的更加透彻的解释。然而，对于本领域技术人员而言显而易见的是，可以在没有这些具体细节的情况下实践本公开内容的实施例。在其它实例中，通过方框图的形式而不是以具体细节的形式示出了公知的结构和设备，以避免使本公开内容的实施例难以理解。
[0019]注意，在实施例的相对应的附图中，用线表示信号。一些线可以较粗，以指示更多成分的信号路径，和/或一些线可以在一端或者多端上具有箭头，以指示主要信息流动方向。这种指示并不是要进行限制。事实上，结合一个或多个示例性实施例来使用这些线有助于更容易理解电路或逻辑单元。由设计需要或偏好决定的任何所表示的信号实际上可以包括可以在任一方向上行进并且可以利用任何适合类型的信号方案来实施的一个或多个信号。
[0020]贯穿整个说明书以及在权利要求书中，术语“连接”表示连接的物体之间的直接电连接，而不存在任何中间设备。术语“耦合”表示连接的物体之间的直接电连接或者通过一个或多个无源或有源中间设备进行的间接连接。术语“电路”表示被布置为彼此协作以提供所需功能的一个或多个无源和/或有源部件。术语“信号”表示至少一个电流信号、电压信号或数据/时钟信号。术语“一个”、“一种”和“所述”包括复数的引用。“在……中”的意思包括“在……中”和“在……上”。
[0021]术语“缩放”通常指的是将设计(方案和布局)从一种工艺技术转换为另一种工艺技术。术语“缩放”通常还指的是在同一个工艺节点内缩小布局和设备的尺寸。术语“缩放”还可以指的是相对于另一个参数(例如，电源电平)来调整(例如，减慢)信号频率。术语“大体上”、“接近”、“近似”、“附近”、和“大约”通常指的是在目标值的+/-20%内。
[0022]除非另外规定，否则使用序数词“第一”、“第二”和“第三”等来描述共同的对象，仅指示指代相同对象的不同实例，并且不是要暗示所描述的对象必须采用时间上、空间上的给定顺序、排名或任何其它方式。
[0023]出于实施例的目的，晶体管是金属氧化物半导体(MOS)晶体管，其包括漏极、源极、栅极和体端子。晶体管还包括三栅极和鳍式场效应晶体管、栅极全包围圆柱体晶体管或实施晶体管功能的其它器件，例如碳纳米管或者自旋电子器件等。源极端子和漏极端子可以是同一个端子并且在本文中可以互换地使用。本领域中的技术人员将领会，在不脱离本公开内容的范围的情况下，可以使用其它晶体管，例如双极结型晶体管一一BJT PNP/NPN、BiCMOS、CMOS、eFET等。术语“MN”指示η型晶体管(例如，NMOS, NPN BJT等)，并且术语“ΜΡ”指示P型晶体管(例如，PMOS, PNP BJT等)。
[0024]图1A示出了根据本公开内容的一个实施例的使用单个电阻式存储器件的PUF电路100。在一个实施例中，PUF电路100包括基于电阻式存储器件的单元101、ADC 102和逻辑单元103。在一个实施例中，逻辑单元103是任选的。在一个实施例中，单元101包括与晶体管串联耦合的电阻式存储器件RD。在一个实施例中，晶体管是η型晶体管MN。在其它实施例中，可以使用其它类型的晶体管。在一个实施例中，单元101具有三个端子一一一个端子耦合到电阻式存储器件RD，并且另外两个端子耦合到晶体管。单元101与存储器位单元类似，并且因此将第一、第二和第三端子标注为BL(即，位线)、SL(即，源线)和WL(即，字线)。然而，标注并不意味着单元101必须存在于处理器的存储器中。在一个实施例中，PUF 100可以存在于将要被认证的处理器的任何位置。
[0025]出于解释实施例的目的，考虑将基于MTJ的电阻式存储器件用作RD。在其它实施例中，可以使用其它类型的电阻式存储器件。MTJ器件表现出被描述为高电阻(RH)状态和低电阻(RL)状态的两种非易失性状态。使用被称为隧穿磁电阻(TMR)的参数来捕捉RH与RL状态之间的电阻，将TMR表达为TMR = (RH-RL)/RL* 100 %。在一个实施例中，将MTJ器件的固定磁层耦合到晶体管，而将MTJ器件的自由磁层耦合到BL。
[0026]图1B示出了具有低电阻的基于MTJ的电阻式存储器件120。MTJ器件120包括由绝缘层122分隔开的两个磁层121和123 (其形成了 MTJ器件120的两个端子)。在一个实施例中，绝缘层由MgO形成。磁层(S卩，层121)的其中之一为 固定(或钉扎)层，而另一个磁层(即，层123)为自由层。MTJ电阻是MTJ的状态和层121与123之间嵌入的MgO层122的厚度的指数函数。由于该指数相关性，具有不同MgO厚度的MTJ器件具有不同的电阻，在一个实施例中可以使用电流/电压传感器来识别电阻。在MTJ器件120的示例中，自由磁层和固定磁层二者具有由穿过MTJ器件的电流的流动方向引起的相同的磁方向。相同的磁方向产生了 MTJ器件120的低电阻RL。图1C示出了具有高电阻的基于MTJ的电阻式存储器件130。在该示例中，自由磁层131和固定磁层121具有相反的磁方向，从而产生了MTJ器件130的高电阻RH。
[0027]再次参考图1A，在一个实施例中，RD与晶体管丽之间的结(即，节点Q)耦合到ADC 102。在一个实施例中，在将BL耦合到电源并且将SL耦合到地时，节点Q上的模拟电压增大。该模拟电压的幅度取决于MgO的厚度。随着MgO在MTJ器件之间发生变化，节点Q上的模拟电压也发生变化。在一个实施例中，使用ADC 102将节点Q上的模拟电压转换为N位数字输出。在一个实施例中，由逻辑单元103接收N位数字输出，逻辑单元103将N位数字输出转换成认证签名。
[0028]例如，逻辑单元103可以向N位数字输出应用加密算法来产生加密签名。在一个实施例中，可以将N位数字输出直接用作认证签名。在一个实施例中，通过提高ADC 102的精确度以产生较大数量的数字位来强化签名。在一个实施例中，可以使用101和ADC 102的阵列来产生较长的签名，以提高签名强度。
[0029]图2示出了根据本公开内容的一个实施例的具有多个电阻式存储器件的PUF电路200。要指出的是，图2的与任何其它附图的元件具有相同附图标记(或名称)的那些元件可以采用与所描述的方式相似的任何方式来操作或运行，但不限于此。
[0030]在一个实施例中，PUF电路200包括多个基于MTJ的存储单元的阵列201、模拟多路复用器(Mux) 202、N位ADC 203以及逻辑单元204和205。在一个实施例中，阵列201包括K个基于MTJ的存储单元1lu，其中K是大于I的整数。在一个实施例中，基于MTJ的存储单元1lg中的每个存储单元接收相应的BL信号(即，来自BLi_K)、SL信号(S卩，来自SL1^k)和WL( g卩，来自WL1^。在一个实施例中，MTJ器件RD^由于MgO的厚度的变化而彼此不同。在一个实施例中，每个晶体管MNm具有相同的尺寸。在其它实施例中，每个晶体管丽η可以具有不同尺寸。每个基于MTJ的存储单元(例如，101 J与图1的基于MTJ的存储单元101相同。
[0031]再次参考图2，模拟Mux 202接收分别来自基于MTJ的存储单元1Lk的输入Q此处，节点、信号、输入/输出的标注可以互换使用。例如，根据句子的语境，Ql可以指节点Q1、输入Ql或信号Q1。在一个实施例中，使用可以由选择线上的选择信号控制的传送门(pass-gate)来实施模拟Mux 202。在该实施例中，模拟Mux是K:1多路复用器。在一个实施例中，由接收时钟信号的逻辑单元204控制选择信号。在一个实施例中，逻辑单元204包括K位计数器，以使选择信号在每个时钟周期选择Qm输入的其中之一作为输出。
[0032]在一个实施例中，由N位ADC接收模拟Mux 202的输出，N位ADC将模拟输出Out转换为表示模拟输出Out的N位数字输出。在一个实施例中，由逻辑单元205接收N位输出，逻辑单元205将N位输出转换成认证签名。在一个实施例中，逻辑单元205包括加密逻辑。在一个实施例中，可以将来自N位ADC 203的N位输出直接用作签名。在这种实施例中，可以绕开或去掉逻辑单元205。在图2的实施例中，通过在不同时钟周期使用选择线的不同组合能够提高签名的强度。在一个实施例中，还可以通过独立地调整BL1-JP SL i_K的电压来强化签名的强度。在一个实施例中，将BLg親合到电源并且将SL i_K親合到地。
[0033]图3示出了根据本公开内容的一个实施例的具有多个电阻式存储器件和自动调零比较器的PUF电路300。要指出的是，图3的与任何其它附图的元件具有相同附图标记(或名称)的那些元件可以采用与所描述的方式相似的任何方式来操作或运行，但不限于此。
[0034]在一个实施例中，PUF电路300包括基于MTJ的存储单元10Ig的阵列301、自动调零比较器302和逻辑单元303。在该实施例中，去掉了 ADC。在一个实施例中，阵列301与阵列201相似。在一个实施例中，BLi_K(图3中未标注)经由电阻器R I禹合到电源Vcc。在一个实施例中，SLi_K(图3中未标注)耦合到地。在另一个实施例中，SLg可以耦合到高于或低于地的电压(例如，比地的电压高或低1mV)。在一个实施例中，自动调零比较器302经由电容器C耦合到BU_K。在一个实施例中，自动调零比较器302是基于电流的比较器。在一个实施例中，自动调零比较器302是基于电压的比较器。
[0035]在一个实施例中，自动调零比较器302包括串联耦合在一起的逆变器il和i2，以使逆变器il的输入耦合到电容器C，逆变器il的输出(S卩，节点nl)耦合到逆变器i2的输入，并且逆变器i2的输出耦合到比较器的输出节点。在一个实施例中，开关SW并联耦合到逆变器il。在一个实施例中，开关SW是η型晶体管。在一个实施例中，开关SW是P型晶体管。在一个实施例中，开关SW是η型晶体管和P型晶体管二者的组合。在一个实施例中，由逻辑单元303接收自动调零比较器302的输出Out，逻辑单元303将Out信号转换为认证签名。
[0036]在一个实施例中，基于激活的WL1J即，使其相应的晶体管接通的WL)的组合，产生了与前一个迭代产生的VM’进行比较的VM电压。此处，迭代是指选择了 WLg的代码的状态。在下一个迭代中，选择WLg的不同代码。在一个实施例中，逻辑单元(未示出)经过许多迭代来改变WLg的代码。在每次迭代中，产生一位输出Out。
[0037]在一个实施例中，在开关SW闭合(即，节点nl短接到逆变器i I的输入)时，将前一个VM’存储在自动调零比较器的节点nl上，并且由自动调零比较器302对其进行比较。在一个实施例中，当VM上的电压大于VM’上的电压时，Out为逻辑高，否则Out为逻辑低。由于电流对MgO厚度的指数相关性，在每次迭代中，VM电压明显不同。在一个实施例中，每次迭代在节点Out上产生一个输出位，并且“N”次迭代产生“N”个输出位，其成为签名的长度。
[0038]图4示出了根据本公开内容的另一个实施例的具有多个电阻式存储器件和自动调零比较器的PUF电路400。要指出的是，图4的与任何其它附图的元件具有相同附图标记(或名称)的那些元件可以采用与所描述的方式相似的任何方式来操作或运行，但不限于此。
[0039]为了不使图4的实施例难以理解，将论述图3与图4之间的差异。在PUF电路400中，SL耦合到自动调零比较器302而不是BL。在该实施例中，BLg耦合到地。在一个实施例中，BLg親合到电压高于或低于地的节点(例如，电压比地高或低1mV的节点)。在一个实施例中，SL经由电阻器R耦合到电源Vcc。PUF 400的操作在其它方面与PUF电路300相似。
[0040]图5示出了根据本公开内容的另一个实施例的具有图3或图4的PUF电路的阵列的PUF电路500。要指出的是，图5的与任何其它附图的元件具有相同附图标记(或名称)的那些元件可以采用与所描述的方式相似的任何方式来操作或运行，但不限于此。
[0041]在一个实施例中，PUF电路500包括PUF电路的XXY阵列501，其中，阵列在块502η_χγ中的每个块中包括PUF电路300和/或400，其中X和Y是大于I的整数。将每个块502η_χγ的输出Out η_χγ合并以形成Out信息转移通路，然后由逻辑单元504接收Out信息转移通路以产生认证签名。在一个实施例中，每个块502HI接收其相应的WL启用信号。例如，5023^^^(11) ^；502 1Υ接收 WL(IY) “502 X1 接收 WL(Xl)…并且 502 灯接收 WL(XY)
在一个实施例中，逻辑单元504包括用于加密Out以产生认证签名的逻辑。在一个实施例中，逻辑单元504是任选的。在这种实施例中，Out是认证签名。
[0042]在图4的实施例中，在多个时钟周期或多次迭代中产生签名，以使得在每次迭代中，来自WLg中的WL位中的一个或多个发生改变。再次参考图5，通过在一个时钟周期内针对502HI中的每个提供不同的WL η设置并且将输出Out hi合并成Out来产生签名，PUF电路500将迭代次数减小到单次迭代。在该实施例中，签名的强度是阵列的大小(即XXY)的函数。在一个实施例中，在面积是主要约束条件时可以使用PUF电路300/400，而在性能(即，速度)是主要约束条件的情况下可以使用PUF电路500。
[0043]在一些实施例中，此处论述的PUF电路能够以质询-响应模式进行操作。此处，质询是指给定输入(例如，WL启用信号)，并且响应是输出Out。在这些实施例中，到PUF电路的特定输入提供特定签名输出。例如，可以将PUF电路300/400中的WL启用信号用作输入质询，并且可以利用ADC而不是自动调零比较器来对由MTJ位单元的组合产生的VM电压进行转换，以提供签名响应。
[0044]尽管已经结合本公开内容的具体实施例描述了本公开内容，但是考虑到前述描述，这种实施例的很多替代物、修改和变化对本领域技术人员而言是显而易见的。例如，可以将η型器件而不是P型器件与电阻式存储器件耦合。参考图6来描述一个这种实施例。
[0045]图6示出了根据本公开内容的另一个实施例的使用单个电阻式存储器件的PUF电路600。要指出的是，图6的与任何其它附图的元件具有相同附图标记(或名称)的那些元件可以采用与所描述的方式相似的任何方式来操作或运行，但不限于此。
[0046]图6示出了具有在功能上与图1A的位单元101相似的存储器位单元601的PUF电路600。图6的实施例与图1A的实施例相似，除了 BL现在耦合到P型晶体管MP而SL耦合到电阻式存储器件RD(例如，基于MTJ的器件)。在一个实施例中，MTJ器件的固定磁层耦合到晶体管ΜΡ，而MTJ器件的自由磁层耦合到SL0在功能上，图6的实施例与图1A的实施例等价。在一个实施例中，存储器位单元601可以用于图2-5的位单元1lu(作为6Ol1I)。本公开内容的实施例旨在涵盖落在所附权利要求的宽泛范围内的所有这种替代物、修改和变化。
[0047]图7是根据本公开内容的一个实施例的具有使用电阻式存储器件的PUF的智能设备、计算机系统或SoC(片上系统)。要指出的是，图7的与任何其它附图的元件具有相同附图标记(或名称)的那些元件可以采用与所描述的方式相似的任何方式来操作或运行，但不限于此。
[0048]图7示出了可以使用平面接口连接器的移动设备的实施例的方框图。在一个实施例中，计算设备1600表示移动计算设备，例如计算平板电脑、移动电话或智能电话、无线电子阅读器或其它无线移动设备。要理解，总体上示出了特定部件，但是计算设备1600中并未示出这种设备的所有部件。
[0049]在一个实施例中，计算设备1600包括具有PUF电路的第一处理器1610装置，PUF电路使用参考实施例所描述的电阻式存储器件。计算设备1600的其它块也可以包括具有使用参考实施例所描述的电阻式存储器件的PUF电路的装置。本公开内容的各种实施例还可以在1670内包括诸如无线接口之类的网络接口，以使得可以将系统实施例并入到例如蜂窝电话或个人数字助理的无线设备中。
[0050]在一个实施例中，处理器1610 (和处理器1690)可以包括一个或多个物理设备，例如微处理器、应用处理器、微控制器、可编程逻辑设备或其它处理模块。处理器1690可以是任选的。由处理器1610执行的处理操作包括操作平台或操作系统的执行，其中在操作平台或操作系统上执行应用和/或设备功能。处理操作包括与和人类用户或其它设备进行的I/0(输入/输出)相关的操作、与功率管理相关的操作、和/或与将计算设备1600连接到另一个设备相关的操作。处理操作也可以包括与音频I/O和/或显示I/O相关的操作。
[0051]在一个实施例中，计算设备1600包括音频子系统1620，其表示与向计算设备1600提供音频功能相关联的硬件(例如，音频硬件和音频电路)部件和软件(例如，驱动器、编解码器)部件。音频功能可以包括扬声器和/或头戴式耳机输出、以及麦克风输入。用于这种功能的设备可以集成到计算设备1600中或连接到计算设备1600。在一个实施例中，用户通过提供由处理器1610接收并处理的音频命令来与计算设备1600交互。
[0052]显示子系统1630表示硬件(例如，显示设备)部件和软件(例如，驱动器)部件，这些部件为用户提供视觉和/或触觉显示以与计算设备1600交互。显示子系统1630包括显示接口 1632，其包括用于向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示接口 1632包括与处理器1610分开的逻辑以执行与显示相关的至少一些处理。在一个实施例中，显示子系统1630包括向用户提供输出和输入的触摸屏(或触摸板)设备。
[0053]I/O控制器1640表示和与用户的交互相关的硬件设备和软件部件。I/O控制器1640可操作用于管理作为音频子系统1620和/或显示子系统1630的一部分的硬件。另外，I/O控制器1640示出用于连接到计算设备1600的附加设备的连接点，用户可以通过该附加设备来与系统交互。例如，可以附接到计算设备1600的设备可以包括麦克风设备、扬声器或立体声系统、视频系统或其它显示设备、键盘或辅助键盘设备、或用于诸如读卡器或其它设备之类的具体应用的其它I/O设备。
[0054]如上所述，I/O控制器1640可以与音频子系统1620和/或显示子系统1630交互。例如，通过麦克风或者其它音频设备的输入可以为计算设备1600的一个或多个应用或功能提供输入或命令。此外，可以提供音频输出来替代显示输出，或者除了显示输出之外，还可以提供音频输出。在另一个示例中，如果显示子系统1630包括触摸屏，则显示设备也用作输入设备，其可以至少部分地由I/O控制器1640管理。计算设备1600上还可以存在附加按钮或开关以提供由I/O控制器1640管理的I/O功能。
[0055]在一个实施例中，I/O控制器1640管理诸如加速度计、照相机、光传感器或其它环境传感器、或可以包括在计算设备1600中的其它硬件之类的设备。输入可以是直接用户交互的一部分，并且向系统提供环境输入以影响其操作(例如针对噪声进行滤波、针对亮度检测来调整显示器、为照相机应用闪光灯、或其它特征)也是直接用户交互的一部分。
[0056]在一个实施例中，计算设备1600包括功率管理1650，其管理电池功率使用、电池的充电和与节电操作相关的特征。存储器子系统1660包括用于在计算设备1600中存储信息的存储器设备。存储器可以包括非易失性(如果中断对存储器设备的供电，则状态不改变)存储器设备和/或易失性(如果中断对存储器设备的供电，则状态是不确定的)存储器设备。存储器子系统1660可以存储应用数据、用户数据、音乐、照片、文档或其它数据，以及与计算设备1600的应用和功能的执行相关的系统数据(无论长期的或暂时的)。
[0057]实施例的元件也可以被提供作为用于存储计算机可执行指令(例如，用于实施本文中所论述的任何其它处理的指令)的机器可读介质(例如存储器1660)。机器可读介质(例如，存储器1660)可以包括但不限于闪存存储器、光盘、CD-ROM、DVD ROM、RAM、EPROM,EEPROM、磁卡或光卡、相变存储器(PCM)、或适合于存储电子或计算机可执行指令的其它类型的机器可读介质。例如，本公开内容的实施例可以作为计算机程序(例如，B1S)而被下载，其可以经由通信链路(例如，调制解调器或网络连接)、通过数据信号的方式而从远程计算机(例如，服务器)传送到请求计算机(例如，客户端)。
[0058]连接1670包括使得计算设备1600能够与外部设备进行通信的硬件设备(例如，无线和/或有线连接器和通信硬件)和软件部件(例如，驱动器、协议栈)。计算设备1600可以是单独的设备，例如其它计算设备、无线接入点或基站，也可以是外围设备，例如头戴式耳机、打印机、或其它设备。
[0059]连接1670可以包括多种不同类型的连接。概括来说，计算设备1600被例示为采用蜂窝连接1672和无线连接1674。蜂窝连接1672通常指的是由无线运营商提供的蜂窝网络连接，例如经由GSM(全球移动通信系统)或其变型或其衍生物、CDMA(码分多址)或其变型或其衍生物、TDM(时分复用)或其变型或其衍生物、或其它蜂窝服务标准所提供的蜂窝网络连接。无线连接(或无线接口)1674指的是非蜂窝的无线连接，并且可以包括个人局域网(例如，蓝牙、近场等)、局域网(例如，W1-Fi)、和/或广域网(例如，WiMax)、或其它无线通信。
[0060]外围连接1680包括用于进行外围连接的硬件接口和连接器、以及软件部件(例如驱动器、协议栈)。要理解，计算设备1600可以是连接到其它计算设备的外围设备(“到” 1682)，并且也可以具有连接于其上的外围设备(“从” 1684)。出于诸如管理(例如，下载和/或上载、改变、同步)计算设备1600上的内容的目的，计算设备1600通常具有用于连接到其它计算设备的“对接(docking)”连接器。另外，对接连接器可以允许计算设备1600连接到特定外围设备，所述特定外围设备允许计算设备1600控制例如到影音或其它系统的内容输出。
[0061]除了专用对接连接器或其它专用连接硬件，计算设备1600可以经由公共连接器或基于标准的连接器进行外设连接1680。公共类型可以包括通用串行总线(USB)连接器(其可以包括任何数量的不同硬件接口)、包括迷你显示端口(MDP)的显示端口、高清晰度多媒体接口(HDMI)、火线(Firewire)或其它类型。
[0062]说明书中对“实施例”、“一个实施例”、“一些实施例”、或“其它实施例”的引用表示结合实施例所描述的特定特征、结构或特性包括在至少一些实施例中，但不必是全部实施例。“实施例”、“一个实施例”、或“一些实施例”的多次出现不一定全都指代相同的实施例。如果说明书陈述了部件、特征、结构或特性“可以”、“可能”或“能够”被包括，则该特定部件、特征、结构或特性并非必需被包括。如果说明书或权利要求书提及“一”元件，则并非表示仅有一个元件。如果说明书或权利要求书提及“附加的”元件，则并不排除存在多于一个的附加元件。
[0063]此外，特定特征、结构、功能或特性可以以任何适合的方式组合到一个或多个实施例中。例如，第一实施例可以结合第二实施例，只要与这两个实施例相关联的特定特征、结构、功能或特性不互相排斥。
[0064]另外，为简化说明和论述，并且为了不会使本公开内容难以理解，在所提供的附图中可以示出或可以不示出与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此夕卜，可以以框图的形式示出布置，以便避免使本公开内容难以理解，并且这也考虑了以下事实，即关于这种框图布置的实施方式的细节高度取决于将要实施本公开内容的平台 (即，这种细节应该完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本公开内容的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本公开内容。因此，描述被认为是说明性的而不是限制性的。
[0065]下面的示例属于其它实施例。示例中的细节可以用于一个或多个实施例中的任何地方。也可以针对方法或过程来实施本文中所描述的装置的所有可选特征。
[0066]例如，提供了一种装置，其包括:具有至少两个端子的电阻式存储器件；耦合到电阻式存储器件的至少两个端子的其中之一的晶体管；以及具有耦合到电阻式存储器件的至少两个端子的其中之一的输入的模数转换器(ADC)。在一个实施例中，电阻式存储器件是MTJ器件。在一个实施例中，ADC是I位比较器或多位ADC的其中之一。在一个实施例中，晶体管具有耦合到字线的栅极端子。在一个实施例中，晶体管是η型晶体管。在一个实施例中，晶体管耦合到源线。在一个实施例中，装置还包括用于接收ADC的输出以产生认证签名的逻辑。
[0067]在另一个示例中，提供了一种系统，其包括:存储器和耦合到存储器的处理器，处理器包括根据上述装置的装置。在一个实施例中，系统还包括:用于允许处理器与另一个设备进行通信的无线接口。在一个实施例中，系统还包括显示单元。在一个实施例中，显示单元是触摸屏。
[0068]在另一个示例中，提供了一种装置，其包括:多个基于电阻式存储器件的位单元，每个位单元可以被独立控制；耦合到每个位单元的模拟多路复用器；以及用于将模拟多路复用器的输出转换为数字表示的模数转换器(ADC)。在一个实施例中，模拟多路复用器可以由选择总线来控制。在一个实施例中，装置还包括用于在不同的时钟周期内改变选择总线的位值的第一逻辑单元。在一个实施例中，ADC是多位ADC，并且其中，来自ADC的数字表示是多位信息转移通路(mut1-bit bus) ο在一个实施例中，装置还包括用于将多位信息转移通路的值转换成认证签名的第二逻辑单元。
[0069]在另一个示例中，提供了一种系统，其包括:存储器和耦合到存储器的处理器，处理器包括根据上述装置的装置。在一个实施例中，系统还包括:用于允许处理器与另一个设备进行通信的无线接口。在一个实施例中，系统还包括显示单元。在一个实施例中，显示单元是触摸屏。
[0070]在另一个示例中，提供了一种装置，其包括:多个基于电阻式存储器件的位单元，每个位单元可以被独立控制，并且每个基于电阻式存储器件的位单元具有第一和第二端子，以使第一端子耦合到电阻式存储器件，并且第二端子耦合到晶体管；以及自动调零比较器，其具有耦合到所有基于电阻式存储器件的位单元的第一或第二端子的其中之一的输入。
[0071]在一个实施例中，自动调零比较器包括:具有耦合到所有基于电阻式存储器件的位单元的第一或第二端子的其中之一的输入的第一逆变器；以及并联耦合到第一逆变器的开关电容器。在一个实施例中，自动调零比较器包括与第一逆变器串联耦合的第二逆变器。在一个实施例中，在将自动调零比较器的输入耦合到所有基于电阻式存储器件的位单元的第一端子时，将基于电阻式存储器件的位单元的所有晶体管的源极端子耦合到地。在一个实施例中，在将基于电阻式存储器件的位单元的所有晶体管的源极端子耦合到自动调零比较器的输入时，将所有基于电阻式存储器件的位单元的第一端子耦合到地。
[0072]在另一个示例中，提供了一种系统，其包括:存储器和耦合到存储器的处理器，处理器包括根据上述装置的装置。在一个实施例中，系统还包括:用于允许处理器与另一个设备进行通信的无线接口。在一个实施例中，系统还包括显示单元。在一个实施例中，显示单元是触摸屏。
[0073]在另一个示例中，提供了一种装置，其包括:物理防克隆功能(PUF)电路的阵列，每个PUF电路包括:多个基于电阻式存储器件的位单元，每个基于电阻式存储器件的位单元可以被独立控制，并且每个基于电阻式存储器件的位单元具有第一和第二端子，以使第一端子耦合到电阻式存储器件，并且第二端子耦合到晶体管；以及自动调零比较器，其具有耦合到所有基于电阻式存储器件的位单元的第一或第二端子的其中之一的输入。
[0074]在另一个示例中，提供了一种系统，其包括:存储器和耦合到存储器的处理器，处理器包括根据上述装置的装置。在一个实施例中，系统还包括:用于允许处理器与另一个设备进行通信的无线接口。在一个实施例中，系统还包括显示单元。在一个实施例中，显示单元是触摸屏。
[0075]提供了摘要，该摘要将允许读者确定本技术公开内容的本质和要点。应该理解，所提交的摘要不是要用于限制权利要求的范围或含义。在每个权利要求本身作为一个单独的实施例的情况下，下面的权利要求书由此被并入到【具体实施方式】中。
【主权项】
1.一种用于执行物理防克隆功能的装置，所述装置包括: 具有至少两个端子的电阻式存储器件； 晶体管，其耦合到所述电阻式存储器件的所述至少两个端子的其中之一；以及模数转换器(ADC)，其具有耦合到所述电阻式存储器件的所述至少两个端子的所述其中之一的输入。2.根据权利要求1所述的装置，其中，所述电阻式存储器件是MTJ器件。3.根据权利要求1所述的装置，其中，所述ADC是I位比较器或多位ADC的其中之一。4.根据权利要求1所述的装置，其中，所述晶体管具有耦合到字线的栅极端子。5.根据权利要求1所述的装置，其中，所述晶体管是η型晶体管。6.根据权利要求1所述的装置，其中，所述晶体管耦合到源线。7.根据权利要求1所述的装置，还包括用于接收所述ADC的输出以产生认证签名的逻辑。8.一种用于执行物理防克隆功能的装置，所述装置包括: 多个基于电阻式存储器件的位单元，每个位单元可以被独立控制； 耦合到每个位单元的模拟多路复用器；以及 模数转换器(ADC)，其将所述模拟多路复用器的输出转换为数字表示。9.根据权利要求8所述的装置，其中，所述模拟多路复用器是由选择总线可控的。10.根据权利要求9所述的装置，还包括用于在不同时钟周期内改变所述选择总线的位值的第一逻辑单元。11.根据权利要求8所述的装置，其中，所述ADC是多位ADC，并且其中，来自所述ADC的所述数字表示是多位信息转移通路。12.根据权利要求9所述的装置，还包括用于将所述多位信息转移通路的值转换成认证签名的第二逻辑单元。13.一种用于执行物理防克隆功能的装置，所述装置包括: 多个基于电阻式存储器件的位单元，每个基于电阻式存储器件的位单元独立可控，并且每个基于电阻式存储器件的位单元具有第一端子和第二端子，以使所述第一端子耦合到电阻式存储器件，并且所述第二端子耦合到晶体管；以及 自动调零比较器，其具有耦合到所有基于电阻式存储器件的位单元的所述第一端子或所述第二端子的其中之一的输入。14.根据权利要求13所述的装置，其中，所述自动调零比较器包括: 第一逆变器，其具有耦合到所有基于电阻式存储器件的位单元的所述第一端子或所述第二端子的其中之一的输入；以及 并联耦合到所述第一逆变器的开关电容器。15.根据权利要求13所述的装置，其中，所述自动调零比较器包括与所述第一逆变器串联耦合的第二逆变器。16.根据权利要求14所述的装置，其中，在将所述自动调零比较器的所述输入耦合到所有基于电阻式存储器件的位单元的所述第一端子时，将所述基于电阻式存储器件的位单元的所有所述晶体管的源极端子耦合到地。17.根据权利要求16所述的装置，其中，在将所述基于电阻式存储器件的位单元的所有所述晶体管的源极端子耦合到所述自动调零比较器的所述输入时，将所有基于电阻式存储器件的位单元的所述第一端子耦合到地。18.—种用于执行物理防克隆功能(PUF)的装置，所述装置包括: PUF电路的阵列，每个PUF电路包括: 多个基于电阻式存储器件的位单元，每个基于电阻式存储器件的位单元独立可控，并且每个基于电阻式存储器件的位单元具有第一端子和第二端子，以使所述第一端子耦合到电阻式存储器件，并且所述第二端子耦合到晶体管；以及 自动调零比较器，其具有耦合到所有基于电阻式存储器件的位单元的所述第一端子或所述第二端子的其中之一的输入。19.根据权利要求18所述的装置，其根据装置权利要求13到17中的任一项所述的装置。20.一种系统，包括: 存储器； 耦合到所述存储器的处理器，所述处理器包括根据装置权利要求1到7中的任一项所述的装置；以及 无线接口，其用于允许所述处理器与另一个设备进行通信。21.一种系统，包括: 存储器； 耦合到所述存储器的处理器，所述处理器包括根据装置权利要求8到12中的任一项所述的装置；以及 无线接口，其用于允许所述处理器与另一个设备进行通信。22.—种系统，包括: 存储器； 耦合到所述存储器的处理器，所述处理器包括根据装置权利要求13到17中的任一项所述的装置；以及 无线接口，其用于允许所述处理器与另一个设备进行通信。
【专利摘要】本发明描述了一种物理防克隆功能电路，其包括：具有至少两个端子的电阻式存储器件(例如，MTJ器件)；耦合到所述电阻式存储器件的所述至少两个端子的其中之一的晶体管；以及具有耦合到所述电阻式存储器件的所述至少两个端子的所述其中之一的输入的模数转换器(ADC)。
【IPC分类】G11C16/02, G11C16/22
【公开号】CN104900262
【申请号】CN201510063480
【发明人】C·奥古斯丁, C·托库纳加, J·W·查汉茨
【申请人】英特尔公司
【公开日】2015年9月9日
【申请日】2015年2月6日
【公告号】WO2015134037A1
【专利说明】
【背景技术】
[0001]随机并且唯一的一次性加密密钥的产生是具有挑战性的，尤其是在密钥是本地产生的，并且不由主密钥管理系统分发的时候。同样地，产品/零件的唯一标识是制造业所面临的要对零件进行认证以避免劣质产品流入市场的严峻挑战。
【附图说明】
[0002]根据下文给出的【具体实施方式】并且根据本公开内容的各种实施例的附图，本公开内容的实施例将得到更加充分的理解，然而，【具体实施方式】和附图不应被看作将本公开内容限制为具体实施例，而是仅用于解释和理解。
[0003]图1A示出了根据本公开内容的一个实施例的使用单个电阻式存储器件的物理防克隆功能(PUF)电路。
[0004]图1B示出了具有低电阻的基于磁性隧穿结(MTJ)的电阻式存储器件。
[0005]图1C示出了具有高电阻的基于MTJ的电阻式存储器件。
[0006]图2示出了根据本公开内容的一个实施例的具有多个电阻式存储器件的PUF电路。
[0007]图3示出了根据本公开内容的一个实施例的具有多个电阻式存储器件和自动调零比较器的PUF电路。
[0008]图4示出了根据本公开内容的另一个实施例的具有多个电阻式存储器件和自动调零比较器的PUF电路。
[0009]图5示出了根据本公开内容的另一个实施例的具有图3或图4的PUF电路的阵列的PUF电路。
[0010]图6示出了根据本公开内容的另一个实施例的使用单个电阻式存储器件的PUF电路。
[0011]图7是根据本公开内容的一个实施例的具有使用电阻式存储器件的PUF的智能设备、计算机系统或SoC(片上系统)。
【具体实施方式】
[0012]已经提出了解决这两种应用的若干方法。最常用的技术的其中之一被称为物理防克隆功能(PUF)。在PUF中，利用由于制造而产生的物理变化来产生唯一 ID或密钥。在集成电路(IC)中，这种变化是显著的，并且能够有效地用于构建集成PUF电路。由于其集成本质，难以对下层电路进行反向工程处理和识别并且在劣质电路中重现PUF本质。
[0013]作为结果，供应给客户的很多IC都具有嵌入的PUF电路。PUF电路面临挑战。例如，将正确芯片识别为劣质芯片的错误拒绝率FRR、以及将劣质芯片识别为正确芯片的错误接受率RAR。可以基于诸如μ -1nter、μ -1ntra、σ -1nter和σ -1ntra之类的参数来估计FAR和FRR。在基于电路的PUF中(例如，在0.35 μ m工艺节点中)，能够实现接近1.3 %(理想:0% )的μ-1nter，并且能够实现接近50% (理想:50% )的μ-1ntra。已知的PUF电路使用晶体管阈值电压变化来产生签名。然而，在按比例缩小的几何尺寸中，PUF性能下降，并且需要替代的方案来实现理想的PUF性能。
[0014]一些实施例描述了一种PUF电路，其包括:具有至少两个端子的电阻式存储器件；耦合到电阻式存储器件的至少两个端子的其中之一的晶体管；以及具有耦合到电阻式存储器件的至少两个端子的其中之一的输入的模数转换器(ADC)。一些实施例描述了一种PUF电路，其包括:多个基于电阻式存储器件的位单元，每个位单元可以被独立控制；耦合到每个位单元的模拟多路复用器；以及将模拟多路复用器的输出转换成数字表示的ADC。
[0015]一些实施例描述了多个基于电阻式存储器件的位单元，每个基于电阻式存储器件的位单元可以被独立控制，并且每个基于电阻式存储器件的位单元具有第一和第二端子，以使第一端子耦合到电阻式存储器件，并且第二端子耦合到晶体管；以及具有耦合到所有基于电阻式存储器件的位单元的第一或第二端子的其中之一的输入的自动调零比较器。一些实施例描述了上述PUF电路的阵列。
[0016]PUF产生的唯一随机输出还可以用作一次性加密密钥或主密钥。这些类型的密钥的优点在于，它们对每个PUF而言都是唯一的，并且对外部方、甚至制造方而言是完全未知的。在一个实施例中，用于PUF电路的电阻式存储器件是基于磁性隧道结(MTJ)的器件。在其它实施例中，可以使用其它类型的电阻式存储器件。例如，相变存储器(PCM)。由于制造变化的原因，基于MTJ的器件的电阻发生变化，并且在一个实施例中可以使用电流传感器/电压传感器来识别电阻的差异。在一个实施例中，可以使用传感器值来产生用于认证集成电路的质询一响应对(CRP)。
[0017]与常规PUF相比，实施例提供了几个优点。例如，实施例可以产生更小的物理尺寸和MTJ的3D集成。这使得能够集成更高位，从而提高了签名长度和对应的签名强度。与常规PUF电路相比，基于MTJ的PUF电路物理上可以更小，同时实现与常规PUF电路相同或者更优的FAR和FRR。一些实施例的另一个优点是电阻对变化参数(此处为MTJ器件的MgO的厚度)的指数相关性，其提供了从一个MTJ器件到下一个MTJ器件的更大的变化，从而创建了唯一签名，其能够被无误差地测量并且因此建立了接近零的μ-1nter和σ-1nter。与常规实施方式相比，这还能够降低PUF电路面积，而常规实施方式则需要更大数量的签名位来实现相同的FAR和FRR。
[0018]在以下描述中，论述了很多细节，以提供对本公开内容的实施例的更加透彻的解释。然而，对于本领域技术人员而言显而易见的是，可以在没有这些具体细节的情况下实践本公开内容的实施例。在其它实例中，通过方框图的形式而不是以具体细节的形式示出了公知的结构和设备，以避免使本公开内容的实施例难以理解。
[0019]注意，在实施例的相对应的附图中，用线表示信号。一些线可以较粗，以指示更多成分的信号路径，和/或一些线可以在一端或者多端上具有箭头，以指示主要信息流动方向。这种指示并不是要进行限制。事实上，结合一个或多个示例性实施例来使用这些线有助于更容易理解电路或逻辑单元。由设计需要或偏好决定的任何所表示的信号实际上可以包括可以在任一方向上行进并且可以利用任何适合类型的信号方案来实施的一个或多个信号。
[0020]贯穿整个说明书以及在权利要求书中，术语“连接”表示连接的物体之间的直接电连接，而不存在任何中间设备。术语“耦合”表示连接的物体之间的直接电连接或者通过一个或多个无源或有源中间设备进行的间接连接。术语“电路”表示被布置为彼此协作以提供所需功能的一个或多个无源和/或有源部件。术语“信号”表示至少一个电流信号、电压信号或数据/时钟信号。术语“一个”、“一种”和“所述”包括复数的引用。“在……中”的意思包括“在……中”和“在……上”。
[0021]术语“缩放”通常指的是将设计(方案和布局)从一种工艺技术转换为另一种工艺技术。术语“缩放”通常还指的是在同一个工艺节点内缩小布局和设备的尺寸。术语“缩放”还可以指的是相对于另一个参数(例如，电源电平)来调整(例如，减慢)信号频率。术语“大体上”、“接近”、“近似”、“附近”、和“大约”通常指的是在目标值的+/-20%内。
[0022]除非另外规定，否则使用序数词“第一”、“第二”和“第三”等来描述共同的对象，仅指示指代相同对象的不同实例，并且不是要暗示所描述的对象必须采用时间上、空间上的给定顺序、排名或任何其它方式。
[0023]出于实施例的目的，晶体管是金属氧化物半导体(MOS)晶体管，其包括漏极、源极、栅极和体端子。晶体管还包括三栅极和鳍式场效应晶体管、栅极全包围圆柱体晶体管或实施晶体管功能的其它器件，例如碳纳米管或者自旋电子器件等。源极端子和漏极端子可以是同一个端子并且在本文中可以互换地使用。本领域中的技术人员将领会，在不脱离本公开内容的范围的情况下，可以使用其它晶体管，例如双极结型晶体管一一BJT PNP/NPN、BiCMOS、CMOS、eFET等。术语“MN”指示η型晶体管(例如，NMOS, NPN BJT等)，并且术语“ΜΡ”指示P型晶体管(例如，PMOS, PNP BJT等)。
[0024]图1A示出了根据本公开内容的一个实施例的使用单个电阻式存储器件的PUF电路100。在一个实施例中，PUF电路100包括基于电阻式存储器件的单元101、ADC 102和逻辑单元103。在一个实施例中，逻辑单元103是任选的。在一个实施例中，单元101包括与晶体管串联耦合的电阻式存储器件RD。在一个实施例中，晶体管是η型晶体管MN。在其它实施例中，可以使用其它类型的晶体管。在一个实施例中，单元101具有三个端子一一一个端子耦合到电阻式存储器件RD，并且另外两个端子耦合到晶体管。单元101与存储器位单元类似，并且因此将第一、第二和第三端子标注为BL(即，位线)、SL(即，源线)和WL(即，字线)。然而，标注并不意味着单元101必须存在于处理器的存储器中。在一个实施例中，PUF 100可以存在于将要被认证的处理器的任何位置。
[0025]出于解释实施例的目的，考虑将基于MTJ的电阻式存储器件用作RD。在其它实施例中，可以使用其它类型的电阻式存储器件。MTJ器件表现出被描述为高电阻(RH)状态和低电阻(RL)状态的两种非易失性状态。使用被称为隧穿磁电阻(TMR)的参数来捕捉RH与RL状态之间的电阻，将TMR表达为TMR = (RH-RL)/RL* 100 %。在一个实施例中，将MTJ器件的固定磁层耦合到晶体管，而将MTJ器件的自由磁层耦合到BL。
[0026]图1B示出了具有低电阻的基于MTJ的电阻式存储器件120。MTJ器件120包括由绝缘层122分隔开的两个磁层121和123 (其形成了 MTJ器件120的两个端子)。在一个实施例中，绝缘层由MgO形成。磁层(S卩，层121)的其中之一为 固定(或钉扎)层，而另一个磁层(即，层123)为自由层。MTJ电阻是MTJ的状态和层121与123之间嵌入的MgO层122的厚度的指数函数。由于该指数相关性，具有不同MgO厚度的MTJ器件具有不同的电阻，在一个实施例中可以使用电流/电压传感器来识别电阻。在MTJ器件120的示例中，自由磁层和固定磁层二者具有由穿过MTJ器件的电流的流动方向引起的相同的磁方向。相同的磁方向产生了 MTJ器件120的低电阻RL。图1C示出了具有高电阻的基于MTJ的电阻式存储器件130。在该示例中，自由磁层131和固定磁层121具有相反的磁方向，从而产生了MTJ器件130的高电阻RH。
[0027]再次参考图1A，在一个实施例中，RD与晶体管丽之间的结(即，节点Q)耦合到ADC 102。在一个实施例中，在将BL耦合到电源并且将SL耦合到地时，节点Q上的模拟电压增大。该模拟电压的幅度取决于MgO的厚度。随着MgO在MTJ器件之间发生变化，节点Q上的模拟电压也发生变化。在一个实施例中，使用ADC 102将节点Q上的模拟电压转换为N位数字输出。在一个实施例中，由逻辑单元103接收N位数字输出，逻辑单元103将N位数字输出转换成认证签名。
[0028]例如，逻辑单元103可以向N位数字输出应用加密算法来产生加密签名。在一个实施例中，可以将N位数字输出直接用作认证签名。在一个实施例中，通过提高ADC 102的精确度以产生较大数量的数字位来强化签名。在一个实施例中，可以使用101和ADC 102的阵列来产生较长的签名，以提高签名强度。
[0029]图2示出了根据本公开内容的一个实施例的具有多个电阻式存储器件的PUF电路200。要指出的是，图2的与任何其它附图的元件具有相同附图标记(或名称)的那些元件可以采用与所描述的方式相似的任何方式来操作或运行，但不限于此。
[0030]在一个实施例中，PUF电路200包括多个基于MTJ的存储单元的阵列201、模拟多路复用器(Mux) 202、N位ADC 203以及逻辑单元204和205。在一个实施例中，阵列201包括K个基于MTJ的存储单元1lu，其中K是大于I的整数。在一个实施例中，基于MTJ的存储单元1lg中的每个存储单元接收相应的BL信号(即，来自BLi_K)、SL信号(S卩，来自SL1^k)和WL( g卩，来自WL1^。在一个实施例中，MTJ器件RD^由于MgO的厚度的变化而彼此不同。在一个实施例中，每个晶体管MNm具有相同的尺寸。在其它实施例中，每个晶体管丽η可以具有不同尺寸。每个基于MTJ的存储单元(例如，101 J与图1的基于MTJ的存储单元101相同。
[0031]再次参考图2，模拟Mux 202接收分别来自基于MTJ的存储单元1Lk的输入Q此处，节点、信号、输入/输出的标注可以互换使用。例如，根据句子的语境，Ql可以指节点Q1、输入Ql或信号Q1。在一个实施例中，使用可以由选择线上的选择信号控制的传送门(pass-gate)来实施模拟Mux 202。在该实施例中，模拟Mux是K:1多路复用器。在一个实施例中，由接收时钟信号的逻辑单元204控制选择信号。在一个实施例中，逻辑单元204包括K位计数器，以使选择信号在每个时钟周期选择Qm输入的其中之一作为输出。
[0032]在一个实施例中，由N位ADC接收模拟Mux 202的输出，N位ADC将模拟输出Out转换为表示模拟输出Out的N位数字输出。在一个实施例中，由逻辑单元205接收N位输出，逻辑单元205将N位输出转换成认证签名。在一个实施例中，逻辑单元205包括加密逻辑。在一个实施例中，可以将来自N位ADC 203的N位输出直接用作签名。在这种实施例中，可以绕开或去掉逻辑单元205。在图2的实施例中，通过在不同时钟周期使用选择线的不同组合能够提高签名的强度。在一个实施例中，还可以通过独立地调整BL1-JP SL i_K的电压来强化签名的强度。在一个实施例中，将BLg親合到电源并且将SL i_K親合到地。
[0033]图3示出了根据本公开内容的一个实施例的具有多个电阻式存储器件和自动调零比较器的PUF电路300。要指出的是，图3的与任何其它附图的元件具有相同附图标记(或名称)的那些元件可以采用与所描述的方式相似的任何方式来操作或运行，但不限于此。
[0034]在一个实施例中，PUF电路300包括基于MTJ的存储单元10Ig的阵列301、自动调零比较器302和逻辑单元303。在该实施例中，去掉了 ADC。在一个实施例中，阵列301与阵列201相似。在一个实施例中，BLi_K(图3中未标注)经由电阻器R I禹合到电源Vcc。在一个实施例中，SLi_K(图3中未标注)耦合到地。在另一个实施例中，SLg可以耦合到高于或低于地的电压(例如，比地的电压高或低1mV)。在一个实施例中，自动调零比较器302经由电容器C耦合到BU_K。在一个实施例中，自动调零比较器302是基于电流的比较器。在一个实施例中，自动调零比较器302是基于电压的比较器。
[0035]在一个实施例中，自动调零比较器302包括串联耦合在一起的逆变器il和i2，以使逆变器il的输入耦合到电容器C，逆变器il的输出(S卩，节点nl)耦合到逆变器i2的输入，并且逆变器i2的输出耦合到比较器的输出节点。在一个实施例中，开关SW并联耦合到逆变器il。在一个实施例中，开关SW是η型晶体管。在一个实施例中，开关SW是P型晶体管。在一个实施例中，开关SW是η型晶体管和P型晶体管二者的组合。在一个实施例中，由逻辑单元303接收自动调零比较器302的输出Out，逻辑单元303将Out信号转换为认证签名。
[0036]在一个实施例中，基于激活的WL1J即，使其相应的晶体管接通的WL)的组合，产生了与前一个迭代产生的VM’进行比较的VM电压。此处，迭代是指选择了 WLg的代码的状态。在下一个迭代中，选择WLg的不同代码。在一个实施例中，逻辑单元(未示出)经过许多迭代来改变WLg的代码。在每次迭代中，产生一位输出Out。
[0037]在一个实施例中，在开关SW闭合(即，节点nl短接到逆变器i I的输入)时，将前一个VM’存储在自动调零比较器的节点nl上，并且由自动调零比较器302对其进行比较。在一个实施例中，当VM上的电压大于VM’上的电压时，Out为逻辑高，否则Out为逻辑低。由于电流对MgO厚度的指数相关性，在每次迭代中，VM电压明显不同。在一个实施例中，每次迭代在节点Out上产生一个输出位，并且“N”次迭代产生“N”个输出位，其成为签名的长度。
[0038]图4示出了根据本公开内容的另一个实施例的具有多个电阻式存储器件和自动调零比较器的PUF电路400。要指出的是，图4的与任何其它附图的元件具有相同附图标记(或名称)的那些元件可以采用与所描述的方式相似的任何方式来操作或运行，但不限于此。
[0039]为了不使图4的实施例难以理解，将论述图3与图4之间的差异。在PUF电路400中，SL耦合到自动调零比较器302而不是BL。在该实施例中，BLg耦合到地。在一个实施例中，BLg親合到电压高于或低于地的节点(例如，电压比地高或低1mV的节点)。在一个实施例中，SL经由电阻器R耦合到电源Vcc。PUF 400的操作在其它方面与PUF电路300相似。
[0040]图5示出了根据本公开内容的另一个实施例的具有图3或图4的PUF电路的阵列的PUF电路500。要指出的是，图5的与任何其它附图的元件具有相同附图标记(或名称)的那些元件可以采用与所描述的方式相似的任何方式来操作或运行，但不限于此。
[0041]在一个实施例中，PUF电路500包括PUF电路的XXY阵列501，其中，阵列在块502η_χγ中的每个块中包括PUF电路300和/或400，其中X和Y是大于I的整数。将每个块502η_χγ的输出Out η_χγ合并以形成Out信息转移通路，然后由逻辑单元504接收Out信息转移通路以产生认证签名。在一个实施例中，每个块502HI接收其相应的WL启用信号。例如，5023^^^(11) ^；502 1Υ接收 WL(IY) “502 X1 接收 WL(Xl)…并且 502 灯接收 WL(XY)
在一个实施例中，逻辑单元504包括用于加密Out以产生认证签名的逻辑。在一个实施例中，逻辑单元504是任选的。在这种实施例中，Out是认证签名。
[0042]在图4的实施例中，在多个时钟周期或多次迭代中产生签名，以使得在每次迭代中，来自WLg中的WL位中的一个或多个发生改变。再次参考图5，通过在一个时钟周期内针对502HI中的每个提供不同的WL η设置并且将输出Out hi合并成Out来产生签名，PUF电路500将迭代次数减小到单次迭代。在该实施例中，签名的强度是阵列的大小(即XXY)的函数。在一个实施例中，在面积是主要约束条件时可以使用PUF电路300/400，而在性能(即，速度)是主要约束条件的情况下可以使用PUF电路500。
[0043]在一些实施例中，此处论述的PUF电路能够以质询-响应模式进行操作。此处，质询是指给定输入(例如，WL启用信号)，并且响应是输出Out。在这些实施例中，到PUF电路的特定输入提供特定签名输出。例如，可以将PUF电路300/400中的WL启用信号用作输入质询，并且可以利用ADC而不是自动调零比较器来对由MTJ位单元的组合产生的VM电压进行转换，以提供签名响应。
[0044]尽管已经结合本公开内容的具体实施例描述了本公开内容，但是考虑到前述描述，这种实施例的很多替代物、修改和变化对本领域技术人员而言是显而易见的。例如，可以将η型器件而不是P型器件与电阻式存储器件耦合。参考图6来描述一个这种实施例。
[0045]图6示出了根据本公开内容的另一个实施例的使用单个电阻式存储器件的PUF电路600。要指出的是，图6的与任何其它附图的元件具有相同附图标记(或名称)的那些元件可以采用与所描述的方式相似的任何方式来操作或运行，但不限于此。
[0046]图6示出了具有在功能上与图1A的位单元101相似的存储器位单元601的PUF电路600。图6的实施例与图1A的实施例相似，除了 BL现在耦合到P型晶体管MP而SL耦合到电阻式存储器件RD(例如，基于MTJ的器件)。在一个实施例中，MTJ器件的固定磁层耦合到晶体管ΜΡ，而MTJ器件的自由磁层耦合到SL0在功能上，图6的实施例与图1A的实施例等价。在一个实施例中，存储器位单元601可以用于图2-5的位单元1lu(作为6Ol1I)。本公开内容的实施例旨在涵盖落在所附权利要求的宽泛范围内的所有这种替代物、修改和变化。
[0047]图7是根据本公开内容的一个实施例的具有使用电阻式存储器件的PUF的智能设备、计算机系统或SoC(片上系统)。要指出的是，图7的与任何其它附图的元件具有相同附图标记(或名称)的那些元件可以采用与所描述的方式相似的任何方式来操作或运行，但不限于此。
[0048]图7示出了可以使用平面接口连接器的移动设备的实施例的方框图。在一个实施例中，计算设备1600表示移动计算设备，例如计算平板电脑、移动电话或智能电话、无线电子阅读器或其它无线移动设备。要理解，总体上示出了特定部件，但是计算设备1600中并未示出这种设备的所有部件。
[0049]在一个实施例中，计算设备1600包括具有PUF电路的第一处理器1610装置，PUF电路使用参考实施例所描述的电阻式存储器件。计算设备1600的其它块也可以包括具有使用参考实施例所描述的电阻式存储器件的PUF电路的装置。本公开内容的各种实施例还可以在1670内包括诸如无线接口之类的网络接口，以使得可以将系统实施例并入到例如蜂窝电话或个人数字助理的无线设备中。
[0050]在一个实施例中，处理器1610 (和处理器1690)可以包括一个或多个物理设备，例如微处理器、应用处理器、微控制器、可编程逻辑设备或其它处理模块。处理器1690可以是任选的。由处理器1610执行的处理操作包括操作平台或操作系统的执行，其中在操作平台或操作系统上执行应用和/或设备功能。处理操作包括与和人类用户或其它设备进行的I/0(输入/输出)相关的操作、与功率管理相关的操作、和/或与将计算设备1600连接到另一个设备相关的操作。处理操作也可以包括与音频I/O和/或显示I/O相关的操作。
[0051]在一个实施例中，计算设备1600包括音频子系统1620，其表示与向计算设备1600提供音频功能相关联的硬件(例如，音频硬件和音频电路)部件和软件(例如，驱动器、编解码器)部件。音频功能可以包括扬声器和/或头戴式耳机输出、以及麦克风输入。用于这种功能的设备可以集成到计算设备1600中或连接到计算设备1600。在一个实施例中，用户通过提供由处理器1610接收并处理的音频命令来与计算设备1600交互。
[0052]显示子系统1630表示硬件(例如，显示设备)部件和软件(例如，驱动器)部件，这些部件为用户提供视觉和/或触觉显示以与计算设备1600交互。显示子系统1630包括显示接口 1632，其包括用于向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示接口 1632包括与处理器1610分开的逻辑以执行与显示相关的至少一些处理。在一个实施例中，显示子系统1630包括向用户提供输出和输入的触摸屏(或触摸板)设备。
[0053]I/O控制器1640表示和与用户的交互相关的硬件设备和软件部件。I/O控制器1640可操作用于管理作为音频子系统1620和/或显示子系统1630的一部分的硬件。另外，I/O控制器1640示出用于连接到计算设备1600的附加设备的连接点，用户可以通过该附加设备来与系统交互。例如，可以附接到计算设备1600的设备可以包括麦克风设备、扬声器或立体声系统、视频系统或其它显示设备、键盘或辅助键盘设备、或用于诸如读卡器或其它设备之类的具体应用的其它I/O设备。
[0054]如上所述，I/O控制器1640可以与音频子系统1620和/或显示子系统1630交互。例如，通过麦克风或者其它音频设备的输入可以为计算设备1600的一个或多个应用或功能提供输入或命令。此外，可以提供音频输出来替代显示输出，或者除了显示输出之外，还可以提供音频输出。在另一个示例中，如果显示子系统1630包括触摸屏，则显示设备也用作输入设备，其可以至少部分地由I/O控制器1640管理。计算设备1600上还可以存在附加按钮或开关以提供由I/O控制器1640管理的I/O功能。
[0055]在一个实施例中，I/O控制器1640管理诸如加速度计、照相机、光传感器或其它环境传感器、或可以包括在计算设备1600中的其它硬件之类的设备。输入可以是直接用户交互的一部分，并且向系统提供环境输入以影响其操作(例如针对噪声进行滤波、针对亮度检测来调整显示器、为照相机应用闪光灯、或其它特征)也是直接用户交互的一部分。
[0056]在一个实施例中，计算设备1600包括功率管理1650，其管理电池功率使用、电池的充电和与节电操作相关的特征。存储器子系统1660包括用于在计算设备1600中存储信息的存储器设备。存储器可以包括非易失性(如果中断对存储器设备的供电，则状态不改变)存储器设备和/或易失性(如果中断对存储器设备的供电，则状态是不确定的)存储器设备。存储器子系统1660可以存储应用数据、用户数据、音乐、照片、文档或其它数据，以及与计算设备1600的应用和功能的执行相关的系统数据(无论长期的或暂时的)。
[0057]实施例的元件也可以被提供作为用于存储计算机可执行指令(例如，用于实施本文中所论述的任何其它处理的指令)的机器可读介质(例如存储器1660)。机器可读介质(例如，存储器1660)可以包括但不限于闪存存储器、光盘、CD-ROM、DVD ROM、RAM、EPROM,EEPROM、磁卡或光卡、相变存储器(PCM)、或适合于存储电子或计算机可执行指令的其它类型的机器可读介质。例如，本公开内容的实施例可以作为计算机程序(例如，B1S)而被下载，其可以经由通信链路(例如，调制解调器或网络连接)、通过数据信号的方式而从远程计算机(例如，服务器)传送到请求计算机(例如，客户端)。
[0058]连接1670包括使得计算设备1600能够与外部设备进行通信的硬件设备(例如，无线和/或有线连接器和通信硬件)和软件部件(例如，驱动器、协议栈)。计算设备1600可以是单独的设备，例如其它计算设备、无线接入点或基站，也可以是外围设备，例如头戴式耳机、打印机、或其它设备。
[0059]连接1670可以包括多种不同类型的连接。概括来说，计算设备1600被例示为采用蜂窝连接1672和无线连接1674。蜂窝连接1672通常指的是由无线运营商提供的蜂窝网络连接，例如经由GSM(全球移动通信系统)或其变型或其衍生物、CDMA(码分多址)或其变型或其衍生物、TDM(时分复用)或其变型或其衍生物、或其它蜂窝服务标准所提供的蜂窝网络连接。无线连接(或无线接口)1674指的是非蜂窝的无线连接，并且可以包括个人局域网(例如，蓝牙、近场等)、局域网(例如，W1-Fi)、和/或广域网(例如，WiMax)、或其它无线通信。
[0060]外围连接1680包括用于进行外围连接的硬件接口和连接器、以及软件部件(例如驱动器、协议栈)。要理解，计算设备1600可以是连接到其它计算设备的外围设备(“到” 1682)，并且也可以具有连接于其上的外围设备(“从” 1684)。出于诸如管理(例如，下载和/或上载、改变、同步)计算设备1600上的内容的目的，计算设备1600通常具有用于连接到其它计算设备的“对接(docking)”连接器。另外，对接连接器可以允许计算设备1600连接到特定外围设备，所述特定外围设备允许计算设备1600控制例如到影音或其它系统的内容输出。
[0061]除了专用对接连接器或其它专用连接硬件，计算设备1600可以经由公共连接器或基于标准的连接器进行外设连接1680。公共类型可以包括通用串行总线(USB)连接器(其可以包括任何数量的不同硬件接口)、包括迷你显示端口(MDP)的显示端口、高清晰度多媒体接口(HDMI)、火线(Firewire)或其它类型。
[0062]说明书中对“实施例”、“一个实施例”、“一些实施例”、或“其它实施例”的引用表示结合实施例所描述的特定特征、结构或特性包括在至少一些实施例中，但不必是全部实施例。“实施例”、“一个实施例”、或“一些实施例”的多次出现不一定全都指代相同的实施例。如果说明书陈述了部件、特征、结构或特性“可以”、“可能”或“能够”被包括，则该特定部件、特征、结构或特性并非必需被包括。如果说明书或权利要求书提及“一”元件，则并非表示仅有一个元件。如果说明书或权利要求书提及“附加的”元件，则并不排除存在多于一个的附加元件。
[0063]此外，特定特征、结构、功能或特性可以以任何适合的方式组合到一个或多个实施例中。例如，第一实施例可以结合第二实施例，只要与这两个实施例相关联的特定特征、结构、功能或特性不互相排斥。
[0064]另外，为简化说明和论述，并且为了不会使本公开内容难以理解，在所提供的附图中可以示出或可以不示出与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此夕卜，可以以框图的形式示出布置，以便避免使本公开内容难以理解，并且这也考虑了以下事实，即关于这种框图布置的实施方式的细节高度取决于将要实施本公开内容的平台 (即，这种细节应该完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本公开内容的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本公开内容。因此，描述被认为是说明性的而不是限制性的。
[0065]下面的示例属于其它实施例。示例中的细节可以用于一个或多个实施例中的任何地方。也可以针对方法或过程来实施本文中所描述的装置的所有可选特征。
[0066]例如，提供了一种装置，其包括:具有至少两个端子的电阻式存储器件；耦合到电阻式存储器件的至少两个端子的其中之一的晶体管；以及具有耦合到电阻式存储器件的至少两个端子的其中之一的输入的模数转换器(ADC)。在一个实施例中，电阻式存储器件是MTJ器件。在一个实施例中，ADC是I位比较器或多位ADC的其中之一。在一个实施例中，晶体管具有耦合到字线的栅极端子。在一个实施例中，晶体管是η型晶体管。在一个实施例中，晶体管耦合到源线。在一个实施例中，装置还包括用于接收ADC的输出以产生认证签名的逻辑。
[0067]在另一个示例中，提供了一种系统，其包括:存储器和耦合到存储器的处理器，处理器包括根据上述装置的装置。在一个实施例中，系统还包括:用于允许处理器与另一个设备进行通信的无线接口。在一个实施例中，系统还包括显示单元。在一个实施例中，显示单元是触摸屏。
[0068]在另一个示例中，提供了一种装置，其包括:多个基于电阻式存储器件的位单元，每个位单元可以被独立控制；耦合到每个位单元的模拟多路复用器；以及用于将模拟多路复用器的输出转换为数字表示的模数转换器(ADC)。在一个实施例中，模拟多路复用器可以由选择总线来控制。在一个实施例中，装置还包括用于在不同的时钟周期内改变选择总线的位值的第一逻辑单元。在一个实施例中，ADC是多位ADC，并且其中，来自ADC的数字表示是多位信息转移通路(mut1-bit bus) ο在一个实施例中，装置还包括用于将多位信息转移通路的值转换成认证签名的第二逻辑单元。
[0069]在另一个示例中，提供了一种系统，其包括:存储器和耦合到存储器的处理器，处理器包括根据上述装置的装置。在一个实施例中，系统还包括:用于允许处理器与另一个设备进行通信的无线接口。在一个实施例中，系统还包括显示单元。在一个实施例中，显示单元是触摸屏。
[0070]在另一个示例中，提供了一种装置，其包括:多个基于电阻式存储器件的位单元，每个位单元可以被独立控制，并且每个基于电阻式存储器件的位单元具有第一和第二端子，以使第一端子耦合到电阻式存储器件，并且第二端子耦合到晶体管；以及自动调零比较器，其具有耦合到所有基于电阻式存储器件的位单元的第一或第二端子的其中之一的输入。
[0071]在一个实施例中，自动调零比较器包括:具有耦合到所有基于电阻式存储器件的位单元的第一或第二端子的其中之一的输入的第一逆变器；以及并联耦合到第一逆变器的开关电容器。在一个实施例中，自动调零比较器包括与第一逆变器串联耦合的第二逆变器。在一个实施例中，在将自动调零比较器的输入耦合到所有基于电阻式存储器件的位单元的第一端子时，将基于电阻式存储器件的位单元的所有晶体管的源极端子耦合到地。在一个实施例中，在将基于电阻式存储器件的位单元的所有晶体管的源极端子耦合到自动调零比较器的输入时，将所有基于电阻式存储器件的位单元的第一端子耦合到地。
[0072]在另一个示例中，提供了一种系统，其包括:存储器和耦合到存储器的处理器，处理器包括根据上述装置的装置。在一个实施例中，系统还包括:用于允许处理器与另一个设备进行通信的无线接口。在一个实施例中，系统还包括显示单元。在一个实施例中，显示单元是触摸屏。
[0073]在另一个示例中，提供了一种装置，其包括:物理防克隆功能(PUF)电路的阵列，每个PUF电路包括:多个基于电阻式存储器件的位单元，每个基于电阻式存储器件的位单元可以被独立控制，并且每个基于电阻式存储器件的位单元具有第一和第二端子，以使第一端子耦合到电阻式存储器件，并且第二端子耦合到晶体管；以及自动调零比较器，其具有耦合到所有基于电阻式存储器件的位单元的第一或第二端子的其中之一的输入。
[0074]在另一个示例中，提供了一种系统，其包括:存储器和耦合到存储器的处理器，处理器包括根据上述装置的装置。在一个实施例中，系统还包括:用于允许处理器与另一个设备进行通信的无线接口。在一个实施例中，系统还包括显示单元。在一个实施例中，显示单元是触摸屏。
[0075]提供了摘要，该摘要将允许读者确定本技术公开内容的本质和要点。应该理解，所提交的摘要不是要用于限制权利要求的范围或含义。在每个权利要求本身作为一个单独的实施例的情况下，下面的权利要求书由此被并入到【具体实施方式】中。
【主权项】
1.一种用于执行物理防克隆功能的装置，所述装置包括: 具有至少两个端子的电阻式存储器件； 晶体管，其耦合到所述电阻式存储器件的所述至少两个端子的其中之一；以及模数转换器(ADC)，其具有耦合到所述电阻式存储器件的所述至少两个端子的所述其中之一的输入。2.根据权利要求1所述的装置，其中，所述电阻式存储器件是MTJ器件。3.根据权利要求1所述的装置，其中，所述ADC是I位比较器或多位ADC的其中之一。4.根据权利要求1所述的装置，其中，所述晶体管具有耦合到字线的栅极端子。5.根据权利要求1所述的装置，其中，所述晶体管是η型晶体管。6.根据权利要求1所述的装置，其中，所述晶体管耦合到源线。7.根据权利要求1所述的装置，还包括用于接收所述ADC的输出以产生认证签名的逻辑。8.一种用于执行物理防克隆功能的装置，所述装置包括: 多个基于电阻式存储器件的位单元，每个位单元可以被独立控制； 耦合到每个位单元的模拟多路复用器；以及 模数转换器(ADC)，其将所述模拟多路复用器的输出转换为数字表示。9.根据权利要求8所述的装置，其中，所述模拟多路复用器是由选择总线可控的。10.根据权利要求9所述的装置，还包括用于在不同时钟周期内改变所述选择总线的位值的第一逻辑单元。11.根据权利要求8所述的装置，其中，所述ADC是多位ADC，并且其中，来自所述ADC的所述数字表示是多位信息转移通路。12.根据权利要求9所述的装置，还包括用于将所述多位信息转移通路的值转换成认证签名的第二逻辑单元。13.一种用于执行物理防克隆功能的装置，所述装置包括: 多个基于电阻式存储器件的位单元，每个基于电阻式存储器件的位单元独立可控，并且每个基于电阻式存储器件的位单元具有第一端子和第二端子，以使所述第一端子耦合到电阻式存储器件，并且所述第二端子耦合到晶体管；以及 自动调零比较器，其具有耦合到所有基于电阻式存储器件的位单元的所述第一端子或所述第二端子的其中之一的输入。14.根据权利要求13所述的装置，其中，所述自动调零比较器包括: 第一逆变器，其具有耦合到所有基于电阻式存储器件的位单元的所述第一端子或所述第二端子的其中之一的输入；以及 并联耦合到所述第一逆变器的开关电容器。15.根据权利要求13所述的装置，其中，所述自动调零比较器包括与所述第一逆变器串联耦合的第二逆变器。16.根据权利要求14所述的装置，其中，在将所述自动调零比较器的所述输入耦合到所有基于电阻式存储器件的位单元的所述第一端子时，将所述基于电阻式存储器件的位单元的所有所述晶体管的源极端子耦合到地。17.根据权利要求16所述的装置，其中，在将所述基于电阻式存储器件的位单元的所有所述晶体管的源极端子耦合到所述自动调零比较器的所述输入时，将所有基于电阻式存储器件的位单元的所述第一端子耦合到地。18.—种用于执行物理防克隆功能(PUF)的装置，所述装置包括: PUF电路的阵列，每个PUF电路包括: 多个基于电阻式存储器件的位单元，每个基于电阻式存储器件的位单元独立可控，并且每个基于电阻式存储器件的位单元具有第一端子和第二端子，以使所述第一端子耦合到电阻式存储器件，并且所述第二端子耦合到晶体管；以及 自动调零比较器，其具有耦合到所有基于电阻式存储器件的位单元的所述第一端子或所述第二端子的其中之一的输入。19.根据权利要求18所述的装置，其根据装置权利要求13到17中的任一项所述的装置。20.一种系统，包括: 存储器； 耦合到所述存储器的处理器，所述处理器包括根据装置权利要求1到7中的任一项所述的装置；以及 无线接口，其用于允许所述处理器与另一个设备进行通信。21.一种系统，包括: 存储器； 耦合到所述存储器的处理器，所述处理器包括根据装置权利要求8到12中的任一项所述的装置；以及 无线接口，其用于允许所述处理器与另一个设备进行通信。22.—种系统，包括: 存储器； 耦合到所述存储器的处理器，所述处理器包括根据装置权利要求13到17中的任一项所述的装置；以及 无线接口，其用于允许所述处理器与另一个设备进行通信。
【专利摘要】本发明描述了一种物理防克隆功能电路，其包括：具有至少两个端子的电阻式存储器件(例如，MTJ器件)；耦合到所述电阻式存储器件的所述至少两个端子的其中之一的晶体管；以及具有耦合到所述电阻式存储器件的所述至少两个端子的所述其中之一的输入的模数转换器(ADC)。
【IPC分类】G11C16/02, G11C16/22
【公开号】CN104900262
【申请号】CN201510063480
【发明人】C·奥古斯丁, C·托库纳加, J·W·查汉茨
【申请人】英特尔公司
【公开日】2015年9月9日
【申请日】2015年2月6日
【公告号】WO2015134037A1
最新回复(0)