鳍式场效应晶体管及其形成方法
鳍式场效应晶体管及其形成方法
【技术领域】
[0001] 本发明涉及半导体技术领域，特别涉及一种錯式场效应晶体管及其形成方法。
【背景技术】
[0002] 随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅（gate-last)工艺得到 了广泛应用，W获得理想的阔值电压，改善器件性能。但是当器件的特征尺寸进一步下降 时，即使采用后栅工艺，常规的M0S场效应管的结构也已经无法满足对器件性能的需求，多 栅器件作为常规器件的替代得到了广泛的关注。錯式场效应晶体管是一种常见的多栅器 件，得到了广泛的应用。
[0003] 另一方面，随着娃基器件的尺寸缩小，受到娃材料自身的性质限制，娃基器件的性 能无法再得到有效提高。通过高性能的材料与娃材料结合，例如在娃衬底表面形成III-V 族材料层作为晶体管的沟道材料，可W提供更好的载流子迁移率W及更高的驱动电流，可 W进一步提高半导体器件的性能。与采用娃材料作为沟道层的錯式场效应晶体管相比，采 用III-V族材料作为沟道层的錯式场效应晶体管的具有更高的性能。
[0004] 但是，由于III-V材料与娃衬底的晶格相差较大，在娃衬底上直接外延形成III-V 族材料层，会在所述III-V族材料层内产生较高密度的缺陷，从而影响形成的錯式场效应 晶体管的性能。
【发明内容】
[0005] 本发明解决的问题是提供一种錯式场效应晶体管及其形成方法，提高形成的錯式 场效应晶体管的性能。
[0006] 为解决上述问题，本发明提供一种錯式场效应晶体管的形成方法，包括：提供半导 体衬底；在所述半导体衬底内形成若干凹槽；在所述半导体衬底表面形成缓冲层，所述缓 冲层填充满凹槽并覆盖半导体衬底表面；刻蚀部分厚度的缓冲层，形成錯部；在錯部周围 的缓冲层上形成绝缘层，所述绝缘层的表面低于錯部的顶部表面；在錯部表面形成沟道层； 在部分绝缘层表面和部分沟道层表面形成横跨錯部的栅极结构；在栅极结构两侧的沟道层 内形成源漏区。
[0007] 可选的，所述凹槽的顶部宽度为5皿~500皿。
[0008] 可选的，相邻凹槽之间的间距为10皿~1000皿。
[0009] 可选的，所述凹槽的深度为8皿~1000皿。
[0010] 可选的，形成所述凹槽的方法包括：在半导体衬底表面形成具有若干开口的掩膜 层，沿所述开口刻蚀半导体衬底，在所述半导体衬底内形成若干凹槽。
[0011] 可选的，沿所述开口刻蚀半导体衬底的方法为湿法刻蚀工艺或干法刻蚀工艺。
[0012] 可选的，沿所述开口刻蚀半导体衬底的方法包括：采用干法刻蚀工艺对半导体衬 底进行第一刻蚀，然后再采用湿法刻蚀工艺对半导体衬底进行第二刻蚀，最终形成所述凹 槽。
[0013] 可选的，所述干法刻蚀工艺采用的刻蚀气体为皿r和Cl2的混合气体作为刻蚀 气体，化作为缓冲气体，其中皿r的流量为SOsccm~lOOOsccm，CI2的流量为SOsccm~ lOOOsccm, 〇2的流量为Ssccm~2〇sccm,压强为SmTorr~SOmTorr,功率为 400W~75〇W, 化的气体流量为5sccm~20sccm，温度为4(TC~8(TC，偏置电压为100V~250V;所述湿法 刻蚀工艺采用的刻蚀溶液为四甲基氨氧化馈溶液，温度为3(TC~8(TC。
[0014] 可选的，所述凹槽的侧壁为I：形。
[0015] 可选的，所述缓冲层包括第一缓冲层和位于第一缓冲层表面的第二缓冲层，所述 第一缓冲层填充满凹槽并覆盖半导体衬底的表面。
[0016] 可选的，位于半导体衬底表面的第一缓冲层的厚度为lOnm~500nm，第二缓冲层 的厚度为lOnm~500nm。
[0017] 可选的，所述第一缓冲层的材料和第二缓冲层的材料均半导体材料，所述半导体 衬底的晶格常数、第一缓冲层的晶格常数、第二缓冲层的晶格常数、沟道层的晶格常数逐渐 增大或逐渐减小。
[0018] 可选的，所述第一缓冲层的材料包括错娃，第二缓冲层的材料包括钢铅神化合物 或磯化钢。
[0019] 可选的，W第一缓冲层表面作为停止层，刻蚀所述第二缓冲层形成錯部。
[0020] 可选的，对所述第一缓冲层表面进行氧化处理，形成所述绝缘层，所述绝缘层的厚 度财0A~500A。
[0021] 可选的，采用选择性外延工艺在所述錯部表面形成沟道层，所述沟道层的厚度为 Inm~lOnm，所述沟道层的材料包括钢嫁神、钢嫁蹄或蹄化嫁。
[0022] 为解决上述问题，本发明的技术方案还提供一种錯式场效应晶体管，包括；半导体 衬底，所述半导体衬底内形成有若干凹槽；位于所述半导体衬底表面的第一缓冲层，所述第 一缓冲层填充满凹槽并覆盖半导体衬底表面；位于第一缓冲层表面的錯部；位于錯部周围 的第一缓冲层表面的绝缘层，所述绝缘层的表面低于錯部的顶部表面位于錯部表面的沟道 层；位于部分绝缘层表面和部分沟道层表面的横跨錯部的栅极结构；位于栅极结构两侧的 沟道层内的源漏区。
[0023] 可选的，所述凹槽的顶部宽度为5皿~500皿，相邻凹槽之间的间距为10皿~ lOOOnm,所述凹槽的深度为8nm~lOOOnm。
[0024] 可选的，所述第一缓冲层的材料和錯部的材料均半导体材料，所述半导体衬底的 晶格常数、第一缓冲层的晶格常数、錯部的晶格常数、沟道层的晶格常数逐渐增大或逐渐减 小。
[0025] 可选的，所述第一缓冲层的材料包括错娃，錯部的材料包括钢铅神化合物或磯化 钢。
[0026] 与现有技术相比，本发明的技术方案具有W下优点：
[0027] 本发明的技术方案，在半导体衬底内形成若干凹槽后，再在所述半导体衬底表面 形成缓冲层，使所述缓冲层填充满凹槽并覆盖半导体衬底的表面，然后刻蚀部分厚度的缓 冲层形成錯部，再在錯部表面形成沟道层。所述缓冲层在外延生长的过程中，沿凹槽的内壁 表面W及半导体衬底的表面生长。由于在所述半导体衬底内形成了若干凹槽，所述凹槽具 有侧壁W及底部表面，缓冲层的材料同时沿凹槽的侧壁及底部表面生长，使得所述缓冲层 材料同时具有横向及纵向的生长分量。所述缓冲层材料在生长过程中会产生缺陷，并且不 同生长方向的缓冲层材料内具有不同方向的缺陷。在所述凹槽内，随着缓冲层材料的厚度 增加，不同生长方向上的缓冲层材料发生闭合，使得缓冲层材料内的不同方向的位错缺陷 之间互相抵消使缓冲层内的缺陷数量减少，随着不同方向上闭合的缓冲层材料的厚度的增 加，缺陷的数量也会逐渐降低，使得最终形成的缓冲层表面的缺陷较少，从而刻蚀部分厚度 的缓冲层形成的錯部表面的缺陷也较少，可W降低在錯部表面形成的沟道层内的缺陷，进 而提高最终形成的錯式场效应晶体管的性能。
[0028] 进一步的，所述凹槽的侧壁为2形，可W使所述凹槽具有更多不同方向的侧壁表 面，从而在半导体衬底上形成缓冲层时，缓冲层具有更多的生长方向，随着缓冲层厚度增 加，可W进一步降低缓冲层内的缺陷。
[0029] 进一步的，所述凹槽的顶部宽度为5nm~500nm，可W使得后续在所述凹槽内形成 缓冲层时，沉积气体容易进入所述凹槽内，从而使的凹槽内形成的缓冲层具有较高的质量； 所述凹槽的深度为8nm~lOOOnm，使的凹槽的深宽比较低，在凹槽内形成缓冲层时，不会在 所述缓冲层内产生空洞等缺陷；相邻凹槽之间的间距为lOnm~lOOOnm，使得在半导体衬底 内形成的凹槽的数量较多，从而充分降低后续形成的缓冲层内的缺陷。
[0030] 进一步的，所述缓冲层还可W包括位于半导体衬底表面的第一缓冲层和位于第一 缓冲层表面的第二缓冲层，刻蚀第二缓冲层形成錯部，然后在錯部表面形成沟道层，所述半 导体衬底、第一缓冲层、第二缓冲层W及沟道层的晶格常数逐渐增大或逐渐降低，所述第一 缓冲层和第二缓冲层与单层的缓冲层结构相比，可W进一步降低相邻材料层之间的晶格常 数的差异，减少相邻材料层之间由于晶格常数差异而产生的缺陷，从而减少形成的沟道层 内的缺陷，提高最终形成的錯式场效应晶体管的性能。
【附图说明】
[0031] 图1至图20是本发明的錯式场效应晶体管的形成过程的结构示意图。
【具体实施方式】
[0032] 如【背景技术】中所述，由于III-V族材料层与娃衬底的晶格常数相差较大，现有技 术中直接 在所述娃衬底表面外延形成III-V族材料层作为沟道层会在沟道层内形成较多 的缺陷，从而影响最终形成的錯式场效应晶体管的性能。
[0033] 研究发现，可W在所述娃衬底表面先形成晶格常数介于娃衬底和沟道层的晶格常 数之间的缓冲层，降低相邻层之间的晶格常数差异，使缓冲层内的缺陷较少，从而在缓冲层 表面外延形成的沟道层内的缺陷也较少。但是由于所述缓冲层与娃衬底之间依旧存在晶格 常数的差异，在娃衬底表面形成的缓冲层内的缺陷会通过外延工艺传递给缓冲层表面形成 的沟道层内，所W直接在娃衬底表面形成缓冲层，然后在缓冲层表面形成沟道层，对沟道层 内缺陷的减少效果有限。
[0034] 本发明的实施例，在半导体衬底内形成若干凹槽之后，再在半导体衬底表面形成 缓冲层，所述缓冲层填充满凹槽并覆盖半导体衬底表面，可W进一步降低缓冲层内的缺陷， 后续再刻蚀部分厚度的缓冲层形成錯部，使得錯部表面的缺陷较少，从而进一步降低錯部 表面形成的沟道层内的缺陷，提高最终形成的錯式场效应晶体管的性能。
[0035] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明 的具体实施例做详细的说明。
[0036] 请参考图1，提供半导体衬底100。
[0037] 所述半导体衬底100的材料包括娃、错、错化娃、神化嫁等半导体材料，所述半导 体衬底100可W是体材料也可W是复合结构如绝缘体上娃。本领域的技术人员可W根据半 导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底 100的类型不应限制本发明的保护范围。
[003引本实施例中，所述半导体衬底100为体娃。
[0039] 请参考图2,在半导体衬底100表面形成具有若干开口 102的掩膜层101。
[0040] 所述掩膜层101的材料可W是光刻胶、氧化娃、氮化娃等掩膜材料。本实施例中， 所述掩膜层101的材料为氧化娃。
[0041] 本实施例中，形成所述掩膜层101的方法包括；在所述半导体衬底100表面形成掩 膜材料层，在所述掩膜材料层表面形成光刻胶层，对所述光刻胶层进行曝光形成图形化光 刻胶层，W所述图形化光刻胶层为掩膜刻蚀所述掩膜材料层，在所述掩膜材料层内形成若 干开口 102,所述开口 102暴露出部分半导体衬底100的表面。
[0042] 请参考图3,采用干法刻蚀工艺沿开口 102对半导体衬底100进行第一刻蚀，形成 第一子凹槽110a。
[0043] 所述干法刻蚀工艺采用的刻蚀气体为皿r和CI2的混合气体作为刻蚀气体，化作 为缓冲气体，其中皿r的流量为SOsccm~lOOOsccm,CI2的流量为SOsccm~lOOOsccm, 〇2 的流量为Ssccm~2〇sccm，压强为SmTorr~SOmTorr，功率为20W~TSOW，〇2的气体流量 为5sccm~20sccm，温度为40°C~80°C，偏置电压为10V~250V。本实施例中，所述干法 刻蚀工艺形成的第一子凹槽110a的侧壁为弧形。在其他实施例中，通过调整干法刻蚀工艺 采用的刻蚀气体或刻蚀参数，可W使形成的第一子凹槽110a的侧壁为倾斜或垂直的侧壁。 在本发明的其他所述例中，所述干法刻蚀气体还可W是其他气体，例如含氣气体等。
[0044] 请参考图4,再采用湿法刻蚀工艺对半导体衬底100进行第二刻蚀，最终形成所述 凹槽110。
[0045] 本实施例中，沿所述第一子凹槽110a对半导体衬底100进行第二刻蚀，所述第二 刻蚀采用的湿法刻蚀溶液为四甲基氨氧化馈（TMAH)溶液，刻蚀温度为3(TC~8(TC。由于 所述湿法刻蚀工艺为各向异性刻蚀工艺，在半导体衬底100的不同晶向上具有不同的刻蚀 速率，所W使得最终形成的凹槽110的侧壁为2形。在本发明的其他实施例中，所述湿法 刻蚀工艺还可W采用其他刻蚀溶液，例如K0H或HN03等。
[0046] 在本发明的其他所述例中，也可W只进行第一刻蚀，直接将第一刻蚀之后形成的 第一子凹槽110a(请参考图3)作为凹槽。
[0047] 在本发明的其他实施例中，也可W直接采用第二刻蚀工艺形成凹槽。
[004引所述凹槽110的顶部宽度为5nm~500皿，可W使得后续在所述凹槽110内沉积第 一缓冲层时，沉积气体容易进入所述凹槽110内，从而使的凹槽110内形成的第一缓冲层具 有较高的质量。
[004引所述凹槽110的深度为8皿~lOOOnm，使的凹槽110的深宽比较低，在凹槽110内 沉积第一缓冲层时，不会在所述第一缓冲层内产生空洞等缺陷。
[0050] 相邻凹槽110之间的间距为10皿~1000皿。使得在半导体衬底110内形成的凹 槽110的数量较多，从而充分降低后续形成的第一缓冲层内的缺陷。
[0051] 请参考图5,去除掩膜层101 (请参考图4)之后，在所述半导体衬底100表面形成 第一缓冲层200,所述第一缓冲层200填充满凹槽110 (请参考图4)并覆盖半导体衬底100 的表面。
[0052] 本实施例中，采用湿法刻蚀工艺去除所述掩膜层101，所述湿法刻蚀工艺采用的刻 蚀溶液为HF溶液。
[0053] 去除所述掩膜层101之后，暴露出半导体衬底100的表面，在所述半导体衬底100 表面形成第一缓冲层200,采用外延工艺形成所述第一缓冲层200。
[0054] 本实施例中，形成所述第一缓冲层200的方法为化学气相沉积工艺。所述第一缓 冲层200的材料为错娃。所述化学气相沉积工艺的反应温度为6〇(Tc~iiocrc，压强为1 巧~500巧，娃源气体是SiH4或Si&Cls，错源气体为GeH4,还包括氨气，所述氨气作为缓冲 气体，其中，娃源气体流量为0.Islm~50slm，错源气体流量为0.Islm~50slm，氨气的流 量为 0.Islm~50slm。
[0055] 所述第一缓冲层200的晶格常数大于半导体衬底100的晶格常数。在本发明的其 他所述例中，所述第一缓冲层200还可W采用其他半导体材料，所述第一缓冲层200的晶格 常数还可W小于半导体衬底100的晶格常数。
[0056] 所述第一缓冲层200在外延生长过程中，沿凹槽110 (请参考图4)的内壁表面W 及半导体衬底100的表面生长。由于在所述半导体衬底100内形成了若干凹槽100,所述 凹槽100具有侧壁W及底部表面，第一缓冲层200的材料同时沿凹槽的侧壁及底部表面生 长，使得所述第一缓冲层200材料同时具有横向及纵向的生长分量。由于所述第一缓冲层 200的材料的晶格常数与半导体衬底100的晶格常数不同，所W，所述第一缓冲层200的材 料在生长过程中会产生缺陷，最显著的就是位错缺陷，并且不同生长方向的第一缓冲层200 的材料内具有不同方向的位错缺陷。在所述凹槽100内，随着第一缓冲层200的材料的厚 度增加，不同生长方向上的第一缓冲层200的材料发生闭合，使得不同生长方向上的第一 缓冲层200的材料内的不同方向的位错缺陷之间互相抵消使缺陷数量减少，随着不同方向 上闭合的第一缓冲层200的材料的厚度的增加，缺陷的数量也会逐渐降低。
[0057] 本实施例中，形成的侧壁为2形的凹槽110,使凹槽110具有更多不同方向的侧壁 表面，从而使第一缓冲层200在凹槽110内具有更多不同的生长方向，从而能够进一步降低 第一缓冲层200内的缺陷。
[0058] 并且，所述凹槽110将半导体衬底100分成不同的区域，使得在半导体衬底100表 面生长的第一缓冲层200的材料内的原子的表面迁移在凹槽110处被打断，可W避免半导 体衬底100表面形成的第一缓冲层200内的缺陷发生转移，当所述凹槽110内的第一缓冲 层200材料厚度逐渐增加，与半导体衬底100表面的第一缓冲层200闭合后，可W去除所述 半导体衬底100表面的第一缓冲层200的材料中的缺陷，从而提高最终形成的第一缓冲层 200的沉积质量，使所述第一缓冲层200表面缺陷较少，提高后续在第一缓冲层200表面形 成的第二缓冲层的质量。
[0059] 本实施例中，位于半导体衬底100表面的第一缓冲层200的厚度为lOnm~500nm。
[0060] 请参考图6,在所述第一缓冲层200表面形成第二缓冲层300。
[0061] 所述第二缓冲层300为半导体材料，所述第二缓冲层3 00的晶格常数大于第一缓 冲层200的晶格常数。第二缓冲层300的材料包括钢铅神化合物或磯化钢等。
[0062] 采用外延工艺形成所述第二缓冲层300,所述外延工艺可W是金属氧化物化学气 相沉积或分子束外延工艺等。本实施例中，所述第二缓冲层300的材料为钢铅神化合物，采 用分子束外延工艺形成所述第二缓冲层300。
[0063] 所述第二缓冲层300用于形成錯部。本实施例中，在半导体衬底100表面形成第 一缓冲层200之后，在第一缓冲层200表面形成第二缓冲层300。所述第二缓冲层300与后 续形成的沟道层的晶格常数接近，可W减少形成沟道层过程中，沟道层内产生的缺陷数量； 并且，所述半导体衬底100的晶格常数、第一缓冲层200的晶格常数、第二缓冲层300的晶 格常数逐渐增大，第一缓冲层200作为半导体衬底100与第二缓冲层300之间的过渡层，第 二缓冲层300与第一缓冲层200之间的晶格常数相差较小，可W提高形成的第二缓冲层300 的质量，减少第二缓冲层300内的缺陷，从而提高最终形成的錯式场效应晶体管的性能。
[0064] 本实施例中，后续形成的沟道层的晶格常数大于半导体衬底100的晶格常数，所 W，所述半导体衬底100的晶格常数、第一缓冲层200的晶格常数、第二缓冲层300的晶格 常数逐渐增大至接近沟道层的晶格常数；在本发明的其他实施例中，后续形成的沟道层的 晶格常数也可W小于半导体衬底100的晶格常数，从而，可W使所述半导体衬底100的晶格 常数、第一缓冲层200的晶格常数、第二缓冲层300的晶格常数逐渐减小至接近沟道层的晶 格常数。
[0065] 本实施例中，所述第二缓冲层300的厚度为10皿~500皿。
[0066] 在本发明的其他实施例中，也可W仅形成所述第一缓冲层或第二缓冲层作为缓冲 层，后续刻蚀部分厚度的第一缓冲层或第二缓冲层形成錯部。
[0067] 本实施例中，形成第一缓冲层200和第二缓冲层300,可W进一步降低相邻材料层 之间的晶格常数的差距，减少由于晶格常数差异造成的缺陷。
[0068] 请参考图7和图8,W第一缓冲层200表面作为停止层，刻蚀所述第二缓冲层300 (请参考图6)形成錯部301。图8为形成所述錯部301之后，沿图7中割线AA'方向的截面 示意图。
[0069] 形成所述錯部301的方法包括；在所述第二缓冲层300表面形成图形化掩膜层，所 述图形化掩膜层定义出后续形成的錯部的位置和尺寸，W所述图形化掩膜层为掩膜，刻蚀 所述第二缓冲层300,形成所述錯部301后去除所述图形化掩膜层。
[0070] 请参考图9,在第一缓冲层200表面形成绝缘层201，所述绝缘层201的表面低于 錯部301的顶部表面。
[0071] 所述绝缘层201的材料为氧化娃、氮氧化娃、碳氧化娃等绝缘介质材料，所述绝缘 层201的厚度为10A~500A，所述绝缘层201的表面低于錯部301的顶部表面。
[0072] 本实施例中，对所述第一缓冲层200表面进行氧化处理，形成所述绝缘层201，所 述绝缘层201的材料为氧化娃。所述氧化处理可W是热氧化处理或者湿法氧化处理。由于 所述第二缓冲层200的材料不易被氧化，所W，所述绝缘层201只能形成在第一缓冲层200 表面。所述绝缘层201的表面低于錯部301的顶部表面。采用上述氧化处理工艺形成所述 绝缘层201步骤简单，可W节约工艺成本。
[0073] 在本发明的其他实施例中，也可W采用沉积工艺在所述第一缓冲层200表面形成 绝缘材料层，所述绝缘材料层覆盖錯部表面；w所述錯部顶部表面作为停止层，对所述绝缘 材料层进行平坦化；对所述平坦化的绝缘材料层进行回刻蚀，使所述绝缘材料层的表面低 于錯部的顶部表面，形成所述绝缘层201。
[0074]所述绝缘层201作为后续形成的栅极结构与第一缓冲层200之间的隔离结构。
[00巧]请参考图10和图11，在錯部301表面形成沟道层302,图11为图10中形成沟道 层302后沿割线AA'方向的截面示意图。
[0076] 所述沟道层302的材料为具有高电子迁移率或高空穴迁移率的半导体材料，例如 III-V族半导体材料。若待形成的錯式场效应晶体管为N型錯式场效应晶体管，则所述沟道 层302为高电子迁移率的半导体材料，包括；钢嫁神或钢嫁蹄等化合物；若待形成的錯式场 效应晶体管为P型錯式场效应晶体管，则所述沟道层302为高空穴迁移率的半导体材料，例 如蹄化嫁化合物。
[0077] 本实施例中，所述待形成的錯式场效应晶体管为N型錯式场效应晶体管，所述沟 道层302的材料为钢嫁神化合物，具有较高的电子迁移率，可W提高形成的N型錯式场效应 晶体管开关速率等性能。
[0078] 采用选择性外延工艺在所述绝缘层201上方的錯部表面形成沟道层302,所述沟 道层302不会在绝缘层201表面形成。所述选择性外延工艺可W是金属氧化物化学气相沉 积工艺、原子层沉积工艺或分子束外延工艺等。所述沟道层302的厚度为lOnm~lOOnm。
[0079] 由于所述沟道层302的晶格常数与錯部301的晶格常数较为接近，所W在所述錯 部301表面外延形成的沟道层302内的缺陷较少，使得所述沟道层302具有较高的质量，从 而提高形成的錯式场效应晶体管的性能。并且，由于在半导体衬底100内形成有凹槽之后， 再形成填充满凹槽并覆盖半导体衬底100表面的第一缓冲层200,降低了第一缓冲层200表 面的缺陷，从而可W降低在第一缓冲层200表面形成的第二缓冲层300内的缺陷，提高第二 缓冲层300的质量，进而减少刻蚀第二缓冲层300后形成的錯部301的缺陷，进一步提高在 錯部301表面形成的沟道层302的质量。
[0080] 请参考图12和图13,在所述沟道层302表面W及绝缘层201表面形成栅介质材料 层303,图13为沿图12中割线AA'方向的截面示意图。
[0081] 所述栅介质材料层303的材料为高K介质材料，包括；氧化铅、氧化給、氧化铅、娃 氧化給、铅娃氧化給、娃氧化铅、娃氧化铁中的一种或几种。所述栅介质材料层303的厚度 为Inm~5nm。可W采用金属氧化物化学气相沉积工艺、原子层沉积工艺或等离子体增强化 学气相沉积形成所述栅介质材料层303。
[0082] 请参考图14和图15,在所述栅介质材料层303表面形成栅极材料层304,图15为 沿图14中割线AA'方向的截面示意图。
[0083]所述栅极材料层 304 的材料包括NiAu、CrAu、Al、Cu、Au、Pt、Ni、Ti、TiN、TaN或I'a 中的一种或几种。
[0084] 可W采用物理气相沉积工艺、金属氧化物化学气相沉积工艺、原子层沉积工艺或 分子束外延工艺形成所述栅极材料层304。
[0085] 请参考图16和图17,对所述栅极材料层304 (请参考图14)和栅介质材料层303 (请参考图14)进行图形化，形成横跨所述錯部301的栅极结构，所述栅极结构包括栅介质 层303a和栅极304a，并且对所述栅极结构两侧的沟道层进行轻惨杂离子注入形成轻惨杂 区312 (请参考图17)。图17为图16沿割线AA'的截面示意图。
[0086] 具体的，所述栅极结构的形成方法包括；在栅极材料层304表面形成图形化掩膜 层，所述图形化掩膜层定义出栅极结构的尺寸和位置；W所述图形化掩膜层为掩膜，采用干 法刻蚀工艺刻蚀栅极材料层和栅介质材料层，形成栅极304a和栅介质层303a。形成所述栅 极结构之后，对栅极结构两侧的沟道层302进行轻惨杂离子注入，形成轻惨杂区312。本实 施例中，待形成的錯式场效应晶体管为N型錯式场效应晶体管，所述轻惨杂离子注入的离 子为N型离子，包括P、As或Sb中的一种或几种离子。本发明的其他所述例中，待形成的錯 式场效应晶体管为P型錯式场效应晶体管，所述轻惨杂离子注入的离子为P型离子。
[0087] 请参考图18和图19,在所述栅极304a和栅介质层303a侧壁表面形成侧墙305， W所述侧墙305和栅极结构为掩膜，对所述栅极结构两侧的沟道层302进行重惨杂离子注 入并进行退火处理激活惨杂离子，形成源漏区322。图19为图18沿割线AA'方向的截面示 意图。
[0088] 所述侧墙305的材料为氮化娃、氧化娃或氮氧化娃等绝缘材料。所述重惨杂 离子 注入的惨杂离子类型与轻惨杂离子注入的惨杂离子类型相同。
[0089] 请参考图20，在所述源漏区322表面形成金属电极306。
[0090] 所述金属电极306的材料为NiAu或CrAu，形成所述金属电极306的方法为物理气 相沉积工艺，例如姗射或蒸发工艺。
[0091] 所述金属电极306可W降低源漏区322的接触电阻。
[0092] 本实施例还提供一种采用上述方法形成的錯式场效应晶体管。
[0093] 请参考图18和图20,所述錯式场效应晶体管包括：半导体衬底100,所述半导体衬 底100内形成有若干凹槽；位于所述半导体衬底100表面的第一缓冲层200,所述第一缓冲 层200填充满凹槽并覆盖半导体衬底100表面；位于第一缓冲层200表面的錯部301;位于 錯部301周围的第一缓冲层200表面的绝缘层201，所述绝缘层201的表面低于錯部301的 顶部表面；位于錯部301表面的沟道层302;位于部分绝缘层201表面和部分沟道层302表 面的横跨錯部301的栅极结构，所述栅极结构包括栅介质层303a和位于栅介质层303a表 面的栅极304a;位于栅极结构两侧的沟道层302内的源漏区322。
[0094] 所述凹槽的顶部宽度为5皿~500皿，相邻凹槽之间的间距为10皿~1000皿，所 述凹槽的深度为8皿~1000皿。
[0095] 所述第一缓冲层200的材料和錯部301的材料均半导体材料，所述半导体衬底100 的晶格常数、第一缓冲层200的晶格常数、錯部301的晶格常数、沟道层302的晶格常数逐 渐增大或逐渐减小。
[0096] 所述第一缓冲层200的材料包括错娃，錯部301的材料包括钢铅神化合物或磯化 钢。
[0097] 所述沟道层302的厚度为Inm~lOnm，所述沟道层302的材料包括钢嫁神、钢嫁蹄 或蹄化嫁。
[0098] 上述錯式场效应晶体管中，第一缓冲层200的缺陷较少，使得位于第一缓冲层200 表面的錯部301的缺陷较少，进而使得位于錯部301表面的沟道层内的缺陷较少，从而可W 提高沟道层302内的载流子迁移率等性能，提高形成的錯式场效应晶体管的性能。
[0099] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本 发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当w权利要求所 限定的范围为准。
【主权项】
1. 一种鳍式场效应晶体管的形成方法，其特征在于，包括： 提供半导体衬底； 在所述半导体衬底内形成若干凹槽； 在所述半导体衬底表面形成缓冲层，所述缓冲层填充满凹槽并覆盖半导体衬底表面； 刻蚀部分厚度的缓冲层，形成鳍部； 在鳍部周围的缓冲层上形成绝缘层，所述绝缘层的表面低于鳍部的顶部表面； 在鳍部表面形成沟道层； 在部分绝缘层表面和部分沟道层表面形成横跨鳍部的栅极结构； 在栅极结构两侧的沟道层内形成源漏区。2. 根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述凹槽的顶 部宽度为5nm~500nm。3. 根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，相邻凹槽之间 的间距为IOnm~lOOOnm。4. 根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述凹槽的深 度为 8nm ~lOOOnm。5. 根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述凹槽 的方法包括：在半导体衬底表面形成具有若干开口的掩膜层，沿所述开口刻蚀半导体衬底， 在所述半导体衬底内形成若干凹槽。6. 根据权利要求5所述的鳍式场效应晶体管的形成方法，其特征在于，沿所述开口刻 蚀半导体衬底的方法为湿法刻蚀工艺或干法刻蚀工艺。7. 根据权利要求5所述的鳍式场效应晶体管的形成方法，其特征在于，沿所述开口刻 蚀半导体衬底的方法包括：采用干法刻蚀工艺对半导体衬底进行第一刻蚀，然后再采用湿 法刻蚀工艺对半导体衬底进行第二刻蚀，最终形成所述凹槽。8. 根据权利要求7所述的鳍式场效应晶体管的形成方法，其特征在于，所述干法刻蚀 工艺采用的刻蚀气体为HBr和Cl2的混合气体作为刻蚀气体，O2作为缓冲气体，其中HBr的 流量为 50sccm ~lOOOsccm，Cl2 的流量为 50sccm ~lOOOsccm，O2 的流量为 5sccm ~20sccm， 压强为5mTorr~50mTorr，功率为20W~750W，O2的气体流量为5sccm~20sccm，温度为 40°C~80°C，偏置电压为IOV~250V ;所述湿法刻蚀工艺采用的刻蚀溶液为四甲基氢氧化 铵溶液，温度为30°C~80°C。9. 根据权利要求8所述的鳍式场效应晶体管的形成方法，其特征在于，所述凹槽的侧 壁为Σ形。10. 根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述缓冲层包 括第一缓冲层和位于第一缓冲层表面的第二缓冲层，所述第一缓冲层填充满凹槽并覆盖半 导体衬底的表面。11. 根据权利要求10所述的鳍式场效应晶体管的形成方法，其特征在于，位于半导体 衬底表面的第一缓冲层的厚度为IOnm~500nm，第二缓冲层的厚度为IOnm~500nm。12. 根据权利要求10所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一缓 冲层的材料和第二缓冲层的材料均为半导体材料，所述半导体衬底的晶格常数、第一缓冲 层的晶格常数、第二缓冲层的晶格常数、沟道层的晶格常数逐渐增大或逐渐减小。13. 根据权利要求12所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一缓 冲层的材料包括锗硅，第二缓冲层的材料包括铟铝砷化合物或磷化铟。14. 根据权利要求10所述的鳍式场效应晶体管的形成方法，其特征在于，以第一缓冲 层表面作为停止层，刻蚀所述第二缓冲层形成鳍部。15. 根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，对所述第一缓 冲层表面进行氧化处理，形成所述绝缘层，所述绝缘层的厚度为10 A~500 A。16. 根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，采用选择性外 延工艺在所述鳍部表面形成沟道层，所述沟道层的厚度为Inm~10nm，所述沟道层的材料 包括铟镓砷、铟镓締或締化镓。17. -种鳍式场效应晶体管，其特征在于，包括： 半导体衬底，所述半导体衬底内形成有若干凹槽； 位于所述半导体衬底表面的第一缓冲层，所述第一缓冲层填充满凹槽并覆盖半导体衬 底表面； 位于第一缓冲层表面的鳍部； 位于鳍部周围的第一缓冲层表面的绝缘层，所述绝缘层的表面低于鳍部的顶部表面 位于鳍部表面的沟道层； 位于部分绝缘层表面和部分沟道层表面的横跨鳍部的栅极结构； 位于栅极结构两侧的沟道层内的源漏区。18. 根据权利要求17所述的鳍式场效应晶体管，其特征在于，所述凹槽的顶部宽度为 5nm~500nm,相邻凹槽之间的间距为IOnm~1000 nm,所述凹槽的深度为8nm~lOOOnm。19. 根据权利要求17所述的鳍式场效应晶体管，其特征在于，所述第一缓冲层的材料 和鳍部的材料均半导体材料，所述半导体衬底的晶格常数、第一缓冲层的晶格常数、鳍部的 晶格常数、沟道层的晶格常数逐渐增大或逐渐减小。20. 根据权利要求17所述的鳍式场效应晶体管，其特征在于，所述第一缓冲层的材料 包括锗娃，鳍部的材料包括铟错砷化合物或磷化铟，所述沟道层的材料包括铟镓砷、铟镓締 或締化镓。
【专利摘要】一种鳍式场效应晶体管及其形成方法，所述鳍式场效应晶体管的形成方法包括：提供半导体衬底；在所述半导体衬底内形成若干凹槽；在所述半导体衬底表面形成缓冲层，所述缓冲层填充满凹槽并覆盖半导体衬底表面；刻蚀部分厚度的缓冲层，形成鳍部；在鳍部周围的缓冲层上形成绝缘层，所述绝缘层的表面低于鳍部的顶部表面；在鳍部表面形成沟道层；在部分绝缘层表面和部分沟道层表面形成横跨鳍部的栅极结构；在栅极结构两侧的沟道层内形成源漏区。上述方法可以提高形成的鳍式场效应晶体管的性能。
【IPC分类】H01L29/06, H01L29/78, H01L21/336
【公开号】CN104900521
【申请号】CN201410077191
【发明人】肖德元
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年9月9日
【申请日】2014年3月4日
【公告号】US20150255610
【技术领域】
[0001] 本发明涉及半导体技术领域，特别涉及一种錯式场效应晶体管及其形成方法。
【背景技术】
[0002] 随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅（gate-last)工艺得到 了广泛应用，W获得理想的阔值电压，改善器件性能。但是当器件的特征尺寸进一步下降 时，即使采用后栅工艺，常规的M0S场效应管的结构也已经无法满足对器件性能的需求，多 栅器件作为常规器件的替代得到了广泛的关注。錯式场效应晶体管是一种常见的多栅器 件，得到了广泛的应用。
[0003] 另一方面，随着娃基器件的尺寸缩小，受到娃材料自身的性质限制，娃基器件的性 能无法再得到有效提高。通过高性能的材料与娃材料结合，例如在娃衬底表面形成III-V 族材料层作为晶体管的沟道材料，可W提供更好的载流子迁移率W及更高的驱动电流，可 W进一步提高半导体器件的性能。与采用娃材料作为沟道层的錯式场效应晶体管相比，采 用III-V族材料作为沟道层的錯式场效应晶体管的具有更高的性能。
[0004] 但是，由于III-V材料与娃衬底的晶格相差较大，在娃衬底上直接外延形成III-V 族材料层，会在所述III-V族材料层内产生较高密度的缺陷，从而影响形成的錯式场效应 晶体管的性能。
【发明内容】
[0005] 本发明解决的问题是提供一种錯式场效应晶体管及其形成方法，提高形成的錯式 场效应晶体管的性能。
[0006] 为解决上述问题，本发明提供一种錯式场效应晶体管的形成方法，包括：提供半导 体衬底；在所述半导体衬底内形成若干凹槽；在所述半导体衬底表面形成缓冲层，所述缓 冲层填充满凹槽并覆盖半导体衬底表面；刻蚀部分厚度的缓冲层，形成錯部；在錯部周围 的缓冲层上形成绝缘层，所述绝缘层的表面低于錯部的顶部表面；在錯部表面形成沟道层； 在部分绝缘层表面和部分沟道层表面形成横跨錯部的栅极结构；在栅极结构两侧的沟道层 内形成源漏区。
[0007] 可选的，所述凹槽的顶部宽度为5皿~500皿。
[0008] 可选的，相邻凹槽之间的间距为10皿~1000皿。
[0009] 可选的，所述凹槽的深度为8皿~1000皿。
[0010] 可选的，形成所述凹槽的方法包括：在半导体衬底表面形成具有若干开口的掩膜 层，沿所述开口刻蚀半导体衬底，在所述半导体衬底内形成若干凹槽。
[0011] 可选的，沿所述开口刻蚀半导体衬底的方法为湿法刻蚀工艺或干法刻蚀工艺。
[0012] 可选的，沿所述开口刻蚀半导体衬底的方法包括：采用干法刻蚀工艺对半导体衬 底进行第一刻蚀，然后再采用湿法刻蚀工艺对半导体衬底进行第二刻蚀，最终形成所述凹 槽。
[0013] 可选的，所述干法刻蚀工艺采用的刻蚀气体为皿r和Cl2的混合气体作为刻蚀 气体，化作为缓冲气体，其中皿r的流量为SOsccm~lOOOsccm，CI2的流量为SOsccm~ lOOOsccm, 〇2的流量为Ssccm~2〇sccm,压强为SmTorr~SOmTorr,功率为 400W~75〇W, 化的气体流量为5sccm~20sccm，温度为4(TC~8(TC，偏置电压为100V~250V;所述湿法 刻蚀工艺采用的刻蚀溶液为四甲基氨氧化馈溶液，温度为3(TC~8(TC。
[0014] 可选的，所述凹槽的侧壁为I：形。
[0015] 可选的，所述缓冲层包括第一缓冲层和位于第一缓冲层表面的第二缓冲层，所述 第一缓冲层填充满凹槽并覆盖半导体衬底的表面。
[0016] 可选的，位于半导体衬底表面的第一缓冲层的厚度为lOnm~500nm，第二缓冲层 的厚度为lOnm~500nm。
[0017] 可选的，所述第一缓冲层的材料和第二缓冲层的材料均半导体材料，所述半导体 衬底的晶格常数、第一缓冲层的晶格常数、第二缓冲层的晶格常数、沟道层的晶格常数逐渐 增大或逐渐减小。
[0018] 可选的，所述第一缓冲层的材料包括错娃，第二缓冲层的材料包括钢铅神化合物 或磯化钢。
[0019] 可选的，W第一缓冲层表面作为停止层，刻蚀所述第二缓冲层形成錯部。
[0020] 可选的，对所述第一缓冲层表面进行氧化处理，形成所述绝缘层，所述绝缘层的厚 度财0A~500A。
[0021] 可选的，采用选择性外延工艺在所述錯部表面形成沟道层，所述沟道层的厚度为 Inm~lOnm，所述沟道层的材料包括钢嫁神、钢嫁蹄或蹄化嫁。
[0022] 为解决上述问题，本发明的技术方案还提供一种錯式场效应晶体管，包括；半导体 衬底，所述半导体衬底内形成有若干凹槽；位于所述半导体衬底表面的第一缓冲层，所述第 一缓冲层填充满凹槽并覆盖半导体衬底表面；位于第一缓冲层表面的錯部；位于錯部周围 的第一缓冲层表面的绝缘层，所述绝缘层的表面低于錯部的顶部表面位于錯部表面的沟道 层；位于部分绝缘层表面和部分沟道层表面的横跨錯部的栅极结构；位于栅极结构两侧的 沟道层内的源漏区。
[0023] 可选的，所述凹槽的顶部宽度为5皿~500皿，相邻凹槽之间的间距为10皿~ lOOOnm,所述凹槽的深度为8nm~lOOOnm。
[0024] 可选的，所述第一缓冲层的材料和錯部的材料均半导体材料，所述半导体衬底的 晶格常数、第一缓冲层的晶格常数、錯部的晶格常数、沟道层的晶格常数逐渐增大或逐渐减 小。
[0025] 可选的，所述第一缓冲层的材料包括错娃，錯部的材料包括钢铅神化合物或磯化 钢。
[0026] 与现有技术相比，本发明的技术方案具有W下优点：
[0027] 本发明的技术方案，在半导体衬底内形成若干凹槽后，再在所述半导体衬底表面 形成缓冲层，使所述缓冲层填充满凹槽并覆盖半导体衬底的表面，然后刻蚀部分厚度的缓 冲层形成錯部，再在錯部表面形成沟道层。所述缓冲层在外延生长的过程中，沿凹槽的内壁 表面W及半导体衬底的表面生长。由于在所述半导体衬底内形成了若干凹槽，所述凹槽具 有侧壁W及底部表面，缓冲层的材料同时沿凹槽的侧壁及底部表面生长，使得所述缓冲层 材料同时具有横向及纵向的生长分量。所述缓冲层材料在生长过程中会产生缺陷，并且不 同生长方向的缓冲层材料内具有不同方向的缺陷。在所述凹槽内，随着缓冲层材料的厚度 增加，不同生长方向上的缓冲层材料发生闭合，使得缓冲层材料内的不同方向的位错缺陷 之间互相抵消使缓冲层内的缺陷数量减少，随着不同方向上闭合的缓冲层材料的厚度的增 加，缺陷的数量也会逐渐降低，使得最终形成的缓冲层表面的缺陷较少，从而刻蚀部分厚度 的缓冲层形成的錯部表面的缺陷也较少，可W降低在錯部表面形成的沟道层内的缺陷，进 而提高最终形成的錯式场效应晶体管的性能。
[0028] 进一步的，所述凹槽的侧壁为2形，可W使所述凹槽具有更多不同方向的侧壁表 面，从而在半导体衬底上形成缓冲层时，缓冲层具有更多的生长方向，随着缓冲层厚度增 加，可W进一步降低缓冲层内的缺陷。
[0029] 进一步的，所述凹槽的顶部宽度为5nm~500nm，可W使得后续在所述凹槽内形成 缓冲层时，沉积气体容易进入所述凹槽内，从而使的凹槽内形成的缓冲层具有较高的质量； 所述凹槽的深度为8nm~lOOOnm，使的凹槽的深宽比较低，在凹槽内形成缓冲层时，不会在 所述缓冲层内产生空洞等缺陷；相邻凹槽之间的间距为lOnm~lOOOnm，使得在半导体衬底 内形成的凹槽的数量较多，从而充分降低后续形成的缓冲层内的缺陷。
[0030] 进一步的，所述缓冲层还可W包括位于半导体衬底表面的第一缓冲层和位于第一 缓冲层表面的第二缓冲层，刻蚀第二缓冲层形成錯部，然后在錯部表面形成沟道层，所述半 导体衬底、第一缓冲层、第二缓冲层W及沟道层的晶格常数逐渐增大或逐渐降低，所述第一 缓冲层和第二缓冲层与单层的缓冲层结构相比，可W进一步降低相邻材料层之间的晶格常 数的差异，减少相邻材料层之间由于晶格常数差异而产生的缺陷，从而减少形成的沟道层 内的缺陷，提高最终形成的錯式场效应晶体管的性能。
【附图说明】
[0031] 图1至图20是本发明的錯式场效应晶体管的形成过程的结构示意图。
【具体实施方式】
[0032] 如【背景技术】中所述，由于III-V族材料层与娃衬底的晶格常数相差较大，现有技 术中直接 在所述娃衬底表面外延形成III-V族材料层作为沟道层会在沟道层内形成较多 的缺陷，从而影响最终形成的錯式场效应晶体管的性能。
[0033] 研究发现，可W在所述娃衬底表面先形成晶格常数介于娃衬底和沟道层的晶格常 数之间的缓冲层，降低相邻层之间的晶格常数差异，使缓冲层内的缺陷较少，从而在缓冲层 表面外延形成的沟道层内的缺陷也较少。但是由于所述缓冲层与娃衬底之间依旧存在晶格 常数的差异，在娃衬底表面形成的缓冲层内的缺陷会通过外延工艺传递给缓冲层表面形成 的沟道层内，所W直接在娃衬底表面形成缓冲层，然后在缓冲层表面形成沟道层，对沟道层 内缺陷的减少效果有限。
[0034] 本发明的实施例，在半导体衬底内形成若干凹槽之后，再在半导体衬底表面形成 缓冲层，所述缓冲层填充满凹槽并覆盖半导体衬底表面，可W进一步降低缓冲层内的缺陷， 后续再刻蚀部分厚度的缓冲层形成錯部，使得錯部表面的缺陷较少，从而进一步降低錯部 表面形成的沟道层内的缺陷，提高最终形成的錯式场效应晶体管的性能。
[0035] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明 的具体实施例做详细的说明。
[0036] 请参考图1，提供半导体衬底100。
[0037] 所述半导体衬底100的材料包括娃、错、错化娃、神化嫁等半导体材料，所述半导 体衬底100可W是体材料也可W是复合结构如绝缘体上娃。本领域的技术人员可W根据半 导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底 100的类型不应限制本发明的保护范围。
[003引本实施例中，所述半导体衬底100为体娃。
[0039] 请参考图2,在半导体衬底100表面形成具有若干开口 102的掩膜层101。
[0040] 所述掩膜层101的材料可W是光刻胶、氧化娃、氮化娃等掩膜材料。本实施例中， 所述掩膜层101的材料为氧化娃。
[0041] 本实施例中，形成所述掩膜层101的方法包括；在所述半导体衬底100表面形成掩 膜材料层，在所述掩膜材料层表面形成光刻胶层，对所述光刻胶层进行曝光形成图形化光 刻胶层，W所述图形化光刻胶层为掩膜刻蚀所述掩膜材料层，在所述掩膜材料层内形成若 干开口 102,所述开口 102暴露出部分半导体衬底100的表面。
[0042] 请参考图3,采用干法刻蚀工艺沿开口 102对半导体衬底100进行第一刻蚀，形成 第一子凹槽110a。
[0043] 所述干法刻蚀工艺采用的刻蚀气体为皿r和CI2的混合气体作为刻蚀气体，化作 为缓冲气体，其中皿r的流量为SOsccm~lOOOsccm,CI2的流量为SOsccm~lOOOsccm, 〇2 的流量为Ssccm~2〇sccm，压强为SmTorr~SOmTorr，功率为20W~TSOW，〇2的气体流量 为5sccm~20sccm，温度为40°C~80°C，偏置电压为10V~250V。本实施例中，所述干法 刻蚀工艺形成的第一子凹槽110a的侧壁为弧形。在其他实施例中，通过调整干法刻蚀工艺 采用的刻蚀气体或刻蚀参数，可W使形成的第一子凹槽110a的侧壁为倾斜或垂直的侧壁。 在本发明的其他所述例中，所述干法刻蚀气体还可W是其他气体，例如含氣气体等。
[0044] 请参考图4,再采用湿法刻蚀工艺对半导体衬底100进行第二刻蚀，最终形成所述 凹槽110。
[0045] 本实施例中，沿所述第一子凹槽110a对半导体衬底100进行第二刻蚀，所述第二 刻蚀采用的湿法刻蚀溶液为四甲基氨氧化馈（TMAH)溶液，刻蚀温度为3(TC~8(TC。由于 所述湿法刻蚀工艺为各向异性刻蚀工艺，在半导体衬底100的不同晶向上具有不同的刻蚀 速率，所W使得最终形成的凹槽110的侧壁为2形。在本发明的其他实施例中，所述湿法 刻蚀工艺还可W采用其他刻蚀溶液，例如K0H或HN03等。
[0046] 在本发明的其他所述例中，也可W只进行第一刻蚀，直接将第一刻蚀之后形成的 第一子凹槽110a(请参考图3)作为凹槽。
[0047] 在本发明的其他实施例中，也可W直接采用第二刻蚀工艺形成凹槽。
[004引所述凹槽110的顶部宽度为5nm~500皿，可W使得后续在所述凹槽110内沉积第 一缓冲层时，沉积气体容易进入所述凹槽110内，从而使的凹槽110内形成的第一缓冲层具 有较高的质量。
[004引所述凹槽110的深度为8皿~lOOOnm，使的凹槽110的深宽比较低，在凹槽110内 沉积第一缓冲层时，不会在所述第一缓冲层内产生空洞等缺陷。
[0050] 相邻凹槽110之间的间距为10皿~1000皿。使得在半导体衬底110内形成的凹 槽110的数量较多，从而充分降低后续形成的第一缓冲层内的缺陷。
[0051] 请参考图5,去除掩膜层101 (请参考图4)之后，在所述半导体衬底100表面形成 第一缓冲层200,所述第一缓冲层200填充满凹槽110 (请参考图4)并覆盖半导体衬底100 的表面。
[0052] 本实施例中，采用湿法刻蚀工艺去除所述掩膜层101，所述湿法刻蚀工艺采用的刻 蚀溶液为HF溶液。
[0053] 去除所述掩膜层101之后，暴露出半导体衬底100的表面，在所述半导体衬底100 表面形成第一缓冲层200,采用外延工艺形成所述第一缓冲层200。
[0054] 本实施例中，形成所述第一缓冲层200的方法为化学气相沉积工艺。所述第一缓 冲层200的材料为错娃。所述化学气相沉积工艺的反应温度为6〇(Tc~iiocrc，压强为1 巧~500巧，娃源气体是SiH4或Si&Cls，错源气体为GeH4,还包括氨气，所述氨气作为缓冲 气体，其中，娃源气体流量为0.Islm~50slm，错源气体流量为0.Islm~50slm，氨气的流 量为 0.Islm~50slm。
[0055] 所述第一缓冲层200的晶格常数大于半导体衬底100的晶格常数。在本发明的其 他所述例中，所述第一缓冲层200还可W采用其他半导体材料，所述第一缓冲层200的晶格 常数还可W小于半导体衬底100的晶格常数。
[0056] 所述第一缓冲层200在外延生长过程中，沿凹槽110 (请参考图4)的内壁表面W 及半导体衬底100的表面生长。由于在所述半导体衬底100内形成了若干凹槽100,所述 凹槽100具有侧壁W及底部表面，第一缓冲层200的材料同时沿凹槽的侧壁及底部表面生 长，使得所述第一缓冲层200材料同时具有横向及纵向的生长分量。由于所述第一缓冲层 200的材料的晶格常数与半导体衬底100的晶格常数不同，所W，所述第一缓冲层200的材 料在生长过程中会产生缺陷，最显著的就是位错缺陷，并且不同生长方向的第一缓冲层200 的材料内具有不同方向的位错缺陷。在所述凹槽100内，随着第一缓冲层200的材料的厚 度增加，不同生长方向上的第一缓冲层200的材料发生闭合，使得不同生长方向上的第一 缓冲层200的材料内的不同方向的位错缺陷之间互相抵消使缺陷数量减少，随着不同方向 上闭合的第一缓冲层200的材料的厚度的增加，缺陷的数量也会逐渐降低。
[0057] 本实施例中，形成的侧壁为2形的凹槽110,使凹槽110具有更多不同方向的侧壁 表面，从而使第一缓冲层200在凹槽110内具有更多不同的生长方向，从而能够进一步降低 第一缓冲层200内的缺陷。
[0058] 并且，所述凹槽110将半导体衬底100分成不同的区域，使得在半导体衬底100表 面生长的第一缓冲层200的材料内的原子的表面迁移在凹槽110处被打断，可W避免半导 体衬底100表面形成的第一缓冲层200内的缺陷发生转移，当所述凹槽110内的第一缓冲 层200材料厚度逐渐增加，与半导体衬底100表面的第一缓冲层200闭合后，可W去除所述 半导体衬底100表面的第一缓冲层200的材料中的缺陷，从而提高最终形成的第一缓冲层 200的沉积质量，使所述第一缓冲层200表面缺陷较少，提高后续在第一缓冲层200表面形 成的第二缓冲层的质量。
[0059] 本实施例中，位于半导体衬底100表面的第一缓冲层200的厚度为lOnm~500nm。
[0060] 请参考图6,在所述第一缓冲层200表面形成第二缓冲层300。
[0061] 所述第二缓冲层300为半导体材料，所述第二缓冲层3 00的晶格常数大于第一缓 冲层200的晶格常数。第二缓冲层300的材料包括钢铅神化合物或磯化钢等。
[0062] 采用外延工艺形成所述第二缓冲层300,所述外延工艺可W是金属氧化物化学气 相沉积或分子束外延工艺等。本实施例中，所述第二缓冲层300的材料为钢铅神化合物，采 用分子束外延工艺形成所述第二缓冲层300。
[0063] 所述第二缓冲层300用于形成錯部。本实施例中，在半导体衬底100表面形成第 一缓冲层200之后，在第一缓冲层200表面形成第二缓冲层300。所述第二缓冲层300与后 续形成的沟道层的晶格常数接近，可W减少形成沟道层过程中，沟道层内产生的缺陷数量； 并且，所述半导体衬底100的晶格常数、第一缓冲层200的晶格常数、第二缓冲层300的晶 格常数逐渐增大，第一缓冲层200作为半导体衬底100与第二缓冲层300之间的过渡层，第 二缓冲层300与第一缓冲层200之间的晶格常数相差较小，可W提高形成的第二缓冲层300 的质量，减少第二缓冲层300内的缺陷，从而提高最终形成的錯式场效应晶体管的性能。
[0064] 本实施例中，后续形成的沟道层的晶格常数大于半导体衬底100的晶格常数，所 W，所述半导体衬底100的晶格常数、第一缓冲层200的晶格常数、第二缓冲层300的晶格 常数逐渐增大至接近沟道层的晶格常数；在本发明的其他实施例中，后续形成的沟道层的 晶格常数也可W小于半导体衬底100的晶格常数，从而，可W使所述半导体衬底100的晶格 常数、第一缓冲层200的晶格常数、第二缓冲层300的晶格常数逐渐减小至接近沟道层的晶 格常数。
[0065] 本实施例中，所述第二缓冲层300的厚度为10皿~500皿。
[0066] 在本发明的其他实施例中，也可W仅形成所述第一缓冲层或第二缓冲层作为缓冲 层，后续刻蚀部分厚度的第一缓冲层或第二缓冲层形成錯部。
[0067] 本实施例中，形成第一缓冲层200和第二缓冲层300,可W进一步降低相邻材料层 之间的晶格常数的差距，减少由于晶格常数差异造成的缺陷。
[0068] 请参考图7和图8,W第一缓冲层200表面作为停止层，刻蚀所述第二缓冲层300 (请参考图6)形成錯部301。图8为形成所述錯部301之后，沿图7中割线AA'方向的截面 示意图。
[0069] 形成所述錯部301的方法包括；在所述第二缓冲层300表面形成图形化掩膜层，所 述图形化掩膜层定义出后续形成的錯部的位置和尺寸，W所述图形化掩膜层为掩膜，刻蚀 所述第二缓冲层300,形成所述錯部301后去除所述图形化掩膜层。
[0070] 请参考图9,在第一缓冲层200表面形成绝缘层201，所述绝缘层201的表面低于 錯部301的顶部表面。
[0071] 所述绝缘层201的材料为氧化娃、氮氧化娃、碳氧化娃等绝缘介质材料，所述绝缘 层201的厚度为10A~500A，所述绝缘层201的表面低于錯部301的顶部表面。
[0072] 本实施例中，对所述第一缓冲层200表面进行氧化处理，形成所述绝缘层201，所 述绝缘层201的材料为氧化娃。所述氧化处理可W是热氧化处理或者湿法氧化处理。由于 所述第二缓冲层200的材料不易被氧化，所W，所述绝缘层201只能形成在第一缓冲层200 表面。所述绝缘层201的表面低于錯部301的顶部表面。采用上述氧化处理工艺形成所述 绝缘层201步骤简单，可W节约工艺成本。
[0073] 在本发明的其他实施例中，也可W采用沉积工艺在所述第一缓冲层200表面形成 绝缘材料层，所述绝缘材料层覆盖錯部表面；w所述錯部顶部表面作为停止层，对所述绝缘 材料层进行平坦化；对所述平坦化的绝缘材料层进行回刻蚀，使所述绝缘材料层的表面低 于錯部的顶部表面，形成所述绝缘层201。
[0074]所述绝缘层201作为后续形成的栅极结构与第一缓冲层200之间的隔离结构。
[00巧]请参考图10和图11，在錯部301表面形成沟道层302,图11为图10中形成沟道 层302后沿割线AA'方向的截面示意图。
[0076] 所述沟道层302的材料为具有高电子迁移率或高空穴迁移率的半导体材料，例如 III-V族半导体材料。若待形成的錯式场效应晶体管为N型錯式场效应晶体管，则所述沟道 层302为高电子迁移率的半导体材料，包括；钢嫁神或钢嫁蹄等化合物；若待形成的錯式场 效应晶体管为P型錯式场效应晶体管，则所述沟道层302为高空穴迁移率的半导体材料，例 如蹄化嫁化合物。
[0077] 本实施例中，所述待形成的錯式场效应晶体管为N型錯式场效应晶体管，所述沟 道层302的材料为钢嫁神化合物，具有较高的电子迁移率，可W提高形成的N型錯式场效应 晶体管开关速率等性能。
[0078] 采用选择性外延工艺在所述绝缘层201上方的錯部表面形成沟道层302,所述沟 道层302不会在绝缘层201表面形成。所述选择性外延工艺可W是金属氧化物化学气相沉 积工艺、原子层沉积工艺或分子束外延工艺等。所述沟道层302的厚度为lOnm~lOOnm。
[0079] 由于所述沟道层302的晶格常数与錯部301的晶格常数较为接近，所W在所述錯 部301表面外延形成的沟道层302内的缺陷较少，使得所述沟道层302具有较高的质量，从 而提高形成的錯式场效应晶体管的性能。并且，由于在半导体衬底100内形成有凹槽之后， 再形成填充满凹槽并覆盖半导体衬底100表面的第一缓冲层200,降低了第一缓冲层200表 面的缺陷，从而可W降低在第一缓冲层200表面形成的第二缓冲层300内的缺陷，提高第二 缓冲层300的质量，进而减少刻蚀第二缓冲层300后形成的錯部301的缺陷，进一步提高在 錯部301表面形成的沟道层302的质量。
[0080] 请参考图12和图13,在所述沟道层302表面W及绝缘层201表面形成栅介质材料 层303,图13为沿图12中割线AA'方向的截面示意图。
[0081] 所述栅介质材料层303的材料为高K介质材料，包括；氧化铅、氧化給、氧化铅、娃 氧化給、铅娃氧化給、娃氧化铅、娃氧化铁中的一种或几种。所述栅介质材料层303的厚度 为Inm~5nm。可W采用金属氧化物化学气相沉积工艺、原子层沉积工艺或等离子体增强化 学气相沉积形成所述栅介质材料层303。
[0082] 请参考图14和图15,在所述栅介质材料层303表面形成栅极材料层304,图15为 沿图14中割线AA'方向的截面示意图。
[0083]所述栅极材料层 304 的材料包括NiAu、CrAu、Al、Cu、Au、Pt、Ni、Ti、TiN、TaN或I'a 中的一种或几种。
[0084] 可W采用物理气相沉积工艺、金属氧化物化学气相沉积工艺、原子层沉积工艺或 分子束外延工艺形成所述栅极材料层304。
[0085] 请参考图16和图17,对所述栅极材料层304 (请参考图14)和栅介质材料层303 (请参考图14)进行图形化，形成横跨所述錯部301的栅极结构，所述栅极结构包括栅介质 层303a和栅极304a，并且对所述栅极结构两侧的沟道层进行轻惨杂离子注入形成轻惨杂 区312 (请参考图17)。图17为图16沿割线AA'的截面示意图。
[0086] 具体的，所述栅极结构的形成方法包括；在栅极材料层304表面形成图形化掩膜 层，所述图形化掩膜层定义出栅极结构的尺寸和位置；W所述图形化掩膜层为掩膜，采用干 法刻蚀工艺刻蚀栅极材料层和栅介质材料层，形成栅极304a和栅介质层303a。形成所述栅 极结构之后，对栅极结构两侧的沟道层302进行轻惨杂离子注入，形成轻惨杂区312。本实 施例中，待形成的錯式场效应晶体管为N型錯式场效应晶体管，所述轻惨杂离子注入的离 子为N型离子，包括P、As或Sb中的一种或几种离子。本发明的其他所述例中，待形成的錯 式场效应晶体管为P型錯式场效应晶体管，所述轻惨杂离子注入的离子为P型离子。
[0087] 请参考图18和图19,在所述栅极304a和栅介质层303a侧壁表面形成侧墙305， W所述侧墙305和栅极结构为掩膜，对所述栅极结构两侧的沟道层302进行重惨杂离子注 入并进行退火处理激活惨杂离子，形成源漏区322。图19为图18沿割线AA'方向的截面示 意图。
[0088] 所述侧墙305的材料为氮化娃、氧化娃或氮氧化娃等绝缘材料。所述重惨杂 离子 注入的惨杂离子类型与轻惨杂离子注入的惨杂离子类型相同。
[0089] 请参考图20，在所述源漏区322表面形成金属电极306。
[0090] 所述金属电极306的材料为NiAu或CrAu，形成所述金属电极306的方法为物理气 相沉积工艺，例如姗射或蒸发工艺。
[0091] 所述金属电极306可W降低源漏区322的接触电阻。
[0092] 本实施例还提供一种采用上述方法形成的錯式场效应晶体管。
[0093] 请参考图18和图20,所述錯式场效应晶体管包括：半导体衬底100,所述半导体衬 底100内形成有若干凹槽；位于所述半导体衬底100表面的第一缓冲层200,所述第一缓冲 层200填充满凹槽并覆盖半导体衬底100表面；位于第一缓冲层200表面的錯部301;位于 錯部301周围的第一缓冲层200表面的绝缘层201，所述绝缘层201的表面低于錯部301的 顶部表面；位于錯部301表面的沟道层302;位于部分绝缘层201表面和部分沟道层302表 面的横跨錯部301的栅极结构，所述栅极结构包括栅介质层303a和位于栅介质层303a表 面的栅极304a;位于栅极结构两侧的沟道层302内的源漏区322。
[0094] 所述凹槽的顶部宽度为5皿~500皿，相邻凹槽之间的间距为10皿~1000皿，所 述凹槽的深度为8皿~1000皿。
[0095] 所述第一缓冲层200的材料和錯部301的材料均半导体材料，所述半导体衬底100 的晶格常数、第一缓冲层200的晶格常数、錯部301的晶格常数、沟道层302的晶格常数逐 渐增大或逐渐减小。
[0096] 所述第一缓冲层200的材料包括错娃，錯部301的材料包括钢铅神化合物或磯化 钢。
[0097] 所述沟道层302的厚度为Inm~lOnm，所述沟道层302的材料包括钢嫁神、钢嫁蹄 或蹄化嫁。
[0098] 上述錯式场效应晶体管中，第一缓冲层200的缺陷较少，使得位于第一缓冲层200 表面的錯部301的缺陷较少，进而使得位于錯部301表面的沟道层内的缺陷较少，从而可W 提高沟道层302内的载流子迁移率等性能，提高形成的錯式场效应晶体管的性能。
[0099] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本 发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当w权利要求所 限定的范围为准。
【主权项】
1. 一种鳍式场效应晶体管的形成方法，其特征在于，包括： 提供半导体衬底； 在所述半导体衬底内形成若干凹槽； 在所述半导体衬底表面形成缓冲层，所述缓冲层填充满凹槽并覆盖半导体衬底表面； 刻蚀部分厚度的缓冲层，形成鳍部； 在鳍部周围的缓冲层上形成绝缘层，所述绝缘层的表面低于鳍部的顶部表面； 在鳍部表面形成沟道层； 在部分绝缘层表面和部分沟道层表面形成横跨鳍部的栅极结构； 在栅极结构两侧的沟道层内形成源漏区。2. 根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述凹槽的顶 部宽度为5nm~500nm。3. 根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，相邻凹槽之间 的间距为IOnm~lOOOnm。4. 根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述凹槽的深 度为 8nm ~lOOOnm。5. 根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述凹槽 的方法包括：在半导体衬底表面形成具有若干开口的掩膜层，沿所述开口刻蚀半导体衬底， 在所述半导体衬底内形成若干凹槽。6. 根据权利要求5所述的鳍式场效应晶体管的形成方法，其特征在于，沿所述开口刻 蚀半导体衬底的方法为湿法刻蚀工艺或干法刻蚀工艺。7. 根据权利要求5所述的鳍式场效应晶体管的形成方法，其特征在于，沿所述开口刻 蚀半导体衬底的方法包括：采用干法刻蚀工艺对半导体衬底进行第一刻蚀，然后再采用湿 法刻蚀工艺对半导体衬底进行第二刻蚀，最终形成所述凹槽。8. 根据权利要求7所述的鳍式场效应晶体管的形成方法，其特征在于，所述干法刻蚀 工艺采用的刻蚀气体为HBr和Cl2的混合气体作为刻蚀气体，O2作为缓冲气体，其中HBr的 流量为 50sccm ~lOOOsccm，Cl2 的流量为 50sccm ~lOOOsccm，O2 的流量为 5sccm ~20sccm， 压强为5mTorr~50mTorr，功率为20W~750W，O2的气体流量为5sccm~20sccm，温度为 40°C~80°C，偏置电压为IOV~250V ;所述湿法刻蚀工艺采用的刻蚀溶液为四甲基氢氧化 铵溶液，温度为30°C~80°C。9. 根据权利要求8所述的鳍式场效应晶体管的形成方法，其特征在于，所述凹槽的侧 壁为Σ形。10. 根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述缓冲层包 括第一缓冲层和位于第一缓冲层表面的第二缓冲层，所述第一缓冲层填充满凹槽并覆盖半 导体衬底的表面。11. 根据权利要求10所述的鳍式场效应晶体管的形成方法，其特征在于，位于半导体 衬底表面的第一缓冲层的厚度为IOnm~500nm，第二缓冲层的厚度为IOnm~500nm。12. 根据权利要求10所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一缓 冲层的材料和第二缓冲层的材料均为半导体材料，所述半导体衬底的晶格常数、第一缓冲 层的晶格常数、第二缓冲层的晶格常数、沟道层的晶格常数逐渐增大或逐渐减小。13. 根据权利要求12所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一缓 冲层的材料包括锗硅，第二缓冲层的材料包括铟铝砷化合物或磷化铟。14. 根据权利要求10所述的鳍式场效应晶体管的形成方法，其特征在于，以第一缓冲 层表面作为停止层，刻蚀所述第二缓冲层形成鳍部。15. 根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，对所述第一缓 冲层表面进行氧化处理，形成所述绝缘层，所述绝缘层的厚度为10 A~500 A。16. 根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，采用选择性外 延工艺在所述鳍部表面形成沟道层，所述沟道层的厚度为Inm~10nm，所述沟道层的材料 包括铟镓砷、铟镓締或締化镓。17. -种鳍式场效应晶体管，其特征在于，包括： 半导体衬底，所述半导体衬底内形成有若干凹槽； 位于所述半导体衬底表面的第一缓冲层，所述第一缓冲层填充满凹槽并覆盖半导体衬 底表面； 位于第一缓冲层表面的鳍部； 位于鳍部周围的第一缓冲层表面的绝缘层，所述绝缘层的表面低于鳍部的顶部表面 位于鳍部表面的沟道层； 位于部分绝缘层表面和部分沟道层表面的横跨鳍部的栅极结构； 位于栅极结构两侧的沟道层内的源漏区。18. 根据权利要求17所述的鳍式场效应晶体管，其特征在于，所述凹槽的顶部宽度为 5nm~500nm,相邻凹槽之间的间距为IOnm~1000 nm,所述凹槽的深度为8nm~lOOOnm。19. 根据权利要求17所述的鳍式场效应晶体管，其特征在于，所述第一缓冲层的材料 和鳍部的材料均半导体材料，所述半导体衬底的晶格常数、第一缓冲层的晶格常数、鳍部的 晶格常数、沟道层的晶格常数逐渐增大或逐渐减小。20. 根据权利要求17所述的鳍式场效应晶体管，其特征在于，所述第一缓冲层的材料 包括锗娃，鳍部的材料包括铟错砷化合物或磷化铟，所述沟道层的材料包括铟镓砷、铟镓締 或締化镓。
【专利摘要】一种鳍式场效应晶体管及其形成方法，所述鳍式场效应晶体管的形成方法包括：提供半导体衬底；在所述半导体衬底内形成若干凹槽；在所述半导体衬底表面形成缓冲层，所述缓冲层填充满凹槽并覆盖半导体衬底表面；刻蚀部分厚度的缓冲层，形成鳍部；在鳍部周围的缓冲层上形成绝缘层，所述绝缘层的表面低于鳍部的顶部表面；在鳍部表面形成沟道层；在部分绝缘层表面和部分沟道层表面形成横跨鳍部的栅极结构；在栅极结构两侧的沟道层内形成源漏区。上述方法可以提高形成的鳍式场效应晶体管的性能。
【IPC分类】H01L29/06, H01L29/78, H01L21/336
【公开号】CN104900521
【申请号】CN201410077191
【发明人】肖德元
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年9月9日
【申请日】2014年3月4日
【公告号】US20150255610
最新回复(0)