半导体封装件及方法
半导体封装件及方法
【专利说明】
[0001] 相关申请的交叉引用
[0002] 本申请要求于2014年3月7日提交的标题为"Semiconductor Package and Methods of化rming Same"的美国临时专利申请第61/949, 755号的优先权，其全部内容结 合于此作为参考。
技术领域
[0003] 本发明涉及半导体封装件及方法。
【背景技术】
[0004] 自从集成电路（1C)的发明W来，由于对各个电部件（即，晶体管、二极管、电阻器、 电容器等）的集成密度的不断改进，半导体工业经历了快速地增长。在很大的程度上，集成 密度的改进来自于重复减小最小部件的尺寸，该实现了在给定区域内集成更多的部件。
[0005] 由于通过集成部件占据的体积基本上在半导体晶圆的表面上，因此该种集成的改 进本质上是在二维（2D)中进行的。尽管光刻中重要的改进在2D1C形成中产生了重大的 改进，但是可W在二维中实现的密度仍然具有物理限制。该些限制中的一种是为制造该些 部件所需的最小尺寸。同时，当在一个芯片中放入更多的器件时，需要利用更复杂的设计。
[0006] 为了进一步增大电路密度，已经研究了H维（3D) 1C。在3D1C的通用形成工艺中， 两个管芯接合在一起并且在每个管芯和衬底上的接触焊盘之间形成电连接件。例如，一种 尝试包括将两个管芯在彼此的顶部接合。然后，堆叠的管芯接合至载体衬底并且接合线将 每个管芯上的接触焊盘电连接至载体衬底上的接触焊盘。
【发明内容】
[0007] 为了解决现有技术中的问题，本发明提供了一种半导体器件，包括；第一封装件， 具有第一侧；第二封装件，具有面向所述第一侧的第二侧；第一外部连接件，电连接至所述 第一封装件的所述第一侧和所述第二封装件的所述第二侧；W及结构元件，位于所述第一 封装件和所述第二封装件之间，其中，所述结构元件的尺寸不同于所述第一外部连接件的 尺寸。
[0008] 在上述半导体器件中，其中，所述结构元件是框。
[0009] 在上述半导体器件中，其中，所述结构元件是框；其中，所述框是铜框。
[0010] 在上述半导体器件中，其中，所述结构元件是第一固体球。
[0011] 在上述半导体器件中，其中，所述结构元件是第一固体球；其中，所述第一固体球 是焊料球。
[0012] 在上述半导体器件中，其中，所述结构元件是第一固体球；其中，所述第一外部连 接件包括第二固体球，所述第二固体球的尺寸大于所述第一固体球的尺寸。
[0013] 在上述半导体器件中，其中，所述第二封装件是集成的扇出式封装件。
[0014] 在上述半导体器件中，其中，所述结构元件不与所述第一封装件的接触焊盘接触。
[0015]根据本发明的另一个方面，提供了一种半导体器件，包括：第一封装件，具有第一 侦所述第一封装件包括第一半导体器件；第一外部连接件，连接至所述第一侧；支撑元 件，邻近所述第一侧，所述第一外部连接件围绕所述支撑元件，其中，所述支撑元件与所述 第一半导体器件电隔离；W及第二封装件，具有面向所述第一侧的第二侧，所述第二侧连接 至所述第一外部连接件。
[0016]在上述半导体器件中，其中，所述支撑元件是框。
[0017]在上述半导体器件中，其中，所述支撑元件是框；其中，所述框是金属框。
[0018]在上述半导体器件中，其中，所述支撑元件是一个或多个固体球。
[0019]在上述半导体器件中，其中，所述支撑元件是一个或多个固体球；其中，所述一个 或多个固体球是焊料球。
[0020] 在上述半导体器件中，其中，所述支撑元件是一个或多个固体球；其中，所述第一 外部连接件是球，并且其中，所述一个或多个固体球小于所述第一外部连接件。
[0021] 在上述半导体器件中，其中，所述第二封装件是集成的扇出式封装件。
[0022] 根据本发明的又一个方面，提供了一种制造半导体器件的方法，所述方法包括：在 第一封装件的第一侧上形成第一外部连接件；将结构元件放置在所述第一封装件的所述第 一侧上，其中，所述结构元件的尺寸不同于所述第一外部连接件的尺寸；W及将所述第一封 装件接合至第二封装件，使得所述结构元件位于所述第一封装件和所述第二封装件之间。
[0023]在上述方法中，其中，所述第一封装件是集成的扇出式封装件。
[0024]在上述方法中，其中，放置所述结构元件是放置金属框。
[00巧]在上述方法中，其中，放置所述结构元件是放置一个或多个固体球。
[0026]在上述方法中，其中，放置所述结构元件是放置一个或多个固体球；其中，所述一 个或多个固体球的直径小于所述第一外部连接件的直径。
【附图说明】
[0027]当结合参考附图进行阅读时，根据下文具体的描述可W最佳地理解本发明的各个 方面。应该理解，根据工业中的标准实践，各个部件无需按比例绘制。事实上，为了清楚的 讨论，各个部件的尺寸可W任意地增大或减小。
[0028] 图1根据一些实施例示出了第一封装件。
[0029] 图2A和图2B根据一些实施例示出了第二封装件。
[0030] 图3A和图3B根据一些实施例示出了第一封装件与具有框的第二封装件的接合。
[0031]图4根据一些实施例示出了框内形成的槽。
[0032]图5A和图5B根据一些实施例示出了第一封装件和具有导电球的第二封装件的接 合。
[0033]图6根据一些实施例示出了第一封装件与具有第一接触焊盘的具有导电球的第 二封装件的接合的另一个实施例。
[0034]图7根据一些实施例示出了另一个实施例，其中金属框301附接至第二封装件的 表面。
【具体实施方式】
[0035] 本发明的W下内容提供了许多用于实施所提供的主题的不同特征的不同实施例 或实例。W下描述组件和配置的具体实例W简化本发明。当然，该仅仅是实例，并不用于限 制本发明。例如，第一部件形成在第二部件之上或者上可W包括第一部件和第二部件直接 接触的实施例，并且也可W包括在第一部件和第二部件之间形成附加部件，从而使得第一 部件和第二部件不直接接触的实施例。再者，本公开可在各个示例中重复参考标号和/或 字母。该重复是为了简明和清楚，而且其本身没有规定所述各种实施例和/或结构之间的 关系。
[0036] 现参考图1，图1示出了第一封装件100。第一封装件100可W包括第一衬底103、 第一半导体器件101、第一接触焊盘109、第一密封剂111和第一外部连接件113。在实施例 中，第一衬底103可W是例如包括内部互连件的封装的衬底，内部互连件使第一半导体器 件101连接至诸如第二封装件200 (未在图1中示出，但在下文中结合图2A和图2B进行了 示出和描述）的其他外部器件。
[0037] 可选地，第一衬底103可W是用作中间衬底的插入件，W将第一半导体器件101连 接至其他外部器件。在该个实施例中，第一衬底103可W是例如惨杂或未惨杂的娃衬底或 绝缘体上娃（SOI)衬底的有源层。然而，第一衬底103可W可选地是玻璃衬底、陶瓷衬底、 聚合物衬底或可W提供合适的保护和/或互联功能的任何其他衬底。该些材料和任何其他 合适的材料均可W可选地用于第一衬底103。
[0038] 第一半导体器件101可W是设计用于诸如期望的目的的半导体器件，期望的目的 诸如作为逻辑管芯、中央处理器（CPU)管芯、存储器管芯、它们的组合等。在实施例中，根据 特定的功能，第一半导体器件101中包括集成电路器件，诸如晶体管、电容器、电感器、电阻 器、第一金属化层（未示出）等。在实施例中，第一半导体器件101设计并制造为与第二半 导体器件211 (未在图1中示出，但在下文中结合图2A和图2B进行了示出和描述）共同工 作或同时工作。
[0039] 第一接触焊盘109可W形成在第一衬底103上W在第一半导体器件101和例如第 一外部连接件113之间形成电连接件。在实施例中，第一接触焊盘109可W形成在第一衬 底103内的电布线（未在图1中单独示出）上方并与第一衬底103内的电布线（未在图1 中单独示出）电接触。第一接触焊盘109可W包括铅，但也可W可选地使用其他材料，诸如 铜。可W使用诸如姗射的沉积工艺形成第一 接触焊盘109W形成一层材料（未示出），并 且然后可W通过合适的工艺（诸如光刻掩模和蚀刻）去除部分该层材料W形成第一接触焊 盘109。然而，可W利用任何其他合适的工艺W形成第一接触焊盘109。可W形成厚度在约 0. 5ym和约4ym之间的第一接触焊盘109,诸如约1.45ym。
[0040] 第一密封剂111可W用于密封并保护第一半导体器件101和第一衬底103。在实 施例中，第一密封剂111可W是模塑料并且可W使用模塑器件（未在图1中示出）设置。例 女口，第一衬底103和第一半导体器件101可W设置在模塑器件的腔室内，并且腔室可W是密 封的。在密封腔室之前，可W将第一密封剂111设置在腔室内，或可W通过注射口将第一密 封剂111注射到腔室内。在实施例中，第一密封剂111可W是模塑料树脂，注入聚醜亚胺、 PPS、P邸K、阳S、耐热晶体树脂、它们的组合等。
[0041] 在第一密封剂111被设置到腔室内之后，使得第一密封剂111密封围绕第一衬底 103和第一半导体器件101的区域，则可W固化第一密封剂111，从而硬化第一密封剂111 w进行适宜的保护。精确的固化工艺至少部分取决于对于第一密封剂111的特定材料的选 择，在将模塑料选择为第一密封剂111的实施例中，可W通过诸如将第一密封剂111加热至 约100°C和约130°C之间的温度的工艺来实施固化，诸如在约125°C的温度下加热60sec至 约3000sec(诸如约600sec)。此外，第一密封剂111内可W包括引发剂和/或催化剂W更 好的控制固化工艺。
[0042] 然而，本领域普通技术人员将理解，上文描述的固化工艺仅仅是示例性工艺且并 不表示仅限于本实施例。也可W可选的使用其他固化工艺，诸如福射或甚至允许在环境温 度条件下硬化第一密封剂111。可W使用任何合适的固化工艺，并且全部该些工艺均完全包 括在本文描述的实施例的范围内。
[0043] 在实施例中，可W形成第一外部连接件113 W在第一衬底103和例如第二接触焊 盘217(未在图1中示出，但在下文中结合图2A和图2B进行了示出和描述）之间提供外部 连接。第一外部连接件113可W是接触凸块，诸如微凸块或控制烙融芯片连接（C4)凸块， 并且可W包括诸如锡的材料或其他合适的材料，诸如银或铜。在第一外部连接件113是锡 焊料凸块的实施例中，可W通过任何合适的方法W初始形成锡层形成第一外部连接件113， 合适的方法诸如蒸发、电锻、印刷、焊料转移、植球等，且第一外部连接件的厚度例如为约 100ym。在将锡层形成于结构上之后，实施回流W将材料塑形为期望的凸块形状。
[0044] 图2A示出了形成例如第二封装件200的工艺中的中间产物，诸如集成的扇出 (InFO)封装件。如图2A所示，中间结构包括载体衬底201、粘合层202、聚合物层205、晶种 层207、通孔209、第二半导体器件211、第二密封剂213、第一重分布层215、第二接触焊盘 217和第一纯化层219。载体衬底201包括例如诸如玻璃或氧化娃的娃基材料，或诸如氧化 铅的其他材料，该些材料的组合等。载体衬底201是平面的，从而适应诸如第二半导体器件 211的半导体器件的附接。
[0045] 粘合层202设置在载体衬底201上W帮助粘合覆盖的结构（例如，聚合物层205)。 在实施例中，粘合层202可W包括紫外线胶，当其暴露于紫外线光时其失去粘附能力。然 而，也可W使用其他类型的粘合剂，诸如压敏粘合剂、可福射固化的粘合剂、环氧化物、它们 的组合等。粘合剂层202可容易在压力下成型的半液态或胶的形式设置在在载体衬底 201 上。
[0046] 聚合物层205设置在粘合层202上方，并且在附接第二半导体器件211之后，利用 聚合物层205对诸如第二半导体器件211提供保护。在实施例中，聚合物层205可W是聚苯 并恶哇（PB0)，然而也可W可选地利用任何合适的材料，诸如聚醜亚胺或聚醜亚胺衍生物。 可W使用例如旋涂工艺设置聚合物层，使其厚度在约2ym至约15ym之间，诸如约5ym，然 而也可W可选地使用任何合适的方法和厚度。
[0047]晶种层207是导电材料的薄层，其在随后的工艺步骤形成较厚的层中提供帮助。 晶种层207可W包括厚度约1000A的铁层和随后的厚度为5000A的铜层。可W根据期 望的材料使用诸如姗射、蒸发或PECVD工艺的工艺产生晶种层207。晶种层207可W形成为 具有介于约0. 3ym和约1ym之间的厚度，诸如约0. 5ym。
[0048] 在形成了晶种层207之后，可W将光刻胶（未在图2A中示出）设置在晶种层207 上方，并图案化光刻胶。在实施例中，可W使用例如旋涂技术将光刻胶设置在晶种层207上 使其高度介于约50ym和约250ym之间，诸如约120ym。在设置了光刻胶之后，可W通过 将光刻胶暴露于图案化的能源（例如，图案化的光源）下来图案化光刻胶w引起化学反应， 从而在暴露于图案化光源的光刻胶的该些部分中引起物理变化。然后对曝光的光刻胶实施 显影W利用该些物理变化，并且根据期望的图案选择性去除光刻胶的曝光部分或光刻胶的 未曝光部分。
[0049] 在实施例中，光刻胶内形成的图案是用于通孔209的图案。通孔209形成在随后 附接的诸如第二半导体器件211的器件的不同侧上。然而，可W可选的利用用于通孔209 的图案的任何合适的布置。
[0050] 在图案化了光刻胶之后，通孔209形成在光刻胶内。在实施例中，通孔209包括一 种或多种导电材料，诸如铜、鹤、其他导电金属等，并且可W通过例如电锻、化学锻等形成。 在实施例中，使用电锻工艺，其中晶种层和光刻胶浸没或浸入电锻液中。晶种层207的表面 电连接至外部DC电源的负极侧，使得晶种层207作为电锻工艺的阴极。诸如铜阳极的固体 导电性阳极也浸入溶液中，并且附接至电源的正极侧。阳极的原子溶解到溶液内，例如晶种 层207的阴极从溶液中获得溶解的原子，从而电锻光刻胶开口内的晶种层207的暴露的导 电区域。
[0051] 当使用光刻胶和晶种层207形成通孔209之后，可W使用合适的去除工艺去除光 亥IJ胶。在实施例中，可W使用等离子体灰化工艺W去除光刻胶，从而可W增大光刻胶的温度 直到光刻胶经历热降解并且可W被去除。然而，可W可选地利用任何其他合适的工艺，诸如 湿剥离。光刻胶的去除可W暴露出下面的部分晶种层207。
[0052] 在去除光刻胶暴露了下面的晶种层207之后，去除该些部分。在实施例中，可W通 过例如湿蚀刻工艺或干蚀刻工艺去除晶种层207的暴露部分（例如，未由通孔209覆盖的 该部分）。例如，在干蚀刻工艺中，将通孔209作为掩模，反应物可W直接朝向晶种层207。 可选地，可W喷射或设置蚀刻剂使其与晶种层207接触W去除晶种层207的暴露部分。在 蚀刻掉晶种层207的暴露部分之后，在通孔209之间暴露出聚合物层205的一部分。
[0053] 在形成通孔209之后，可W将第二半导体器件211设置在暴露的聚合物层205上。 在实施例中，第二半导体器件211可W类似于第一半导体器件101，诸如作为逻辑管芯、存 储器管芯、CPU管芯、它们的组合等。在实施例中，第二半导体器件211设计并制造为与第 一半导体器件101 -起工作或与第一半导体器件101同时工作。第二半导体器件211可W 使用例如粘合材料附接至聚合物层205,也可W可选的利用任何合适的附接方法。
[0054] 在实施例中，第二半导体器件211包括第二衬底221、有源器件（未单独示出）、第 二金属化层223、第二纯化层225和第二接触焊盘227。第二衬底221可W包括惨杂或未惨 杂的块状娃，或绝缘体上娃（SOI)衬底的有源层。通常，SOI衬底包括诸如娃、错、娃错、SOI、 绝缘体上娃错（SG0I)或它们的组合的一层半导体材料。也可W使用包括多层衬底、梯度衬 底或混合取向衬底的其他衬底。
[00巧]第二半导体器件211内的器件包括可W用于产生期望的结构和用于第二半导体 器件211的设计的功能期望的诸如电容器、电阻器、电感器等的各种有源器件和无源器件。 可W使用任何合适的方法在第二衬底221内或上形成第二半导体器件211内的有源器件。
[0056]第二金属化层223形成于第二衬底221和第二半导体器件211内的有源器件上 方，并且第二金属化层223设计为连接第二半导体器件211内的各个有源器件W形成功能 电路。在实施例中，第二金属 化层223形成为介电材料和导电材料的交替层，并且可W通过 任何合适的工艺（诸如沉积、镶嵌、双镶嵌等）形成第二金属化层223。尽管图2A中示出了 单层，在实施例中可W具有通过至少一个层间介电层（ILD)与第二衬底221分隔开的四层 金属化层，但是第二金属化层223的准确数量取决于第二半导体器件211的设计。
[0057] 第二接触焊盘227可W形成于第二金属化层223上方并与第二金属化层223电接 触。第二接触焊盘227可W包括铅，但也可W可选地使用诸如铜的其他材料。第二接触焊 盘227的形成可W包括使用诸如姗射的沉积工艺形成一层材料（未示出），并且然后可W通 过适合的工艺（诸如光刻掩蔽和蚀刻）去除部分材料层W形成第二接触焊盘227。然而，可 W利用任何其他合适的工艺W形成第二接触焊盘227。第二接触焊盘227可W形成为具有 介于约0. 5iim至约4iim之间的厚度，诸如约1. 45ym。
[0058] 第二纯化层225可W形成于第二衬底221上，且位于第二金属化层223的和第二 接触焊盘227上方。第二纯化层225可W由诸如氧化娃、氮化娃、低k电介质（诸如碳惨 杂的氧化物）、超低k电介质（诸如碳惨杂的多孔二氧化娃）、它们的组合等的一种或多种 合适的介电材料制成。可W通过诸如化学汽相沉积（CVD)的工艺形成第二纯化层225,也 可W利用任何合适的工艺，并且第二纯化层225的厚度在约0. 5ym和约5ym之间，诸如约 9.25KA。在设置之后，可W通过去除部分第二纯化层225来暴露第二接触焊盘227,其中 通过诸如化学机械抛光（CMP)的工艺去除部分第二纯化层225,也可W使用任何合适的去 除工艺。
[0059] 在将第二半导体器件211设置在通孔209之间之后，可W使用第二密封剂213密 封第二半导体器件211和通孔209。可W在模塑器件（未在图2A中单独示出）中实施密 封。例如，可W将第二半导体器件211和通孔209设置在模塑器件的腔室内，并且密封该腔 室。可W在密封腔室之前将第二密封剂213设置在腔室内，或通过注射口将第二密封剂213 注射到腔室内。在实施例中，第二密封剂213可W是模塑料树脂，诸如聚醜亚胺、PPS、P邸K、 PES、耐热晶体树脂、它们的组合等。
[0060]当将第二密封剂213设置到模塑腔室内使得第二密封剂213密封载体衬底201、通 孔209和第二半导体器件211之后，可W固化第二密封剂213W硬化第二密封剂213W进 行适宜的保护。精确的固化工艺至少部分取决于对于第二密封剂213的特定材料的选择， 在将模塑料选择为第二密封剂213的实施例中，可W通过诸如将第二密封剂213加热至约 10(TC和约13CTC之间的温度的工艺来实施固化，诸如在约125C的温度下加热60sec至约 3000sec(诸如约600sec)。此外，第二密封剂213内可W包括引发剂和/或催化剂W更好 的控制固化工艺。
[0061] 然而，本领域普通技术人员将理解，上文描述的固化工艺仅仅是示例性工艺且并 不表示仅限于本实施例。也可W可选的使用其他固化工艺，诸如福射或甚至允许在环境温 度条件下硬化第二密封剂213。可W使用任何合适的固化工艺，并且全部该些工艺均完全包 括在本文描述的实施例的范围内。
[0062] 当设置第二密封剂213之后，为了暴露出通孔209,W及可W选择性地暴露出用于 进一步工艺的第二半导体器件211，削薄第二密封剂213。可W使用例如机械研磨或化学机 械抛光（CM巧工艺实施削薄，从而利用化学蚀刻剂和研磨料使第二密封剂213和第二半导 体器件211反应并研磨直到暴露出通孔209和第二半导体器件211。因此，第二半导体器件 211和通孔209可W具有平坦表面，其与第二密封剂213共平面。
[0063] 然而，尽管上文的一个示例性实施例描述了CMP工艺，但是其用于限制实施例。可 W可选地使用任何其他合适的去除工艺W削薄第二密封剂213和第二半导体器件211，并 且暴露出通孔209。例如，可W可选地利用一系列化学蚀刻。可W可选地利用该个工艺和任 何其他合适的工艺W削薄第二密封剂213和第二半导体器件211，并且所有该些工艺均包 括在实施例的范围内。
[0064] 利用第一重分布层215W使第二半导体器件211、通孔209和第一封装件100(参 见图1)互联。在实施例中，由初始形成的例如铁铜合金的晶种层（未示出）形成第一重分 布层215,该晶种层由诸如CVD或姗射的合适的形成工艺形成。然后可W形成光刻胶W覆盖 晶种层，并且之后可W图案化光刻胶W暴露晶种层位于第一重分布层215的期望位置处的 该些部分。
[0065] 当形成并图案化光刻胶层之后，可W通过诸如电锻的沉积工艺在晶种层上形成诸 如铜的导电材料。可W将导电材料形成为具有约lym至约10ym的厚度，诸如约5ym，并 且具有约5ym和约300ym之间的宽度，诸如约5ym。然而，虽然讨论了适于形成导电材 料的材料和方法，但是该些材料仅仅是实例。可W可选地的使用任何其他合适的材料，诸如 A1化或Au，并且可W可选地使用任何其他合适的形成工艺，诸如CVD或PVD，然后实施图案 化工艺从而形成第一重分布层215。
[0066] 在形成导电材料之后，可W通过诸如灰化的合适的去除工艺去除光刻胶。此外，在 去除光刻胶之后，可W通过例如将导电材料用作掩模的合适的蚀刻工艺去除由光刻胶覆盖 的晶种层的该些部分。
[0067] 在形成第一重分布层215之后，形成第二导电焊盘217W使第一重分布层215与 例如第一外部连接件113电互联。在实施例中，第二导电焊盘217与第一接触焊盘109(上 文中参考图1的描述）类似，诸如是使用沉积工艺（诸如姗射）和之后的图案化形成的铅 接触焊盘。然而第二接触焊盘217可W由任何合适的材料并使用任何合适的工艺形成。
[0068] 第一纯化层219可W形成在第一重分布层215和第二接触焊盘217上方W对第一 重分布层215和其他下面的结构提供保护和隔离。在实施例中，第一纯化层219可W是聚苯 并恶哇（PB0)，也可W可选地利用任何合适的材料，诸如聚醜亚胺或聚醜亚胺衍生物。可W 使用诸如旋涂工艺设置第一纯化层219,使其厚度在约5ym和约25ym之间，诸如约7ym， 也可W可选地使用任何合适的方法和厚度。在设置之后，可W通过去除了第一纯化层219 的一部分的第一纯化层219暴露第二接触焊盘217,其中通过诸如化学机械抛光（CM巧去除 第一纯化层219的一部分，也可W可选地利用任何合适的去除工艺。
[0069] 图2B示出了在第二封装件200的形成中的进一步的工艺。在实施例中，使用例如 热工艺W改变粘合层202的粘合性质，从而从结构的保留部分上使载体衬底201和粘合衬 底202脱粘。在特定的实施例中，利用诸如紫外（UV)激光、二氧化碳（C〇2)激光或红外（IR) 激光福射并加热粘合层202,直到粘合层202失去其自身的至少一些粘合性质。在实施之 后，载体衬底201和粘合层202可W与结构物理分离且从结构上去除。
[0070] 此外，在去除载体衬底201和粘合层202之后，图案化聚合物层205W暴露通孔 209和第二接触焊盘227。在实施例中，通过初始施加至聚合物层205的光刻胶（未在2B 中单独示出）图案化聚合物层205,并且然后将光刻胶暴露于图案化的能源（例如图案化的 光源）下W引起化学反应，从而在暴露于图案化的光源的光刻胶的该些部分中引起物理变 化。然后对曝光的光刻胶实施显影w利用该些物理变化，并且根据期望的图案选择性去除 光刻胶的曝光部分或光刻胶的未曝光部分，并且使用例如干蚀刻工艺去除下面的聚合物层 205的暴露部分。然而，可W可选的利用用于图案化聚合物层205的任何其他合适的方法。
[0071]图2B也示出了与通孔209和第二接触焊盘227电连接的第H金属化层233,从而 使通孔209和第二接触焊盘227与诸如第H衬底（未在图2B中示出）的外部器件互联。 在实施例中，第H衬底可W是例如用于使各个电部件彼此互联的印刷电路板W提供用户期 望的功能。可选地，第H衬底可W是另一种衬底并包括多个导电层（未单独示出），一些 层是第H衬底内的层间层。可W在该些层内蚀刻出不同宽度和长度的迹线，并且该些层通 过层间通孔连接。同时，线和通孔可W形成电网络W布线DC电源、地线和从第H衬底的一 侧至另一侧的信号。本领域普通技术人员应该认识到，第H衬底可W由诸如双 马来醜胺H 嗦炬T)的有机（层压）材料、诸如液晶聚合物（LCP)的聚合物基材料、诸如低温共烧陶瓷 (LTCC)的陶瓷材料、娃或玻璃中介层等制成。本领域普通技术人员也应该认识到，导电层 和通孔可W由诸如铜、铅、银、金、其他金属、合金、它们的组合等的任何合适的导电材料形 成，并且可W通过诸如电化学锻巧CP)、化学锻、的任何合适的技术；诸如姗射、印刷和化学 汽相沉积（CVD)方法的其他的沉积方法等形成。
[0072] 在一些实施例中，第H衬底可W包括电子元件，诸如电阻器、电容器、信号分布电 路、它们的组合等。该些电子元件可W是有源的、无源的或它们的组合。在其他实施例中， 第H衬底内不包括有源和无源电子元件。全部该些组合均包括在实施例的范围内。
[0073] 在实施例中，第H金属化层233形成为介电材料235和导电材料237的交替层，其 中，导电材料237使用通孔垂直互联并且可W通过任何合适的工艺（诸如沉积、镶嵌、双镶 嵌等）形成。在实施例中，可W具有四个金属化层，但第H金属化层233的准确数量取决于 第二封装件200的设计。
[0074] 当形成第H金属化层233之后，可W形成第H接触焊盘249W在第H金属化层233 和例如第二外部连接件303之间提供电连接。在实施例中，第H接触焊盘249与第一接触 焊盘109 (上文结合图1进行了描述）类似。例如，第H接触焊盘249可W是使用沉积和图 案化工艺形成的铅接触焊盘，也可W可选地利用任何其他合适的工艺。
[00巧]图3A示出了框301的放置W及第一封装件100和第二封装件200的接合。在实 施例中，框301是固体材料的刚性构件，利用框301W在接合过程中、接合之后、测试工艺和 进一步的制造工艺中对第一封装件100和第二封装件200提供额外的支撑，但是其不用于 电连接，框301与第一半导体器件101和第二半导体器件221电隔离。通过提供额外的支 撑，将减小在制造过程中出现的由翅曲和其他应力带来的损害。
[0076]在特定实施例中，框301包括铜，也可W可选地利用任何其他合适的刚性材料，诸 如铅、金、诸如环氧化物的聚合物、封装衬底（类似于第一衬底103)等。此外，在图3A中公 开的实施例中，框301由铜制成且塑形为框，其形状或尺寸均不同于第一外部连接件113。 例如，框301可W具有在约1mm和约20mm之间的第一宽度Wi，诸如约10mm，且可W具有在约 1mm和约20mm之间的第一深度(未在图3A的截面中示出，但位于图3A的页面的内部和 外部），诸如约10mm。框301具有足W在第一封装件100和第二封装件200之间延伸的第 一厚度Ti，并且提供额外的结构支撑。因此，第一厚度Ti的精确尺寸至少部分取决于器件 的总体设计，在实施例中，第一厚度Ti可W在约50ym和约300ym之间，诸如约150ym。
[0077] 此外，框301并不限于图中及上文所描述的框型。相反，也可W利用任何合适的形 状，诸如圆形、多边形和其他不规则形状，诸如带簇或具有多个槽的框。所有该些形状均完 全包括在实施例的范围内。
[0078] 在框301是铜框的实施例中，可W通过首先将焊剂305放置在第二接触焊盘217 上来将框301放置在第二接触焊盘217上。例如，可W通过刷涂、喷涂、喷标或其他方法应 用焊剂305。焊剂305通常具有去除氧化物阻挡物的酸性组分，W及在工艺过程中帮助防止 移动的粘合特征。焊剂305可W同时设置在全部第二接触焊盘217 (包括未连接至框301 的部分）上，如果需要，则焊剂305也可W仅放置在连接至框301的第二接触焊盘217上， 或它们的任何组合。
[0079] 然而，虽然在该个实施例中描述了使用焊剂305,但是也可W利用其它类型的材料 W帮助框301和第二接触焊盘217之间的连接。可W可选地利用诸如焊膏、粘合剂等的任 何其他合适的材料。全部该些材料均包括在实施例的范围内。
[0080] 当放置焊剂305之后，可W使用诸如拾取和放置操作物理放置框301使其与焊剂 305接触，也可W可选的利用任何合适的放置方法。在将框301放置到位置之后，可W通过 使第一外部连接件113和第二接触焊盘217对齐来接合第一封装件100和第二封装件200。 在接触之后，可W实施回流W回流第一外部连接件113的材料，从而使第一封装件100和第 二封装件200物理接合且电接合。然而，根据第一外部连接件113所选择的结构，可W可选 地利用诸如铜-铜接合的任何其他合适的接合方法，并且所有该些接合方法均完全包括在 实施例的范围内。
[0081] 可选地，代替放置在第二接触焊盘217上，可W将框301放置在第一封装件100 上，并且然后将框301接合至第二封装件200的第二接触焊盘217。可W利用第一封装件 100和第二封装件200之间的框301的任何合适的放置，并且所有该些放置均完全包括在实 施例的范围内。
[0082] 此外，本领域普通技术人员应该认识到，上文描述的第一封装件100和第二封装 件200与第一外部连接件113的接合仅仅是示例性实施例，且并不用于限制实施例。相反， 可W可选地利用将第一封装件100和第二封装件200接合的任何合适的接合工艺，诸如使 用第一接触焊盘109上的第一外部连接件113W及也可W使用位于第二接触焊盘217上的 额外的外部连接件（未在图3中示出）。可W使用将第一封装件100接合至第二封装件200 的任何合适的接合方法，并且全部该些方法均包括在实施例的范围内。
[0083] 在一个实施例中，在第一封装件100接合至第二封装件200之后，框301将与第一 衬底103物理接触。在该个实施例中，可W通过使用粘合剂将框301附接至第一衬底103， 从而可W使框301附接至第一衬底103。可选地，在第一衬底103在接触框301的位置具有 一个接触焊盘109的实施例中，框301可与附接至第二接触焊盘217相似的方式附接 至第一接触焊盘109,诸如通过使用焊剂W粘附材料。
[0084] 在另一个实施例中，框301可W不直接接触第一封装件100,并且小间隙可W位于 框301和第一封装件100之间。在该个实施例中，框301未粘附至第一封装件100,但是当 第二封装件200弯曲时，其仍然提供额外的支撑，因此将框301引入与第一衬底103的接 触中，并在弯曲第二封装件200的过程中提供额外的结构支撑。间隙可W在约20ym和约 120ym之间，诸如约70ym。
[0085] 图3A也示出了与第H接触焊盘249连接的第二外部连接件303的形成。第二外部 连接件303可W是诸如球栅阵列的接触凸块，也可W可选地利用任何合适的形状和尺寸， 诸如微凸块、C4凸块等。在实施例中，第二外部连接件303包括诸如锡、银、或铜的材料，也 可W可选的利用其它合适的材料。在第二外部连接件303是锡焊料凸块的实施例中，可W 通过首先由任何合适的方法（诸如蒸发、电锻、印刷，焊料转移、焊球放置等）形成厚度为例 如约100ym的锡层来形成第二外部连接件303。在结构上形成锡层之后，实施回流W将材 料塑形为期望的凸块形。
[0086] 图3B示出了第一纯化层219、第一外部连接件113和框301的扩大的顶视图（示 出了具有额外的第一外部连接件113)，为了方便将第二半导体器件211示出为虚线框。在 该个实施例中可W看出，框301位于第二半导体器件211的中也内（当从该个透视图观察 时），第一外部连接件113围绕框301W在第一封装件100和第二封装件200之间提供信号 连接。
[0087] 通过将框301放置在第一封装件100和第二封装件200之间，可W利用框301作 为支撑结构W增加对第一封装件100和第二封装件200额外的结构支撑。通过增加额外的 支撑，框301可W减小应力的累积，并且减小了可W在工艺（诸如接合、测试和在第一封装 件100接合至第二封装件200之后的其他制造过程）过程中导致测试失败或甚至结构故障 的第一封装件100和第二封装件200内的翅曲的量。因此，框301可W增加器件的总产率。
[0088] 图4示出了进一步包括槽401的框301的另一个实施例，槽401W帮助抵消框301 内的将在制造、测试和结合工艺中产生的应力且允许框301轻微弯曲，从而使框301更好地 适应第一封装件100和第二封装件200。在实施例中，槽401是框301内的开口，并且可W 使用诸如在形成框301的工艺中的掩蔽和电锻 、在形成之后的光刻掩蔽和蚀刻的工艺等形 成槽401。在实施例中，可W形成单独的槽401使其具有在约1mm和约10mm之间的第二深 度〇2,诸如约5mm，并且具有在约0. 5mm和约5mm之间的第二宽度胖2,诸如约2. 5mm。
[0089] 在实施例中，槽401可W延伸穿过框301。因此槽401可W具有与框301的第一厚 度Ti相同的第二厚度。然而，在其他实施例中，槽401可W不延伸穿过框301，并且第二厚 度小于第一厚度Ti。可W利用槽401的任何合适的尺寸W在工艺中帮助框更加弯曲且在第 一封装件100和第二封装件200之间提供更好的支撑。
[0090] 此外，在图4中示出了框301内具有八个槽401，该是示例性的且并不意在限制实 施例。相反，可W可选地利用任何合适数量的槽401，诸如在约2个和约20个之间。所有合 适数量的槽401和槽401的放置均完全包括在实施例的范围内。
[0091] 图5A示出了框301的另一个实施例，与导电框相比，图5A中的为一个或多个固体 球501。在该个实施例中，一个或多个固体球501可W是例如焊料球，也可W可选地利用任 何合适的导电和强化材料。在该个实施例中，在与第一外部连接件113相同的工艺过程中， 使用诸如由印刷形成焊料的层然后将焊料回流为期望的凸块形的工艺，从而将一个或多个 固体球501放置在第一封装件100的第一接触焊盘109上。
[0092] 然而，在实施例中，一个或多个固体球501可W具有小于第一外部连接件113的直 径。例如，在第一外部连接件113的直径在约350ym和约150ym之间（诸如约250ym)的 实施例中，一个或多个固体球501具有较小的直径，诸如在约300ym和约lOOym之间（诸 如约200ym)。在放置到第一封装件100上之后，放置的一个或多个固体球501可W通过与 第一外部连接件113相似的方式（诸如通过实施回流）与第二封装件200上的第二接触焊 盘217接触。
[0093] 图5B示出了一个或多个固体球501的布置的顶视图。在实施例中，一个或多个固 体球501布置在通过较大的第一外部连接件113围绕的阵列中。然而，可W可选地利用对 一个或多个固体球501的任何合适的布置，并且所有该些布置均包括在实施例的范围内。
[0094] 此外，虽然图5B中示出的一个或多个固体球501是九个固体球501，但该表示为示 例性的且并不用于限制。相反，可W可选地使用任何合适数量的一个或多个固体球501，诸 如从1至100个固体球501。可W可选地利用任意数量的一个或多个固体球501，并且所有 该些数量均完全包括在实施例的范围内。
[0095] 图6示出了一个或多个固体球501的又一个实施例，其将放置与第一封装件100 上的第一接触焊盘109接触替代为直接放置与第一衬底103直接接触。在该个实施例中， 一个或多个固体球501物理放置在第一衬底103上，而第一外部连接件113放置为与第一 接触焊盘109接触。然后第一外部连接件113和一个或多个固体球501放置为与第二接触 焊盘217接触，之后实施回流W使第一外部连接件113与一个或多个固体球501接合至第 二封装件200。
[0096] 图7示出了使用粘合剂701将金属框301直接粘合至第一封装件100和第二封装 件200的又一个实施例。在该个实施例中，第二接触焊盘217可W存在或不存在于将与金 属框301附接的位置（图7中去除了第二接触焊盘217)，并且金属框301使用例如粘合剂 701附接至第一封装件100和第二封装件200,在实施例中，粘合剂701可W类似于粘合剂 层202 (上文中结合图2进行了描述），诸如是紫外线胶、压敏粘合剂、可福射固化的粘合剂、 环氧化物等。粘合剂701可W放置在金属框701、第一封装件100或第二封装件200上，并 且其用于直接将金属框粘合至第二封装件200。
[0097] 通过利用本文描述的实施例的结构支撑，第一封装件100和第二封装件200将具 有额外的支撑，其将帮助减小或消除在各个工艺中可能产生的翅曲。例如，当通过第二外部 连接件303对第二封装件200实施测试时，第二封装件200将保持更平坦，从而使平面探针 组（部分测试器件）在探测工艺过程中更容易与第二外部连接件303电连接。因此，具有 更高的连接性，可W实现更全面的测试报告，带来更精确的产量。
[0098] 根据实施例，提供了一种半导体器件，包括：具有第一侧的第一封装件和具有第二 侧的第二封装件，其中第二侧面向第一侧。第一外部连接件电连接第一封装件的第一侧和 第二封装件的第二侧，并且结构元件位于第一封装件和第二封装件之间，其中，结构元件的 尺寸不同于第一外部连接件的尺寸。
[0099] 根据另一个实施例，提供了一种半导体器件，包括：具有第一侧的第一封装件，第 一封装件包括第一半导体器件。第一外部连接件连接至第一侧，且支撑元件邻近第一侧，第 一外部连接件围绕支撑元件，其中支撑元件与第一半导体器件电隔离。第二封装件具有面 向第一侧的第二侧，第二侧连接至第一外部连接件。
[0100] 根据又一个实施例，提供了一种制造半导体器件的方法，包括：在第一封装件的第 一侧上形成第一外部连接件。将结构元件放置在第一封装件的第一侧上，其中，结构元件的 尺寸不同于第一外部连接件的尺寸。将第一封装件接合至第二封装件使得结构元件位于第 一封装件和第二封装件之间。
[0101] 上面概述了多个实施例的特征，使得本领域普通技术人员可W更好地理解本发明 的各个方面。本领域普通技术人员应该理解，可W很容易地使用本发明作为基础来设计或 修改其他用于执行与本文所介绍实施例相同的目的和/或实现相同优点的处理和结构。本 领域普通技术人员还应该意识到，该种等效构造并不背离本发明的精神和范围，并且在不 背离本发明的精神和范围的情况下，可W进行多种变化、替换W及改变。
【主权项】
1. 一种半导体器件，包括： 第一封装件，具有第一侧； 第二封装件，具有面向所述第一侧的第二侧； 第一外部连接件，电连接至所述第一封装件的所述第一侧和所述第二封装件的所述第 二侧；以及 结构元件，位于所述第一封装件和所述第二封装件之间，其中，所述结构元件的尺寸不 同于所述第一外部连接件的尺寸。2. 根据权利要求1所述的半导体器件，其中，所述结构元件是框。3. 根据权利要求2所述的半导体器件，其中，所述框是铜框。4. 根据权利要求1所述的半导体器件，其中，所述结构元件是第一固体球。5. 根据权利要求4所述的半导体器件，其中，所述第一固体球是焊料球。6. 根据权利要求4所述的半导体器件，其中，所述第一外部连接件包括第二固体球，所 述第二固体球的尺寸大于所述第一固体球的尺寸。7. 根据权利要求1所述的半导体器件，其中，所述第二封装件是集成的扇出式封装件。8. 根据权利要求1所述的半导体器件，其中，所述结构元件不与所述第一封装件的接 触焊盘接触。9. 一种半导体器件，包括： 第一封装件，具有第一侧，所述第一封装件包括第一半导体器件； 第一外部连接件，连接至所述第一侧； 支撑元件，邻近所述第一侧，所述第一外部连接件围绕所述支撑元件，其中，所述支撑 元件与所述第一半导体器件电隔离；以及 第二封装件，具有面向所述第一侧的第二侧，所述第二侧连接至所述第一外部连接件。10. -种制造半导体器件的方法，所述方法包括： 在第一封装件的第一侧上形成第一外部连接件； 将结构元件放置在所述第一封装件的所述第一侧上，其中，所述结构元件的尺寸不同 于所述第一外部连接件的尺寸；以及 将所述第一封装件接合至第二封装件，使得所述结构元件位于所述第一封装件和所述 第二封装件之间。
【专利摘要】使用位于第一封装件和第二封装件之间的结构元件将第一封装件接合至第二封装件以提供结构支撑。在实施例中，结构元件是板或者一个或多个导电球。在放置结构元件之后，将第一封装件接合至第二封装件。本发明还涉及半导体封装件及方法。
【IPC分类】H01L21/50, H01L23/02
【公开号】CN104900597
【申请号】CN201410431660
【发明人】苏安治, 陈宪伟
【申请人】台湾积体电路制造股份有限公司
【公开日】2015年9月9日
【申请日】2014年8月28日
【公告号】US20150255431
【专利说明】
[0001] 相关申请的交叉引用
[0002] 本申请要求于2014年3月7日提交的标题为"Semiconductor Package and Methods of化rming Same"的美国临时专利申请第61/949, 755号的优先权，其全部内容结 合于此作为参考。
技术领域
[0003] 本发明涉及半导体封装件及方法。
【背景技术】
[0004] 自从集成电路（1C)的发明W来，由于对各个电部件（即，晶体管、二极管、电阻器、 电容器等）的集成密度的不断改进，半导体工业经历了快速地增长。在很大的程度上，集成 密度的改进来自于重复减小最小部件的尺寸，该实现了在给定区域内集成更多的部件。
[0005] 由于通过集成部件占据的体积基本上在半导体晶圆的表面上，因此该种集成的改 进本质上是在二维（2D)中进行的。尽管光刻中重要的改进在2D1C形成中产生了重大的 改进，但是可W在二维中实现的密度仍然具有物理限制。该些限制中的一种是为制造该些 部件所需的最小尺寸。同时，当在一个芯片中放入更多的器件时，需要利用更复杂的设计。
[0006] 为了进一步增大电路密度，已经研究了H维（3D) 1C。在3D1C的通用形成工艺中， 两个管芯接合在一起并且在每个管芯和衬底上的接触焊盘之间形成电连接件。例如，一种 尝试包括将两个管芯在彼此的顶部接合。然后，堆叠的管芯接合至载体衬底并且接合线将 每个管芯上的接触焊盘电连接至载体衬底上的接触焊盘。
【发明内容】
[0007] 为了解决现有技术中的问题，本发明提供了一种半导体器件，包括；第一封装件， 具有第一侧；第二封装件，具有面向所述第一侧的第二侧；第一外部连接件，电连接至所述 第一封装件的所述第一侧和所述第二封装件的所述第二侧；W及结构元件，位于所述第一 封装件和所述第二封装件之间，其中，所述结构元件的尺寸不同于所述第一外部连接件的 尺寸。
[0008] 在上述半导体器件中，其中，所述结构元件是框。
[0009] 在上述半导体器件中，其中，所述结构元件是框；其中，所述框是铜框。
[0010] 在上述半导体器件中，其中，所述结构元件是第一固体球。
[0011] 在上述半导体器件中，其中，所述结构元件是第一固体球；其中，所述第一固体球 是焊料球。
[0012] 在上述半导体器件中，其中，所述结构元件是第一固体球；其中，所述第一外部连 接件包括第二固体球，所述第二固体球的尺寸大于所述第一固体球的尺寸。
[0013] 在上述半导体器件中，其中，所述第二封装件是集成的扇出式封装件。
[0014] 在上述半导体器件中，其中，所述结构元件不与所述第一封装件的接触焊盘接触。
[0015]根据本发明的另一个方面，提供了一种半导体器件，包括：第一封装件，具有第一 侦所述第一封装件包括第一半导体器件；第一外部连接件，连接至所述第一侧；支撑元 件，邻近所述第一侧，所述第一外部连接件围绕所述支撑元件，其中，所述支撑元件与所述 第一半导体器件电隔离；W及第二封装件，具有面向所述第一侧的第二侧，所述第二侧连接 至所述第一外部连接件。
[0016]在上述半导体器件中，其中，所述支撑元件是框。
[0017]在上述半导体器件中，其中，所述支撑元件是框；其中，所述框是金属框。
[0018]在上述半导体器件中，其中，所述支撑元件是一个或多个固体球。
[0019]在上述半导体器件中，其中，所述支撑元件是一个或多个固体球；其中，所述一个 或多个固体球是焊料球。
[0020] 在上述半导体器件中，其中，所述支撑元件是一个或多个固体球；其中，所述第一 外部连接件是球，并且其中，所述一个或多个固体球小于所述第一外部连接件。
[0021] 在上述半导体器件中，其中，所述第二封装件是集成的扇出式封装件。
[0022] 根据本发明的又一个方面，提供了一种制造半导体器件的方法，所述方法包括：在 第一封装件的第一侧上形成第一外部连接件；将结构元件放置在所述第一封装件的所述第 一侧上，其中，所述结构元件的尺寸不同于所述第一外部连接件的尺寸；W及将所述第一封 装件接合至第二封装件，使得所述结构元件位于所述第一封装件和所述第二封装件之间。
[0023]在上述方法中，其中，所述第一封装件是集成的扇出式封装件。
[0024]在上述方法中，其中，放置所述结构元件是放置金属框。
[00巧]在上述方法中，其中，放置所述结构元件是放置一个或多个固体球。
[0026]在上述方法中，其中，放置所述结构元件是放置一个或多个固体球；其中，所述一 个或多个固体球的直径小于所述第一外部连接件的直径。
【附图说明】
[0027]当结合参考附图进行阅读时，根据下文具体的描述可W最佳地理解本发明的各个 方面。应该理解，根据工业中的标准实践，各个部件无需按比例绘制。事实上，为了清楚的 讨论，各个部件的尺寸可W任意地增大或减小。
[0028] 图1根据一些实施例示出了第一封装件。
[0029] 图2A和图2B根据一些实施例示出了第二封装件。
[0030] 图3A和图3B根据一些实施例示出了第一封装件与具有框的第二封装件的接合。
[0031]图4根据一些实施例示出了框内形成的槽。
[0032]图5A和图5B根据一些实施例示出了第一封装件和具有导电球的第二封装件的接 合。
[0033]图6根据一些实施例示出了第一封装件与具有第一接触焊盘的具有导电球的第 二封装件的接合的另一个实施例。
[0034]图7根据一些实施例示出了另一个实施例，其中金属框301附接至第二封装件的 表面。
【具体实施方式】
[0035] 本发明的W下内容提供了许多用于实施所提供的主题的不同特征的不同实施例 或实例。W下描述组件和配置的具体实例W简化本发明。当然，该仅仅是实例，并不用于限 制本发明。例如，第一部件形成在第二部件之上或者上可W包括第一部件和第二部件直接 接触的实施例，并且也可W包括在第一部件和第二部件之间形成附加部件，从而使得第一 部件和第二部件不直接接触的实施例。再者，本公开可在各个示例中重复参考标号和/或 字母。该重复是为了简明和清楚，而且其本身没有规定所述各种实施例和/或结构之间的 关系。
[0036] 现参考图1，图1示出了第一封装件100。第一封装件100可W包括第一衬底103、 第一半导体器件101、第一接触焊盘109、第一密封剂111和第一外部连接件113。在实施例 中，第一衬底103可W是例如包括内部互连件的封装的衬底，内部互连件使第一半导体器 件101连接至诸如第二封装件200 (未在图1中示出，但在下文中结合图2A和图2B进行了 示出和描述）的其他外部器件。
[0037] 可选地，第一衬底103可W是用作中间衬底的插入件，W将第一半导体器件101连 接至其他外部器件。在该个实施例中，第一衬底103可W是例如惨杂或未惨杂的娃衬底或 绝缘体上娃（SOI)衬底的有源层。然而，第一衬底103可W可选地是玻璃衬底、陶瓷衬底、 聚合物衬底或可W提供合适的保护和/或互联功能的任何其他衬底。该些材料和任何其他 合适的材料均可W可选地用于第一衬底103。
[0038] 第一半导体器件101可W是设计用于诸如期望的目的的半导体器件，期望的目的 诸如作为逻辑管芯、中央处理器（CPU)管芯、存储器管芯、它们的组合等。在实施例中，根据 特定的功能，第一半导体器件101中包括集成电路器件，诸如晶体管、电容器、电感器、电阻 器、第一金属化层（未示出）等。在实施例中，第一半导体器件101设计并制造为与第二半 导体器件211 (未在图1中示出，但在下文中结合图2A和图2B进行了示出和描述）共同工 作或同时工作。
[0039] 第一接触焊盘109可W形成在第一衬底103上W在第一半导体器件101和例如第 一外部连接件113之间形成电连接件。在实施例中，第一接触焊盘109可W形成在第一衬 底103内的电布线（未在图1中单独示出）上方并与第一衬底103内的电布线（未在图1 中单独示出）电接触。第一接触焊盘109可W包括铅，但也可W可选地使用其他材料，诸如 铜。可W使用诸如姗射的沉积工艺形成第一 接触焊盘109W形成一层材料（未示出），并 且然后可W通过合适的工艺（诸如光刻掩模和蚀刻）去除部分该层材料W形成第一接触焊 盘109。然而，可W利用任何其他合适的工艺W形成第一接触焊盘109。可W形成厚度在约 0. 5ym和约4ym之间的第一接触焊盘109,诸如约1.45ym。
[0040] 第一密封剂111可W用于密封并保护第一半导体器件101和第一衬底103。在实 施例中，第一密封剂111可W是模塑料并且可W使用模塑器件（未在图1中示出）设置。例 女口，第一衬底103和第一半导体器件101可W设置在模塑器件的腔室内，并且腔室可W是密 封的。在密封腔室之前，可W将第一密封剂111设置在腔室内，或可W通过注射口将第一密 封剂111注射到腔室内。在实施例中，第一密封剂111可W是模塑料树脂，注入聚醜亚胺、 PPS、P邸K、阳S、耐热晶体树脂、它们的组合等。
[0041] 在第一密封剂111被设置到腔室内之后，使得第一密封剂111密封围绕第一衬底 103和第一半导体器件101的区域，则可W固化第一密封剂111，从而硬化第一密封剂111 w进行适宜的保护。精确的固化工艺至少部分取决于对于第一密封剂111的特定材料的选 择，在将模塑料选择为第一密封剂111的实施例中，可W通过诸如将第一密封剂111加热至 约100°C和约130°C之间的温度的工艺来实施固化，诸如在约125°C的温度下加热60sec至 约3000sec(诸如约600sec)。此外，第一密封剂111内可W包括引发剂和/或催化剂W更 好的控制固化工艺。
[0042] 然而，本领域普通技术人员将理解，上文描述的固化工艺仅仅是示例性工艺且并 不表示仅限于本实施例。也可W可选的使用其他固化工艺，诸如福射或甚至允许在环境温 度条件下硬化第一密封剂111。可W使用任何合适的固化工艺，并且全部该些工艺均完全包 括在本文描述的实施例的范围内。
[0043] 在实施例中，可W形成第一外部连接件113 W在第一衬底103和例如第二接触焊 盘217(未在图1中示出，但在下文中结合图2A和图2B进行了示出和描述）之间提供外部 连接。第一外部连接件113可W是接触凸块，诸如微凸块或控制烙融芯片连接（C4)凸块， 并且可W包括诸如锡的材料或其他合适的材料，诸如银或铜。在第一外部连接件113是锡 焊料凸块的实施例中，可W通过任何合适的方法W初始形成锡层形成第一外部连接件113， 合适的方法诸如蒸发、电锻、印刷、焊料转移、植球等，且第一外部连接件的厚度例如为约 100ym。在将锡层形成于结构上之后，实施回流W将材料塑形为期望的凸块形状。
[0044] 图2A示出了形成例如第二封装件200的工艺中的中间产物，诸如集成的扇出 (InFO)封装件。如图2A所示，中间结构包括载体衬底201、粘合层202、聚合物层205、晶种 层207、通孔209、第二半导体器件211、第二密封剂213、第一重分布层215、第二接触焊盘 217和第一纯化层219。载体衬底201包括例如诸如玻璃或氧化娃的娃基材料，或诸如氧化 铅的其他材料，该些材料的组合等。载体衬底201是平面的，从而适应诸如第二半导体器件 211的半导体器件的附接。
[0045] 粘合层202设置在载体衬底201上W帮助粘合覆盖的结构（例如，聚合物层205)。 在实施例中，粘合层202可W包括紫外线胶，当其暴露于紫外线光时其失去粘附能力。然 而，也可W使用其他类型的粘合剂，诸如压敏粘合剂、可福射固化的粘合剂、环氧化物、它们 的组合等。粘合剂层202可容易在压力下成型的半液态或胶的形式设置在在载体衬底 201 上。
[0046] 聚合物层205设置在粘合层202上方，并且在附接第二半导体器件211之后，利用 聚合物层205对诸如第二半导体器件211提供保护。在实施例中，聚合物层205可W是聚苯 并恶哇（PB0)，然而也可W可选地利用任何合适的材料，诸如聚醜亚胺或聚醜亚胺衍生物。 可W使用例如旋涂工艺设置聚合物层，使其厚度在约2ym至约15ym之间，诸如约5ym，然 而也可W可选地使用任何合适的方法和厚度。
[0047]晶种层207是导电材料的薄层，其在随后的工艺步骤形成较厚的层中提供帮助。 晶种层207可W包括厚度约1000A的铁层和随后的厚度为5000A的铜层。可W根据期 望的材料使用诸如姗射、蒸发或PECVD工艺的工艺产生晶种层207。晶种层207可W形成为 具有介于约0. 3ym和约1ym之间的厚度，诸如约0. 5ym。
[0048] 在形成了晶种层207之后，可W将光刻胶（未在图2A中示出）设置在晶种层207 上方，并图案化光刻胶。在实施例中，可W使用例如旋涂技术将光刻胶设置在晶种层207上 使其高度介于约50ym和约250ym之间，诸如约120ym。在设置了光刻胶之后，可W通过 将光刻胶暴露于图案化的能源（例如，图案化的光源）下来图案化光刻胶w引起化学反应， 从而在暴露于图案化光源的光刻胶的该些部分中引起物理变化。然后对曝光的光刻胶实施 显影W利用该些物理变化，并且根据期望的图案选择性去除光刻胶的曝光部分或光刻胶的 未曝光部分。
[0049] 在实施例中，光刻胶内形成的图案是用于通孔209的图案。通孔209形成在随后 附接的诸如第二半导体器件211的器件的不同侧上。然而，可W可选的利用用于通孔209 的图案的任何合适的布置。
[0050] 在图案化了光刻胶之后，通孔209形成在光刻胶内。在实施例中，通孔209包括一 种或多种导电材料，诸如铜、鹤、其他导电金属等，并且可W通过例如电锻、化学锻等形成。 在实施例中，使用电锻工艺，其中晶种层和光刻胶浸没或浸入电锻液中。晶种层207的表面 电连接至外部DC电源的负极侧，使得晶种层207作为电锻工艺的阴极。诸如铜阳极的固体 导电性阳极也浸入溶液中，并且附接至电源的正极侧。阳极的原子溶解到溶液内，例如晶种 层207的阴极从溶液中获得溶解的原子，从而电锻光刻胶开口内的晶种层207的暴露的导 电区域。
[0051] 当使用光刻胶和晶种层207形成通孔209之后，可W使用合适的去除工艺去除光 亥IJ胶。在实施例中，可W使用等离子体灰化工艺W去除光刻胶，从而可W增大光刻胶的温度 直到光刻胶经历热降解并且可W被去除。然而，可W可选地利用任何其他合适的工艺，诸如 湿剥离。光刻胶的去除可W暴露出下面的部分晶种层207。
[0052] 在去除光刻胶暴露了下面的晶种层207之后，去除该些部分。在实施例中，可W通 过例如湿蚀刻工艺或干蚀刻工艺去除晶种层207的暴露部分（例如，未由通孔209覆盖的 该部分）。例如，在干蚀刻工艺中，将通孔209作为掩模，反应物可W直接朝向晶种层207。 可选地，可W喷射或设置蚀刻剂使其与晶种层207接触W去除晶种层207的暴露部分。在 蚀刻掉晶种层207的暴露部分之后，在通孔209之间暴露出聚合物层205的一部分。
[0053] 在形成通孔209之后，可W将第二半导体器件211设置在暴露的聚合物层205上。 在实施例中，第二半导体器件211可W类似于第一半导体器件101，诸如作为逻辑管芯、存 储器管芯、CPU管芯、它们的组合等。在实施例中，第二半导体器件211设计并制造为与第 一半导体器件101 -起工作或与第一半导体器件101同时工作。第二半导体器件211可W 使用例如粘合材料附接至聚合物层205,也可W可选的利用任何合适的附接方法。
[0054] 在实施例中，第二半导体器件211包括第二衬底221、有源器件（未单独示出）、第 二金属化层223、第二纯化层225和第二接触焊盘227。第二衬底221可W包括惨杂或未惨 杂的块状娃，或绝缘体上娃（SOI)衬底的有源层。通常，SOI衬底包括诸如娃、错、娃错、SOI、 绝缘体上娃错（SG0I)或它们的组合的一层半导体材料。也可W使用包括多层衬底、梯度衬 底或混合取向衬底的其他衬底。
[00巧]第二半导体器件211内的器件包括可W用于产生期望的结构和用于第二半导体 器件211的设计的功能期望的诸如电容器、电阻器、电感器等的各种有源器件和无源器件。 可W使用任何合适的方法在第二衬底221内或上形成第二半导体器件211内的有源器件。
[0056]第二金属化层223形成于第二衬底221和第二半导体器件211内的有源器件上 方，并且第二金属化层223设计为连接第二半导体器件211内的各个有源器件W形成功能 电路。在实施例中，第二金属 化层223形成为介电材料和导电材料的交替层，并且可W通过 任何合适的工艺（诸如沉积、镶嵌、双镶嵌等）形成第二金属化层223。尽管图2A中示出了 单层，在实施例中可W具有通过至少一个层间介电层（ILD)与第二衬底221分隔开的四层 金属化层，但是第二金属化层223的准确数量取决于第二半导体器件211的设计。
[0057] 第二接触焊盘227可W形成于第二金属化层223上方并与第二金属化层223电接 触。第二接触焊盘227可W包括铅，但也可W可选地使用诸如铜的其他材料。第二接触焊 盘227的形成可W包括使用诸如姗射的沉积工艺形成一层材料（未示出），并且然后可W通 过适合的工艺（诸如光刻掩蔽和蚀刻）去除部分材料层W形成第二接触焊盘227。然而，可 W利用任何其他合适的工艺W形成第二接触焊盘227。第二接触焊盘227可W形成为具有 介于约0. 5iim至约4iim之间的厚度，诸如约1. 45ym。
[0058] 第二纯化层225可W形成于第二衬底221上，且位于第二金属化层223的和第二 接触焊盘227上方。第二纯化层225可W由诸如氧化娃、氮化娃、低k电介质（诸如碳惨 杂的氧化物）、超低k电介质（诸如碳惨杂的多孔二氧化娃）、它们的组合等的一种或多种 合适的介电材料制成。可W通过诸如化学汽相沉积（CVD)的工艺形成第二纯化层225,也 可W利用任何合适的工艺，并且第二纯化层225的厚度在约0. 5ym和约5ym之间，诸如约 9.25KA。在设置之后，可W通过去除部分第二纯化层225来暴露第二接触焊盘227,其中 通过诸如化学机械抛光（CMP)的工艺去除部分第二纯化层225,也可W使用任何合适的去 除工艺。
[0059] 在将第二半导体器件211设置在通孔209之间之后，可W使用第二密封剂213密 封第二半导体器件211和通孔209。可W在模塑器件（未在图2A中单独示出）中实施密 封。例如，可W将第二半导体器件211和通孔209设置在模塑器件的腔室内，并且密封该腔 室。可W在密封腔室之前将第二密封剂213设置在腔室内，或通过注射口将第二密封剂213 注射到腔室内。在实施例中，第二密封剂213可W是模塑料树脂，诸如聚醜亚胺、PPS、P邸K、 PES、耐热晶体树脂、它们的组合等。
[0060]当将第二密封剂213设置到模塑腔室内使得第二密封剂213密封载体衬底201、通 孔209和第二半导体器件211之后，可W固化第二密封剂213W硬化第二密封剂213W进 行适宜的保护。精确的固化工艺至少部分取决于对于第二密封剂213的特定材料的选择， 在将模塑料选择为第二密封剂213的实施例中，可W通过诸如将第二密封剂213加热至约 10(TC和约13CTC之间的温度的工艺来实施固化，诸如在约125C的温度下加热60sec至约 3000sec(诸如约600sec)。此外，第二密封剂213内可W包括引发剂和/或催化剂W更好 的控制固化工艺。
[0061] 然而，本领域普通技术人员将理解，上文描述的固化工艺仅仅是示例性工艺且并 不表示仅限于本实施例。也可W可选的使用其他固化工艺，诸如福射或甚至允许在环境温 度条件下硬化第二密封剂213。可W使用任何合适的固化工艺，并且全部该些工艺均完全包 括在本文描述的实施例的范围内。
[0062] 当设置第二密封剂213之后，为了暴露出通孔209,W及可W选择性地暴露出用于 进一步工艺的第二半导体器件211，削薄第二密封剂213。可W使用例如机械研磨或化学机 械抛光（CM巧工艺实施削薄，从而利用化学蚀刻剂和研磨料使第二密封剂213和第二半导 体器件211反应并研磨直到暴露出通孔209和第二半导体器件211。因此，第二半导体器件 211和通孔209可W具有平坦表面，其与第二密封剂213共平面。
[0063] 然而，尽管上文的一个示例性实施例描述了CMP工艺，但是其用于限制实施例。可 W可选地使用任何其他合适的去除工艺W削薄第二密封剂213和第二半导体器件211，并 且暴露出通孔209。例如，可W可选地利用一系列化学蚀刻。可W可选地利用该个工艺和任 何其他合适的工艺W削薄第二密封剂213和第二半导体器件211，并且所有该些工艺均包 括在实施例的范围内。
[0064] 利用第一重分布层215W使第二半导体器件211、通孔209和第一封装件100(参 见图1)互联。在实施例中，由初始形成的例如铁铜合金的晶种层（未示出）形成第一重分 布层215,该晶种层由诸如CVD或姗射的合适的形成工艺形成。然后可W形成光刻胶W覆盖 晶种层，并且之后可W图案化光刻胶W暴露晶种层位于第一重分布层215的期望位置处的 该些部分。
[0065] 当形成并图案化光刻胶层之后，可W通过诸如电锻的沉积工艺在晶种层上形成诸 如铜的导电材料。可W将导电材料形成为具有约lym至约10ym的厚度，诸如约5ym，并 且具有约5ym和约300ym之间的宽度，诸如约5ym。然而，虽然讨论了适于形成导电材 料的材料和方法，但是该些材料仅仅是实例。可W可选地的使用任何其他合适的材料，诸如 A1化或Au，并且可W可选地使用任何其他合适的形成工艺，诸如CVD或PVD，然后实施图案 化工艺从而形成第一重分布层215。
[0066] 在形成导电材料之后，可W通过诸如灰化的合适的去除工艺去除光刻胶。此外，在 去除光刻胶之后，可W通过例如将导电材料用作掩模的合适的蚀刻工艺去除由光刻胶覆盖 的晶种层的该些部分。
[0067] 在形成第一重分布层215之后，形成第二导电焊盘217W使第一重分布层215与 例如第一外部连接件113电互联。在实施例中，第二导电焊盘217与第一接触焊盘109(上 文中参考图1的描述）类似，诸如是使用沉积工艺（诸如姗射）和之后的图案化形成的铅 接触焊盘。然而第二接触焊盘217可W由任何合适的材料并使用任何合适的工艺形成。
[0068] 第一纯化层219可W形成在第一重分布层215和第二接触焊盘217上方W对第一 重分布层215和其他下面的结构提供保护和隔离。在实施例中，第一纯化层219可W是聚苯 并恶哇（PB0)，也可W可选地利用任何合适的材料，诸如聚醜亚胺或聚醜亚胺衍生物。可W 使用诸如旋涂工艺设置第一纯化层219,使其厚度在约5ym和约25ym之间，诸如约7ym， 也可W可选地使用任何合适的方法和厚度。在设置之后，可W通过去除了第一纯化层219 的一部分的第一纯化层219暴露第二接触焊盘217,其中通过诸如化学机械抛光（CM巧去除 第一纯化层219的一部分，也可W可选地利用任何合适的去除工艺。
[0069] 图2B示出了在第二封装件200的形成中的进一步的工艺。在实施例中，使用例如 热工艺W改变粘合层202的粘合性质，从而从结构的保留部分上使载体衬底201和粘合衬 底202脱粘。在特定的实施例中，利用诸如紫外（UV)激光、二氧化碳（C〇2)激光或红外（IR) 激光福射并加热粘合层202,直到粘合层202失去其自身的至少一些粘合性质。在实施之 后，载体衬底201和粘合层202可W与结构物理分离且从结构上去除。
[0070] 此外，在去除载体衬底201和粘合层202之后，图案化聚合物层205W暴露通孔 209和第二接触焊盘227。在实施例中，通过初始施加至聚合物层205的光刻胶（未在2B 中单独示出）图案化聚合物层205,并且然后将光刻胶暴露于图案化的能源（例如图案化的 光源）下W引起化学反应，从而在暴露于图案化的光源的光刻胶的该些部分中引起物理变 化。然后对曝光的光刻胶实施显影w利用该些物理变化，并且根据期望的图案选择性去除 光刻胶的曝光部分或光刻胶的未曝光部分，并且使用例如干蚀刻工艺去除下面的聚合物层 205的暴露部分。然而，可W可选的利用用于图案化聚合物层205的任何其他合适的方法。
[0071]图2B也示出了与通孔209和第二接触焊盘227电连接的第H金属化层233,从而 使通孔209和第二接触焊盘227与诸如第H衬底（未在图2B中示出）的外部器件互联。 在实施例中，第H衬底可W是例如用于使各个电部件彼此互联的印刷电路板W提供用户期 望的功能。可选地，第H衬底可W是另一种衬底并包括多个导电层（未单独示出），一些 层是第H衬底内的层间层。可W在该些层内蚀刻出不同宽度和长度的迹线，并且该些层通 过层间通孔连接。同时，线和通孔可W形成电网络W布线DC电源、地线和从第H衬底的一 侧至另一侧的信号。本领域普通技术人员应该认识到，第H衬底可W由诸如双 马来醜胺H 嗦炬T)的有机（层压）材料、诸如液晶聚合物（LCP)的聚合物基材料、诸如低温共烧陶瓷 (LTCC)的陶瓷材料、娃或玻璃中介层等制成。本领域普通技术人员也应该认识到，导电层 和通孔可W由诸如铜、铅、银、金、其他金属、合金、它们的组合等的任何合适的导电材料形 成，并且可W通过诸如电化学锻巧CP)、化学锻、的任何合适的技术；诸如姗射、印刷和化学 汽相沉积（CVD)方法的其他的沉积方法等形成。
[0072] 在一些实施例中，第H衬底可W包括电子元件，诸如电阻器、电容器、信号分布电 路、它们的组合等。该些电子元件可W是有源的、无源的或它们的组合。在其他实施例中， 第H衬底内不包括有源和无源电子元件。全部该些组合均包括在实施例的范围内。
[0073] 在实施例中，第H金属化层233形成为介电材料235和导电材料237的交替层，其 中，导电材料237使用通孔垂直互联并且可W通过任何合适的工艺（诸如沉积、镶嵌、双镶 嵌等）形成。在实施例中，可W具有四个金属化层，但第H金属化层233的准确数量取决于 第二封装件200的设计。
[0074] 当形成第H金属化层233之后，可W形成第H接触焊盘249W在第H金属化层233 和例如第二外部连接件303之间提供电连接。在实施例中，第H接触焊盘249与第一接触 焊盘109 (上文结合图1进行了描述）类似。例如，第H接触焊盘249可W是使用沉积和图 案化工艺形成的铅接触焊盘，也可W可选地利用任何其他合适的工艺。
[00巧]图3A示出了框301的放置W及第一封装件100和第二封装件200的接合。在实 施例中，框301是固体材料的刚性构件，利用框301W在接合过程中、接合之后、测试工艺和 进一步的制造工艺中对第一封装件100和第二封装件200提供额外的支撑，但是其不用于 电连接，框301与第一半导体器件101和第二半导体器件221电隔离。通过提供额外的支 撑，将减小在制造过程中出现的由翅曲和其他应力带来的损害。
[0076]在特定实施例中，框301包括铜，也可W可选地利用任何其他合适的刚性材料，诸 如铅、金、诸如环氧化物的聚合物、封装衬底（类似于第一衬底103)等。此外，在图3A中公 开的实施例中，框301由铜制成且塑形为框，其形状或尺寸均不同于第一外部连接件113。 例如，框301可W具有在约1mm和约20mm之间的第一宽度Wi，诸如约10mm，且可W具有在约 1mm和约20mm之间的第一深度(未在图3A的截面中示出，但位于图3A的页面的内部和 外部），诸如约10mm。框301具有足W在第一封装件100和第二封装件200之间延伸的第 一厚度Ti，并且提供额外的结构支撑。因此，第一厚度Ti的精确尺寸至少部分取决于器件 的总体设计，在实施例中，第一厚度Ti可W在约50ym和约300ym之间，诸如约150ym。
[0077] 此外，框301并不限于图中及上文所描述的框型。相反，也可W利用任何合适的形 状，诸如圆形、多边形和其他不规则形状，诸如带簇或具有多个槽的框。所有该些形状均完 全包括在实施例的范围内。
[0078] 在框301是铜框的实施例中，可W通过首先将焊剂305放置在第二接触焊盘217 上来将框301放置在第二接触焊盘217上。例如，可W通过刷涂、喷涂、喷标或其他方法应 用焊剂305。焊剂305通常具有去除氧化物阻挡物的酸性组分，W及在工艺过程中帮助防止 移动的粘合特征。焊剂305可W同时设置在全部第二接触焊盘217 (包括未连接至框301 的部分）上，如果需要，则焊剂305也可W仅放置在连接至框301的第二接触焊盘217上， 或它们的任何组合。
[0079] 然而，虽然在该个实施例中描述了使用焊剂305,但是也可W利用其它类型的材料 W帮助框301和第二接触焊盘217之间的连接。可W可选地利用诸如焊膏、粘合剂等的任 何其他合适的材料。全部该些材料均包括在实施例的范围内。
[0080] 当放置焊剂305之后，可W使用诸如拾取和放置操作物理放置框301使其与焊剂 305接触，也可W可选的利用任何合适的放置方法。在将框301放置到位置之后，可W通过 使第一外部连接件113和第二接触焊盘217对齐来接合第一封装件100和第二封装件200。 在接触之后，可W实施回流W回流第一外部连接件113的材料，从而使第一封装件100和第 二封装件200物理接合且电接合。然而，根据第一外部连接件113所选择的结构，可W可选 地利用诸如铜-铜接合的任何其他合适的接合方法，并且所有该些接合方法均完全包括在 实施例的范围内。
[0081] 可选地，代替放置在第二接触焊盘217上，可W将框301放置在第一封装件100 上，并且然后将框301接合至第二封装件200的第二接触焊盘217。可W利用第一封装件 100和第二封装件200之间的框301的任何合适的放置，并且所有该些放置均完全包括在实 施例的范围内。
[0082] 此外，本领域普通技术人员应该认识到，上文描述的第一封装件100和第二封装 件200与第一外部连接件113的接合仅仅是示例性实施例，且并不用于限制实施例。相反， 可W可选地利用将第一封装件100和第二封装件200接合的任何合适的接合工艺，诸如使 用第一接触焊盘109上的第一外部连接件113W及也可W使用位于第二接触焊盘217上的 额外的外部连接件（未在图3中示出）。可W使用将第一封装件100接合至第二封装件200 的任何合适的接合方法，并且全部该些方法均包括在实施例的范围内。
[0083] 在一个实施例中，在第一封装件100接合至第二封装件200之后，框301将与第一 衬底103物理接触。在该个实施例中，可W通过使用粘合剂将框301附接至第一衬底103， 从而可W使框301附接至第一衬底103。可选地，在第一衬底103在接触框301的位置具有 一个接触焊盘109的实施例中，框301可与附接至第二接触焊盘217相似的方式附接 至第一接触焊盘109,诸如通过使用焊剂W粘附材料。
[0084] 在另一个实施例中，框301可W不直接接触第一封装件100,并且小间隙可W位于 框301和第一封装件100之间。在该个实施例中，框301未粘附至第一封装件100,但是当 第二封装件200弯曲时，其仍然提供额外的支撑，因此将框301引入与第一衬底103的接 触中，并在弯曲第二封装件200的过程中提供额外的结构支撑。间隙可W在约20ym和约 120ym之间，诸如约70ym。
[0085] 图3A也示出了与第H接触焊盘249连接的第二外部连接件303的形成。第二外部 连接件303可W是诸如球栅阵列的接触凸块，也可W可选地利用任何合适的形状和尺寸， 诸如微凸块、C4凸块等。在实施例中，第二外部连接件303包括诸如锡、银、或铜的材料，也 可W可选的利用其它合适的材料。在第二外部连接件303是锡焊料凸块的实施例中，可W 通过首先由任何合适的方法（诸如蒸发、电锻、印刷，焊料转移、焊球放置等）形成厚度为例 如约100ym的锡层来形成第二外部连接件303。在结构上形成锡层之后，实施回流W将材 料塑形为期望的凸块形。
[0086] 图3B示出了第一纯化层219、第一外部连接件113和框301的扩大的顶视图（示 出了具有额外的第一外部连接件113)，为了方便将第二半导体器件211示出为虚线框。在 该个实施例中可W看出，框301位于第二半导体器件211的中也内（当从该个透视图观察 时），第一外部连接件113围绕框301W在第一封装件100和第二封装件200之间提供信号 连接。
[0087] 通过将框301放置在第一封装件100和第二封装件200之间，可W利用框301作 为支撑结构W增加对第一封装件100和第二封装件200额外的结构支撑。通过增加额外的 支撑，框301可W减小应力的累积，并且减小了可W在工艺（诸如接合、测试和在第一封装 件100接合至第二封装件200之后的其他制造过程）过程中导致测试失败或甚至结构故障 的第一封装件100和第二封装件200内的翅曲的量。因此，框301可W增加器件的总产率。
[0088] 图4示出了进一步包括槽401的框301的另一个实施例，槽401W帮助抵消框301 内的将在制造、测试和结合工艺中产生的应力且允许框301轻微弯曲，从而使框301更好地 适应第一封装件100和第二封装件200。在实施例中，槽401是框301内的开口，并且可W 使用诸如在形成框301的工艺中的掩蔽和电锻 、在形成之后的光刻掩蔽和蚀刻的工艺等形 成槽401。在实施例中，可W形成单独的槽401使其具有在约1mm和约10mm之间的第二深 度〇2,诸如约5mm，并且具有在约0. 5mm和约5mm之间的第二宽度胖2,诸如约2. 5mm。
[0089] 在实施例中，槽401可W延伸穿过框301。因此槽401可W具有与框301的第一厚 度Ti相同的第二厚度。然而，在其他实施例中，槽401可W不延伸穿过框301，并且第二厚 度小于第一厚度Ti。可W利用槽401的任何合适的尺寸W在工艺中帮助框更加弯曲且在第 一封装件100和第二封装件200之间提供更好的支撑。
[0090] 此外，在图4中示出了框301内具有八个槽401，该是示例性的且并不意在限制实 施例。相反，可W可选地利用任何合适数量的槽401，诸如在约2个和约20个之间。所有合 适数量的槽401和槽401的放置均完全包括在实施例的范围内。
[0091] 图5A示出了框301的另一个实施例，与导电框相比，图5A中的为一个或多个固体 球501。在该个实施例中，一个或多个固体球501可W是例如焊料球，也可W可选地利用任 何合适的导电和强化材料。在该个实施例中，在与第一外部连接件113相同的工艺过程中， 使用诸如由印刷形成焊料的层然后将焊料回流为期望的凸块形的工艺，从而将一个或多个 固体球501放置在第一封装件100的第一接触焊盘109上。
[0092] 然而，在实施例中，一个或多个固体球501可W具有小于第一外部连接件113的直 径。例如，在第一外部连接件113的直径在约350ym和约150ym之间（诸如约250ym)的 实施例中，一个或多个固体球501具有较小的直径，诸如在约300ym和约lOOym之间（诸 如约200ym)。在放置到第一封装件100上之后，放置的一个或多个固体球501可W通过与 第一外部连接件113相似的方式（诸如通过实施回流）与第二封装件200上的第二接触焊 盘217接触。
[0093] 图5B示出了一个或多个固体球501的布置的顶视图。在实施例中，一个或多个固 体球501布置在通过较大的第一外部连接件113围绕的阵列中。然而，可W可选地利用对 一个或多个固体球501的任何合适的布置，并且所有该些布置均包括在实施例的范围内。
[0094] 此外，虽然图5B中示出的一个或多个固体球501是九个固体球501，但该表示为示 例性的且并不用于限制。相反，可W可选地使用任何合适数量的一个或多个固体球501，诸 如从1至100个固体球501。可W可选地利用任意数量的一个或多个固体球501，并且所有 该些数量均完全包括在实施例的范围内。
[0095] 图6示出了一个或多个固体球501的又一个实施例，其将放置与第一封装件100 上的第一接触焊盘109接触替代为直接放置与第一衬底103直接接触。在该个实施例中， 一个或多个固体球501物理放置在第一衬底103上，而第一外部连接件113放置为与第一 接触焊盘109接触。然后第一外部连接件113和一个或多个固体球501放置为与第二接触 焊盘217接触，之后实施回流W使第一外部连接件113与一个或多个固体球501接合至第 二封装件200。
[0096] 图7示出了使用粘合剂701将金属框301直接粘合至第一封装件100和第二封装 件200的又一个实施例。在该个实施例中，第二接触焊盘217可W存在或不存在于将与金 属框301附接的位置（图7中去除了第二接触焊盘217)，并且金属框301使用例如粘合剂 701附接至第一封装件100和第二封装件200,在实施例中，粘合剂701可W类似于粘合剂 层202 (上文中结合图2进行了描述），诸如是紫外线胶、压敏粘合剂、可福射固化的粘合剂、 环氧化物等。粘合剂701可W放置在金属框701、第一封装件100或第二封装件200上，并 且其用于直接将金属框粘合至第二封装件200。
[0097] 通过利用本文描述的实施例的结构支撑，第一封装件100和第二封装件200将具 有额外的支撑，其将帮助减小或消除在各个工艺中可能产生的翅曲。例如，当通过第二外部 连接件303对第二封装件200实施测试时，第二封装件200将保持更平坦，从而使平面探针 组（部分测试器件）在探测工艺过程中更容易与第二外部连接件303电连接。因此，具有 更高的连接性，可W实现更全面的测试报告，带来更精确的产量。
[0098] 根据实施例，提供了一种半导体器件，包括：具有第一侧的第一封装件和具有第二 侧的第二封装件，其中第二侧面向第一侧。第一外部连接件电连接第一封装件的第一侧和 第二封装件的第二侧，并且结构元件位于第一封装件和第二封装件之间，其中，结构元件的 尺寸不同于第一外部连接件的尺寸。
[0099] 根据另一个实施例，提供了一种半导体器件，包括：具有第一侧的第一封装件，第 一封装件包括第一半导体器件。第一外部连接件连接至第一侧，且支撑元件邻近第一侧，第 一外部连接件围绕支撑元件，其中支撑元件与第一半导体器件电隔离。第二封装件具有面 向第一侧的第二侧，第二侧连接至第一外部连接件。
[0100] 根据又一个实施例，提供了一种制造半导体器件的方法，包括：在第一封装件的第 一侧上形成第一外部连接件。将结构元件放置在第一封装件的第一侧上，其中，结构元件的 尺寸不同于第一外部连接件的尺寸。将第一封装件接合至第二封装件使得结构元件位于第 一封装件和第二封装件之间。
[0101] 上面概述了多个实施例的特征，使得本领域普通技术人员可W更好地理解本发明 的各个方面。本领域普通技术人员应该理解，可W很容易地使用本发明作为基础来设计或 修改其他用于执行与本文所介绍实施例相同的目的和/或实现相同优点的处理和结构。本 领域普通技术人员还应该意识到，该种等效构造并不背离本发明的精神和范围，并且在不 背离本发明的精神和范围的情况下，可W进行多种变化、替换W及改变。
【主权项】
1. 一种半导体器件，包括： 第一封装件，具有第一侧； 第二封装件，具有面向所述第一侧的第二侧； 第一外部连接件，电连接至所述第一封装件的所述第一侧和所述第二封装件的所述第 二侧；以及 结构元件，位于所述第一封装件和所述第二封装件之间，其中，所述结构元件的尺寸不 同于所述第一外部连接件的尺寸。2. 根据权利要求1所述的半导体器件，其中，所述结构元件是框。3. 根据权利要求2所述的半导体器件，其中，所述框是铜框。4. 根据权利要求1所述的半导体器件，其中，所述结构元件是第一固体球。5. 根据权利要求4所述的半导体器件，其中，所述第一固体球是焊料球。6. 根据权利要求4所述的半导体器件，其中，所述第一外部连接件包括第二固体球，所 述第二固体球的尺寸大于所述第一固体球的尺寸。7. 根据权利要求1所述的半导体器件，其中，所述第二封装件是集成的扇出式封装件。8. 根据权利要求1所述的半导体器件，其中，所述结构元件不与所述第一封装件的接 触焊盘接触。9. 一种半导体器件，包括： 第一封装件，具有第一侧，所述第一封装件包括第一半导体器件； 第一外部连接件，连接至所述第一侧； 支撑元件，邻近所述第一侧，所述第一外部连接件围绕所述支撑元件，其中，所述支撑 元件与所述第一半导体器件电隔离；以及 第二封装件，具有面向所述第一侧的第二侧，所述第二侧连接至所述第一外部连接件。10. -种制造半导体器件的方法，所述方法包括： 在第一封装件的第一侧上形成第一外部连接件； 将结构元件放置在所述第一封装件的所述第一侧上，其中，所述结构元件的尺寸不同 于所述第一外部连接件的尺寸；以及 将所述第一封装件接合至第二封装件，使得所述结构元件位于所述第一封装件和所述 第二封装件之间。
【专利摘要】使用位于第一封装件和第二封装件之间的结构元件将第一封装件接合至第二封装件以提供结构支撑。在实施例中，结构元件是板或者一个或多个导电球。在放置结构元件之后，将第一封装件接合至第二封装件。本发明还涉及半导体封装件及方法。
【IPC分类】H01L21/50, H01L23/02
【公开号】CN104900597
【申请号】CN201410431660
【发明人】苏安治, 陈宪伟
【申请人】台湾积体电路制造股份有限公司
【公开日】2015年9月9日
【申请日】2014年8月28日
【公告号】US20150255431
最新回复(0)