导线架以及芯片封装结构的制作方法
导线架以及芯片封装结构的制作方法
【技术领域】
[0001]本发明是有关于一种导线架以及半导体封装结构，且特别是有关于一种导线架以及使用此导线架的芯片封装结构。
【背景技术】
[0002]半导体晶片通常不单独存在，而是透过输出入介面与其他晶片、电路相互连接，且半导体晶片其内部电路非常复杂，需要晶片封装体(package)来保护及携带。晶片封装的主要功能包括:提供电流路径以驱动晶片上的电路、分布晶片进出的信号、将电路产生的热能发散至外界以及在具破坏性的环境中保护晶片等。
[0003]现今应用于晶片封装的承载器种类琳琅满目，包括导线架、线路基板等等，而可以形成各式各样的封装结构。近年来，半导体晶片的积集度逐渐提高，多功能、高容量、高处理速度但面积极小的产品相形增加，相对地，晶片封装技术的发展也朝向高密度、高脚位、高频率及高效能的趋势发展。此外，通讯产品更应用诸多高频半导体晶片。因此，未来对于封装结构在电性上的要求也会相对提高。
[0004]在封装结构中，线路的特性阻抗往往会对整体的电性表现造成关键性的影响，因此线路间需要藉由良好的阻抗匹配(impedance matching)设计，以避免影响信号传递的品质。针对晶片封装结构而言，要控制线路的特性阻抗，需有一平整且与信号线路相距一定距离的接地平面。以球格阵列(ball grid array, BGA)封装结构为例,其结构近似平板状,且线路基板内层可设计一平整的接地平面(ground surface).由于线路与接地平面的距离可设计为固定，因此只须改变线路的宽度便可轻易地进行阻抗控制(impedance control)。
[0005]然而，前述的球格阵列封装结构的成本很高。因此，业界亦会采用成本相对较低的封装结构技术，例如四边引脚扁平封装(quad flat package, QFP)、塑胶封装带引脚晶片载体(plastic leaded chip carrier, PLCC)、小型四方扁平封装体(low profile quad flatpackage, LQFP)等导线架型封装结构。然而，此种封装结构因受限于导线架的外型，而无法提供一平整的接地平面。因此，导线架型封装结构无法对其线路的特性阻抗作控制，亦不能提供良好的电流回流路径，这会使得导线架型封装结构在实际应用上很难达到高频产品所需的电性品质。此外，随着积体电路的大规模化以及多功能化急速地发展，上述导线架中的导脚数量亦随之增加，因而增加电源杂讯的干扰。
【发明内容】
[0006]本发明提供一种导线架，其可提高使用此导线架的芯片封装结构的电性品质。
[0007]本发明提供一种芯片封装结构，其电源传输的电性品质较佳。
[0008]本发明的导线架适于承载芯片，其包括接地电极板以及电源电极板。接地电极板包括接地电极以及至少一接地延伸部。接地电极具有第一表面以及相对第一表面的第二表面。接地延伸部连接接地电极并往远离接地电极的第一表面的方向延伸。电源电极板包括电源电极以及至少一电源延伸部。电源电极位于接地电极上方且平行于接地电极。电源延伸部连接电源电极并往靠近接地电极的第二表面的方向延伸。芯片适于设置于电源电极上方，并分别与接地电极板以及电源电极板电性连接。
[0009]本发明的芯片封装结构适于与电路板电性连接。芯片封装结构包括导线架、芯片、多条焊线以及封装胶体。导线架包括接地电极板以及电源电极板。接地电极板包括接地电极以及至少一接地延伸部。接地电极具有第一表面以及相对第一表面的第二表面。接地延伸部连接接地电极并往远离接地电极的第一表面的方向延伸。电源电极板包括电源电极以及至少一电源延伸部。电源电极位于接地电极上方且平行于接地电极。电源延伸部连接电源电极并往靠近接地电极的第二表面的方向延伸。芯片设置于电源电极上方。焊线分别电性连接芯片至接地延伸部以及电源电极。封装胶体包覆芯片、焊线以及部份导线架，并暴露第二表面以及部份电源延伸部。
[0010]在本发明的一实施例中，上述的芯片透过焊线分别连接至接地延伸部以及电源电极，以与接地电极板以及电源电极板电性连接。
[0011]在本发明的一实施例中，上述的电源电极于第二表面上的正投影落在接地电极于第二表面上的正投影内。
[0012]在本发明的一实施例中，上述的电源电极与接地电极电性隔离，且电源电极与接地电极之间维持间距。
[0013]在本发明的一实施例中，上述的接地延伸部以及电源延伸部的数量皆为多个。接地延伸部环绕接地电极设置。电源延伸部环绕电源电极设置，且各电源延伸部位于任两接地延伸部之间。
[0014]在本发明的一实施例中，上述的电源延伸部包括电源连接面。电源连接面与接地电极的第二表面共平面。接地延伸部包括接地连接面。接地连接面平行于第一表面。
[0015]在本发明的一实施例中，上述的电源电极板的数量为多个，彼此堆迭于接地电极上且彼此电性绝缘，各电源电极彼此平行。
[0016]在本发明的一实施例中，上述的电源电极以及电源延伸部的数量为多个。电源电极皆位于同平面上而平行接地电极，各电源延伸部连接对应的电源电极而往靠近第二表面的方向延伸。芯片设置于电源电极上方并分别电性连接至电源电极。
[0017]在本发明的一实施例中，上述的电路板包括接地接垫以及电源接垫。导线架的电源延伸部连接电源接垫。导线架的接地电极连接接地接垫。
[0018]在本发明的一实施例中，上述的芯片封装结构更包括绝缘层，夹设于导线架的电源电极与接地电极之间。
[0019]在本发明的一实施例中，上述的电源电极板以及电源接垫的数量为多个。电源电极板彼此堆迭于接垫电极上且彼此电性绝缘，各电源电极彼此平行，且各电源延伸部往靠近接地电极的第二表面的方向延伸而连接至对应的电源接垫。
[0020]在本发明的一实施例中，上述的电源电极、电源延伸部以及电源接垫的数量皆为多个。电源电极皆位于同平面上且平行接地电极。各电源延伸部连接对应的电源电极而往靠近第二表面的方向延伸，以连接至对应的电源接垫。
[0021]基于上述，本发明的导线架的电源电极设置于接地电极板的接地电极的上方且平行于接地电极，以使接地电极与电源电极之间维持间距而产生耦合电容。如此，使用此导线架承载芯片的芯片封装结构即可藉由接地电极与电源电极之间的耦合电容来稳定电源系统的传输以及降低电源杂讯的干扰，进而可提升芯片封装结构的电性品质。此外，芯片封装结构是以接地电极的第二表面设置于电路板上，而电源延伸部连接电源电极并往靠近第二表面的方向延伸，以与电路板上的电源接垫电性连接。如此配置，即可无需于另设置延伸至封装胶体外的电源引脚来与电路板上的电源接垫电性连接，因而可减少芯片封装结构的引脚数目以及引脚之间的电感效应所产生的电源杂讯。并且，由于本发明的芯片封装结构无需于另设置延伸至封装胶体外的电源引脚，因此其与电路板所形成的回路路径较短，因而可降低电源传输的路径阻抗以及降低电源传输的能量损耗。因此，本发明确实可提高导线架以及使用其之芯片封装结构的电性品质。
[0022]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
【附图说明】
[0023]图1是依照本发明的一实施例的一种导线架的示意图；
[0024]图2是依照本发明的一实施例的一种导线架的侧视示意图；
[0025]图3是依照本发明的一实施例的一种芯片封装结构的侧视示意图；图4是依照本发明的另一实施例的一种导线架的示意图；以及
[0026]图5是依照本发明的另一实施例的一种导线架的示意图。
[0027]附图标记说明
[0028]10:芯片封装结构
[0029]20:电路板
[0030]22:接地接垫
[0031]24:电源接垫
[0032]100、100a、100b:导 线架
[0033]110:接地电极板
[0034]112:接地电极
[0035]114:接地延伸部
[0036]112a:第一表面
[0037]112b:第二表面
[0038]114a:接地连接面
[0039]120:电源电极板
[0040]122、122a、122b、122c、122d、122e:电源电极
[0041]124、124a、124b、124c、124d、124e:电源延伸部
[0042]126:电源连接面
[0043]200:芯片
[0044]300:焊线
[0045]300a:接地焊线
[0046]300b:电源焊线
[0047]400:封装胶体
[0048]500:绝缘层
【具体实施方式】
[0049]图1是依照本发明的一实施例的一种导线架的示意图。图2是依照本发明的一实施例的一种导线架的侧视示意图。图3是依照本发明的一实施例的一种芯片封装结构的侧视示意图。请同时参照图1至图3,本实施例的导线架100可如图1以及图2所示用以承载芯片200，以形成如图3所示的芯片封装结构10，并例如与电路板20电性连接。芯片封装结构10可如图3所示包括导线架100、芯片200、多条焊线300以及封装胶体400。在本实施例中，电路板20可包括接地接垫22以及电源接垫24，而接地电极板110以及电源电极板120则可分别与电路板20上的接地接垫22以及电源接垫24电性连接。导线架100包括接地电极板110以及电源电极板120，其中，接地电极板110以及电源电极板120可分别由两个金属层所形成。在此需注意的是，为了让读者更清楚的了解本实施例的导线架100，图2将以斜线标示电源电极板120的部份，以区隔接地电极板110以及电源电极板120的结构。
[0050]承上述,接地电极板110包括接地电极112以及至少一接地延伸部114。接地电极112具有第一表面112a以及相对于第一表面112a的第二表面112b。在本实施例中，接地电极112如图3所示是以第二表面112b设置于电路板20上，并与电路板20上的接地接垫22电性连接。接地延伸部114则连接接地电极112并如图1所示往远离接地电极112的第一表面112a的方向延伸。在本实施中，接地延伸部114的数量可为多个，其环绕接地电极112的四周设置并与接地电极112连接。详细而言，接地延伸部114如图2所示包括平行于第一表面112a的接地连接面114a,也就是说,接地延伸部114由接地电极112往远离第一表面112a的方向延伸至预定高度后便转往平行于第一表面112a的方向延伸。
[0051]在本实施例中，电源电极板120包括电源电极122以及至少一电源延伸部124。电源电极122位于接地电极112的上方且平行于接地电极112。在本实施例中，接地电极板110以及电源电极板120之间可夹设有绝缘层500，以使接地电极板110以及电源电极板120之间产生耦合电容。详细而言，绝缘层500可设置于接地电极112以及电源电极122之间，以使两者电性隔离，并让接地电极112与电源电极122之间维持间距，以产生耦合电容。如此，芯片封装结构10即可藉由接地电极112与电源电极122之间的耦合电容来稳定电源系统的传输以及降低电源杂讯的干扰，进而可提升芯片封装结构10的电性品质。
[0052]此外，在本实施例中，电源电极122于第二表面112b上的正投影可落在接地电极112于第二表面112b上的正投影内。也就是说，电源电极122的尺寸无需等同于接地电极112的尺寸，而可实质上小于或等于接地电极112的尺寸，设计者可依实际产品需求而自行调整电源电极122以及接地电极112的尺寸。
[0053]承上述，电源延伸部124连接电源电极122并往靠近第二表面112b的方向延伸。在本实施例中，电源延伸部124的数量可为多个，其环绕电源电极122设置并与电源电极122连接，且各电源延伸部124可例如位于任两相邻的接地延伸部114之间。也就是说，电源电极122位于接地电极112的上方且平行于接地电极112，而电源延伸部124则可由任两相邻的接地延伸部114之间穿过并往下延伸至与第二表面112b共平面。当然，本实施例仅用以举例说明，在本发明的其他实施例中，电源延伸部124亦可位于任两接地延伸部114之间，并从任两接地延伸部114之间穿过而往下延伸至与第二表面112b共平面。也就是说，电源延伸部124与接地延伸部114不一定要如图1所示彼此呈间隔配置，电源延伸部124可设置于任两接地延伸部114之间。本发明并不局限电源延伸部124的设置位置。各电源延伸部124包括与第二表面112b共平面的电源连接面126，且封装胶体400包覆芯片200、焊线300以及部份导线架100，并暴露第二表面112b以及电源连接面126，以使电源连接面126得以与电路板20的电源接垫24连接。也就是说，电源延伸部124由电源电极122往靠近第二表面112b的方向延伸至第二表面112b后便转往平行于第二表面112b的方向延伸。更具体来说，本实施例的导线架100是以接地电极112的第二表面112b设置于电路板上，而电源延伸部124则往靠近第二表面112b的方向延伸以与电路板20上的电源接垫24电性连接。如此配置，即可无需于另设置延伸至封装胶体400外的电源引脚来与电路板20上的电源接垫24电性连接，因而可减少芯片封装结构10的引脚数目以及引脚之间的电感效应所产生的电源杂讯，提升芯片封装结构10的电性品质。
[0054]在本实施例中，芯片200适于间接或直接设置于电源电极122上方，并分别与接地电极板110以及电源电极板120电性连接。在本实施例中，芯片200是透过多条焊线300与接地电极板110以及电源电极板120电性连接。详细来说，焊线300可如图1及图2所示包括接地焊线300a以及电源焊线300b，接地焊线300a用以连接芯片200与接地连接面114a，电源焊线300b用以连接芯片200与电源电极122。如此，芯片封装结构10可与电路板20形成如图3中的虚线所圈围出的回路(loop)。并且，由于本实施例的芯片封装结构10无需于另设置延伸至封装胶体400外的电源引脚，因此其与电路板20所形成的回路路径较短，因而可降低电源传输的路径阻抗以及降低电源传输的能量损耗，提升芯片封装结构10的电性品质。
[0055]图4是依照本发明的另一实施例的一种导线架的示意图。在此必须说明的是，本实施例的导线架10a与图1的导线架100相似，因此，本实施例沿用前述实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，本实施例不再重复赘述。以下将针对本实施例的导线架10a与图1的导线架100的差异做说明。
[0056]在本实施例中，电源电极板包括多个电源电极以及多个对应的电源延伸部，且上述多个电源电极皆位于同平面上而平行于接地电极110，电源延伸部则连接对应的电源电极并往靠近第二表面112b的方向延伸。举例来说，电源电极板如图4所示包括电源电极122a、122b以及122c以及对应的电源延伸部124a、124b以及124c。电源电极122a、122b以及122c皆位于同平面上而平行于接地电极110，而电源延伸部124a、124b以及124c则分别连接电源电极122a、122b以及122c并往靠近第二表面112b的方向延伸，以分别与如图3所示的电路板20上的多个电源接垫24连接。在本实施例中，上述多个电源接垫24可分别连接至不同的电源电压，以提供多个不同的电源电压至对应的电源电极122a、122b以及122c。如图3所示的芯片200则可例如设置于电源电极122a、122b以及122c的上方并分别透过多条焊线300与对应的电源电极122a、122b以及122c电性连接。 当然，本领域具有通常知识者应了解，本实施例仅用以举例说明，本发明并不限制电源电极的数量以及对应的电源延伸部与电源接垫的数量，亦不限制各电源电极的尺寸及排列方式。
[0057]图5是依照本发明的另一实施例的一种导线架的示意图。在此必须说明的是，本实施例的导线架10a与图1的导线架100相似，因此，本实施例沿用前述实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，本实施例不再重复赘述。以下将针对本实施例的导线架10a与图1的导线架100的差异做说明。
[0058]在本实施例中，电源电极板包括多个电源电极以及多个对应的电源延伸。电源电极彼此平行地堆迭于接地电极上方，各电源电极彼此电性绝缘，电源延伸部则连接对应的电源电极并往靠近第二表面112b的方向延伸。举例来说，电源电极板如图5所示包括电源电极122d以及122e以及对应的电源延伸部124d以及124e。电源电极122d以及122e彼此平行地堆迭于接地电极122d上方且彼此电性绝缘，而电源延伸部124d以及124e则分别连接对应的电源电极122d以及122e并往靠近第二表面112b的方向延伸，以分别与如图3所示的电路板20上的多个电源接垫24连接。在本实施例中，上述多个电源接垫24可分别连接至不同的电源电压，以提供多个不同的电源电压至对应的电源电极122d以及122e。如图3所示的芯片200则可例如设置于多个电源电极的其中之一的上方，也就是例如设置于电源电极122d或122e上方，并分别透过多条焊线300与对应的电源电极122d以及122e电性连接。当然，本领域具有通常知识者应了解，本实施例仅用以举例说明，本发明并不限制电源电极的数量以及对应的电源延伸部与电源接垫的数量，亦不限制各电源电极的尺寸及排列方式。
[0059]综上所述，本发明的导线架包括电源电极板与接地电极板，其中，电源电极板的电源电极设置于接地电极板的接地电极的上方且平行于接地电极，以使接地电极与电源电极之间维持间距而产生耦合电容。如此，使用此导线架承载芯片的芯片封装结构即可藉由接地电极与电源电极之间的耦合电容来稳定电源系统的传输以及降低电源杂讯的干扰，进而可提升芯片封装结构的电性品质。此外，芯片封装结构是以接地电极的第二表面设置于电路板上，而电源延伸部连接电源电极并往靠近第二表面的方向延伸，以与电路板上的电源接垫电性连接。如此配置，即可无需于另设置延伸至封装胶体外的电源引脚来与电路板上的电源接垫电性连接，因而可减少芯片封装结构的引脚数目以及引脚之间的电感效应所产生的电源杂讯。并且，由于本发明的芯片封装结构无需于另设置延伸至封装胶体外的电源引脚，因此其与电路板所形成的回路路径较短，因而可降低电源传输的路径阻抗以及降低电源传输的能量损耗，提升芯片封装结构的电性品质。
[0060]除此之外，电源电极板可包括多个电源电极以及多个电源延伸部，电源延伸部分别连接对应的电源电极并往靠近第二表面的方向延伸，以分别与电路板上的多个电源接垫连接。如此配置，电源接垫可分别连接至不同的电源电压，以提供多个不同的电源电压至对应的电源电极。芯片则可例如设置于电源电极的其中之一上并分别透过多条焊线与对应的电源电极电性连接。
[0061]虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的权利要求所界定者为准。
【主权项】
1.一种导线架，适于承载芯片，其特征在于，包括: 接地电极板，包括接地电极以及至少一接地延伸部，该接地电极具有第一表面以及相对该第一表面的第二表面，该接地延伸部连接该接地电极并往远离该接地电极的该第一表面的方向延伸；以及 电源电极板，包括电源电极以及至少一电源延伸部，该电源电极位于该接地电极上方且平行于该接地电极，该电源延伸部连接该电源电极并往靠近该接地电极的该第二表面的方向延伸，该芯片设置于该电源电极上方，并分别与该接地电极板以及该电源电极板电性连接。2.如权利要求1所述的导线架，其特征在于，该芯片透过多条焊线分别连接至该接地延伸部以及该电源电极，以与该接地电极板以及该电源电极板电性连接。3.如权利要求1所述的导线架，其特征在于，该电源电极于该第二表面上的正投影落在该接地电极于该第二表面上的正投影内。4.如权利要求1所述的导线架，其特征在于，该电源电极与该接地电极电性隔离，且该电源电极与该接地电极之间维持间距。5.如权利要求1所述的导线架，其特征在于，该接地延伸部以及该电源延伸部的数量皆为多个，该些接地延伸部环绕该接地电极设置，该些电源延伸部环绕该电源电极设置，且各该电源延伸部位于任两接地延伸部之间。6.如权利要求1所述的导线架，其特征在于，该电源延伸部包括电源连接面，该电源连接面与该接地电极的该第二表面共平面，该接地延伸部包括接地连接面，该接地连接面平行于该第一表面。7.如权利要求1所述的导线架，其特征在于，所述的电源电极板的数量为多个，彼此堆迭于该接地电极上且彼此电性绝缘，各该电源电极彼此平行。8.如权利要求1所述的导线架，其特征在于，所述的电源电极以及所述的电源延伸部的数量皆为多个，该些电源电极皆位于同平面上而平行该接地电极，各该电源延伸部连接对应的电源电极而往靠近该接地电极的该第二表面的方向延伸，该芯片设置于该些电源电极上方并分别电性连接至该些电源电极。9.一种芯片封装结构，适于与电路板电性连接，其特征在于，包括: 导线架，包括: 接地电极板，包括接地电极以及至少一接地延伸部，该接地电极具有第一表面以及相对该第一表面的第二表面，该接地延伸部连接该接地电极并往远离该接地电极的该第一表面的方向延伸；以及 电源电极板，包括电源电极以及至少一电源延伸部，该电源电极位于该接地电极上方且平行于该接地电极，该电源延伸部连接该电源电极并往靠近该接地电极的该第二表面的方向延伸； 芯片，设置于该电源电极上方； 多条焊线，分别电性连接该芯片至该接地延伸部以及该电源电极；以及 封装胶体，包覆该芯片、该些焊线以及部份该导线架，并暴露该第二表面以及部份该电源延伸部。10.如权利要求9所述的芯片封装结构，其特征在于，该电路板包括接地接垫以及电源接垫，该导线架的该电源延伸部连接该电源接垫，该导线架的该接地电极连接该接地接垫。11.如权利要求9所述的芯片封装结构，其特征在于，还包括绝缘层，夹设于该导线架的该电源电极与该接地电极之间。12.如权利要求9所述的芯片封装结构，其特征在于，所述的电源电极以及所述的电源接垫的数量皆为多个，该些电源电极彼此平行堆迭于该接地电极上且彼此电性绝缘，各该电源电极彼此平行，且各该电源延伸部往靠近该接地电极的该第二表面的方向延伸而连接至对应的电源接垫。13.如权利要求9所述的芯片封装结构，其特征在于，所述的电源电极、所述的电源延伸部以及所述的电源接垫的数量皆为多个，该些电源电极皆位于同平面上且平行该接地电极，各该电源延伸部连接对应的电源电极而往靠近该接地电极的该第二表面的方向延伸，以连接至对应的电源接垫。
【专利摘要】一种导线架适于承载芯片，其包括接地电极板以及电源电极板。接地电极板包括接地电极以及至少一接地延伸部。接地电极具有第一表面以及相对第一表面的第二表面。接地延伸部连接接地电极并往远离第一表面的方向延伸。电源电极板包括电源电极以及至少一电源延伸部。电源电极位于接地电极上方且平行于接地电极。电源延伸部连接电源电极并往靠近第二表面的方向延伸。芯片适于设置于电源电极上方，并分别与接地电极板以及电源电极板电性连接。
【IPC分类】H01L23/31, H01L23/495
【公开号】CN104900622
【申请号】CN201410081267
【发明人】林金松, 蔡嘉欣
【申请人】扬智科技股份有限公司
【公开日】2015年9月9日
【申请日】2014年3月6日
【技术领域】
[0001]本发明是有关于一种导线架以及半导体封装结构，且特别是有关于一种导线架以及使用此导线架的芯片封装结构。
【背景技术】
[0002]半导体晶片通常不单独存在，而是透过输出入介面与其他晶片、电路相互连接，且半导体晶片其内部电路非常复杂，需要晶片封装体(package)来保护及携带。晶片封装的主要功能包括:提供电流路径以驱动晶片上的电路、分布晶片进出的信号、将电路产生的热能发散至外界以及在具破坏性的环境中保护晶片等。
[0003]现今应用于晶片封装的承载器种类琳琅满目，包括导线架、线路基板等等，而可以形成各式各样的封装结构。近年来，半导体晶片的积集度逐渐提高，多功能、高容量、高处理速度但面积极小的产品相形增加，相对地，晶片封装技术的发展也朝向高密度、高脚位、高频率及高效能的趋势发展。此外，通讯产品更应用诸多高频半导体晶片。因此，未来对于封装结构在电性上的要求也会相对提高。
[0004]在封装结构中，线路的特性阻抗往往会对整体的电性表现造成关键性的影响，因此线路间需要藉由良好的阻抗匹配(impedance matching)设计，以避免影响信号传递的品质。针对晶片封装结构而言，要控制线路的特性阻抗，需有一平整且与信号线路相距一定距离的接地平面。以球格阵列(ball grid array, BGA)封装结构为例,其结构近似平板状,且线路基板内层可设计一平整的接地平面(ground surface).由于线路与接地平面的距离可设计为固定，因此只须改变线路的宽度便可轻易地进行阻抗控制(impedance control)。
[0005]然而，前述的球格阵列封装结构的成本很高。因此，业界亦会采用成本相对较低的封装结构技术，例如四边引脚扁平封装(quad flat package, QFP)、塑胶封装带引脚晶片载体(plastic leaded chip carrier, PLCC)、小型四方扁平封装体(low profile quad flatpackage, LQFP)等导线架型封装结构。然而，此种封装结构因受限于导线架的外型，而无法提供一平整的接地平面。因此，导线架型封装结构无法对其线路的特性阻抗作控制，亦不能提供良好的电流回流路径，这会使得导线架型封装结构在实际应用上很难达到高频产品所需的电性品质。此外，随着积体电路的大规模化以及多功能化急速地发展，上述导线架中的导脚数量亦随之增加，因而增加电源杂讯的干扰。
【发明内容】
[0006]本发明提供一种导线架，其可提高使用此导线架的芯片封装结构的电性品质。
[0007]本发明提供一种芯片封装结构，其电源传输的电性品质较佳。
[0008]本发明的导线架适于承载芯片，其包括接地电极板以及电源电极板。接地电极板包括接地电极以及至少一接地延伸部。接地电极具有第一表面以及相对第一表面的第二表面。接地延伸部连接接地电极并往远离接地电极的第一表面的方向延伸。电源电极板包括电源电极以及至少一电源延伸部。电源电极位于接地电极上方且平行于接地电极。电源延伸部连接电源电极并往靠近接地电极的第二表面的方向延伸。芯片适于设置于电源电极上方，并分别与接地电极板以及电源电极板电性连接。
[0009]本发明的芯片封装结构适于与电路板电性连接。芯片封装结构包括导线架、芯片、多条焊线以及封装胶体。导线架包括接地电极板以及电源电极板。接地电极板包括接地电极以及至少一接地延伸部。接地电极具有第一表面以及相对第一表面的第二表面。接地延伸部连接接地电极并往远离接地电极的第一表面的方向延伸。电源电极板包括电源电极以及至少一电源延伸部。电源电极位于接地电极上方且平行于接地电极。电源延伸部连接电源电极并往靠近接地电极的第二表面的方向延伸。芯片设置于电源电极上方。焊线分别电性连接芯片至接地延伸部以及电源电极。封装胶体包覆芯片、焊线以及部份导线架，并暴露第二表面以及部份电源延伸部。
[0010]在本发明的一实施例中，上述的芯片透过焊线分别连接至接地延伸部以及电源电极，以与接地电极板以及电源电极板电性连接。
[0011]在本发明的一实施例中，上述的电源电极于第二表面上的正投影落在接地电极于第二表面上的正投影内。
[0012]在本发明的一实施例中，上述的电源电极与接地电极电性隔离，且电源电极与接地电极之间维持间距。
[0013]在本发明的一实施例中，上述的接地延伸部以及电源延伸部的数量皆为多个。接地延伸部环绕接地电极设置。电源延伸部环绕电源电极设置，且各电源延伸部位于任两接地延伸部之间。
[0014]在本发明的一实施例中，上述的电源延伸部包括电源连接面。电源连接面与接地电极的第二表面共平面。接地延伸部包括接地连接面。接地连接面平行于第一表面。
[0015]在本发明的一实施例中，上述的电源电极板的数量为多个，彼此堆迭于接地电极上且彼此电性绝缘，各电源电极彼此平行。
[0016]在本发明的一实施例中，上述的电源电极以及电源延伸部的数量为多个。电源电极皆位于同平面上而平行接地电极，各电源延伸部连接对应的电源电极而往靠近第二表面的方向延伸。芯片设置于电源电极上方并分别电性连接至电源电极。
[0017]在本发明的一实施例中，上述的电路板包括接地接垫以及电源接垫。导线架的电源延伸部连接电源接垫。导线架的接地电极连接接地接垫。
[0018]在本发明的一实施例中，上述的芯片封装结构更包括绝缘层，夹设于导线架的电源电极与接地电极之间。
[0019]在本发明的一实施例中，上述的电源电极板以及电源接垫的数量为多个。电源电极板彼此堆迭于接垫电极上且彼此电性绝缘，各电源电极彼此平行，且各电源延伸部往靠近接地电极的第二表面的方向延伸而连接至对应的电源接垫。
[0020]在本发明的一实施例中，上述的电源电极、电源延伸部以及电源接垫的数量皆为多个。电源电极皆位于同平面上且平行接地电极。各电源延伸部连接对应的电源电极而往靠近第二表面的方向延伸，以连接至对应的电源接垫。
[0021]基于上述，本发明的导线架的电源电极设置于接地电极板的接地电极的上方且平行于接地电极，以使接地电极与电源电极之间维持间距而产生耦合电容。如此，使用此导线架承载芯片的芯片封装结构即可藉由接地电极与电源电极之间的耦合电容来稳定电源系统的传输以及降低电源杂讯的干扰，进而可提升芯片封装结构的电性品质。此外，芯片封装结构是以接地电极的第二表面设置于电路板上，而电源延伸部连接电源电极并往靠近第二表面的方向延伸，以与电路板上的电源接垫电性连接。如此配置，即可无需于另设置延伸至封装胶体外的电源引脚来与电路板上的电源接垫电性连接，因而可减少芯片封装结构的引脚数目以及引脚之间的电感效应所产生的电源杂讯。并且，由于本发明的芯片封装结构无需于另设置延伸至封装胶体外的电源引脚，因此其与电路板所形成的回路路径较短，因而可降低电源传输的路径阻抗以及降低电源传输的能量损耗。因此，本发明确实可提高导线架以及使用其之芯片封装结构的电性品质。
[0022]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
【附图说明】
[0023]图1是依照本发明的一实施例的一种导线架的示意图；
[0024]图2是依照本发明的一实施例的一种导线架的侧视示意图；
[0025]图3是依照本发明的一实施例的一种芯片封装结构的侧视示意图；图4是依照本发明的另一实施例的一种导线架的示意图；以及
[0026]图5是依照本发明的另一实施例的一种导线架的示意图。
[0027]附图标记说明
[0028]10:芯片封装结构
[0029]20:电路板
[0030]22:接地接垫
[0031]24:电源接垫
[0032]100、100a、100b:导 线架
[0033]110:接地电极板
[0034]112:接地电极
[0035]114:接地延伸部
[0036]112a:第一表面
[0037]112b:第二表面
[0038]114a:接地连接面
[0039]120:电源电极板
[0040]122、122a、122b、122c、122d、122e:电源电极
[0041]124、124a、124b、124c、124d、124e:电源延伸部
[0042]126:电源连接面
[0043]200:芯片
[0044]300:焊线
[0045]300a:接地焊线
[0046]300b:电源焊线
[0047]400:封装胶体
[0048]500:绝缘层
【具体实施方式】
[0049]图1是依照本发明的一实施例的一种导线架的示意图。图2是依照本发明的一实施例的一种导线架的侧视示意图。图3是依照本发明的一实施例的一种芯片封装结构的侧视示意图。请同时参照图1至图3,本实施例的导线架100可如图1以及图2所示用以承载芯片200，以形成如图3所示的芯片封装结构10，并例如与电路板20电性连接。芯片封装结构10可如图3所示包括导线架100、芯片200、多条焊线300以及封装胶体400。在本实施例中，电路板20可包括接地接垫22以及电源接垫24，而接地电极板110以及电源电极板120则可分别与电路板20上的接地接垫22以及电源接垫24电性连接。导线架100包括接地电极板110以及电源电极板120，其中，接地电极板110以及电源电极板120可分别由两个金属层所形成。在此需注意的是，为了让读者更清楚的了解本实施例的导线架100，图2将以斜线标示电源电极板120的部份，以区隔接地电极板110以及电源电极板120的结构。
[0050]承上述,接地电极板110包括接地电极112以及至少一接地延伸部114。接地电极112具有第一表面112a以及相对于第一表面112a的第二表面112b。在本实施例中，接地电极112如图3所示是以第二表面112b设置于电路板20上，并与电路板20上的接地接垫22电性连接。接地延伸部114则连接接地电极112并如图1所示往远离接地电极112的第一表面112a的方向延伸。在本实施中，接地延伸部114的数量可为多个，其环绕接地电极112的四周设置并与接地电极112连接。详细而言，接地延伸部114如图2所示包括平行于第一表面112a的接地连接面114a,也就是说,接地延伸部114由接地电极112往远离第一表面112a的方向延伸至预定高度后便转往平行于第一表面112a的方向延伸。
[0051]在本实施例中，电源电极板120包括电源电极122以及至少一电源延伸部124。电源电极122位于接地电极112的上方且平行于接地电极112。在本实施例中，接地电极板110以及电源电极板120之间可夹设有绝缘层500，以使接地电极板110以及电源电极板120之间产生耦合电容。详细而言，绝缘层500可设置于接地电极112以及电源电极122之间，以使两者电性隔离，并让接地电极112与电源电极122之间维持间距，以产生耦合电容。如此，芯片封装结构10即可藉由接地电极112与电源电极122之间的耦合电容来稳定电源系统的传输以及降低电源杂讯的干扰，进而可提升芯片封装结构10的电性品质。
[0052]此外，在本实施例中，电源电极122于第二表面112b上的正投影可落在接地电极112于第二表面112b上的正投影内。也就是说，电源电极122的尺寸无需等同于接地电极112的尺寸，而可实质上小于或等于接地电极112的尺寸，设计者可依实际产品需求而自行调整电源电极122以及接地电极112的尺寸。
[0053]承上述，电源延伸部124连接电源电极122并往靠近第二表面112b的方向延伸。在本实施例中，电源延伸部124的数量可为多个，其环绕电源电极122设置并与电源电极122连接，且各电源延伸部124可例如位于任两相邻的接地延伸部114之间。也就是说，电源电极122位于接地电极112的上方且平行于接地电极112，而电源延伸部124则可由任两相邻的接地延伸部114之间穿过并往下延伸至与第二表面112b共平面。当然，本实施例仅用以举例说明，在本发明的其他实施例中，电源延伸部124亦可位于任两接地延伸部114之间，并从任两接地延伸部114之间穿过而往下延伸至与第二表面112b共平面。也就是说，电源延伸部124与接地延伸部114不一定要如图1所示彼此呈间隔配置，电源延伸部124可设置于任两接地延伸部114之间。本发明并不局限电源延伸部124的设置位置。各电源延伸部124包括与第二表面112b共平面的电源连接面126，且封装胶体400包覆芯片200、焊线300以及部份导线架100，并暴露第二表面112b以及电源连接面126，以使电源连接面126得以与电路板20的电源接垫24连接。也就是说，电源延伸部124由电源电极122往靠近第二表面112b的方向延伸至第二表面112b后便转往平行于第二表面112b的方向延伸。更具体来说，本实施例的导线架100是以接地电极112的第二表面112b设置于电路板上，而电源延伸部124则往靠近第二表面112b的方向延伸以与电路板20上的电源接垫24电性连接。如此配置，即可无需于另设置延伸至封装胶体400外的电源引脚来与电路板20上的电源接垫24电性连接，因而可减少芯片封装结构10的引脚数目以及引脚之间的电感效应所产生的电源杂讯，提升芯片封装结构10的电性品质。
[0054]在本实施例中，芯片200适于间接或直接设置于电源电极122上方，并分别与接地电极板110以及电源电极板120电性连接。在本实施例中，芯片200是透过多条焊线300与接地电极板110以及电源电极板120电性连接。详细来说，焊线300可如图1及图2所示包括接地焊线300a以及电源焊线300b，接地焊线300a用以连接芯片200与接地连接面114a，电源焊线300b用以连接芯片200与电源电极122。如此，芯片封装结构10可与电路板20形成如图3中的虚线所圈围出的回路(loop)。并且，由于本实施例的芯片封装结构10无需于另设置延伸至封装胶体400外的电源引脚，因此其与电路板20所形成的回路路径较短，因而可降低电源传输的路径阻抗以及降低电源传输的能量损耗，提升芯片封装结构10的电性品质。
[0055]图4是依照本发明的另一实施例的一种导线架的示意图。在此必须说明的是，本实施例的导线架10a与图1的导线架100相似，因此，本实施例沿用前述实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，本实施例不再重复赘述。以下将针对本实施例的导线架10a与图1的导线架100的差异做说明。
[0056]在本实施例中，电源电极板包括多个电源电极以及多个对应的电源延伸部，且上述多个电源电极皆位于同平面上而平行于接地电极110，电源延伸部则连接对应的电源电极并往靠近第二表面112b的方向延伸。举例来说，电源电极板如图4所示包括电源电极122a、122b以及122c以及对应的电源延伸部124a、124b以及124c。电源电极122a、122b以及122c皆位于同平面上而平行于接地电极110，而电源延伸部124a、124b以及124c则分别连接电源电极122a、122b以及122c并往靠近第二表面112b的方向延伸，以分别与如图3所示的电路板20上的多个电源接垫24连接。在本实施例中，上述多个电源接垫24可分别连接至不同的电源电压，以提供多个不同的电源电压至对应的电源电极122a、122b以及122c。如图3所示的芯片200则可例如设置于电源电极122a、122b以及122c的上方并分别透过多条焊线300与对应的电源电极122a、122b以及122c电性连接。 当然，本领域具有通常知识者应了解，本实施例仅用以举例说明，本发明并不限制电源电极的数量以及对应的电源延伸部与电源接垫的数量，亦不限制各电源电极的尺寸及排列方式。
[0057]图5是依照本发明的另一实施例的一种导线架的示意图。在此必须说明的是，本实施例的导线架10a与图1的导线架100相似，因此，本实施例沿用前述实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，本实施例不再重复赘述。以下将针对本实施例的导线架10a与图1的导线架100的差异做说明。
[0058]在本实施例中，电源电极板包括多个电源电极以及多个对应的电源延伸。电源电极彼此平行地堆迭于接地电极上方，各电源电极彼此电性绝缘，电源延伸部则连接对应的电源电极并往靠近第二表面112b的方向延伸。举例来说，电源电极板如图5所示包括电源电极122d以及122e以及对应的电源延伸部124d以及124e。电源电极122d以及122e彼此平行地堆迭于接地电极122d上方且彼此电性绝缘，而电源延伸部124d以及124e则分别连接对应的电源电极122d以及122e并往靠近第二表面112b的方向延伸，以分别与如图3所示的电路板20上的多个电源接垫24连接。在本实施例中，上述多个电源接垫24可分别连接至不同的电源电压，以提供多个不同的电源电压至对应的电源电极122d以及122e。如图3所示的芯片200则可例如设置于多个电源电极的其中之一的上方，也就是例如设置于电源电极122d或122e上方，并分别透过多条焊线300与对应的电源电极122d以及122e电性连接。当然，本领域具有通常知识者应了解，本实施例仅用以举例说明，本发明并不限制电源电极的数量以及对应的电源延伸部与电源接垫的数量，亦不限制各电源电极的尺寸及排列方式。
[0059]综上所述，本发明的导线架包括电源电极板与接地电极板，其中，电源电极板的电源电极设置于接地电极板的接地电极的上方且平行于接地电极，以使接地电极与电源电极之间维持间距而产生耦合电容。如此，使用此导线架承载芯片的芯片封装结构即可藉由接地电极与电源电极之间的耦合电容来稳定电源系统的传输以及降低电源杂讯的干扰，进而可提升芯片封装结构的电性品质。此外，芯片封装结构是以接地电极的第二表面设置于电路板上，而电源延伸部连接电源电极并往靠近第二表面的方向延伸，以与电路板上的电源接垫电性连接。如此配置，即可无需于另设置延伸至封装胶体外的电源引脚来与电路板上的电源接垫电性连接，因而可减少芯片封装结构的引脚数目以及引脚之间的电感效应所产生的电源杂讯。并且，由于本发明的芯片封装结构无需于另设置延伸至封装胶体外的电源引脚，因此其与电路板所形成的回路路径较短，因而可降低电源传输的路径阻抗以及降低电源传输的能量损耗，提升芯片封装结构的电性品质。
[0060]除此之外，电源电极板可包括多个电源电极以及多个电源延伸部，电源延伸部分别连接对应的电源电极并往靠近第二表面的方向延伸，以分别与电路板上的多个电源接垫连接。如此配置，电源接垫可分别连接至不同的电源电压，以提供多个不同的电源电压至对应的电源电极。芯片则可例如设置于电源电极的其中之一上并分别透过多条焊线与对应的电源电极电性连接。
[0061]虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的权利要求所界定者为准。
【主权项】
1.一种导线架，适于承载芯片，其特征在于，包括: 接地电极板，包括接地电极以及至少一接地延伸部，该接地电极具有第一表面以及相对该第一表面的第二表面，该接地延伸部连接该接地电极并往远离该接地电极的该第一表面的方向延伸；以及 电源电极板，包括电源电极以及至少一电源延伸部，该电源电极位于该接地电极上方且平行于该接地电极，该电源延伸部连接该电源电极并往靠近该接地电极的该第二表面的方向延伸，该芯片设置于该电源电极上方，并分别与该接地电极板以及该电源电极板电性连接。2.如权利要求1所述的导线架，其特征在于，该芯片透过多条焊线分别连接至该接地延伸部以及该电源电极，以与该接地电极板以及该电源电极板电性连接。3.如权利要求1所述的导线架，其特征在于，该电源电极于该第二表面上的正投影落在该接地电极于该第二表面上的正投影内。4.如权利要求1所述的导线架，其特征在于，该电源电极与该接地电极电性隔离，且该电源电极与该接地电极之间维持间距。5.如权利要求1所述的导线架，其特征在于，该接地延伸部以及该电源延伸部的数量皆为多个，该些接地延伸部环绕该接地电极设置，该些电源延伸部环绕该电源电极设置，且各该电源延伸部位于任两接地延伸部之间。6.如权利要求1所述的导线架，其特征在于，该电源延伸部包括电源连接面，该电源连接面与该接地电极的该第二表面共平面，该接地延伸部包括接地连接面，该接地连接面平行于该第一表面。7.如权利要求1所述的导线架，其特征在于，所述的电源电极板的数量为多个，彼此堆迭于该接地电极上且彼此电性绝缘，各该电源电极彼此平行。8.如权利要求1所述的导线架，其特征在于，所述的电源电极以及所述的电源延伸部的数量皆为多个，该些电源电极皆位于同平面上而平行该接地电极，各该电源延伸部连接对应的电源电极而往靠近该接地电极的该第二表面的方向延伸，该芯片设置于该些电源电极上方并分别电性连接至该些电源电极。9.一种芯片封装结构，适于与电路板电性连接，其特征在于，包括: 导线架，包括: 接地电极板，包括接地电极以及至少一接地延伸部，该接地电极具有第一表面以及相对该第一表面的第二表面，该接地延伸部连接该接地电极并往远离该接地电极的该第一表面的方向延伸；以及 电源电极板，包括电源电极以及至少一电源延伸部，该电源电极位于该接地电极上方且平行于该接地电极，该电源延伸部连接该电源电极并往靠近该接地电极的该第二表面的方向延伸； 芯片，设置于该电源电极上方； 多条焊线，分别电性连接该芯片至该接地延伸部以及该电源电极；以及 封装胶体，包覆该芯片、该些焊线以及部份该导线架，并暴露该第二表面以及部份该电源延伸部。10.如权利要求9所述的芯片封装结构，其特征在于，该电路板包括接地接垫以及电源接垫，该导线架的该电源延伸部连接该电源接垫，该导线架的该接地电极连接该接地接垫。11.如权利要求9所述的芯片封装结构，其特征在于，还包括绝缘层，夹设于该导线架的该电源电极与该接地电极之间。12.如权利要求9所述的芯片封装结构，其特征在于，所述的电源电极以及所述的电源接垫的数量皆为多个，该些电源电极彼此平行堆迭于该接地电极上且彼此电性绝缘，各该电源电极彼此平行，且各该电源延伸部往靠近该接地电极的该第二表面的方向延伸而连接至对应的电源接垫。13.如权利要求9所述的芯片封装结构，其特征在于，所述的电源电极、所述的电源延伸部以及所述的电源接垫的数量皆为多个，该些电源电极皆位于同平面上且平行该接地电极，各该电源延伸部连接对应的电源电极而往靠近该接地电极的该第二表面的方向延伸，以连接至对应的电源接垫。
【专利摘要】一种导线架适于承载芯片，其包括接地电极板以及电源电极板。接地电极板包括接地电极以及至少一接地延伸部。接地电极具有第一表面以及相对第一表面的第二表面。接地延伸部连接接地电极并往远离第一表面的方向延伸。电源电极板包括电源电极以及至少一电源延伸部。电源电极位于接地电极上方且平行于接地电极。电源延伸部连接电源电极并往靠近第二表面的方向延伸。芯片适于设置于电源电极上方，并分别与接地电极板以及电源电极板电性连接。
【IPC分类】H01L23/31, H01L23/495
【公开号】CN104900622
【申请号】CN201410081267
【发明人】林金松, 蔡嘉欣
【申请人】扬智科技股份有限公司
【公开日】2015年9月9日
【申请日】2014年3月6日
最新回复(0)