半导体装置、半导体装置的制造方法、定位治具的制作方法
半导体装置、半导体装置的制造方法、定位治具的制作方法
【技术领域】
[0001]本发明涉及一种用于功率半导体模块等制造的定位治具、使用该定位治具制造的半导体装置及该半导体装置的制造方法。
【背景技术】
[0002]图16是以往功率半导体模块500的主要部位结构图。图16(a)是俯视图，图16(b)是从图16(a)箭头A看到的侧视图。此图是表示作为树脂壳体内结构的中间组装品的图。
[0003]此功率半导体模块500具有:DCB (Direct Copper Bonding:直接铜接合)等带有导电图案的绝缘基板53 ;焊接在此带有导电图案的绝缘基板53的导电图案53c上的IGBT芯片51以及Si 二极管芯片52 ;焊接在IGBT芯片51以及Si 二极管芯片52上的第I端子54 ;以及焊接在导电图案53c上的第2端子55。该功率半导体模块500还具有一端连接于IGBT芯片51的栅电极焊盘56的接合线57、以及与接合线57的另一端连接的焊盘电极58。虽未图示，但功率半导体模块500还具有与第I端子54和第2端子55相连接的外部导出端子、以及焊接在焊盘电极58上的控制销。此外，功率半导体模块500还具有使外部导出端子和控制销前端露出以封装整体的树脂壳体。第I端子54通过焊料连接于IGBT芯片51以及Si 二极管52的表面，第2端子55通过焊料连接于导电图案53c。IGBT芯片51以及Si 二极管芯片52的表面以及背面成为由第I端子54和导电图案53c夹住的结构。
[0004]在制造搭载有所述IGBT芯片51、Si 二极管芯片52的功率半导体模块500时，首先组装中间组装品(以后称为功率单元501)，该中间组装品中，将IGBT芯片51以及Si 二极管芯片52的背面焊接于带有导电图案的绝缘基板53，将例如由铜引线框架组成的第I端子54焊接于IGBT芯片51的发射电极51a以及Si 二极管芯片52的阳极电极52a，进一步将第2端子55焊接于带有导体图案的绝缘基板53。通过测试该功率单元501 (静特性、动特性等)，从而提高功率半导体模块500完成后的良品率。所述带有导电图案的绝缘基板53由绝缘板53a、背面的导电膜53b、表面的导电图案53c构成。
[0005]图17是组装图16的功率半导体模块500时的定位治具600的主要部位俯视图。在组装构成功率半导体模块500的功率单元501时，对于每个功率半导体模块500都使用专用的定位治具600组装IGBT芯片51、Si 二极管芯片52、用于焊接IGBT芯片51以及Si二极管芯片52的未图示的焊料板、第I端子54、第2端子55等各构成部件。通过使用此专用的定位治具600，从而防止各构成部件的位置偏移。
[0006]定位治具600形成有IGBT芯片51、Si 二极管芯片52、对用于IGBT芯片51以及Si 二极管芯片52焊接的未图示的焊料板等进行定位用的第I开口部61以及对第2端子55进行定位的第2开口部62。第I开口部61配置有3个，第2开口部62配置有2个。此夕卜，此处，用于对第I端子54进行定位的定位治具与芯片的定位没有关系，所以省略说明。
[0007]通过对第I开口部61的4个角部固定相对应的IGBT芯片51以及Si 二极管芯片52的角部A、B、C、D，从而防止芯片的位置偏移。
[0008]若以不使用此定位治具600的方法进行焊接，使得IGBT芯片51以及Si 二极管芯片52从规定的位置发生偏移，则例如，无法进行之后的第I端子54的焊接，从而无法制造功率半导体模块500。此外，即使完成了焊接，由于位置偏移也很难获得所设计的性能(通电能力、热阻等)。
[0009]此外，若位置偏移变大而使得相邻的芯片之间发生接触，则焊接时熔融的焊料会落在芯片表面，从而产生耐压性能降低的情况。
[0010]此外，作为组装功率半导体模块时使用定位治具的示例，有如下所示的专利文献。
[0011]专利文献I中揭示了如下半导体装置:在带有导电图案的绝缘基板的导电图案上形成载放半导体芯片的第I凹部，使连接于导电图案的定位用外部端子贯通于带有柱销的印刷基板的贯通孔中，通过将柱销的前端定位于半导体芯片的栅极焊盘以及发射电极焊盘上，从而以低成本大幅提高所述柱销与所述焊盘的对准精度。还揭示了如下半导体装置:在带有导电图案的绝缘基板的导电图案上形成第I凹部，在此第I凹部载放焊料和半导体芯片，在第4凹部搭载焊料，将连接于带有柱销的印刷基板的2根专用的定位用销插入导电图案的第4凹部来进行定位。
[0012]此外，专利文献2揭示了如下封装用治具:此封装用治具在印刷基板上安装BGA(球栅阵列)封装件时使用，该BGA(球栅阵列)的下表面具有多个用于电气连接的带有焊料球的焊盘，且此安装用治具包含可以限制BGA封装件的外围的主要部位的框体，以使得在限制与安装方向相垂直的面方向的移动的同时，在安装方向上可动，且在该框体上设置有可以与设置于印刷基板上的定位孔相嵌合的销。通过采用此结构，从而可实现如下安装用治具:可以通过手工作业低价简单且高精度地安装BGA封装件，而无需对BGA封装件自身进行干预。即，专利文献2中揭示了一种具有可以与设置于印刷基板上的定位孔嵌合的销的框体。
[0013]此外，专利文献3中揭示了具有如下的第I治具和第2治具的定位治具。
[0014]第I治具具有可供焊料片以及半导体元件插入的定位孔(开口部)，且配置于电路基板以使得该定位孔与金属电路相对应。第2治具能在定位孔中进行插拔，并且具有加压面，该加压面在插入定位孔内的状态下与金属电路相对向配置且将焊料片上的半导体元件向电路基板侧进行加压。而且，第2治具由定位孔的壁面进行定位，以使得在将第2治具插入定位孔时加压面配置于金属电路的相对向位置。
现有技术文献专利文献
[0015]专利文献1:日本专利特开2012-129336号公报图10、0087段落?0090段落专利文献2:日本专利特开平11-177204号公报
专利文献3:日本专利特开2007-194477号公报
【发明内容】
发明所要解决的技术问题
[0016]近年来，作为下一代的功率半导体元件，开始使用应用了碳化硅(以下记为SiC)的SiC 二极管。但是，由于SiC基板相对于以往的硅制基板价格更高，因SiC基板缺陷而会导致良品率降低等理由，SiC 二极管与以往的Si 二极管相比，小型芯片(例如、3mm □等)的生产成为主流。这是因为，大型芯片由于容易受到结晶缺陷的影响而导致良品率降低，芯片价格变高。因此，在将Si 二极管芯片替换成SiC 二极管芯片时，对应于I个Si 二极管芯片的SiC 二极管芯片的个数变为多个(例如，6个等)。因此，需要将多个小型SiC 二极管芯片并联连接。
[0017]图18是具有与小型SiC 二极管芯片81的个数相对应的多个(此处为6个)第I开口部71的定位治具70的结构图，图18(a)是与图17相当的俯视图，图18 (b)是图18(a)的F部的放大图。
[0018]该定位治具70具有3组用于6个SiC 二极管芯片81定位的6个第I开口部71、3组用于IGBT芯片51定位的I个第2开口部72、以及2个用于第2端子75定位的第3开口部73。如上所述，对于与芯片定位无关的第I端子的定位治具省略说明。若使用该定位治具70，则SiC 二极管芯片81的4边被第I开口部71的侧壁包围，且4个角部对应于第I开口部71的4个角部，对SiC 二极管芯片81进行定位。
[0019]但是，若使用该定位治具70，在6个SiC 二极管芯片81的上表面上一并通过焊料连接第I端子74，则在焊接结束后，会发生被第I端子74阻碍而无法卸下定位治具70的不佳情况。
[0020]图19是不被第I端子92阻碍而可卸下的定位治具90的主要部位俯视图。图19是与图18(b)相当的图。定位治具90使开口部91配置在第I端子92的整个正下方区域。即，使得定位治具90的任一部分都不位于第I端子92之下。若使用该定位治具90，则在第I端子92焊接后，能够不被第I端子92阻碍而卸下定位治具90。
[0021]但是，如定位治具70那样，不在SiC 二极管芯片81的全部4个角(角部A、B、C、D)进行定位，在3个角(角部A、B、C)进行定位，角部D不进行定位。因此，还会发生如下情况:如虚线所示的SiC 二极管芯片81那样，位于熔融焊料上的SiC 二极管芯片81会发生移动而与相邻的SiC 二极管芯片81相接触。如果SiC 二极管芯片81相互之间发生接触，则会发生熔融的焊料落在SiC 二极管芯片81的表面侧从而导致耐压性能下降的不佳情况。由此，由于不对SiC 二极管芯片81的角部D进行，从而焊接时会发生芯片的位置偏移，使得高精度的定位变得困难。
[0022]此外，在专利文献I?3中，并没有记载将多个小型半导体芯片通过接合材料与带有导电图案的绝缘基板和端子两者同时连接的结构的半导体装置。
[0023]本发明的目的在于，解决上述课题，提供一种提高各半导体芯片的定位精度的半导体装置、半导体装置的制造 方法以及用于其制造的定位治具，该半导体装置中，将多个小型半导体芯片并联连接于具有导电图案的绝缘基板与端子之间。
解决技术问题所采用的技术方案
[0024]为了达到所述目的，本发明的半导体装置具有:带有导电图案的绝缘基板；通过第I接合材料连接于所述导电图案的矩形的第I半导体芯片；在所述导电图案上与所述第I半导体芯片隔开间隔地配置且通过第2接合材料连接于所述导电图案的矩形的第2半导体芯片；以及配置于所述第I半导体芯片以及所述第2半导体芯片的上方且通过第3接合材料以及第4接合材料分别连接于所述第I半导体芯片以及第2半导体芯片的端子，该端子在所述第I半导体芯片与所述第2半导体芯片之间的上方具有贯通孔。
[0025]通过此构成，因为能够通过贯通孔插入与第I半导体芯片与第2半导体芯片相接触的定位治具，所以可以高精度地确定第I半导体芯片与第2半导体芯片的位置。 此外，在本发明的所述半导体装置中，优选为所述第I半导体芯片与所述第2半导体芯片相对向的边的间隔为0.2mm以上、2mm以下。
[0026]通过此结构，能够抑制第I接合材料与第2接合材料的融合。若此间隔小于0.2mm,则第I接合材料与第2接合材料容易发生融合，若大于2_则会产生半导体装置的尺寸变大的弊端。
此外，本发明的所述半导体装置中，所述端子优选为铜、铜合金、铝、和铝合金中任一种所组成的引线框架。
[0027]通过此结构，能够利用在外侧连接有多个端子的I个引线框架来形成，通过利用各所述接合材料来固定端子之后进行切断从而形成各端子。由此，可以将端子的处理简单化。
此外，本发明的所述半导体装置中，所述第I接合材料以及所述第2接合材料优选为焊料或者钎料。
[0028]通过此结构，可以通过回焊炉一并进行接合。
此外，本发明的半导体装置的制造方法中，该半导体装置具有:带有导电图案的绝缘基板；通过第I接合材料连接于所述导电图案的矩形的第I半导体芯片；在所述导电图案上与所述第I半导体芯片隔开间隔地配置、通过第2接合材料连接于所述导电图案的矩形的第2半导体芯片；以及配置于所述第I半导体芯片以及所述第2半导体芯片的上方、通过第3接合材料连接于所述第I半导体芯片、且通过第4接合材料连接于所述第2半导体芯片的端子，该端子在所述第I半导体芯片与所述第2半导体芯片之间的上方具有贯通孔，所述制造方法具有如下定位工序:至少在3处对所述第I半导体芯片进行定位；至少在3处对所述第2半导体芯片进行定位；以及所述定位位置中的至少一处位置由插入于所述贯通孔中的定位部件来定位。
通过此结构，能够提高半导体芯片的定位精度。
此外，本发明的半导体装置的制造方法中，具有如下定位工序:对于形成所述第I半导体芯片的一个角的2边；形成所述第2半导体芯片的不与所述第I半导体芯片相对向一侧的一个角的2边；所述第I半导体芯片的所述一个角的对角；以及所述第2半导体芯片的所述一个角的对角进行定位。
通过此结构，因为第I半导体芯片以及第2半导体芯片分别由2边和I个角进行定位，因此可以固定半导体芯片。
此外，其他的本发明的半导体装置的制造方法中，也可具有如下定位工序:对于所述第I半导体芯片的与所述第2半导体芯片相对向的边的两端上的2个角；所述第I半导体芯片的不与多个所述角直接相接的边；所述第2半导体芯片的与所述第I半导体芯片相对向的边的两端上的2个角；以及所述第2半导体芯片的不与多个所述角直接相接的边进行定位。
通过此结构，因为第I半导体芯片以及第2半导体芯片分别由I边和2个角进行定位，因此可以固定半导体芯片。
此外，本发明的所述半导体装置的制造方法中，也可依次实施如下工序:在所述导电图案上依次重叠配置所述第I接合材料、所述第I半导体芯片、所述第3接合材料，且在所述导电图案上依次重叠配置所述第2接合材料、所述第2半导体芯片、所述第4接合材料的第I工序；在所述第3接合材料以及所述第4接合材料上配置所述端子的第2工序；所述定位工序；以及对上述组装成的半导体装置进行回焊处理的工序，所述定位工序中，在所述端子的贯通孔中插入定位部件，决定所述第I半导体芯片以及所述第2半导体芯片相对于所述端子的相对位置。
[0029]通过此构成，即使半导体芯片的位置发生偏移，若定位部件插入贯通孔，则定位部件也可使半导体芯片移动至正确位置。
此外，本发明的定位治具用于制造在基板上以隔开间隔的方式设有矩形的第I半导体芯片和第2半导体芯片的半导体装置，所述定位治具包括:第I定位部件，该第I定位部件具有可供所述第I半导体芯片以及所述第2半导体芯片插入的开口部，且在所述第I半导体芯片与所述第2半导体芯片之间区域的至少一部分形成有贯通空间；第2定位部件，该第2定位部件配置于所述第I定位部件上，且对在所述第I半导体芯片与所述第2半导体芯片之间的上方处具有宽度比所述贯通空间的宽度更窄的贯通孔的端子进行定位，以使得所述端子横跨在所述第I半导体芯片以及第2半导体芯片上；第3定位部件，该第3定位部件通过所述贯通孔，插入所述第I定位部件的所述空间。
[0030]通过此构成，因为端子比第I定位部件的空间更小，所以将端子与半导体芯片接合后，能够取出第I定位部件。
此外，本发明的所述定位治具中，所述第I定位部件、所述第2定位部件、以及所述第3定位部件的材质优选为碳。
[0031]通过此构成，因为碳与焊料或钎料这样的接合部件较难接合，所以能够防止定位治具与接合部件发生接合。
发明的效果
[0032]根据本发明，在带有导电图案的绝缘基板与端子之间并联连接有多个小型半导体芯片的半导体装置中，通过使用作为第3定位部件的棒，对并非由第I定位部件定位的半导体芯片的角部进行定位，从而能够以高精度将半导体芯片定位于带有导电图案的绝缘基板。
【附图说明】
[0033]图1是本发明所涉及的第I实施例的定位治具100的整体的主要部位俯视图。
图2是图1的剖视图，图2(a)是以图1的X-X线切断的主要部位剖视图，图2(b)是以图2(a)的Yl-Yl线切断的主要部位剖视图，图2(c)是以图1的Y2-Y2线切断的主要部位剖视图。
图3是第I定位部件7的结构图，图3(a)是主要部位俯视图，图3(b)是以图3(a)的X-X线切断的主要部位剖视图，图3(c)是以图3(a)的Y-Y线切断的主要部位剖视图。
图4是第2定位部件15的结构，图4(a)是主要部位俯视图，图4(b)是以图4(a)的X-X线切断的主要部位剖视图。图4(c)是以图4(a)的Y-Y线切断的主要部位剖视图。
图5是第3定位部件21的结构，图5(a)是主要部位俯视图，图5 (b)是以图5(a)的X-X线切断的主要部位剖视图。
图6是表示使用作为第3定位部件21的棒21a、对SiC 二极管芯片1a?1d进行定位的情况的说明图。 图7是说明棒21a形状的图。
图8是本发明所涉及的第2实施例的半导体装置200的结构图，图8(a)是整体的主要部位俯视图，图8(b)是从图8(a)的G方向上看到的主要部位侧视图。
图9是本发明所涉及的第3实施例的半导体装置的制造方法的工序图。图9(a)是整体的主要部位俯视图，图9(b)是以图9(a)的X-X线切断的主要部位剖视图。
图10是接着图9的、本发明所涉及的第3实施例的半导体装置的制造工序图。图10 (a)是整体的主要部位俯视图，图10(b)是以图10(a)的X-X线切断的主要部位剖视图。
图11是接着图10的、本发明所涉及的第3实施例的半导体装置的制造工程图。图11(a)是整体的主要部位俯视图，图11(b)是以图11(a)的X_X线切断的主要部位剖视图。
图12是接着图11的、本发明所涉及的第3实施例的半导体装置的制造工序图。图12(a)是整体的主要部位俯视图，图12(b)是以图12(a)的X_X线切断的主要部位剖视图。
图13是接着图12的、本发明所涉及的第3实施例的半导体装置的制造工序图。图13(a)是整体的主要部位俯视图，图13(b)是以图13(a)的X_X线切断的主要部位剖视图。
图14是接着图13的、本发明所涉及的第3实施例的半导体装置的制造工序图。图14(a)是整体的主要部位俯视图，图14(b)是以图14(a)的X_X线切断的主要部位剖视图。
图15是接着图14的、本发明所涉及的第3实施例的半导体装置的制造工序图。图15(a)是整体的主要部位俯视图，图15(b)是从图15(a)的G方向看到的主要部位侧视图。
图16是以往功率半导体模块500的主要部位结构图，图16(a)是俯视图，图16(b)是从图16(a)的箭头A看到的侧视图。
图17是组装图16的功率半导体模块500时的定位治具600的主要部位俯视图。
图18是具有与小型的SiC 二极管芯片81的个数相对应的多个(此处为6个)第I开口部71的定位治具70的结构图，图18(a)是与图17 相当的俯视图，图18(b)是图18(a)的F部的放大图。
图19是不被第I端子92阻碍而可卸下的定位治具90的主要部位俯视图。
【具体实施方式】
[0034]利用如下的实施例对实施方式进行说明。此外，本实施例的说明中，在记载为某部件与其他部件发生接触的情况下，即使某部件与其他部件之间存在容许的尺寸公差的间隙，也包含在接触的范畴中。本发明并不限定于下述的实施方式，在不变更其要旨的范围内，可适当变形进行实施。
实施例1
[0035]实施例1中说明的本发明的定位治具用于制造在基板上以隔开间隔的方式设有矩形的第I半导体芯片和第2半导体芯片的半导体装置，所述定位治具包括:第I定位部件，该第I定位部件具有可供所述第I半导体芯片以及所述第2半导体芯片插入的开口部，且在所述第I半导体芯片与所述第2半导体芯片之间区域的至少一部分形成有贯通空间；第2定位部件，该第2定位部件具有可供所述第I半导体芯片以及第2半导体芯片插入的开口部，且对在所述第I半导体芯片与所述第2半导体芯片之间的上方处具有宽度比所述贯通空间的宽度更窄的贯通孔的端子进行定位，以使得所述端子横跨在所述第I半导体芯片以及第2半导体芯片上，且该第2定位部件配置于所述第I定位部件上；第3定位部件，该第3定位部件通过所述贯通孔，插入所述贯通空间以对所述第I半导体芯片以及所述第2半导体芯片进行定位。
[0036]图1是本发明所涉及的第I实施例的定位治具100的整体的主要部位俯视图。用虚线表示第I端子、SiC 二极管芯片。
[0037]图2是图1的剖视图。图2(a)是以图1的X_X线切断的主要部位剖视图，图2 (b)是以图1的Yl-Yl线切断的主要部位剖视图，图2(c)是以图1的Y2-Y2线切断的主要部位剖视图。
[0038]图1以及图2所示的定位治具100具有3个定位部件7、15、21。第I定位部件7用于背面通过焊料与导电图案6(在图1、2中未图示，而在图8中示出。)连接的SiC 二极管芯片10、IGBT芯片11、第2端子14的定位。第I定位部件7也用于焊料板9、12的定位。第2定位部件15用于通过焊料与SiC 二极管芯片10以及IGBT芯片11的表面连接的第I端子19的定位。接着关于各部件7、15、21进行说明。
[0039]图3是第I定位部件7的结构图。图3 (a)是主要部位俯视图，图3 (b)是以图3(a)的X-X线切断的主要部位剖视图，图3(c)是以图3(a)的Y-Y线切断的主要部位剖视图。
[0040]第I定位部件7是对SiC 二极管芯片10、IGBT芯片11以及第2端子14进行定位的部件，是将6个SiC 二极管芯片10和I个IGBT芯片11作为一组并对3组同时进行定位的部件。
[0041]第I定位部件7采用如下结构:在碳板Ia上具有对6个SiC 二极管芯片10和I个IGBT芯片11进行定位的I个第I开口部8、以及与导电图案6连接的第2端子14定位用的第2开口部13。第I开口部8例如3个平行隔开地配置。此第I开口部8中，如图6所示能够对SiC 二极管芯片1a的3个角部A、B、C进行定位，但缺少对剩下的一处角部D进行定位的部分。此外，如图6所示能够对SiC 二极管芯片1c的2个角部J、L进行定位，但缺少对剩下的2处角部K、M进行定位的部分。因此，如果照这样的话，SiC 二极管芯片10的定位变得不完全。如果以此状态焊接，则位于熔融的焊料上，SiC 二极管芯片10会发生旋转或者移动，会发生与相邻的SiC 二极管芯片10接触的情况。这样，熔融的焊料会落在SiC 二极管芯片10的表面，导致SiC 二极管芯片10的耐压性能劣化，从而使半导体装置成为次品。
[0042]此外，图3(a)的凹部16与第2定位部件15的用于定位的凸部16a嵌合。第3定位部件21是对SiC 二极管芯片10的角进行定位的部件。插入形成于图4的第I端子19的贯通孔20中。
[0043]图4是第2定位部件15的结构。图4(a)是主要部位俯视图，图4(b)是以图4(a)的X-X线切断的主要部位剖视图。图4(C)是以图4(a)的Y-Y线切断的主要部位剖视图。第2定位部件15采用如下结构:在碳板Ib上具有对第I端子19进行定位的第3开口部17、以及对第2端子14进行定位的第4开口部18。第4开口部18的尺寸比第2开口部13的尺寸稍大，第2开口部13的尺寸比第2端子14的尺寸稍大。在第I开口部8上配置第3开口部17，由第3开口部17对第I开口部19进行定位。
[0044]图5是第3定位部件21的结构。图5(a)是主要部位俯视图，图5(b)是以图5(a)的X-X线切断的主要部位剖视图。
[0045]第3定位部件21是与第I定位部件7 —起对SiC 二极管芯片10进行定位的部件。第3定位部件21例如可以使用圆柱的棒21a。
[0046]图6是表示使用作为第3定位部件21的棒21a对SiC二极管芯片10进行定位的情况的说明图。如图6所示，棒21a的前端部与4个SiC 二极管芯片10a、10b、10c、1d相向的E处的导电图案6接触。此时，SiC 二极管芯片1a中，SiC 二极管芯片1a的连接角部A-B的边、以及连接角部A-C的边与第I定位部件7接触，SiC 二极管芯片1a的角部D与棒21a的前端侧面接触。此外，SiC 二极管芯片1b中，SiC 二极管芯片1b的连接角部F-G的边、以及连接角部G-1的边与第I定位部件7接触，SiC 二极管芯片1b的角部H与棒21a的前端侧面接触。此外，SiC 二极管芯片1c中，SiC 二极管芯片1c的连接角部J-L的边与第I定位部件7接触，SiC 二极管芯片1c的角部K与棒21a的前端侧面接触，SiC 二极管芯片1c的角部M与棒21b的前端侧面接触。此外，SiC 二极管芯片1d中，SiC二极管芯片1d的连接角部O-Q的边与第I定位部件7接触，SiC 二极管芯片1d的角部N与棒21a的前端侧面接触，SiC 二极管芯片1d的角部P与棒21b的前端侧面接触。(其中，图中为了方便而分开示出)棒21a的前端侧面对角部D、H、K、N进行定位，棒21b的前端侧面对角部M、P进行定位，从而能够高精度地将SiC 二极管芯片10a、10b定位在带有导电图案的绝缘基板3上。其结果是，能够防止焊接时发生的SiC 二极管芯片10的旋转、移动。此外，图6中，与半导体芯片1a?1d的角相对向的第I定位部件7的内侧的角形成为直角，但在第I定位部件7的内侧的角难以加工为直角时，优选为预先将此部分用电钻削除。因为半导体芯片1a?1d的角与相对向的第I定位部件7的内侧的角不接触，所以，能够不被第I定位部件7的内侧的角的加工精度所影响，能够简单地制造第I定位部件7。
[0047]图7是说明棒21a的其他形状的图。图7 (a)是剖面形状为多边形时的图。图7 (b)是剖面形状为十字形时的图。图7(C)是前端为锥形时的图。供图7(a)以及图7(b)的棒插入的第I端子19的贯通孔20的平面形状设置为与棒21a的剖面形状相似的形状。通过设置为所述图7(b)所示的十字形，从而与圆形、多边形的情况相比，SiC 二极管10可在棒21a前端部的侧面更精确地定位，能够防止焊接时包括芯片旋转的位置偏移。
[0048]此外，如图7 (C)所示若将棒21a的前端部设置为锥形，则容易插入贯通孔20，因此较好。
[0049]如上所述，通过使用由第I定位部件7、第2定位部件15、第3定位部件21构成的定位治具100、以及在第I端子19上形成的贯通孔20，从而能够高精度地将多个小型SiC二极管芯片10定位于导电图案6以及第I端子19，能够用回焊炉对这些组装体进行焊接。
实施例2
[0050]实施例2中说明的本发明的半导体装置包括:带有导电图案的绝缘基板；通过第I接合材料连接于所述导电图案的矩形的第I半导体芯片；在所述导电图案上与所述第I半导体芯片隔开间隔地配置、通过第2接合材料连接于所述导电图案的矩形的第2半导体芯片；以及配置于所述第I半导体芯片以及所述第2半导体芯片的上方、通过第3接合材料连接于所述第I半导体芯片、且通过第4接合材料连接于所述第2半导体芯片的端子，该端子在所述第I半导体芯片与所述第2半导体芯片之间的上方具有贯通孔。
[0051]图8是本发明所涉及的第2实施例的半导体装置200的结构图，图8 (a)是整体的主要部位俯视图，图8(b)是从图8(a)的G方向上看到的主要部位侧视图。此图是功率单元201的结构图。
[0052]此半导体装置200具有:带有导电图案的绝缘基板3，该绝缘基板3在绝缘板3a的背面形成有导电膜3b、在表面形成有导电图案3c ;以未图示的焊料等接合材料连接于导电图案3c上的3组6个SiC 二极管芯片10及I个IGBT芯片11 ;以及以未图示的焊料等接合材料连接于6个SiC 二极管芯片10及I个IGBT芯片11的表面的第I端子19。本发明是对相邻的半导体芯片的位置进行固定的发明，不限定于半导体芯片的种类。实施例2中，上述第I半导体芯片以及上述第2半导体芯片指的是相邻的SiC 二极管芯片10。
[0053]此外，功率单元2 01中，平行配置3列第I端子19，该第I端子19连接于所述6个SiC 二极管芯片10以及I个IGBT芯片11，将第2端子14通过焊料连接于导电图案3c。此夕卜，功率单元201中，通过接合线11b，将IGBT芯片11的栅电极焊盘Ila与焊盘电极Ilc之间连接。由此，来制造功率单元201。半导体装置200中，用导体连接此功率单元201的3个第I端子19，二极管(作为续流二极管)与IGBT进行逆并联连接来制造。
[0054]半导体装置200中，在所述焊盘电极Ilc上连接作为控制端子的控制销He，在所述第I端子19上连接第I外部导出端子19a，在所述第2端子14上连接第2外部导出端子14a，使此控制销lie的前端、第I外部导出端子Ila的前端以及第2外部导出端子14a的前端分别露出，用树脂30封装整体后完成。
[0055]此外，将所述功率单元201以纵3个、横2个的3X2进行配置，在第I端子上分别连接第I外部导出端子19a，在第2端子上分别连接第2外部导出端子14a。若使这些外部导出端子19a、14a的前端和所述控制销lie的前端露出后用树脂30封装，则制成具有内置在一个树脂30的壳体中的6个独立的功率单元的半导体装置200。
[0056]使用多个上述半导体装置200，能够构成逆变器电路等各种电路。例如，在上下排列功率单元201，通过将上面的功率单元201的各第I端子19与下面的功率单元201的各第2端子14用导体进行连接，从而构成上下功率单元201串联连接的逆变器电路的I个相。将其排列3列以成为3相，在将上面的功率单元201的各第I端子19与下面的功率单元201的各第2端子14相连接的各导体上，分别连接外部导出端子。于是，各个外部导出端子作为U、V、W相的各端子引出。然后，若将上面的功率单元201的第I端子19全都连接于与上述不同的其他外部导出端子，则引出N端子。此外，若将下面的功率单元201的第2端子14全都连接于与上述不同的其他外部导出端子，则引出P端子。由此，成为构成3相的逆变器电路的半导体装置。
[0057]本发明的半导体装置200中，在所述3个并排设置的第I端子19上形成供棒21a插入的贯通孔20，该棒21a是用于SiC 二极管芯片10定位的第3定位部件21。此贯通孔20如图6所示，配置于4个SiC 二极管芯片10的角相向的E处的正上方。
实施例3
[0058]实施例3中说明的本发明的半导体装置的制造方法中，该半导体装置具有:带有导电图案的绝缘基板；通过第I接合材料连接于所述导电图案的矩形的第I半导体芯片；在所述导电图案上与所述第I半导体芯片隔开间隔地配置、通过第2接合材料连接于所述导电图案的矩形的第2半导体芯片；以及配置于所述第I半导体芯片以及所述第2半导体芯片的上方、通过第3接合材料连接于所述第I半导体芯片、且通过第4接合材料连接于所述第2半导体芯片的端子，该端子在所述第I半导体芯片与所述第2半导体芯片之间的上方具有贯通孔，所述制造方法具有如下定位工序:至少在3处对所述第I半导体芯片进行定位；至少在3处对所述第2半导体芯片进行定位；以及所述定位位置中的至少一处位置由插入于所述贯通孔中的定位部件来定位。
更具体而言，本发明的半导体装置的制造方法中包含如下的2个方式。
第I方式是，在上述的本发明的定位工序中，具有如下定位工序:对于形成所述第I半导体芯片的一个角的2边；形成所述第2半导体芯片的不与所述第I半导体芯片相对向一侧的一个角的2边；所述第I半导体芯片的所述一个角的对角；以及所述第2半导体芯片的所述一个角的对角进行定位。
[0059]此外，第2方式是，在上述的本发明的定位工序中，具有如下定位工序:对于所述第I半导体芯片的与所述第2半导体芯片相对向的边的两端上的2个角；所述第I半导体芯片的不与多个所述角直接相接的边；所述第2半导体芯片的与所述第I半导体芯片相对向的边的两端上的2个角；以及所述第2半导体芯片的不与多个所述角直接相接的边进行定位。
图6是表示使用作为第3定位部件21的棒21a对多个SiC 二极管芯片10进行定位的情况的说明图。
[0060]此外，图9?图15是表示本发明所涉及的第3实施例的半导体装置的制造方法的图，是按工序顺序示出的制造工序图。图9(a)、图10(a)、图11(a)、图12(a)、图13(a)、图14(a)以及图15(a)是主要部位俯视图。图9 (b)、图10 (b)、图11 (b)、图12(b)、图13(b)、图14(b)分别是以图9(a)、图10(a)、图11(a)、图12(a)、图13(a)以及图14(a)的各X-X线切断的主要部位剖视图。图15(b)是从图15(a)的G方向看到的主要部位侧视图。这些工序是到中间组装部件(功率单元)为止的制造工序。
[0061]首先，图9(a)、图9(b)中，在碳板I的凹部2依次载放带有导电图案的绝缘基板3以及第I定位部件7。以下进行具体说明。碳板I比带有导电图案的绝缘基板3的面积更大。凹部2的深度在第I定位部件7的厚度以及第2定位部件15的厚度的合计厚度以上。凹部2的壁面引导第I定位部件7以及第2定位部件15的位置。带有导电图案的绝缘基板3由绝缘板3a ;设在绝缘板3a的背面侧的导电膜3b ;以及设在导电板3a的表面侧的导电图案3c构成。第I定位部件7的定位通过与碳板I的所述凹部2嵌合来进行。此外，在第I定位部件7上形成有用于与第2定位部件15进行定位的圆形的凹部16。由于凹部16以及凸部16a配置在第I定位部件7以及第2定位部件15的并非旋转对称的位置上，所以无法在将第2定位部件15相对于第I定位部件7旋转180度的状态下设置。
[0062]接着，在图10中，在所述第I定位部件7的配置SiC 二极管芯片10的第I开口部8的部分上，依次层叠焊料板9、SiC 二极管芯片10、焊料板12。在所述第I定位部件7的配置IGBTll的第I开口部8的部分上，依次层叠焊料板9、IGBT芯片11、焊料板12。此外，在第2开口部13载放焊料板9以及第2端子14。
[0063]接着，在图11中，所述第2定位部件15插入所述碳板I的凹部2且载放在所述第I定位部件7上。此时在第2定位部件15的底面上形成的圆柱状的凸部16a与第I定位部件7的圆形的凹部16嵌合。第2定位部件15的定位通过碳板I的凹部2和第I定位部件7的凹部16以及第2定位部件15的凸部16a来进行。此第2定位部件15具有第3开口部17以及第4开口部18。第3开口部17的宽度设定为对第I端子19进行定位的宽度。第4开口部18的宽度比第2开口部13的宽度更大，以使得不与已载放的第2端子14相接触。
[0064]接着，图12中，第I端子19经由所述第2定位部件15的平行排列的3个第3开口部17，载放在配置于第I定位部件7的第I开口部8内的焊料板12上。
[0065]接着，图13中，作为第3定位部件21的棒21a插入形成于第I端子19的贯通孔20中。于是，如图6所示，棒21a的前端部与4个SiC 二极管芯片10a、10b、10c、1d相向的E处的导电图案6接触。此时，SiC 二极管芯片1a中，SiC 二极管芯片1a的连接角部A-B的边、以及连接角部A-C的边与第I定位部件7接触，SiC 二极管芯片1a的角部D与棒21a的前端侧面接触。此外，SiC 二极管芯片1b中，SiC 二极管芯片1b的连接角部F-G的边、以及连接角部G-1的边与第I定位部件7接触，SiC 二极管芯片1b的角部H与棒21a的前端侧面接触。此外，SiC 二极管芯片1c中，SiC 二极管芯片1c的连接角部J-L的边与第I定位部件7接触，SiC 二极管芯片1c的角部K与棒21a的前端侧面接触，SiC 二极管芯片1c的角部M与棒21b的前端侧面接触。此外，SiC 二极管芯片1d中，SiC 二极管芯片1d的连接角部O-Q的边与第I定位部件7接触，SiC 二极管芯片1d的角部N与棒21a的前端侧面接触，SiC 二极管芯片1d的角部P与棒21b的前端侧面接触。(其中，图6中为了方便而分开示出)棒21a的前端侧面对角部D、H、K、N进行定位，棒21b的前端侧面对角部M、P进行定位，从而能够高精度地将SiC 二极管芯片10a、10b定位于带有导电图案的绝缘基板3并进行焊接。
[0066]接着，图14中，包括所述碳板I在内，将碳板I上载放的全部部件(带有导电图案的绝缘基板3 ;芯片1a?10f、ll ;焊料板9、12 ;第I端子19 ;第2端子14油定位部件7、15、21组成的定位治具100)放入回焊炉22。所述焊料板9、12熔融后冷却固化，将SiC 二极管芯片1a?10d、IGBT芯片11、导电图案6、第I端子19以及第2端子14分别进行焊料接合。此时，由于位于熔融的焊料上的SiC 二极管芯片1a?1d如上所述各有3处被固定，所以不会发生旋转或移动，可精确地进行定位并焊料接合。
[0067]接着，图15中，从回焊炉22中取出所述碳板1、碳板I上搭载的定位治具100、以及被焊接的各部件(带有导电图案的绝缘基板3 ;芯片10(包括1a?1f)、11 ;第I端子19 ;以及第2端子14)。接着，将 所述棒21a从所述贯通孔20中拔出，卸下定位部件7、15。接着，在IGBT芯片11的栅电极焊盘Ila上连接接合线Ilb的一端，并将另一端与电极Ilc连接后完成功率单元201。IGBT芯片11的发射电极Ild与第I端子19进行焊料接合。
[0068]接着，在焊盘电极Ilc上连接作为控制端子的控制销lie，在所述第I端子19上连接第I外部导出端子19a，在第2端子14上连接第2外部导出端子14a。使外部导出端子19a、14a的前端和控制销lie的前端露出，用树脂30封装整体后完成半导体装置200。
[0069]此外，如果预先在所述工序中使用的第I端子19上涂覆焊料，则无需在各芯片10、11的表面上载放焊料板12。此外，在完成所述功率单元201的阶段，实施测试以去除次品后，用树脂封装来完成半导体装置200。由此，可以提高良品率。
[0070]关于SiC 二极管芯片10的定位方法，使用第I定位部件7和作为第3定位部件21的棒21a进行进一步说明。
[0071]在第I端子19的贯通孔20中插入棒21a，将棒21a的前端部与4个SiC 二极管芯片10相向的E处的导电图案6相接触。此时通过将棒21a的前端侧面SiC与SiC 二极管芯片1a的角部D相接触来对SiC 二极管芯片1a进行定位。因此，通过使用第I定位部件7、和作为第3定位部件21的棒21a，从而能够防止SiC 二极管芯片10的位置偏移。
[0072]此外，若SiC 二极管芯片10之间发生接触则熔融的焊料会落在芯片表面，所以将芯片10相对向的边的间隔T隔开0.2mm以上。其中，若间隔过大则死区会变多，所以间隔T在2mm以下较好。优选为0.5mm以上、1.5mm以下。
[0073]本发明中，使用作为第3定位部件21的棒21a对SiC 二极管芯片10进行定位成为关键点，该棒21a插入于第I端子19上形成的贯通孔20中。此外，作为半导体装置200的特征是，在第I端子19上形成有贯通孔20。
[0074]此外，即使在铜基底等散热板上一并焊接带有导电图案的绝缘基板、半导体芯片(SiC 二极管芯片10以及IGBT芯片11)、第I端子19 (铜制引线框架)等的情况下，本发明也有效。
标号说明
[0075]1,1a, Ib 碳板 2，16凹部
3,53带有导电图案的绝缘基板
3a，53a绝缘板
3b，53b 导电箔
3c, 53c 导电图案
7第I定位部件
8,61,71第I开口部
9焊料板
10,10a, 10b，10c，10d，10e，10f，52，81 SiC 二极管芯片
11，51 IGBT 芯片
11a，56栅电极焊盘
11b，57接合线
11c，58焊盘电极
lid,51a发射电极
Ile控制销
12焊料板
13,62,72 第 2 开口部 14，55，75第2端子 14a第2外部导出端子 15第2定位部件 16a凸部 17,73第3开口部 18第4开口部 19，54，74，92 第 I 端子 19a第I外部导出端子 20贯通孔 21a 棒
21第3定位部件22回焊炉30树脂52a阳电极
70，90，100，600 定位治具
91开口部
200半导体装置
201，501 功率单元
500以往的功率半导体模块
【主权项】
1.一种半导体装置，其特征在于，具有: 带有导电图案的绝缘基板； 通过第I接合材料连接于所述导电图案的矩形的第I半导体芯片； 在所述导电图案上与所述第I半导体芯片隔开间隔地配置、通过第2接合材料连接于所述导电图案的矩形的第2半导体芯片；以及 配置于所述第I半导体芯片以及所述第2半导体芯片的上方、通过第3接合材料连接于所述第I半导体芯片、且通过第4接合材料连接于所述第2半导体芯片的端子， 该端子在所述第I半导体芯片与所述第2半导体芯片之间的上方具有贯通孔。2.如权利要求1所述的半导体装置，其特征在于， 所述第I半导体芯片与所述第2半导体芯片相对向的边的间隔为0.2mm以上、2mm以下。3.如权利要求1或2所述的半导体装置，其特征在于， 所述端子是由铜、铜合金、铝、和铝合金中的任一种组成的引线框架。4.如权利要求1或2所述的半导体装置，其特征在于， 所述第I接合材料以及所述第2接合材料是焊料或者钎料。5.一种半导体装置的制造方法，该半导体装置具有: 带有导电图案的绝缘基板； 通过第I接合材料连接于所述导电图案的矩形的第I半导体芯片； 在所述导电图案上与所述第I半导体芯片隔开间隔地配置、通过第2接合材料连接于所述导电图案的矩形的第2半导体芯片；以及 配置于所述第I半导体芯片以及所述第2半导体芯片的上方、通过第3接合材料连接于所述第I半导体芯片、且通过第4接合材料连接于所述第2半导体芯片的端子， 该端子在所述第I半导体芯片与所述第2半导体芯片之间的上方具有贯通孔， 所述制造方法的特征在于，具有如下定位工序: 至少在三处位置对所述第I半导体芯片进行定位； 至少在三处位置对所述第2半导体芯片进行定位； 所述定位位置中的至少一处位置由插入于所述贯通孔中的定位部件来定位。6.如权利要求5所述的半导体装置的制造方法，其特征在于，具有如下定位工序: 对于形成所述第I半导体芯片的一个角的2边、 形成所述第2半导体芯片的不与所述第I半导体芯片相对向一侧的一个角的2边、 所述第I半导体芯片的所述一个角的对角、以及 所述第2半导体芯片的所述一个角的对角进行定位。7.如权利要求5所述的半导体装置的制造方法，其特征在于，具有如下定位工序: 对于所述第I半导体芯片的与所述第2半导体芯片相对向的边的两端上的2个角、 与多个所述角不直接相接的所述第I半导体芯片的边、 所述第2半导体芯片的与所述第I半导体芯片相对向的边的两端上的2个角、以及 所述第2半导体芯片的不与多个所述角直接相接的边进行定位。8.如权利要求5至7的任一项所述的半导体装置的制造方法，其特征在于，依次实施如下工序: 在所述导电图案上依次重叠配置所述第I接合材料、所述第I半导体芯片、所述第3接合材料，且在所述导电图案上依次重叠配置所述第2接合材料、所述第2半导体芯片、所述第4接合材料的第I工序； 在所述第3接合材料以及所述第4接合材料上配置所述端子的第2工序； 所述定位工序；以及 对上述组装成的半导体装置进行回焊处理的回焊工序， 所述定位工序中，在所述端子的贯通孔中插入定位部件，决定所述第I半导体芯片以及所述第2半导体芯片相对于所述端子的相对位置。9.一种定位治具，该定位治具用于制造在基板上以隔开间隔的方式设有矩形的第I半导体芯片和第2半导体芯片的半导体装置，所述定位治具的特征在于，包括: 第I定位部件，该第I定位部件具有可供所述第I半导体芯片以及所述第2半导体芯片插入的开口部，且在所述第I半导体芯片与所述第2半导体芯片之间区域的至少一部分形成有贯通空间； 第2定位部件，该第2定位部件具有可供所述第I半导体芯片以及所述第2半导体芯片插入的开口部，且对在所述第I半导体芯片与所述第2半导体芯片之间的上方处具有宽度比所述贯通空间的宽度更窄的贯通孔的端子进行定位，以使得该端子横跨在所述第I半导体芯片以及所述第2半导体芯片上，且该第2定位部件配置在所述第I定位部件上；以及 第3定位部件，该第3定位部件通过所述贯通孔，插入于所述贯通空间中，对所述第I半导体芯片以及所述第2半导体芯片进行定位。10.如权利要求9所述的定位治具，其特征在于， 所述第I定位部件、所述第2定位部件、以及所述第3定位部件的材质是碳。
【专利摘要】本发明提供可提高各半导体芯片的定位精度的半导体装置，该半导体装置在带有导电图案的绝缘基板与端子之间并联连接有多个小型半导体芯片。本发明还提供这种半导体装置的制造方法、以及在该制造方法中使用的定位治具。本发明的半导体装置具有：带有导电图案的绝缘基板；通过第1接合材料连接于导电图案的矩形的第1半导体芯片；在导电图案上与第1半导体芯片隔开间隔地配置、通过第2接合材料连接于导电图案的矩形的第2半导体芯片；以及配置于第1半导体芯片以及第2半导体芯片的上方、通过第3接合材料连接于第1半导体芯片、且通过第4接合材料连接于第2半导体芯片的端子。该端子在第1半导体芯片与第2半导体芯片之间的上方具有贯通孔。
【IPC分类】H01L21/68, H01L21/50, H01L23/498, H01L21/60
【公开号】CN104900627
【申请号】CN201510069717
【发明人】佐藤宪一郎
【申请人】富士电机株式会社
【公开日】2015年9月9日
【申请日】2015年2月10日
【公告号】DE102015202256A1, US20150255444
【技术领域】
[0001]本发明涉及一种用于功率半导体模块等制造的定位治具、使用该定位治具制造的半导体装置及该半导体装置的制造方法。
【背景技术】
[0002]图16是以往功率半导体模块500的主要部位结构图。图16(a)是俯视图，图16(b)是从图16(a)箭头A看到的侧视图。此图是表示作为树脂壳体内结构的中间组装品的图。
[0003]此功率半导体模块500具有:DCB (Direct Copper Bonding:直接铜接合)等带有导电图案的绝缘基板53 ;焊接在此带有导电图案的绝缘基板53的导电图案53c上的IGBT芯片51以及Si 二极管芯片52 ;焊接在IGBT芯片51以及Si 二极管芯片52上的第I端子54 ;以及焊接在导电图案53c上的第2端子55。该功率半导体模块500还具有一端连接于IGBT芯片51的栅电极焊盘56的接合线57、以及与接合线57的另一端连接的焊盘电极58。虽未图示，但功率半导体模块500还具有与第I端子54和第2端子55相连接的外部导出端子、以及焊接在焊盘电极58上的控制销。此外，功率半导体模块500还具有使外部导出端子和控制销前端露出以封装整体的树脂壳体。第I端子54通过焊料连接于IGBT芯片51以及Si 二极管52的表面，第2端子55通过焊料连接于导电图案53c。IGBT芯片51以及Si 二极管芯片52的表面以及背面成为由第I端子54和导电图案53c夹住的结构。
[0004]在制造搭载有所述IGBT芯片51、Si 二极管芯片52的功率半导体模块500时，首先组装中间组装品(以后称为功率单元501)，该中间组装品中，将IGBT芯片51以及Si 二极管芯片52的背面焊接于带有导电图案的绝缘基板53，将例如由铜引线框架组成的第I端子54焊接于IGBT芯片51的发射电极51a以及Si 二极管芯片52的阳极电极52a，进一步将第2端子55焊接于带有导体图案的绝缘基板53。通过测试该功率单元501 (静特性、动特性等)，从而提高功率半导体模块500完成后的良品率。所述带有导电图案的绝缘基板53由绝缘板53a、背面的导电膜53b、表面的导电图案53c构成。
[0005]图17是组装图16的功率半导体模块500时的定位治具600的主要部位俯视图。在组装构成功率半导体模块500的功率单元501时，对于每个功率半导体模块500都使用专用的定位治具600组装IGBT芯片51、Si 二极管芯片52、用于焊接IGBT芯片51以及Si二极管芯片52的未图示的焊料板、第I端子54、第2端子55等各构成部件。通过使用此专用的定位治具600，从而防止各构成部件的位置偏移。
[0006]定位治具600形成有IGBT芯片51、Si 二极管芯片52、对用于IGBT芯片51以及Si 二极管芯片52焊接的未图示的焊料板等进行定位用的第I开口部61以及对第2端子55进行定位的第2开口部62。第I开口部61配置有3个，第2开口部62配置有2个。此夕卜，此处，用于对第I端子54进行定位的定位治具与芯片的定位没有关系，所以省略说明。
[0007]通过对第I开口部61的4个角部固定相对应的IGBT芯片51以及Si 二极管芯片52的角部A、B、C、D，从而防止芯片的位置偏移。
[0008]若以不使用此定位治具600的方法进行焊接，使得IGBT芯片51以及Si 二极管芯片52从规定的位置发生偏移，则例如，无法进行之后的第I端子54的焊接，从而无法制造功率半导体模块500。此外，即使完成了焊接，由于位置偏移也很难获得所设计的性能(通电能力、热阻等)。
[0009]此外，若位置偏移变大而使得相邻的芯片之间发生接触，则焊接时熔融的焊料会落在芯片表面，从而产生耐压性能降低的情况。
[0010]此外，作为组装功率半导体模块时使用定位治具的示例，有如下所示的专利文献。
[0011]专利文献I中揭示了如下半导体装置:在带有导电图案的绝缘基板的导电图案上形成载放半导体芯片的第I凹部，使连接于导电图案的定位用外部端子贯通于带有柱销的印刷基板的贯通孔中，通过将柱销的前端定位于半导体芯片的栅极焊盘以及发射电极焊盘上，从而以低成本大幅提高所述柱销与所述焊盘的对准精度。还揭示了如下半导体装置:在带有导电图案的绝缘基板的导电图案上形成第I凹部，在此第I凹部载放焊料和半导体芯片，在第4凹部搭载焊料，将连接于带有柱销的印刷基板的2根专用的定位用销插入导电图案的第4凹部来进行定位。
[0012]此外，专利文献2揭示了如下封装用治具:此封装用治具在印刷基板上安装BGA(球栅阵列)封装件时使用，该BGA(球栅阵列)的下表面具有多个用于电气连接的带有焊料球的焊盘，且此安装用治具包含可以限制BGA封装件的外围的主要部位的框体，以使得在限制与安装方向相垂直的面方向的移动的同时，在安装方向上可动，且在该框体上设置有可以与设置于印刷基板上的定位孔相嵌合的销。通过采用此结构，从而可实现如下安装用治具:可以通过手工作业低价简单且高精度地安装BGA封装件，而无需对BGA封装件自身进行干预。即，专利文献2中揭示了一种具有可以与设置于印刷基板上的定位孔嵌合的销的框体。
[0013]此外，专利文献3中揭示了具有如下的第I治具和第2治具的定位治具。
[0014]第I治具具有可供焊料片以及半导体元件插入的定位孔(开口部)，且配置于电路基板以使得该定位孔与金属电路相对应。第2治具能在定位孔中进行插拔，并且具有加压面，该加压面在插入定位孔内的状态下与金属电路相对向配置且将焊料片上的半导体元件向电路基板侧进行加压。而且，第2治具由定位孔的壁面进行定位，以使得在将第2治具插入定位孔时加压面配置于金属电路的相对向位置。
现有技术文献专利文献
[0015]专利文献1:日本专利特开2012-129336号公报图10、0087段落?0090段落专利文献2:日本专利特开平11-177204号公报
专利文献3:日本专利特开2007-194477号公报
【发明内容】
发明所要解决的技术问题
[0016]近年来，作为下一代的功率半导体元件，开始使用应用了碳化硅(以下记为SiC)的SiC 二极管。但是，由于SiC基板相对于以往的硅制基板价格更高，因SiC基板缺陷而会导致良品率降低等理由，SiC 二极管与以往的Si 二极管相比，小型芯片(例如、3mm □等)的生产成为主流。这是因为，大型芯片由于容易受到结晶缺陷的影响而导致良品率降低，芯片价格变高。因此，在将Si 二极管芯片替换成SiC 二极管芯片时，对应于I个Si 二极管芯片的SiC 二极管芯片的个数变为多个(例如，6个等)。因此，需要将多个小型SiC 二极管芯片并联连接。
[0017]图18是具有与小型SiC 二极管芯片81的个数相对应的多个(此处为6个)第I开口部71的定位治具70的结构图，图18(a)是与图17相当的俯视图，图18 (b)是图18(a)的F部的放大图。
[0018]该定位治具70具有3组用于6个SiC 二极管芯片81定位的6个第I开口部71、3组用于IGBT芯片51定位的I个第2开口部72、以及2个用于第2端子75定位的第3开口部73。如上所述，对于与芯片定位无关的第I端子的定位治具省略说明。若使用该定位治具70，则SiC 二极管芯片81的4边被第I开口部71的侧壁包围，且4个角部对应于第I开口部71的4个角部，对SiC 二极管芯片81进行定位。
[0019]但是，若使用该定位治具70，在6个SiC 二极管芯片81的上表面上一并通过焊料连接第I端子74，则在焊接结束后，会发生被第I端子74阻碍而无法卸下定位治具70的不佳情况。
[0020]图19是不被第I端子92阻碍而可卸下的定位治具90的主要部位俯视图。图19是与图18(b)相当的图。定位治具90使开口部91配置在第I端子92的整个正下方区域。即，使得定位治具90的任一部分都不位于第I端子92之下。若使用该定位治具90，则在第I端子92焊接后，能够不被第I端子92阻碍而卸下定位治具90。
[0021]但是，如定位治具70那样，不在SiC 二极管芯片81的全部4个角(角部A、B、C、D)进行定位，在3个角(角部A、B、C)进行定位，角部D不进行定位。因此，还会发生如下情况:如虚线所示的SiC 二极管芯片81那样，位于熔融焊料上的SiC 二极管芯片81会发生移动而与相邻的SiC 二极管芯片81相接触。如果SiC 二极管芯片81相互之间发生接触，则会发生熔融的焊料落在SiC 二极管芯片81的表面侧从而导致耐压性能下降的不佳情况。由此，由于不对SiC 二极管芯片81的角部D进行，从而焊接时会发生芯片的位置偏移，使得高精度的定位变得困难。
[0022]此外，在专利文献I?3中，并没有记载将多个小型半导体芯片通过接合材料与带有导电图案的绝缘基板和端子两者同时连接的结构的半导体装置。
[0023]本发明的目的在于，解决上述课题，提供一种提高各半导体芯片的定位精度的半导体装置、半导体装置的制造 方法以及用于其制造的定位治具，该半导体装置中，将多个小型半导体芯片并联连接于具有导电图案的绝缘基板与端子之间。
解决技术问题所采用的技术方案
[0024]为了达到所述目的，本发明的半导体装置具有:带有导电图案的绝缘基板；通过第I接合材料连接于所述导电图案的矩形的第I半导体芯片；在所述导电图案上与所述第I半导体芯片隔开间隔地配置且通过第2接合材料连接于所述导电图案的矩形的第2半导体芯片；以及配置于所述第I半导体芯片以及所述第2半导体芯片的上方且通过第3接合材料以及第4接合材料分别连接于所述第I半导体芯片以及第2半导体芯片的端子，该端子在所述第I半导体芯片与所述第2半导体芯片之间的上方具有贯通孔。
[0025]通过此构成，因为能够通过贯通孔插入与第I半导体芯片与第2半导体芯片相接触的定位治具，所以可以高精度地确定第I半导体芯片与第2半导体芯片的位置。 此外，在本发明的所述半导体装置中，优选为所述第I半导体芯片与所述第2半导体芯片相对向的边的间隔为0.2mm以上、2mm以下。
[0026]通过此结构，能够抑制第I接合材料与第2接合材料的融合。若此间隔小于0.2mm,则第I接合材料与第2接合材料容易发生融合，若大于2_则会产生半导体装置的尺寸变大的弊端。
此外，本发明的所述半导体装置中，所述端子优选为铜、铜合金、铝、和铝合金中任一种所组成的引线框架。
[0027]通过此结构，能够利用在外侧连接有多个端子的I个引线框架来形成，通过利用各所述接合材料来固定端子之后进行切断从而形成各端子。由此，可以将端子的处理简单化。
此外，本发明的所述半导体装置中，所述第I接合材料以及所述第2接合材料优选为焊料或者钎料。
[0028]通过此结构，可以通过回焊炉一并进行接合。
此外，本发明的半导体装置的制造方法中，该半导体装置具有:带有导电图案的绝缘基板；通过第I接合材料连接于所述导电图案的矩形的第I半导体芯片；在所述导电图案上与所述第I半导体芯片隔开间隔地配置、通过第2接合材料连接于所述导电图案的矩形的第2半导体芯片；以及配置于所述第I半导体芯片以及所述第2半导体芯片的上方、通过第3接合材料连接于所述第I半导体芯片、且通过第4接合材料连接于所述第2半导体芯片的端子，该端子在所述第I半导体芯片与所述第2半导体芯片之间的上方具有贯通孔，所述制造方法具有如下定位工序:至少在3处对所述第I半导体芯片进行定位；至少在3处对所述第2半导体芯片进行定位；以及所述定位位置中的至少一处位置由插入于所述贯通孔中的定位部件来定位。
通过此结构，能够提高半导体芯片的定位精度。
此外，本发明的半导体装置的制造方法中，具有如下定位工序:对于形成所述第I半导体芯片的一个角的2边；形成所述第2半导体芯片的不与所述第I半导体芯片相对向一侧的一个角的2边；所述第I半导体芯片的所述一个角的对角；以及所述第2半导体芯片的所述一个角的对角进行定位。
通过此结构，因为第I半导体芯片以及第2半导体芯片分别由2边和I个角进行定位，因此可以固定半导体芯片。
此外，其他的本发明的半导体装置的制造方法中，也可具有如下定位工序:对于所述第I半导体芯片的与所述第2半导体芯片相对向的边的两端上的2个角；所述第I半导体芯片的不与多个所述角直接相接的边；所述第2半导体芯片的与所述第I半导体芯片相对向的边的两端上的2个角；以及所述第2半导体芯片的不与多个所述角直接相接的边进行定位。
通过此结构，因为第I半导体芯片以及第2半导体芯片分别由I边和2个角进行定位，因此可以固定半导体芯片。
此外，本发明的所述半导体装置的制造方法中，也可依次实施如下工序:在所述导电图案上依次重叠配置所述第I接合材料、所述第I半导体芯片、所述第3接合材料，且在所述导电图案上依次重叠配置所述第2接合材料、所述第2半导体芯片、所述第4接合材料的第I工序；在所述第3接合材料以及所述第4接合材料上配置所述端子的第2工序；所述定位工序；以及对上述组装成的半导体装置进行回焊处理的工序，所述定位工序中，在所述端子的贯通孔中插入定位部件，决定所述第I半导体芯片以及所述第2半导体芯片相对于所述端子的相对位置。
[0029]通过此构成，即使半导体芯片的位置发生偏移，若定位部件插入贯通孔，则定位部件也可使半导体芯片移动至正确位置。
此外，本发明的定位治具用于制造在基板上以隔开间隔的方式设有矩形的第I半导体芯片和第2半导体芯片的半导体装置，所述定位治具包括:第I定位部件，该第I定位部件具有可供所述第I半导体芯片以及所述第2半导体芯片插入的开口部，且在所述第I半导体芯片与所述第2半导体芯片之间区域的至少一部分形成有贯通空间；第2定位部件，该第2定位部件配置于所述第I定位部件上，且对在所述第I半导体芯片与所述第2半导体芯片之间的上方处具有宽度比所述贯通空间的宽度更窄的贯通孔的端子进行定位，以使得所述端子横跨在所述第I半导体芯片以及第2半导体芯片上；第3定位部件，该第3定位部件通过所述贯通孔，插入所述第I定位部件的所述空间。
[0030]通过此构成，因为端子比第I定位部件的空间更小，所以将端子与半导体芯片接合后，能够取出第I定位部件。
此外，本发明的所述定位治具中，所述第I定位部件、所述第2定位部件、以及所述第3定位部件的材质优选为碳。
[0031]通过此构成，因为碳与焊料或钎料这样的接合部件较难接合，所以能够防止定位治具与接合部件发生接合。
发明的效果
[0032]根据本发明，在带有导电图案的绝缘基板与端子之间并联连接有多个小型半导体芯片的半导体装置中，通过使用作为第3定位部件的棒，对并非由第I定位部件定位的半导体芯片的角部进行定位，从而能够以高精度将半导体芯片定位于带有导电图案的绝缘基板。
【附图说明】
[0033]图1是本发明所涉及的第I实施例的定位治具100的整体的主要部位俯视图。
图2是图1的剖视图，图2(a)是以图1的X-X线切断的主要部位剖视图，图2(b)是以图2(a)的Yl-Yl线切断的主要部位剖视图，图2(c)是以图1的Y2-Y2线切断的主要部位剖视图。
图3是第I定位部件7的结构图，图3(a)是主要部位俯视图，图3(b)是以图3(a)的X-X线切断的主要部位剖视图，图3(c)是以图3(a)的Y-Y线切断的主要部位剖视图。
图4是第2定位部件15的结构，图4(a)是主要部位俯视图，图4(b)是以图4(a)的X-X线切断的主要部位剖视图。图4(c)是以图4(a)的Y-Y线切断的主要部位剖视图。
图5是第3定位部件21的结构，图5(a)是主要部位俯视图，图5 (b)是以图5(a)的X-X线切断的主要部位剖视图。
图6是表示使用作为第3定位部件21的棒21a、对SiC 二极管芯片1a?1d进行定位的情况的说明图。 图7是说明棒21a形状的图。
图8是本发明所涉及的第2实施例的半导体装置200的结构图，图8(a)是整体的主要部位俯视图，图8(b)是从图8(a)的G方向上看到的主要部位侧视图。
图9是本发明所涉及的第3实施例的半导体装置的制造方法的工序图。图9(a)是整体的主要部位俯视图，图9(b)是以图9(a)的X-X线切断的主要部位剖视图。
图10是接着图9的、本发明所涉及的第3实施例的半导体装置的制造工序图。图10 (a)是整体的主要部位俯视图，图10(b)是以图10(a)的X-X线切断的主要部位剖视图。
图11是接着图10的、本发明所涉及的第3实施例的半导体装置的制造工程图。图11(a)是整体的主要部位俯视图，图11(b)是以图11(a)的X_X线切断的主要部位剖视图。
图12是接着图11的、本发明所涉及的第3实施例的半导体装置的制造工序图。图12(a)是整体的主要部位俯视图，图12(b)是以图12(a)的X_X线切断的主要部位剖视图。
图13是接着图12的、本发明所涉及的第3实施例的半导体装置的制造工序图。图13(a)是整体的主要部位俯视图，图13(b)是以图13(a)的X_X线切断的主要部位剖视图。
图14是接着图13的、本发明所涉及的第3实施例的半导体装置的制造工序图。图14(a)是整体的主要部位俯视图，图14(b)是以图14(a)的X_X线切断的主要部位剖视图。
图15是接着图14的、本发明所涉及的第3实施例的半导体装置的制造工序图。图15(a)是整体的主要部位俯视图，图15(b)是从图15(a)的G方向看到的主要部位侧视图。
图16是以往功率半导体模块500的主要部位结构图，图16(a)是俯视图，图16(b)是从图16(a)的箭头A看到的侧视图。
图17是组装图16的功率半导体模块500时的定位治具600的主要部位俯视图。
图18是具有与小型的SiC 二极管芯片81的个数相对应的多个(此处为6个)第I开口部71的定位治具70的结构图，图18(a)是与图17 相当的俯视图，图18(b)是图18(a)的F部的放大图。
图19是不被第I端子92阻碍而可卸下的定位治具90的主要部位俯视图。
【具体实施方式】
[0034]利用如下的实施例对实施方式进行说明。此外，本实施例的说明中，在记载为某部件与其他部件发生接触的情况下，即使某部件与其他部件之间存在容许的尺寸公差的间隙，也包含在接触的范畴中。本发明并不限定于下述的实施方式，在不变更其要旨的范围内，可适当变形进行实施。
实施例1
[0035]实施例1中说明的本发明的定位治具用于制造在基板上以隔开间隔的方式设有矩形的第I半导体芯片和第2半导体芯片的半导体装置，所述定位治具包括:第I定位部件，该第I定位部件具有可供所述第I半导体芯片以及所述第2半导体芯片插入的开口部，且在所述第I半导体芯片与所述第2半导体芯片之间区域的至少一部分形成有贯通空间；第2定位部件，该第2定位部件具有可供所述第I半导体芯片以及第2半导体芯片插入的开口部，且对在所述第I半导体芯片与所述第2半导体芯片之间的上方处具有宽度比所述贯通空间的宽度更窄的贯通孔的端子进行定位，以使得所述端子横跨在所述第I半导体芯片以及第2半导体芯片上，且该第2定位部件配置于所述第I定位部件上；第3定位部件，该第3定位部件通过所述贯通孔，插入所述贯通空间以对所述第I半导体芯片以及所述第2半导体芯片进行定位。
[0036]图1是本发明所涉及的第I实施例的定位治具100的整体的主要部位俯视图。用虚线表示第I端子、SiC 二极管芯片。
[0037]图2是图1的剖视图。图2(a)是以图1的X_X线切断的主要部位剖视图，图2 (b)是以图1的Yl-Yl线切断的主要部位剖视图，图2(c)是以图1的Y2-Y2线切断的主要部位剖视图。
[0038]图1以及图2所示的定位治具100具有3个定位部件7、15、21。第I定位部件7用于背面通过焊料与导电图案6(在图1、2中未图示，而在图8中示出。)连接的SiC 二极管芯片10、IGBT芯片11、第2端子14的定位。第I定位部件7也用于焊料板9、12的定位。第2定位部件15用于通过焊料与SiC 二极管芯片10以及IGBT芯片11的表面连接的第I端子19的定位。接着关于各部件7、15、21进行说明。
[0039]图3是第I定位部件7的结构图。图3 (a)是主要部位俯视图，图3 (b)是以图3(a)的X-X线切断的主要部位剖视图，图3(c)是以图3(a)的Y-Y线切断的主要部位剖视图。
[0040]第I定位部件7是对SiC 二极管芯片10、IGBT芯片11以及第2端子14进行定位的部件，是将6个SiC 二极管芯片10和I个IGBT芯片11作为一组并对3组同时进行定位的部件。
[0041]第I定位部件7采用如下结构:在碳板Ia上具有对6个SiC 二极管芯片10和I个IGBT芯片11进行定位的I个第I开口部8、以及与导电图案6连接的第2端子14定位用的第2开口部13。第I开口部8例如3个平行隔开地配置。此第I开口部8中，如图6所示能够对SiC 二极管芯片1a的3个角部A、B、C进行定位，但缺少对剩下的一处角部D进行定位的部分。此外，如图6所示能够对SiC 二极管芯片1c的2个角部J、L进行定位，但缺少对剩下的2处角部K、M进行定位的部分。因此，如果照这样的话，SiC 二极管芯片10的定位变得不完全。如果以此状态焊接，则位于熔融的焊料上，SiC 二极管芯片10会发生旋转或者移动，会发生与相邻的SiC 二极管芯片10接触的情况。这样，熔融的焊料会落在SiC 二极管芯片10的表面，导致SiC 二极管芯片10的耐压性能劣化，从而使半导体装置成为次品。
[0042]此外，图3(a)的凹部16与第2定位部件15的用于定位的凸部16a嵌合。第3定位部件21是对SiC 二极管芯片10的角进行定位的部件。插入形成于图4的第I端子19的贯通孔20中。
[0043]图4是第2定位部件15的结构。图4(a)是主要部位俯视图，图4(b)是以图4(a)的X-X线切断的主要部位剖视图。图4(C)是以图4(a)的Y-Y线切断的主要部位剖视图。第2定位部件15采用如下结构:在碳板Ib上具有对第I端子19进行定位的第3开口部17、以及对第2端子14进行定位的第4开口部18。第4开口部18的尺寸比第2开口部13的尺寸稍大，第2开口部13的尺寸比第2端子14的尺寸稍大。在第I开口部8上配置第3开口部17，由第3开口部17对第I开口部19进行定位。
[0044]图5是第3定位部件21的结构。图5(a)是主要部位俯视图，图5(b)是以图5(a)的X-X线切断的主要部位剖视图。
[0045]第3定位部件21是与第I定位部件7 —起对SiC 二极管芯片10进行定位的部件。第3定位部件21例如可以使用圆柱的棒21a。
[0046]图6是表示使用作为第3定位部件21的棒21a对SiC二极管芯片10进行定位的情况的说明图。如图6所示，棒21a的前端部与4个SiC 二极管芯片10a、10b、10c、1d相向的E处的导电图案6接触。此时，SiC 二极管芯片1a中，SiC 二极管芯片1a的连接角部A-B的边、以及连接角部A-C的边与第I定位部件7接触，SiC 二极管芯片1a的角部D与棒21a的前端侧面接触。此外，SiC 二极管芯片1b中，SiC 二极管芯片1b的连接角部F-G的边、以及连接角部G-1的边与第I定位部件7接触，SiC 二极管芯片1b的角部H与棒21a的前端侧面接触。此外，SiC 二极管芯片1c中，SiC 二极管芯片1c的连接角部J-L的边与第I定位部件7接触，SiC 二极管芯片1c的角部K与棒21a的前端侧面接触，SiC 二极管芯片1c的角部M与棒21b的前端侧面接触。此外，SiC 二极管芯片1d中，SiC二极管芯片1d的连接角部O-Q的边与第I定位部件7接触，SiC 二极管芯片1d的角部N与棒21a的前端侧面接触，SiC 二极管芯片1d的角部P与棒21b的前端侧面接触。(其中，图中为了方便而分开示出)棒21a的前端侧面对角部D、H、K、N进行定位，棒21b的前端侧面对角部M、P进行定位，从而能够高精度地将SiC 二极管芯片10a、10b定位在带有导电图案的绝缘基板3上。其结果是，能够防止焊接时发生的SiC 二极管芯片10的旋转、移动。此外，图6中，与半导体芯片1a?1d的角相对向的第I定位部件7的内侧的角形成为直角，但在第I定位部件7的内侧的角难以加工为直角时，优选为预先将此部分用电钻削除。因为半导体芯片1a?1d的角与相对向的第I定位部件7的内侧的角不接触，所以，能够不被第I定位部件7的内侧的角的加工精度所影响，能够简单地制造第I定位部件7。
[0047]图7是说明棒21a的其他形状的图。图7 (a)是剖面形状为多边形时的图。图7 (b)是剖面形状为十字形时的图。图7(C)是前端为锥形时的图。供图7(a)以及图7(b)的棒插入的第I端子19的贯通孔20的平面形状设置为与棒21a的剖面形状相似的形状。通过设置为所述图7(b)所示的十字形，从而与圆形、多边形的情况相比，SiC 二极管10可在棒21a前端部的侧面更精确地定位，能够防止焊接时包括芯片旋转的位置偏移。
[0048]此外，如图7 (C)所示若将棒21a的前端部设置为锥形，则容易插入贯通孔20，因此较好。
[0049]如上所述，通过使用由第I定位部件7、第2定位部件15、第3定位部件21构成的定位治具100、以及在第I端子19上形成的贯通孔20，从而能够高精度地将多个小型SiC二极管芯片10定位于导电图案6以及第I端子19，能够用回焊炉对这些组装体进行焊接。
实施例2
[0050]实施例2中说明的本发明的半导体装置包括:带有导电图案的绝缘基板；通过第I接合材料连接于所述导电图案的矩形的第I半导体芯片；在所述导电图案上与所述第I半导体芯片隔开间隔地配置、通过第2接合材料连接于所述导电图案的矩形的第2半导体芯片；以及配置于所述第I半导体芯片以及所述第2半导体芯片的上方、通过第3接合材料连接于所述第I半导体芯片、且通过第4接合材料连接于所述第2半导体芯片的端子，该端子在所述第I半导体芯片与所述第2半导体芯片之间的上方具有贯通孔。
[0051]图8是本发明所涉及的第2实施例的半导体装置200的结构图，图8 (a)是整体的主要部位俯视图，图8(b)是从图8(a)的G方向上看到的主要部位侧视图。此图是功率单元201的结构图。
[0052]此半导体装置200具有:带有导电图案的绝缘基板3，该绝缘基板3在绝缘板3a的背面形成有导电膜3b、在表面形成有导电图案3c ;以未图示的焊料等接合材料连接于导电图案3c上的3组6个SiC 二极管芯片10及I个IGBT芯片11 ;以及以未图示的焊料等接合材料连接于6个SiC 二极管芯片10及I个IGBT芯片11的表面的第I端子19。本发明是对相邻的半导体芯片的位置进行固定的发明，不限定于半导体芯片的种类。实施例2中，上述第I半导体芯片以及上述第2半导体芯片指的是相邻的SiC 二极管芯片10。
[0053]此外，功率单元2 01中，平行配置3列第I端子19，该第I端子19连接于所述6个SiC 二极管芯片10以及I个IGBT芯片11，将第2端子14通过焊料连接于导电图案3c。此夕卜，功率单元201中，通过接合线11b，将IGBT芯片11的栅电极焊盘Ila与焊盘电极Ilc之间连接。由此，来制造功率单元201。半导体装置200中，用导体连接此功率单元201的3个第I端子19，二极管(作为续流二极管)与IGBT进行逆并联连接来制造。
[0054]半导体装置200中，在所述焊盘电极Ilc上连接作为控制端子的控制销He，在所述第I端子19上连接第I外部导出端子19a，在所述第2端子14上连接第2外部导出端子14a，使此控制销lie的前端、第I外部导出端子Ila的前端以及第2外部导出端子14a的前端分别露出，用树脂30封装整体后完成。
[0055]此外，将所述功率单元201以纵3个、横2个的3X2进行配置，在第I端子上分别连接第I外部导出端子19a，在第2端子上分别连接第2外部导出端子14a。若使这些外部导出端子19a、14a的前端和所述控制销lie的前端露出后用树脂30封装，则制成具有内置在一个树脂30的壳体中的6个独立的功率单元的半导体装置200。
[0056]使用多个上述半导体装置200，能够构成逆变器电路等各种电路。例如，在上下排列功率单元201，通过将上面的功率单元201的各第I端子19与下面的功率单元201的各第2端子14用导体进行连接，从而构成上下功率单元201串联连接的逆变器电路的I个相。将其排列3列以成为3相，在将上面的功率单元201的各第I端子19与下面的功率单元201的各第2端子14相连接的各导体上，分别连接外部导出端子。于是，各个外部导出端子作为U、V、W相的各端子引出。然后，若将上面的功率单元201的第I端子19全都连接于与上述不同的其他外部导出端子，则引出N端子。此外，若将下面的功率单元201的第2端子14全都连接于与上述不同的其他外部导出端子，则引出P端子。由此，成为构成3相的逆变器电路的半导体装置。
[0057]本发明的半导体装置200中，在所述3个并排设置的第I端子19上形成供棒21a插入的贯通孔20，该棒21a是用于SiC 二极管芯片10定位的第3定位部件21。此贯通孔20如图6所示，配置于4个SiC 二极管芯片10的角相向的E处的正上方。
实施例3
[0058]实施例3中说明的本发明的半导体装置的制造方法中，该半导体装置具有:带有导电图案的绝缘基板；通过第I接合材料连接于所述导电图案的矩形的第I半导体芯片；在所述导电图案上与所述第I半导体芯片隔开间隔地配置、通过第2接合材料连接于所述导电图案的矩形的第2半导体芯片；以及配置于所述第I半导体芯片以及所述第2半导体芯片的上方、通过第3接合材料连接于所述第I半导体芯片、且通过第4接合材料连接于所述第2半导体芯片的端子，该端子在所述第I半导体芯片与所述第2半导体芯片之间的上方具有贯通孔，所述制造方法具有如下定位工序:至少在3处对所述第I半导体芯片进行定位；至少在3处对所述第2半导体芯片进行定位；以及所述定位位置中的至少一处位置由插入于所述贯通孔中的定位部件来定位。
更具体而言，本发明的半导体装置的制造方法中包含如下的2个方式。
第I方式是，在上述的本发明的定位工序中，具有如下定位工序:对于形成所述第I半导体芯片的一个角的2边；形成所述第2半导体芯片的不与所述第I半导体芯片相对向一侧的一个角的2边；所述第I半导体芯片的所述一个角的对角；以及所述第2半导体芯片的所述一个角的对角进行定位。
[0059]此外，第2方式是，在上述的本发明的定位工序中，具有如下定位工序:对于所述第I半导体芯片的与所述第2半导体芯片相对向的边的两端上的2个角；所述第I半导体芯片的不与多个所述角直接相接的边；所述第2半导体芯片的与所述第I半导体芯片相对向的边的两端上的2个角；以及所述第2半导体芯片的不与多个所述角直接相接的边进行定位。
图6是表示使用作为第3定位部件21的棒21a对多个SiC 二极管芯片10进行定位的情况的说明图。
[0060]此外，图9?图15是表示本发明所涉及的第3实施例的半导体装置的制造方法的图，是按工序顺序示出的制造工序图。图9(a)、图10(a)、图11(a)、图12(a)、图13(a)、图14(a)以及图15(a)是主要部位俯视图。图9 (b)、图10 (b)、图11 (b)、图12(b)、图13(b)、图14(b)分别是以图9(a)、图10(a)、图11(a)、图12(a)、图13(a)以及图14(a)的各X-X线切断的主要部位剖视图。图15(b)是从图15(a)的G方向看到的主要部位侧视图。这些工序是到中间组装部件(功率单元)为止的制造工序。
[0061]首先，图9(a)、图9(b)中，在碳板I的凹部2依次载放带有导电图案的绝缘基板3以及第I定位部件7。以下进行具体说明。碳板I比带有导电图案的绝缘基板3的面积更大。凹部2的深度在第I定位部件7的厚度以及第2定位部件15的厚度的合计厚度以上。凹部2的壁面引导第I定位部件7以及第2定位部件15的位置。带有导电图案的绝缘基板3由绝缘板3a ;设在绝缘板3a的背面侧的导电膜3b ;以及设在导电板3a的表面侧的导电图案3c构成。第I定位部件7的定位通过与碳板I的所述凹部2嵌合来进行。此外，在第I定位部件7上形成有用于与第2定位部件15进行定位的圆形的凹部16。由于凹部16以及凸部16a配置在第I定位部件7以及第2定位部件15的并非旋转对称的位置上，所以无法在将第2定位部件15相对于第I定位部件7旋转180度的状态下设置。
[0062]接着，在图10中，在所述第I定位部件7的配置SiC 二极管芯片10的第I开口部8的部分上，依次层叠焊料板9、SiC 二极管芯片10、焊料板12。在所述第I定位部件7的配置IGBTll的第I开口部8的部分上，依次层叠焊料板9、IGBT芯片11、焊料板12。此外，在第2开口部13载放焊料板9以及第2端子14。
[0063]接着，在图11中，所述第2定位部件15插入所述碳板I的凹部2且载放在所述第I定位部件7上。此时在第2定位部件15的底面上形成的圆柱状的凸部16a与第I定位部件7的圆形的凹部16嵌合。第2定位部件15的定位通过碳板I的凹部2和第I定位部件7的凹部16以及第2定位部件15的凸部16a来进行。此第2定位部件15具有第3开口部17以及第4开口部18。第3开口部17的宽度设定为对第I端子19进行定位的宽度。第4开口部18的宽度比第2开口部13的宽度更大，以使得不与已载放的第2端子14相接触。
[0064]接着，图12中，第I端子19经由所述第2定位部件15的平行排列的3个第3开口部17，载放在配置于第I定位部件7的第I开口部8内的焊料板12上。
[0065]接着，图13中，作为第3定位部件21的棒21a插入形成于第I端子19的贯通孔20中。于是，如图6所示，棒21a的前端部与4个SiC 二极管芯片10a、10b、10c、1d相向的E处的导电图案6接触。此时，SiC 二极管芯片1a中，SiC 二极管芯片1a的连接角部A-B的边、以及连接角部A-C的边与第I定位部件7接触，SiC 二极管芯片1a的角部D与棒21a的前端侧面接触。此外，SiC 二极管芯片1b中，SiC 二极管芯片1b的连接角部F-G的边、以及连接角部G-1的边与第I定位部件7接触，SiC 二极管芯片1b的角部H与棒21a的前端侧面接触。此外，SiC 二极管芯片1c中，SiC 二极管芯片1c的连接角部J-L的边与第I定位部件7接触，SiC 二极管芯片1c的角部K与棒21a的前端侧面接触，SiC 二极管芯片1c的角部M与棒21b的前端侧面接触。此外，SiC 二极管芯片1d中，SiC 二极管芯片1d的连接角部O-Q的边与第I定位部件7接触，SiC 二极管芯片1d的角部N与棒21a的前端侧面接触，SiC 二极管芯片1d的角部P与棒21b的前端侧面接触。(其中，图6中为了方便而分开示出)棒21a的前端侧面对角部D、H、K、N进行定位，棒21b的前端侧面对角部M、P进行定位，从而能够高精度地将SiC 二极管芯片10a、10b定位于带有导电图案的绝缘基板3并进行焊接。
[0066]接着，图14中，包括所述碳板I在内，将碳板I上载放的全部部件(带有导电图案的绝缘基板3 ;芯片1a?10f、ll ;焊料板9、12 ;第I端子19 ;第2端子14油定位部件7、15、21组成的定位治具100)放入回焊炉22。所述焊料板9、12熔融后冷却固化，将SiC 二极管芯片1a?10d、IGBT芯片11、导电图案6、第I端子19以及第2端子14分别进行焊料接合。此时，由于位于熔融的焊料上的SiC 二极管芯片1a?1d如上所述各有3处被固定，所以不会发生旋转或移动，可精确地进行定位并焊料接合。
[0067]接着，图15中，从回焊炉22中取出所述碳板1、碳板I上搭载的定位治具100、以及被焊接的各部件(带有导电图案的绝缘基板3 ;芯片10(包括1a?1f)、11 ;第I端子19 ;以及第2端子14)。接着，将 所述棒21a从所述贯通孔20中拔出，卸下定位部件7、15。接着，在IGBT芯片11的栅电极焊盘Ila上连接接合线Ilb的一端，并将另一端与电极Ilc连接后完成功率单元201。IGBT芯片11的发射电极Ild与第I端子19进行焊料接合。
[0068]接着，在焊盘电极Ilc上连接作为控制端子的控制销lie，在所述第I端子19上连接第I外部导出端子19a，在第2端子14上连接第2外部导出端子14a。使外部导出端子19a、14a的前端和控制销lie的前端露出，用树脂30封装整体后完成半导体装置200。
[0069]此外，如果预先在所述工序中使用的第I端子19上涂覆焊料，则无需在各芯片10、11的表面上载放焊料板12。此外，在完成所述功率单元201的阶段，实施测试以去除次品后，用树脂封装来完成半导体装置200。由此，可以提高良品率。
[0070]关于SiC 二极管芯片10的定位方法，使用第I定位部件7和作为第3定位部件21的棒21a进行进一步说明。
[0071]在第I端子19的贯通孔20中插入棒21a，将棒21a的前端部与4个SiC 二极管芯片10相向的E处的导电图案6相接触。此时通过将棒21a的前端侧面SiC与SiC 二极管芯片1a的角部D相接触来对SiC 二极管芯片1a进行定位。因此，通过使用第I定位部件7、和作为第3定位部件21的棒21a，从而能够防止SiC 二极管芯片10的位置偏移。
[0072]此外，若SiC 二极管芯片10之间发生接触则熔融的焊料会落在芯片表面，所以将芯片10相对向的边的间隔T隔开0.2mm以上。其中，若间隔过大则死区会变多，所以间隔T在2mm以下较好。优选为0.5mm以上、1.5mm以下。
[0073]本发明中，使用作为第3定位部件21的棒21a对SiC 二极管芯片10进行定位成为关键点，该棒21a插入于第I端子19上形成的贯通孔20中。此外，作为半导体装置200的特征是，在第I端子19上形成有贯通孔20。
[0074]此外，即使在铜基底等散热板上一并焊接带有导电图案的绝缘基板、半导体芯片(SiC 二极管芯片10以及IGBT芯片11)、第I端子19 (铜制引线框架)等的情况下，本发明也有效。
标号说明
[0075]1,1a, Ib 碳板 2，16凹部
3,53带有导电图案的绝缘基板
3a，53a绝缘板
3b，53b 导电箔
3c, 53c 导电图案
7第I定位部件
8,61,71第I开口部
9焊料板
10,10a, 10b，10c，10d，10e，10f，52，81 SiC 二极管芯片
11，51 IGBT 芯片
11a，56栅电极焊盘
11b，57接合线
11c，58焊盘电极
lid,51a发射电极
Ile控制销
12焊料板
13,62,72 第 2 开口部 14，55，75第2端子 14a第2外部导出端子 15第2定位部件 16a凸部 17,73第3开口部 18第4开口部 19，54，74，92 第 I 端子 19a第I外部导出端子 20贯通孔 21a 棒
21第3定位部件22回焊炉30树脂52a阳电极
70，90，100，600 定位治具
91开口部
200半导体装置
201，501 功率单元
500以往的功率半导体模块
【主权项】
1.一种半导体装置，其特征在于，具有: 带有导电图案的绝缘基板； 通过第I接合材料连接于所述导电图案的矩形的第I半导体芯片； 在所述导电图案上与所述第I半导体芯片隔开间隔地配置、通过第2接合材料连接于所述导电图案的矩形的第2半导体芯片；以及 配置于所述第I半导体芯片以及所述第2半导体芯片的上方、通过第3接合材料连接于所述第I半导体芯片、且通过第4接合材料连接于所述第2半导体芯片的端子， 该端子在所述第I半导体芯片与所述第2半导体芯片之间的上方具有贯通孔。2.如权利要求1所述的半导体装置，其特征在于， 所述第I半导体芯片与所述第2半导体芯片相对向的边的间隔为0.2mm以上、2mm以下。3.如权利要求1或2所述的半导体装置，其特征在于， 所述端子是由铜、铜合金、铝、和铝合金中的任一种组成的引线框架。4.如权利要求1或2所述的半导体装置，其特征在于， 所述第I接合材料以及所述第2接合材料是焊料或者钎料。5.一种半导体装置的制造方法，该半导体装置具有: 带有导电图案的绝缘基板； 通过第I接合材料连接于所述导电图案的矩形的第I半导体芯片； 在所述导电图案上与所述第I半导体芯片隔开间隔地配置、通过第2接合材料连接于所述导电图案的矩形的第2半导体芯片；以及 配置于所述第I半导体芯片以及所述第2半导体芯片的上方、通过第3接合材料连接于所述第I半导体芯片、且通过第4接合材料连接于所述第2半导体芯片的端子， 该端子在所述第I半导体芯片与所述第2半导体芯片之间的上方具有贯通孔， 所述制造方法的特征在于，具有如下定位工序: 至少在三处位置对所述第I半导体芯片进行定位； 至少在三处位置对所述第2半导体芯片进行定位； 所述定位位置中的至少一处位置由插入于所述贯通孔中的定位部件来定位。6.如权利要求5所述的半导体装置的制造方法，其特征在于，具有如下定位工序: 对于形成所述第I半导体芯片的一个角的2边、 形成所述第2半导体芯片的不与所述第I半导体芯片相对向一侧的一个角的2边、 所述第I半导体芯片的所述一个角的对角、以及 所述第2半导体芯片的所述一个角的对角进行定位。7.如权利要求5所述的半导体装置的制造方法，其特征在于，具有如下定位工序: 对于所述第I半导体芯片的与所述第2半导体芯片相对向的边的两端上的2个角、 与多个所述角不直接相接的所述第I半导体芯片的边、 所述第2半导体芯片的与所述第I半导体芯片相对向的边的两端上的2个角、以及 所述第2半导体芯片的不与多个所述角直接相接的边进行定位。8.如权利要求5至7的任一项所述的半导体装置的制造方法，其特征在于，依次实施如下工序: 在所述导电图案上依次重叠配置所述第I接合材料、所述第I半导体芯片、所述第3接合材料，且在所述导电图案上依次重叠配置所述第2接合材料、所述第2半导体芯片、所述第4接合材料的第I工序； 在所述第3接合材料以及所述第4接合材料上配置所述端子的第2工序； 所述定位工序；以及 对上述组装成的半导体装置进行回焊处理的回焊工序， 所述定位工序中，在所述端子的贯通孔中插入定位部件，决定所述第I半导体芯片以及所述第2半导体芯片相对于所述端子的相对位置。9.一种定位治具，该定位治具用于制造在基板上以隔开间隔的方式设有矩形的第I半导体芯片和第2半导体芯片的半导体装置，所述定位治具的特征在于，包括: 第I定位部件，该第I定位部件具有可供所述第I半导体芯片以及所述第2半导体芯片插入的开口部，且在所述第I半导体芯片与所述第2半导体芯片之间区域的至少一部分形成有贯通空间； 第2定位部件，该第2定位部件具有可供所述第I半导体芯片以及所述第2半导体芯片插入的开口部，且对在所述第I半导体芯片与所述第2半导体芯片之间的上方处具有宽度比所述贯通空间的宽度更窄的贯通孔的端子进行定位，以使得该端子横跨在所述第I半导体芯片以及所述第2半导体芯片上，且该第2定位部件配置在所述第I定位部件上；以及 第3定位部件，该第3定位部件通过所述贯通孔，插入于所述贯通空间中，对所述第I半导体芯片以及所述第2半导体芯片进行定位。10.如权利要求9所述的定位治具，其特征在于， 所述第I定位部件、所述第2定位部件、以及所述第3定位部件的材质是碳。
【专利摘要】本发明提供可提高各半导体芯片的定位精度的半导体装置，该半导体装置在带有导电图案的绝缘基板与端子之间并联连接有多个小型半导体芯片。本发明还提供这种半导体装置的制造方法、以及在该制造方法中使用的定位治具。本发明的半导体装置具有：带有导电图案的绝缘基板；通过第1接合材料连接于导电图案的矩形的第1半导体芯片；在导电图案上与第1半导体芯片隔开间隔地配置、通过第2接合材料连接于导电图案的矩形的第2半导体芯片；以及配置于第1半导体芯片以及第2半导体芯片的上方、通过第3接合材料连接于第1半导体芯片、且通过第4接合材料连接于第2半导体芯片的端子。该端子在第1半导体芯片与第2半导体芯片之间的上方具有贯通孔。
【IPC分类】H01L21/68, H01L21/50, H01L23/498, H01L21/60
【公开号】CN104900627
【申请号】CN201510069717
【发明人】佐藤宪一郎
【申请人】富士电机株式会社
【公开日】2015年9月9日
【申请日】2015年2月10日
【公告号】DE102015202256A1, US20150255444
最新回复(0)