信号线屏蔽结构的制作方法
信号线屏蔽结构的制作方法
【技术领域】
[0001]本发明涉及半导体技术领域，特别是涉及一种信号线屏蔽结构。
【背景技术】
[0002]随着半导体技术的快速发展，小型化和高集成度已经成为业界的主流。那么如何对各式各样的信号线进行屏蔽，防止产生信号串扰，一直是业界所希望解决和优化的问题。
[0003]通常情况下，版图上对信号线进行屏蔽处理，是将信号线上下左右完全包住。如图1所示，信号线I在上下左右被完全包住，包括位于信号线I同层的且位于其两侧的第一屏蔽线2、第二屏蔽线3，位于信号线I上层的第三屏蔽线5，位于信号线I下层的第四屏蔽线4，所述第一屏蔽线2和第二屏蔽线3通过第一插塞7与第三屏蔽线5相连接，所述第一屏蔽线2和第二屏蔽线3通过第二插塞6与第四屏蔽线4相连接。进一步的，所述第三屏蔽线5和第四屏蔽线4接地(GND)。
[0004]具体可结合图2，第一屏蔽线2和第二屏蔽线3为沿着信号线I的长度方向上(即X方向)延伸，从而实现左右两侧通过第一屏蔽线2和第二屏蔽线3屏蔽。而第三屏蔽线5为上层金属，第四屏蔽线4为下层金属，从而实现上下由第三屏蔽线5和第四屏蔽线4屏蔽。
[0005]但在这种情况下，信号线对地的负载较大，从而严重影响了电路的响应时间。
【发明内容】
[0006]本发明的目的在于，提供一种信号线屏蔽结构，降低信号线对地的负载，优化电路响应时间。
[0007]为解决上述技术问题，本发明提供一种信号线屏蔽结构，用于对信号线进行屏蔽，包括:
[0008]间隔位于所述信号线同层两侧的第一屏蔽线、第二屏蔽线，间隔位于所述信号线上层的第三屏蔽线及位于所述信号线下层的第四屏蔽线，所述第三屏蔽线和第四屏蔽线接地，所述第一屏蔽线和所述第二屏蔽线皆包括多个相间隔的金属条，每个金属条皆与第三屏蔽线和第四屏蔽线相连接。
[0009]可选的，对于所述的信号线屏蔽结构，每个所述金属条通过插塞与第三屏蔽线和第四屏蔽线相连接。
[0010]可选的，对于所述的信号线屏蔽结构，所述金属条大于0.2 μπι见方。
[0011]可选的，对于所述的信号线屏蔽结构，所述金属条之间的间隔大于等于0.21 μπι。
[0012]可选的，对于所述的信号线屏蔽结构，所述第一屏蔽线距离信号线的间距大于等于0.21 μm，所述第二屏蔽线距离信号线的间距大于等于0.21 μπι。
[0013]可选的，对于所述的信号线屏蔽结构，所述第一屏蔽线与第二屏蔽线以信号线为轴对称。
[0014]可选的，对于所述的信号线屏蔽结构，还包括第一辅助线和第二辅助线，所述第一辅助线和第二辅助线与所述信号线位于同一层。
[0015]可选的，对于所述的信号线屏蔽结构，所述第一辅助线位于第一屏蔽线远离信号线的一侧，所述第二辅助线位于第二屏蔽线远离信号线的一侧。
[0016]可选的，对于所述的信号线屏蔽结构，所述第一辅助线距离第一屏蔽线的间距大于等于0.21 μm，所述第二辅助线距离第二屏蔽线的间距大于等于0.21 μπι。
[0017]本发明提供的信号线屏蔽结构中，包括间隔位于所述信号线同层两侧的第一屏蔽线、第二屏蔽线，间隔位于所述信号线上层的第三屏蔽线及位于所述信号线下层的第四屏蔽线，所述第一屏蔽线和所述第二屏蔽线皆包括多个相间隔的金属条，每个金属条皆与第三屏蔽线和第四屏蔽线相连接。相比现有技术，通过第一屏蔽线和第二屏蔽线的间隙，降低了信号线对地(第三屏蔽线和第四屏蔽线)的负载，从而优化了电路响应时间。
【附图说明】
[0018]图1为现有技术中信号线屏蔽结构的结构示意图；
[0019]图2为沿图1中1-1线的俯视图；
[0020]图3为本发明实施例中信号线屏蔽结构的结构示意图；
[0021]图4为沿图1中I1-1I线的俯视图。
【具体实施方式】
[0022]下面将结合示意图对本发明的信号线屏蔽结构进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
[0023]为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
[0024]在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0025]本发明的核心思想在于，提供一种信号线屏蔽结构，将信号线同层两侧的屏蔽线设置为间断的，即有间隔，从而在保证了屏蔽作用的基础上，大大降低了信号线对地的负载。
[0026]以下列举所述信号线屏蔽结构的较优实施例，以清楚说明本发明的内容，应当明确的是，本发明的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
[0027]请参考图3和图4，其中图3为本发明实施例中信号线屏蔽结构的结构示意图；图4为沿图1中I1-1I线的俯视图。
[0028]如图3所示，在本实施例中，所述信号线屏蔽结构包括:
[0029]间隔位于所述信号线10同层两侧的第一屏蔽线11、第二屏蔽线12，间隔位于所述信号线10上层的第三屏蔽线13及位于所述信号线10下层的第四屏蔽线14，所述第三屏蔽线13和第四屏蔽线14接地，所述第一屏蔽线11和所述第二屏蔽线12皆包括多个相间隔的金属条，每个金属条皆与第三屏蔽线13和第四屏蔽线14相连接。
[0030]如图3所示，所述信号线屏蔽结构可以先形成 一层金属层，以作为第四屏蔽线14，之后形成一层介质层，并在这一介质层中形成插塞16，然后形成另一层金属层，通过光刻刻蚀形成信号线10、第一屏蔽线11及第二屏蔽线12，其中信号线10可以具备现有技术中的规格，第一屏蔽线11和第二屏蔽线12的结构则如图4所示，较佳的，第一屏蔽线11和第二屏蔽线12可以是以信号线10为轴呈对称分布，以第一屏蔽线11的结构为例，其距离信号线10的间距至少为对应工艺节点的最小间距，例如所述第一屏蔽线11距离信号线10的间距大于等于0.21 μπι。
[0031]由图2可知，第一屏蔽线11包括多个相间隔的金属条，每个金属条皆与插塞16相接处。每个金属条例如为大于0.2 μπι见方，具体的，金属条的宽度(Y方向的尺寸)至少为对应工艺节点的最小宽度，例如0.2 μπι，金属条的长度(X方向的尺寸)则是大于所述最小宽度0.2 μπι，多出的尺寸用于形成连接上下层金属的插塞。相邻金属条之间的间距也需要满足大于对应工艺节点的最小值，例如所述金属条之间的间隔是大于等于0.21 μπι。这样便形成了在信号线10左右方向上对信号线10的屏蔽。
[0032]当然，信号线10、第一屏蔽线11及第二屏蔽线12的形成过程并不限于如上所述，其他任何可行的方式都是可以的。
[0033]通过形成间断的第一屏蔽线11和第二屏蔽线12，能够有效的降低信号线的对地负载，从而优化了电路响应时间。
[0034]在第一屏蔽线η和第二屏蔽线12形成后，继续形成一层介质层，并形成通孔以使得插塞15形成，连接于每个金属条上。然后再形成一层金属层，用以获得第三屏蔽线13，并与插塞15相连接。由图3可知，第三屏蔽线13、第四屏蔽线14皆比信号线10宽，从而实现了在上下方向上对信号线10的屏蔽。其中第三屏蔽线和第四屏蔽线接地。
[0035]请继续参考图4，在信号线10的同层，还形成有第一辅助线17和第二辅助线(未在图3中示出)，所述第一辅助线17位于第一屏蔽线11远离信号线10的一侧，所述第二辅助线18位于第二屏蔽线12远离信号线10的一侧。同样的，第一辅助线17和第二辅助线18距离第一屏蔽线11和第二屏蔽线12的间距也需要至少满足最小间距要求，例如是大于等于0.21μπι。所述第一辅助线17和第二辅助线18用于施加电压信号。在本发明的一个较佳实施例中，信号线10与第一屏蔽线I之间的寄生电容Cl为18.222fF，而信号线10与第一辅助线17 (或第二辅助线18)之间的的寄生电容C2为1.211fF，由此以常见的第一辅助线17的电压Vs为1.5V的VDD电压计算，干扰电压最大也就是Vn = Vs*C2/(C1+C2)=1.5*1.211/(18.222+1.211) = 0.0948V，可见，这一干扰电压相比VDD有着两个数量级的差异，因此影响可以忽略不计，因此相比现有技术并没有产生明显的扰动。
[0036]然而，经过实际检测发现，本发明的信号线屏蔽结构，通过这一几乎可以忽略的电压扰动，带来的是对负载的大幅降低，信号线10对地的负载降低了 26%，大大的优化了电路响应时间。
[0037]需要强调的是，金属条之间的间隔也不能够过大，过大的间隔会使得C2变大，从而使得干扰电压过大，对电路产生不良影响。针对不同的工艺，本领域技术人员可以通过上述公式以及结合电容公式，并依据实际工艺要求，设定合适的间隔，从而平衡干扰电压的大小以及对负载的降低情况。
[0038]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种信号线屏蔽结构，用于对信号线进行屏蔽，包括: 间隔位于所述信号线同层两侧的第一屏蔽线、第二屏蔽线，间隔位于所述信号线上层的第三屏蔽线及位于所述信号线下层的第四屏蔽线，所述第三屏蔽线和第四屏蔽线接地，所述第一屏蔽线和所述第二屏蔽线皆包括多个相间隔的金属条，每个金属条皆与第三屏蔽线和第四屏蔽线相连接。2.如权利要求1所述的信号线屏蔽结构，其特征在于，每个所述金属条通过插塞与第三屏蔽线和第四屏蔽线相连接。3.如权利要求1所述的信号线屏蔽结构，其特征在于，所述金属条大于0.2 μπι见方。4.如权利要求3所述的信号线屏蔽结构，其特征在于，所述金属条之间的间隔大于等于 0.21 μ m。5.如权利要求1所述的信号线屏蔽结构，其特征在于，所述第一屏蔽线距离信号线的间距大于等于0.21 μm，所述第二屏蔽线距离信号线的间距大于等于0.21 μπι。6.如权利要求1所述的信号线屏蔽结构，其特征在于，所述第一屏蔽线与第二屏蔽线以信号线为轴对称。7.如权利要求1所述的信号线屏蔽结构，其特征在于，还包括第一辅助线和第二辅助线，所述第一辅助线和第二辅助线与所述信号线位于同一层。8.如权利要求7所述的信号线屏蔽结构，其特征在于，所述第一辅助线位于第一屏蔽线远离信号线的一侧，所述第二辅助线位于第二屏蔽线远离信号线的一侧。9.如权利要求8所述的信号线屏蔽结构，其特征在于，所述第一辅助线距离第一屏蔽线的间距大于等于0.21 μm，所述第二辅助线距离第二屏蔽线的间距大于等于0.21 μπι。
【专利摘要】本发明揭示了一种信号线屏蔽结构。本发明提供的信号线屏蔽结构中，间隔位于所述信号线同层两侧的第一屏蔽线、第二屏蔽线，间隔位于所述信号线上层的第三屏蔽线及位于所述信号线下层的第四屏蔽线，所述第三屏蔽线和第四屏蔽线接地，所述第一屏蔽线和所述第二屏蔽线皆包括多个相间隔的金属条，每个金属条皆与第三屏蔽线和第四屏蔽线相连接。相比现有技术，通过第一屏蔽线和第二屏蔽线的间隙，降低了信号线对地(第三屏蔽线和第四屏蔽线)的负载，从而优化了电路响应时间。
【IPC分类】H01L23/58
【公开号】CN104900632
【申请号】CN201510309139
【发明人】曹云, 于明
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年9月9日
【申请日】2015年6月7日
【技术领域】
[0001]本发明涉及半导体技术领域，特别是涉及一种信号线屏蔽结构。
【背景技术】
[0002]随着半导体技术的快速发展，小型化和高集成度已经成为业界的主流。那么如何对各式各样的信号线进行屏蔽，防止产生信号串扰，一直是业界所希望解决和优化的问题。
[0003]通常情况下，版图上对信号线进行屏蔽处理，是将信号线上下左右完全包住。如图1所示，信号线I在上下左右被完全包住，包括位于信号线I同层的且位于其两侧的第一屏蔽线2、第二屏蔽线3，位于信号线I上层的第三屏蔽线5，位于信号线I下层的第四屏蔽线4，所述第一屏蔽线2和第二屏蔽线3通过第一插塞7与第三屏蔽线5相连接，所述第一屏蔽线2和第二屏蔽线3通过第二插塞6与第四屏蔽线4相连接。进一步的，所述第三屏蔽线5和第四屏蔽线4接地(GND)。
[0004]具体可结合图2，第一屏蔽线2和第二屏蔽线3为沿着信号线I的长度方向上(即X方向)延伸，从而实现左右两侧通过第一屏蔽线2和第二屏蔽线3屏蔽。而第三屏蔽线5为上层金属，第四屏蔽线4为下层金属，从而实现上下由第三屏蔽线5和第四屏蔽线4屏蔽。
[0005]但在这种情况下，信号线对地的负载较大，从而严重影响了电路的响应时间。
【发明内容】
[0006]本发明的目的在于，提供一种信号线屏蔽结构，降低信号线对地的负载，优化电路响应时间。
[0007]为解决上述技术问题，本发明提供一种信号线屏蔽结构，用于对信号线进行屏蔽，包括:
[0008]间隔位于所述信号线同层两侧的第一屏蔽线、第二屏蔽线，间隔位于所述信号线上层的第三屏蔽线及位于所述信号线下层的第四屏蔽线，所述第三屏蔽线和第四屏蔽线接地，所述第一屏蔽线和所述第二屏蔽线皆包括多个相间隔的金属条，每个金属条皆与第三屏蔽线和第四屏蔽线相连接。
[0009]可选的，对于所述的信号线屏蔽结构，每个所述金属条通过插塞与第三屏蔽线和第四屏蔽线相连接。
[0010]可选的，对于所述的信号线屏蔽结构，所述金属条大于0.2 μπι见方。
[0011]可选的，对于所述的信号线屏蔽结构，所述金属条之间的间隔大于等于0.21 μπι。
[0012]可选的，对于所述的信号线屏蔽结构，所述第一屏蔽线距离信号线的间距大于等于0.21 μm，所述第二屏蔽线距离信号线的间距大于等于0.21 μπι。
[0013]可选的，对于所述的信号线屏蔽结构，所述第一屏蔽线与第二屏蔽线以信号线为轴对称。
[0014]可选的，对于所述的信号线屏蔽结构，还包括第一辅助线和第二辅助线，所述第一辅助线和第二辅助线与所述信号线位于同一层。
[0015]可选的，对于所述的信号线屏蔽结构，所述第一辅助线位于第一屏蔽线远离信号线的一侧，所述第二辅助线位于第二屏蔽线远离信号线的一侧。
[0016]可选的，对于所述的信号线屏蔽结构，所述第一辅助线距离第一屏蔽线的间距大于等于0.21 μm，所述第二辅助线距离第二屏蔽线的间距大于等于0.21 μπι。
[0017]本发明提供的信号线屏蔽结构中，包括间隔位于所述信号线同层两侧的第一屏蔽线、第二屏蔽线，间隔位于所述信号线上层的第三屏蔽线及位于所述信号线下层的第四屏蔽线，所述第一屏蔽线和所述第二屏蔽线皆包括多个相间隔的金属条，每个金属条皆与第三屏蔽线和第四屏蔽线相连接。相比现有技术，通过第一屏蔽线和第二屏蔽线的间隙，降低了信号线对地(第三屏蔽线和第四屏蔽线)的负载，从而优化了电路响应时间。
【附图说明】
[0018]图1为现有技术中信号线屏蔽结构的结构示意图；
[0019]图2为沿图1中1-1线的俯视图；
[0020]图3为本发明实施例中信号线屏蔽结构的结构示意图；
[0021]图4为沿图1中I1-1I线的俯视图。
【具体实施方式】
[0022]下面将结合示意图对本发明的信号线屏蔽结构进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
[0023]为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
[0024]在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0025]本发明的核心思想在于，提供一种信号线屏蔽结构，将信号线同层两侧的屏蔽线设置为间断的，即有间隔，从而在保证了屏蔽作用的基础上，大大降低了信号线对地的负载。
[0026]以下列举所述信号线屏蔽结构的较优实施例，以清楚说明本发明的内容，应当明确的是，本发明的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
[0027]请参考图3和图4，其中图3为本发明实施例中信号线屏蔽结构的结构示意图；图4为沿图1中I1-1I线的俯视图。
[0028]如图3所示，在本实施例中，所述信号线屏蔽结构包括:
[0029]间隔位于所述信号线10同层两侧的第一屏蔽线11、第二屏蔽线12，间隔位于所述信号线10上层的第三屏蔽线13及位于所述信号线10下层的第四屏蔽线14，所述第三屏蔽线13和第四屏蔽线14接地，所述第一屏蔽线11和所述第二屏蔽线12皆包括多个相间隔的金属条，每个金属条皆与第三屏蔽线13和第四屏蔽线14相连接。
[0030]如图3所示，所述信号线屏蔽结构可以先形成 一层金属层，以作为第四屏蔽线14，之后形成一层介质层，并在这一介质层中形成插塞16，然后形成另一层金属层，通过光刻刻蚀形成信号线10、第一屏蔽线11及第二屏蔽线12，其中信号线10可以具备现有技术中的规格，第一屏蔽线11和第二屏蔽线12的结构则如图4所示，较佳的，第一屏蔽线11和第二屏蔽线12可以是以信号线10为轴呈对称分布，以第一屏蔽线11的结构为例，其距离信号线10的间距至少为对应工艺节点的最小间距，例如所述第一屏蔽线11距离信号线10的间距大于等于0.21 μπι。
[0031]由图2可知，第一屏蔽线11包括多个相间隔的金属条，每个金属条皆与插塞16相接处。每个金属条例如为大于0.2 μπι见方，具体的，金属条的宽度(Y方向的尺寸)至少为对应工艺节点的最小宽度，例如0.2 μπι，金属条的长度(X方向的尺寸)则是大于所述最小宽度0.2 μπι，多出的尺寸用于形成连接上下层金属的插塞。相邻金属条之间的间距也需要满足大于对应工艺节点的最小值，例如所述金属条之间的间隔是大于等于0.21 μπι。这样便形成了在信号线10左右方向上对信号线10的屏蔽。
[0032]当然，信号线10、第一屏蔽线11及第二屏蔽线12的形成过程并不限于如上所述，其他任何可行的方式都是可以的。
[0033]通过形成间断的第一屏蔽线11和第二屏蔽线12，能够有效的降低信号线的对地负载，从而优化了电路响应时间。
[0034]在第一屏蔽线η和第二屏蔽线12形成后，继续形成一层介质层，并形成通孔以使得插塞15形成，连接于每个金属条上。然后再形成一层金属层，用以获得第三屏蔽线13，并与插塞15相连接。由图3可知，第三屏蔽线13、第四屏蔽线14皆比信号线10宽，从而实现了在上下方向上对信号线10的屏蔽。其中第三屏蔽线和第四屏蔽线接地。
[0035]请继续参考图4，在信号线10的同层，还形成有第一辅助线17和第二辅助线(未在图3中示出)，所述第一辅助线17位于第一屏蔽线11远离信号线10的一侧，所述第二辅助线18位于第二屏蔽线12远离信号线10的一侧。同样的，第一辅助线17和第二辅助线18距离第一屏蔽线11和第二屏蔽线12的间距也需要至少满足最小间距要求，例如是大于等于0.21μπι。所述第一辅助线17和第二辅助线18用于施加电压信号。在本发明的一个较佳实施例中，信号线10与第一屏蔽线I之间的寄生电容Cl为18.222fF，而信号线10与第一辅助线17 (或第二辅助线18)之间的的寄生电容C2为1.211fF，由此以常见的第一辅助线17的电压Vs为1.5V的VDD电压计算，干扰电压最大也就是Vn = Vs*C2/(C1+C2)=1.5*1.211/(18.222+1.211) = 0.0948V，可见，这一干扰电压相比VDD有着两个数量级的差异，因此影响可以忽略不计，因此相比现有技术并没有产生明显的扰动。
[0036]然而，经过实际检测发现，本发明的信号线屏蔽结构，通过这一几乎可以忽略的电压扰动，带来的是对负载的大幅降低，信号线10对地的负载降低了 26%，大大的优化了电路响应时间。
[0037]需要强调的是，金属条之间的间隔也不能够过大，过大的间隔会使得C2变大，从而使得干扰电压过大，对电路产生不良影响。针对不同的工艺，本领域技术人员可以通过上述公式以及结合电容公式，并依据实际工艺要求，设定合适的间隔，从而平衡干扰电压的大小以及对负载的降低情况。
[0038]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种信号线屏蔽结构，用于对信号线进行屏蔽，包括: 间隔位于所述信号线同层两侧的第一屏蔽线、第二屏蔽线，间隔位于所述信号线上层的第三屏蔽线及位于所述信号线下层的第四屏蔽线，所述第三屏蔽线和第四屏蔽线接地，所述第一屏蔽线和所述第二屏蔽线皆包括多个相间隔的金属条，每个金属条皆与第三屏蔽线和第四屏蔽线相连接。2.如权利要求1所述的信号线屏蔽结构，其特征在于，每个所述金属条通过插塞与第三屏蔽线和第四屏蔽线相连接。3.如权利要求1所述的信号线屏蔽结构，其特征在于，所述金属条大于0.2 μπι见方。4.如权利要求3所述的信号线屏蔽结构，其特征在于，所述金属条之间的间隔大于等于 0.21 μ m。5.如权利要求1所述的信号线屏蔽结构，其特征在于，所述第一屏蔽线距离信号线的间距大于等于0.21 μm，所述第二屏蔽线距离信号线的间距大于等于0.21 μπι。6.如权利要求1所述的信号线屏蔽结构，其特征在于，所述第一屏蔽线与第二屏蔽线以信号线为轴对称。7.如权利要求1所述的信号线屏蔽结构，其特征在于，还包括第一辅助线和第二辅助线，所述第一辅助线和第二辅助线与所述信号线位于同一层。8.如权利要求7所述的信号线屏蔽结构，其特征在于，所述第一辅助线位于第一屏蔽线远离信号线的一侧，所述第二辅助线位于第二屏蔽线远离信号线的一侧。9.如权利要求8所述的信号线屏蔽结构，其特征在于，所述第一辅助线距离第一屏蔽线的间距大于等于0.21 μm，所述第二辅助线距离第二屏蔽线的间距大于等于0.21 μπι。
【专利摘要】本发明揭示了一种信号线屏蔽结构。本发明提供的信号线屏蔽结构中，间隔位于所述信号线同层两侧的第一屏蔽线、第二屏蔽线，间隔位于所述信号线上层的第三屏蔽线及位于所述信号线下层的第四屏蔽线，所述第三屏蔽线和第四屏蔽线接地，所述第一屏蔽线和所述第二屏蔽线皆包括多个相间隔的金属条，每个金属条皆与第三屏蔽线和第四屏蔽线相连接。相比现有技术，通过第一屏蔽线和第二屏蔽线的间隙，降低了信号线对地(第三屏蔽线和第四屏蔽线)的负载，从而优化了电路响应时间。
【IPC分类】H01L23/58
【公开号】CN104900632
【申请号】CN201510309139
【发明人】曹云, 于明
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年9月9日
【申请日】2015年6月7日
最新回复(0)