封装结构及其所适用的堆栈式封装模块的制作方法
封装结构及其所适用的堆栈式封装模块的制作方法
【技术领域】
[0001]本发明关于一种封装结构，尤指一种内部具有多层绝缘层，每一绝缘层内可埋设至少一电子组件，且将至少一导热部件部分内埋于对应的绝缘层，以通过导热部件提升散热效率的封装结构及其所适用的堆栈式封装模块。
【背景技术】
[0002]近年来随着可携式电子产品的蓬勃发展，各类相关产品逐渐朝向高密度、高性能以及轻、薄、短、小的趋势发展。再者，许多电子产品的内部电路已朝模块化发展，以使许多功能整合在一电路模块中。以常见的电路模块例如电源模块(power module)为例，其包括例如直流-直流转换器(DC to DC converter)、直流-交流转换器(DC to AC converter)或交流-直流转换器(AC to DC converter)等等,且通常将例如电容器、电阻器、电感、变压器、二极管、晶体管等电子组件整合为电源模块，进而可将电源模块安装于主板或系统电路板上。
[0003]目前电源模块的封装结构大致上分为三种，第一种即为单列插式(SingleinLine)封装结构，其主要将所有的有源及无源组件设置于印刷电路板(PCB)或是类似的基板上，再利用导线架(Lead frame)于此封装结构的侧边构成引脚。此种单列插式封装结构虽然封装制程容易，只需将电子组件摆放上去再通过焊接即可完成，且由于单列插式封装结构面积较大，因此对热的耐受性及散热性较好，然而单列插式封装结构所设置的有源组件，都是已经封装后的组件，再加上所放置的印刷电路板或类似基板上须有线路的设计面积及各组件间的安全距离，导致整体面积相当大，因此占据了电子产品内极大的空间。此夕卜，由于所有的有源组件都需封装制程，且单列插式封装结构所需的面积又大，故整体成本高。更甚者，单列插式封装结构需以人工方式将其插件于例如主板上，无法以自动机台进行放置，因此将花费许多人力成本。
[0004]第二种封装结构即为平面栅格阵列(Land Grid Array, LGA)封装结构，其将相关电子组件及线路先设计在印刷电路板上，而后再以封胶方式(Molding)封装，并于印刷电路板的背面设置许多接触垫(Contact Pad)，以提供对外的电性连接。此平面栅格阵列封装结构由于印刷电路板的背面任何位置都可设计成对外的信号连接点，因此可将信号连接线所需的设计面积减至最少，且印刷电路板上可进行高密度的电子组件摆放，所以整体体积相对较小，制程简单，成本较低，此外，还可以表面安装技术(Surface MountingTechnology, SMT)方式自动将平面栅格阵列封装结构安装于主板上。然而因电子组件摆放在印刷电路板的同一层，故组件与组件之间的线路连接距离仍然太长，导致线阻高，且较易产生寄生效应，进而影响电特性，此外，平面栅格阵列封装结构仅能进行单边散热，散热效率并不佳。
[0005]第三种封装结构则为球栅阵列(BALL GRID ARRAY, BGA)封装结构，其封装方式类似于平面栅格阵列封装，唯一不同为球栅阵列封装结构于信号的输出点加了焊接锡球的设计。而此球栅阵列封装结构因其封装结构上已有可焊接的锡球，因此不需印刷锡膏而只印助焊剂即可进行焊接，故相较于平面栅格阵列封装结构，还可避免焊接不良的情况产生。然由于锡球的制程较为繁琐且费用较高，导致球栅阵列封装结构的成本高于平面栅格阵列封装，且其散热效率也不佳。
[0006]此外，上述三种封装结构皆为单层结构，且仅能将所有的有源及无源组件设置于印刷电路板的同一层上，而由于印刷电路板上的设置空间有限，因此上述三种封装结构限制了电源模块的功率密度而无法提升。
[0007]因此，如何发展一种可改善上述现有技术缺陷的封装结构及其所适用的堆栈式封装模块，实为相关技术领域者目前所迫切需要解决的问题。
【发明内容】
[0008]本发明的主目的为提供一种封装结构，以使电子组件运作时所产生的热能可分别通过导电层以及导热部件而以垂直及水平方向传导至封装结构的外部，以解决现有封装结构成本较高，且散热效率不佳等缺陷。
[0009]本发明的另一目的在于提供一种封装结构，其可以较低成本方式实现高积密度电子组件封装，可提升散热效率，且可应用于表面安装技术。
[0010]本发明的又一目的在于提供一种堆栈式封装模块，其将多个封装结构依序堆栈设置，以提升功率密度，同时减小体积及尺寸。
[0011]为达上述目的，本发明提供一种封装结构，包含第一绝缘层、至少一第一电子组件、一第一导电层、一第二导电层、一第二绝缘层、一第三导电层以及至少一第二电子组件。第一绝缘层具有至少一第一导电通孔及至少一第二导电通孔。第一导电层设置于第一绝缘层的顶面上，且与至少一第一导电通孔连接而导通。第二导电层设置于第一绝缘层的底面上，且与至少一第二导电通孔连接而导通。该至少一第一电子组件内埋于第一绝缘层内，且具有多个第一导接端，其中第一导接端通过至少一第一导电通孔及至少一第二导电通孔与第一导电层及第二导电层相导通。第二绝缘层设置于第一导电层上并包覆第一导电层，且具有至少一第三导电通孔。第三导电层设置于第二绝缘层的顶面上，且与至少一第三导电通孔连接而导通；以及该至少一第二电子组件，内埋于第二绝缘层内并以一固着材料黏着设置于第一导电层上，且具有多个第二导接端，其中多个第二导接端与第一导电层相导通及/或通过至少一第三导电通孔而与第三导电层相导通。
[0012]根据本发明的一种实施方式，该封装结构还包括至少一导热部件，内埋于该第一绝缘层内，且设置于该至少一第一电子组件的至少一侧边，该至少一导热部件部分外露于该第一绝缘层，以传导该至少一第一电子组件产生的热能至该封装结构的外部。
[0013]根据本发明的另一种实施方式，其中该至少一第一导电通孔位于该第一绝缘层中，并暴露于该第一绝缘层的该顶面且与该第一导电层相接触，该至少一第二导电通孔位于该第一绝缘层中，并暴露于该第一绝缘层的该底面且与该第二导电层相接触，该至少一第三导电通孔位于该第二绝缘层中，并暴露于该第二绝缘层的该顶面且与该第三导电层相接触。
[0014]根据本发明的另一种实施方式，其中该至少一第一电子组件位于该至少一第一导电通孔以及该至少一第二导电通孔之间，该至少一第二电子组件位于该至少一第三导电通孔以及该第一导电层之间。
[0015]根据本发明的另一种实施方式，其中该第一导电层包括至少一个第一导电图形，该第二导电层包括至少一个第二导电图形，该第三导电层包括至少一个第三导电图形，其中该至少一第一导电图形与该至少一第一导电通孔相连接而导通，该至少一第二导电图形与该至少一第二导电通孔相连接而导通，且该至少一第三导电图形与该至少一第三导电通孔相连接而导通。
[0016]根据本发明的另一种实施方式，其中该第一电子组件具有一上表面及一下表面，其中位于该第一电子组件的该上表面的每一个该第一导接端通过对应的该第一导电通孔与对应的该第一导电图形导通，且位于该第一电子组件的该下表面的每一个该第一导接端通过对应的该第二导电通孔与对应的该第二导电图形导通。
[0017]根据本发明的另一种实施方式，其中该第二电子组件具有一上表面及一下表面，其中位于该第二电子组件的该上表面的每一个该第二导接端通过对应的该第三导电通孔与对应的该第三导电图形导通，且位于该第二电子组件的该下表面的每一个该第二导接端设置于对应的该第一导电图形上而与对应的该第一导电图形连接导通。
[0018]根据本发明的另一种实施方式，其中该第一绝缘层还具有一第四导电通孔，该第四导电通孔的一端与对应的该第一导电图形及对应的该第二导电图形其中之一相连接，该第四导电通孔的另一端与对应的该至少一导热部件相连接。
[0019]根据本发明的另一种实施方式，其中该至少一导热部件包括多个导热部件，该多个导热部件之间彼此独立而隔离，其中该第一绝缘层还具有一第五导电通孔及一第六导电通孔，该第五导电通孔的一端与对应的该第一导电图形相连接，该第五导电通孔的另一端与对应的该导热部件相连接，该第六导电通孔的一端与对应的该第二导电图形相连接，该第六导电通孔的另一端与对应的该导热部件相连接。
[0020]根据本发明的另一种实施方式，其中该第二绝缘层还具有至少一第七导电通孔，该第七导电通孔的一端与对应的该第三导电图形相连接，该第七导电通孔的另一端与对应的该第一导电图形相连接。
[0021]根据本发明的另一种实施方式，其还具有至少一第三电子组件，设置于该第三导电层上，且具有多个第三导接端，每一该第三导接端设置于对应的该第三导电图形上。
[0022]根据本发明的另一种实施方式，其还包括至少一导脚，设置与连接于对应的该第二导电图形上。
[0023]根据本发明的另一种实施方式，其还包括至少一导脚，设置与连接于对应的该第三导电图形上。
[0024]根据本发明的另一种实施方式，其中该至少一导热部件由具导电及导热特性的一金属材质 的导线架或具导热特性的一陶瓷基板所构成。
[0025]根据本发明的另一种实施方式，该封装结构还包括:一散热装置，该散热装置与该第二导电层相邻地外接于该封装结构的一侧；一绝缘散热层，设置于该第二导电层与该散热装置之间；以及一金属层，设置该绝缘散热层与该散热装置之间。
[0026]为达上述目的，本发明另提供一种堆栈式封装模块，包含:多个封装结构，每一封装结构包含:第一绝缘层，具有至少一第一导电通孔及至少一第二导电通孔；第一导电层，设置于第一绝缘层的顶面上，且与至少一第一导电通孔连接而导通；第二导电层，设置于第一绝缘层的底面上，且与至少一第二导电通孔连接而导通；至少一第一电子组件，内埋于第一绝缘层内，且具有多个第一导接端，其中多个第一导接端通过至少一第一导电通孔及至少一第二导电通孔而与第一导电层及第二导电层相导通；一第二绝缘层，设置于第一导电层上并包覆第一导电层，且具有至少一第三导电通孔；第三导电层，设置于第二绝缘层的一顶面上，且与至少一第三导电通孔连接而导通；以及该至少一第二电子组件，内埋于第二绝缘层内并以一固着材料黏着于第一导电层上，且具有多个第二导接端，其中多个导接端与第一导电层相导通及/或通过至少一第三导电通孔而与第三导电层相导通；其中，多个封装结构依序堆栈设置，且每一封装结构的第二导电层与相邻设的封装结构的第三导电层相导接。
[0027]根据本发明的一种实施方式，其中该第一导电层包括至少一个第一导电图形，该第二导电层包括至少一个第二导电图形，该第三导电层包括至少一个第三导电图形，且位于上方的该封装结构的该第二导电层的每一该第二导电图形与位于下方的该封装结构的该第三导电层的该至少一第三导电图形相连接而导通。
[0028]根据本发明的另一种实施方式，其中位于上方的该封装结构的该第二导电层与相邻设且位于下方的该封装结构的对应该第三导电层之间利用至少一锡球而彼此固定连接导通。
[0029]根据本发明的另一种实施方式，该堆栈式封装模块还具有至少一第三电子组件，设置于最上方的该封装结构的该第三导电层上，且该第三电子组件具有多个第三导接端，每一该第三导接端以焊接方式设置于最上方的该封装结构的对应该第三导电图形。
[0030]根据本发明的另一种实施方式，该堆栈式封装模块还包括至少一导脚，设置与连接于最下方的该封装结构的对应的该第二导电图形上。
【附图说明】
[0031]图1A为本发明第一实施例的封装结构的剖面结构示意图。
[0032]图1B为图1A所示的封装结构的散热方向示意图。
[0033]图1C为图1A所示的封装结构的一变化例。
[0034]图2为本发明第二实施例的封装结构的剖面结构示意图。
[0035]图3为本发明第三实施例的封装结构的剖面结构示意图。
[0036]图4为本发明第四实施例的封装结构的剖面结构示意图。
[0037]图5为本发明第五实施例的封装结构的剖面结构示意图。
[0038]图6为本发明第六实施例的封装结构的剖面结构示意图。
[0039]图7为本发明第一实施例的堆栈式封装模块的剖面结构示意图。
[0040]图8为本发明第二实施例的堆栈式封装模块的剖面结构示意图。
[0041]【符号说明】
[0042]1、2、3、4、5、6:封装结构
[0043]10:第一绝缘层
[0044]101、151:顶面
[0045]102:底面
[0046]103:第一导电通孔
[0047]104:第二导电通孔
[0048]105:第四导电通孔
[0049]106:第一侧面
[0050]107:第二侧面
[0051]108:第五导电通孔
[0052]109:第六导电通孔
[0053]ll、lla、llb、llc:第一电子组件
[0054]110:第一导接端
[0055]111、171:上表面
[0056]112、172:下表面
[0057]12:第一导电层
[0058]120:第一导电图形
[0059]13:第二导电层
[0060]130:第二导电图形
[0061]14:导热部件
[0062]15:第二绝缘层
[0063]150:第三导电通孔
[0064]152:第七导电通孔
[0065]16:第三导电层
[0066]160:第三导电图形
[0067]17、17a、17b、17c:第二电子组件
[0068]170:第二导接端
[0069]173:固着材料
[0070]30:绝缘散热层
[0071]31:散热装置
[0072]32:金属层
[0073]40、60、80:导脚
[0074]50,71:第三电子组件
[0075]500,710:第三导接端
[0076]51、72:焊锡
[0077]7,8:堆栈式封装模块
[0078]70:锡球
【具体实施方式】
[0079]体现本发明特征与优点的一些典型实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的方式上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上当作说明之用，而非架构于限制本发明。
[0080]图1A为本发明较佳实施例的封装结构的剖面结构示意图。如图1A所示，本发明的封装结构I可应用于表面安装型的电子组件模块，且包含一第一绝缘层10、至少一第一电子组件11、一第一导电层12、一第二导电层13、一第二绝缘层15、一第三导电层16及至少一第二电子组件17。其中第一绝缘层10具有多个第一导电通孔(via) 103及多个第二导电通孔104。第一导电层12设置于第一绝缘层10的顶面101上。再者，第一导电层12与第一导电通孔103连接而导通。第二导电层13设置于第一绝缘层10的底面102上，且暴露部份的第一绝缘层10的底面102。再者，第二导电层13与第二导电通孔104连接而导通。第一电子组件11内埋于第一绝缘层10内，且具有多个第一导接端110，其中位于第一电子组件11的一上表面111的第一导接端110与第一导电通孔103相连接而导通，且位于第一电子组件11的一下表面112的第一导接端110与第二导电通孔104相连接而导通。因此，通过多个第一导接端110、第一导电通孔103及第二导电通孔104，第一电子组件11与第一导电层12及第二导电层13相导通。第二绝缘层15设置于第一导电层12上，且包覆第一导电层12，并具有多个第三导电通孔150。第三导电层16设置于第二绝缘层15的顶面151上，且暴露部分的第二绝缘层15的顶面151。此外，第三导电层16与第三导电通孔150连接而导通。第二电子组件17内埋于第二绝缘层15内，且直接设置于第一导电层12上，并具有多个第二导接端170，其中第二电子组件17的一上表面171的第二导接端170与第三导电通孔150相连接而导通，且位于第二电子组件17的一下表面172的第二导接端170直接设置于第一导电层12上而与第一导电层12相连接导通。因此通过位于第二电子组件17的上表面171的第二导接端170及第三导电通孔150，第二电子组件17与第三导电层16相导通，及/或通过位于第二电子组件17的下表面172的第二导接端170设置于第一导电层12上，第二电子组件17与第一导电层12相导通。此外，由于第一电子组件11与第一导电层12相导通，且第二电子组件17亦与第一导电层12相导通，因此通过第一导电层12可使第一电子组件11与第二电子组件17的对应第二导接端170可相导通。
[0081]于本实施例中，第一绝缘层10以及第二绝缘层15的材质(可为但不限于)例如是树脂或是其他具高热传导数的绝缘材料。再者，第一导电通孔103位于第一绝缘层10中，并暴露于第一绝缘层10的顶面101且与第一导电层12相接触；第二导电通孔104位于第一绝缘层10中，并暴露于第一绝缘层10的底面102且与第二导电层13相接触；第三导电通孔150位于第二绝缘层15中，并暴露于第二绝缘层15的顶面151且与第三导电层16相接触。多个第一导电通孔103、多个第二导电通孔104以及多个第三导电通孔150的形成方式可先以例如但不限于激光钻孔、机械钻孔或是光刻(Photolithography)成孔方式而分别于第一绝缘层10及第二绝缘层15中形成多个孔洞，的后再于该多个孔洞中以例如但不限于填充或电镀方式将导电物质形成于该多个孔洞中，以形成多个第一导电通孔103、多个第二导电通孔104以及多个第三导电通孔150。
[0082]第一导电层12、第二导电层13及第三导电层16可分别以例如蚀刻方式而形成一个或是多个彼此独立且隔离的第一导电图形120、第二导电图形130以及 第三导电图形160。例如图1A所示，第一导电层12利用蚀刻方式而形成三个彼此独立且隔离的第一导电图形120，第二导电层13以蚀刻方式形成一个第二导电图形130，第三导电层16以蚀刻方式形成三个第三导电图形160，该第一导电图形120与对应的第一导电通孔103相连接而导通，第二导电图形130与对应的第二导电通孔104相连接而导通，第三导电图形160与对应的第三导电通孔150相连接而导通。本实施例中，第二电子组件17可利用一固着材料173而黏着于第一导电层12上，其中固着材料173(可为但不限于)例如是焊锡、银(Ag)胶、银烧结(sintering)、扩散软焊(Diffus1n soldering)或是非导电胶等所构成。焊接程序可为:将固着材料173 (焊锡)熔融且引流至第二电子组件17与第一导电层12的接面，使第二电子组件17与第一导电层12相互连接。固着材料173可为例如锡膏。
[0083]于一些实施例中，第一导电层12、第二导电层13以及第三导电层16(可为但不限于)例如是由铜或其他导电材料所构成，并分别以例如电镀或沉积方式形成于第一绝缘层10的顶面101、底面102以及第二绝缘层15的顶面151上。第三导电图形160以及第二导电图形130可分别作为封装结构I的接触垫，以使封装结构I可利用表面安装技术设置于一系统电路板(未图标)上。
[0084]于本实施例中，第一电子组件11以及第二电子组件17可分别为主动组件或是无源组件，例如但不限于芯片、整合性功率组件、金属氧化物半导体场效晶体管(MOSFET)、绝缘栅双极性晶体管(Insulated-gate bipolar transistor, IGBT)、二极管(D1de)、电容、电阻、电感或保险丝等。第一电子组件11内埋于第一绝缘层10内，且位于多个第一导电通孔103以及多个第二导电通孔104之间。位于第一电子组件11的上表面111的第一导接端110通过第一导电通孔103而与对应的第一导电图形120相连接而导通。第一电子组件11的下表面112的第一导接端110通过第二导电通孔104与对应的第二导电图形130的相连接而导通。第二电子组件17内埋于第二绝缘层15内，且位于多个第三导电通孔150以及第一导电层12之间。位于第二电子组件17的上表面171的第二导接端170通过第三导电通孔150而与对应的第三导电图形160相连接而导通。第二电子组件17的下表面172的第二导接端170通过直接设置于对应的第一导电图形120上而与该第一导电图形120相连接导通。因此，第三导电图形160以及第二导电图形130可作为封装结构I的接触垫，使封装结构I可以表面安装技术安装于一系统电路板上，此时第一电子组件11的多个第一导接端110以及第二电子组件17的多个第二导接端170便可分别通过对应的第二导电图形130及第三导电图形160而与系统电路板上的线路或其它电子组件等电性连接。
[0085]于一些实施例中，第一电子组件11及第二电子组件17以金属氧化物半导体场效晶体管为较佳，如图1A所示，第一电子组件11及第二电子组件17分别具有三个第一导接端110及三个第二导接端170，亦即分别为栅极、源极及漏极，其中第一电子组件11的栅极、源极及漏极的任二者设置于第一电子组件11的上表面111，第一电子组件11的栅极、源极及漏极的另一者设置于第一电子组件11的下表面112。第二电子组件17的栅极、源极及漏极的任二者设置于第二电子组件17的上表面171，第二电子组件17的栅极、源极及漏极的另一者设置于第二电子组件17的下表面172。
[0086]于一些实施例中，封装结构I还具有至少一导热部件14，例如图1A所示，封装结构I具有多个导热部件14，内埋于第一绝缘层10内，且设置于第一电子组件11的至少一侧边，例如设置于第一电子组件11的水平侧，其中导热部件14部分外露于第一绝缘层10，用以传导第一电子组件11产生的热能至封装结构I的外部。
[0087]于上述实施例中，两个导热部件14内埋于第一绝缘层10内，且分别设置于第一电子组件11的至少一侧边，例如图1A所示，两个导热部件14(可为但不限于)例如是设置于电子组件11的水平侧，两个导热部件14分别部分外露于第一绝缘层10的第一侧面106及第二侧面107，用以当第一电子组件11运作时，将第一电子组件11产生并传导至第一绝缘层10的热能传导至封装结构I的外部。于一些实施例中，多个导热部件14可由金属材质的同一导线架(Lead frame)所构成，借此多个导热部件14不但可具有导热特性，还可因金属材质而具有导电特性，又于第一电子组件11的四侧面上，可设置至少一导热部件14，可将第一电子组件11的热以水平方向导出。此外，多个导热部件14并不局限于由导线架所构成，也可为具导热特性的陶瓷基板(ceramic substrate)所构成。当然导热部件14亦可为其它导热特性佳的材质所构成。
[0088]于一些实施例中，多个导热部件14之间彼此独立而隔离，换言之，即多个导热部件14之间并不具有相互导通的关系。此外，导热部件14、第一导电层12、第二导电层13及第三导电层16的厚度并不局限，可依内埋于第一绝缘层10内的第一电子组件11的厚度、内埋于第二绝缘层15内的第二电子组件17的厚度以及封装结构I的散热需求来改变。当然，导热部件14并不局限于内埋于第一绝缘层10内，于其它实施例中，也可改内埋于第二绝缘层15内(未图示)，或是同时内埋于第一绝缘层10以及第二绝缘层15内。当导热部件14内埋于第二绝缘层15内时，设置于第二电子组件17的至少一侧边，例如是设置于第二电子组件17的四个侧边的其中一个侧边，其中导热部件14同样部分外露于第二绝缘层15，用以传导第二电子组件17产生的热能至封装结构I的外部。
[0089]请参阅图1B并配合图1A，其中第IB为图1A所示的封装结构的散热方向示意图。于一些实施例中，如图1B所示，第一绝缘层10还具有至少一第四导电通孔105，第四导电通孔105的第一端与第二导电层13相连接，第四导电通孔105的第二端与对应的导热部件14相连接，用以当第一电子组件11所产生的热能传导至第二导电层13时，可通过第四导电通孔105进一步将热能传导至导热部件14，此外，第一电子组件11以及第二电子组件17所产生的热能也由第三导电层16、第二导电层13而传导至封装结构I的外部的上方及下方，因此第一电子组件11及第二电子组件17的热能便如图1B中所标示的箭头方向传导至封装结构I的外部，以提升散热效率。当然，本实施例也可略作变化，如图1C所示，第四导电通孔105的第一端与第一导电层12相连接，第四导电通孔105的第二端与对应的导热部件14相连接，用以当第一电子组件11所产生的热能传导至第一导电层12时，可通过第四导电通孔105进一步将热能传导至导热部件14，以提升散热效率。
[0090]此外，封装结构I的第一绝缘层10还具有至少一第五导电通孔108及至少一第六导电通孔109。第五导电通孔108的第一端与对应的第一导电图形120相连接，第五导电通孔108的第二端与对应的导热部件14相连接，第六导电通孔109的第一端与对应的第二导电图形130相连接，第六导电通孔109的第二端与对应的导热部件14相连接。通过第五导电通孔108、第六导电通孔109及导热部件14所形成导热路径，可有效提升散热效率，且可将第二导电图形130与对应的第一导电图形120导接。此外，第二绝缘层15还具有至少一第七导电通孔152，第七导电通孔152的第一端与对应的第三导电图形160相连接，第七导电通孔152的第二端与对应的第一导电图形120相连接，用以当第一电子组件11所产生的热能传导至第一导电层12时，可通过第七导电通孔152进一步将热能传导至第三导电层16，以提升散热效率，同时使第一导电层12及第三导电层16相导通，借此当第二电子组件17的第二导接端170设置于与第七导电通孔152相连接导通的第一导电层12上时，第二导接端170可通过第七导电通孔152而与第三导电层16相导通(如图2所示)。第四导电通孔105、第五导电通孔108、第六导电通孔109以及第七导电通孔152的形成方式相同于第一导电通孔103及第二导电通孔104，于此不再赘述。
[0091]当本实施例的封装结构I的第一电子组件11及第二电子组件17开始运作并产生热能时，由于第一电子组件11的第一导接端110通过对应的第一导电通孔103及/或第二导电通孔104而与对应的第一导电图形120及/或第二导电图形130相导通，且第二电子组件17的第二导接端170与第一导电图形120相导通及/或通过对应的第三导电通孔150而与对应的第三导电图形160相导通,而第七导电通孔152可与第一导电层12以及第三导电层16分别连接，借此第一电子组件11的第一导接端110、对应的第一导电通孔103及/或第二导电通孔104、对应的第一导电图形120及/或第二导电图形130之间可形成导电及导热路径，而第二电子组件17的第二导接端170、对应的第一导电图形12 0、对应的第三导电通孔150、对应的第三导电图形160之间可形成导电及导热路径，因此第一电子组件11以及第二电子组件17所产生的热能可由第三导电图形160、第二导电图形130而传导至封装结构I的外部的上方及下方。此外，由于于第一电子组件11的至少一侧边设置有至少一导热部件14，例如图1A所示的第一电子组件11，于其水平侧各自设置一导热部件14，因此第一电子组件11运作时所产生的热能还可通过两导热部件14而传导至封装结构I的第一侧面106及第二侧面107外，如此一来，封装结构I内因第一电子组件11及第二电子组件17运作所产生的热能便可以垂直及水平方向的具较低热阻的热传导路径传导至封装结构I的外部，故可大幅提升封装结构I的散热效率。此外，由于本发明的封装结构I具有分别设置于第二绝缘层15的顶面151的第三导电层16以及设置于第一绝缘层10的底面102的第二导电层13，使得封装结构I可利用第三导电层16及第二导电层13作为接触垫及热传导路径，借此使封装结构I具有双边电性连接及双边散热功能。更甚者，由于本发明的封装结构I将导热部件14内埋于第一绝缘层10及/或第二绝缘层15内，并通过例如导线架来构成导热部件14，因此也可加强封装结构I的整体机械强度，并防止封装结构I的变形。另外，由于本发明的封装结构I为具有第一绝缘层10及第二绝缘层15的多层结构，使第一电子组件11以及第二电子组件17可分别内埋于位于不同层的第一绝缘层10以及第二绝缘层15内，而非如现有封装结构需将所有电子组件设置于印刷电路板的同一层上，因此本发明的封装结构I可减少电子组件，例如第一电子组件11以及第二电子组件17，间的距离而缩短导通间距，故可有效降低导通阻抗，减少寄生效应，进而获得较好的效率及电性表现，同时可使封装结构I的整体功率密度大幅提升。
[0092]以下将进一步说明本发明图1A所示的封装结构的各种可能变化例，且由于以下图式中所示的封装结构的整体结构及组件特征相似于图1A所示的封装结构，故仅以相同符号表示组件结构、连接关系及功用相同，而不再赘述。
[0093]图2为本发明第二实施例的封装结构的剖面示意图。相较于图1A所示的第一实施例，本实施例的封装结构2可包括多个相同或不同的第一电子组件11及多个相同或不同的第二电子组件17，例如图2所示的三个第一电子组件I la、I lb、I Ic以及三个第二电子组件17a、17b、17c，且每一个第一电子组件11的第一导接端110以及每一个第二电子组件17的第二导接端170的数量视该第一电子组件11及该第二电子组件17的种类而有所不同，例如当第一电子组件11及第二电子组件17为金氧半导体场效晶体管(MOSFET)时，则分别具有三个第一导接端110以及第二导接端170，亦即如图2所示的第一电子组件Ila及第二电子组件17a。当第一电子组件11及第二电子组件17为电容、电阻或二极管等，则具有两个第一导接端110以及第二导接端170，亦即如图2所示的为二极管的第一电子组件11b，为电容或电阻的第一电子组件11c，以及为电容或电阻的第二电子组件17c。当然，第一电子组件11及第二电子组件17也可为集成电路(Integrated Circuit:1C)，此时，第一导接端110以及第二导接端170的数目则依集成电路的实际架构而有所变化，例如图2所示，第二电子组件17b为集成电路，其具有四个第二导接端170。当然，封装结构2内的多个第一电子组件11及多个第二电子组件17并不局限于图2所示，可依实际需求来搭配设置。
[0094]此外，由图2所示可知，为了使多个第一电子组件11中的每一第一电子组件11的水平位置至少有一个导热部件14，使每一第一电子组件11皆可通过水平侧的导热部件14来进行散热，此任两个相邻的导热部件14之间可设置一第一电子组件11。
[0095]图3为本发明第三实施例的封装结构的剖面结构示意图。相较于图2所示的第二实施例，本实施例的封装结构3还可具一绝缘散热层30以及外接的一散热装置31。散热装置31与第二导电层13相邻地外接于封装结构3的一侧，用以加强第二导电层13的散热效率。
[0096]于一些实施例中，散热装置31可为无源式散热装置，例如由金属或陶瓷等物质所构成散热鳍片(heat sink),但不以此为限,也可为有源式散热装置,例如冷却水(coolingwater)散热装置或是热管(heat pipe)散热装置。
[0097]绝缘散热层30设置于第二导电层13的外部表面上而包覆第二导电层13，且与散热装置31相接，绝缘散热层30用以提供与第二导电层13相导通的第一电子组件11的第一导接端110及散热装置31之间的绝缘效果，且使第二导电层13所接收到的热能可传导至散热装置31。于一些实施例中，当封装结构3应用于高电压的场合时，绝缘散热层30还可防止漏电及跳火现象。
[0098]此外，如图3所示，封装结构3还可具有一金属层32，设置绝缘散热层30的外表面上且与外接的散热装置31相接，其可将由绝缘散热层30所传来的热能均匀传导至散热装置31上，以加强散热效果。
[0099]图4为本发明第四实施例的封装结构的剖面结构示意图。相较于图3所示的第三实施例，本实施例的封装结构4还具有由金属所构成的至少一导脚(pin) 40，该导脚40设置且连接于对应的第三导电层16的第三导电图形160上，其设置方式(可为但不限于)例如是焊锡焊接、超音波焊接、热压焊接、电热焊接或机械嵌入等，借此封装结构4便可利用导脚40插接于系统电路板上，而当导脚40插接于系统电路板上时，亦可利用焊接方式固定于系统电路板上。
[0100]图5为本发明第五实施例的封装结构的剖面结构示意图。相较于图2所示的第二实施例，本实施例的封装结构5还具有至少一第三电子组件50，设置于第三导电层16上，且该第三电子组件50具有多个第三导接端500，每一第三导接端500设置于第三导电层16的对应的单一第三导电图形160上，并利用例如焊锡51焊接方式而固定于对应的第三导电图形160上，借此提升封装结构5的功率密度。
[0101]图6为本发明第六实施例的封装结构的剖面结构示意图。相较于图5所示的第五实施例，本实施例的封装结构6还具有由金属所构成的至少一导脚(pin) 60，该导脚60设置且连接于第二导电层13的对应第二导电图形130上，其设置方式(可为但不限于)例如是焊锡焊接、超音波焊接、热压焊接、电热焊接或机械嵌入等，借此封装结构6便可利用导脚60插接于系统电路板上，而当导脚60插接于系统电路板上时，也可利用焊接方式固定于系统电路板上。
[0102]请参阅图7，其为本发明第一实施例的堆栈式封装模块的剖面结构示意图。于本实施例中，堆栈式封装模块7具有多个封装结构2，其中每一封装结构2的结构相似于图2所示的封装结构2，因此不再赘述其内部结构，而仅标示部分组件的符号，并以相同符号代表组件结构、连接关系及功用与图2所示的封装结构2相同。多个封装结构2依序堆栈设置，亦即每一封装结构2依序堆栈设置于另一封装结构2的上方，且位于上方的封装结构2的第二导电层13与相邻设且位于下方的封装结构2的第三导电层16相连接而导通，更甚者，位于上方的封装结构2的第二导电层13的每一第二导电图形130与位于下方的封装结构2的第三导电层16的至少一对应第三导电图形160相连接而导通。由于本实施例的堆栈式封装模块7由多个依序堆栈设置的封装结构2所构成，因此可形成更高密度的封装体，进而提升功率密度。
[0103]于一些实施例中，位于上方的封装结构2的第二导电图形130与相邻设且位于下方的封装结构2的对应第三导电图形160之间可利用锡球70焊接而彼此固定连接导通。此夕卜，堆栈式封装模块7还具有至少一第三电子组件71，设置于最上方的封装结构2的第三导电层16上，且该第三电子组件71具有多个第三导接端710，每一第三导接端710设置于最上方的封装结构2的第三导电层16的对应的单一第三导电图形160上，并利用例如焊锡72焊接方式而固定于对应的第三导电图形160上，借此封装结构7的功率密度便可提升。
[0104]图8为本发明第二实施例的堆栈式封装模块的剖面结构示意图。相较于图7所示的第一实施例，本实施例的堆栈式封装模块8还具有由金属所构成的至少一导脚80，该导脚80设置且连接于最下方的封装结构2的对应的第二导电层13的第二导电图形130上，其设置方式(可为但不限于)例如是焊锡焊接、超音波焊接、热压焊接、电热焊接或机械嵌入等，借此堆栈式封装模块8便可利用导脚80插接于系统电路板上，而当导脚80插接于系统电路板上时，也可利用焊接方式固定于系统电路板上。
[0105]综上所述，本发明提供一种封装结构及其所适用的堆栈式封装模块，该封装结构为多层结构，使每一绝缘层内可埋设至少一电子组件，而非如现有封装结构需将所有电子组件设置于印刷电路板的同一层上，因此本发明的封装结构可减少设置于不同层的绝缘层的电子组件间的距离而缩短导通间距，故有效降低导通阻抗，减少寄生效应，进而获 得较好的效率及电性表现，同时使封装结构的整体功率密度大幅提升。且通过导电通孔分别连接内埋于对应绝缘层的电子组件的导接端以及设置于绝缘层的表面的导电层之间，而导热部件也部分内埋于绝缘层并设置于电子组件的至少一侧边，例如设置两个导热部件于电子组件的水平两侧，使电子组件运作时所产生的热能可分别通过导电层以及导热部件而以垂直及水平方向的热传导路径传导至封装结构的外部，以提升封装结构的散热效率。此外，本发明的封装结构具有分别设置于最上层绝缘层的顶面的第三导电层以及设置于最下层绝缘层的底面的第二导电层，使得封装结构可具有双边电性连接功能及多边散热功能。更甚者，本发明的电子组件直接内埋于对应的绝缘层内，并利用第一导电通孔及第二导电通孔、第三导电通孔使电子组件的导接端与第三导电图形以及第二导电图形相导通，故本发明的封装结构可降低成本并提升使用寿命。再者，本发明的封装结构将导热部件内埋于绝缘层内，并通过导线架来构成导热部件，因此也可加强封装结构的整体机械强度，并防止封装结构的变形。另外，由于本实施例的堆栈式封装模块由多个依序堆栈设置的封装结构所构成，因此可形成更高密度的封装体，进而提升功率密度。
[0106]本发明得由本领域技术人员任施匠思而为诸般修饰，然皆不脱如附权利要求请求保护的专利范围。
【主权项】
1.一种封装结构，包含: 一第一绝缘层，具有至少一第一导电通孔及至少一第二导电通孔； 一第一导电层，设置于该第一绝缘层的一顶面上，且与该至少一第一导电通孔连接而导通； 一第二导电层，设置于该第一绝缘层的一底面上，且与该至少一第二导电通孔连接而导通； 至少一第一电子组件，内埋于该第一绝缘层内，且具有多个第一导接端，其中该多个第一导接端通过该至少一第一导电通孔及该至少一第二导电通孔而与该第一导电层及该第二导电层相导通； 一第二绝缘层，设置于该第一导电层上并包覆该第一导电层，且具有至少一第三导电通孔； 一第三导电层，设置于该第二绝缘层的一顶面上，且与该至少一第三导电通孔连接而导通；以及 一第二电子组件，内埋于该第二绝缘层内并以一固着材料黏着于该第一导电层上，且具有多个第二导接端，其中该多个第二导接端与该第一导电层相导通及/或通过该至少一第三导电通孔而与该第三导电层相导通。2.如权利要求1所述的封装结构，其还包括至少一导热部件，内埋于该第一绝缘层内，且设置于该至少一第一电子组件的至少一侧边，该至少一导热部件部分外露于该第一绝缘层，以传导该至少一第一电子组件产生的热能至该封装结构的外部。3.如权利要求2所述的封装结构，其中该至少一第一导电通孔位于该第一绝缘层中，并暴露于该第一绝缘层的该顶面且与该第一导电层相接触，该至少一第二导电通孔位于该第一绝缘层中，并暴露于该第一绝缘层的该底面且与该第二导电层相接触，该至少一第三导电通孔位于该第二绝缘层中，并暴露于该第二绝缘层的该顶面且与该第三导电层相接触。4.如权利要求3所述的封装结构，其中该至少一第一电子组件位于该至少一第一导电通孔以及该至少一第二导电通孔之间，该至少一第二电子组件位于该至少一第三导电通孔以及该第一导电层之间。5.如权利要求3所述的封装结构，其中该第一导电层包括至少一个第一导电图形，该第二导电层包括至少一个第二导电图形，该第三导电层包括至少一个第三导电图形，其中该至少一第一导电图形与该至少一第一导电通孔相连接而导通，该至少一第二导电图形与该至少一第二导电通孔相连接而导通，且该至少一第三导电图形与该至少一第三导电通孔相连接而导通。6.如权利要求5所述的封装结构，其中该第一电子组件具有一上表面及一下表面，其中位于该第一电子组件的该上表面的每一个该第一导接端通过对应的该第一导电通孔与对应的该第一导电图形导通，且位于该第一电子组件的该下表面的每一个该第一导接端通过对应的该第二导电通孔与对应的该第二导电图形导通。7.如权利要求5所述的封装结构，其中该第二电子组件具有一上表面及一下表面，其中位于该第二电子组件的该上表面的每一个该第二导接端通过对应的该第三导电通孔与对应的该第三导电图形导通，且位于该第二电子组件的该下表面的每一个该第二导接端设置于对应的该第一导电图形上而与对应的该第一导电图形连接导通。8.如权利要求5所述的封装结构，其中该第一绝缘层还具有一第四导电通孔，该第四导电通孔的一端与对应的该第一导电图形及对应的该第二导电图形其中之一相连接，该第四导电通孔的另一端与对应的该至少一导热部件相连接。9.如权利要求5所述的封装结构，其中该至少一导热部件包括多个导热部件，该多个导热部件之间彼此独立而隔离，其中该第一绝缘层还具有一第五导电通孔及一第六导电通孔，该第五导电通孔的一端与对应的该第一导电图形相连接，该第五导电通孔的另一端与对应的该导热部件相连接，该第六导电通孔的一端与对应的该第二导电图形相连接，该第六导电通孔的另一端与对应的该导热部件相连接。10.如权利要求5所述的封装结构，其中该第二绝缘层还具有至少一第七导电通孔，该第七导电通孔的一端与对应的该第三导电图形相连接，该第七导电通孔的另一端与对应的该第一导电图形相连接。11.如权利要求5所述的封装结构，其还具有至少一第三电子组件，设置于该第三导电层上，且具有多个第三导接端，每一该第三导接端设置于对应的该第三导电图形上。12.如权利要求11所述的封装结构，其还包括至少一导脚，设置与连接于对应的该第二导电图形上。13.如权利要求5所述的封装结构，其还包括至少一导脚，设置与连接于对应的该第三导电图形上。14.如权利要求2所述的封装结构，其中该至少一导热部件由具导电及导热特性的一金属材质的导线架或具导热特性的一陶瓷基板所构成。15.如权利要求2所述的封装结构，其还包括: 一散热装置，该散热装置与该第二导电层相邻地外接于该封装结构的一侧； 一绝缘散热层，设置于该第二导电层与该散热装置之间；以及 一金属层，设置该绝缘散热层与该散热装置之间。16.一种堆栈式封装模块，包含: 多个封装结构，每一封装结构包含: 一第一绝缘层，具有至少一第一导电通孔及至少一第二导电通孔； 一第一导电层，设置于该第一绝缘层的一顶面上，且与该至少一第一导电通孔连接而导通； 一第二导电层，设置于该第一绝缘层的一底面上，且与该至少一第二导电通孔连接而导通； 至少一第一电子组件，内埋于该第一绝缘层内，且具有多个第一导接端，其中该多个第一导接端通过该至少一第一导电通孔及该至少一第二导电通孔而与该第一导电层及该第二导电层相导通； 一第二绝缘层，设置于该第一导电层上并包覆该第一导电层，且具有至少一第三导电通孔； 一第三导电层，设置于该第二绝缘层的一顶面上，且与该至少一第三导电通孔连接而导通；以及 一第二电子组件，内埋于该第二绝缘层内并以一固着材料黏着于该第一导电层上，且具有多个第二导接端，其中该多个导接端与该第一导电层相导通及/或通过该至少一第三导电通孔而与该第三导电层相导通； 其中，该多个封装结构依序堆栈设置，且每一该封装结构的该第二导电层与相邻设的该封装结构的该第三导电层相导接。17.如权利要求16所述的堆栈式封装模块，其中该第一导电层包括至少一个第一导电图形，该第二导电层包括至少一个第二导电图形，该第三导电层包括至少一个第三导电图形，且位于上方的该封装结构的该第二导电层的每一该第二导电图形与位于下方的该封装结构的该第三导电层的该至少一第三导电图形相连接而导通。18.如权利要求17所述的堆栈式封装模块，其中位于上方的该封装结构的该第二导电层与相邻设且位于下方的该封装结构的对应该第三导电层之间利用至少一锡球而彼此固定连接导通。19.如权利要求17所述的堆栈式封装模块，其还具有至少一第三电子组件，设置于最上方的该封装结构的该第三导电层上，且该第三电子组件具有多个第三导接端，每一该第三导接端以焊接方式设置于最上方的该封装结构的对应该第三导电图形。20.如权利要求17所述的堆栈式封装模块，其还包括至少一导脚，设置与连接于最下方的该封装结构的对应的该第二导电图形上。
【专利摘要】一种封装结构及其所适用的堆栈式封装模块。本发明关于一种封装结构，包含第一至第二绝缘层、第一至第三导电层及第一至第二电子组件。第一及第二导电层分别设置于第一绝缘层的顶面及底面上，且分别与第一绝缘层的第一及第二导电通孔连接。第二绝缘层设置于第一导电层上。第三导电层设置于第二绝缘层的顶面上，且与第二绝缘层的第三导电通孔连接。第一及第二电子组件分别内埋于第一及第二绝缘层内，且第一电子组件的第一导接端通过第一及第二导电通孔而与第一及第二导电层相导通，第二电子组件的第二导接端与第一导电层相导通及/或通过第三导电通孔与第三导电层相导通。
【IPC分类】H01L23/367, H01L25/00, H01L23/31
【公开号】CN104900634
【申请号】CN201410127163
【发明人】陈大容
【申请人】台达电子国际（新加坡）私人有限公司
【公开日】2015年9月9日
【申请日】2014年3月31日
【公告号】US9107290
【技术领域】
[0001]本发明关于一种封装结构，尤指一种内部具有多层绝缘层，每一绝缘层内可埋设至少一电子组件，且将至少一导热部件部分内埋于对应的绝缘层，以通过导热部件提升散热效率的封装结构及其所适用的堆栈式封装模块。
【背景技术】
[0002]近年来随着可携式电子产品的蓬勃发展，各类相关产品逐渐朝向高密度、高性能以及轻、薄、短、小的趋势发展。再者，许多电子产品的内部电路已朝模块化发展，以使许多功能整合在一电路模块中。以常见的电路模块例如电源模块(power module)为例，其包括例如直流-直流转换器(DC to DC converter)、直流-交流转换器(DC to AC converter)或交流-直流转换器(AC to DC converter)等等,且通常将例如电容器、电阻器、电感、变压器、二极管、晶体管等电子组件整合为电源模块，进而可将电源模块安装于主板或系统电路板上。
[0003]目前电源模块的封装结构大致上分为三种，第一种即为单列插式(SingleinLine)封装结构，其主要将所有的有源及无源组件设置于印刷电路板(PCB)或是类似的基板上，再利用导线架(Lead frame)于此封装结构的侧边构成引脚。此种单列插式封装结构虽然封装制程容易，只需将电子组件摆放上去再通过焊接即可完成，且由于单列插式封装结构面积较大，因此对热的耐受性及散热性较好，然而单列插式封装结构所设置的有源组件，都是已经封装后的组件，再加上所放置的印刷电路板或类似基板上须有线路的设计面积及各组件间的安全距离，导致整体面积相当大，因此占据了电子产品内极大的空间。此夕卜，由于所有的有源组件都需封装制程，且单列插式封装结构所需的面积又大，故整体成本高。更甚者，单列插式封装结构需以人工方式将其插件于例如主板上，无法以自动机台进行放置，因此将花费许多人力成本。
[0004]第二种封装结构即为平面栅格阵列(Land Grid Array, LGA)封装结构，其将相关电子组件及线路先设计在印刷电路板上，而后再以封胶方式(Molding)封装，并于印刷电路板的背面设置许多接触垫(Contact Pad)，以提供对外的电性连接。此平面栅格阵列封装结构由于印刷电路板的背面任何位置都可设计成对外的信号连接点，因此可将信号连接线所需的设计面积减至最少，且印刷电路板上可进行高密度的电子组件摆放，所以整体体积相对较小，制程简单，成本较低，此外，还可以表面安装技术(Surface MountingTechnology, SMT)方式自动将平面栅格阵列封装结构安装于主板上。然而因电子组件摆放在印刷电路板的同一层，故组件与组件之间的线路连接距离仍然太长，导致线阻高，且较易产生寄生效应，进而影响电特性，此外，平面栅格阵列封装结构仅能进行单边散热，散热效率并不佳。
[0005]第三种封装结构则为球栅阵列(BALL GRID ARRAY, BGA)封装结构，其封装方式类似于平面栅格阵列封装，唯一不同为球栅阵列封装结构于信号的输出点加了焊接锡球的设计。而此球栅阵列封装结构因其封装结构上已有可焊接的锡球，因此不需印刷锡膏而只印助焊剂即可进行焊接，故相较于平面栅格阵列封装结构，还可避免焊接不良的情况产生。然由于锡球的制程较为繁琐且费用较高，导致球栅阵列封装结构的成本高于平面栅格阵列封装，且其散热效率也不佳。
[0006]此外，上述三种封装结构皆为单层结构，且仅能将所有的有源及无源组件设置于印刷电路板的同一层上，而由于印刷电路板上的设置空间有限，因此上述三种封装结构限制了电源模块的功率密度而无法提升。
[0007]因此，如何发展一种可改善上述现有技术缺陷的封装结构及其所适用的堆栈式封装模块，实为相关技术领域者目前所迫切需要解决的问题。
【发明内容】
[0008]本发明的主目的为提供一种封装结构，以使电子组件运作时所产生的热能可分别通过导电层以及导热部件而以垂直及水平方向传导至封装结构的外部，以解决现有封装结构成本较高，且散热效率不佳等缺陷。
[0009]本发明的另一目的在于提供一种封装结构，其可以较低成本方式实现高积密度电子组件封装，可提升散热效率，且可应用于表面安装技术。
[0010]本发明的又一目的在于提供一种堆栈式封装模块，其将多个封装结构依序堆栈设置，以提升功率密度，同时减小体积及尺寸。
[0011]为达上述目的，本发明提供一种封装结构，包含第一绝缘层、至少一第一电子组件、一第一导电层、一第二导电层、一第二绝缘层、一第三导电层以及至少一第二电子组件。第一绝缘层具有至少一第一导电通孔及至少一第二导电通孔。第一导电层设置于第一绝缘层的顶面上，且与至少一第一导电通孔连接而导通。第二导电层设置于第一绝缘层的底面上，且与至少一第二导电通孔连接而导通。该至少一第一电子组件内埋于第一绝缘层内，且具有多个第一导接端，其中第一导接端通过至少一第一导电通孔及至少一第二导电通孔与第一导电层及第二导电层相导通。第二绝缘层设置于第一导电层上并包覆第一导电层，且具有至少一第三导电通孔。第三导电层设置于第二绝缘层的顶面上，且与至少一第三导电通孔连接而导通；以及该至少一第二电子组件，内埋于第二绝缘层内并以一固着材料黏着设置于第一导电层上，且具有多个第二导接端，其中多个第二导接端与第一导电层相导通及/或通过至少一第三导电通孔而与第三导电层相导通。
[0012]根据本发明的一种实施方式，该封装结构还包括至少一导热部件，内埋于该第一绝缘层内，且设置于该至少一第一电子组件的至少一侧边，该至少一导热部件部分外露于该第一绝缘层，以传导该至少一第一电子组件产生的热能至该封装结构的外部。
[0013]根据本发明的另一种实施方式，其中该至少一第一导电通孔位于该第一绝缘层中，并暴露于该第一绝缘层的该顶面且与该第一导电层相接触，该至少一第二导电通孔位于该第一绝缘层中，并暴露于该第一绝缘层的该底面且与该第二导电层相接触，该至少一第三导电通孔位于该第二绝缘层中，并暴露于该第二绝缘层的该顶面且与该第三导电层相接触。
[0014]根据本发明的另一种实施方式，其中该至少一第一电子组件位于该至少一第一导电通孔以及该至少一第二导电通孔之间，该至少一第二电子组件位于该至少一第三导电通孔以及该第一导电层之间。
[0015]根据本发明的另一种实施方式，其中该第一导电层包括至少一个第一导电图形，该第二导电层包括至少一个第二导电图形，该第三导电层包括至少一个第三导电图形，其中该至少一第一导电图形与该至少一第一导电通孔相连接而导通，该至少一第二导电图形与该至少一第二导电通孔相连接而导通，且该至少一第三导电图形与该至少一第三导电通孔相连接而导通。
[0016]根据本发明的另一种实施方式，其中该第一电子组件具有一上表面及一下表面，其中位于该第一电子组件的该上表面的每一个该第一导接端通过对应的该第一导电通孔与对应的该第一导电图形导通，且位于该第一电子组件的该下表面的每一个该第一导接端通过对应的该第二导电通孔与对应的该第二导电图形导通。
[0017]根据本发明的另一种实施方式，其中该第二电子组件具有一上表面及一下表面，其中位于该第二电子组件的该上表面的每一个该第二导接端通过对应的该第三导电通孔与对应的该第三导电图形导通，且位于该第二电子组件的该下表面的每一个该第二导接端设置于对应的该第一导电图形上而与对应的该第一导电图形连接导通。
[0018]根据本发明的另一种实施方式，其中该第一绝缘层还具有一第四导电通孔，该第四导电通孔的一端与对应的该第一导电图形及对应的该第二导电图形其中之一相连接，该第四导电通孔的另一端与对应的该至少一导热部件相连接。
[0019]根据本发明的另一种实施方式，其中该至少一导热部件包括多个导热部件，该多个导热部件之间彼此独立而隔离，其中该第一绝缘层还具有一第五导电通孔及一第六导电通孔，该第五导电通孔的一端与对应的该第一导电图形相连接，该第五导电通孔的另一端与对应的该导热部件相连接，该第六导电通孔的一端与对应的该第二导电图形相连接，该第六导电通孔的另一端与对应的该导热部件相连接。
[0020]根据本发明的另一种实施方式，其中该第二绝缘层还具有至少一第七导电通孔，该第七导电通孔的一端与对应的该第三导电图形相连接，该第七导电通孔的另一端与对应的该第一导电图形相连接。
[0021]根据本发明的另一种实施方式，其还具有至少一第三电子组件，设置于该第三导电层上，且具有多个第三导接端，每一该第三导接端设置于对应的该第三导电图形上。
[0022]根据本发明的另一种实施方式，其还包括至少一导脚，设置与连接于对应的该第二导电图形上。
[0023]根据本发明的另一种实施方式，其还包括至少一导脚，设置与连接于对应的该第三导电图形上。
[0024]根据本发明的另一种实施方式，其中该至少一导热部件由具导电及导热特性的一金属材质 的导线架或具导热特性的一陶瓷基板所构成。
[0025]根据本发明的另一种实施方式，该封装结构还包括:一散热装置，该散热装置与该第二导电层相邻地外接于该封装结构的一侧；一绝缘散热层，设置于该第二导电层与该散热装置之间；以及一金属层，设置该绝缘散热层与该散热装置之间。
[0026]为达上述目的，本发明另提供一种堆栈式封装模块，包含:多个封装结构，每一封装结构包含:第一绝缘层，具有至少一第一导电通孔及至少一第二导电通孔；第一导电层，设置于第一绝缘层的顶面上，且与至少一第一导电通孔连接而导通；第二导电层，设置于第一绝缘层的底面上，且与至少一第二导电通孔连接而导通；至少一第一电子组件，内埋于第一绝缘层内，且具有多个第一导接端，其中多个第一导接端通过至少一第一导电通孔及至少一第二导电通孔而与第一导电层及第二导电层相导通；一第二绝缘层，设置于第一导电层上并包覆第一导电层，且具有至少一第三导电通孔；第三导电层，设置于第二绝缘层的一顶面上，且与至少一第三导电通孔连接而导通；以及该至少一第二电子组件，内埋于第二绝缘层内并以一固着材料黏着于第一导电层上，且具有多个第二导接端，其中多个导接端与第一导电层相导通及/或通过至少一第三导电通孔而与第三导电层相导通；其中，多个封装结构依序堆栈设置，且每一封装结构的第二导电层与相邻设的封装结构的第三导电层相导接。
[0027]根据本发明的一种实施方式，其中该第一导电层包括至少一个第一导电图形，该第二导电层包括至少一个第二导电图形，该第三导电层包括至少一个第三导电图形，且位于上方的该封装结构的该第二导电层的每一该第二导电图形与位于下方的该封装结构的该第三导电层的该至少一第三导电图形相连接而导通。
[0028]根据本发明的另一种实施方式，其中位于上方的该封装结构的该第二导电层与相邻设且位于下方的该封装结构的对应该第三导电层之间利用至少一锡球而彼此固定连接导通。
[0029]根据本发明的另一种实施方式，该堆栈式封装模块还具有至少一第三电子组件，设置于最上方的该封装结构的该第三导电层上，且该第三电子组件具有多个第三导接端，每一该第三导接端以焊接方式设置于最上方的该封装结构的对应该第三导电图形。
[0030]根据本发明的另一种实施方式，该堆栈式封装模块还包括至少一导脚，设置与连接于最下方的该封装结构的对应的该第二导电图形上。
【附图说明】
[0031]图1A为本发明第一实施例的封装结构的剖面结构示意图。
[0032]图1B为图1A所示的封装结构的散热方向示意图。
[0033]图1C为图1A所示的封装结构的一变化例。
[0034]图2为本发明第二实施例的封装结构的剖面结构示意图。
[0035]图3为本发明第三实施例的封装结构的剖面结构示意图。
[0036]图4为本发明第四实施例的封装结构的剖面结构示意图。
[0037]图5为本发明第五实施例的封装结构的剖面结构示意图。
[0038]图6为本发明第六实施例的封装结构的剖面结构示意图。
[0039]图7为本发明第一实施例的堆栈式封装模块的剖面结构示意图。
[0040]图8为本发明第二实施例的堆栈式封装模块的剖面结构示意图。
[0041]【符号说明】
[0042]1、2、3、4、5、6:封装结构
[0043]10:第一绝缘层
[0044]101、151:顶面
[0045]102:底面
[0046]103:第一导电通孔
[0047]104:第二导电通孔
[0048]105:第四导电通孔
[0049]106:第一侧面
[0050]107:第二侧面
[0051]108:第五导电通孔
[0052]109:第六导电通孔
[0053]ll、lla、llb、llc:第一电子组件
[0054]110:第一导接端
[0055]111、171:上表面
[0056]112、172:下表面
[0057]12:第一导电层
[0058]120:第一导电图形
[0059]13:第二导电层
[0060]130:第二导电图形
[0061]14:导热部件
[0062]15:第二绝缘层
[0063]150:第三导电通孔
[0064]152:第七导电通孔
[0065]16:第三导电层
[0066]160:第三导电图形
[0067]17、17a、17b、17c:第二电子组件
[0068]170:第二导接端
[0069]173:固着材料
[0070]30:绝缘散热层
[0071]31:散热装置
[0072]32:金属层
[0073]40、60、80:导脚
[0074]50,71:第三电子组件
[0075]500,710:第三导接端
[0076]51、72:焊锡
[0077]7,8:堆栈式封装模块
[0078]70:锡球
【具体实施方式】
[0079]体现本发明特征与优点的一些典型实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的方式上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上当作说明之用，而非架构于限制本发明。
[0080]图1A为本发明较佳实施例的封装结构的剖面结构示意图。如图1A所示，本发明的封装结构I可应用于表面安装型的电子组件模块，且包含一第一绝缘层10、至少一第一电子组件11、一第一导电层12、一第二导电层13、一第二绝缘层15、一第三导电层16及至少一第二电子组件17。其中第一绝缘层10具有多个第一导电通孔(via) 103及多个第二导电通孔104。第一导电层12设置于第一绝缘层10的顶面101上。再者，第一导电层12与第一导电通孔103连接而导通。第二导电层13设置于第一绝缘层10的底面102上，且暴露部份的第一绝缘层10的底面102。再者，第二导电层13与第二导电通孔104连接而导通。第一电子组件11内埋于第一绝缘层10内，且具有多个第一导接端110，其中位于第一电子组件11的一上表面111的第一导接端110与第一导电通孔103相连接而导通，且位于第一电子组件11的一下表面112的第一导接端110与第二导电通孔104相连接而导通。因此，通过多个第一导接端110、第一导电通孔103及第二导电通孔104，第一电子组件11与第一导电层12及第二导电层13相导通。第二绝缘层15设置于第一导电层12上，且包覆第一导电层12，并具有多个第三导电通孔150。第三导电层16设置于第二绝缘层15的顶面151上，且暴露部分的第二绝缘层15的顶面151。此外，第三导电层16与第三导电通孔150连接而导通。第二电子组件17内埋于第二绝缘层15内，且直接设置于第一导电层12上，并具有多个第二导接端170，其中第二电子组件17的一上表面171的第二导接端170与第三导电通孔150相连接而导通，且位于第二电子组件17的一下表面172的第二导接端170直接设置于第一导电层12上而与第一导电层12相连接导通。因此通过位于第二电子组件17的上表面171的第二导接端170及第三导电通孔150，第二电子组件17与第三导电层16相导通，及/或通过位于第二电子组件17的下表面172的第二导接端170设置于第一导电层12上，第二电子组件17与第一导电层12相导通。此外，由于第一电子组件11与第一导电层12相导通，且第二电子组件17亦与第一导电层12相导通，因此通过第一导电层12可使第一电子组件11与第二电子组件17的对应第二导接端170可相导通。
[0081]于本实施例中，第一绝缘层10以及第二绝缘层15的材质(可为但不限于)例如是树脂或是其他具高热传导数的绝缘材料。再者，第一导电通孔103位于第一绝缘层10中，并暴露于第一绝缘层10的顶面101且与第一导电层12相接触；第二导电通孔104位于第一绝缘层10中，并暴露于第一绝缘层10的底面102且与第二导电层13相接触；第三导电通孔150位于第二绝缘层15中，并暴露于第二绝缘层15的顶面151且与第三导电层16相接触。多个第一导电通孔103、多个第二导电通孔104以及多个第三导电通孔150的形成方式可先以例如但不限于激光钻孔、机械钻孔或是光刻(Photolithography)成孔方式而分别于第一绝缘层10及第二绝缘层15中形成多个孔洞，的后再于该多个孔洞中以例如但不限于填充或电镀方式将导电物质形成于该多个孔洞中，以形成多个第一导电通孔103、多个第二导电通孔104以及多个第三导电通孔150。
[0082]第一导电层12、第二导电层13及第三导电层16可分别以例如蚀刻方式而形成一个或是多个彼此独立且隔离的第一导电图形120、第二导电图形130以及 第三导电图形160。例如图1A所示，第一导电层12利用蚀刻方式而形成三个彼此独立且隔离的第一导电图形120，第二导电层13以蚀刻方式形成一个第二导电图形130，第三导电层16以蚀刻方式形成三个第三导电图形160，该第一导电图形120与对应的第一导电通孔103相连接而导通，第二导电图形130与对应的第二导电通孔104相连接而导通，第三导电图形160与对应的第三导电通孔150相连接而导通。本实施例中，第二电子组件17可利用一固着材料173而黏着于第一导电层12上，其中固着材料173(可为但不限于)例如是焊锡、银(Ag)胶、银烧结(sintering)、扩散软焊(Diffus1n soldering)或是非导电胶等所构成。焊接程序可为:将固着材料173 (焊锡)熔融且引流至第二电子组件17与第一导电层12的接面，使第二电子组件17与第一导电层12相互连接。固着材料173可为例如锡膏。
[0083]于一些实施例中，第一导电层12、第二导电层13以及第三导电层16(可为但不限于)例如是由铜或其他导电材料所构成，并分别以例如电镀或沉积方式形成于第一绝缘层10的顶面101、底面102以及第二绝缘层15的顶面151上。第三导电图形160以及第二导电图形130可分别作为封装结构I的接触垫，以使封装结构I可利用表面安装技术设置于一系统电路板(未图标)上。
[0084]于本实施例中，第一电子组件11以及第二电子组件17可分别为主动组件或是无源组件，例如但不限于芯片、整合性功率组件、金属氧化物半导体场效晶体管(MOSFET)、绝缘栅双极性晶体管(Insulated-gate bipolar transistor, IGBT)、二极管(D1de)、电容、电阻、电感或保险丝等。第一电子组件11内埋于第一绝缘层10内，且位于多个第一导电通孔103以及多个第二导电通孔104之间。位于第一电子组件11的上表面111的第一导接端110通过第一导电通孔103而与对应的第一导电图形120相连接而导通。第一电子组件11的下表面112的第一导接端110通过第二导电通孔104与对应的第二导电图形130的相连接而导通。第二电子组件17内埋于第二绝缘层15内，且位于多个第三导电通孔150以及第一导电层12之间。位于第二电子组件17的上表面171的第二导接端170通过第三导电通孔150而与对应的第三导电图形160相连接而导通。第二电子组件17的下表面172的第二导接端170通过直接设置于对应的第一导电图形120上而与该第一导电图形120相连接导通。因此，第三导电图形160以及第二导电图形130可作为封装结构I的接触垫，使封装结构I可以表面安装技术安装于一系统电路板上，此时第一电子组件11的多个第一导接端110以及第二电子组件17的多个第二导接端170便可分别通过对应的第二导电图形130及第三导电图形160而与系统电路板上的线路或其它电子组件等电性连接。
[0085]于一些实施例中，第一电子组件11及第二电子组件17以金属氧化物半导体场效晶体管为较佳，如图1A所示，第一电子组件11及第二电子组件17分别具有三个第一导接端110及三个第二导接端170，亦即分别为栅极、源极及漏极，其中第一电子组件11的栅极、源极及漏极的任二者设置于第一电子组件11的上表面111，第一电子组件11的栅极、源极及漏极的另一者设置于第一电子组件11的下表面112。第二电子组件17的栅极、源极及漏极的任二者设置于第二电子组件17的上表面171，第二电子组件17的栅极、源极及漏极的另一者设置于第二电子组件17的下表面172。
[0086]于一些实施例中，封装结构I还具有至少一导热部件14，例如图1A所示，封装结构I具有多个导热部件14，内埋于第一绝缘层10内，且设置于第一电子组件11的至少一侧边，例如设置于第一电子组件11的水平侧，其中导热部件14部分外露于第一绝缘层10，用以传导第一电子组件11产生的热能至封装结构I的外部。
[0087]于上述实施例中，两个导热部件14内埋于第一绝缘层10内，且分别设置于第一电子组件11的至少一侧边，例如图1A所示，两个导热部件14(可为但不限于)例如是设置于电子组件11的水平侧，两个导热部件14分别部分外露于第一绝缘层10的第一侧面106及第二侧面107，用以当第一电子组件11运作时，将第一电子组件11产生并传导至第一绝缘层10的热能传导至封装结构I的外部。于一些实施例中，多个导热部件14可由金属材质的同一导线架(Lead frame)所构成，借此多个导热部件14不但可具有导热特性，还可因金属材质而具有导电特性，又于第一电子组件11的四侧面上，可设置至少一导热部件14，可将第一电子组件11的热以水平方向导出。此外，多个导热部件14并不局限于由导线架所构成，也可为具导热特性的陶瓷基板(ceramic substrate)所构成。当然导热部件14亦可为其它导热特性佳的材质所构成。
[0088]于一些实施例中，多个导热部件14之间彼此独立而隔离，换言之，即多个导热部件14之间并不具有相互导通的关系。此外，导热部件14、第一导电层12、第二导电层13及第三导电层16的厚度并不局限，可依内埋于第一绝缘层10内的第一电子组件11的厚度、内埋于第二绝缘层15内的第二电子组件17的厚度以及封装结构I的散热需求来改变。当然，导热部件14并不局限于内埋于第一绝缘层10内，于其它实施例中，也可改内埋于第二绝缘层15内(未图示)，或是同时内埋于第一绝缘层10以及第二绝缘层15内。当导热部件14内埋于第二绝缘层15内时，设置于第二电子组件17的至少一侧边，例如是设置于第二电子组件17的四个侧边的其中一个侧边，其中导热部件14同样部分外露于第二绝缘层15，用以传导第二电子组件17产生的热能至封装结构I的外部。
[0089]请参阅图1B并配合图1A，其中第IB为图1A所示的封装结构的散热方向示意图。于一些实施例中，如图1B所示，第一绝缘层10还具有至少一第四导电通孔105，第四导电通孔105的第一端与第二导电层13相连接，第四导电通孔105的第二端与对应的导热部件14相连接，用以当第一电子组件11所产生的热能传导至第二导电层13时，可通过第四导电通孔105进一步将热能传导至导热部件14，此外，第一电子组件11以及第二电子组件17所产生的热能也由第三导电层16、第二导电层13而传导至封装结构I的外部的上方及下方，因此第一电子组件11及第二电子组件17的热能便如图1B中所标示的箭头方向传导至封装结构I的外部，以提升散热效率。当然，本实施例也可略作变化，如图1C所示，第四导电通孔105的第一端与第一导电层12相连接，第四导电通孔105的第二端与对应的导热部件14相连接，用以当第一电子组件11所产生的热能传导至第一导电层12时，可通过第四导电通孔105进一步将热能传导至导热部件14，以提升散热效率。
[0090]此外，封装结构I的第一绝缘层10还具有至少一第五导电通孔108及至少一第六导电通孔109。第五导电通孔108的第一端与对应的第一导电图形120相连接，第五导电通孔108的第二端与对应的导热部件14相连接，第六导电通孔109的第一端与对应的第二导电图形130相连接，第六导电通孔109的第二端与对应的导热部件14相连接。通过第五导电通孔108、第六导电通孔109及导热部件14所形成导热路径，可有效提升散热效率，且可将第二导电图形130与对应的第一导电图形120导接。此外，第二绝缘层15还具有至少一第七导电通孔152，第七导电通孔152的第一端与对应的第三导电图形160相连接，第七导电通孔152的第二端与对应的第一导电图形120相连接，用以当第一电子组件11所产生的热能传导至第一导电层12时，可通过第七导电通孔152进一步将热能传导至第三导电层16，以提升散热效率，同时使第一导电层12及第三导电层16相导通，借此当第二电子组件17的第二导接端170设置于与第七导电通孔152相连接导通的第一导电层12上时，第二导接端170可通过第七导电通孔152而与第三导电层16相导通(如图2所示)。第四导电通孔105、第五导电通孔108、第六导电通孔109以及第七导电通孔152的形成方式相同于第一导电通孔103及第二导电通孔104，于此不再赘述。
[0091]当本实施例的封装结构I的第一电子组件11及第二电子组件17开始运作并产生热能时，由于第一电子组件11的第一导接端110通过对应的第一导电通孔103及/或第二导电通孔104而与对应的第一导电图形120及/或第二导电图形130相导通，且第二电子组件17的第二导接端170与第一导电图形120相导通及/或通过对应的第三导电通孔150而与对应的第三导电图形160相导通,而第七导电通孔152可与第一导电层12以及第三导电层16分别连接，借此第一电子组件11的第一导接端110、对应的第一导电通孔103及/或第二导电通孔104、对应的第一导电图形120及/或第二导电图形130之间可形成导电及导热路径，而第二电子组件17的第二导接端170、对应的第一导电图形12 0、对应的第三导电通孔150、对应的第三导电图形160之间可形成导电及导热路径，因此第一电子组件11以及第二电子组件17所产生的热能可由第三导电图形160、第二导电图形130而传导至封装结构I的外部的上方及下方。此外，由于于第一电子组件11的至少一侧边设置有至少一导热部件14，例如图1A所示的第一电子组件11，于其水平侧各自设置一导热部件14，因此第一电子组件11运作时所产生的热能还可通过两导热部件14而传导至封装结构I的第一侧面106及第二侧面107外，如此一来，封装结构I内因第一电子组件11及第二电子组件17运作所产生的热能便可以垂直及水平方向的具较低热阻的热传导路径传导至封装结构I的外部，故可大幅提升封装结构I的散热效率。此外，由于本发明的封装结构I具有分别设置于第二绝缘层15的顶面151的第三导电层16以及设置于第一绝缘层10的底面102的第二导电层13，使得封装结构I可利用第三导电层16及第二导电层13作为接触垫及热传导路径，借此使封装结构I具有双边电性连接及双边散热功能。更甚者，由于本发明的封装结构I将导热部件14内埋于第一绝缘层10及/或第二绝缘层15内，并通过例如导线架来构成导热部件14，因此也可加强封装结构I的整体机械强度，并防止封装结构I的变形。另外，由于本发明的封装结构I为具有第一绝缘层10及第二绝缘层15的多层结构，使第一电子组件11以及第二电子组件17可分别内埋于位于不同层的第一绝缘层10以及第二绝缘层15内，而非如现有封装结构需将所有电子组件设置于印刷电路板的同一层上，因此本发明的封装结构I可减少电子组件，例如第一电子组件11以及第二电子组件17，间的距离而缩短导通间距，故可有效降低导通阻抗，减少寄生效应，进而获得较好的效率及电性表现，同时可使封装结构I的整体功率密度大幅提升。
[0092]以下将进一步说明本发明图1A所示的封装结构的各种可能变化例，且由于以下图式中所示的封装结构的整体结构及组件特征相似于图1A所示的封装结构，故仅以相同符号表示组件结构、连接关系及功用相同，而不再赘述。
[0093]图2为本发明第二实施例的封装结构的剖面示意图。相较于图1A所示的第一实施例，本实施例的封装结构2可包括多个相同或不同的第一电子组件11及多个相同或不同的第二电子组件17，例如图2所示的三个第一电子组件I la、I lb、I Ic以及三个第二电子组件17a、17b、17c，且每一个第一电子组件11的第一导接端110以及每一个第二电子组件17的第二导接端170的数量视该第一电子组件11及该第二电子组件17的种类而有所不同，例如当第一电子组件11及第二电子组件17为金氧半导体场效晶体管(MOSFET)时，则分别具有三个第一导接端110以及第二导接端170，亦即如图2所示的第一电子组件Ila及第二电子组件17a。当第一电子组件11及第二电子组件17为电容、电阻或二极管等，则具有两个第一导接端110以及第二导接端170，亦即如图2所示的为二极管的第一电子组件11b，为电容或电阻的第一电子组件11c，以及为电容或电阻的第二电子组件17c。当然，第一电子组件11及第二电子组件17也可为集成电路(Integrated Circuit:1C)，此时，第一导接端110以及第二导接端170的数目则依集成电路的实际架构而有所变化，例如图2所示，第二电子组件17b为集成电路，其具有四个第二导接端170。当然，封装结构2内的多个第一电子组件11及多个第二电子组件17并不局限于图2所示，可依实际需求来搭配设置。
[0094]此外，由图2所示可知，为了使多个第一电子组件11中的每一第一电子组件11的水平位置至少有一个导热部件14，使每一第一电子组件11皆可通过水平侧的导热部件14来进行散热，此任两个相邻的导热部件14之间可设置一第一电子组件11。
[0095]图3为本发明第三实施例的封装结构的剖面结构示意图。相较于图2所示的第二实施例，本实施例的封装结构3还可具一绝缘散热层30以及外接的一散热装置31。散热装置31与第二导电层13相邻地外接于封装结构3的一侧，用以加强第二导电层13的散热效率。
[0096]于一些实施例中，散热装置31可为无源式散热装置，例如由金属或陶瓷等物质所构成散热鳍片(heat sink),但不以此为限,也可为有源式散热装置,例如冷却水(coolingwater)散热装置或是热管(heat pipe)散热装置。
[0097]绝缘散热层30设置于第二导电层13的外部表面上而包覆第二导电层13，且与散热装置31相接，绝缘散热层30用以提供与第二导电层13相导通的第一电子组件11的第一导接端110及散热装置31之间的绝缘效果，且使第二导电层13所接收到的热能可传导至散热装置31。于一些实施例中，当封装结构3应用于高电压的场合时，绝缘散热层30还可防止漏电及跳火现象。
[0098]此外，如图3所示，封装结构3还可具有一金属层32，设置绝缘散热层30的外表面上且与外接的散热装置31相接，其可将由绝缘散热层30所传来的热能均匀传导至散热装置31上，以加强散热效果。
[0099]图4为本发明第四实施例的封装结构的剖面结构示意图。相较于图3所示的第三实施例，本实施例的封装结构4还具有由金属所构成的至少一导脚(pin) 40，该导脚40设置且连接于对应的第三导电层16的第三导电图形160上，其设置方式(可为但不限于)例如是焊锡焊接、超音波焊接、热压焊接、电热焊接或机械嵌入等，借此封装结构4便可利用导脚40插接于系统电路板上，而当导脚40插接于系统电路板上时，亦可利用焊接方式固定于系统电路板上。
[0100]图5为本发明第五实施例的封装结构的剖面结构示意图。相较于图2所示的第二实施例，本实施例的封装结构5还具有至少一第三电子组件50，设置于第三导电层16上，且该第三电子组件50具有多个第三导接端500，每一第三导接端500设置于第三导电层16的对应的单一第三导电图形160上，并利用例如焊锡51焊接方式而固定于对应的第三导电图形160上，借此提升封装结构5的功率密度。
[0101]图6为本发明第六实施例的封装结构的剖面结构示意图。相较于图5所示的第五实施例，本实施例的封装结构6还具有由金属所构成的至少一导脚(pin) 60，该导脚60设置且连接于第二导电层13的对应第二导电图形130上，其设置方式(可为但不限于)例如是焊锡焊接、超音波焊接、热压焊接、电热焊接或机械嵌入等，借此封装结构6便可利用导脚60插接于系统电路板上，而当导脚60插接于系统电路板上时，也可利用焊接方式固定于系统电路板上。
[0102]请参阅图7，其为本发明第一实施例的堆栈式封装模块的剖面结构示意图。于本实施例中，堆栈式封装模块7具有多个封装结构2，其中每一封装结构2的结构相似于图2所示的封装结构2，因此不再赘述其内部结构，而仅标示部分组件的符号，并以相同符号代表组件结构、连接关系及功用与图2所示的封装结构2相同。多个封装结构2依序堆栈设置，亦即每一封装结构2依序堆栈设置于另一封装结构2的上方，且位于上方的封装结构2的第二导电层13与相邻设且位于下方的封装结构2的第三导电层16相连接而导通，更甚者，位于上方的封装结构2的第二导电层13的每一第二导电图形130与位于下方的封装结构2的第三导电层16的至少一对应第三导电图形160相连接而导通。由于本实施例的堆栈式封装模块7由多个依序堆栈设置的封装结构2所构成，因此可形成更高密度的封装体，进而提升功率密度。
[0103]于一些实施例中，位于上方的封装结构2的第二导电图形130与相邻设且位于下方的封装结构2的对应第三导电图形160之间可利用锡球70焊接而彼此固定连接导通。此夕卜，堆栈式封装模块7还具有至少一第三电子组件71，设置于最上方的封装结构2的第三导电层16上，且该第三电子组件71具有多个第三导接端710，每一第三导接端710设置于最上方的封装结构2的第三导电层16的对应的单一第三导电图形160上，并利用例如焊锡72焊接方式而固定于对应的第三导电图形160上，借此封装结构7的功率密度便可提升。
[0104]图8为本发明第二实施例的堆栈式封装模块的剖面结构示意图。相较于图7所示的第一实施例，本实施例的堆栈式封装模块8还具有由金属所构成的至少一导脚80，该导脚80设置且连接于最下方的封装结构2的对应的第二导电层13的第二导电图形130上，其设置方式(可为但不限于)例如是焊锡焊接、超音波焊接、热压焊接、电热焊接或机械嵌入等，借此堆栈式封装模块8便可利用导脚80插接于系统电路板上，而当导脚80插接于系统电路板上时，也可利用焊接方式固定于系统电路板上。
[0105]综上所述，本发明提供一种封装结构及其所适用的堆栈式封装模块，该封装结构为多层结构，使每一绝缘层内可埋设至少一电子组件，而非如现有封装结构需将所有电子组件设置于印刷电路板的同一层上，因此本发明的封装结构可减少设置于不同层的绝缘层的电子组件间的距离而缩短导通间距，故有效降低导通阻抗，减少寄生效应，进而获 得较好的效率及电性表现，同时使封装结构的整体功率密度大幅提升。且通过导电通孔分别连接内埋于对应绝缘层的电子组件的导接端以及设置于绝缘层的表面的导电层之间，而导热部件也部分内埋于绝缘层并设置于电子组件的至少一侧边，例如设置两个导热部件于电子组件的水平两侧，使电子组件运作时所产生的热能可分别通过导电层以及导热部件而以垂直及水平方向的热传导路径传导至封装结构的外部，以提升封装结构的散热效率。此外，本发明的封装结构具有分别设置于最上层绝缘层的顶面的第三导电层以及设置于最下层绝缘层的底面的第二导电层，使得封装结构可具有双边电性连接功能及多边散热功能。更甚者，本发明的电子组件直接内埋于对应的绝缘层内，并利用第一导电通孔及第二导电通孔、第三导电通孔使电子组件的导接端与第三导电图形以及第二导电图形相导通，故本发明的封装结构可降低成本并提升使用寿命。再者，本发明的封装结构将导热部件内埋于绝缘层内，并通过导线架来构成导热部件，因此也可加强封装结构的整体机械强度，并防止封装结构的变形。另外，由于本实施例的堆栈式封装模块由多个依序堆栈设置的封装结构所构成，因此可形成更高密度的封装体，进而提升功率密度。
[0106]本发明得由本领域技术人员任施匠思而为诸般修饰，然皆不脱如附权利要求请求保护的专利范围。
【主权项】
1.一种封装结构，包含: 一第一绝缘层，具有至少一第一导电通孔及至少一第二导电通孔； 一第一导电层，设置于该第一绝缘层的一顶面上，且与该至少一第一导电通孔连接而导通； 一第二导电层，设置于该第一绝缘层的一底面上，且与该至少一第二导电通孔连接而导通； 至少一第一电子组件，内埋于该第一绝缘层内，且具有多个第一导接端，其中该多个第一导接端通过该至少一第一导电通孔及该至少一第二导电通孔而与该第一导电层及该第二导电层相导通； 一第二绝缘层，设置于该第一导电层上并包覆该第一导电层，且具有至少一第三导电通孔； 一第三导电层，设置于该第二绝缘层的一顶面上，且与该至少一第三导电通孔连接而导通；以及 一第二电子组件，内埋于该第二绝缘层内并以一固着材料黏着于该第一导电层上，且具有多个第二导接端，其中该多个第二导接端与该第一导电层相导通及/或通过该至少一第三导电通孔而与该第三导电层相导通。2.如权利要求1所述的封装结构，其还包括至少一导热部件，内埋于该第一绝缘层内，且设置于该至少一第一电子组件的至少一侧边，该至少一导热部件部分外露于该第一绝缘层，以传导该至少一第一电子组件产生的热能至该封装结构的外部。3.如权利要求2所述的封装结构，其中该至少一第一导电通孔位于该第一绝缘层中，并暴露于该第一绝缘层的该顶面且与该第一导电层相接触，该至少一第二导电通孔位于该第一绝缘层中，并暴露于该第一绝缘层的该底面且与该第二导电层相接触，该至少一第三导电通孔位于该第二绝缘层中，并暴露于该第二绝缘层的该顶面且与该第三导电层相接触。4.如权利要求3所述的封装结构，其中该至少一第一电子组件位于该至少一第一导电通孔以及该至少一第二导电通孔之间，该至少一第二电子组件位于该至少一第三导电通孔以及该第一导电层之间。5.如权利要求3所述的封装结构，其中该第一导电层包括至少一个第一导电图形，该第二导电层包括至少一个第二导电图形，该第三导电层包括至少一个第三导电图形，其中该至少一第一导电图形与该至少一第一导电通孔相连接而导通，该至少一第二导电图形与该至少一第二导电通孔相连接而导通，且该至少一第三导电图形与该至少一第三导电通孔相连接而导通。6.如权利要求5所述的封装结构，其中该第一电子组件具有一上表面及一下表面，其中位于该第一电子组件的该上表面的每一个该第一导接端通过对应的该第一导电通孔与对应的该第一导电图形导通，且位于该第一电子组件的该下表面的每一个该第一导接端通过对应的该第二导电通孔与对应的该第二导电图形导通。7.如权利要求5所述的封装结构，其中该第二电子组件具有一上表面及一下表面，其中位于该第二电子组件的该上表面的每一个该第二导接端通过对应的该第三导电通孔与对应的该第三导电图形导通，且位于该第二电子组件的该下表面的每一个该第二导接端设置于对应的该第一导电图形上而与对应的该第一导电图形连接导通。8.如权利要求5所述的封装结构，其中该第一绝缘层还具有一第四导电通孔，该第四导电通孔的一端与对应的该第一导电图形及对应的该第二导电图形其中之一相连接，该第四导电通孔的另一端与对应的该至少一导热部件相连接。9.如权利要求5所述的封装结构，其中该至少一导热部件包括多个导热部件，该多个导热部件之间彼此独立而隔离，其中该第一绝缘层还具有一第五导电通孔及一第六导电通孔，该第五导电通孔的一端与对应的该第一导电图形相连接，该第五导电通孔的另一端与对应的该导热部件相连接，该第六导电通孔的一端与对应的该第二导电图形相连接，该第六导电通孔的另一端与对应的该导热部件相连接。10.如权利要求5所述的封装结构，其中该第二绝缘层还具有至少一第七导电通孔，该第七导电通孔的一端与对应的该第三导电图形相连接，该第七导电通孔的另一端与对应的该第一导电图形相连接。11.如权利要求5所述的封装结构，其还具有至少一第三电子组件，设置于该第三导电层上，且具有多个第三导接端，每一该第三导接端设置于对应的该第三导电图形上。12.如权利要求11所述的封装结构，其还包括至少一导脚，设置与连接于对应的该第二导电图形上。13.如权利要求5所述的封装结构，其还包括至少一导脚，设置与连接于对应的该第三导电图形上。14.如权利要求2所述的封装结构，其中该至少一导热部件由具导电及导热特性的一金属材质的导线架或具导热特性的一陶瓷基板所构成。15.如权利要求2所述的封装结构，其还包括: 一散热装置，该散热装置与该第二导电层相邻地外接于该封装结构的一侧； 一绝缘散热层，设置于该第二导电层与该散热装置之间；以及 一金属层，设置该绝缘散热层与该散热装置之间。16.一种堆栈式封装模块，包含: 多个封装结构，每一封装结构包含: 一第一绝缘层，具有至少一第一导电通孔及至少一第二导电通孔； 一第一导电层，设置于该第一绝缘层的一顶面上，且与该至少一第一导电通孔连接而导通； 一第二导电层，设置于该第一绝缘层的一底面上，且与该至少一第二导电通孔连接而导通； 至少一第一电子组件，内埋于该第一绝缘层内，且具有多个第一导接端，其中该多个第一导接端通过该至少一第一导电通孔及该至少一第二导电通孔而与该第一导电层及该第二导电层相导通； 一第二绝缘层，设置于该第一导电层上并包覆该第一导电层，且具有至少一第三导电通孔； 一第三导电层，设置于该第二绝缘层的一顶面上，且与该至少一第三导电通孔连接而导通；以及 一第二电子组件，内埋于该第二绝缘层内并以一固着材料黏着于该第一导电层上，且具有多个第二导接端，其中该多个导接端与该第一导电层相导通及/或通过该至少一第三导电通孔而与该第三导电层相导通； 其中，该多个封装结构依序堆栈设置，且每一该封装结构的该第二导电层与相邻设的该封装结构的该第三导电层相导接。17.如权利要求16所述的堆栈式封装模块，其中该第一导电层包括至少一个第一导电图形，该第二导电层包括至少一个第二导电图形，该第三导电层包括至少一个第三导电图形，且位于上方的该封装结构的该第二导电层的每一该第二导电图形与位于下方的该封装结构的该第三导电层的该至少一第三导电图形相连接而导通。18.如权利要求17所述的堆栈式封装模块，其中位于上方的该封装结构的该第二导电层与相邻设且位于下方的该封装结构的对应该第三导电层之间利用至少一锡球而彼此固定连接导通。19.如权利要求17所述的堆栈式封装模块，其还具有至少一第三电子组件，设置于最上方的该封装结构的该第三导电层上，且该第三电子组件具有多个第三导接端，每一该第三导接端以焊接方式设置于最上方的该封装结构的对应该第三导电图形。20.如权利要求17所述的堆栈式封装模块，其还包括至少一导脚，设置与连接于最下方的该封装结构的对应的该第二导电图形上。
【专利摘要】一种封装结构及其所适用的堆栈式封装模块。本发明关于一种封装结构，包含第一至第二绝缘层、第一至第三导电层及第一至第二电子组件。第一及第二导电层分别设置于第一绝缘层的顶面及底面上，且分别与第一绝缘层的第一及第二导电通孔连接。第二绝缘层设置于第一导电层上。第三导电层设置于第二绝缘层的顶面上，且与第二绝缘层的第三导电通孔连接。第一及第二电子组件分别内埋于第一及第二绝缘层内，且第一电子组件的第一导接端通过第一及第二导电通孔而与第一及第二导电层相导通，第二电子组件的第二导接端与第一导电层相导通及/或通过第三导电通孔与第三导电层相导通。
【IPC分类】H01L23/367, H01L25/00, H01L23/31
【公开号】CN104900634
【申请号】CN201410127163
【发明人】陈大容
【申请人】台达电子国际（新加坡）私人有限公司
【公开日】2015年9月9日
【申请日】2014年3月31日
【公告号】US9107290
最新回复(0)