放大器结构的制作方法
放大器结构的制作方法
【技术领域】
[0001]本申请大体上涉及放大器结构，更具体地，涉及RF功率放大器结构。本申请还涉及包括所述放大器的集成电路。
【背景技术】
[0002]诸如RF功率放大器或RF功率晶体管之类的放大器被用于对信号进行放大。典型的放大器结构包括晶体管，例如场效应晶体管(FET)，FET具有在其输入端(即，栅极端子)处的输入阻抗匹配网络以及在其输出端(即，漏极端子)处的输出阻抗匹配网络。可以用诸如LDM0S、GaN或GaAs等各种技术来制造FET。通常在封装内的基板上提供晶体管及其关联的阻抗匹配网络，所述封装具有用于向放大器结构提供输入信号的输入引线和用于从放大器接收放大后的信号的输出引线。晶体管的输入和/或输出可以各自与偏置电路耦合。偏置电路可以被配置为将DC偏置电压施加于晶体管的输入/输出。
[0003]晶体管可以包括多个子部，每个子部接收DC偏置电压。已经发现:DC偏置电路如何传送到子部能够影响放大器结构的性能。
【发明内容】
[0004]根据本发明的第一方面，提供了一种放大器结构，包括:晶体管元件，具有沿晶体管元件轴彼此相邻布置的多个子部；偏置分布元件，包括第一部分和第二部分，所述第一部分被配置为接收偏置信号，所述第二部分被配置为将偏置信号供应给晶体管级的每个子部，其中所述第一部分被配置和布置为向分布点传送偏置信号，所述第二部分被配置为从分布点分叉以向晶体管元件的每一个子部提供偏置信号，所述分布点基本上面对晶体管元件轴的中心点布置。
[0005]这是有利的，原因在于，第一部分被配置为提供针对偏置信号的电流路径，该电流路径是所有子部公用的。第一部分将偏置信号承载到位于晶体管元件的中心点的分布点。第二部分然后从分布点分散开或分叉，以向晶体管兀件子部供应偏置信号。第二部分可以定义多个单独的路径。然而，由于电流路径从中心点分叉，电流路径的电阻范围较低。该配置保持在每个子部处接收到的偏置信号电压的差异较低，使得在每个子部处接收到的偏置信号电压基本相等。这得到了高效且高性能的RF功率放大器。将理解的是，第二部分可以或可以不直接向晶体管元件的每个子部提供偏置信号。例如，第二部分可以包括直接与子部相连的诸如接合线之类的连接，或者备选地，第二部分可以包括在另外的连接耦合到子部之前与另外的组件相连的连接。
[0006]偏置信号可以包括偏置电压信号或偏置电流信号。
[0007]第一部分可以包括细长部分，所述细长部分具有与晶体管元件轴的端部对齐的第一端部，所述细长部分至少延伸至分布点，所述第一端部被配置为接收偏置信号并可以为偏置信号提供公用电流路径。因此，第一部分可以限定针对所有子部而公用的电流路径，以便将DC偏置信号从所述DC偏置信号被提供给放大器结构的位置向分布点传送。
[0008]至少两个臂可以从分布点分叉，每个臂被配置为向晶体管子部的子集提供偏置信号。因此，第二部分可以包括从分布点在不同的方向上延伸的两个或更多个臂，所述臂提供单独的电流路径，以便向每个晶体管子部或晶体管子部的子集传送DC偏置信号。
[0009]臂可以包括从臂延伸的接合线，以提供从臂向一个或更多个晶体管子部的连接。因此，接合线可以从分布点远端的臂端部延伸，以形成与晶体管元件的子部的连接。
[0010]第二部分可以包括两个臂，两个臂被布置为分叉并在晶体管元件轴的相反端部的方向上延伸。所述臂可以在相反方向上延伸，以将DC偏置信号分发给晶体管元件的不同半部。具体地，第一臂可以被配置为向位于晶体管元件轴的第一端部处的子部的一半提供偏置信号，以及第二臂可以被配置为向位于晶体管元件轴的另一端部的子部的另一半提供偏置信号。
[0011]每个臂可以包括另一分支点，至少两个另外的臂从所述另一分支点延伸，所述另外的臂被布置为从分支点分叉。这是有利的，原因在于，臂的另外分支形成更多的次级(secondary)臂，从而允许更精细地控制向子部传送DC偏置信号的电流路径的电阻性长度。
[0012]第二部分可以包括分布条，所述分布条基本上延伸晶体管元件的宽度并且与晶体管元件轴平行，所述臂或另外的臂在沿分布条间隔的位置处与分布条相连。具体地，与分布条相连的臂或另外的臂可以沿分布条均匀隔开。分布条可以电连接所述臂或另外的臂，并提供条，可以从所述条来实现与晶体管子部的端子的连接。因此，晶体管子部的端子可以与分布条对齐，使得在每个端子和直分布条之间存在基本相等的间隔。
[0013]所述臂可以设置在第一半导体金属层中，所述另外的臂可以设置在第二半导体金属层中，第一半导体金属层和第二半导体金属层彼此隔开。使用集成电路制造技术，可以在半导体材料中的多个金属层上构建偏置分布元件。半导体材料还可以包括晶体管元件和/或与晶体管元件相关联的阻抗匹配网络。
[0014]第二部分可以包括从分布点径向延伸的多个臂。臂可以在相等地成角度间隔的方向上延伸。可以利用接合线的组来提供臂。
[0015]可以由在金属层中形成的金属迹线来提供偏置分布元件。因此，可以用限定偏置分布元件的图案来蚀刻金属层。
[0016]第二部分可以包括分布条，分布条基本延伸晶体管元件的宽度并与晶体管元件轴平行，并且可以通过从分布点向沿分布条间隔的位置延伸的多个接合线来提供臂。接合线可以被布置为沿分布条提供均匀的电流密度，使得由每个子部所接收到的DC偏置信号基本均匀。因此，接合线的数量或接合线的分布可以随分布条的长度而变化。例如，在沿分布条的位置处的接合线连接的密度可以根据特定位置与分布点的距离而变化。因此，离分布点越远，则可以提供更多的接合线连接。可以将接合线分成组，从而与沿分布条离分布点较远的位置相连的接合线组比与离分布点较近的位置相连的组可以包括更多的接合线。
[0017]第二部分的臂和/或另外的臂可以被定形或定尺寸为具有电阻，所述电阻根据所述臂和/或另外的臂从分布点开始的长度而变化。这是有利的，原因在于，在特定结构中，多个臂可以具有略微不同的长度，服务于一些子部的一些电流路径的电阻可以不同。通过设置例如限定臂的金属迹线的宽度来补偿臂的长度差异，能够向子部呈现更均匀的DC偏置信号。
[0018]分布条可以包括多个晶体管接合线，晶体管接合线提供与晶体管每个子部的连接。接合线可以与分布条垂直而延伸。
[0019]偏置分布元件可以在放大器结构的另一半导体组件的金属层中被形成为图案。例如，可以在DC阻断电容器的金属层中形成偏置分布元件，DC阻断电容器可以形成晶体管元件的阻抗匹配网络的部分。备选地，偏置分布元件可以形成在MOS电容器(MIMCAP)上或形成为MOS电容器的一部分，MOS电容器可以是阻抗匹配网络的一部分，或者偏置分布元件可以形成在集成放大器结构的金属层上(或在若干层上)。
[0020]根据发明的第二方面，提供了包括根据第一方面中定义的放大器结构的集成电路(1C)。
[0021]根据发明的第三方面，提供了包括如第一方面中定义的放大器结构的无线通信设备。
【附图说明】
[0022]现在以下仅通过示例的方式，参照以下附图给出了发明实施例的详细描述，其中:
[0023]图1示出了已知放大器结构的部分。
[0024]图2示出了封装中形成的示例放大器结构的示意图；
[0025]图3示出了第二示例放大器结构；
[0026]图4示出了第三示例放大器结构；
[0027]图5示出了第四示例放大器结构；
[0028]图6示出了图5的放大器的结构的透视图；
[0029]图7示出了第五示例放大器结构；以及
[0030]图8示出了第六示例放大器结构。
【具体实施方式】
[0031]这里所公开的示例涉及放大器结构，并且更具体地，涉及RF功率晶体管结构。放大器结构可以包括FET，FET在其输入侧或栅极端子处和输出侧或漏极端子处具有阻抗匹配网络。通常将这些放大器结构形成在基板或管芯上并且安装在封装内。封装包括引线，所述引线提供与封装和阻抗匹配网络以及其中的晶体管的连接。放大器结构 通常接收偏置信号，偏置信号包括在输入引线和/或输出引线处施加的DC偏置信号。
[0032]图1示出了已知放大器结构1，放大器结构I包括FET 2，FET 2具有在FET 2的宽度上并排延伸的多个子部2a_k。向每个子部2a_k施加DC偏置电压。利用DC偏置引线从DC偏置电路(未示出)施加DC偏置电压，DC偏置引线通过接合线3与金属迹线4相连。金属迹线4是细长的，面对FET 2的子部并且平行于FET 2的子部而延伸。金属迹线4和子部2a_k之一之间的每个连接由接合线5a_k提供。对应于子部2a_k之间的间隔，接合线5a_k在沿金属迹线隔开的位置处从接合线5a_k的关联的子部2a_k向金属迹线4延伸。
[0033]从接合线3到子部2k的电流路径的电阻性长度比从接合线3到子部2a的电流路径的电阻性长度小。已经发现这影响了在每个子部2a_k处所施加的偏置电压。在一个子部2a处施加的偏置电压与在另一子部2k处施加的偏置电压之间的差异不利地影响了放大器结构的性能。
[0034]图2示出了在封装内安装的示例放大器结构10的示意图。封装包括漏极引线12和栅极引线13，漏极引线12和栅极引线13向其中的放大器结构10提供输入和输出。在该示例中，放大器结构包括具有相关联的阻抗匹配网络17的LDMOS FET 15。将理解的是，可以使用除LDMOS以外的其他制造技术。FET 15包括多个子部(用虚线示出)。通过FET15的电流流动方向通常由箭头18所示。沿轴20并排布置子部，所述轴20与FET子部的栅极和漏极之间的电流流动的一般方向垂直。为了清楚，未示出引线12、13、阻抗匹配网络17和FET 15之间的连接。
[0035]封装还包括DC电源引线24，DC电源引线24接收DC电压，以便向FET 14、15提供偏置信号。引线24具有布置在阻抗匹配网络17的与轴20相邻的一侧的端子端部25，其中子部沿轴20分布。阻抗匹配网络17上包括金属层，金属层用于从引线24向放大器结构10供应DC偏置信号。具体地，该示例中，金属层被用于提供偏置分布元件26或偏置分布传导图案(通过配置传导性和非传导性部分)，以从引线24接收偏置信号，并将偏置信号提供给FET 15。将理解的是，偏置分布元件26不需要形成在阻抗匹配网络17或阻抗匹配网络17的部分上的金属层中，还可以是独立的部分。例如，偏置分布元件26可以形成在FET15的硅基板中或硅基板上。接合线27将引线24的端子端部与偏置分布元件26相连。将理解的是，可以使用任意数量的接合线27。偏置分布元件被配置和/或布置为在引线24的端子端部25和FET 15的具有基本相等电阻的每个子部之间提供电流路径。这是有利的，原因在于，在每个子部处施加的DC偏置电压将基本相等，已经发现这能够改善放大器结构10的性能和可靠性。这可以由偏置分布元件26来实现，所述偏置分布元件26提供对所有子部而言公用的电流路径，偏置分布元件26延伸到沿轴20与中心点29对齐的分布点28。每个子部的单独电流路径或对于子部的组或子集而言公用的电流路径可以从分布点分叉，以向子部提供DC偏置信号。
[0036]图3示出了示例偏置分布元件30。在该示例中，偏置分布元件30与阻抗匹配网络的电容器31相关联，阻抗匹配网络与FET相关联。偏置分布元件30被配置为向每个子部36a-j传送偏置信号。偏置分布兀件30包括第一部分32,第一部分32经由接合线27从偏置电路(未示出)接收DC偏置信号。与前一示例类似，第一部分32从偏置信号引线的端子端部(未示出，但接合线27将与所述端子端部相连)在晶体管的一侧(相对于通过晶体管的电流流动)接收DC偏置信号。第一部分针对FET的子部提供DC偏置信号的公用电流路径。第一部分32延伸至分布点33。分布点33与FET子部的中心点对齐。在该示例中，第一部分32延伸FET子部36a-j的宽度，并且分布点33位于沿第一部分32的半途处。由于第一部分横跨FET子部或放大器结构的宽度延伸，第一部分包括便捷的传导构件以向其它组件传送偏置信号。例如，可以在封装中安装两个管芯，每个管芯包含放大器结构。可以在第一端部处由放大器结构之一的第一部分接收偏置信号。由于第一部分横跨第一放大器布置而延伸，能够(例如)通过接合线来完成第一放大器结构的第一部分的第二端部(与第一侧相对的端部)与第二放大器结构的第一部分之间的连接。因此，第一部分可以提供用于将偏置信号向另一放大器结构传送的互连点。这可以使得在封装中不需要第二 DC偏置引线。
[0037]偏置分布兀件30包括第二部分34,第二部分34在分布点33处与第一部分32电性相连。第二部分仅可以在分布点处与第一部分相连。第二部分34从分布点分叉，以向每个子部供应DC偏置信号。在该示例中，第二部分包括两个臂35a和35b，两个臂35a和35b从分布点33开始在基本相反的方向上延伸。臂35a在多个子部的一个端部的方向上延伸，并且臂35b在多个子部的另一相反端部的方向上延伸。在该实施例中，臂35a、35b形成分布条37，分布条37延伸了晶体管子部36a-j的宽度，并且与所述子部(具体地，与所述子部的栅极或漏极端子)相邻但是相隔开。分布条37与轴20平行布置，子部36a-j沿着轴20分布。接合线BWl-BWlO在沿分布条37均匀分隔的位置处从分布条37延伸，以向每个子部36a-j提供连接。由此，每一个接合线BWl-BWlO中从沿分布条37的位置，与接合线所连接的子部36a_j的端子(例如，栅极或漏极)相反而延伸。
[0038]与图1的布置相比，从接合线33到每一个子部36a-j的电流路径的长度基本相等。因此，子部所经历的偏置信号中的压降的差异将减小。
[0039]图4示出了偏置分布元件40的另一示例配置。在该示例中，如以下将描述的，偏置分布电路40具有至少两个分支点。分支点允许对供应子部46a-j的电流路径的电阻范围的精细控制。偏置分布元件40与阻抗匹配网络上的电容器41相关联，阻抗匹配网络与FET相关联。偏置分布元件40被配置为向每个子部46a-j传送偏置信号。偏置分布元件40包括第一部分42和第二部分44。第一部分经由接合线27从偏置电路(未示出)接收DC偏置信号。第一部分42在晶体管46的一侧(与通过晶体管的电流流动相对的一侧)从偏置引线的端子端部(未示出，但是接合线27将与所述端子端部相连)接收偏置信号。第一部分针对FET的子部46a-j提供DC偏置信号的公用电流路径。第一部分42延伸至分布点43。分布点43与FET子部46a-j的中心点对齐。该示例中，第一部分42延伸了 FET子部46a-j的宽度，并且分布点42位于沿第一部分42的半途。
[0040]第二部分44从分布点43延伸到子部46a_j。第二部分43包括两个初级臂45a和45b,两个初级臂45a和45b从分布点处分叉并从分布点以相反的方向延伸。初级臂45a在多个子部的一个端部的方向上延伸，并且初级臂45b在多个子部的另一相反端部的方向上延伸。在该实施例中，初级臂45a、45b的每个的远端端部包括分支点48a、48b。在分支点48a处,初级臂45a分为两个次级臂49a、49b。次级臂49a、49b朝向子部46a_j的行的相反端部沿基本相反的方向延伸。同样，在分支点48b处，初级臂45b分为两个次级臂49c、49d。次级臂49c、49d朝向子部46a-j的行的相反端部在基本相反的方向上延伸。次级臂49a_d的远端端部与分布条47相连。分布条47与轴20平行布置，子部46a-j沿轴20分布。接合线BWl-BWlO从分布条47开始在沿分布条47均匀分隔的位置处延伸，以提供与每个子部46a-j的连接。因此，接合线BWl-BWlO的每一个从沿分布条47的位置，与连接到接合线的子部36a_j的端子(例如，栅极或漏极)相反而延伸。此外，次级臂49a_d的远端端部分布成使得它们在均匀分隔的位置处与分布条47相连。因此，臂48a、48b、49a-d提供了基本均匀长度的电流路径，因此针对每个子部46a-j提供了基本均匀分布的电阳。
[0041]图5和6示出了对图4中呈现的布置的修改。在图5和6中，在基板的不同金属层中提供初级臂45a、45b和次级 臂49a-d。参照图4描述第一部分42。然而，在分布点43处，向下层金属层提供通孔50。初级臂45a、45b从下层中的通孔50延伸。在初级臂45a、45b的远端端部,在每一个分支点48a、48b处,提供另外的通孔51a、51b,所述另外的通孔5la、5Ib延伸回初级部分42在其中延伸的上层。次级臂49a、49b从通孔51a延伸，并且次级臂49c、49d从通孔51b延伸。与图4中的布置类似，次级臂49a_d的远端端部与分布条47相连。通过在不同的层中提供分支初级臂45a、45b和次级臂49a_d，使得布置更紧凑并且因此占用更少的半导体区域。
[0042]将理解的是，可以从次级臂等分支出三级臂，等等。此外，多于两个臂可以从分布点43和/或每个分支点48a、49b分支。臂的每一“代”可以在不同的层中延伸，或者可以在上层和下层之间交替。
[0043]图7示出了偏置分布元件70的另一示例。该示例中,偏置分布元件70形成在集成电路的金属层上，集成电路通过接合线与FET相连。偏置分布元件70包括第一部分72，经由接合线73从偏置电路(未示出)接收DC偏置信号。与之前的多个示例类似，第一部分72从偏置信号引线的端子端部(未示出，但接合线73将与所述端子端部相连)偏离晶体管的中心来接收偏置信号。第一部分针对FET的子部提供DC偏置信号的公用电流路径。第一部分72延伸至分布点73。分布点73与FET子部的中心点对齐。第一部分72延伸FET子部的宽度，分布点73位于沿第一部分72的半途。在该不例中，分布点73包括来自第一部分72的半圆投影。从该投影处延伸出多个臂75a_e或“福条(spoke) ”。臂75a_e向分布条77延伸。具体地，臂从分布点73在成角度分布的位置处径向延伸。在该示例中，提供了 5个臂，但是可以存在更多或更少的臂。此外，臂不与分布条77相连，而是臂可以延伸使得它们与每个晶体管子部或子部的相邻对相邻地相端接。
[0044]例如，通过控制限定了臂的金属迹线的宽度，可以控制每个臂的电阻。因此，比臂75c更长的臂75a、75e (例如)可以更宽或更厚。更宽或更厚的臂与更窄或更薄的臂相比，可以具有更小的阻抗，因此臂的宽度和厚度可以对臂为了达到分布条77而必须延伸的任意额外长度进行补偿。如在前一示例中，分布条77包括用于将分布条77与每个晶体管子部相连的多个接合线BW1-BW10。如在前一示例中，分布条与晶体管子部的端子(栅极或漏极)对齐，因此接合线BWl-BWlO全部是相同长度的。
[0045]将理解的是，可以在不同的金属层中提供不同的臂，例如相邻的臂。因此，第一组臂可以与第二组臂交织(至少在平面图中)，其中第一组和第二组在不同的层中延伸。
[0046]图8不出了偏置分布兀件80的另一不例。偏置分布兀件80与图7的偏置分布兀件70基本类似。然而，在该示例中，臂由接合线85a-g提供而不是由蚀刻的金属迹线提供。提供了另外七个接合线组以限定七个臂。在前一示例中，臂的宽度用于基于每个臂的长度来“精细调节”通过臂的电流流动路径的电阻。在该实施例中，确定用于形成每个臂(即分布点83和分布条87之间的连接)的接合线的数量，以基于臂的长度对每个臂的电阻进行精细调节。因此，外侧臂85a和85g由分别布置在组中的四个接合线来限定。臂85b、85f由分别布置在组中的三个接合线来限定。臂85c、85e由分别布置在组中的两个接合线来限定。臂85d由单个接合线来提供。将理解的是，对于每个臂，以及接合线的数量与分布点83和分布条87之间的连接的长度之间的不同关系，可以使用不同数量的接合线。此外，可以通过利用接合线的厚度和/或形状控制接合线的长度来实现对电阻的精细调节。除了在每组中使用的接合线的数量以外，接合线的长度也可以用于对电阻进行调谐或不用于对电阻进行调谐。
[0047]尽管上述发明用半导体技术实现，本发明还可以应用于诸如低温共烧陶瓷(LTCC)等其他技术。可以从与其上具有放大器结构的管芯相邻的管芯施加偏置信号。封装可以包含多于一个所述放大器结构，可以横跨第一部分顺序地施加偏置信号。在上述实施例中，在放大器或FET与电容器(示为cap)之间示出偏置分布元件。然而，电容器可以位于偏置分布元件和放大器之间。因此，偏置分布元件的第二部分可以或可以不直接经由接合线与晶体管的子部相连。作为替代，来自第二部分的接合线可以经由另一组件(例如cap)延伸到子部。将理解的是，倘若离开第二部分去往放大器/晶体管的(完全地或部分由接合线提供的)连接的电阻性长度基本相等，则实现了本发明的优点。
【主权项】
1.一种放大器结构，包括: 晶体管元件，具有沿晶体管元件轴彼此相邻布置的多个子部； 偏置分布元件，包括第一部分和第二部分，所述第一部分被配置为接收偏置信号，所述第二部分被配置为将偏置信号供应给晶体管级的每一个子部，其中所述第一部分被配置和布置为向分布点传送偏置信号，所述第二部分被配置为从分布点分叉以向晶体管元件的每一个子部提供偏置信号，所述分布点基本上面对晶体管元件轴的中心点布置。2.根据权利要求1所述的放大器结构，其中所述第一部分包括细长部分，所述细长部分具有与晶体管元件轴的端部对齐的第一端部，所述细长部分至少延伸至分布点，所述第一端部被配置为接收偏置信号并为偏置信号提供公用电流路径。3.根据权利要求1或2所述的放大器结构，其中至少两个臂从所述分布点分叉，每个臂被配置为向晶体管子部的子集提供偏置信号。4.根据权利要求3所述的放大器结构，其中所述臂包括从臂延伸的接合线，以提供从臂向晶体管子部中的一个或更多个的连接。5.根据权利要求3或4所述的放大器结构，其中第二部分包括两个臂，所述两个臂被布置为分叉并在晶体管元件轴的相反端部的方向上延伸。6.根据权利要求3至5中任一项所述的放大器结构，其中每个臂包括另一分支点，至少两个另外的臂从所述另一分支点延伸，所述另外的臂被布置为从分支点分叉。7.根据权利要求6所述的放大器结构，其中所述臂设置在第一金属层中，所述另外的臂设置在第二金属层中，第一金属层和第二金属层彼此隔开。8.根据前述任一项权利要求所述的放大器结构，其中第二部分包括从所述分布点径向延伸的多个臂。9.根据权利要求3所述的放大器结构，其中第二部分包括分布条，所述分布条基本延伸晶体管元件的宽度并且与晶体管元件轴平行，所述臂由从分布点向沿着分布条间隔的位置延伸的多个接合线来形成。10.根据权利要求1、6或8所述的放大器结构，其中第二部分的臂和/或另外的臂被定形或定尺寸为具有电阻，所述电阻基于所述臂和/或另外的臂从分布点开始的长度。11.根据权利要求3至10中任一项所述的放大器结构，其中第二部分包括分布条，所述分布条基本延伸晶体管元件的宽度并且与晶体管元件轴平行，所述臂或另外的臂在沿分布条间隔的位置处与分布条相连。12.根据权利要求11所述的放大器结构，其中分布条包括多个晶体管接合线，晶体管接合线提供与每个晶体管子部的连接。13.根据前述任一项权利要求所述放大器结构，其中偏置分布元件在放大器结构的另一组件的金属层中被形成为图案。14.一种集成电路，包括根据权利要求1至13中任一项所述的放大器结构。15.一种无线通信设备，包括根据权利要求1至13中任一项所述的放大器结构。
【专利摘要】一种放大器结构，包括：具有沿晶体管元件轴彼此相邻布置的多个子部的晶体管元件，包括第一部分和第二部分的偏置分布元件，所述第一部分被配置为接收偏置信号，所述第二部分被配置为将偏置信号供应给晶体管级的每个子部，其中所述第一部分被配置和布置为向分布点传送偏置信号，所述第二部分被配置为从分布点分叉以向晶体管元件的每一个子部提供偏置信号，分布点基本上面对晶体管元件轴的中心点布置。
【IPC分类】H01L25/16, H01L23/495
【公开号】CN104900639
【申请号】CN201510096397
【发明人】诸毅, 约瑟夫斯·范德赞登, 史侃俊
【申请人】恩智浦有限公司
【公开日】2015年9月9日
【申请日】2015年3月4日
【公告号】EP2916356A1, US20150256130
【技术领域】
[0001]本申请大体上涉及放大器结构，更具体地，涉及RF功率放大器结构。本申请还涉及包括所述放大器的集成电路。
【背景技术】
[0002]诸如RF功率放大器或RF功率晶体管之类的放大器被用于对信号进行放大。典型的放大器结构包括晶体管，例如场效应晶体管(FET)，FET具有在其输入端(即，栅极端子)处的输入阻抗匹配网络以及在其输出端(即，漏极端子)处的输出阻抗匹配网络。可以用诸如LDM0S、GaN或GaAs等各种技术来制造FET。通常在封装内的基板上提供晶体管及其关联的阻抗匹配网络，所述封装具有用于向放大器结构提供输入信号的输入引线和用于从放大器接收放大后的信号的输出引线。晶体管的输入和/或输出可以各自与偏置电路耦合。偏置电路可以被配置为将DC偏置电压施加于晶体管的输入/输出。
[0003]晶体管可以包括多个子部，每个子部接收DC偏置电压。已经发现:DC偏置电路如何传送到子部能够影响放大器结构的性能。
【发明内容】
[0004]根据本发明的第一方面，提供了一种放大器结构，包括:晶体管元件，具有沿晶体管元件轴彼此相邻布置的多个子部；偏置分布元件，包括第一部分和第二部分，所述第一部分被配置为接收偏置信号，所述第二部分被配置为将偏置信号供应给晶体管级的每个子部，其中所述第一部分被配置和布置为向分布点传送偏置信号，所述第二部分被配置为从分布点分叉以向晶体管元件的每一个子部提供偏置信号，所述分布点基本上面对晶体管元件轴的中心点布置。
[0005]这是有利的，原因在于，第一部分被配置为提供针对偏置信号的电流路径，该电流路径是所有子部公用的。第一部分将偏置信号承载到位于晶体管元件的中心点的分布点。第二部分然后从分布点分散开或分叉，以向晶体管兀件子部供应偏置信号。第二部分可以定义多个单独的路径。然而，由于电流路径从中心点分叉，电流路径的电阻范围较低。该配置保持在每个子部处接收到的偏置信号电压的差异较低，使得在每个子部处接收到的偏置信号电压基本相等。这得到了高效且高性能的RF功率放大器。将理解的是，第二部分可以或可以不直接向晶体管元件的每个子部提供偏置信号。例如，第二部分可以包括直接与子部相连的诸如接合线之类的连接，或者备选地，第二部分可以包括在另外的连接耦合到子部之前与另外的组件相连的连接。
[0006]偏置信号可以包括偏置电压信号或偏置电流信号。
[0007]第一部分可以包括细长部分，所述细长部分具有与晶体管元件轴的端部对齐的第一端部，所述细长部分至少延伸至分布点，所述第一端部被配置为接收偏置信号并可以为偏置信号提供公用电流路径。因此，第一部分可以限定针对所有子部而公用的电流路径，以便将DC偏置信号从所述DC偏置信号被提供给放大器结构的位置向分布点传送。
[0008]至少两个臂可以从分布点分叉，每个臂被配置为向晶体管子部的子集提供偏置信号。因此，第二部分可以包括从分布点在不同的方向上延伸的两个或更多个臂，所述臂提供单独的电流路径，以便向每个晶体管子部或晶体管子部的子集传送DC偏置信号。
[0009]臂可以包括从臂延伸的接合线，以提供从臂向一个或更多个晶体管子部的连接。因此，接合线可以从分布点远端的臂端部延伸，以形成与晶体管元件的子部的连接。
[0010]第二部分可以包括两个臂，两个臂被布置为分叉并在晶体管元件轴的相反端部的方向上延伸。所述臂可以在相反方向上延伸，以将DC偏置信号分发给晶体管元件的不同半部。具体地，第一臂可以被配置为向位于晶体管元件轴的第一端部处的子部的一半提供偏置信号，以及第二臂可以被配置为向位于晶体管元件轴的另一端部的子部的另一半提供偏置信号。
[0011]每个臂可以包括另一分支点，至少两个另外的臂从所述另一分支点延伸，所述另外的臂被布置为从分支点分叉。这是有利的，原因在于，臂的另外分支形成更多的次级(secondary)臂，从而允许更精细地控制向子部传送DC偏置信号的电流路径的电阻性长度。
[0012]第二部分可以包括分布条，所述分布条基本上延伸晶体管元件的宽度并且与晶体管元件轴平行，所述臂或另外的臂在沿分布条间隔的位置处与分布条相连。具体地，与分布条相连的臂或另外的臂可以沿分布条均匀隔开。分布条可以电连接所述臂或另外的臂，并提供条，可以从所述条来实现与晶体管子部的端子的连接。因此，晶体管子部的端子可以与分布条对齐，使得在每个端子和直分布条之间存在基本相等的间隔。
[0013]所述臂可以设置在第一半导体金属层中，所述另外的臂可以设置在第二半导体金属层中，第一半导体金属层和第二半导体金属层彼此隔开。使用集成电路制造技术，可以在半导体材料中的多个金属层上构建偏置分布元件。半导体材料还可以包括晶体管元件和/或与晶体管元件相关联的阻抗匹配网络。
[0014]第二部分可以包括从分布点径向延伸的多个臂。臂可以在相等地成角度间隔的方向上延伸。可以利用接合线的组来提供臂。
[0015]可以由在金属层中形成的金属迹线来提供偏置分布元件。因此，可以用限定偏置分布元件的图案来蚀刻金属层。
[0016]第二部分可以包括分布条，分布条基本延伸晶体管元件的宽度并与晶体管元件轴平行，并且可以通过从分布点向沿分布条间隔的位置延伸的多个接合线来提供臂。接合线可以被布置为沿分布条提供均匀的电流密度，使得由每个子部所接收到的DC偏置信号基本均匀。因此，接合线的数量或接合线的分布可以随分布条的长度而变化。例如，在沿分布条的位置处的接合线连接的密度可以根据特定位置与分布点的距离而变化。因此，离分布点越远，则可以提供更多的接合线连接。可以将接合线分成组，从而与沿分布条离分布点较远的位置相连的接合线组比与离分布点较近的位置相连的组可以包括更多的接合线。
[0017]第二部分的臂和/或另外的臂可以被定形或定尺寸为具有电阻，所述电阻根据所述臂和/或另外的臂从分布点开始的长度而变化。这是有利的，原因在于，在特定结构中，多个臂可以具有略微不同的长度，服务于一些子部的一些电流路径的电阻可以不同。通过设置例如限定臂的金属迹线的宽度来补偿臂的长度差异，能够向子部呈现更均匀的DC偏置信号。
[0018]分布条可以包括多个晶体管接合线，晶体管接合线提供与晶体管每个子部的连接。接合线可以与分布条垂直而延伸。
[0019]偏置分布元件可以在放大器结构的另一半导体组件的金属层中被形成为图案。例如，可以在DC阻断电容器的金属层中形成偏置分布元件，DC阻断电容器可以形成晶体管元件的阻抗匹配网络的部分。备选地，偏置分布元件可以形成在MOS电容器(MIMCAP)上或形成为MOS电容器的一部分，MOS电容器可以是阻抗匹配网络的一部分，或者偏置分布元件可以形成在集成放大器结构的金属层上(或在若干层上)。
[0020]根据发明的第二方面，提供了包括根据第一方面中定义的放大器结构的集成电路(1C)。
[0021]根据发明的第三方面，提供了包括如第一方面中定义的放大器结构的无线通信设备。
【附图说明】
[0022]现在以下仅通过示例的方式，参照以下附图给出了发明实施例的详细描述，其中:
[0023]图1示出了已知放大器结构的部分。
[0024]图2示出了封装中形成的示例放大器结构的示意图；
[0025]图3示出了第二示例放大器结构；
[0026]图4示出了第三示例放大器结构；
[0027]图5示出了第四示例放大器结构；
[0028]图6示出了图5的放大器的结构的透视图；
[0029]图7示出了第五示例放大器结构；以及
[0030]图8示出了第六示例放大器结构。
【具体实施方式】
[0031]这里所公开的示例涉及放大器结构，并且更具体地，涉及RF功率晶体管结构。放大器结构可以包括FET，FET在其输入侧或栅极端子处和输出侧或漏极端子处具有阻抗匹配网络。通常将这些放大器结构形成在基板或管芯上并且安装在封装内。封装包括引线，所述引线提供与封装和阻抗匹配网络以及其中的晶体管的连接。放大器结构 通常接收偏置信号，偏置信号包括在输入引线和/或输出引线处施加的DC偏置信号。
[0032]图1示出了已知放大器结构1，放大器结构I包括FET 2，FET 2具有在FET 2的宽度上并排延伸的多个子部2a_k。向每个子部2a_k施加DC偏置电压。利用DC偏置引线从DC偏置电路(未示出)施加DC偏置电压，DC偏置引线通过接合线3与金属迹线4相连。金属迹线4是细长的，面对FET 2的子部并且平行于FET 2的子部而延伸。金属迹线4和子部2a_k之一之间的每个连接由接合线5a_k提供。对应于子部2a_k之间的间隔，接合线5a_k在沿金属迹线隔开的位置处从接合线5a_k的关联的子部2a_k向金属迹线4延伸。
[0033]从接合线3到子部2k的电流路径的电阻性长度比从接合线3到子部2a的电流路径的电阻性长度小。已经发现这影响了在每个子部2a_k处所施加的偏置电压。在一个子部2a处施加的偏置电压与在另一子部2k处施加的偏置电压之间的差异不利地影响了放大器结构的性能。
[0034]图2示出了在封装内安装的示例放大器结构10的示意图。封装包括漏极引线12和栅极引线13，漏极引线12和栅极引线13向其中的放大器结构10提供输入和输出。在该示例中，放大器结构包括具有相关联的阻抗匹配网络17的LDMOS FET 15。将理解的是，可以使用除LDMOS以外的其他制造技术。FET 15包括多个子部(用虚线示出)。通过FET15的电流流动方向通常由箭头18所示。沿轴20并排布置子部，所述轴20与FET子部的栅极和漏极之间的电流流动的一般方向垂直。为了清楚，未示出引线12、13、阻抗匹配网络17和FET 15之间的连接。
[0035]封装还包括DC电源引线24，DC电源引线24接收DC电压，以便向FET 14、15提供偏置信号。引线24具有布置在阻抗匹配网络17的与轴20相邻的一侧的端子端部25，其中子部沿轴20分布。阻抗匹配网络17上包括金属层，金属层用于从引线24向放大器结构10供应DC偏置信号。具体地，该示例中，金属层被用于提供偏置分布元件26或偏置分布传导图案(通过配置传导性和非传导性部分)，以从引线24接收偏置信号，并将偏置信号提供给FET 15。将理解的是，偏置分布元件26不需要形成在阻抗匹配网络17或阻抗匹配网络17的部分上的金属层中，还可以是独立的部分。例如，偏置分布元件26可以形成在FET15的硅基板中或硅基板上。接合线27将引线24的端子端部与偏置分布元件26相连。将理解的是，可以使用任意数量的接合线27。偏置分布元件被配置和/或布置为在引线24的端子端部25和FET 15的具有基本相等电阻的每个子部之间提供电流路径。这是有利的，原因在于，在每个子部处施加的DC偏置电压将基本相等，已经发现这能够改善放大器结构10的性能和可靠性。这可以由偏置分布元件26来实现，所述偏置分布元件26提供对所有子部而言公用的电流路径，偏置分布元件26延伸到沿轴20与中心点29对齐的分布点28。每个子部的单独电流路径或对于子部的组或子集而言公用的电流路径可以从分布点分叉，以向子部提供DC偏置信号。
[0036]图3示出了示例偏置分布元件30。在该示例中，偏置分布元件30与阻抗匹配网络的电容器31相关联，阻抗匹配网络与FET相关联。偏置分布元件30被配置为向每个子部36a-j传送偏置信号。偏置分布兀件30包括第一部分32,第一部分32经由接合线27从偏置电路(未示出)接收DC偏置信号。与前一示例类似，第一部分32从偏置信号引线的端子端部(未示出，但接合线27将与所述端子端部相连)在晶体管的一侧(相对于通过晶体管的电流流动)接收DC偏置信号。第一部分针对FET的子部提供DC偏置信号的公用电流路径。第一部分32延伸至分布点33。分布点33与FET子部的中心点对齐。在该示例中，第一部分32延伸FET子部36a-j的宽度，并且分布点33位于沿第一部分32的半途处。由于第一部分横跨FET子部或放大器结构的宽度延伸，第一部分包括便捷的传导构件以向其它组件传送偏置信号。例如，可以在封装中安装两个管芯，每个管芯包含放大器结构。可以在第一端部处由放大器结构之一的第一部分接收偏置信号。由于第一部分横跨第一放大器布置而延伸，能够(例如)通过接合线来完成第一放大器结构的第一部分的第二端部(与第一侧相对的端部)与第二放大器结构的第一部分之间的连接。因此，第一部分可以提供用于将偏置信号向另一放大器结构传送的互连点。这可以使得在封装中不需要第二 DC偏置引线。
[0037]偏置分布兀件30包括第二部分34,第二部分34在分布点33处与第一部分32电性相连。第二部分仅可以在分布点处与第一部分相连。第二部分34从分布点分叉，以向每个子部供应DC偏置信号。在该示例中，第二部分包括两个臂35a和35b，两个臂35a和35b从分布点33开始在基本相反的方向上延伸。臂35a在多个子部的一个端部的方向上延伸，并且臂35b在多个子部的另一相反端部的方向上延伸。在该实施例中，臂35a、35b形成分布条37，分布条37延伸了晶体管子部36a-j的宽度，并且与所述子部(具体地，与所述子部的栅极或漏极端子)相邻但是相隔开。分布条37与轴20平行布置，子部36a-j沿着轴20分布。接合线BWl-BWlO在沿分布条37均匀分隔的位置处从分布条37延伸，以向每个子部36a-j提供连接。由此，每一个接合线BWl-BWlO中从沿分布条37的位置，与接合线所连接的子部36a_j的端子(例如，栅极或漏极)相反而延伸。
[0038]与图1的布置相比，从接合线33到每一个子部36a-j的电流路径的长度基本相等。因此，子部所经历的偏置信号中的压降的差异将减小。
[0039]图4示出了偏置分布元件40的另一示例配置。在该示例中，如以下将描述的，偏置分布电路40具有至少两个分支点。分支点允许对供应子部46a-j的电流路径的电阻范围的精细控制。偏置分布元件40与阻抗匹配网络上的电容器41相关联，阻抗匹配网络与FET相关联。偏置分布元件40被配置为向每个子部46a-j传送偏置信号。偏置分布元件40包括第一部分42和第二部分44。第一部分经由接合线27从偏置电路(未示出)接收DC偏置信号。第一部分42在晶体管46的一侧(与通过晶体管的电流流动相对的一侧)从偏置引线的端子端部(未示出，但是接合线27将与所述端子端部相连)接收偏置信号。第一部分针对FET的子部46a-j提供DC偏置信号的公用电流路径。第一部分42延伸至分布点43。分布点43与FET子部46a-j的中心点对齐。该示例中，第一部分42延伸了 FET子部46a-j的宽度，并且分布点42位于沿第一部分42的半途。
[0040]第二部分44从分布点43延伸到子部46a_j。第二部分43包括两个初级臂45a和45b,两个初级臂45a和45b从分布点处分叉并从分布点以相反的方向延伸。初级臂45a在多个子部的一个端部的方向上延伸，并且初级臂45b在多个子部的另一相反端部的方向上延伸。在该实施例中，初级臂45a、45b的每个的远端端部包括分支点48a、48b。在分支点48a处,初级臂45a分为两个次级臂49a、49b。次级臂49a、49b朝向子部46a_j的行的相反端部沿基本相反的方向延伸。同样，在分支点48b处，初级臂45b分为两个次级臂49c、49d。次级臂49c、49d朝向子部46a-j的行的相反端部在基本相反的方向上延伸。次级臂49a_d的远端端部与分布条47相连。分布条47与轴20平行布置，子部46a-j沿轴20分布。接合线BWl-BWlO从分布条47开始在沿分布条47均匀分隔的位置处延伸，以提供与每个子部46a-j的连接。因此，接合线BWl-BWlO的每一个从沿分布条47的位置，与连接到接合线的子部36a_j的端子(例如，栅极或漏极)相反而延伸。此外，次级臂49a_d的远端端部分布成使得它们在均匀分隔的位置处与分布条47相连。因此，臂48a、48b、49a-d提供了基本均匀长度的电流路径，因此针对每个子部46a-j提供了基本均匀分布的电阳。
[0041]图5和6示出了对图4中呈现的布置的修改。在图5和6中，在基板的不同金属层中提供初级臂45a、45b和次级 臂49a-d。参照图4描述第一部分42。然而，在分布点43处，向下层金属层提供通孔50。初级臂45a、45b从下层中的通孔50延伸。在初级臂45a、45b的远端端部,在每一个分支点48a、48b处,提供另外的通孔51a、51b,所述另外的通孔5la、5Ib延伸回初级部分42在其中延伸的上层。次级臂49a、49b从通孔51a延伸，并且次级臂49c、49d从通孔51b延伸。与图4中的布置类似，次级臂49a_d的远端端部与分布条47相连。通过在不同的层中提供分支初级臂45a、45b和次级臂49a_d，使得布置更紧凑并且因此占用更少的半导体区域。
[0042]将理解的是，可以从次级臂等分支出三级臂，等等。此外，多于两个臂可以从分布点43和/或每个分支点48a、49b分支。臂的每一“代”可以在不同的层中延伸，或者可以在上层和下层之间交替。
[0043]图7示出了偏置分布元件70的另一示例。该示例中,偏置分布元件70形成在集成电路的金属层上，集成电路通过接合线与FET相连。偏置分布元件70包括第一部分72，经由接合线73从偏置电路(未示出)接收DC偏置信号。与之前的多个示例类似，第一部分72从偏置信号引线的端子端部(未示出，但接合线73将与所述端子端部相连)偏离晶体管的中心来接收偏置信号。第一部分针对FET的子部提供DC偏置信号的公用电流路径。第一部分72延伸至分布点73。分布点73与FET子部的中心点对齐。第一部分72延伸FET子部的宽度，分布点73位于沿第一部分72的半途。在该不例中，分布点73包括来自第一部分72的半圆投影。从该投影处延伸出多个臂75a_e或“福条(spoke) ”。臂75a_e向分布条77延伸。具体地，臂从分布点73在成角度分布的位置处径向延伸。在该示例中，提供了 5个臂，但是可以存在更多或更少的臂。此外，臂不与分布条77相连，而是臂可以延伸使得它们与每个晶体管子部或子部的相邻对相邻地相端接。
[0044]例如，通过控制限定了臂的金属迹线的宽度，可以控制每个臂的电阻。因此，比臂75c更长的臂75a、75e (例如)可以更宽或更厚。更宽或更厚的臂与更窄或更薄的臂相比，可以具有更小的阻抗，因此臂的宽度和厚度可以对臂为了达到分布条77而必须延伸的任意额外长度进行补偿。如在前一示例中，分布条77包括用于将分布条77与每个晶体管子部相连的多个接合线BW1-BW10。如在前一示例中，分布条与晶体管子部的端子(栅极或漏极)对齐，因此接合线BWl-BWlO全部是相同长度的。
[0045]将理解的是，可以在不同的金属层中提供不同的臂，例如相邻的臂。因此，第一组臂可以与第二组臂交织(至少在平面图中)，其中第一组和第二组在不同的层中延伸。
[0046]图8不出了偏置分布兀件80的另一不例。偏置分布兀件80与图7的偏置分布兀件70基本类似。然而，在该示例中，臂由接合线85a-g提供而不是由蚀刻的金属迹线提供。提供了另外七个接合线组以限定七个臂。在前一示例中，臂的宽度用于基于每个臂的长度来“精细调节”通过臂的电流流动路径的电阻。在该实施例中，确定用于形成每个臂(即分布点83和分布条87之间的连接)的接合线的数量，以基于臂的长度对每个臂的电阻进行精细调节。因此，外侧臂85a和85g由分别布置在组中的四个接合线来限定。臂85b、85f由分别布置在组中的三个接合线来限定。臂85c、85e由分别布置在组中的两个接合线来限定。臂85d由单个接合线来提供。将理解的是，对于每个臂，以及接合线的数量与分布点83和分布条87之间的连接的长度之间的不同关系，可以使用不同数量的接合线。此外，可以通过利用接合线的厚度和/或形状控制接合线的长度来实现对电阻的精细调节。除了在每组中使用的接合线的数量以外，接合线的长度也可以用于对电阻进行调谐或不用于对电阻进行调谐。
[0047]尽管上述发明用半导体技术实现，本发明还可以应用于诸如低温共烧陶瓷(LTCC)等其他技术。可以从与其上具有放大器结构的管芯相邻的管芯施加偏置信号。封装可以包含多于一个所述放大器结构，可以横跨第一部分顺序地施加偏置信号。在上述实施例中，在放大器或FET与电容器(示为cap)之间示出偏置分布元件。然而，电容器可以位于偏置分布元件和放大器之间。因此，偏置分布元件的第二部分可以或可以不直接经由接合线与晶体管的子部相连。作为替代，来自第二部分的接合线可以经由另一组件(例如cap)延伸到子部。将理解的是，倘若离开第二部分去往放大器/晶体管的(完全地或部分由接合线提供的)连接的电阻性长度基本相等，则实现了本发明的优点。
【主权项】
1.一种放大器结构，包括: 晶体管元件，具有沿晶体管元件轴彼此相邻布置的多个子部； 偏置分布元件，包括第一部分和第二部分，所述第一部分被配置为接收偏置信号，所述第二部分被配置为将偏置信号供应给晶体管级的每一个子部，其中所述第一部分被配置和布置为向分布点传送偏置信号，所述第二部分被配置为从分布点分叉以向晶体管元件的每一个子部提供偏置信号，所述分布点基本上面对晶体管元件轴的中心点布置。2.根据权利要求1所述的放大器结构，其中所述第一部分包括细长部分，所述细长部分具有与晶体管元件轴的端部对齐的第一端部，所述细长部分至少延伸至分布点，所述第一端部被配置为接收偏置信号并为偏置信号提供公用电流路径。3.根据权利要求1或2所述的放大器结构，其中至少两个臂从所述分布点分叉，每个臂被配置为向晶体管子部的子集提供偏置信号。4.根据权利要求3所述的放大器结构，其中所述臂包括从臂延伸的接合线，以提供从臂向晶体管子部中的一个或更多个的连接。5.根据权利要求3或4所述的放大器结构，其中第二部分包括两个臂，所述两个臂被布置为分叉并在晶体管元件轴的相反端部的方向上延伸。6.根据权利要求3至5中任一项所述的放大器结构，其中每个臂包括另一分支点，至少两个另外的臂从所述另一分支点延伸，所述另外的臂被布置为从分支点分叉。7.根据权利要求6所述的放大器结构，其中所述臂设置在第一金属层中，所述另外的臂设置在第二金属层中，第一金属层和第二金属层彼此隔开。8.根据前述任一项权利要求所述的放大器结构，其中第二部分包括从所述分布点径向延伸的多个臂。9.根据权利要求3所述的放大器结构，其中第二部分包括分布条，所述分布条基本延伸晶体管元件的宽度并且与晶体管元件轴平行，所述臂由从分布点向沿着分布条间隔的位置延伸的多个接合线来形成。10.根据权利要求1、6或8所述的放大器结构，其中第二部分的臂和/或另外的臂被定形或定尺寸为具有电阻，所述电阻基于所述臂和/或另外的臂从分布点开始的长度。11.根据权利要求3至10中任一项所述的放大器结构，其中第二部分包括分布条，所述分布条基本延伸晶体管元件的宽度并且与晶体管元件轴平行，所述臂或另外的臂在沿分布条间隔的位置处与分布条相连。12.根据权利要求11所述的放大器结构，其中分布条包括多个晶体管接合线，晶体管接合线提供与每个晶体管子部的连接。13.根据前述任一项权利要求所述放大器结构，其中偏置分布元件在放大器结构的另一组件的金属层中被形成为图案。14.一种集成电路，包括根据权利要求1至13中任一项所述的放大器结构。15.一种无线通信设备，包括根据权利要求1至13中任一项所述的放大器结构。
【专利摘要】一种放大器结构，包括：具有沿晶体管元件轴彼此相邻布置的多个子部的晶体管元件，包括第一部分和第二部分的偏置分布元件，所述第一部分被配置为接收偏置信号，所述第二部分被配置为将偏置信号供应给晶体管级的每个子部，其中所述第一部分被配置和布置为向分布点传送偏置信号，所述第二部分被配置为从分布点分叉以向晶体管元件的每一个子部提供偏置信号，分布点基本上面对晶体管元件轴的中心点布置。
【IPC分类】H01L25/16, H01L23/495
【公开号】CN104900639
【申请号】CN201510096397
【发明人】诸毅, 约瑟夫斯·范德赞登, 史侃俊
【申请人】恩智浦有限公司
【公开日】2015年9月9日
【申请日】2015年3月4日
【公告号】EP2916356A1, US20150256130
最新回复(0)