晶体管及其制造方法
晶体管及其制造方法
【技术领域】
[0001]本发明涉及晶体管及其制造方法，特别涉及一种具有宽带隙发射极的晶体管及其制造方法。
【背景技术】
[0002]随着半导体技术的飞速发展，人们迫切需要在CMOS制造工艺中制作更加高性能的晶体管。
[0003]图1示出了一种现有的晶体管结构。如图1所示，目前采用的一种晶体管包括在半导体基底中形成的N阱(NW)和P阱(PW)，在N阱之上形成的发射极和基极，以及在P阱之上形成的集电极，三个极之间通过绝缘材料彼此间隔。在图1所示的例子中，对发射极和集电极的对应区域进行离子注入处理，从而形成P+区域。对基极的对应区域进行离子注入处理，从而形成N+区域。
[0004]但是，这种结构的晶体管已经不能满足半导体工艺发展的需要，并且不能提供更好的性能。
【发明内容】
[0005]本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。
[0006]本发明的一个目的是提供一种晶体管及其制造方法。
[0007]在本发明的一个实施例中，提供了一种晶体管，包括:半导体基底；位于所述半导体基底中的第一区域和第二区域，所述第一区域掺杂有N型杂质，所述第二区域掺杂有P型杂质；位于所述第一区域上的发射极和基极，所述发射极的材料为掺杂有硼的锗硅材料；位于所述第二区域上的集电极。
[0008]优选地，所述基极掺杂有N型杂质，且基极中N型杂质的浓度高于所述第一区域中的N型杂质的浓度。
[0009]优选地，所述集电极掺杂有P型杂质，且集电极中P型杂质的浓度高于所述第二区域中的P型杂质的浓度。
[0010]优选地，所述基极的材料为掺杂有磷的SiC材料。
[0011]优选地，所述集电极的材料为掺杂有硼的锗硅材料。
[0012]根据本发明的另一个实施例，提供了一种晶体管，包括:半导体基底；位于所述半导体基底中的第一区域和第二区域，所述第一区域掺杂有P型杂质，所述第二区域掺杂有N型杂质；位于所述第一区域上的发射极和基极，所述发射极的材料为掺杂有磷的SiC材料；位于所述第二区域上的集电极。
[0013]优选地，所述基极掺杂有P型杂质，且基极中P型杂质的浓度高于所述第一区域中的P型杂质的浓度。
[0014]优选地，所述集电极掺杂有N型杂质，且集电极中N型杂质的浓度高于所述第二区域中的N型杂质的浓度。
[0015]根据本发明的又一个实施例，提供了一种晶体管，包括:半导体基底；位于所述半导体基底中的第一区域和第二区域，所述第一区域掺杂有P型杂质，所述第二区域掺杂有N型杂质；位于所述第一区域上的发射极和基极，所述发射极的材料为掺杂有硼的锗硅材料；位于所述第二区域上的集电极。
[0016]优选地，所述基极的材料为掺杂有磷的SiC材料。
[0017]优选地，所述集电极的材料为掺杂有硼的锗硅材料。
[0018]根据本发明的又一个实施例，提供了一种晶体管的制造方法，包括以下步骤:提供半导体基底；在所述半导体基底中形成第一区域和第二区域，所述第一区域掺杂有N型杂质，所述第二区域掺杂有P型杂质；分别在所述第一区域和第二区域上形成发射极和集电极，所述发射极的材料为掺杂有硼的锗硅材料；以及在所述第一区域上形成基极。
[0019]优选地，所述基极掺杂有N型杂质，且基极中N型杂质的浓度高于所述第一区域中的N型杂质的浓度。
[0020]优选地，所述集电极掺杂有P型杂质，且集电极中P型杂质的浓度高于所述第二区域中的P型杂质的浓度。
[0021]优选地，所述基极的材料为掺杂有磷的SiC材料。
[0022]优选地，所述集电极的材料为掺杂有硼的锗硅材料。
[0023]根据本发明的又一个实施例，提供了一种晶体管的制造方法，包括以下步骤:提供半导体基底；在所述半导体基底中形成第一区域和第二区域，所述第一区域掺杂有P型杂质，所述第二区域掺杂有N型杂质；分别在所述第一区域和第二区域上形成发射极和集电极，所述发射极的材料为掺杂有磷的SiC材料；以及在所述第一区域上形成基极。
[0024]优选地，所述基极掺杂有P型杂质，且基极中P型杂质的浓度高于所述第一区域中的P型杂质的浓度。
[0025]优选地，所述集电极掺杂有N型杂质，且集电极中N型杂质的浓度高于所述第二区域中的N型杂质的浓度。
[0026]根据本发明的又一个实施例，提供了一种晶体管的制造方法，包括以下步骤:提供半导体基底；在所述半导体基底中形成第一区域和第二区域，所述第一区域掺杂有P型杂质，所述第二区域掺杂有N型杂质；分别在所述第一区域和第二区域上形成发射极和集电极，所述发射极的材料为掺杂有硼的锗硅材料；以及在所述第一区域上形成基极。
[0027]优选地，所述基极的材料为掺杂有磷的SiC材料。
[0028]优选地，所述集电极的材料为掺杂有硼的锗硅材料。
[0029]根据本发明的又一个实施例，提供了一种半导体器件，包括上述根据本发明的晶体管。
[0030]通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
【附图说明】
[0031]构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
[0032]参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中:
[0033]图1是示出现有技术中的晶体管结构的示图。
[0034]图2是示出根据本发明的一个实施例的晶体管结构的示图。
[0035]图3A-3F是示出制造根据本发明的一个实施例的晶体管的流程图。
[0036]图4是示出根据本发明的另一个实施例的晶体管结构的示图。
[0037]图5A-5E是示出制造根据本发明的另一个实施例的晶体管的流程图。
[0038]图6是示出根据本发明的又一个实施例的晶体管结构的示图。
[0039]图7A-7F是示出制造根据本发明的又一个实施例的晶体管的流程图。
[0040]图8是示出根据本发明的又一个实施例的晶体管结构的示图。
[0041]图9A-9F是示出制造根据本发明的又一个实施例的晶体管的流程图。
[0042]图10是示出根据本发明的又一个实施例的晶体管结构的示图。
[0043]图11A-11F是示出制造根据本发明的又一个实施例的晶体管的流程图。
[0044]图12是示出根据本发明的又一个实施例的晶体管结构的示图。
[0045]图13A-13F是示出制造根据本发明的又一个实施例的晶体管的流程图。
【具体实施方式】
[0046]现在将参照附图来详细描述本发明的各种示例性实施例。应注意到:除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
[0047]同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
[0048]以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
[0049]对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
[0050]在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
[0051]应注意到:相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一 步讨论。
[0052]图2示出了一种异质结双极型晶体管的结构的示意图。如图2所示，在半导体基底201中形成有N阱(NW)202和P阱(PW)203。发射极206和基极207形成在N阱202上，集电极208形成在P阱203上。在图2所示的例子中，基极207和集电极208都是通过进行离子注入而形成的。而对于发射极206，则通过在N阱202上的对应区域沉积掺杂有硼的锗硅材料而形成。这样，在发射极206的锗硅材料和N阱202之间形成了异质结。
[0053]图3A-3F示出了图2所示晶体管的制备方法。
[0054]如图3A所示，首先在半导体基底201上沉积一层绝缘材料205，例如氧化硅。在该半导体基底201上，已经形成有N阱(NW)区域202和P阱(PW)区域203。此外，还形成有用于将晶体管的发射极、基极和集电极分隔开的绝缘材料204。在半导体基底201上形成P阱203、N阱202以及绝缘材料204和205对于本领域技术人员是熟知的，因此本发明不再详述。
[0055]接下来，如图3B所示，把覆盖在基极和集电极的对应区域上的绝缘材料205去除。去除绝缘材料205的方式可以是任何适当的方式，例如干法刻蚀或湿法刻蚀。
[0056]然后，如图3C所示，对基极区域207和集电极区域208分别进行离子注入。经过离子注入处理，使得基极区域207中N性杂质的浓度高于N阱中的N型杂质的浓度，集电极区域208中P型杂质的浓度高于P阱中的P型杂质的浓度。图3C中用N+和P+来分别表示基极区域207和集电极区域208。
[0057]然后，如图3D所示，在半导体基底201上沉积一层掩膜209。
[0058]然后，如图3E所示，把位于发射极区域206上的掩膜209和绝缘材料205通过例如刻蚀处理去除。
[0059]最后，如图3F所示，在发射极区域206中沉积掺杂有硼的锗硅材料作为发射极206。这样，在发射极区域206和半导体基底201之间形成了异质结，得到了异质结双极型晶体管。
[0060]为了进一步提高上述异质结双极型晶体管的性能，并且使之更好地在用于片上系统(System On Silicon, S0C)的CMOS工艺，图2和图3所示的异质结双极型晶体管还可以如下构造。
[0061]图4示出了根据本发明的一个实施例的异质结双极型晶体管的结构。
[0062]如图4所示，该异质结双极型晶体管包括半导体基底401。在半导体基底401中形成有N阱(NW)区域403和P阱(PW)区域402。此外，半导体基底401中还形成有用来分隔发射极406、基极407和集电极408的绝缘材料404和405。在本实施例的晶体管中，发射极406、基极407和集电极408都通过沉积技术形成在半导体基底的对应区域上。其中，发射极406和集电极408的材料为掺杂有硼的锗硅材料，基极407的材料为掺杂有磷的SiC。这样，在发射极406和基底401中的N阱区域403之间形成了异质结。类似地，在基极407和基底401中的N阱区域403之间也形成了异质结，在集电极408和基底401中的P阱区域402之间形成了异质结。
[0063]图4所示结构的异质结双极型晶体管在发射极406、基极407和集电极408都形成有异质结，从而提高了晶体管的性能。另外，从下面参照图5进行描述还可以看出，图4所示结构的晶体管还特别适合于同SOC的CMOS工艺相结合。
[0064]下面结合图5A-图5E进一步描述图4所示的异质结双极型晶体管的制造方法。
[0065]首先，如图5A所示，首先在半导体基底401上沉积一层绝缘材料405，例如氧化硅。在该半导体基底401上，已经形成有N阱(NW)区域403和P阱(PW)区域402。此外，还形成有用于将晶体管的发射极、基极和集电极分隔开的绝缘材料404。在半导体基底上形成P阱、N阱以及绝缘材料405对于本领域技术人员是熟知的，因此本发明不再详述。
[0066]然后，如图5B所示，通过例如干法刻蚀或湿法刻蚀等方式去除位于发射极和集电极区域上的绝缘材料405。
[0067]然后，如图5C所示，在发射极和集电极的对应区域上沉积掺杂有硼的锗硅材料。在一个优选示例中，硼的掺杂是原位掺杂，从而进一步简化了晶体管的制造工艺流程。
[0068]然后，如图所示，在半导体基底401上形成掩膜409，并且在与基极对应的区域处进行刻蚀，从而形成开口。
[0069]最后，如图5E所示，在所形成的开口中沉积掺杂有磷的SiC，从而形成基极407。
[0070]上述实施例中形成的晶体管是PNP型晶体管。下面结合附图6-7描述NPN型晶体管的结构和制造方法。
[0071]图6示出了一种NPN型晶体管。如图6所示，该NPN型晶体管中，半导体基底601中形成有P阱(PW)区域602和N阱(NW)区域603、以及用于分隔发射极、基极和集电极的绝缘材料604和605。与图4所示PNP型晶体管不同之处在于，发射极606和基极607都形成在P阱602上，而集电极608形成在N阱603上。发射极606的材料为掺杂有磷的SiC。从而在发射极606和P阱602之间的界面上形成了异质结。
[0072]图6所示的NPN晶体管的制造过程如图7A-图7F所示。首先，如图7A所示，在半导体基底601上沉积氧化物层605。该氧化物可以是例如氧化硅。在半导体基底601中已经形成有P阱(PW) 602和N阱(NW) 603、以及用于分隔发射极、基极和集电极的绝缘材料604。然后，如图7B所示，通过例如刻蚀(干法刻蚀或湿法刻蚀)等方式在与基极和集电极对应的区域形成开口，即去除覆盖在该区域上的绝缘材料604。然后，如图7C所示，通过例如离子注入等方式分别对基极区域和集电极区域进行处理，从而形成基极607和集电极608。其中基极607中的P型杂质的掺杂浓度大于P阱的掺杂浓度，而且集电极608中的N型杂质的掺杂浓度大于N阱的掺杂浓度。然后，如图7D-7E所示，在半导体基底上沉积一层掩模，并把半导体基底上与发射极对应的区域上的掩模609和氧化物材料605去除，形成发射极开口。最后，如图7F所示，在发射极开口中原位沉积掺杂有磷的SiC，从而得到NPN型晶体管。该异质结双极型晶体管中，在发射极606和P阱602之间的界面处形成有异质结。
[0073]图8示出了根据本发明的另一个实施例的异质结双极型晶体管的结构。如图8所示，在半导体基底801中形成有P阱(PW)区域802、N阱(NW)区域803，以及用于分隔发射极806、基极807和集电极808的绝缘材料804和805。发射极806、基极807和集电极808都是通过沉积技术在半导体基底上的对应区域形成的。其中，发射极806和集电极808都是由掺杂有硼的锗硅材料形成，而基极807是由掺杂有磷的SiC形成。
[0074]图9A-图9F进一步示出了图8所示晶体管的制造方法。首先，如图9A所示，在半导体基底801上沉积一层绝缘材料805，例如氧化硅。然后，如图9B所示，把覆盖在发射极和集电极区域上的绝缘材料805去除，从而形成发射极开口和集电极开口。例如，可以通过常见的干法刻蚀或湿法刻蚀等方式来去除绝缘材料805。接下来，如图9C所示，通过沉积处理在发射极开口和集电极开口中沉积掺杂有硼的锗硅材料，从而形成发射极806和集电极808。在一个优选的实施例中，硼的掺杂是通过原位掺杂实现的。接下来，如图9D所示，在半导体基底上通过例如沉积等方式形成掩模层809。然后，如图9E所示，在与基极对应的区域上去除掩模层809和绝缘材料805，从而形成基极开口。最后，如图9F所示，在基极开口中沉积掺杂有磷的SiC，从而形成基极807。
[0075]图10示出了又一种异质结双极型晶体管的结构。如图10所示，与图6所示的晶体管相比， 该晶体管的发射极1006的下端深入到两侧的绝缘材料1004中，并且在一个具体的示例中，发射极1006的下端与基极1007或集电极1008的下端处于相同高度。其它结构与图6中的晶体管基本相同，为了节省篇幅，这里就不再重复描述。
[0076]图11A-11F示出了图10所示晶体管的制造方法。其中，图1lA-图1lD的步骤与图7A-图7D的步骤类似。在图1lE所示的步骤中，对掩模1009、绝缘材料层1005和绝缘材料1004进行刻蚀等处理，从而形成发射极开口，该发射极开口深入到绝缘材料1004中，并且开口的下端与基极1007或集电极1008的下端基本处于相同高度。最后，如图1lF所示，在发射极开口中沉积掺杂有硼的SiC，从而形成发射极1006。
[0077]图12示出了根据本发明又一个实施例的异质结双极型晶体管的结构。
[0078]如图12所示，该实施例的结构与图8所示的晶体管的结构相似，区别在于图12中晶体管的发射极1206、基极1207和集电极1208的下端低于绝缘材料1204的上端，且它们的上端低于绝缘材料1205的上端。这样，晶体管的发射极1206、基极1207和集电极1208嵌入到半导体基底1201中。
[0079]图13A-13F示出了图12所示晶体管的制造方法。首先，如图13A所示，在半导体基底1201上沉积一层绝缘材料1205，例如氧化硅。然后，如图13B所示，把覆盖在发射极和集电极区域上的绝缘材料1205和一部分绝缘材料1204去除，从而形成发射极开口和集电极开口，从而使得发射极开口和集电极开口的下端深入到绝缘材料1204内。例如，可以通过常见的干法刻蚀或湿法刻蚀等方式来去除绝缘材料1205和1204。接下来，如图13C所示，通过沉积处理在发射极开口和集电极开口中沉积掺杂有硼的锗硅材料，从而形成发射极1206和集电极1208。在一个优选的实施例中，硼的掺杂是通过原位掺杂实现的。接下来，如图13D所示，在半导体基底上通过例如沉积等方式形成掩模层1209。然后，如图13E所示，在与基极对应的区域上去除掩模层1209、绝缘材料1205和一部分绝缘材料1204，从而形成基极开口。与发射极开口和集电极开口类似，基极开口也深入到绝缘材料1204内部。最后，如图13F所示，在基极开口中沉积掺杂有磷的SiC，从而形成基极1207。
[0080]至此，已经详细描述了根据本发明的制造半导体器件的方法和所形成的半导体器件。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。例如，在本发明的教导和启示下，本领域技术人员可以选择制作NPN或者PNP类型的双极型晶体管，而不限于说明书中详细描述的这几种。
[0081]虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。
【主权项】
1.一种晶体管，包括: 半导体基底； 位于所述半导体基底中的第一区域和第二区域，所述第一区域掺杂有N型杂质，所述第二区域掺杂有P型杂质； 位于所述第一区域上的发射极和基极，所述发射极的材料为掺杂有硼的锗硅材料； 位于所述第二区域上的集电极。2.根据权利要求1所述的晶体管，其中，所述基极掺杂有N型杂质，且基极中N型杂质的浓度高于所述第一区域中的N型杂质的浓度。3.根据权利要求1或2所述的晶体管，其中，所述集电极掺杂有P型杂质，且集电极中P型杂质的浓度高于所述第二区域中的P型杂质的浓度。4.根据权利要求1所述的晶体管，其中，所述基极的材料为掺杂有磷的SiC材料。5.根据权利要求1或4所述的晶体管，其中，所述集电极的材料为掺杂有硼的锗硅材料。6.一种晶体管，包括: 半导体基底； 位于所述半导体基底中的第一区域和第二区域，所述第一区域掺杂有P型杂质，所述第二区域掺杂有N型杂质； 位于所述第一区域上的发射极和基极，所述发射极的材料为掺杂有磷的SiC材料； 位于所述第二区域上的集电极。7.根据权利要求6所述的晶体管，其中，所述基极掺杂有P型杂质，且基极中P型杂质的浓度高于所述第一区域中的P型杂质的浓度。8.根据权利要求6所述的晶体管，其中，所述集电极掺杂有N型杂质，且集电极中N型杂质的浓度高于所述第二区域中的N型杂质的浓度。9.一种晶体管，包括: 半导体基底； 位于所述半导体基底中的第一区域和第二区域，所述第一区域掺杂有P型杂质，所述第二区域掺杂有N型杂质； 位于所述第一区域上的发射极和基极，所述发射极的材料为掺杂有硼的锗硅材料； 位于所述第二区域上的集电极。10.根据权利要求9所述的晶体管，其中，所述基极的材料为掺杂有磷的SiC材料。11.根据权利要求9或10所述的晶体管，其中，所述集电极的材料为掺杂有硼的锗硅材料。12.—种晶体管的制造方法，包括以下步骤: 提供半导体基底； 在所述半导体基底中形成第一区域和第二区域，所述第一区域掺杂有N型杂质，所述第二区域掺杂有P型杂质； 分别在所述第一区域和第二区域上形成发射极和集电极，所述发射极的材料为掺杂有硼的锗硅材料；以及 在所述第一区域上形成基极。13.根据权利要求12所述的方法，其中，所述基极掺杂有N型杂质，且基极中N型杂质的浓度高于所述第一区域中的N型杂质的浓度。14.根据权利要求12或13所述的方法，其中，所述集电极掺杂有P型杂质，且集电极中P型杂质的浓度高于所述第二区域中的P型杂质的浓度。15.根据权利要求12所述的方法，其中，所述基极的材料为掺杂有磷的SiC材料。16.根据权利要求12或15所述的方法，其中，所述集电极的材料为掺杂有硼的锗硅材料。17.一种晶体管的制造方法，包括以下步骤: 提供半导体基底； 在所述半导体基底中形成第一区域和第二区域，所述第一区域掺杂有P型杂质，所述第二区域掺杂有N型杂质； 分别在所述第一区域和第二区域上形成发射极和集电极，所述发射极的材料为掺杂有磷的SiC材料；以及 在所述第一区域上形成基极。18.根据权利要求17所述的方法，其中，所述基极掺杂有P型杂质，且基极中P型杂质的浓度高于所述第一区域中的P型杂质的浓度。19.根据权利要求17所述的方法，其中，所述集电极掺杂有N型杂质，且集电极中N型杂质的浓度高于所述第二区域中的N型杂质的浓度。20.一种晶体管的制造方法，包括以下步骤: 提供半导体基底； 在所述半导体基底中形成第一区域和第二区域，所述第一区域掺杂有P型杂质，所述第二区域掺杂有N型杂质； 分别在所述第一区域和第二区域上形成发射极和集电极，所述发射极的材料为掺杂有硼的锗硅材料；以及 在所述第一区域上形成基极。21.根据权利要求20所述的方法，其中，所述基极的材料为掺杂有磷的SiC材料。22.根据权利要求20或21所述的方法，其中，所述集电极的材料为掺杂有硼的锗硅材料。23.一种半导体器件，包括权利要求1-11中任一项所述的晶体管。
【专利摘要】本发明公开了一种晶体管及其制造方法。一种晶体管，包括：半导体基底；位于所述半导体基底中的第一区域和第二区域，所述第一区域掺杂有N型杂质，所述第二区域掺杂有P型杂质；位于所述第一区域上的发射极和基极，所述发射极的材料为掺杂有硼的锗硅材料；位于所述第二区域上的集电极。
【IPC分类】H01L29/06, H01L21/331
【公开号】CN104900686
【申请号】CN201410073625
【发明人】三重野文健
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年9月9日
【申请日】2014年3月3日
【公告号】US20150249148
【技术领域】
[0001]本发明涉及晶体管及其制造方法，特别涉及一种具有宽带隙发射极的晶体管及其制造方法。
【背景技术】
[0002]随着半导体技术的飞速发展，人们迫切需要在CMOS制造工艺中制作更加高性能的晶体管。
[0003]图1示出了一种现有的晶体管结构。如图1所示，目前采用的一种晶体管包括在半导体基底中形成的N阱(NW)和P阱(PW)，在N阱之上形成的发射极和基极，以及在P阱之上形成的集电极，三个极之间通过绝缘材料彼此间隔。在图1所示的例子中，对发射极和集电极的对应区域进行离子注入处理，从而形成P+区域。对基极的对应区域进行离子注入处理，从而形成N+区域。
[0004]但是，这种结构的晶体管已经不能满足半导体工艺发展的需要，并且不能提供更好的性能。
【发明内容】
[0005]本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。
[0006]本发明的一个目的是提供一种晶体管及其制造方法。
[0007]在本发明的一个实施例中，提供了一种晶体管，包括:半导体基底；位于所述半导体基底中的第一区域和第二区域，所述第一区域掺杂有N型杂质，所述第二区域掺杂有P型杂质；位于所述第一区域上的发射极和基极，所述发射极的材料为掺杂有硼的锗硅材料；位于所述第二区域上的集电极。
[0008]优选地，所述基极掺杂有N型杂质，且基极中N型杂质的浓度高于所述第一区域中的N型杂质的浓度。
[0009]优选地，所述集电极掺杂有P型杂质，且集电极中P型杂质的浓度高于所述第二区域中的P型杂质的浓度。
[0010]优选地，所述基极的材料为掺杂有磷的SiC材料。
[0011]优选地，所述集电极的材料为掺杂有硼的锗硅材料。
[0012]根据本发明的另一个实施例，提供了一种晶体管，包括:半导体基底；位于所述半导体基底中的第一区域和第二区域，所述第一区域掺杂有P型杂质，所述第二区域掺杂有N型杂质；位于所述第一区域上的发射极和基极，所述发射极的材料为掺杂有磷的SiC材料；位于所述第二区域上的集电极。
[0013]优选地，所述基极掺杂有P型杂质，且基极中P型杂质的浓度高于所述第一区域中的P型杂质的浓度。
[0014]优选地，所述集电极掺杂有N型杂质，且集电极中N型杂质的浓度高于所述第二区域中的N型杂质的浓度。
[0015]根据本发明的又一个实施例，提供了一种晶体管，包括:半导体基底；位于所述半导体基底中的第一区域和第二区域，所述第一区域掺杂有P型杂质，所述第二区域掺杂有N型杂质；位于所述第一区域上的发射极和基极，所述发射极的材料为掺杂有硼的锗硅材料；位于所述第二区域上的集电极。
[0016]优选地，所述基极的材料为掺杂有磷的SiC材料。
[0017]优选地，所述集电极的材料为掺杂有硼的锗硅材料。
[0018]根据本发明的又一个实施例，提供了一种晶体管的制造方法，包括以下步骤:提供半导体基底；在所述半导体基底中形成第一区域和第二区域，所述第一区域掺杂有N型杂质，所述第二区域掺杂有P型杂质；分别在所述第一区域和第二区域上形成发射极和集电极，所述发射极的材料为掺杂有硼的锗硅材料；以及在所述第一区域上形成基极。
[0019]优选地，所述基极掺杂有N型杂质，且基极中N型杂质的浓度高于所述第一区域中的N型杂质的浓度。
[0020]优选地，所述集电极掺杂有P型杂质，且集电极中P型杂质的浓度高于所述第二区域中的P型杂质的浓度。
[0021]优选地，所述基极的材料为掺杂有磷的SiC材料。
[0022]优选地，所述集电极的材料为掺杂有硼的锗硅材料。
[0023]根据本发明的又一个实施例，提供了一种晶体管的制造方法，包括以下步骤:提供半导体基底；在所述半导体基底中形成第一区域和第二区域，所述第一区域掺杂有P型杂质，所述第二区域掺杂有N型杂质；分别在所述第一区域和第二区域上形成发射极和集电极，所述发射极的材料为掺杂有磷的SiC材料；以及在所述第一区域上形成基极。
[0024]优选地，所述基极掺杂有P型杂质，且基极中P型杂质的浓度高于所述第一区域中的P型杂质的浓度。
[0025]优选地，所述集电极掺杂有N型杂质，且集电极中N型杂质的浓度高于所述第二区域中的N型杂质的浓度。
[0026]根据本发明的又一个实施例，提供了一种晶体管的制造方法，包括以下步骤:提供半导体基底；在所述半导体基底中形成第一区域和第二区域，所述第一区域掺杂有P型杂质，所述第二区域掺杂有N型杂质；分别在所述第一区域和第二区域上形成发射极和集电极，所述发射极的材料为掺杂有硼的锗硅材料；以及在所述第一区域上形成基极。
[0027]优选地，所述基极的材料为掺杂有磷的SiC材料。
[0028]优选地，所述集电极的材料为掺杂有硼的锗硅材料。
[0029]根据本发明的又一个实施例，提供了一种半导体器件，包括上述根据本发明的晶体管。
[0030]通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
【附图说明】
[0031]构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
[0032]参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中:
[0033]图1是示出现有技术中的晶体管结构的示图。
[0034]图2是示出根据本发明的一个实施例的晶体管结构的示图。
[0035]图3A-3F是示出制造根据本发明的一个实施例的晶体管的流程图。
[0036]图4是示出根据本发明的另一个实施例的晶体管结构的示图。
[0037]图5A-5E是示出制造根据本发明的另一个实施例的晶体管的流程图。
[0038]图6是示出根据本发明的又一个实施例的晶体管结构的示图。
[0039]图7A-7F是示出制造根据本发明的又一个实施例的晶体管的流程图。
[0040]图8是示出根据本发明的又一个实施例的晶体管结构的示图。
[0041]图9A-9F是示出制造根据本发明的又一个实施例的晶体管的流程图。
[0042]图10是示出根据本发明的又一个实施例的晶体管结构的示图。
[0043]图11A-11F是示出制造根据本发明的又一个实施例的晶体管的流程图。
[0044]图12是示出根据本发明的又一个实施例的晶体管结构的示图。
[0045]图13A-13F是示出制造根据本发明的又一个实施例的晶体管的流程图。
【具体实施方式】
[0046]现在将参照附图来详细描述本发明的各种示例性实施例。应注意到:除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
[0047]同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
[0048]以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
[0049]对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
[0050]在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
[0051]应注意到:相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一 步讨论。
[0052]图2示出了一种异质结双极型晶体管的结构的示意图。如图2所示，在半导体基底201中形成有N阱(NW)202和P阱(PW)203。发射极206和基极207形成在N阱202上，集电极208形成在P阱203上。在图2所示的例子中，基极207和集电极208都是通过进行离子注入而形成的。而对于发射极206，则通过在N阱202上的对应区域沉积掺杂有硼的锗硅材料而形成。这样，在发射极206的锗硅材料和N阱202之间形成了异质结。
[0053]图3A-3F示出了图2所示晶体管的制备方法。
[0054]如图3A所示，首先在半导体基底201上沉积一层绝缘材料205，例如氧化硅。在该半导体基底201上，已经形成有N阱(NW)区域202和P阱(PW)区域203。此外，还形成有用于将晶体管的发射极、基极和集电极分隔开的绝缘材料204。在半导体基底201上形成P阱203、N阱202以及绝缘材料204和205对于本领域技术人员是熟知的，因此本发明不再详述。
[0055]接下来，如图3B所示，把覆盖在基极和集电极的对应区域上的绝缘材料205去除。去除绝缘材料205的方式可以是任何适当的方式，例如干法刻蚀或湿法刻蚀。
[0056]然后，如图3C所示，对基极区域207和集电极区域208分别进行离子注入。经过离子注入处理，使得基极区域207中N性杂质的浓度高于N阱中的N型杂质的浓度，集电极区域208中P型杂质的浓度高于P阱中的P型杂质的浓度。图3C中用N+和P+来分别表示基极区域207和集电极区域208。
[0057]然后，如图3D所示，在半导体基底201上沉积一层掩膜209。
[0058]然后，如图3E所示，把位于发射极区域206上的掩膜209和绝缘材料205通过例如刻蚀处理去除。
[0059]最后，如图3F所示，在发射极区域206中沉积掺杂有硼的锗硅材料作为发射极206。这样，在发射极区域206和半导体基底201之间形成了异质结，得到了异质结双极型晶体管。
[0060]为了进一步提高上述异质结双极型晶体管的性能，并且使之更好地在用于片上系统(System On Silicon, S0C)的CMOS工艺，图2和图3所示的异质结双极型晶体管还可以如下构造。
[0061]图4示出了根据本发明的一个实施例的异质结双极型晶体管的结构。
[0062]如图4所示，该异质结双极型晶体管包括半导体基底401。在半导体基底401中形成有N阱(NW)区域403和P阱(PW)区域402。此外，半导体基底401中还形成有用来分隔发射极406、基极407和集电极408的绝缘材料404和405。在本实施例的晶体管中，发射极406、基极407和集电极408都通过沉积技术形成在半导体基底的对应区域上。其中，发射极406和集电极408的材料为掺杂有硼的锗硅材料，基极407的材料为掺杂有磷的SiC。这样，在发射极406和基底401中的N阱区域403之间形成了异质结。类似地，在基极407和基底401中的N阱区域403之间也形成了异质结，在集电极408和基底401中的P阱区域402之间形成了异质结。
[0063]图4所示结构的异质结双极型晶体管在发射极406、基极407和集电极408都形成有异质结，从而提高了晶体管的性能。另外，从下面参照图5进行描述还可以看出，图4所示结构的晶体管还特别适合于同SOC的CMOS工艺相结合。
[0064]下面结合图5A-图5E进一步描述图4所示的异质结双极型晶体管的制造方法。
[0065]首先，如图5A所示，首先在半导体基底401上沉积一层绝缘材料405，例如氧化硅。在该半导体基底401上，已经形成有N阱(NW)区域403和P阱(PW)区域402。此外，还形成有用于将晶体管的发射极、基极和集电极分隔开的绝缘材料404。在半导体基底上形成P阱、N阱以及绝缘材料405对于本领域技术人员是熟知的，因此本发明不再详述。
[0066]然后，如图5B所示，通过例如干法刻蚀或湿法刻蚀等方式去除位于发射极和集电极区域上的绝缘材料405。
[0067]然后，如图5C所示，在发射极和集电极的对应区域上沉积掺杂有硼的锗硅材料。在一个优选示例中，硼的掺杂是原位掺杂，从而进一步简化了晶体管的制造工艺流程。
[0068]然后，如图所示，在半导体基底401上形成掩膜409，并且在与基极对应的区域处进行刻蚀，从而形成开口。
[0069]最后，如图5E所示，在所形成的开口中沉积掺杂有磷的SiC，从而形成基极407。
[0070]上述实施例中形成的晶体管是PNP型晶体管。下面结合附图6-7描述NPN型晶体管的结构和制造方法。
[0071]图6示出了一种NPN型晶体管。如图6所示，该NPN型晶体管中，半导体基底601中形成有P阱(PW)区域602和N阱(NW)区域603、以及用于分隔发射极、基极和集电极的绝缘材料604和605。与图4所示PNP型晶体管不同之处在于，发射极606和基极607都形成在P阱602上，而集电极608形成在N阱603上。发射极606的材料为掺杂有磷的SiC。从而在发射极606和P阱602之间的界面上形成了异质结。
[0072]图6所示的NPN晶体管的制造过程如图7A-图7F所示。首先，如图7A所示，在半导体基底601上沉积氧化物层605。该氧化物可以是例如氧化硅。在半导体基底601中已经形成有P阱(PW) 602和N阱(NW) 603、以及用于分隔发射极、基极和集电极的绝缘材料604。然后，如图7B所示，通过例如刻蚀(干法刻蚀或湿法刻蚀)等方式在与基极和集电极对应的区域形成开口，即去除覆盖在该区域上的绝缘材料604。然后，如图7C所示，通过例如离子注入等方式分别对基极区域和集电极区域进行处理，从而形成基极607和集电极608。其中基极607中的P型杂质的掺杂浓度大于P阱的掺杂浓度，而且集电极608中的N型杂质的掺杂浓度大于N阱的掺杂浓度。然后，如图7D-7E所示，在半导体基底上沉积一层掩模，并把半导体基底上与发射极对应的区域上的掩模609和氧化物材料605去除，形成发射极开口。最后，如图7F所示，在发射极开口中原位沉积掺杂有磷的SiC，从而得到NPN型晶体管。该异质结双极型晶体管中，在发射极606和P阱602之间的界面处形成有异质结。
[0073]图8示出了根据本发明的另一个实施例的异质结双极型晶体管的结构。如图8所示，在半导体基底801中形成有P阱(PW)区域802、N阱(NW)区域803，以及用于分隔发射极806、基极807和集电极808的绝缘材料804和805。发射极806、基极807和集电极808都是通过沉积技术在半导体基底上的对应区域形成的。其中，发射极806和集电极808都是由掺杂有硼的锗硅材料形成，而基极807是由掺杂有磷的SiC形成。
[0074]图9A-图9F进一步示出了图8所示晶体管的制造方法。首先，如图9A所示，在半导体基底801上沉积一层绝缘材料805，例如氧化硅。然后，如图9B所示，把覆盖在发射极和集电极区域上的绝缘材料805去除，从而形成发射极开口和集电极开口。例如，可以通过常见的干法刻蚀或湿法刻蚀等方式来去除绝缘材料805。接下来，如图9C所示，通过沉积处理在发射极开口和集电极开口中沉积掺杂有硼的锗硅材料，从而形成发射极806和集电极808。在一个优选的实施例中，硼的掺杂是通过原位掺杂实现的。接下来，如图9D所示，在半导体基底上通过例如沉积等方式形成掩模层809。然后，如图9E所示，在与基极对应的区域上去除掩模层809和绝缘材料805，从而形成基极开口。最后，如图9F所示，在基极开口中沉积掺杂有磷的SiC，从而形成基极807。
[0075]图10示出了又一种异质结双极型晶体管的结构。如图10所示，与图6所示的晶体管相比， 该晶体管的发射极1006的下端深入到两侧的绝缘材料1004中，并且在一个具体的示例中，发射极1006的下端与基极1007或集电极1008的下端处于相同高度。其它结构与图6中的晶体管基本相同，为了节省篇幅，这里就不再重复描述。
[0076]图11A-11F示出了图10所示晶体管的制造方法。其中，图1lA-图1lD的步骤与图7A-图7D的步骤类似。在图1lE所示的步骤中，对掩模1009、绝缘材料层1005和绝缘材料1004进行刻蚀等处理，从而形成发射极开口，该发射极开口深入到绝缘材料1004中，并且开口的下端与基极1007或集电极1008的下端基本处于相同高度。最后，如图1lF所示，在发射极开口中沉积掺杂有硼的SiC，从而形成发射极1006。
[0077]图12示出了根据本发明又一个实施例的异质结双极型晶体管的结构。
[0078]如图12所示，该实施例的结构与图8所示的晶体管的结构相似，区别在于图12中晶体管的发射极1206、基极1207和集电极1208的下端低于绝缘材料1204的上端，且它们的上端低于绝缘材料1205的上端。这样，晶体管的发射极1206、基极1207和集电极1208嵌入到半导体基底1201中。
[0079]图13A-13F示出了图12所示晶体管的制造方法。首先，如图13A所示，在半导体基底1201上沉积一层绝缘材料1205，例如氧化硅。然后，如图13B所示，把覆盖在发射极和集电极区域上的绝缘材料1205和一部分绝缘材料1204去除，从而形成发射极开口和集电极开口，从而使得发射极开口和集电极开口的下端深入到绝缘材料1204内。例如，可以通过常见的干法刻蚀或湿法刻蚀等方式来去除绝缘材料1205和1204。接下来，如图13C所示，通过沉积处理在发射极开口和集电极开口中沉积掺杂有硼的锗硅材料，从而形成发射极1206和集电极1208。在一个优选的实施例中，硼的掺杂是通过原位掺杂实现的。接下来，如图13D所示，在半导体基底上通过例如沉积等方式形成掩模层1209。然后，如图13E所示，在与基极对应的区域上去除掩模层1209、绝缘材料1205和一部分绝缘材料1204，从而形成基极开口。与发射极开口和集电极开口类似，基极开口也深入到绝缘材料1204内部。最后，如图13F所示，在基极开口中沉积掺杂有磷的SiC，从而形成基极1207。
[0080]至此，已经详细描述了根据本发明的制造半导体器件的方法和所形成的半导体器件。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。例如，在本发明的教导和启示下，本领域技术人员可以选择制作NPN或者PNP类型的双极型晶体管，而不限于说明书中详细描述的这几种。
[0081]虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。
【主权项】
1.一种晶体管，包括: 半导体基底； 位于所述半导体基底中的第一区域和第二区域，所述第一区域掺杂有N型杂质，所述第二区域掺杂有P型杂质； 位于所述第一区域上的发射极和基极，所述发射极的材料为掺杂有硼的锗硅材料； 位于所述第二区域上的集电极。2.根据权利要求1所述的晶体管，其中，所述基极掺杂有N型杂质，且基极中N型杂质的浓度高于所述第一区域中的N型杂质的浓度。3.根据权利要求1或2所述的晶体管，其中，所述集电极掺杂有P型杂质，且集电极中P型杂质的浓度高于所述第二区域中的P型杂质的浓度。4.根据权利要求1所述的晶体管，其中，所述基极的材料为掺杂有磷的SiC材料。5.根据权利要求1或4所述的晶体管，其中，所述集电极的材料为掺杂有硼的锗硅材料。6.一种晶体管，包括: 半导体基底； 位于所述半导体基底中的第一区域和第二区域，所述第一区域掺杂有P型杂质，所述第二区域掺杂有N型杂质； 位于所述第一区域上的发射极和基极，所述发射极的材料为掺杂有磷的SiC材料； 位于所述第二区域上的集电极。7.根据权利要求6所述的晶体管，其中，所述基极掺杂有P型杂质，且基极中P型杂质的浓度高于所述第一区域中的P型杂质的浓度。8.根据权利要求6所述的晶体管，其中，所述集电极掺杂有N型杂质，且集电极中N型杂质的浓度高于所述第二区域中的N型杂质的浓度。9.一种晶体管，包括: 半导体基底； 位于所述半导体基底中的第一区域和第二区域，所述第一区域掺杂有P型杂质，所述第二区域掺杂有N型杂质； 位于所述第一区域上的发射极和基极，所述发射极的材料为掺杂有硼的锗硅材料； 位于所述第二区域上的集电极。10.根据权利要求9所述的晶体管，其中，所述基极的材料为掺杂有磷的SiC材料。11.根据权利要求9或10所述的晶体管，其中，所述集电极的材料为掺杂有硼的锗硅材料。12.—种晶体管的制造方法，包括以下步骤: 提供半导体基底； 在所述半导体基底中形成第一区域和第二区域，所述第一区域掺杂有N型杂质，所述第二区域掺杂有P型杂质； 分别在所述第一区域和第二区域上形成发射极和集电极，所述发射极的材料为掺杂有硼的锗硅材料；以及 在所述第一区域上形成基极。13.根据权利要求12所述的方法，其中，所述基极掺杂有N型杂质，且基极中N型杂质的浓度高于所述第一区域中的N型杂质的浓度。14.根据权利要求12或13所述的方法，其中，所述集电极掺杂有P型杂质，且集电极中P型杂质的浓度高于所述第二区域中的P型杂质的浓度。15.根据权利要求12所述的方法，其中，所述基极的材料为掺杂有磷的SiC材料。16.根据权利要求12或15所述的方法，其中，所述集电极的材料为掺杂有硼的锗硅材料。17.一种晶体管的制造方法，包括以下步骤: 提供半导体基底； 在所述半导体基底中形成第一区域和第二区域，所述第一区域掺杂有P型杂质，所述第二区域掺杂有N型杂质； 分别在所述第一区域和第二区域上形成发射极和集电极，所述发射极的材料为掺杂有磷的SiC材料；以及 在所述第一区域上形成基极。18.根据权利要求17所述的方法，其中，所述基极掺杂有P型杂质，且基极中P型杂质的浓度高于所述第一区域中的P型杂质的浓度。19.根据权利要求17所述的方法，其中，所述集电极掺杂有N型杂质，且集电极中N型杂质的浓度高于所述第二区域中的N型杂质的浓度。20.一种晶体管的制造方法，包括以下步骤: 提供半导体基底； 在所述半导体基底中形成第一区域和第二区域，所述第一区域掺杂有P型杂质，所述第二区域掺杂有N型杂质； 分别在所述第一区域和第二区域上形成发射极和集电极，所述发射极的材料为掺杂有硼的锗硅材料；以及 在所述第一区域上形成基极。21.根据权利要求20所述的方法，其中，所述基极的材料为掺杂有磷的SiC材料。22.根据权利要求20或21所述的方法，其中，所述集电极的材料为掺杂有硼的锗硅材料。23.一种半导体器件，包括权利要求1-11中任一项所述的晶体管。
【专利摘要】本发明公开了一种晶体管及其制造方法。一种晶体管，包括：半导体基底；位于所述半导体基底中的第一区域和第二区域，所述第一区域掺杂有N型杂质，所述第二区域掺杂有P型杂质；位于所述第一区域上的发射极和基极，所述发射极的材料为掺杂有硼的锗硅材料；位于所述第二区域上的集电极。
【IPC分类】H01L29/06, H01L21/331
【公开号】CN104900686
【申请号】CN201410073625
【发明人】三重野文健
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年9月9日
【申请日】2014年3月3日
【公告号】US20150249148
最新回复(0)