一种沟槽mosfet终端结构和沟槽mosfet器件及其制备方法
一种沟槽mosfet终端结构和沟槽mosfet器件及其制备方法
【专利说明】一种沟槽MOSFET终端结构和沟槽MOSFET器件及其制备方法
技术领域
[0001]本发明涉及一种终端结构，更确切地说是一种沟槽MOSFET终端结构，本发明还公开了一种沟槽MOSFET终端器件及其制备方法。
【背景技术】
[0002]随着功率MOS器件工艺和设计的不断成熟，国内外功率MOS器件的竞争也越来越激烈，降低器件的成本、提高器件的性能及可靠性也越来越迫切。在不影响器件性能的前提下，减少器件制造工艺中的光刻次数和缩小芯片的尺寸是降低器件成本的两个重要手段。
[0003]如图14所示，其为现有技术的沟槽型半导体功率器件的制造方法制造的沟槽型功率MOS器件的反向耐压仿真示意图，通过模拟分析观察其耗尽层分布和电场分析，可以看到，两条分压区外围第一沟槽底部的第二导电类型区域只有小部分区域耗尽，且其电位线也比较疏松，电场强度很低，在终端环中的耐压作用很小；因此在此区域内采用大尺寸沟槽，完全是浪费了芯片面积。
【发明内容】
[0004]本发明的目的是提供一种沟槽MOSFET终端结构和沟槽MOSFET器件及其制备方法，其可以解决现有技术中存的芯片面积利用率不够，成本过高的缺点。
[0005]本发明采用以下技术方案:
[0006]一种沟槽MOSFET终端结构，包括:
[0007]一第一导电类型基片；
[0008]一第一导电类型外延片层，其设于所述第一导电类型基片的一侧；
[0009]若干第一分压区，其包括若干第一沟槽，所述第一沟槽的槽壁及槽底均淀积有一第一氧化物层，且所述第一沟槽内部设有多晶硅层，且所述多晶硅层淀积于所述第一沟槽的槽壁上，第一沟槽的两侧及下方在所述第一导电类型外延片中设有第二导电类型注入层；
[0010]若干第二分压区，其包括若干第二沟槽，所述第二沟槽的槽壁及槽底均淀积有一第一氧化物层，且所述第二沟槽内淀积有多晶硅层。
[0011]还包括一截止区，其包括:
[0012]一第二沟槽，其设于所述第一导电类型外延层内，且所述第二沟槽的槽壁及槽底均淀积有一第一氧化物层，且所述第二沟槽内淀积有多晶硅层；
[0013]还包括一第一导电类型注入层，其设于所述第二导电类型注入层内，且处于所述第二导电类型注入层的边缘。
[0014]接触孔，且所述接触孔内注入第二导电类型杂质，其设于第一沟槽和第二导电类型注入层内部，且设于第二导电类型注入层内的接触孔与所述第一导电类型注入层接触；
[0015]一第二氧化物层，其设第一氧化物层及及第二沟槽的外侧；
[0016]一第二金属层，其设于第二氧化物层的外侧，且第二金属层与接触孔连接。
[0017]所述第一沟槽的宽度大于所述第二沟槽的宽度。
[0018]所述第一沟槽的宽度大于或等于2um。
[0019]—种含有上述沟槽MOSFET终端结构的沟槽MOSFET器件，还包括一漏区电极，其设于所述第一导电类型基片的另一侧。
[0020]还包括:
[0021]一源极电极，其通过接触孔与第一导电类型外延片层中的源区和沟道区相连；
[0022]一栅极电极，其通过接触孔与源区中第二沟槽的多晶硅相连；
[0023]一种沟槽MOSFET器件的制备方法，包括以下步骤:
[0024]在第一导电类型基片层上生长同型掺杂的第一导电类型外延片层；
[0025]在第一导电类型外延片层上进行沟槽刻蚀，形成第一沟槽和第二沟槽；
[0026]在第一沟槽和第二沟槽内生长第一氧化层作为栅氧；
[0027]在第一氧化层上淀积多晶硅，并进行刻蚀，使得第二沟槽全部填充满，且第一沟槽的槽壁上淀积有多晶硅；
[0028]在第一导电类型外延片层和第一沟槽内部注入第二导电类型杂质离子，通过热处理形成第二导电类型注入层，且第二导电类型注入层设于所述第一导电类型外延层的上表面和第二沟槽的下方；
[0029]在第一导电型外延层的表面上光刻出第一导电类型杂质的注入区域，并注入第一导电类型杂质离子，通过热处理形成第一导电类型注入层；
[0030]淀积一第二氧化物层，形成一介质层；
[0031]接触孔光刻与刻蚀，接触孔与源区和沟道区接触，
[0032]淀积第三金属层，并进行光刻形成源极、栅极和截止区；
[0033]制备漏区电极。
[0034]还包括:
[0035]在第一导电类型外延片层的表面淀积一第三氧化物层；
[0036]对第三氧化物层进行光刻、刻蚀，形成第一沟槽及第二沟槽的刻蚀窗口及掩蔽层。
[0037]将第三氧化物层去除。
[0038]本发明的优点是:第一分压区内包含数个第一沟槽，由于第一沟槽未被多晶硅完全填充，所以沟道区注入时，第二导电类型杂质可以被注入到沟槽下方，形成第二导电类型注入层，在漏极高电位时，第二导电类型注入层可以完全耗尽，并将耗尽层扩展到第一导电类型外延层深处；第二分压区包含数个小尺寸沟槽，由于在终端环中大部分电场分布在靠近源区的沟槽底部，在第二分压区内的电场已明显降低，将第二分压区内的第二沟槽换为小尺寸沟槽，减少了芯片面积，降低了生产成本。
【附图说明】
[0039]下面结合实施例和附图对本发明进行详细说明，其中:
[0040]图1是本发明的沟槽MOSFET终端结构的结构示意图。
[0041]图2至图13是本发明的沟槽MOSFET器件的制备中间体的结构示意图。
[0042]图14是现有技术的沟槽型半导体功率器件的制造方法制造的沟槽型功率MOS器件的反向耐压仿真示意图。
【具体实施方式】
[0043]下面结合附图进一步阐述本发明的【具体实施方式】:
[0044]如图1所示，一种沟槽MOSFET终端结构，包括第一导电类型基片1，一第一导电类型外延片层2、若干第一分压区3、若干第二分压区4及一截止区5。第一第二分压区作为耐压环，大部分电场分布在第一分压区，第二分压区通过第二沟槽进一步提高耐压，同时节省芯片面积；截止区通过等电位设计，提高器件可靠性。
[0045]第一导电类型外延片层2设于第一导电类型基片I的一侧。第一分压区包括若干第一沟槽7，所述第一沟槽7的槽壁及槽底均淀积有一第一氧化物层11，且所述第一沟槽7内部设有多晶硅层12，且所述多晶硅层12淀积于所述第一沟槽7的槽壁上，第一沟槽7的两侧及下方在所述第一导电类型外延片2中设有第二导电类型注入层9。第二分压区包括若干第二沟槽8，所述第二沟槽8的槽壁及槽底均淀积有一第一氧化物层11，且所述第二沟槽8内淀积有多晶硅层12。
[0046]本发明还包括一第一导电类型注入层10，其设于所述第二导电类型注入层9内，且处于所述第二导电类型注入层9的边缘。
[0047]截止区5包括:一第二沟槽8、接触孔13、一第二氧化物层6及一第二金属层15。第二沟槽8其设于所述第一导电类型外延层2内，且所述第二沟槽8的槽壁及槽底均淀积有一第一氧化物层11，且所述第二沟槽内淀积有多晶硅层12，且多晶硅层12将第二沟槽填充满。接触孔13内注入第二导电类型杂质，其设于第二沟槽8和第二导电类型注入层9内部，且设于第二导电类型注入层9内的接触孔13与所述第一导电类型注入层10接触。第二氧化物层6设第一氧化物层11及及第二沟槽8的外侧。第二金属层15设于第二氧化物层6的外侧，且第二金属层6与接触孔13连接。
[0048]本发明中第一沟槽的宽度大于所述第二沟槽的宽度，第一沟槽的宽度大于或等于2um0
[0049]本发明还公开了一种沟槽型半导体功率器件，其包含上述的沟槽MOSFET终端结构还包括一漏区电极、一源极电极及一栅极电极，漏区电极设于所述第一导电类型基片的另一侧。源极电极通过接触孔与第一导电类型外延片层中的源区和沟道区相连；栅极电极通过接触孔与源区第二沟槽的多晶硅相连；终端结构包括一第一分压区、一第二分压区及一截止区。
[0050]本发明公开了一种沟槽MOSFET半导体功率器件的制备方法，包括以下步骤:
[0051]在第一导电类型基片层上生长同型掺杂的第一导电类型外延片层；
[0052]在第一导电类型外延片层上进行沟槽刻蚀，形成第一沟槽和第二沟槽；
[0053]在第一沟槽和第二沟槽内生长第一氧化层作为栅氧；
[0054]在淀积多晶硅，并第二沟槽全部填充满，且第一沟槽的槽壁上淀积有多晶硅；
[0055]在第一导电类型外延片层和第一沟槽内部注入第二导电类型杂质离子，通过热处理形成第二导电类型注入层，且第二导电类型注入层设于所述第一导电类型外延层的上表面和第一沟槽的下方；
[0056]在第一导电型外延层的表面上光刻出第一导电类型杂质的注入区域，并注入第一导电类型杂质离子，通过热处理形成第一导电类型注入层；
[0057]淀积一第二氧化物层，形成一介质层；
[0058]接触孔光刻与刻蚀，接触孔与源区和沟道区接触；
[0059]淀积第三金属层 ，并进行光刻形成源极、栅极和截止区；
[0060]制备漏区电极。
[0061]如图2至13所示，其为本发明的一种沟槽MOSFET半导体功率器件的制备方法的实施例的示意图，包括以下步骤:
[0062]如图2所示，在第一导电类型基片层I上生长同型掺杂的第一导电类型外延片层2;在第一导电类型基片层上生长同型掺杂的第一导电类型外延片层，第一导电类型外延片层的掺杂浓度和厚度会直接影响MOSFET器件的击穿电压。
[0063]如图3所示，在第一导电类型外延片层的表面淀积一第三氧化物层16 ;在外延层表面淀积第三氧化物层，对第三氧化物层进行光刻，形成刻蚀第一沟槽及第二沟槽的窗口及掩蔽层，留出沟槽刻蚀的窗口，留下的第三氧化物层作为沟槽刻蚀的掩蔽层。
[0064]如图4所示，在第一导电类型外延片层上进行沟槽刻蚀，形成第一沟槽和第二沟槽。
[0065]如图5所示，将第三氧化物层去除。
[0066]如图6所示，在第一沟槽和第二沟槽内生长第一氧化层作为栅氧。
[0067]如图7所示，淀积多晶硅，将第二沟槽全部填充满，且第一沟槽的槽壁和底部淀积有多晶娃。
[0068]如图8所示，多晶硅刻蚀，将外延层表面以上和第一沟槽底部的多晶硅刻蚀掉，由于第一沟槽侧壁的多晶硅厚度较厚，第一沟槽侧壁上有多晶硅残留，第二沟槽内填充的多晶娃保留O
[0069]如图9所示，在第一导电类型外延片层和第一沟槽内部注入第二导电类型杂质离子，通过热处理形成第二导电类型注入层，且第二导电类型注入层设于所述第一导电类型外延层的上表面和第一沟槽的下方。在第一导电类型外延片层表面注入第二导电类型杂质，并在热过程下使其扩散，扩散结深不超过沟槽深度，形成MOSFET的沟道区。
[0070]如图10所示，在第二导电类型注入层的表面上光刻出第一导电类型杂质的注入区域，并注入第一导电类型杂质离子，通过热处理形成第一导电类型注入层，同时形成MOSFET的源区。
[0071]如图11所示，淀积一第二氧化物层，形成一介质层。
[0072]如图12所示，接触孔光刻与刻蚀，接触孔刻蚀深度应超过源区结深，小于沟道区结深，保证接触孔可以与源区和沟道区接触；接触孔刻蚀后进行孔注入，注入第二导电类型杂质，使接触孔内金属可以与第二导电类型注入层形成欧姆接触；淀积金属层(如钨)，保证接触孔内完全被金属填充，使第二导电类型注入层和第一导电类型注入层接触，并通过化学机械抛光工艺去除多余的金属。
[0073]如图13所示，淀积第三金属层，并进行光刻，保留下来的第三金属层分别作为源极和栅极的电极，以及器件边缘的截止区；源极通过接触孔与第一导电类型外延层中的第二导电类型注入层和第一导电类型注入层相连，栅极通过接触孔与第二沟槽内的多晶硅相连；器件边缘的浮空金属环通过接触孔与最外圈的第二沟槽以及最外圈的第二导电类型注入层和第一导电类型注入层相连，形成截止区，且本发明的截止区为一环状截止区。
[0074]最后淀积钝化层14，在器件表面形成保护层，提高器件的可靠性，在需要封装打线的区域进行PAD孔刻蚀，去除钝化层。
[0075]制备漏区电极，第一导电类型基片背面减薄，淀积第四金属层，形成漏区电极，该第四金属层的可以为Ti+Ni+Ag层或其他可用于封装的金属层。
[0076]本发明的终端结构包括，数个第一沟槽形成的第一分压区，数个第二沟槽形成的第二分压区，以及一第二沟槽和一第一导电类型注入层以及一第二导电类型注入层通过金属层相连形成的截止区。
[0077]第一分压区内包含数个第一沟槽，由于第一沟槽未被多晶硅完全填充，所以第二导电类型注入层注入时，第二导电类型杂质可以被注入到沟槽下方，形成第二导电类型注入层，在沟槽下方形成第二导电类型注入区，在漏极高电位时，第二导电类型注入层可以完全耗尽，并将耗尽层扩展到外延层深处，为保证第二导电类型区的耗尽，可以通过优化每根第一沟槽的宽度，保证电场分布的最优化。
[0078]第二分压区包含数个第二沟槽，由于在终端环中大部分电场分布在靠近源区的第一沟槽底部，在第二分压区内的电场已明显降低，如再使用第一沟槽使其底部注入第二导电类型杂质，已不会再使第二导电类型注入区完全耗尽，因此，使用第一沟槽的效率降低很快，浪费了芯片面积；使用第二沟槽可以得到与原来第一沟槽接近的效果，但节省了很多面积。通过计算，在100V以上耐压的芯片中，本发明结构可以比原结构节省2%?5%的芯片面积。
[0079]截止区为常规的截止环设计，由一第二沟槽通过接触孔和第二金属层与芯片边缘一第二导电类型注入层和一第一导电类型注入层连接组成，使得第二沟槽和第二导电类型注入层以及第一导电类型注入层形成等电位环，可以有效的防止芯片边缘的可移动电荷在电场作用下进入芯片内部，提高器件的可靠性。
[0080]上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种沟槽MOSFET终端结构，其特征在于，包括: 一第一导电类型基片； 一第一导电类型外延片层，其设于所述第一导电类型基片的一侧； 若干第一分压区，其包括若干第一沟槽，所述第一沟槽的槽壁及槽底均淀积有一第一氧化物层，且所述第一沟槽内部设有多晶硅层，且所述多晶硅层淀积于所述第一沟槽的槽壁上，第一沟槽的两侧及下方在所述第一导电类型外延片中设有第二导电类型注入层；若干第二分压区，其包括若干第二沟槽，所述第二沟槽的槽壁及槽底均淀积有一第一氧化物层，且所述第二沟槽内淀积有多晶硅层。2.根据权利要求1所述的沟槽MOSFET终端结构，其特征在于，还包括一截止区，其包括: 一第二沟槽，其设于所述第一导电类型外延层内，且所述第二沟槽的槽壁及槽底均淀积有一第一氧化物层，且所述第二沟槽内淀积有多晶硅层； 一第一导电类型注入层，其设于所述第二导电类型注入层内，且处于所述第二导电类型注入层的边缘； 接触孔，且所述接触孔内注入第二导电类型杂质，其设于第二沟槽和第二导电类型注入层内部，且设于第二导电类型注入层内的接触孔与所述第一导电类型注入层接触； 一第二氧化物层，其设第一氧化物层及及第一沟槽的外侧； 一第二金属层，其设于第二氧化物层的外侧，且第二金属层与接触孔连接。3.根据权利要求1或2所述的沟槽MOSFET终端结构，其特征在于，所述第一沟槽的宽度大于所述第二沟槽的宽度。4.一种含有如权利要求1至3中任意一项所述的沟槽MOSFET终端结构的沟槽MOSFET器件，其特征在于，还包括一漏区电极，其设于所述第一导电类型基片的另一侧。5.根据权利要求4所述的沟槽MOSFET器件，其特征在于，还包括: 一源极电极，其通过接触孔与第一导电类型外延片层中的源区和沟道区相连； 一栅极电极，其通过接触孔与源区中第二沟槽的多晶硅相连。6.一种沟槽MOSFET器件的制备方法，其特征在于，包括以下步骤: 在第一导电类型基片层上生长同型掺杂的第一导电类型外延片层； 在第一导电类型外延片层上进行沟槽刻蚀，形成第一沟槽和第二沟槽； 在第一沟槽和第二沟槽内生长第一氧化层作为栅氧； 在淀积多晶硅，并第二沟槽全部填充满，且第一沟槽的槽壁上淀积有多晶硅； 在第一导电类型外延片层和第一沟槽内部注入第二导电类型杂质离子，通过热处理形成第二导电类型注入层，且第二导电类型注入层设于所述第一导电类型外延层的上表面和第一沟槽的下方； 在第一导电型外延层的表面上光刻出第一导电类型杂质的注入区域，并注入第一导电类型杂质离子，通过热处理形成第一导电类型注入层； 淀积一第二氧化物层，形成一介质层； 接触孔光刻与刻蚀，接触孔与源区和沟道区接触， 淀积第三金属层，并进行光刻形成源极、栅极和截止区； 制备漏区电极。7.根据权利要求6所述的沟槽MOSFET器件的制备方法，其特征在于，还包括: 在第一导电类型外延片层的表面淀积一第三氧化物层； 对第三氧化物层进行光刻，形成刻蚀第一沟槽及第二沟槽的窗口及掩蔽层。8.根据权利要求7所述的沟槽MOSFET器件的制备方法，其特征在于，还包括:将第三氧化物层去除。
【专利摘要】本发明公开了一种沟槽MOSFET终端结构，包括：一第一导电类型基片；一第一导电类型外延片层，其设于所述第一导电类型基片的一侧；若干第一分压区，其包括若干第一沟槽，所述第一沟槽的槽壁及槽底均淀积有一第一氧化物层，且所述第一沟槽内部设有多晶硅层，且所述多晶硅层淀积于所述第一沟槽的槽壁上，第一沟槽的两侧及下方在所述第一导电类型外延片中设有第二导电类型注入层；若干第二分压区，其包括若干第二沟槽，所述第二沟槽的槽壁及槽底均淀积有一第一氧化物层，且所述第二沟槽内淀积有多晶硅层。本发明还公开了一种沟槽MOSFET器件及其制备方法。本发明减少了芯片面积，降低了生产成本。
【IPC分类】H01L29/06, H01L21/336, H01L29/78
【公开号】CN104900703
【申请号】CN201510238897
【发明人】高盼盼, 代萌
【申请人】上海格瑞宝电子有限公司
【公开日】2015年9月9日
【申请日】2015年5月12日
【专利说明】一种沟槽MOSFET终端结构和沟槽MOSFET器件及其制备方法
技术领域
[0001]本发明涉及一种终端结构，更确切地说是一种沟槽MOSFET终端结构，本发明还公开了一种沟槽MOSFET终端器件及其制备方法。
【背景技术】
[0002]随着功率MOS器件工艺和设计的不断成熟，国内外功率MOS器件的竞争也越来越激烈，降低器件的成本、提高器件的性能及可靠性也越来越迫切。在不影响器件性能的前提下，减少器件制造工艺中的光刻次数和缩小芯片的尺寸是降低器件成本的两个重要手段。
[0003]如图14所示，其为现有技术的沟槽型半导体功率器件的制造方法制造的沟槽型功率MOS器件的反向耐压仿真示意图，通过模拟分析观察其耗尽层分布和电场分析，可以看到，两条分压区外围第一沟槽底部的第二导电类型区域只有小部分区域耗尽，且其电位线也比较疏松，电场强度很低，在终端环中的耐压作用很小；因此在此区域内采用大尺寸沟槽，完全是浪费了芯片面积。
【发明内容】
[0004]本发明的目的是提供一种沟槽MOSFET终端结构和沟槽MOSFET器件及其制备方法，其可以解决现有技术中存的芯片面积利用率不够，成本过高的缺点。
[0005]本发明采用以下技术方案:
[0006]一种沟槽MOSFET终端结构，包括:
[0007]一第一导电类型基片；
[0008]一第一导电类型外延片层，其设于所述第一导电类型基片的一侧；
[0009]若干第一分压区，其包括若干第一沟槽，所述第一沟槽的槽壁及槽底均淀积有一第一氧化物层，且所述第一沟槽内部设有多晶硅层，且所述多晶硅层淀积于所述第一沟槽的槽壁上，第一沟槽的两侧及下方在所述第一导电类型外延片中设有第二导电类型注入层；
[0010]若干第二分压区，其包括若干第二沟槽，所述第二沟槽的槽壁及槽底均淀积有一第一氧化物层，且所述第二沟槽内淀积有多晶硅层。
[0011]还包括一截止区，其包括:
[0012]一第二沟槽，其设于所述第一导电类型外延层内，且所述第二沟槽的槽壁及槽底均淀积有一第一氧化物层，且所述第二沟槽内淀积有多晶硅层；
[0013]还包括一第一导电类型注入层，其设于所述第二导电类型注入层内，且处于所述第二导电类型注入层的边缘。
[0014]接触孔，且所述接触孔内注入第二导电类型杂质，其设于第一沟槽和第二导电类型注入层内部，且设于第二导电类型注入层内的接触孔与所述第一导电类型注入层接触；
[0015]一第二氧化物层，其设第一氧化物层及及第二沟槽的外侧；
[0016]一第二金属层，其设于第二氧化物层的外侧，且第二金属层与接触孔连接。
[0017]所述第一沟槽的宽度大于所述第二沟槽的宽度。
[0018]所述第一沟槽的宽度大于或等于2um。
[0019]—种含有上述沟槽MOSFET终端结构的沟槽MOSFET器件，还包括一漏区电极，其设于所述第一导电类型基片的另一侧。
[0020]还包括:
[0021]一源极电极，其通过接触孔与第一导电类型外延片层中的源区和沟道区相连；
[0022]一栅极电极，其通过接触孔与源区中第二沟槽的多晶硅相连；
[0023]一种沟槽MOSFET器件的制备方法，包括以下步骤:
[0024]在第一导电类型基片层上生长同型掺杂的第一导电类型外延片层；
[0025]在第一导电类型外延片层上进行沟槽刻蚀，形成第一沟槽和第二沟槽；
[0026]在第一沟槽和第二沟槽内生长第一氧化层作为栅氧；
[0027]在第一氧化层上淀积多晶硅，并进行刻蚀，使得第二沟槽全部填充满，且第一沟槽的槽壁上淀积有多晶硅；
[0028]在第一导电类型外延片层和第一沟槽内部注入第二导电类型杂质离子，通过热处理形成第二导电类型注入层，且第二导电类型注入层设于所述第一导电类型外延层的上表面和第二沟槽的下方；
[0029]在第一导电型外延层的表面上光刻出第一导电类型杂质的注入区域，并注入第一导电类型杂质离子，通过热处理形成第一导电类型注入层；
[0030]淀积一第二氧化物层，形成一介质层；
[0031]接触孔光刻与刻蚀，接触孔与源区和沟道区接触，
[0032]淀积第三金属层，并进行光刻形成源极、栅极和截止区；
[0033]制备漏区电极。
[0034]还包括:
[0035]在第一导电类型外延片层的表面淀积一第三氧化物层；
[0036]对第三氧化物层进行光刻、刻蚀，形成第一沟槽及第二沟槽的刻蚀窗口及掩蔽层。
[0037]将第三氧化物层去除。
[0038]本发明的优点是:第一分压区内包含数个第一沟槽，由于第一沟槽未被多晶硅完全填充，所以沟道区注入时，第二导电类型杂质可以被注入到沟槽下方，形成第二导电类型注入层，在漏极高电位时，第二导电类型注入层可以完全耗尽，并将耗尽层扩展到第一导电类型外延层深处；第二分压区包含数个小尺寸沟槽，由于在终端环中大部分电场分布在靠近源区的沟槽底部，在第二分压区内的电场已明显降低，将第二分压区内的第二沟槽换为小尺寸沟槽，减少了芯片面积，降低了生产成本。
【附图说明】
[0039]下面结合实施例和附图对本发明进行详细说明，其中:
[0040]图1是本发明的沟槽MOSFET终端结构的结构示意图。
[0041]图2至图13是本发明的沟槽MOSFET器件的制备中间体的结构示意图。
[0042]图14是现有技术的沟槽型半导体功率器件的制造方法制造的沟槽型功率MOS器件的反向耐压仿真示意图。
【具体实施方式】
[0043]下面结合附图进一步阐述本发明的【具体实施方式】:
[0044]如图1所示，一种沟槽MOSFET终端结构，包括第一导电类型基片1，一第一导电类型外延片层2、若干第一分压区3、若干第二分压区4及一截止区5。第一第二分压区作为耐压环，大部分电场分布在第一分压区，第二分压区通过第二沟槽进一步提高耐压，同时节省芯片面积；截止区通过等电位设计，提高器件可靠性。
[0045]第一导电类型外延片层2设于第一导电类型基片I的一侧。第一分压区包括若干第一沟槽7，所述第一沟槽7的槽壁及槽底均淀积有一第一氧化物层11，且所述第一沟槽7内部设有多晶硅层12，且所述多晶硅层12淀积于所述第一沟槽7的槽壁上，第一沟槽7的两侧及下方在所述第一导电类型外延片2中设有第二导电类型注入层9。第二分压区包括若干第二沟槽8，所述第二沟槽8的槽壁及槽底均淀积有一第一氧化物层11，且所述第二沟槽8内淀积有多晶硅层12。
[0046]本发明还包括一第一导电类型注入层10，其设于所述第二导电类型注入层9内，且处于所述第二导电类型注入层9的边缘。
[0047]截止区5包括:一第二沟槽8、接触孔13、一第二氧化物层6及一第二金属层15。第二沟槽8其设于所述第一导电类型外延层2内，且所述第二沟槽8的槽壁及槽底均淀积有一第一氧化物层11，且所述第二沟槽内淀积有多晶硅层12，且多晶硅层12将第二沟槽填充满。接触孔13内注入第二导电类型杂质，其设于第二沟槽8和第二导电类型注入层9内部，且设于第二导电类型注入层9内的接触孔13与所述第一导电类型注入层10接触。第二氧化物层6设第一氧化物层11及及第二沟槽8的外侧。第二金属层15设于第二氧化物层6的外侧，且第二金属层6与接触孔13连接。
[0048]本发明中第一沟槽的宽度大于所述第二沟槽的宽度，第一沟槽的宽度大于或等于2um0
[0049]本发明还公开了一种沟槽型半导体功率器件，其包含上述的沟槽MOSFET终端结构还包括一漏区电极、一源极电极及一栅极电极，漏区电极设于所述第一导电类型基片的另一侧。源极电极通过接触孔与第一导电类型外延片层中的源区和沟道区相连；栅极电极通过接触孔与源区第二沟槽的多晶硅相连；终端结构包括一第一分压区、一第二分压区及一截止区。
[0050]本发明公开了一种沟槽MOSFET半导体功率器件的制备方法，包括以下步骤:
[0051]在第一导电类型基片层上生长同型掺杂的第一导电类型外延片层；
[0052]在第一导电类型外延片层上进行沟槽刻蚀，形成第一沟槽和第二沟槽；
[0053]在第一沟槽和第二沟槽内生长第一氧化层作为栅氧；
[0054]在淀积多晶硅，并第二沟槽全部填充满，且第一沟槽的槽壁上淀积有多晶硅；
[0055]在第一导电类型外延片层和第一沟槽内部注入第二导电类型杂质离子，通过热处理形成第二导电类型注入层，且第二导电类型注入层设于所述第一导电类型外延层的上表面和第一沟槽的下方；
[0056]在第一导电型外延层的表面上光刻出第一导电类型杂质的注入区域，并注入第一导电类型杂质离子，通过热处理形成第一导电类型注入层；
[0057]淀积一第二氧化物层，形成一介质层；
[0058]接触孔光刻与刻蚀，接触孔与源区和沟道区接触；
[0059]淀积第三金属层 ，并进行光刻形成源极、栅极和截止区；
[0060]制备漏区电极。
[0061]如图2至13所示，其为本发明的一种沟槽MOSFET半导体功率器件的制备方法的实施例的示意图，包括以下步骤:
[0062]如图2所示，在第一导电类型基片层I上生长同型掺杂的第一导电类型外延片层2;在第一导电类型基片层上生长同型掺杂的第一导电类型外延片层，第一导电类型外延片层的掺杂浓度和厚度会直接影响MOSFET器件的击穿电压。
[0063]如图3所示，在第一导电类型外延片层的表面淀积一第三氧化物层16 ;在外延层表面淀积第三氧化物层，对第三氧化物层进行光刻，形成刻蚀第一沟槽及第二沟槽的窗口及掩蔽层，留出沟槽刻蚀的窗口，留下的第三氧化物层作为沟槽刻蚀的掩蔽层。
[0064]如图4所示，在第一导电类型外延片层上进行沟槽刻蚀，形成第一沟槽和第二沟槽。
[0065]如图5所示，将第三氧化物层去除。
[0066]如图6所示，在第一沟槽和第二沟槽内生长第一氧化层作为栅氧。
[0067]如图7所示，淀积多晶硅，将第二沟槽全部填充满，且第一沟槽的槽壁和底部淀积有多晶娃。
[0068]如图8所示，多晶硅刻蚀，将外延层表面以上和第一沟槽底部的多晶硅刻蚀掉，由于第一沟槽侧壁的多晶硅厚度较厚，第一沟槽侧壁上有多晶硅残留，第二沟槽内填充的多晶娃保留O
[0069]如图9所示，在第一导电类型外延片层和第一沟槽内部注入第二导电类型杂质离子，通过热处理形成第二导电类型注入层，且第二导电类型注入层设于所述第一导电类型外延层的上表面和第一沟槽的下方。在第一导电类型外延片层表面注入第二导电类型杂质，并在热过程下使其扩散，扩散结深不超过沟槽深度，形成MOSFET的沟道区。
[0070]如图10所示，在第二导电类型注入层的表面上光刻出第一导电类型杂质的注入区域，并注入第一导电类型杂质离子，通过热处理形成第一导电类型注入层，同时形成MOSFET的源区。
[0071]如图11所示，淀积一第二氧化物层，形成一介质层。
[0072]如图12所示，接触孔光刻与刻蚀，接触孔刻蚀深度应超过源区结深，小于沟道区结深，保证接触孔可以与源区和沟道区接触；接触孔刻蚀后进行孔注入，注入第二导电类型杂质，使接触孔内金属可以与第二导电类型注入层形成欧姆接触；淀积金属层(如钨)，保证接触孔内完全被金属填充，使第二导电类型注入层和第一导电类型注入层接触，并通过化学机械抛光工艺去除多余的金属。
[0073]如图13所示，淀积第三金属层，并进行光刻，保留下来的第三金属层分别作为源极和栅极的电极，以及器件边缘的截止区；源极通过接触孔与第一导电类型外延层中的第二导电类型注入层和第一导电类型注入层相连，栅极通过接触孔与第二沟槽内的多晶硅相连；器件边缘的浮空金属环通过接触孔与最外圈的第二沟槽以及最外圈的第二导电类型注入层和第一导电类型注入层相连，形成截止区，且本发明的截止区为一环状截止区。
[0074]最后淀积钝化层14，在器件表面形成保护层，提高器件的可靠性，在需要封装打线的区域进行PAD孔刻蚀，去除钝化层。
[0075]制备漏区电极，第一导电类型基片背面减薄，淀积第四金属层，形成漏区电极，该第四金属层的可以为Ti+Ni+Ag层或其他可用于封装的金属层。
[0076]本发明的终端结构包括，数个第一沟槽形成的第一分压区，数个第二沟槽形成的第二分压区，以及一第二沟槽和一第一导电类型注入层以及一第二导电类型注入层通过金属层相连形成的截止区。
[0077]第一分压区内包含数个第一沟槽，由于第一沟槽未被多晶硅完全填充，所以第二导电类型注入层注入时，第二导电类型杂质可以被注入到沟槽下方，形成第二导电类型注入层，在沟槽下方形成第二导电类型注入区，在漏极高电位时，第二导电类型注入层可以完全耗尽，并将耗尽层扩展到外延层深处，为保证第二导电类型区的耗尽，可以通过优化每根第一沟槽的宽度，保证电场分布的最优化。
[0078]第二分压区包含数个第二沟槽，由于在终端环中大部分电场分布在靠近源区的第一沟槽底部，在第二分压区内的电场已明显降低，如再使用第一沟槽使其底部注入第二导电类型杂质，已不会再使第二导电类型注入区完全耗尽，因此，使用第一沟槽的效率降低很快，浪费了芯片面积；使用第二沟槽可以得到与原来第一沟槽接近的效果，但节省了很多面积。通过计算，在100V以上耐压的芯片中，本发明结构可以比原结构节省2%?5%的芯片面积。
[0079]截止区为常规的截止环设计，由一第二沟槽通过接触孔和第二金属层与芯片边缘一第二导电类型注入层和一第一导电类型注入层连接组成，使得第二沟槽和第二导电类型注入层以及第一导电类型注入层形成等电位环，可以有效的防止芯片边缘的可移动电荷在电场作用下进入芯片内部，提高器件的可靠性。
[0080]上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种沟槽MOSFET终端结构，其特征在于，包括: 一第一导电类型基片； 一第一导电类型外延片层，其设于所述第一导电类型基片的一侧； 若干第一分压区，其包括若干第一沟槽，所述第一沟槽的槽壁及槽底均淀积有一第一氧化物层，且所述第一沟槽内部设有多晶硅层，且所述多晶硅层淀积于所述第一沟槽的槽壁上，第一沟槽的两侧及下方在所述第一导电类型外延片中设有第二导电类型注入层；若干第二分压区，其包括若干第二沟槽，所述第二沟槽的槽壁及槽底均淀积有一第一氧化物层，且所述第二沟槽内淀积有多晶硅层。2.根据权利要求1所述的沟槽MOSFET终端结构，其特征在于，还包括一截止区，其包括: 一第二沟槽，其设于所述第一导电类型外延层内，且所述第二沟槽的槽壁及槽底均淀积有一第一氧化物层，且所述第二沟槽内淀积有多晶硅层； 一第一导电类型注入层，其设于所述第二导电类型注入层内，且处于所述第二导电类型注入层的边缘； 接触孔，且所述接触孔内注入第二导电类型杂质，其设于第二沟槽和第二导电类型注入层内部，且设于第二导电类型注入层内的接触孔与所述第一导电类型注入层接触； 一第二氧化物层，其设第一氧化物层及及第一沟槽的外侧； 一第二金属层，其设于第二氧化物层的外侧，且第二金属层与接触孔连接。3.根据权利要求1或2所述的沟槽MOSFET终端结构，其特征在于，所述第一沟槽的宽度大于所述第二沟槽的宽度。4.一种含有如权利要求1至3中任意一项所述的沟槽MOSFET终端结构的沟槽MOSFET器件，其特征在于，还包括一漏区电极，其设于所述第一导电类型基片的另一侧。5.根据权利要求4所述的沟槽MOSFET器件，其特征在于，还包括: 一源极电极，其通过接触孔与第一导电类型外延片层中的源区和沟道区相连； 一栅极电极，其通过接触孔与源区中第二沟槽的多晶硅相连。6.一种沟槽MOSFET器件的制备方法，其特征在于，包括以下步骤: 在第一导电类型基片层上生长同型掺杂的第一导电类型外延片层； 在第一导电类型外延片层上进行沟槽刻蚀，形成第一沟槽和第二沟槽； 在第一沟槽和第二沟槽内生长第一氧化层作为栅氧； 在淀积多晶硅，并第二沟槽全部填充满，且第一沟槽的槽壁上淀积有多晶硅； 在第一导电类型外延片层和第一沟槽内部注入第二导电类型杂质离子，通过热处理形成第二导电类型注入层，且第二导电类型注入层设于所述第一导电类型外延层的上表面和第一沟槽的下方； 在第一导电型外延层的表面上光刻出第一导电类型杂质的注入区域，并注入第一导电类型杂质离子，通过热处理形成第一导电类型注入层； 淀积一第二氧化物层，形成一介质层； 接触孔光刻与刻蚀，接触孔与源区和沟道区接触， 淀积第三金属层，并进行光刻形成源极、栅极和截止区； 制备漏区电极。7.根据权利要求6所述的沟槽MOSFET器件的制备方法，其特征在于，还包括: 在第一导电类型外延片层的表面淀积一第三氧化物层； 对第三氧化物层进行光刻，形成刻蚀第一沟槽及第二沟槽的窗口及掩蔽层。8.根据权利要求7所述的沟槽MOSFET器件的制备方法，其特征在于，还包括:将第三氧化物层去除。
【专利摘要】本发明公开了一种沟槽MOSFET终端结构，包括：一第一导电类型基片；一第一导电类型外延片层，其设于所述第一导电类型基片的一侧；若干第一分压区，其包括若干第一沟槽，所述第一沟槽的槽壁及槽底均淀积有一第一氧化物层，且所述第一沟槽内部设有多晶硅层，且所述多晶硅层淀积于所述第一沟槽的槽壁上，第一沟槽的两侧及下方在所述第一导电类型外延片中设有第二导电类型注入层；若干第二分压区，其包括若干第二沟槽，所述第二沟槽的槽壁及槽底均淀积有一第一氧化物层，且所述第二沟槽内淀积有多晶硅层。本发明还公开了一种沟槽MOSFET器件及其制备方法。本发明减少了芯片面积，降低了生产成本。
【IPC分类】H01L29/06, H01L21/336, H01L29/78
【公开号】CN104900703
【申请号】CN201510238897
【发明人】高盼盼, 代萌
【申请人】上海格瑞宝电子有限公司
【公开日】2015年9月9日
【申请日】2015年5月12日
最新回复(0)