半导体器件的制作方法
半导体器件的制作方法
【技术领域】
[0001]本申请以2014年3月5日申请的在先的日本专利申请2014-043303号的权利的利益为基础，并且要求其利益，通过引用在此包含其内容全部。
[0002]在此说明的实施方式一般涉及一种半导体器件。
【背景技术】
[0003]二极管中存在普通的pn 二极管、利用击穿电流的稳压二极管。稳压二极管中通常存在高浓度区域和低浓度区域，为了得到规定的耐压，必须进行高浓度区域和低浓度区域的成结的平衡。在此，作为相当于低浓度区域的部分，使用未加工晶圆、外延晶圆。
[0004]通常通过CZ法(Czochralski直拉生长法)形成未加工晶圆，具有规定的耐压的晶圆只是晶锭(ingot)的一部分。通过CZ法形成的晶圆有时存在面内的比电阻的离散大的情况，有可能无法得到目标的耐压。
[0005]另一方面，在外延晶圆的情况下，在同一成膜装置内在不同的条件下进行多个成膜，因此难以控制杂质浓度，因此也存在无法得到具有目标的耐压的外延晶圆的可能性。
【发明内容】
[0006]本实施方式提供一种能够抑制耐压的降低的半导体器件。
[0007]根据一个实施方式，具备:阴极电极；阳极电极；第一导电型的第一半导体区域，设置在上述阴极电极的上侧、上述阳极电极的下侧；第一导电型的第二半导体区域，设置在上述阳极电极和上述阴极电极之间，第一导电型的杂质浓度比上述第一半导体区域的杂质浓度高，被上述第一半导体区域围住；第二导电型的第三半导体区域，设置在上述阳极电极和上述第二半导体区域之间，被上述第二半导体区域围住上述阳极电极侧的表面以外的部分；以及第四半导体区域，设置在上述第三半导体区域和第二半导体区域之间，围住上述第三半导体区域的端部。
[0008]本实施方式能够提供能够抑制耐压的降低的半导体器件。
【附图说明】
[0009]图1是表示第一实施方式所涉及的半导体器件的示意性截面图。
[0010]图2(a)?图2(c)是表示第一实施方式所涉及的半导体器件的制造过程的示意性截面图。
[0011]图3(a)?图3(c)是表示第一实施方式所涉及的半导体器件的制造过程的示意性截面图。
[0012]图4(a)是表示参考例子的半导体器件的示意性截面图、以及表示杂质浓度的图，图4(b)是表示第一实施方式所涉及的半导体器件的示意性截面图、以及表示杂质浓度的图。
[0013]图5是第二实施方式所涉及的半导体器件的示意性截面图。
[0014]图6是第三实施方式所涉及的半导体器件的示意性截面图。
[0015]图7是第四实施方式所涉及的半导体器件的示意性截面图。
[0016]图8是第五实施方式所涉及的半导体器件的示意性截面图。
[0017]图9是第六实施方式所涉及的半导体器件的示意性截面图。
[0018]图10是第七实施方式所涉及的半导体器件的示意性截面图。
[0019]图11(a)和图11(b)是第七实施方式所涉及的半导体器件的示意性截面图。
【具体实施方式】
[0020]以下，参照【附图说明】实施方式。在以下的说明中，向相同的部件附加相同的符号，对于说明过的部件，适当地省略其说明。在实施方式中，η—型、η型、n+型、n++型这样的标记可以称之为第一导电型。另外，表示浓度按照该顺序变高。P型、P+型这样的标记可以称之为第二导电型。另外，表示浓度按照该顺序变高。
[0021](第一实施方式)
[0022]图1是表示第一实施方式所涉及的半导体器件的示意性截面图。
[0023]半导体器件I是具备作为下部电极的阴极电极10、作为上部电极的阳极电极11的稳压二极管。
[0024]在阴极电极10上设置有n++型的第六半导体区域20。第六半导体区域20被设置在第一半导体区域30以及第二半导体区域40与阴极电极10之间。另外，在第六半导体区域20和阳极电极11之间，设置有n_型的第一半导体区域30。
[0025]设置n+型的第二半导体区域40使其位于阳极电极11和阴极电极10之间、并且与第一半导体区域30相邻。向第二半导体区域40导入η型的杂质元素(例如磷(P)、砷(As)等)以使杂质浓度比第一半导体区域30的杂质浓度高。第二半导体区域40的端部40e的至少一部分被第一半导体区域30围住。
[0026]在阳极电极11和第二半导体区域40之间，设置有P+型的第三半导体区域50。第三半导体区域50被第二半导体区域40围住阳极电极11侧的表面50u以外的部分。
[0027]另外，在第二半导体区域40、第三半导体区域50以及层间绝缘膜90之间，设置有P型的第四半导体区域60。这时，将第四半导体区域60设置得至少围住第三半导体区域50的端部50e。g卩，第三半导体区域50的端部50e被第四半导体区域60围住，第四半导体区域60的端部60e被第二半导体区域40围住,第二半导体区域40的端部40e被第一半导体区域30围住。
[0028]另外，包含阳极电极11与第三半导体区域50、第四半导体区域60、以及第二半导体区域40之间在内，在第一半导体区域30的上侧设置有层间绝缘膜90。另外，在第一半导体区域30的端部30e设置有EQPR(Equivalent Potential Ring:等电势环)区域98。在EQPR区域98上设置有EQPR电极99。也可以适当地除去EQPR区域98和EQPR电极99。第一实施方式所涉及的半导体器件I具有以上那样的构造。
[0029]说明第一实施方式所涉及的半导体器件I的制造方法。
[0030]图2(a)?图3(c)是表示第一实施方式所涉及的半导体器件的制造过程的示意性截面图。
[0031]以下的说明是恒定电压30?40V时的器件的例子。对于包含恒定电压值的30?40V在内如下所示的数值仅是一个例子，但并不限于该值。此外，省略EQPR区域98和EQPR电极99的表示。
[0032]首先，如图2(a)所示，在晶圆状的第六半导体区域20上形成第一半导体区域30。在此，对第六半导体区域20使用结晶方位(100)、而比电阻0.003(Ω -cm)的半导体晶圆基板。向第六半导体区域20掺杂砷(As)。
[0033]另外，第一半导体区域30是形成在第六半导体区域20上的外延生长层。向第一半导体区域30掺杂磷(P)。第一半导体区域30的比电阻是1.7(Ω 其膜厚是10 μ m。
[0034]接着，在第一半导体区域30的表面对绝缘膜90A进行构图。绝缘膜90A具有开口部90AH。绝缘膜90A的膜厚是0.8 μ m。
[0035]接着，通过离子注入，从开口部90AH向第一半导体区域30注入杂质离子。在此,对作为半导体的掺杂剂的杂质元素进行离子化而得到杂质离子。在该阶段，例如是磷(P)的离子。离子注入的条件是加速电压:100keV、投入量:1X1013?lX1014(1ns/cm2)。由此，在开口部90AH中显现出的第一半导体区域30的表面形成注入了杂质离子的区域40i。然后，除去绝缘膜90A。
[0036]接着，用绝缘膜90B覆盖区域40i和第一半导体区域30上后，如图2 (b)所示，对第一半导体区域30实施退火处理。由此，在第六半导体区域20上形成通过扩散区域40i的杂质离子所形成的第二半导体区域40。
[0037]接着，如图2 (C)所示，在第一半导体区域30上和第二半导体区域40上形成具有选择性地将膜厚形成得薄的部分即区域90CH的绝缘膜90C。区域90CH是在绝缘膜90C中选择性地将膜厚形成得薄的部分。区域90CH的膜厚是10nm左右。
[0038]接着，通过离子注入，隔着区域90CH向第二半导体区域40注入杂质离子(例如硼(B))。离子注入的条件是加速电压:100keV、投入量:1 X 115 (1ns/cm2)。由此，在区域90CH的第二半导体区域40的表面形成注入了杂质离子的区域60i。
[0039]接着，如图3(a)所示，对第二半导体区域40实施退火处理。由此，在第二半导体区域40上形成通过扩散区域60i的杂质离子而形成的第四半导体区域60。此外，也可以在退火处理之前，根据需要在区域90CH中追加形成绝缘膜。
[0040]接着，如图3(b)所示，在第一半导体区域30上、第二半导体区域40上、以及第四半导体区域60上形成具有选择性地将膜厚形成得薄的部分即区域90DH的绝缘膜90D。此夕卜，在第二半导体区域40上和第四半导体区域60上形成有区域90DH。区域90DH的膜厚是10nm左右。
[0041]接着，通过离子注入，隔着区域90DH向第二半导体区域40和第四半导体区域60注入杂质离子(例如硼(B))。离子注入的条件是加速电压:100keV、投入量:lX1015(1nS/cm2)。由此，在区域90DH的第二半导体区域40的表面和第四半导体区域60的表面形成注入了杂质离子的区域50i。
[0042]接着，如图3 (C)所示，对第二半导体区域40和第四半导体区域60实施退火处理。由此，在第二半导体区域40上和第四半导体区域60上形成通过扩散区域50i的杂质离子而形成的第三半导体区域50。此外，也可以在退火处理之前，根据需要在区域90DH中追加形成绝缘膜。
[0043]然后，如图1所示，形成对第三半导体区域50的表面50u的一部分进行开口的层间绝缘膜90，形成阳极电极11。阳极电极11具有势垒金属层/铝电极层的层叠构造。在铝电极层的下侧设置势垒金属层是为了防止铝向半导体区域侧进行尖峰生长。进而，也可以在阳极电极11上形成辅助电极、例如能够用镍(Ni)、钴(Co)等的焊锡进行钎焊(brazing)的层，使得能够对其表面进行焊接。接着，进行阳极电极11的构图，也可以根据需要在阳极电极11的终端部形成钝化层。
[0044]另一方面，在阴极侧，进行第六半导体区域20的表面研磨，进行加工使得第六半导体区域20成为规定的厚度。然后，在第六半导体区域20的背面侧，形成从背面侧开始按照钛(Ti)/镍(Ni)/金(Au)的顺序层叠所得的层叠体。
[0045]通过以上的制造过程形成的半导体器件I是稳压二极管。
[0046]在二极管中，除了稳压二极管以外，还有普通的pn二极管。对于普通的pn二极管，一般的用途是在正方向(从P侧向η侧)上流过电流，在反方向(η侧向P侧)上到必要耐压为止不通电。在此，将流过电流的区域称为动作区域，将不流过电流的区域称为非动作区域。对于稳压二极管，设计为在非动作区域中决定器件耐压，非动作区域具有必要耐压以上的耐压。
[0047]作为动作区域稳压二极管有效利用击穿电流。通常，其构造为双击穿设计，将第一段的击穿部设计在动作区域。为此，设计为在流过该击穿电流的范围内成为固定的电压(恒定电压)。为了稳定地得到第一段的击穿电压，作为第二段的击穿电压，设计为非动作区域具有动作区域的耐压以上的耐压。
[0048]由动作区域和形成在其周边的非动作区域决定包含在稳压二极管中的pn结的结耐压。通过将动作区域的结耐压设定得比非动作区域的结耐压低，能够稳定地流过恒定电压下的击穿电流。由高浓度区域和导电型与高浓度区域相反的低浓度区域的结形成支配动作区域的特性的pn结。
[0049]在第一实施方式的半导体器件I的情况下，例如由第三半导体区域50和例如第二半导体区域40的结形成支配稳压二极管的动作区域的特性的pn结。另外，在支配动作区域的特性的第三半导体区域50的端部50e附近形成部分地形成得深的隔离环区域(例如第四半导体区域60)。第四半导体区域60作为与具有比动作区域高的耐压的非动作区域而发挥功能。通过从半导体表面的扩散而形成第二半导体区域40，在该第二半导体区域40的内部表面形成动作区域和非动作区域。
[0050]在此，在第二半导体区域40和第三半导体区域50的结耐压V23、第二半导体区域40的端部40e和第一半导体区域30的结耐压V2el、第三半导体区域50的端部50e和第四半导体区域60的结耐压V3e4、第四半导体区域60的端部60e和第二半导体区域40的结耐压V4e2之间的关系中，将结耐压Vm调整得最低。
[0051 ] 如果向阴极电极10施加比阳极电极11高的电位(逆偏压)，阴极电极10和阳极电极11之间的电压高于击穿电压，则产生所谓的雪崩击穿。根据上述的结耐压的关系，在第三半导体区域50和第二半导体区域40的结部分中优先流过电流。在此，结部分是第三半导体区域50的平面部分和第二半导体区域40的平面部分成结的区域Iav (图1)。
[0052]在本实施方式的半导体器件I (稳压二极管)中，为了得到规定的耐压，需要第三半导体区域50和第二半导体区域40的结的平衡。在半导体器件I的制造工序中，使用未加工晶圆、外延晶圆作为与第二半导体区域40相当的部分。在此，作为参考例子，说明使用未加工晶圆、外延晶圆作为第二半导体区域40的例子。
[0053]图4(a)是参考例子所涉及的半导体器件的示意性截面图、以及表示杂质浓度的图，图4(b)是第一实施方式所涉及的半导体器件的示意性截面图、以及表示杂质浓度的图。
[0054]在图4(a)、(b)中，表示沿着A-B线的截面中的杂质浓度曲线。
[0055]在图4 (a)所示的半导体器件100中，与上述半导体区域40对应的半导体区域300成为未加工晶圆基板、或n+型的外延生长层。
[0056]使用未加工晶圆基板作为半导体区域300的情况下，必须使用严格挑选了比电阻的未加工晶圆，与各规格的未加工晶圆基板对应地进行动作区域中的高浓度扩散。
[0057]通常，未加工晶圆是通过CZ法提取为晶锭后而被切割出的。但是，具有规定的恒定电压的未加工晶圆只是提取出的晶锭的一部分。因此，如果使用具有规定的恒定电压的未加工晶圆基板作为半导体区域300，则其价格变得昂贵。
[0058]另外，通过CZ法提取的晶圆有时面内的比电阻的离散大。越是大口径，则离散越大。即，无法得到规定的恒定电压，对制造成品率的提高产生限制。另外，对每个规定的恒定电压能够使用的晶圆的杂质浓度不同(参照图中的半导体区域300的箭头)，因此必须准备与每个规定的恒定电压对应的晶圆。
[0059]另一方面，在使用外延生长层作为半导体区域300的情况下，对于稳压二极管，与普通的外延晶圆的杂质浓度相比，进行高浓度的外延生长。因此，在制造装置内，有时堆积高浓度地包含杂质元素的被膜。由此，在制造其他规格的晶圆时，必须充分进行制造装置内的清洁。另外，即使使用外延生长层，也依然要严格地挑选比电阻，进而在C-V法中，质量确认的方法误差也大。即，需要独自的质量确认方法，因此外延生长层的价格也变得高昂。
[0060]与此相对，根据图4(b)所示的半导体器件1，能够事后调整杂质浓度，因此不需要严格地挑选比电阻。另外，即使有第一半导体区域30的比电阻的离散、或杂质浓度的离散、这些的面内离散，通过第二半导体区域40的后形成，能够修正这些离散，形成目标的比电阻和杂质浓度的半导体区域。
[0061]这样，根据第一实施方式，不需要对每个规定的恒定电压决定晶圆的规格，能够使用普通的未加工晶圆或外延生长层的晶圆，制造高质量并且廉价的半导体器件。例如，通过离子注入形成第二半导体区域40，由此与未加工晶圆或外延生长层的晶圆相比，能够抑制晶圆面内的杂质浓度离散。由此，能够改善制造成品率，制造耐压离散小的半导体器件。
[0062]此外，将半导体装置100的第三半导体区域50和半导体区域300的结部的杂质浓度设定得与半导体器件I的第三半导体区域50和第二半导体区域40的结部的杂质浓度大致相同。
[0063]将半导体器件I的第一半导体区域20的杂质浓度设定为半导体器件100的第三半导体区域50和第一半导体区域30的结部的杂质浓度的1/10以下，更理想的是设定为1/100左右。
[0064]这样将第一半导体区域20的杂质浓度设定得低，由此没有第一半导体区域20的杂质浓度的离散，能够通过以后进行的离子注入高精度地进行杂质浓度的调整。
[0065]以下，说明第一实施方式的变形例子。在以下所示的半导体器件中，也具有与半导体器件I相同的效果。
[0066](第二实施方式)
[0067]图5是第二实施方式所涉及的半导体器件的示意性截面图。
[0068]在半导体器件2中，在阳极电极11和第一半导体区域30以及第二半导体区域40之间设置有第三半导体区域50。g卩，第三半导体区域50的一部分从第二半导体区域40露出。
[0069]在此，第二半导体区域40和第三半导体区域50的结耐压V23、第二半导体区域40的端部40e和第三半导体区域50的结耐压V2e3、第三半导体区域50的端部50e和第一半导体区域30的结耐压V2e3之间的关系中，将结耐压V23设计为比第二结耐压V2e3和第三结耐压低。
[0070]因此，如果向阴极电极10和阳极电极11之间施加了比击穿电压大的电压，则通过雪崩击穿在第三半导体区域50和第二半导体区域40的结部分中优先地流过电流。
[0071](第三实施方式)
[0072]图6是第三实施方式所涉及的半导体器件的示意性截面图。
[0073]在半导体器件3中，第三半导体区域50的阳极电极11侧的表面50u以外的部分中的第三半导体区域50的端部50e被第四半导体区域60围住。另外，第四半导体区域60的阳极电极11侧的表面60u以外的部分被第一半导体区域30围住。
[0074]在半导体器件3中，第三半导体区域50的端部50e被第四半导体区域60围住，因此与半导体器件2相比，第三半导体区域50的端部50e的耐压变得更高。
[0075](第四实施方式)
[0076]图7是第四实施方式的半导体器件的示意性截面图。
[0077]在半导体器件4中，第四半导体区域60与第二半导体区域40和第三半导体区域50相接。第二半导体区域40被形成得比第四半导 体区域60深。第四半导体区域60被形成得比第三半导体区域50深。
[0078]在此，将第二半导体区域40和第三半导体区域50的结耐压V23设计得比第二半导体区域40的端部40e和第四半导体区域60的结耐压V24低。
[0079]因此，如果向阴极电极10和阳极电极11之间施加了比击穿电压大的电压，则通过雪崩击穿在第三半导体区域50和第二半导体区域40的结部分中优先地流过电流。
[0080](第五实施方式)
[0081]图8是第五实施方式所涉及的半导体器件的示意性截面图。
[0082]在半导体器件5中，还具备P型的第五半导体区域70。第五半导体区域70围住第四半导体区域60的阳极电极11侧的表面60u以外的部分中的第四半导体区域60的端部60e。第五半导体区域70的阳极电极11侧的表面70u以外的部分被第一半导体区域30围住。
[0083]在此，将第五半导体区域70的阳极电极11侧的表面杂质浓度设计得比第四半导体区域60的阳极电极11侧的表面杂质浓度低。由此，与半导体器件4相比，第四半导体区域60的端部60e的耐压进一步上升。
[0084](第六实施方式)
[0085]图9是第六实施方式所涉及的半导体器件的示意性截面图。
[0086]在半导体器件6中，第四半导体区域60被形成得比第二半导体区域40深。第二半导体区域40与第六半导体区域20不相接。在此，将第二半导体区域40的阳极电极11侧的表面杂质浓度设计得比第四半导体区域60的阳极电极11侧的表面杂质浓度低。这样的半导体器件6也包含在实施方式中。
[0087](第七实施方式)
[0088]图10是第七实施方式所涉及的半导体器件的示意性截面图。
[0089]在半导体器件7中，第四半导体区域60与第二半导体区域40和第三半导体区域50相接。第二半导体区域40被形成得比第四半导体区域60深。第四半导体区域60被形成得比第三半导体区域50深。但是，在半导体器件7中，第二半导体区域40和第六半导体区域20分离。第一半导体区域30位于第二半导体区域40和第六半导体区域20之间。
[0090]在此，将第二半导体区域40和第三半导体区域50的结耐压V23设计得比第二半导体区域40的端部40e和第四半导体区域60的结耐压V24低。
[0091]因此，如果向阴极电极10和阳极电极11之间施加了比击穿电压大的电压，则通过雪崩击穿在第三半导体区域50和第二半导体区域40的结部分中优先地流过电流。
[0092]此外，也将第二半导体区域40和第六半导体区域20分离的构造应用于半导体器件 I ?3、5、6。
[0093](第八实施方式)
[0094]图11 (a)和图11 (b)是第八实施方式所涉及的半导体器件的示意性截面图。
[0095]也可以为如下的构造:即在上述的多个半导体器件30、40、50、60、70中，将相邻的半导体区域设为半导体区域A、B的情况下，在半导体区域A、B中，退火处理前的扩散源重叠，通过退火处理而半导体区域A、B相互重叠(图11(a))。
[0096]另外，也可以为如下的构造:即在相邻的半导体区域A、B中，退火处理前的扩散源相互分离，通过退火处理而半导体区域A、B相互重叠(图11(b))。同时进行图11(a)、(b)所示的半导体区域A、B各自的退火。
[0097]另外，实施方式的半导体区域的材料例如是硅(Si)。绝缘膜的材料例如是硅氧化物(S1x)。此外，这些材料仅是一个例子，并不限于这些材料。
[0098]在上述实施方式中，表现为“部位A被设置在部位B上”的情况下的“上”除了部位A和部位B接触而部位A设置在部位B上的情况以外，还有在部位A与部位B不接触而部位A设置在部位B的上方的情况的含义下使用的情况。另外，“部位A设置在部位B上”有时也应用于反转部位A和部位B而部位A位于部位B下的情况、部位A和部位B并排的情况。这是因为即使反转实施方式的半导体器件，半导体器件的构造在旋转前后也不变化。
[0099]以上，参照具体例子说明了实施方式。但是，实施方式并不限于这些具体例子。即，本技术领域的技术人员对这些具体例子适当地施加了设计变更所得的例子只要也具备实施方式的特征，就包含在实施方式的范围内。上述各具体例子所具备的各要素及其配置、材料、条件、形状、大小等应该不限于示例的情况，能够适当进行变更。
[0100]另外，上述各实施方式所具备的各要素只要技术上可能就能够使其组合在一起，即使组合它们，只要包含实施方式的特征就包含在实施方式的范围内。除此以外，应该了解到在实施方式的思想范畴内，只要是本技术领域的技术人员，就能够想到各种变更例子和修正例子，这些变更例子和修正例子也属于实施方式的范围。
[0101]说明了本发明的若干个实施方式，但作为例子而提示了这些实施方式，并不是要限定发明的范围。能够以其他各种形式实施这些新的实施方式，在不脱离发明的主要内容的范围内能够进行各种省略、置换、变更。这些实施方式、其变形包含在发明的范围、主要内容中，并且包含在权利要求所记载的发明及其等价的范围内。
【主权项】
1.一种半导体器件，其特征在于包括: 阴极电极； 阳极电极； 第一导电型的第一半导体区域，设置在上述阴极电极的上侧、上述阳极电极的下侧；第一导电型的第二半导体区域，设置在上述阳极电极和上述阴极电极之间，第一导电型的杂质浓度比上述第一半导体区域的杂质浓度高，被上述第一半导体区域围住； 第二导电型的第三半导体区域，设置在上述阳极电极和上述第二半导体区域之间，被上述第二半导体区域围住上述阳极电极侧的表面以外的部分；以及 第四半导体区域，设置在上述第三半导体区域和第二半导体区域之间，围住上述第三半导体区域的端部。2.—种半导体器件，其特征在于包括: 阴极电极； 阳极电极； 第一导电型的第一半导体区域，设置在上述阴极电极的上侧、上述阳极电极的下侧；第一导电型的第二半导体区域，设置在上述阳极电极和上述阴极电极之间，第一导电型的杂质浓度比上述第一半导体区域的杂质浓度高，被上述第一半导体区域围住；以及第二导电型的第三半导体区域，设置在上述阳极电极和上述第一半导体区域以及上述第二半导体区域之间， 在上述第二半导体区域和上述第三半导体区域的第一结耐压、上述第二半导体区域的端部和上述第三半导体区域的第二结耐压、上述第三半导体区域的端部和上述第一半导体区域的第三结耐压中，上述第一结耐压比上述第二结耐压和上述第三结耐压低。3.根据权利要求2所述的半导体器件，其特征在于还包括: 第二导电型的第四半导体区域，围住上述第三半导体区域的端部，被上述第一半导体区域围住上述阳极电极侧的表面以外的部分。4.根据权利要求3所述的半导体器件，其特征在于:上述第四半导体区域与上述第二半导体区域和上述第三半导体区域相接，上述第二半导体区域被形成得比上述第四半导体区域深，将上述第四半导体区域形成得比上述第三半导体区域深。5.根据权利要求3所述的半导体器件，其特征在于:上述第二半导体区域和上述第三半导体区域的第一结耐压比上述第二半导体区域的上述端部和上述第四半导体区域的第四结耐压低。6.根据权利要求3所述的半导体器件，其特征在于还包括: 第二导电型的第五半导体区域，围住上述第四半导体区域的端部，被上述第一半导体区域围住上述阳极电极侧的表面以外的部分， 上述第五半导体区域的上述阳极电极侧的表面杂质浓度比上述第四半导体区域的上述阳极电极侧的表面杂质浓度低。7.根据权利要求1所述的半导体器件，其特征在于还包括: 第一导电型的第六半导体区域，设置在上述第一半导体区域以及上述第二半导体区域与上述阴极电极之间， 上述第二半导体区域与上述第六半导体区域相接。8.根据权利要求1所述的半导体器件，其特征在于还包括: 第一导电型的第六半导体区域，设置在上述第一半导体区域以及上述第二半导体区域与上述阴极电极之间， 上述第二半导体区域与上述第六半导体区域分离。9.根据权利要求3所述的半导体器件，其特征在于:上述第四半导体区域被形成得比上述第二半导体区域深。
【专利摘要】根据一个实施方式，半导体器件具备：阴极电极；阳极电极；第一导电型的第一半导体区域，设置在阴极电极的上侧、阳极电极的下侧；第一导电型的第二半导体区域，设置在阳极电极和阴极电极之间，第一导电型的杂质浓度比第一半导体区域的杂质浓度高，被第一半导体区域围住；第二导电型的第三半导体区域，设置在阳极电极和第二半导体区域之间，被第二半导体区域围住阳极电极侧的表面以外的部分；以及第四半导体区域，设置在第三半导体区域和第二半导体区域之间，围住第三半导体区域的端部。
【IPC分类】H01L29/861
【公开号】CN104900715
【申请号】CN201410413496
【发明人】杉田尚正
【申请人】株式会社东芝
【公开日】2015年9月9日
【申请日】2014年8月21日
【公告号】US20150255536
【技术领域】
[0001]本申请以2014年3月5日申请的在先的日本专利申请2014-043303号的权利的利益为基础，并且要求其利益，通过引用在此包含其内容全部。
[0002]在此说明的实施方式一般涉及一种半导体器件。
【背景技术】
[0003]二极管中存在普通的pn 二极管、利用击穿电流的稳压二极管。稳压二极管中通常存在高浓度区域和低浓度区域，为了得到规定的耐压，必须进行高浓度区域和低浓度区域的成结的平衡。在此，作为相当于低浓度区域的部分，使用未加工晶圆、外延晶圆。
[0004]通常通过CZ法(Czochralski直拉生长法)形成未加工晶圆，具有规定的耐压的晶圆只是晶锭(ingot)的一部分。通过CZ法形成的晶圆有时存在面内的比电阻的离散大的情况，有可能无法得到目标的耐压。
[0005]另一方面，在外延晶圆的情况下，在同一成膜装置内在不同的条件下进行多个成膜，因此难以控制杂质浓度，因此也存在无法得到具有目标的耐压的外延晶圆的可能性。
【发明内容】
[0006]本实施方式提供一种能够抑制耐压的降低的半导体器件。
[0007]根据一个实施方式，具备:阴极电极；阳极电极；第一导电型的第一半导体区域，设置在上述阴极电极的上侧、上述阳极电极的下侧；第一导电型的第二半导体区域，设置在上述阳极电极和上述阴极电极之间，第一导电型的杂质浓度比上述第一半导体区域的杂质浓度高，被上述第一半导体区域围住；第二导电型的第三半导体区域，设置在上述阳极电极和上述第二半导体区域之间，被上述第二半导体区域围住上述阳极电极侧的表面以外的部分；以及第四半导体区域，设置在上述第三半导体区域和第二半导体区域之间，围住上述第三半导体区域的端部。
[0008]本实施方式能够提供能够抑制耐压的降低的半导体器件。
【附图说明】
[0009]图1是表示第一实施方式所涉及的半导体器件的示意性截面图。
[0010]图2(a)?图2(c)是表示第一实施方式所涉及的半导体器件的制造过程的示意性截面图。
[0011]图3(a)?图3(c)是表示第一实施方式所涉及的半导体器件的制造过程的示意性截面图。
[0012]图4(a)是表示参考例子的半导体器件的示意性截面图、以及表示杂质浓度的图，图4(b)是表示第一实施方式所涉及的半导体器件的示意性截面图、以及表示杂质浓度的图。
[0013]图5是第二实施方式所涉及的半导体器件的示意性截面图。
[0014]图6是第三实施方式所涉及的半导体器件的示意性截面图。
[0015]图7是第四实施方式所涉及的半导体器件的示意性截面图。
[0016]图8是第五实施方式所涉及的半导体器件的示意性截面图。
[0017]图9是第六实施方式所涉及的半导体器件的示意性截面图。
[0018]图10是第七实施方式所涉及的半导体器件的示意性截面图。
[0019]图11(a)和图11(b)是第七实施方式所涉及的半导体器件的示意性截面图。
【具体实施方式】
[0020]以下，参照【附图说明】实施方式。在以下的说明中，向相同的部件附加相同的符号，对于说明过的部件，适当地省略其说明。在实施方式中，η—型、η型、n+型、n++型这样的标记可以称之为第一导电型。另外，表示浓度按照该顺序变高。P型、P+型这样的标记可以称之为第二导电型。另外，表示浓度按照该顺序变高。
[0021](第一实施方式)
[0022]图1是表示第一实施方式所涉及的半导体器件的示意性截面图。
[0023]半导体器件I是具备作为下部电极的阴极电极10、作为上部电极的阳极电极11的稳压二极管。
[0024]在阴极电极10上设置有n++型的第六半导体区域20。第六半导体区域20被设置在第一半导体区域30以及第二半导体区域40与阴极电极10之间。另外，在第六半导体区域20和阳极电极11之间，设置有n_型的第一半导体区域30。
[0025]设置n+型的第二半导体区域40使其位于阳极电极11和阴极电极10之间、并且与第一半导体区域30相邻。向第二半导体区域40导入η型的杂质元素(例如磷(P)、砷(As)等)以使杂质浓度比第一半导体区域30的杂质浓度高。第二半导体区域40的端部40e的至少一部分被第一半导体区域30围住。
[0026]在阳极电极11和第二半导体区域40之间，设置有P+型的第三半导体区域50。第三半导体区域50被第二半导体区域40围住阳极电极11侧的表面50u以外的部分。
[0027]另外，在第二半导体区域40、第三半导体区域50以及层间绝缘膜90之间，设置有P型的第四半导体区域60。这时，将第四半导体区域60设置得至少围住第三半导体区域50的端部50e。g卩，第三半导体区域50的端部50e被第四半导体区域60围住，第四半导体区域60的端部60e被第二半导体区域40围住,第二半导体区域40的端部40e被第一半导体区域30围住。
[0028]另外，包含阳极电极11与第三半导体区域50、第四半导体区域60、以及第二半导体区域40之间在内，在第一半导体区域30的上侧设置有层间绝缘膜90。另外，在第一半导体区域30的端部30e设置有EQPR(Equivalent Potential Ring:等电势环)区域98。在EQPR区域98上设置有EQPR电极99。也可以适当地除去EQPR区域98和EQPR电极99。第一实施方式所涉及的半导体器件I具有以上那样的构造。
[0029]说明第一实施方式所涉及的半导体器件I的制造方法。
[0030]图2(a)?图3(c)是表示第一实施方式所涉及的半导体器件的制造过程的示意性截面图。
[0031]以下的说明是恒定电压30?40V时的器件的例子。对于包含恒定电压值的30?40V在内如下所示的数值仅是一个例子，但并不限于该值。此外，省略EQPR区域98和EQPR电极99的表示。
[0032]首先，如图2(a)所示，在晶圆状的第六半导体区域20上形成第一半导体区域30。在此，对第六半导体区域20使用结晶方位(100)、而比电阻0.003(Ω -cm)的半导体晶圆基板。向第六半导体区域20掺杂砷(As)。
[0033]另外，第一半导体区域30是形成在第六半导体区域20上的外延生长层。向第一半导体区域30掺杂磷(P)。第一半导体区域30的比电阻是1.7(Ω 其膜厚是10 μ m。
[0034]接着，在第一半导体区域30的表面对绝缘膜90A进行构图。绝缘膜90A具有开口部90AH。绝缘膜90A的膜厚是0.8 μ m。
[0035]接着，通过离子注入，从开口部90AH向第一半导体区域30注入杂质离子。在此,对作为半导体的掺杂剂的杂质元素进行离子化而得到杂质离子。在该阶段，例如是磷(P)的离子。离子注入的条件是加速电压:100keV、投入量:1X1013?lX1014(1ns/cm2)。由此，在开口部90AH中显现出的第一半导体区域30的表面形成注入了杂质离子的区域40i。然后，除去绝缘膜90A。
[0036]接着，用绝缘膜90B覆盖区域40i和第一半导体区域30上后，如图2 (b)所示，对第一半导体区域30实施退火处理。由此，在第六半导体区域20上形成通过扩散区域40i的杂质离子所形成的第二半导体区域40。
[0037]接着，如图2 (C)所示，在第一半导体区域30上和第二半导体区域40上形成具有选择性地将膜厚形成得薄的部分即区域90CH的绝缘膜90C。区域90CH是在绝缘膜90C中选择性地将膜厚形成得薄的部分。区域90CH的膜厚是10nm左右。
[0038]接着，通过离子注入，隔着区域90CH向第二半导体区域40注入杂质离子(例如硼(B))。离子注入的条件是加速电压:100keV、投入量:1 X 115 (1ns/cm2)。由此，在区域90CH的第二半导体区域40的表面形成注入了杂质离子的区域60i。
[0039]接着，如图3(a)所示，对第二半导体区域40实施退火处理。由此，在第二半导体区域40上形成通过扩散区域60i的杂质离子而形成的第四半导体区域60。此外，也可以在退火处理之前，根据需要在区域90CH中追加形成绝缘膜。
[0040]接着，如图3(b)所示，在第一半导体区域30上、第二半导体区域40上、以及第四半导体区域60上形成具有选择性地将膜厚形成得薄的部分即区域90DH的绝缘膜90D。此夕卜，在第二半导体区域40上和第四半导体区域60上形成有区域90DH。区域90DH的膜厚是10nm左右。
[0041]接着，通过离子注入，隔着区域90DH向第二半导体区域40和第四半导体区域60注入杂质离子(例如硼(B))。离子注入的条件是加速电压:100keV、投入量:lX1015(1nS/cm2)。由此，在区域90DH的第二半导体区域40的表面和第四半导体区域60的表面形成注入了杂质离子的区域50i。
[0042]接着，如图3 (C)所示，对第二半导体区域40和第四半导体区域60实施退火处理。由此，在第二半导体区域40上和第四半导体区域60上形成通过扩散区域50i的杂质离子而形成的第三半导体区域50。此外，也可以在退火处理之前，根据需要在区域90DH中追加形成绝缘膜。
[0043]然后，如图1所示，形成对第三半导体区域50的表面50u的一部分进行开口的层间绝缘膜90，形成阳极电极11。阳极电极11具有势垒金属层/铝电极层的层叠构造。在铝电极层的下侧设置势垒金属层是为了防止铝向半导体区域侧进行尖峰生长。进而，也可以在阳极电极11上形成辅助电极、例如能够用镍(Ni)、钴(Co)等的焊锡进行钎焊(brazing)的层，使得能够对其表面进行焊接。接着，进行阳极电极11的构图，也可以根据需要在阳极电极11的终端部形成钝化层。
[0044]另一方面，在阴极侧，进行第六半导体区域20的表面研磨，进行加工使得第六半导体区域20成为规定的厚度。然后，在第六半导体区域20的背面侧，形成从背面侧开始按照钛(Ti)/镍(Ni)/金(Au)的顺序层叠所得的层叠体。
[0045]通过以上的制造过程形成的半导体器件I是稳压二极管。
[0046]在二极管中，除了稳压二极管以外，还有普通的pn二极管。对于普通的pn二极管，一般的用途是在正方向(从P侧向η侧)上流过电流，在反方向(η侧向P侧)上到必要耐压为止不通电。在此，将流过电流的区域称为动作区域，将不流过电流的区域称为非动作区域。对于稳压二极管，设计为在非动作区域中决定器件耐压，非动作区域具有必要耐压以上的耐压。
[0047]作为动作区域稳压二极管有效利用击穿电流。通常，其构造为双击穿设计，将第一段的击穿部设计在动作区域。为此，设计为在流过该击穿电流的范围内成为固定的电压(恒定电压)。为了稳定地得到第一段的击穿电压，作为第二段的击穿电压，设计为非动作区域具有动作区域的耐压以上的耐压。
[0048]由动作区域和形成在其周边的非动作区域决定包含在稳压二极管中的pn结的结耐压。通过将动作区域的结耐压设定得比非动作区域的结耐压低，能够稳定地流过恒定电压下的击穿电流。由高浓度区域和导电型与高浓度区域相反的低浓度区域的结形成支配动作区域的特性的pn结。
[0049]在第一实施方式的半导体器件I的情况下，例如由第三半导体区域50和例如第二半导体区域40的结形成支配稳压二极管的动作区域的特性的pn结。另外，在支配动作区域的特性的第三半导体区域50的端部50e附近形成部分地形成得深的隔离环区域(例如第四半导体区域60)。第四半导体区域60作为与具有比动作区域高的耐压的非动作区域而发挥功能。通过从半导体表面的扩散而形成第二半导体区域40，在该第二半导体区域40的内部表面形成动作区域和非动作区域。
[0050]在此，在第二半导体区域40和第三半导体区域50的结耐压V23、第二半导体区域40的端部40e和第一半导体区域30的结耐压V2el、第三半导体区域50的端部50e和第四半导体区域60的结耐压V3e4、第四半导体区域60的端部60e和第二半导体区域40的结耐压V4e2之间的关系中，将结耐压Vm调整得最低。
[0051 ] 如果向阴极电极10施加比阳极电极11高的电位(逆偏压)，阴极电极10和阳极电极11之间的电压高于击穿电压，则产生所谓的雪崩击穿。根据上述的结耐压的关系，在第三半导体区域50和第二半导体区域40的结部分中优先流过电流。在此，结部分是第三半导体区域50的平面部分和第二半导体区域40的平面部分成结的区域Iav (图1)。
[0052]在本实施方式的半导体器件I (稳压二极管)中，为了得到规定的耐压，需要第三半导体区域50和第二半导体区域40的结的平衡。在半导体器件I的制造工序中，使用未加工晶圆、外延晶圆作为与第二半导体区域40相当的部分。在此，作为参考例子，说明使用未加工晶圆、外延晶圆作为第二半导体区域40的例子。
[0053]图4(a)是参考例子所涉及的半导体器件的示意性截面图、以及表示杂质浓度的图，图4(b)是第一实施方式所涉及的半导体器件的示意性截面图、以及表示杂质浓度的图。
[0054]在图4(a)、(b)中，表示沿着A-B线的截面中的杂质浓度曲线。
[0055]在图4 (a)所示的半导体器件100中，与上述半导体区域40对应的半导体区域300成为未加工晶圆基板、或n+型的外延生长层。
[0056]使用未加工晶圆基板作为半导体区域300的情况下，必须使用严格挑选了比电阻的未加工晶圆，与各规格的未加工晶圆基板对应地进行动作区域中的高浓度扩散。
[0057]通常，未加工晶圆是通过CZ法提取为晶锭后而被切割出的。但是，具有规定的恒定电压的未加工晶圆只是提取出的晶锭的一部分。因此，如果使用具有规定的恒定电压的未加工晶圆基板作为半导体区域300，则其价格变得昂贵。
[0058]另外，通过CZ法提取的晶圆有时面内的比电阻的离散大。越是大口径，则离散越大。即，无法得到规定的恒定电压，对制造成品率的提高产生限制。另外，对每个规定的恒定电压能够使用的晶圆的杂质浓度不同(参照图中的半导体区域300的箭头)，因此必须准备与每个规定的恒定电压对应的晶圆。
[0059]另一方面，在使用外延生长层作为半导体区域300的情况下，对于稳压二极管，与普通的外延晶圆的杂质浓度相比，进行高浓度的外延生长。因此，在制造装置内，有时堆积高浓度地包含杂质元素的被膜。由此，在制造其他规格的晶圆时，必须充分进行制造装置内的清洁。另外，即使使用外延生长层，也依然要严格地挑选比电阻，进而在C-V法中，质量确认的方法误差也大。即，需要独自的质量确认方法，因此外延生长层的价格也变得高昂。
[0060]与此相对，根据图4(b)所示的半导体器件1，能够事后调整杂质浓度，因此不需要严格地挑选比电阻。另外，即使有第一半导体区域30的比电阻的离散、或杂质浓度的离散、这些的面内离散，通过第二半导体区域40的后形成，能够修正这些离散，形成目标的比电阻和杂质浓度的半导体区域。
[0061]这样，根据第一实施方式，不需要对每个规定的恒定电压决定晶圆的规格，能够使用普通的未加工晶圆或外延生长层的晶圆，制造高质量并且廉价的半导体器件。例如，通过离子注入形成第二半导体区域40，由此与未加工晶圆或外延生长层的晶圆相比，能够抑制晶圆面内的杂质浓度离散。由此，能够改善制造成品率，制造耐压离散小的半导体器件。
[0062]此外，将半导体装置100的第三半导体区域50和半导体区域300的结部的杂质浓度设定得与半导体器件I的第三半导体区域50和第二半导体区域40的结部的杂质浓度大致相同。
[0063]将半导体器件I的第一半导体区域20的杂质浓度设定为半导体器件100的第三半导体区域50和第一半导体区域30的结部的杂质浓度的1/10以下，更理想的是设定为1/100左右。
[0064]这样将第一半导体区域20的杂质浓度设定得低，由此没有第一半导体区域20的杂质浓度的离散，能够通过以后进行的离子注入高精度地进行杂质浓度的调整。
[0065]以下，说明第一实施方式的变形例子。在以下所示的半导体器件中，也具有与半导体器件I相同的效果。
[0066](第二实施方式)
[0067]图5是第二实施方式所涉及的半导体器件的示意性截面图。
[0068]在半导体器件2中，在阳极电极11和第一半导体区域30以及第二半导体区域40之间设置有第三半导体区域50。g卩，第三半导体区域50的一部分从第二半导体区域40露出。
[0069]在此，第二半导体区域40和第三半导体区域50的结耐压V23、第二半导体区域40的端部40e和第三半导体区域50的结耐压V2e3、第三半导体区域50的端部50e和第一半导体区域30的结耐压V2e3之间的关系中，将结耐压V23设计为比第二结耐压V2e3和第三结耐压低。
[0070]因此，如果向阴极电极10和阳极电极11之间施加了比击穿电压大的电压，则通过雪崩击穿在第三半导体区域50和第二半导体区域40的结部分中优先地流过电流。
[0071](第三实施方式)
[0072]图6是第三实施方式所涉及的半导体器件的示意性截面图。
[0073]在半导体器件3中，第三半导体区域50的阳极电极11侧的表面50u以外的部分中的第三半导体区域50的端部50e被第四半导体区域60围住。另外，第四半导体区域60的阳极电极11侧的表面60u以外的部分被第一半导体区域30围住。
[0074]在半导体器件3中，第三半导体区域50的端部50e被第四半导体区域60围住，因此与半导体器件2相比，第三半导体区域50的端部50e的耐压变得更高。
[0075](第四实施方式)
[0076]图7是第四实施方式的半导体器件的示意性截面图。
[0077]在半导体器件4中，第四半导体区域60与第二半导体区域40和第三半导体区域50相接。第二半导体区域40被形成得比第四半导 体区域60深。第四半导体区域60被形成得比第三半导体区域50深。
[0078]在此，将第二半导体区域40和第三半导体区域50的结耐压V23设计得比第二半导体区域40的端部40e和第四半导体区域60的结耐压V24低。
[0079]因此，如果向阴极电极10和阳极电极11之间施加了比击穿电压大的电压，则通过雪崩击穿在第三半导体区域50和第二半导体区域40的结部分中优先地流过电流。
[0080](第五实施方式)
[0081]图8是第五实施方式所涉及的半导体器件的示意性截面图。
[0082]在半导体器件5中，还具备P型的第五半导体区域70。第五半导体区域70围住第四半导体区域60的阳极电极11侧的表面60u以外的部分中的第四半导体区域60的端部60e。第五半导体区域70的阳极电极11侧的表面70u以外的部分被第一半导体区域30围住。
[0083]在此，将第五半导体区域70的阳极电极11侧的表面杂质浓度设计得比第四半导体区域60的阳极电极11侧的表面杂质浓度低。由此，与半导体器件4相比，第四半导体区域60的端部60e的耐压进一步上升。
[0084](第六实施方式)
[0085]图9是第六实施方式所涉及的半导体器件的示意性截面图。
[0086]在半导体器件6中，第四半导体区域60被形成得比第二半导体区域40深。第二半导体区域40与第六半导体区域20不相接。在此，将第二半导体区域40的阳极电极11侧的表面杂质浓度设计得比第四半导体区域60的阳极电极11侧的表面杂质浓度低。这样的半导体器件6也包含在实施方式中。
[0087](第七实施方式)
[0088]图10是第七实施方式所涉及的半导体器件的示意性截面图。
[0089]在半导体器件7中，第四半导体区域60与第二半导体区域40和第三半导体区域50相接。第二半导体区域40被形成得比第四半导体区域60深。第四半导体区域60被形成得比第三半导体区域50深。但是，在半导体器件7中，第二半导体区域40和第六半导体区域20分离。第一半导体区域30位于第二半导体区域40和第六半导体区域20之间。
[0090]在此，将第二半导体区域40和第三半导体区域50的结耐压V23设计得比第二半导体区域40的端部40e和第四半导体区域60的结耐压V24低。
[0091]因此，如果向阴极电极10和阳极电极11之间施加了比击穿电压大的电压，则通过雪崩击穿在第三半导体区域50和第二半导体区域40的结部分中优先地流过电流。
[0092]此外，也将第二半导体区域40和第六半导体区域20分离的构造应用于半导体器件 I ?3、5、6。
[0093](第八实施方式)
[0094]图11 (a)和图11 (b)是第八实施方式所涉及的半导体器件的示意性截面图。
[0095]也可以为如下的构造:即在上述的多个半导体器件30、40、50、60、70中，将相邻的半导体区域设为半导体区域A、B的情况下，在半导体区域A、B中，退火处理前的扩散源重叠，通过退火处理而半导体区域A、B相互重叠(图11(a))。
[0096]另外，也可以为如下的构造:即在相邻的半导体区域A、B中，退火处理前的扩散源相互分离，通过退火处理而半导体区域A、B相互重叠(图11(b))。同时进行图11(a)、(b)所示的半导体区域A、B各自的退火。
[0097]另外，实施方式的半导体区域的材料例如是硅(Si)。绝缘膜的材料例如是硅氧化物(S1x)。此外，这些材料仅是一个例子，并不限于这些材料。
[0098]在上述实施方式中，表现为“部位A被设置在部位B上”的情况下的“上”除了部位A和部位B接触而部位A设置在部位B上的情况以外，还有在部位A与部位B不接触而部位A设置在部位B的上方的情况的含义下使用的情况。另外，“部位A设置在部位B上”有时也应用于反转部位A和部位B而部位A位于部位B下的情况、部位A和部位B并排的情况。这是因为即使反转实施方式的半导体器件，半导体器件的构造在旋转前后也不变化。
[0099]以上，参照具体例子说明了实施方式。但是，实施方式并不限于这些具体例子。即，本技术领域的技术人员对这些具体例子适当地施加了设计变更所得的例子只要也具备实施方式的特征，就包含在实施方式的范围内。上述各具体例子所具备的各要素及其配置、材料、条件、形状、大小等应该不限于示例的情况，能够适当进行变更。
[0100]另外，上述各实施方式所具备的各要素只要技术上可能就能够使其组合在一起，即使组合它们，只要包含实施方式的特征就包含在实施方式的范围内。除此以外，应该了解到在实施方式的思想范畴内，只要是本技术领域的技术人员，就能够想到各种变更例子和修正例子，这些变更例子和修正例子也属于实施方式的范围。
[0101]说明了本发明的若干个实施方式，但作为例子而提示了这些实施方式，并不是要限定发明的范围。能够以其他各种形式实施这些新的实施方式，在不脱离发明的主要内容的范围内能够进行各种省略、置换、变更。这些实施方式、其变形包含在发明的范围、主要内容中，并且包含在权利要求所记载的发明及其等价的范围内。
【主权项】
1.一种半导体器件，其特征在于包括: 阴极电极； 阳极电极； 第一导电型的第一半导体区域，设置在上述阴极电极的上侧、上述阳极电极的下侧；第一导电型的第二半导体区域，设置在上述阳极电极和上述阴极电极之间，第一导电型的杂质浓度比上述第一半导体区域的杂质浓度高，被上述第一半导体区域围住； 第二导电型的第三半导体区域，设置在上述阳极电极和上述第二半导体区域之间，被上述第二半导体区域围住上述阳极电极侧的表面以外的部分；以及 第四半导体区域，设置在上述第三半导体区域和第二半导体区域之间，围住上述第三半导体区域的端部。2.—种半导体器件，其特征在于包括: 阴极电极； 阳极电极； 第一导电型的第一半导体区域，设置在上述阴极电极的上侧、上述阳极电极的下侧；第一导电型的第二半导体区域，设置在上述阳极电极和上述阴极电极之间，第一导电型的杂质浓度比上述第一半导体区域的杂质浓度高，被上述第一半导体区域围住；以及第二导电型的第三半导体区域，设置在上述阳极电极和上述第一半导体区域以及上述第二半导体区域之间， 在上述第二半导体区域和上述第三半导体区域的第一结耐压、上述第二半导体区域的端部和上述第三半导体区域的第二结耐压、上述第三半导体区域的端部和上述第一半导体区域的第三结耐压中，上述第一结耐压比上述第二结耐压和上述第三结耐压低。3.根据权利要求2所述的半导体器件，其特征在于还包括: 第二导电型的第四半导体区域，围住上述第三半导体区域的端部，被上述第一半导体区域围住上述阳极电极侧的表面以外的部分。4.根据权利要求3所述的半导体器件，其特征在于:上述第四半导体区域与上述第二半导体区域和上述第三半导体区域相接，上述第二半导体区域被形成得比上述第四半导体区域深，将上述第四半导体区域形成得比上述第三半导体区域深。5.根据权利要求3所述的半导体器件，其特征在于:上述第二半导体区域和上述第三半导体区域的第一结耐压比上述第二半导体区域的上述端部和上述第四半导体区域的第四结耐压低。6.根据权利要求3所述的半导体器件，其特征在于还包括: 第二导电型的第五半导体区域，围住上述第四半导体区域的端部，被上述第一半导体区域围住上述阳极电极侧的表面以外的部分， 上述第五半导体区域的上述阳极电极侧的表面杂质浓度比上述第四半导体区域的上述阳极电极侧的表面杂质浓度低。7.根据权利要求1所述的半导体器件，其特征在于还包括: 第一导电型的第六半导体区域，设置在上述第一半导体区域以及上述第二半导体区域与上述阴极电极之间， 上述第二半导体区域与上述第六半导体区域相接。8.根据权利要求1所述的半导体器件，其特征在于还包括: 第一导电型的第六半导体区域，设置在上述第一半导体区域以及上述第二半导体区域与上述阴极电极之间， 上述第二半导体区域与上述第六半导体区域分离。9.根据权利要求3所述的半导体器件，其特征在于:上述第四半导体区域被形成得比上述第二半导体区域深。
【专利摘要】根据一个实施方式，半导体器件具备：阴极电极；阳极电极；第一导电型的第一半导体区域，设置在阴极电极的上侧、阳极电极的下侧；第一导电型的第二半导体区域，设置在阳极电极和阴极电极之间，第一导电型的杂质浓度比第一半导体区域的杂质浓度高，被第一半导体区域围住；第二导电型的第三半导体区域，设置在阳极电极和第二半导体区域之间，被第二半导体区域围住阳极电极侧的表面以外的部分；以及第四半导体区域，设置在第三半导体区域和第二半导体区域之间，围住第三半导体区域的端部。
【IPC分类】H01L29/861
【公开号】CN104900715
【申请号】CN201410413496
【发明人】杉田尚正
【申请人】株式会社东芝
【公开日】2015年9月9日
【申请日】2014年8月21日
【公告号】US20150255536
最新回复(0)