一种iii-v族半导体单晶衬底孔洞消除之后的表面结构及其制备方法
一种iii-v族半导体单晶衬底孔洞消除之后的表面结构及其制备方法
【技术领域】
[0001] 本发明设及半导体材料领域，尤其设及半导体材料消除表面孔洞之后的表面结构 及其制备方法。
【背景技术】
[0002] WGaN为代表的III-V族化合物半导体材料是重要的直接带隙的宽禁带半导体材 料，被誉为第=代半导体材料。和第一代、第二代半导体材料相比，第=代半导体材料具有 禁带宽度大，电子饱和漂移速度高，击穿电压高，热导率高，抗福射能力强等特点，因而在发 光器件、高速器件、高温器件、高频器件、大功率器件等方面得到越来越广泛的应用。
[0003] 但是III-V半导体材料在生长过程中，由于各个晶面的生长速度存在较大的差 异，垂直于晶面的生长速度（纵向生长速度）一般大于其他方向的生长速度，特别是水平方 向的生长速度，在该种生长模式的诱导下，在半导体材料生长过程中，容易形成孔洞结构。 WGaN单晶衬底的制备为例，通常采用HV阳方法沿着GaN材料的C面进行生长。在生长过 程中，由于C面（即（0001)面）的生长速度远大于其他面的生长速度，由于各个晶面生长 之间的竞争，生长速率快的晶面表面积逐渐减小，生长速率慢的晶面逐渐显现，该样就会在 表面逐渐形成孔洞结构。对于GaN材料而言，该孔洞结构的侧面一般为特定的{1101}晶面， 其表面和界面的照片如图3所示。
[0004] 一旦III-V半导体单晶衬底的表面存在了上述的孔洞结构，它将会对后续的外延 材料生长和器件制备带来极大的影响。首先，孔洞结构的裸露晶面与单晶衬底的表面存在 显著区别，在孔洞的裸露晶面上生长的外延材料和器件，与单晶衬底上生长的外延材料和 器件结构存在较大的区别，不能制备出满足设计需要的器件，属于无效区域；其次，孔洞结 构存在一定的深度，且其边界是不同晶面的连接处，该不仅会导致输入源在孔洞周围形成 较大的扰动，也会严重影响原子在孔洞周围的迁移能力，会严重影响孔洞周围外延材料的 组分、应力甚至是缺陷密度等性能指标，进一步扩大了孔洞的影响范围（能够影响到孔洞 周围0.5mm到1mm的范围），造成了器件制备良率的下降。最后，由于孔洞存在一定的深度， 在后续的器件加工工程中，由于设及到光刻、刻蚀等工艺，孔洞也会对该些工艺造成很大的 影响。例如，光刻胶一般采用旋转的方式，利用离屯、力形成均匀的分布。孔洞将会影响其周 围的光刻胶厚度，对后续光刻造成影响。孔洞的存在，将进一步降低器件工艺制备的良率。
[0005] 因此，本发明针对III-V半导体单晶衬底表面孔洞该一难题，提出了一种III-V族 半导体单晶衬底孔洞消除之后的表面结构及其制备方法。
【发明内容】
[0006] 为了解决上述技术问题，本发明提供一种III-V族半导体单晶衬底孔洞消除之后 的表面结构，上述表面结构的特征为；在原有孔洞的上方，形成了光滑的表面，但在之前的 孔洞位置仍会保留封闭图形结构，所述封闭图形结构存在封闭的边界，所述边界W内和W 外的材料相同，但是发光性质存在显著区别，且所述边界附近的光学反射率与边界w外的 区域的光学反射率也存在显著区别。
[0007] 在本发明的一个优选实施方式中，所述封闭图形结构的边界为圆形或者由各种倾 斜晶面与表面的相交线组成的形状。
[000引本发明还提供消除III-V族半导体表面孔洞的方法，即上述表面结构的制备方 法，通过对带有孔洞的衬底进行一系列工艺处理，使孔洞内部没有异质材料，而孔洞外面的 半导体表面上覆盖一层异质材料，利用半导体在异质材料上生长时形核功比较大的特点， 实现在外延生长工艺中暂停C面的生长，加快{liol}晶面的生长，最终得到无孔洞的III-V 族半导体衬底，消除了半导体材料表面的孔洞，形成了表面平整、但保留晕状结构的III-V族半导体衬底。
[0009] 上述方法的主要步骤包括：
[0010] 将清洗后的半导体衬底放入锻膜设备中蒸锻一层异质材料；
[0011] 将锻膜后的材料进行湿法刻蚀，W去除孔洞内部的异质材料并保留表面的异质材 料；
[0012] 将去除孔洞内部异质材料的半导体放入生长设备进行再生长；
[0013] 将生长后的半导体衬底进行研磨抛光。
[0014] 在本发明的一个优选实施方式中，所述III-V族半导体材料是由HI族元素B、A1、 Ga、In、T1和V族元素N、P、As、Sb、Bi形成的二元、S元及多元的化合物。
[0015] 在本发明的一个优选实施方式中，蒸锻的异质材料与衬底材料不同，并且III-V 族半导体在该材料上生长时具有较大的形核功，该材料包括但不限于Si化、SiN等材料。
[0016] 在本发明的一个优选实施方式中，蒸锻所用的锻膜设备包括PECVD(等离子体增 强化学气相沉积法）、ICPCVD(感应禪合等离子体化学气相沉积）、光学锻膜机、ALD(原子层 沉积）、磁控瓣射、电子束蒸发等各种锻膜设备。
[0017] 在本发明的一个优选实施方式中，所述湿法刻蚀对异质材料的刻蚀速率在1A/ min~lum/min之间。
[001引在本发明的一个优选实施方式中，所述湿法刻蚀的刻蚀液与异质材料及孔洞具有 较好的浸润性，能够快速覆盖整个孔洞内部。
[0019] 在本发明的一个优选实施方式中，为了提高刻蚀液与孔洞之间的浸润性，在湿法 刻蚀之前增加一个步骤，将半导体衬底放入与刻蚀液能够混溶并且不会刻蚀异质材料的 溶剂中浸泡，并提高溶剂温度，使孔洞中的气泡能够排出，从而使溶剂能够覆盖整个孔洞内 部。
[0020] 在本发明的一个优选实施方式中，所述生长设备包括MOCVD(金属有机物气象外 延）、HVPE(氨化物气相外延）或者MBE(分子束外延）等III-V族半导体材料生长使用的 设备。
[0021] 在本发明的一个优选实施方式中，将去除孔洞内部异质材料的半导体放入生长设 备进行再生长，其再生长速率为Inm/min~lOum/min之间。
[0022] 在本发明的一个优选实施方式中，将去除孔洞内部异质材料的半导体放入生长设 备进行再生长，其生长温度在600°C~1200°C之间。
[0023] 在本发明的一个优选实施方式中，上述消除III-V族半导体表面孔洞的方法，包 括如下步骤；将清洗后的半导体衬底放入锻膜设备中蒸锻一层异质材料；将锻膜后的材 料进行湿法刻蚀，W去除孔洞内部的异质材料并保留表面的异质材料；将去除孔洞内部异 质材料的半导体放入生长设备进行再生长；生长结束并且孔洞内部被填充满后，将生长后 的衬底进行CMP(化学机械抛光）；将抛光后的衬底进行再生长；将再生长后的衬底进行 CMP(化学机械抛光），去掉底部含有孔洞填充层的部分。
[0024] 与现有技术相比，本发明的优点在于，借助于半导体工业常用的锻膜工艺和湿法 刻蚀工艺，利用半导体材料在不同材料上的形核功的不同，消除了半导体材料表面的孔洞， 在孔洞之内生长的III-V族半导体材料，尽管其材料与其他区域的相同，但是由于是在孔 洞内部的倾斜晶面上开始生长并合并，其生长模式存在显著的差别。一般来说，沿着倾斜晶 面生长的III-V族半导体材料，相关的背底杂质更容易渗杂进入晶格，从而导致其背底载 流子浓度偏高，进而影响了孔洞内部III-V族半导体材料的发光特性，与平面生长的III-V 族半导体材料存在显著差别，因此，采用该种方法得到的表面结构可W保留晕状结构的 III-V族半导体单晶衬底。具有该种表面结构的III-V族半导体单晶衬底表面平整，不会在 后续材料外延过程中会引起孔洞周围的气体运动产生扰动，有利于后续器件制备良率的提 升，且该方法简单易行，适合于规模化生产。
【附图说明】
[0025] 图1是第一【具体实施方式】的实施步骤示意图；
[0026] 图2是第二【具体实施方式】的实施步骤示意图；
[0027] 图3是第=【具体实施方式】的实施步骤示意图；
[002引图4是本发明所述一种消除III-V族半导体表面孔洞的方法中孔洞的表面光学显 微镜图像和截面扫描电镜图像；
[0029] 图5是本发明所述一种消除III-V族半导体表面孔洞的方法中孔洞的工艺流程 图；
[0030] 其中（a)代表带有孔洞的截面示意图，化）代表蒸锻完异质材料后的截面示意图， (C)代表孔洞内部进行刻蚀之后的截面示意图，（d)代表生长后的截面示意图，（e)代表 CMP(化学机械抛光）之后的截面示意图。
[003U图6是孔洞采用本发明所述步骤进行生长一段时间后的截面沈M(扫描电子显微 镜）的照片；
[003引图7是孔洞采用本发明所述步骤进行生长一段时间后的表面沈M(扫描电子显微 镜）的照片；
[003引图8是第一【具体实施方式】的晕状结构的沈M和化图；
[0034] 图9是第一【具体实施方式】的晕状结构的光学显微镜图片（反射模式）；
[0035] 图10是带有穿孔的半导体截面示意图。
【具体实施方式】
[0036] 下面通过实施例对本发明的内容作进一步的详细说明，但并不因此而限制本发 明。
[0037] 第一【具体实施方式】
[003引一种消除III-V族半导体表面孔洞的方法，包括：步骤SIO,将清洗后的半导体衬 底放入锻膜设备中蒸锻一层异质材料，步骤S11，将锻膜后的材料放入刻蚀液进行湿法刻 蚀，W去除孔洞内部的异质材料并保留表面的异质材料，步骤S12,将去除孔洞内部异质材 料的半导体放入生长设备进行再生长，步骤S13,将生长后的半导体衬底进行研磨。
[0039]在第一【具体实施方式】中，所述III-V族半导体材料为氮化嫁（GaN)，所述异质材料 为 Si〇2。
[0040] 上述步骤S10中，将清洗后的半导体衬底放入锻膜设备中蒸锻一层异质材料，所 述锻膜设备为PECVD(等离子体增强化学气相沉积法）设备，锻膜温度为350度，锻膜厚度 为2ym。所述异质材料为Si化。
[0041] 上述步骤S11中，将锻膜后的材料放入刻蚀液进行湿法刻蚀，由于锻膜材料在表 面的厚度大于孔洞内部的厚度，所W可W去除孔洞内部的异质材料并保留表面的异质材 料。所述刻蚀液为B0E溶液（缓冲氧化刻蚀剂），B0E溶液的配比为7:1，腐蚀时间为90s。 在腐蚀之前先把半导体衬底放入去离子水中加热浸泡，去除孔洞内部的气泡。然后将B0E 溶液按比例注入去离子水中。
[0042] 作为可选的技术方案，为了去除孔洞内部的气泡，也可W采用将半导体衬底放入 装有去离子水的容器中，将容器放入密闭腔内进行抽真空，利用压力差将孔洞内部的气泡 去除。
[0043] 在步骤S12中，将去除孔洞内部异质材料的半导体放入生长设备进行再生长。所 述半导体设备为HVPE(氨化物气相外延）设备。生长温度为1040°，压力为latm，生长时 间为化。本步骤的优点在于，由于孔洞内部的Si化已经刻蚀掉，只有表面保留有均匀覆盖 的Si化，因此生长过程中，孔洞内部相当于同质生长，形核功为0.但半导体表面被异质材料 覆盖，形核功较大。因此生长结束后半导体将主要在孔洞内部生长，而不会在半导体表面生 长。
[0044] 在步骤S13中，将生长后的半导体衬底进行研磨。所用的研磨设备就是半导体工 业常用的研磨设备。
[0045]W上【具体实施方式】所提供的技术方案借助于半导体工业常用的锻膜工艺和湿法 刻蚀工艺，利用半导体材料在不同材料上的形核功的不同，抑制半导体表面的生长，促进孔 洞内部的生长，消除了半导体材料表面的孔洞。该方法简单易行，适合于规模化生产。
[0046] 其中，图1所示是第一【具体实施方式】所述方法的实施步骤示意图。图4所示是孔 洞的表面光学显微镜图像和横截面扫描电子显微镜图像。孔洞一般为六角锥或12角锥，它 的斜面一般为山01!晶面，！而1|晶面与{0001}晶面的夹角为61.96°。孔洞的尺寸根据样 品厚度的不同会有较大的差异，一般从lOOnm~1mm都有。随着生长的进行，样品厚度越来 越厚，孔洞的深度也越来越深，孔洞底部源的供给越来越受到限制，该使得通过生长消除孔 洞变成了不可能。图5所示是本发明所述一种消除III-V族半导体表面孔洞的方法的工艺 流程示意图，主要包括W下几个步骤：
[0047] (a)代表带有半导体单晶衬底上的孔洞的示意图。
[0048] 化）代表蒸锻完异质材料后的示意图。从图中可W看到，锻膜后膜层厚度的分布是 不均匀的，孔洞内部由于源的供给受到限制，因此其厚度要远小于样品表面的膜层厚度。
[0049] (C)代表孔洞内部进行刻蚀之后的示意图。经过刻蚀，孔洞内部的异质材料被刻蚀 干净，但表面还保留着完全覆盖样品表面的异质材料。
[0050] (d)代表生长后的示意图。再生长过程中，孔洞内部相当于同质生长，形核功为0， 但半导体表面被异质材料覆盖，形核功较大，因此生长结束后半导体将主要在孔洞内部生 长，而不会在半导体表面生长。
[0化1] (e)代表CMP(化学机械抛光）之后的示意图。经过CMP，去掉表面凸起，晶片就变 成了没有孔洞缺陷的衬底。
[0化引从图8可W看出，（a)晕状结构的沈M(扫描电子显微镜）图片的表面是非常光滑 的，无明显表面结构；化）晕状结构的化（阴极巧光）图的晕状结构的内部发光与外部发光 存在明显区别，明显存在一个发亮的边界区域。
[0053] 从图9可W看出，在反射模式下能够观察到明显的晕状结构，说明该区域的反射 率与其他区域存在明显的区别；
[0化4]第二种【具体实施方式】
[0化5] -种消除III-V族半导体表面孔洞的方法，包括：步骤S20,将清洗后的半导体衬 底放入锻膜设备中蒸锻一层异质材料，步骤S21，向锻膜后的材料的孔洞内部注入刻蚀液，W去除孔洞内部的异质材料并保留表面的异质材料，步骤S22,将去除孔洞内部异质材料的 半导体放入生长设备进行再生长，步骤S23,将生长后的半导体衬底进行研磨。
[0化6] 图2所示是本【具体实施方式】所述方法的实施步骤示意图。图5所述的工艺流程图 也适用于第二种【具体实施方式】。
[0化7] 上述方法与第一【具体实施方式】类似，都是借助于半导体工业常用的锻膜工艺和湿 法刻蚀工艺，利用半导体材料在不同材料上的形核功的不同，抑制半导体表面的生长，促进 孔洞内部的生长，消除了半导体材料表面的孔洞。而与前一【具体实施方式】不同的是，本具 体实施方式采用微注射器将腐蚀液直接定点注入孔洞内部，该种实施方式仅仅腐蚀孔洞内 部，对表面的Si化没有影响，因此对腐蚀时间，腐蚀液浓度的要求不高，放宽了工艺条件。 [0化引第=种【具体实施方式】
[0化9] 一种消除III-V族半导体表面孔洞的方法，包括：步骤S30,将清洗后的半导体衬 底放入锻膜设备中蒸锻一层异质材料，步骤S31，向锻膜后的材料的穿孔内部注入刻蚀液，W去除穿孔内部的异质材料并保留表面的异质材料，步骤S32,将去除穿孔内部异质材料的 半导体放入生长设备进行再生长，步骤S33,将生长后的半导体衬底进行研磨。
[0060] 图3所示是本【具体实施方式】所述方法的实施步骤示意图。图10为带有穿孔的半 导体衬底表面示意图。
[0061] 上述方法与第一【具体实施方式】类似，都是借助于半导体工业常用的锻膜工艺和湿 法刻蚀工艺，利用半导体材料在不同材料上的形核功的不同，抑制半导体表面的生长，促进 孔洞内部的生长，消除了半导体材料表面的孔洞。而与前一【具体实施方式】不同的是，本具体 实施方式的半导体单晶衬底上存在穿孔，并按照上述类似的方式消除孔洞。
[0062] W上实施例显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业 的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是 说明本发明的原理，而不是W任何方式限制本发明的范围，在不脱离本发明范围的前提下， 本发明还会有各种变化和改进，该些变化和改进都落入要求保护的范围内。
【主权项】
1. 一种III-V族半导体单晶衬底孔洞消除之后的表面结构，上述表面结构的特征为： 在原有孔洞的上方，形成了光滑的表面，但在之前的孔洞位置仍会保留封闭图形结构，所述 封闭图形结构存在封闭的边界，所述边界以内和以外的材料相同，但是发光性质存在显著 区别，且所述边界附近的光学反射率与边界以外的区域的光学反射率也存在显著区别。2. 根据权利要求1所述的表面结构，其特征在于，所述封闭图形结构的边界为圆形或 者由各种倾斜晶面与表面的相交线组成的形状。3. 根据权利要求1或2所述的表面结构的制备方法，其特征在于，采用下列步骤消除 III-V族半导体表面孔洞： 将清洗后的半导体衬底放入镀膜设备中蒸镀一层异质材料； 将镀膜后的材料进行湿法刻蚀，以去除孔洞内部的异质材料并保留表面的异质材料； 将去除孔洞内部异质材料的半导体放入生长设备进行再生长； 将生长后的半导体衬底进行研磨抛光。4. 根据权利要求3所述的制备方法，其特征在于，所述III-V族半导体是由III族元 素B、Al、Ga、In、Tl和V族元素N、P、As、Sb、Bi形成的二元、三元及多元的化合物，蒸镀的 异质材料与衬底材料不同，并且III-V族半导体在该材料上生长时具有较大的形核功，该 异质材料包括但不限于Si02、SiN。5. 根据权利要求3所述的制备方法，其特征在于，蒸镀所用的镀膜设备包括PECVD(等 离子体增强化学气相沉积法）、ICPCVD(感应耦合等离子体化学气相沉积）、光学镀膜机、 ALD(原子层沉积）、磁控溅射、电子束蒸发中的一种。6. 根据权利要求3所述的制备方法，其特征在于，所述湿法刻蚀对异质材料的刻蚀速 率在lA/min~lum/min之间，所述湿法刻蚀的刻蚀液与异质材料及孔洞具有较好的浸润 性，能够快速覆盖整个孔洞内部。7. 根据权利要求3所述的制备方法，其特征在于，为了提高刻蚀液与孔洞之间的浸润 性，在湿法刻蚀之前增加一个步骤，将半导体衬底放入与刻蚀液能够混溶并且不会刻蚀异 质材料的溶剂中浸泡，并提高溶剂温度，使孔洞中的气泡能够排出，从而使溶剂能够覆盖整 个孔洞内部。8. 根据权利要求3所述的制备方法，其特征在于，所述生长设备包括MOCVD(金属有机 物气象外延）、HVPE(氢化物气相外延）或者MBE(分子束外延）。9. 根据权利要求3所述的制备方法，其特征在于，将去除孔洞内部异质材料的半导 体放入生长设备进行再生长，其再生长速率为lnm/min~10um/min之间，其生长温度在 600°C~1200°C之间。
【专利摘要】本发明涉及了一种III-V族半导体单晶衬底孔洞消除之后的表面结构及其制备方法，利用半导体材料在不同材料上的形核功不同，借助于简单的镀膜工艺和湿法刻蚀工艺，消除了半导体材料表面的孔洞，形成了表面平整、但保留晕状结构的III-V族半导体单晶衬底。得到的表面结构平整，不会在后续材料外延过程中会引起孔洞周围的气体运动产生扰动，有利于后续器件制备良率的提升，且该方法简单易行，适合于规模化生产。
【IPC分类】H01L21/205, H01L33/00, H01L33/18, H01L33/32
【公开号】CN104900779
【申请号】CN201510353377
【发明人】张育民, 王建峰, 徐科
【申请人】苏州纳维科技有限公司
【公开日】2015年9月9日
【申请日】2015年6月25日
【技术领域】
[0001] 本发明设及半导体材料领域，尤其设及半导体材料消除表面孔洞之后的表面结构 及其制备方法。
【背景技术】
[0002] WGaN为代表的III-V族化合物半导体材料是重要的直接带隙的宽禁带半导体材 料，被誉为第=代半导体材料。和第一代、第二代半导体材料相比，第=代半导体材料具有 禁带宽度大，电子饱和漂移速度高，击穿电压高，热导率高，抗福射能力强等特点，因而在发 光器件、高速器件、高温器件、高频器件、大功率器件等方面得到越来越广泛的应用。
[0003] 但是III-V半导体材料在生长过程中，由于各个晶面的生长速度存在较大的差 异，垂直于晶面的生长速度（纵向生长速度）一般大于其他方向的生长速度，特别是水平方 向的生长速度，在该种生长模式的诱导下，在半导体材料生长过程中，容易形成孔洞结构。 WGaN单晶衬底的制备为例，通常采用HV阳方法沿着GaN材料的C面进行生长。在生长过 程中，由于C面（即（0001)面）的生长速度远大于其他面的生长速度，由于各个晶面生长 之间的竞争，生长速率快的晶面表面积逐渐减小，生长速率慢的晶面逐渐显现，该样就会在 表面逐渐形成孔洞结构。对于GaN材料而言，该孔洞结构的侧面一般为特定的{1101}晶面， 其表面和界面的照片如图3所示。
[0004] 一旦III-V半导体单晶衬底的表面存在了上述的孔洞结构，它将会对后续的外延 材料生长和器件制备带来极大的影响。首先，孔洞结构的裸露晶面与单晶衬底的表面存在 显著区别，在孔洞的裸露晶面上生长的外延材料和器件，与单晶衬底上生长的外延材料和 器件结构存在较大的区别，不能制备出满足设计需要的器件，属于无效区域；其次，孔洞结 构存在一定的深度，且其边界是不同晶面的连接处，该不仅会导致输入源在孔洞周围形成 较大的扰动，也会严重影响原子在孔洞周围的迁移能力，会严重影响孔洞周围外延材料的 组分、应力甚至是缺陷密度等性能指标，进一步扩大了孔洞的影响范围（能够影响到孔洞 周围0.5mm到1mm的范围），造成了器件制备良率的下降。最后，由于孔洞存在一定的深度， 在后续的器件加工工程中，由于设及到光刻、刻蚀等工艺，孔洞也会对该些工艺造成很大的 影响。例如，光刻胶一般采用旋转的方式，利用离屯、力形成均匀的分布。孔洞将会影响其周 围的光刻胶厚度，对后续光刻造成影响。孔洞的存在，将进一步降低器件工艺制备的良率。
[0005] 因此，本发明针对III-V半导体单晶衬底表面孔洞该一难题，提出了一种III-V族 半导体单晶衬底孔洞消除之后的表面结构及其制备方法。
【发明内容】
[0006] 为了解决上述技术问题，本发明提供一种III-V族半导体单晶衬底孔洞消除之后 的表面结构，上述表面结构的特征为；在原有孔洞的上方，形成了光滑的表面，但在之前的 孔洞位置仍会保留封闭图形结构，所述封闭图形结构存在封闭的边界，所述边界W内和W 外的材料相同，但是发光性质存在显著区别，且所述边界附近的光学反射率与边界w外的 区域的光学反射率也存在显著区别。
[0007] 在本发明的一个优选实施方式中，所述封闭图形结构的边界为圆形或者由各种倾 斜晶面与表面的相交线组成的形状。
[000引本发明还提供消除III-V族半导体表面孔洞的方法，即上述表面结构的制备方 法，通过对带有孔洞的衬底进行一系列工艺处理，使孔洞内部没有异质材料，而孔洞外面的 半导体表面上覆盖一层异质材料，利用半导体在异质材料上生长时形核功比较大的特点， 实现在外延生长工艺中暂停C面的生长，加快{liol}晶面的生长，最终得到无孔洞的III-V 族半导体衬底，消除了半导体材料表面的孔洞，形成了表面平整、但保留晕状结构的III-V族半导体衬底。
[0009] 上述方法的主要步骤包括：
[0010] 将清洗后的半导体衬底放入锻膜设备中蒸锻一层异质材料；
[0011] 将锻膜后的材料进行湿法刻蚀，W去除孔洞内部的异质材料并保留表面的异质材 料；
[0012] 将去除孔洞内部异质材料的半导体放入生长设备进行再生长；
[0013] 将生长后的半导体衬底进行研磨抛光。
[0014] 在本发明的一个优选实施方式中，所述III-V族半导体材料是由HI族元素B、A1、 Ga、In、T1和V族元素N、P、As、Sb、Bi形成的二元、S元及多元的化合物。
[0015] 在本发明的一个优选实施方式中，蒸锻的异质材料与衬底材料不同，并且III-V 族半导体在该材料上生长时具有较大的形核功，该材料包括但不限于Si化、SiN等材料。
[0016] 在本发明的一个优选实施方式中，蒸锻所用的锻膜设备包括PECVD(等离子体增 强化学气相沉积法）、ICPCVD(感应禪合等离子体化学气相沉积）、光学锻膜机、ALD(原子层 沉积）、磁控瓣射、电子束蒸发等各种锻膜设备。
[0017] 在本发明的一个优选实施方式中，所述湿法刻蚀对异质材料的刻蚀速率在1A/ min~lum/min之间。
[001引在本发明的一个优选实施方式中，所述湿法刻蚀的刻蚀液与异质材料及孔洞具有 较好的浸润性，能够快速覆盖整个孔洞内部。
[0019] 在本发明的一个优选实施方式中，为了提高刻蚀液与孔洞之间的浸润性，在湿法 刻蚀之前增加一个步骤，将半导体衬底放入与刻蚀液能够混溶并且不会刻蚀异质材料的 溶剂中浸泡，并提高溶剂温度，使孔洞中的气泡能够排出，从而使溶剂能够覆盖整个孔洞内 部。
[0020] 在本发明的一个优选实施方式中，所述生长设备包括MOCVD(金属有机物气象外 延）、HVPE(氨化物气相外延）或者MBE(分子束外延）等III-V族半导体材料生长使用的 设备。
[0021] 在本发明的一个优选实施方式中，将去除孔洞内部异质材料的半导体放入生长设 备进行再生长，其再生长速率为Inm/min~lOum/min之间。
[0022] 在本发明的一个优选实施方式中，将去除孔洞内部异质材料的半导体放入生长设 备进行再生长，其生长温度在600°C~1200°C之间。
[0023] 在本发明的一个优选实施方式中，上述消除III-V族半导体表面孔洞的方法，包 括如下步骤；将清洗后的半导体衬底放入锻膜设备中蒸锻一层异质材料；将锻膜后的材 料进行湿法刻蚀，W去除孔洞内部的异质材料并保留表面的异质材料；将去除孔洞内部异 质材料的半导体放入生长设备进行再生长；生长结束并且孔洞内部被填充满后，将生长后 的衬底进行CMP(化学机械抛光）；将抛光后的衬底进行再生长；将再生长后的衬底进行 CMP(化学机械抛光），去掉底部含有孔洞填充层的部分。
[0024] 与现有技术相比，本发明的优点在于，借助于半导体工业常用的锻膜工艺和湿法 刻蚀工艺，利用半导体材料在不同材料上的形核功的不同，消除了半导体材料表面的孔洞， 在孔洞之内生长的III-V族半导体材料，尽管其材料与其他区域的相同，但是由于是在孔 洞内部的倾斜晶面上开始生长并合并，其生长模式存在显著的差别。一般来说，沿着倾斜晶 面生长的III-V族半导体材料，相关的背底杂质更容易渗杂进入晶格，从而导致其背底载 流子浓度偏高，进而影响了孔洞内部III-V族半导体材料的发光特性，与平面生长的III-V 族半导体材料存在显著差别，因此，采用该种方法得到的表面结构可W保留晕状结构的 III-V族半导体单晶衬底。具有该种表面结构的III-V族半导体单晶衬底表面平整，不会在 后续材料外延过程中会引起孔洞周围的气体运动产生扰动，有利于后续器件制备良率的提 升，且该方法简单易行，适合于规模化生产。
【附图说明】
[0025] 图1是第一【具体实施方式】的实施步骤示意图；
[0026] 图2是第二【具体实施方式】的实施步骤示意图；
[0027] 图3是第=【具体实施方式】的实施步骤示意图；
[002引图4是本发明所述一种消除III-V族半导体表面孔洞的方法中孔洞的表面光学显 微镜图像和截面扫描电镜图像；
[0029] 图5是本发明所述一种消除III-V族半导体表面孔洞的方法中孔洞的工艺流程 图；
[0030] 其中（a)代表带有孔洞的截面示意图，化）代表蒸锻完异质材料后的截面示意图， (C)代表孔洞内部进行刻蚀之后的截面示意图，（d)代表生长后的截面示意图，（e)代表 CMP(化学机械抛光）之后的截面示意图。
[003U图6是孔洞采用本发明所述步骤进行生长一段时间后的截面沈M(扫描电子显微 镜）的照片；
[003引图7是孔洞采用本发明所述步骤进行生长一段时间后的表面沈M(扫描电子显微 镜）的照片；
[003引图8是第一【具体实施方式】的晕状结构的沈M和化图；
[0034] 图9是第一【具体实施方式】的晕状结构的光学显微镜图片（反射模式）；
[0035] 图10是带有穿孔的半导体截面示意图。
【具体实施方式】
[0036] 下面通过实施例对本发明的内容作进一步的详细说明，但并不因此而限制本发 明。
[0037] 第一【具体实施方式】
[003引一种消除III-V族半导体表面孔洞的方法，包括：步骤SIO,将清洗后的半导体衬 底放入锻膜设备中蒸锻一层异质材料，步骤S11，将锻膜后的材料放入刻蚀液进行湿法刻 蚀，W去除孔洞内部的异质材料并保留表面的异质材料，步骤S12,将去除孔洞内部异质材 料的半导体放入生长设备进行再生长，步骤S13,将生长后的半导体衬底进行研磨。
[0039]在第一【具体实施方式】中，所述III-V族半导体材料为氮化嫁（GaN)，所述异质材料 为 Si〇2。
[0040] 上述步骤S10中，将清洗后的半导体衬底放入锻膜设备中蒸锻一层异质材料，所 述锻膜设备为PECVD(等离子体增强化学气相沉积法）设备，锻膜温度为350度，锻膜厚度 为2ym。所述异质材料为Si化。
[0041] 上述步骤S11中，将锻膜后的材料放入刻蚀液进行湿法刻蚀，由于锻膜材料在表 面的厚度大于孔洞内部的厚度，所W可W去除孔洞内部的异质材料并保留表面的异质材 料。所述刻蚀液为B0E溶液（缓冲氧化刻蚀剂），B0E溶液的配比为7:1，腐蚀时间为90s。 在腐蚀之前先把半导体衬底放入去离子水中加热浸泡，去除孔洞内部的气泡。然后将B0E 溶液按比例注入去离子水中。
[0042] 作为可选的技术方案，为了去除孔洞内部的气泡，也可W采用将半导体衬底放入 装有去离子水的容器中，将容器放入密闭腔内进行抽真空，利用压力差将孔洞内部的气泡 去除。
[0043] 在步骤S12中，将去除孔洞内部异质材料的半导体放入生长设备进行再生长。所 述半导体设备为HVPE(氨化物气相外延）设备。生长温度为1040°，压力为latm，生长时 间为化。本步骤的优点在于，由于孔洞内部的Si化已经刻蚀掉，只有表面保留有均匀覆盖 的Si化，因此生长过程中，孔洞内部相当于同质生长，形核功为0.但半导体表面被异质材料 覆盖，形核功较大。因此生长结束后半导体将主要在孔洞内部生长，而不会在半导体表面生 长。
[0044] 在步骤S13中，将生长后的半导体衬底进行研磨。所用的研磨设备就是半导体工 业常用的研磨设备。
[0045]W上【具体实施方式】所提供的技术方案借助于半导体工业常用的锻膜工艺和湿法 刻蚀工艺，利用半导体材料在不同材料上的形核功的不同，抑制半导体表面的生长，促进孔 洞内部的生长，消除了半导体材料表面的孔洞。该方法简单易行，适合于规模化生产。
[0046] 其中，图1所示是第一【具体实施方式】所述方法的实施步骤示意图。图4所示是孔 洞的表面光学显微镜图像和横截面扫描电子显微镜图像。孔洞一般为六角锥或12角锥，它 的斜面一般为山01!晶面，！而1|晶面与{0001}晶面的夹角为61.96°。孔洞的尺寸根据样 品厚度的不同会有较大的差异，一般从lOOnm~1mm都有。随着生长的进行，样品厚度越来 越厚，孔洞的深度也越来越深，孔洞底部源的供给越来越受到限制，该使得通过生长消除孔 洞变成了不可能。图5所示是本发明所述一种消除III-V族半导体表面孔洞的方法的工艺 流程示意图，主要包括W下几个步骤：
[0047] (a)代表带有半导体单晶衬底上的孔洞的示意图。
[0048] 化）代表蒸锻完异质材料后的示意图。从图中可W看到，锻膜后膜层厚度的分布是 不均匀的，孔洞内部由于源的供给受到限制，因此其厚度要远小于样品表面的膜层厚度。
[0049] (C)代表孔洞内部进行刻蚀之后的示意图。经过刻蚀，孔洞内部的异质材料被刻蚀 干净，但表面还保留着完全覆盖样品表面的异质材料。
[0050] (d)代表生长后的示意图。再生长过程中，孔洞内部相当于同质生长，形核功为0， 但半导体表面被异质材料覆盖，形核功较大，因此生长结束后半导体将主要在孔洞内部生 长，而不会在半导体表面生长。
[0化1] (e)代表CMP(化学机械抛光）之后的示意图。经过CMP，去掉表面凸起，晶片就变 成了没有孔洞缺陷的衬底。
[0化引从图8可W看出，（a)晕状结构的沈M(扫描电子显微镜）图片的表面是非常光滑 的，无明显表面结构；化）晕状结构的化（阴极巧光）图的晕状结构的内部发光与外部发光 存在明显区别，明显存在一个发亮的边界区域。
[0053] 从图9可W看出，在反射模式下能够观察到明显的晕状结构，说明该区域的反射 率与其他区域存在明显的区别；
[0化4]第二种【具体实施方式】
[0化5] -种消除III-V族半导体表面孔洞的方法，包括：步骤S20,将清洗后的半导体衬 底放入锻膜设备中蒸锻一层异质材料，步骤S21，向锻膜后的材料的孔洞内部注入刻蚀液，W去除孔洞内部的异质材料并保留表面的异质材料，步骤S22,将去除孔洞内部异质材料的 半导体放入生长设备进行再生长，步骤S23,将生长后的半导体衬底进行研磨。
[0化6] 图2所示是本【具体实施方式】所述方法的实施步骤示意图。图5所述的工艺流程图 也适用于第二种【具体实施方式】。
[0化7] 上述方法与第一【具体实施方式】类似，都是借助于半导体工业常用的锻膜工艺和湿 法刻蚀工艺，利用半导体材料在不同材料上的形核功的不同，抑制半导体表面的生长，促进 孔洞内部的生长，消除了半导体材料表面的孔洞。而与前一【具体实施方式】不同的是，本具 体实施方式采用微注射器将腐蚀液直接定点注入孔洞内部，该种实施方式仅仅腐蚀孔洞内 部，对表面的Si化没有影响，因此对腐蚀时间，腐蚀液浓度的要求不高，放宽了工艺条件。 [0化引第=种【具体实施方式】
[0化9] 一种消除III-V族半导体表面孔洞的方法，包括：步骤S30,将清洗后的半导体衬 底放入锻膜设备中蒸锻一层异质材料，步骤S31，向锻膜后的材料的穿孔内部注入刻蚀液，W去除穿孔内部的异质材料并保留表面的异质材料，步骤S32,将去除穿孔内部异质材料的 半导体放入生长设备进行再生长，步骤S33,将生长后的半导体衬底进行研磨。
[0060] 图3所示是本【具体实施方式】所述方法的实施步骤示意图。图10为带有穿孔的半 导体衬底表面示意图。
[0061] 上述方法与第一【具体实施方式】类似，都是借助于半导体工业常用的锻膜工艺和湿 法刻蚀工艺，利用半导体材料在不同材料上的形核功的不同，抑制半导体表面的生长，促进 孔洞内部的生长，消除了半导体材料表面的孔洞。而与前一【具体实施方式】不同的是，本具体 实施方式的半导体单晶衬底上存在穿孔，并按照上述类似的方式消除孔洞。
[0062] W上实施例显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业 的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是 说明本发明的原理，而不是W任何方式限制本发明的范围，在不脱离本发明范围的前提下， 本发明还会有各种变化和改进，该些变化和改进都落入要求保护的范围内。
【主权项】
1. 一种III-V族半导体单晶衬底孔洞消除之后的表面结构，上述表面结构的特征为： 在原有孔洞的上方，形成了光滑的表面，但在之前的孔洞位置仍会保留封闭图形结构，所述 封闭图形结构存在封闭的边界，所述边界以内和以外的材料相同，但是发光性质存在显著 区别，且所述边界附近的光学反射率与边界以外的区域的光学反射率也存在显著区别。2. 根据权利要求1所述的表面结构，其特征在于，所述封闭图形结构的边界为圆形或 者由各种倾斜晶面与表面的相交线组成的形状。3. 根据权利要求1或2所述的表面结构的制备方法，其特征在于，采用下列步骤消除 III-V族半导体表面孔洞： 将清洗后的半导体衬底放入镀膜设备中蒸镀一层异质材料； 将镀膜后的材料进行湿法刻蚀，以去除孔洞内部的异质材料并保留表面的异质材料； 将去除孔洞内部异质材料的半导体放入生长设备进行再生长； 将生长后的半导体衬底进行研磨抛光。4. 根据权利要求3所述的制备方法，其特征在于，所述III-V族半导体是由III族元 素B、Al、Ga、In、Tl和V族元素N、P、As、Sb、Bi形成的二元、三元及多元的化合物，蒸镀的 异质材料与衬底材料不同，并且III-V族半导体在该材料上生长时具有较大的形核功，该 异质材料包括但不限于Si02、SiN。5. 根据权利要求3所述的制备方法，其特征在于，蒸镀所用的镀膜设备包括PECVD(等 离子体增强化学气相沉积法）、ICPCVD(感应耦合等离子体化学气相沉积）、光学镀膜机、 ALD(原子层沉积）、磁控溅射、电子束蒸发中的一种。6. 根据权利要求3所述的制备方法，其特征在于，所述湿法刻蚀对异质材料的刻蚀速 率在lA/min~lum/min之间，所述湿法刻蚀的刻蚀液与异质材料及孔洞具有较好的浸润 性，能够快速覆盖整个孔洞内部。7. 根据权利要求3所述的制备方法，其特征在于，为了提高刻蚀液与孔洞之间的浸润 性，在湿法刻蚀之前增加一个步骤，将半导体衬底放入与刻蚀液能够混溶并且不会刻蚀异 质材料的溶剂中浸泡，并提高溶剂温度，使孔洞中的气泡能够排出，从而使溶剂能够覆盖整 个孔洞内部。8. 根据权利要求3所述的制备方法，其特征在于，所述生长设备包括MOCVD(金属有机 物气象外延）、HVPE(氢化物气相外延）或者MBE(分子束外延）。9. 根据权利要求3所述的制备方法，其特征在于，将去除孔洞内部异质材料的半导 体放入生长设备进行再生长，其再生长速率为lnm/min~10um/min之间，其生长温度在 600°C~1200°C之间。
【专利摘要】本发明涉及了一种III-V族半导体单晶衬底孔洞消除之后的表面结构及其制备方法，利用半导体材料在不同材料上的形核功不同，借助于简单的镀膜工艺和湿法刻蚀工艺，消除了半导体材料表面的孔洞，形成了表面平整、但保留晕状结构的III-V族半导体单晶衬底。得到的表面结构平整，不会在后续材料外延过程中会引起孔洞周围的气体运动产生扰动，有利于后续器件制备良率的提升，且该方法简单易行，适合于规模化生产。
【IPC分类】H01L21/205, H01L33/00, H01L33/18, H01L33/32
【公开号】CN104900779
【申请号】CN201510353377
【发明人】张育民, 王建峰, 徐科
【申请人】苏州纳维科技有限公司
【公开日】2015年9月9日
【申请日】2015年6月25日
最新回复(0)