相变化记忆体元件及其制造方法
相变化记忆体元件及其制造方法
【技术领域】
[0001]本发明是关于一种记忆体元件及其制造方法，尤其是相变化记忆体元件。
【背景技术】
[0002]电子产品〈例如:手机、平板电脑以及数字相机。〉常具有储存数据的记忆体元件。已知记忆体元件可透过记忆体单元上的储存节点储存信息。其中，相变化记忆体利用记忆体元件的电阻状态〈例如高阻值与低阻值〉来储存信息。记忆体元件可具有一在经程序化时可在不同相〈例如:晶体相与非晶相〉之间改变的材料。材料不同相使得记忆体单元具有不同电阻值的不同电阻状态，即表示储存数据的不同值。
[0003]相变化记忆体单元在程序化时，可施加电流使得记忆体元件加热至某一温度而改变材料的相。来自记忆体元件的热可传送至耦接至记忆体元件像是电极等。已知相变化记忆体元件的加热器与其耦接的记忆体元件具有较大的接触面积，大接触面积除了常见的表面孔洞的缺陷之外，加温及降温的速度也较慢〈高阻值与低阻值之间的转换不够迅速〉，相对所需的电流量也较大。因此，减少记忆体元件与加热器之间的接触面积，以提升加热器加热效率是本领域欲解决的问题之一。本发明改善加热器与记忆体元件的接触方式，以达到高电流密度，加速记忆体元件不同相之间的转换。
【发明内容】
[0004]本发明的一方面提供一种相变化记忆体元件包含一介电层、一金属阻隔层、一加热器、一绝缘层以及一相变化层。该介电层具有一表面以及一通道贯穿该介电层。该金属阻隔层内衬该通道。该加热器设置于该通道且包含一针状部以及一柱状部，该针状部凸出于该介电层的表面。该绝缘层设置于介电层表面且遮蔽部分该加热器。该相变化层设置于介电层表面且与该加热器的针状部接触。
[0005]根据本发明部分实施例，绝缘层暴露针状部的一顶部，且顶部与相变化层接触。
[0006]根据本发明部分实施例，加热器的材料是指钨或氮化钛。
[0007]根据本发明部分实施例，柱状部低于介电层的表面，且一部分针状部位于通道内。
[0008]根据本发明部分实施例，相变化层延伸至该通道。
[0009]本发明的另一方面提供一种相变化记忆体元件的制造方法包含形成一介电层以及一多晶硅层于该介电层上。再来，图案化该多晶硅层以及介电层以形成一通道。接着，形成一金属阻隔层于该通道，再形成一加热器于该通道。之后，移除多晶硅层以暴露一部分金属阻隔层以及一部分加热器。接下来，蚀刻暴露的金属阻隔层以及暴露的加热器。暴露的加热器形成一针状部凸出于介电层。再接下来，形成一绝缘层于介电层以及加热器之上。最后形成一相变化层与该暴露的加热器接触。
[0010]根据本发明部分实施例，蚀刻暴露的金属阻隔层是透过一第一蚀刻剂，蚀刻暴露的加热器是透过一第二蚀刻剂。
[0011]根据本发明部分实施例，蚀刻暴露的金属阻隔层以及暴露的加热器还包含蚀刻一部分位于通道的金属阻隔层，接着，蚀刻一部分位于通道的加热器以形成一凹陷部。
[0012]根据本发明部分实施例，形成绝缘层于介电层以及加热器之上还包含移除一部分绝缘层以暴露针状部的一顶部
[0013]根据本发明部分实施例，蚀刻暴露的加热器是透过湿蚀刻。
[0014]根据本发明部分实施例，蚀刻暴露的加热器是透过干蚀刻。
[0015]上述的相变化记忆体元件极其制造方法改变加热器与记忆体之间的接触面积，达到高电流密度以提高加热器热转换效率。
【附图说明】
[0016]本发明的上述和其他方面、特征及其他优点参照说明书内容并配合附加附图得到更清楚的了解，其中:
[0017]图1A-1C是绘示依照本发明的部分实施方式的一种相变化记忆体元件不同实施例的剖面图；
[0018]图2A-2H是绘示依照本发明的一实施方式的一种相变化记忆体元件的流程图；
[0019]图3A-3I是绘示依照本发明的一实施方式的一种相变化记忆体元件的流程图；
[0020]图4A-4F是绘示依照本发明的一实施方式的一种相变化记忆体元件的流程图；
[0021]图5A-5F是绘示依照本发明的一实施方式的一种相变化记忆体元件的流程图；
[0022]图6是绘示依照本发明的一实施方式的一种相变化记忆体剖面图。
【具体实施方式】
[0023]为了使本发明的叙述更加详尽与完备，下文针对了本发明的实施方式与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无这些特定细节的情况下实践本发明的实施例。
[0024]请参考图1A。图1A是依照本发明的一实施方式的一种相变化记忆体元件100的剖面图。相变化记忆体元件包含基板10、介电层110、形成于介电层110中的通道111、金属阻隔层120、加热器130、绝缘层140以及相变化层150。记忆体元件100亦可包含其他组件，例如上、下电极等。然而，图示中省略其他组件有助于集中于本文所论述的实施例。
[0025]请续参考图1A。基板10例如为半导体基板，举例而言，可为硅基板。介电层110设置于基板10上，介电层110可由二氧化硅〈Si02〉所组成，但不限于此。介电层110具有一表面110a。通道111形成于介电层110之中并贯穿介电层110，形成两边皆有开口的通道111。通道111的壁面完全由金属阻隔层120覆盖，形成一与介电层110的表面IlOa同高的内衬。金属阻隔层120的材料可为TiN或TaN。加热器130设置于通道111内，完全填满通道111，与金属隔绝层120接触。
[0026]加热器130可为钨〈W〉、氮化钛〈TiN〉、银〈Ag〉或金〈Au〉，但不限于此。需特别注意，加热器130的材料与金属阻隔层120的材料须具备不同蚀刻特性。也就是说，加热器130与金属阻隔层120对同一种蚀刻剂可具有不同蚀刻性。加热器130包含一柱状部131以及一针状部133。柱状部131位于通道111内，其剖面如图1A所示近似一矩型。针状部133高于介电层110，更详细地说，针状部133为加热器130的一凸出部分，并超过表面IlOa的水平面。加热器130的针状部133自下端的柱状部131的矩型渐缩，形成一类似针头的针状部133。换句话说，针状部133截面积小于柱状部131的截面积，约等于柱状部131截面积的十分之一至二分之一。针状部133具有一顶部133a，为针状部133的最高点。
[0027]请续参考图1A。绝缘层140设置于介电层110的表面IlOa上，覆盖金属阻隔层120以及部分加热器130。绝缘层140的材料可为氧化硅或氮化硅，例如Si3N4，或其他合适绝缘材料。绝缘层140设置于通道111之上，覆盖紧邻于通道111两侧的表面110a，并顺型依加热器130外型起伏，但是绝缘层140并非一连续表面。更详细地说，绝缘层140于针状部133的顶部133a处具有一缺口以暴露顶部133a使之与相变化层150直接接触。加热器130的柱状部131以及金属阻隔层120完全覆盖于绝缘层140之下，针状部133仅部分受到遮蔽，顶部133a中断绝缘层140的连续性。
[0028]请续参考图1A。相变化层150设置于介电层110的表面IlOa上。相变化层150与介电层I1接触的介面顺应绝缘层140以及顶部133a的外型成型。相变化层150可包含一相变化材料或多种相变化材料。诸如，锗、锑、碲及其他类似材料像是玻璃硫系化合物的各种组合。这类材料包含了硫族元素与一些较为正电性的元素。当制造相变化层150时，砸与碲则为其中的硫族元素两种最 常用于制造玻璃硫系化合物的半导体，例如Ge2Sb2Te5〈GST、SbTe与In2Se3)。自绝缘层140的缺口暴露的顶部133a成为加热器130直接与相变化层150接触的接点。顶部133a造成相变化层150与加热器130的接触面积大幅缩减，允许更高的每单位面积电流〈current density〉，使得加热效率显著提升。也就是说，短暂强劲的电脉冲经过接触面积小的顶部133a，产生高单位面积电流，由于欧姆加热〈ohmic heating)的缘故，能使相变化层150快速加热与冷却，进而产生非结晶相。
[0029]请参考图1B。图1B是依照本发明的一实施方式的一种相变化记忆体元件200的剖面图。相变化记忆体元件100与200不同的地方在于:相变化记忆体元件200的柱状部231以及针状部233的结构与柱状部131以及针状部133并不相同。更详细地说，相变化记忆体元件200的金属阻隔层220低于介电层110的表面110a，金属阻隔层220并未完全覆盖通道111的壁面。加热器230的柱状部231厚度与金属阻隔层220同高，同时，加热器230自通道111内即开始渐缩形成相较于针状部133针体更为细长的针状部233。绝缘层240同样顺应金属阻隔层220、柱状部231以及针状部233的外形成型，因此勾勒出加热器230两侧凹陷〈图未标〉，针状部233突起外型更加显著的态样。相变化层250与顶部233a接触，并延伸进入通道111内加热器230未填满的部分。
[0030]请参考图1C。图1C是依照本发明的一实施方式的一种相变化记忆体元件300的剖面图。相变化记忆体元件100与300不同的地方在于:相变化记忆体元件300的柱状部331以及针状部333的结构与柱状部131以及针状部133并不相同。更详细地说，相变化记忆体元件300的金属阻隔层320低于介电层110的表面110a，金属阻隔层320并未完全覆盖通道111的壁面。加热器330的柱状部331不仅低于介电层110的表面110a，也不完全与金属阻隔层330同高。透过回蚀部分柱状部331形成针状部330两侧的凹陷部〈图未标〉，造成针状部333的高峰对比柱状部331的谷部。绝缘层340顺应金属阻隔层320、柱状部331以及针状部333的外形成型，在通道111内勾勒出位于针状部333两侧的狭长谷部。相变化层350与顶部333a接触，延伸进通道111内未被加热器330填满的部分，形成如图IC所示加热器330的针状部333受到相变化层350由两侧包围。
[0031]图2A-2H是绘示依照本发明的一实施方式的一种相变化记忆体元件的流程图。请参考图2A。首先，在基板10上形成介电层110，接着，如图2B所示，形成一多晶硅层210于介电层110之上。介电层110以及多晶硅层210形成的方式可以为等离子辅助化学气相沉积〈plasma-enhanced chemical vapor deposit1n〉、低压化学气相沉积〈low-pressureCVD〉等其他合适的方式。再来，图案化多晶硅层210以及介电层110。图案化多晶硅层210以及介电层110可透过例如光微影蚀刻的方式，如图2C所示，先设置一光阻层211于多晶硅层210上，再利用光罩〈图未示〉并光曝光阻层211以形成预定图案，如图2D所示，一开口 213形成于光阻层211上，此开口 213即界定之后形成于介电层110中的通道111尺寸以及位置。
[0032]请参考图2E。依据开口 213界定的位置，透过蚀刻的方式移除暴露的多晶硅层210以及多晶硅层210之下的介电层110，以形成通道111，之后将光阻层211移除。通道111形成之后，形成金属阻隔层120覆盖多晶硅层210的表面以及通道111的壁面，如图2F所示。金属阻隔层120形成的方式可以为喷涂、化学气相沉积或物理气相沉积的方式。
[0033]请参考图2G。形成加热器130于通道111内并覆盖位于多晶硅层210表面的金属隔绝层120。接下来，透过化学机械抛光〈chemical mechanical polishing)的方式移除位于多晶硅层210表面的加热器130以及金属阻隔层120，使得多晶硅层210、金属阻隔层120以及加热器130齐平，如图2H所示。
[0034]图3A-3I是绘示依照本发明的一实施方式的相变化记忆体元件后续程序的流程图。请参考图3A。利用图2H的中间产物进行后续加工制程，首先，移除多晶硅层210，并保留金属阻隔层120以及加热器130。多晶硅层210可透过湿蚀刻的方式移除。需特别注意，金属阻隔层120以及加热器130本与多晶硅层210同高，因此当多晶硅层210被移除后，金属阻隔层120以及加热器130皆凸出于介电层110的表面110a。
[0035]请参考图3B。透过湿蚀刻的方式移除暴露于介电层110表面I 1a之上的金属阻隔层120。金属阻隔层120经过湿蚀刻后，仅覆盖通道111的壁面，与介电层110的表面IlOa齐高。此一步骤使用一第一蚀刻剂，第一蚀刻剂仅与金属阻隔层120产生反应，对于加热器130不产生蚀刻作用。依据本发明部分实施例，第一蚀刻剂可以为一种铬蚀刻剂。
[0036]请参考图3C。透过蚀刻形成加热器130细部结构。移除金属阻隔层120之后，可透过湿蚀刻修饰加热器130暴露于通道111之外且凸出于表面IlOa的部分，形成渐缩的针状部133以及最高点顶部133a。在加热器130湿蚀刻的制程中，使用一第二蚀刻剂，第二蚀刻剂仅与加热器130产生蚀刻作用，与金属阻隔层120不产生蚀刻反应。第一蚀刻剂与第二蚀刻剂不可为相同的蚀刻剂，且作用对象需能区隔金属阻隔层120与加热器130。依据本发明部分实施例，第一蚀刻剂可以为双氧水。需特别注意，加热器130亦可透过干蚀刻的方式移除，本发明并不以此为限。
[0037]请参考图3D。形成绝缘层140于介电层110表面IlOa上。绝缘层140覆盖介电层110的表面IlOa并顺应形成于金属阻隔层120以及加热器130之上。接着，在绝缘层140上形成一光阻层141，经过光微影蚀刻之后，光阻层141的预定图案即如图3E虚线区域所示。更详细地说，光阻层141覆盖在通道111上的绝缘层140以及一部分位于通道111两侧表面IlOa的绝缘层140。需特别注意，光阻层141经过光微影蚀刻界定其范围后，再经过一薄化的程序，如图3E所示，由虚线的区域降低至实线范围内，使位于顶部133a的绝缘层140暴露于光阻层141之外。
[0038]请参考图3F。移除暴露在光阻层141之外的绝缘层140，之后移除光阻层141。不连续的绝缘层140仅覆盖于通道111之上，部分介电层110的表面IlOa以及针状部133的顶部133a不被绝缘层140覆盖而暴露于外。
[0039]请参考图3G。形成相变化层150于介电层110的表面IlOa上。相变化层150同时覆盖绝缘层140且与顶部133a直接接触。接下来，形成一光阻层151于相变化层150上，经过光微影蚀刻，界定出相变化层150位于通道111上方的图案，如图3H所示。最后，经过蚀刻移除部分相变化层150，且移除光阻层151，完成相变化元件100，如图31所示。
[0040]图4A-4F是绘示依照本发明的一实施方式的相变化记忆体元件后续程序的流程图。本实施例与图3A-3I不同之处如下所述。请参考图4A。利用图2H的中间产物进行后续加工制程，移除多晶硅层210之后，保留金属阻隔层220以及加热器230。金属阻隔层220以及加热器230皆凸出于介电层110的表面110a。
[0041]请参考图4B。金属阻隔层220经过湿蚀刻后，仅覆盖一部分通道111的壁面，且金属阻隔层220的高度低于与介电层110的表面110a。
[0042]请参考图4C。透过蚀刻修饰加热器 230暴露于金属阻隔层220之外的部分，形成自通道111内即渐缩的针状部233以及顶部233a。更详细地说，此蚀刻程序更进一步往通道的方向回蚀，形成由加热器230以及通道111壁面界定的一凹陷部233b。凹陷部233b形成于针状部233两侧，与低于表面IlOa的金属阻隔层220齐平，使得针状部233的针体更加细长。
[0043]请参考图4D。绝缘层240延伸至通道111内勾勒出凹陷部233b的线条。接着，在绝缘层240上形成一光阻层241，光阻层241延伸至通道111内，填补加热器230未填满的凹陷部233b。经过光微影蚀刻，光阻层241的预定图案即如图4E虚线区域所示。再经一薄化程序，如图4E所示，由虚线区域降低至实线范围内，使位于顶部233a的绝缘层240暴露于光阻层241之外。
[0044]请参考图4F。移除暴露在光阻层241之外的绝缘层240，之后移除光阻层241。接下来的制作流程与图3G至图31相类似，一相变化层同时覆盖绝缘层240且与顶部233a直接接触，并延伸至通道111内，填满凹陷部233b，包围部分位于通道111内的针状部233针体部分。接下来，形成一光阻层于相变化层上，经过光微影蚀刻，界定出相变化层位于通道111上方的图案。最后，经过蚀刻移除部分相变化层且移除光阻层，完成相变化元件200，如图1B所示。
[0045]图5A-5F是绘示依照本发明的一实施方式的相变化记忆体元件后续程序的流程图。本实施例与图3A-3I不同之处如下所述。请参考图5A。利用图2H的中间产物进行后续加工制程，移除多晶硅层210之后，保留金属阻隔层320以及加热器330。金属阻隔层320以及加热器330皆凸出于介电层110的表面110a。
[0046]请参考图5B。金属阻隔层320经过湿蚀刻后，仅覆盖一部分通道111的壁面，且金属阻隔层320的高度低于与介电层110的表面110a。
[0047]请参考图5C。透过蚀刻修饰加热器330暴露于金属阻隔层320之外的部分，形成自通道111内即渐缩的针状部333以及顶部333a。更详细地说，此蚀刻程序更进一步往柱状部331的方向回蚀，在柱状部331形成谷部333b。谷部333b形成于针状部333两侧，比低于表面IlOa的金属阻隔层220更为凹陷，使得针状部233的针体更加细长。
[0048]请参考图绝缘层340延伸至通道111内勾勒出谷部333b的线条。接着，在绝缘层340上形成一光阻层341，光阻层341延伸至谷部333b，填补加热器230在通道111未填满的部分。经过光微影蚀刻，光阻层341的预定图案即如图5E虚线区域所示。再经一薄化程序，如图5E所示，由虚线区域降低至实线范围内，使位于顶部333a的绝缘层340暴露于光阻层341之外。
[0049]请参考图5F。移除暴露在光阻层341之外的绝缘层340，之后移除光阻层341。接下来的制作流程与图3G至图31相类似，一相变化层同时覆盖绝缘层340且与顶部333a直接接触，并延伸至通道111内，填满谷部333b，包围部分位于通道111内的针状部333针体部分。接下来，形成一光阻层于相变化层上，经过光微影蚀刻，界定出相变化层位于通道111上方的图案。最后，经过蚀刻移除部分相变化层且移除光阻层，完成相变化元件300，如图1C所示。
[0050]请参考图6。图6是依照本发明一实施方式的一种相变化记忆体301剖面图。相变化记忆体301包含基板10，晶体管11布植于基板10，相变化记忆体元件300设置于基板10上，柱状部331透过通道111与下电极360接触。导电插塞12同样设置于基板10上与下电极360接触。导电插塞12与相变化记忆体元件300中间以晶体管11相隔。加热器300的针状部333凸出介电层110的平面，针状部333深入相变化层350，也就是说加热器330仅以极少部分与相变化层接触，达到高电流密度的效果，加速记忆体元件不同相之间的转换。上电极370设置于相变化层350上，形成相变化记忆体301。
[0051 ] 本发明提供的相变化记忆体元件及其制造方法透过设置不连续绝缘层，大幅减少加热器与记忆体之间的接触面积，达到高电流密度以提高相变化层在晶相与非晶相之间的转换效率，进而提升数据存取的速度。
[0052] 虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。
【主权项】
1.一种相变化记忆体元件，其特征在于，包含: 一介电层，具有一表面以及一通道贯穿所述介电层； 一金属阻隔层，内衬于所述通道； 一加热器，设置于所述通道且包含一针状部以及一柱状部，所述针状部凸出于所述介电层的表面； 一绝缘层，设置于所述介电层的表面且遮蔽部分所述加热器；以及 一相变化层，设置于所述加热器的上方且与所述加热器的针状部接触。2.如权利要求1所述的相变化记忆体元件，其特征在于，所述绝缘层暴露所述针状部的一顶部，且所述顶部与所述相变化层接触。3.如权利要求1所述的相变化记忆体元件，其特征在于，所述加热器的材料是指钨或氮化钛。4.如权利要求1所述的相变化记忆体元件，其特征在于，所述柱状部低于所述介电层的表面，且一部分所述针状部位于所述通道内。5.如权利要求4所述的相变化记忆体元件，其特征在于，所述相变化层延伸至所述通道。6.一种相变化记忆体元件的制造方法，其特征在于，包含: 形成一介电层于一基板上； 形成一多晶硅层于所述介电层上； 图案化所述所述多晶硅层以及介电层以形成一通道； 形成一金属阻隔层于所述通道的内侧表面与所述多晶硅层的表面上； 形成一加热器于所述通道内； 移除所述多晶硅层以暴露一部分所述金属阻隔层以及一部分所述加热器； 蚀刻所述暴露的金属阻隔层以及所述暴露的加热器，其特征在于所述暴露的加热器形成一针状部凸出于所述介电层； 形成一绝缘层于所述介电层以及所述加热器上；以及 形成一相变化层与所述暴露的加热器接触。7.如权利要求6所述的相变化记忆体元件的制造方法，其特征在于，蚀刻所述暴露的金属阻隔层以及所述暴露的加热器是透过湿蚀刻。8.如权利要求7所述的相变化记忆体元件的制造方法，其特征在于，蚀刻所述暴露的金属阻隔层是透过一第一蚀刻剂，蚀刻所述暴露的加热器是透过一第二蚀刻剂。9.如权利要求6所述的相变化记忆体元件的制造方法，其特征在于，蚀刻所述暴露的金属阻隔层以及所述暴露的加热器，还包含: 蚀刻一部分位于所述通道的金属阻隔层；以及 蚀刻一部分位于所述通道的加热器以形成一凹陷部。10.如权利要求6所述的相变化记忆体元件的制造方法，其特征在于，形成所述绝缘层于所述介电层以及所述加热器上，还包含: 移除一部分所述绝缘层以暴露所述针状部的一顶部。
【专利摘要】本发明有关一种相变化记忆体元件及其制造方法。相变化记忆体元件包含一介电层、一金属阻隔层、一加热器、一绝缘层以及一相变化层。该介电层具有一表面以及一通道贯穿该介电层。该金属阻隔层内衬该通道。该加热器设置于该通道且包含一针状部以及一柱状部，该针状部凸出于该介电层的表面。该绝缘层设置于介电层表面且遮蔽部分该加热器。该相变化层设置于介电层表面且与该加热器的针状部接触。本发明的方法改变加热器与记忆体之间的接触面积，达到高电流密度以提高加热器热转换效率。
【IPC分类】H01L45/00
【公开号】CN104900806
【申请号】CN201510304430
【发明人】吴孝哲, 王博文
【申请人】宁波时代全芯科技有限公司, 英属维京群岛商时代全芯科技有限公司
【公开日】2015年9月9日
【申请日】2015年6月4日
【技术领域】
[0001]本发明是关于一种记忆体元件及其制造方法，尤其是相变化记忆体元件。
【背景技术】
[0002]电子产品〈例如:手机、平板电脑以及数字相机。〉常具有储存数据的记忆体元件。已知记忆体元件可透过记忆体单元上的储存节点储存信息。其中，相变化记忆体利用记忆体元件的电阻状态〈例如高阻值与低阻值〉来储存信息。记忆体元件可具有一在经程序化时可在不同相〈例如:晶体相与非晶相〉之间改变的材料。材料不同相使得记忆体单元具有不同电阻值的不同电阻状态，即表示储存数据的不同值。
[0003]相变化记忆体单元在程序化时，可施加电流使得记忆体元件加热至某一温度而改变材料的相。来自记忆体元件的热可传送至耦接至记忆体元件像是电极等。已知相变化记忆体元件的加热器与其耦接的记忆体元件具有较大的接触面积，大接触面积除了常见的表面孔洞的缺陷之外，加温及降温的速度也较慢〈高阻值与低阻值之间的转换不够迅速〉，相对所需的电流量也较大。因此，减少记忆体元件与加热器之间的接触面积，以提升加热器加热效率是本领域欲解决的问题之一。本发明改善加热器与记忆体元件的接触方式，以达到高电流密度，加速记忆体元件不同相之间的转换。
【发明内容】
[0004]本发明的一方面提供一种相变化记忆体元件包含一介电层、一金属阻隔层、一加热器、一绝缘层以及一相变化层。该介电层具有一表面以及一通道贯穿该介电层。该金属阻隔层内衬该通道。该加热器设置于该通道且包含一针状部以及一柱状部，该针状部凸出于该介电层的表面。该绝缘层设置于介电层表面且遮蔽部分该加热器。该相变化层设置于介电层表面且与该加热器的针状部接触。
[0005]根据本发明部分实施例，绝缘层暴露针状部的一顶部，且顶部与相变化层接触。
[0006]根据本发明部分实施例，加热器的材料是指钨或氮化钛。
[0007]根据本发明部分实施例，柱状部低于介电层的表面，且一部分针状部位于通道内。
[0008]根据本发明部分实施例，相变化层延伸至该通道。
[0009]本发明的另一方面提供一种相变化记忆体元件的制造方法包含形成一介电层以及一多晶硅层于该介电层上。再来，图案化该多晶硅层以及介电层以形成一通道。接着，形成一金属阻隔层于该通道，再形成一加热器于该通道。之后，移除多晶硅层以暴露一部分金属阻隔层以及一部分加热器。接下来，蚀刻暴露的金属阻隔层以及暴露的加热器。暴露的加热器形成一针状部凸出于介电层。再接下来，形成一绝缘层于介电层以及加热器之上。最后形成一相变化层与该暴露的加热器接触。
[0010]根据本发明部分实施例，蚀刻暴露的金属阻隔层是透过一第一蚀刻剂，蚀刻暴露的加热器是透过一第二蚀刻剂。
[0011]根据本发明部分实施例，蚀刻暴露的金属阻隔层以及暴露的加热器还包含蚀刻一部分位于通道的金属阻隔层，接着，蚀刻一部分位于通道的加热器以形成一凹陷部。
[0012]根据本发明部分实施例，形成绝缘层于介电层以及加热器之上还包含移除一部分绝缘层以暴露针状部的一顶部
[0013]根据本发明部分实施例，蚀刻暴露的加热器是透过湿蚀刻。
[0014]根据本发明部分实施例，蚀刻暴露的加热器是透过干蚀刻。
[0015]上述的相变化记忆体元件极其制造方法改变加热器与记忆体之间的接触面积，达到高电流密度以提高加热器热转换效率。
【附图说明】
[0016]本发明的上述和其他方面、特征及其他优点参照说明书内容并配合附加附图得到更清楚的了解，其中:
[0017]图1A-1C是绘示依照本发明的部分实施方式的一种相变化记忆体元件不同实施例的剖面图；
[0018]图2A-2H是绘示依照本发明的一实施方式的一种相变化记忆体元件的流程图；
[0019]图3A-3I是绘示依照本发明的一实施方式的一种相变化记忆体元件的流程图；
[0020]图4A-4F是绘示依照本发明的一实施方式的一种相变化记忆体元件的流程图；
[0021]图5A-5F是绘示依照本发明的一实施方式的一种相变化记忆体元件的流程图；
[0022]图6是绘示依照本发明的一实施方式的一种相变化记忆体剖面图。
【具体实施方式】
[0023]为了使本发明的叙述更加详尽与完备，下文针对了本发明的实施方式与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无这些特定细节的情况下实践本发明的实施例。
[0024]请参考图1A。图1A是依照本发明的一实施方式的一种相变化记忆体元件100的剖面图。相变化记忆体元件包含基板10、介电层110、形成于介电层110中的通道111、金属阻隔层120、加热器130、绝缘层140以及相变化层150。记忆体元件100亦可包含其他组件，例如上、下电极等。然而，图示中省略其他组件有助于集中于本文所论述的实施例。
[0025]请续参考图1A。基板10例如为半导体基板，举例而言，可为硅基板。介电层110设置于基板10上，介电层110可由二氧化硅〈Si02〉所组成，但不限于此。介电层110具有一表面110a。通道111形成于介电层110之中并贯穿介电层110，形成两边皆有开口的通道111。通道111的壁面完全由金属阻隔层120覆盖，形成一与介电层110的表面IlOa同高的内衬。金属阻隔层120的材料可为TiN或TaN。加热器130设置于通道111内，完全填满通道111，与金属隔绝层120接触。
[0026]加热器130可为钨〈W〉、氮化钛〈TiN〉、银〈Ag〉或金〈Au〉，但不限于此。需特别注意，加热器130的材料与金属阻隔层120的材料须具备不同蚀刻特性。也就是说，加热器130与金属阻隔层120对同一种蚀刻剂可具有不同蚀刻性。加热器130包含一柱状部131以及一针状部133。柱状部131位于通道111内，其剖面如图1A所示近似一矩型。针状部133高于介电层110，更详细地说，针状部133为加热器130的一凸出部分，并超过表面IlOa的水平面。加热器130的针状部133自下端的柱状部131的矩型渐缩，形成一类似针头的针状部133。换句话说，针状部133截面积小于柱状部131的截面积，约等于柱状部131截面积的十分之一至二分之一。针状部133具有一顶部133a，为针状部133的最高点。
[0027]请续参考图1A。绝缘层140设置于介电层110的表面IlOa上，覆盖金属阻隔层120以及部分加热器130。绝缘层140的材料可为氧化硅或氮化硅，例如Si3N4，或其他合适绝缘材料。绝缘层140设置于通道111之上，覆盖紧邻于通道111两侧的表面110a，并顺型依加热器130外型起伏，但是绝缘层140并非一连续表面。更详细地说，绝缘层140于针状部133的顶部133a处具有一缺口以暴露顶部133a使之与相变化层150直接接触。加热器130的柱状部131以及金属阻隔层120完全覆盖于绝缘层140之下，针状部133仅部分受到遮蔽，顶部133a中断绝缘层140的连续性。
[0028]请续参考图1A。相变化层150设置于介电层110的表面IlOa上。相变化层150与介电层I1接触的介面顺应绝缘层140以及顶部133a的外型成型。相变化层150可包含一相变化材料或多种相变化材料。诸如，锗、锑、碲及其他类似材料像是玻璃硫系化合物的各种组合。这类材料包含了硫族元素与一些较为正电性的元素。当制造相变化层150时，砸与碲则为其中的硫族元素两种最 常用于制造玻璃硫系化合物的半导体，例如Ge2Sb2Te5〈GST、SbTe与In2Se3)。自绝缘层140的缺口暴露的顶部133a成为加热器130直接与相变化层150接触的接点。顶部133a造成相变化层150与加热器130的接触面积大幅缩减，允许更高的每单位面积电流〈current density〉，使得加热效率显著提升。也就是说，短暂强劲的电脉冲经过接触面积小的顶部133a，产生高单位面积电流，由于欧姆加热〈ohmic heating)的缘故，能使相变化层150快速加热与冷却，进而产生非结晶相。
[0029]请参考图1B。图1B是依照本发明的一实施方式的一种相变化记忆体元件200的剖面图。相变化记忆体元件100与200不同的地方在于:相变化记忆体元件200的柱状部231以及针状部233的结构与柱状部131以及针状部133并不相同。更详细地说，相变化记忆体元件200的金属阻隔层220低于介电层110的表面110a，金属阻隔层220并未完全覆盖通道111的壁面。加热器230的柱状部231厚度与金属阻隔层220同高，同时，加热器230自通道111内即开始渐缩形成相较于针状部133针体更为细长的针状部233。绝缘层240同样顺应金属阻隔层220、柱状部231以及针状部233的外形成型，因此勾勒出加热器230两侧凹陷〈图未标〉，针状部233突起外型更加显著的态样。相变化层250与顶部233a接触，并延伸进入通道111内加热器230未填满的部分。
[0030]请参考图1C。图1C是依照本发明的一实施方式的一种相变化记忆体元件300的剖面图。相变化记忆体元件100与300不同的地方在于:相变化记忆体元件300的柱状部331以及针状部333的结构与柱状部131以及针状部133并不相同。更详细地说，相变化记忆体元件300的金属阻隔层320低于介电层110的表面110a，金属阻隔层320并未完全覆盖通道111的壁面。加热器330的柱状部331不仅低于介电层110的表面110a，也不完全与金属阻隔层330同高。透过回蚀部分柱状部331形成针状部330两侧的凹陷部〈图未标〉，造成针状部333的高峰对比柱状部331的谷部。绝缘层340顺应金属阻隔层320、柱状部331以及针状部333的外形成型，在通道111内勾勒出位于针状部333两侧的狭长谷部。相变化层350与顶部333a接触，延伸进通道111内未被加热器330填满的部分，形成如图IC所示加热器330的针状部333受到相变化层350由两侧包围。
[0031]图2A-2H是绘示依照本发明的一实施方式的一种相变化记忆体元件的流程图。请参考图2A。首先，在基板10上形成介电层110，接着，如图2B所示，形成一多晶硅层210于介电层110之上。介电层110以及多晶硅层210形成的方式可以为等离子辅助化学气相沉积〈plasma-enhanced chemical vapor deposit1n〉、低压化学气相沉积〈low-pressureCVD〉等其他合适的方式。再来，图案化多晶硅层210以及介电层110。图案化多晶硅层210以及介电层110可透过例如光微影蚀刻的方式，如图2C所示，先设置一光阻层211于多晶硅层210上，再利用光罩〈图未示〉并光曝光阻层211以形成预定图案，如图2D所示，一开口 213形成于光阻层211上，此开口 213即界定之后形成于介电层110中的通道111尺寸以及位置。
[0032]请参考图2E。依据开口 213界定的位置，透过蚀刻的方式移除暴露的多晶硅层210以及多晶硅层210之下的介电层110，以形成通道111，之后将光阻层211移除。通道111形成之后，形成金属阻隔层120覆盖多晶硅层210的表面以及通道111的壁面，如图2F所示。金属阻隔层120形成的方式可以为喷涂、化学气相沉积或物理气相沉积的方式。
[0033]请参考图2G。形成加热器130于通道111内并覆盖位于多晶硅层210表面的金属隔绝层120。接下来，透过化学机械抛光〈chemical mechanical polishing)的方式移除位于多晶硅层210表面的加热器130以及金属阻隔层120，使得多晶硅层210、金属阻隔层120以及加热器130齐平，如图2H所示。
[0034]图3A-3I是绘示依照本发明的一实施方式的相变化记忆体元件后续程序的流程图。请参考图3A。利用图2H的中间产物进行后续加工制程，首先，移除多晶硅层210，并保留金属阻隔层120以及加热器130。多晶硅层210可透过湿蚀刻的方式移除。需特别注意，金属阻隔层120以及加热器130本与多晶硅层210同高，因此当多晶硅层210被移除后，金属阻隔层120以及加热器130皆凸出于介电层110的表面110a。
[0035]请参考图3B。透过湿蚀刻的方式移除暴露于介电层110表面I 1a之上的金属阻隔层120。金属阻隔层120经过湿蚀刻后，仅覆盖通道111的壁面，与介电层110的表面IlOa齐高。此一步骤使用一第一蚀刻剂，第一蚀刻剂仅与金属阻隔层120产生反应，对于加热器130不产生蚀刻作用。依据本发明部分实施例，第一蚀刻剂可以为一种铬蚀刻剂。
[0036]请参考图3C。透过蚀刻形成加热器130细部结构。移除金属阻隔层120之后，可透过湿蚀刻修饰加热器130暴露于通道111之外且凸出于表面IlOa的部分，形成渐缩的针状部133以及最高点顶部133a。在加热器130湿蚀刻的制程中，使用一第二蚀刻剂，第二蚀刻剂仅与加热器130产生蚀刻作用，与金属阻隔层120不产生蚀刻反应。第一蚀刻剂与第二蚀刻剂不可为相同的蚀刻剂，且作用对象需能区隔金属阻隔层120与加热器130。依据本发明部分实施例，第一蚀刻剂可以为双氧水。需特别注意，加热器130亦可透过干蚀刻的方式移除，本发明并不以此为限。
[0037]请参考图3D。形成绝缘层140于介电层110表面IlOa上。绝缘层140覆盖介电层110的表面IlOa并顺应形成于金属阻隔层120以及加热器130之上。接着，在绝缘层140上形成一光阻层141，经过光微影蚀刻之后，光阻层141的预定图案即如图3E虚线区域所示。更详细地说，光阻层141覆盖在通道111上的绝缘层140以及一部分位于通道111两侧表面IlOa的绝缘层140。需特别注意，光阻层141经过光微影蚀刻界定其范围后，再经过一薄化的程序，如图3E所示，由虚线的区域降低至实线范围内，使位于顶部133a的绝缘层140暴露于光阻层141之外。
[0038]请参考图3F。移除暴露在光阻层141之外的绝缘层140，之后移除光阻层141。不连续的绝缘层140仅覆盖于通道111之上，部分介电层110的表面IlOa以及针状部133的顶部133a不被绝缘层140覆盖而暴露于外。
[0039]请参考图3G。形成相变化层150于介电层110的表面IlOa上。相变化层150同时覆盖绝缘层140且与顶部133a直接接触。接下来，形成一光阻层151于相变化层150上，经过光微影蚀刻，界定出相变化层150位于通道111上方的图案，如图3H所示。最后，经过蚀刻移除部分相变化层150，且移除光阻层151，完成相变化元件100，如图31所示。
[0040]图4A-4F是绘示依照本发明的一实施方式的相变化记忆体元件后续程序的流程图。本实施例与图3A-3I不同之处如下所述。请参考图4A。利用图2H的中间产物进行后续加工制程，移除多晶硅层210之后，保留金属阻隔层220以及加热器230。金属阻隔层220以及加热器230皆凸出于介电层110的表面110a。
[0041]请参考图4B。金属阻隔层220经过湿蚀刻后，仅覆盖一部分通道111的壁面，且金属阻隔层220的高度低于与介电层110的表面110a。
[0042]请参考图4C。透过蚀刻修饰加热器 230暴露于金属阻隔层220之外的部分，形成自通道111内即渐缩的针状部233以及顶部233a。更详细地说，此蚀刻程序更进一步往通道的方向回蚀，形成由加热器230以及通道111壁面界定的一凹陷部233b。凹陷部233b形成于针状部233两侧，与低于表面IlOa的金属阻隔层220齐平，使得针状部233的针体更加细长。
[0043]请参考图4D。绝缘层240延伸至通道111内勾勒出凹陷部233b的线条。接着，在绝缘层240上形成一光阻层241，光阻层241延伸至通道111内，填补加热器230未填满的凹陷部233b。经过光微影蚀刻，光阻层241的预定图案即如图4E虚线区域所示。再经一薄化程序，如图4E所示，由虚线区域降低至实线范围内，使位于顶部233a的绝缘层240暴露于光阻层241之外。
[0044]请参考图4F。移除暴露在光阻层241之外的绝缘层240，之后移除光阻层241。接下来的制作流程与图3G至图31相类似，一相变化层同时覆盖绝缘层240且与顶部233a直接接触，并延伸至通道111内，填满凹陷部233b，包围部分位于通道111内的针状部233针体部分。接下来，形成一光阻层于相变化层上，经过光微影蚀刻，界定出相变化层位于通道111上方的图案。最后，经过蚀刻移除部分相变化层且移除光阻层，完成相变化元件200，如图1B所示。
[0045]图5A-5F是绘示依照本发明的一实施方式的相变化记忆体元件后续程序的流程图。本实施例与图3A-3I不同之处如下所述。请参考图5A。利用图2H的中间产物进行后续加工制程，移除多晶硅层210之后，保留金属阻隔层320以及加热器330。金属阻隔层320以及加热器330皆凸出于介电层110的表面110a。
[0046]请参考图5B。金属阻隔层320经过湿蚀刻后，仅覆盖一部分通道111的壁面，且金属阻隔层320的高度低于与介电层110的表面110a。
[0047]请参考图5C。透过蚀刻修饰加热器330暴露于金属阻隔层320之外的部分，形成自通道111内即渐缩的针状部333以及顶部333a。更详细地说，此蚀刻程序更进一步往柱状部331的方向回蚀，在柱状部331形成谷部333b。谷部333b形成于针状部333两侧，比低于表面IlOa的金属阻隔层220更为凹陷，使得针状部233的针体更加细长。
[0048]请参考图绝缘层340延伸至通道111内勾勒出谷部333b的线条。接着，在绝缘层340上形成一光阻层341，光阻层341延伸至谷部333b，填补加热器230在通道111未填满的部分。经过光微影蚀刻，光阻层341的预定图案即如图5E虚线区域所示。再经一薄化程序，如图5E所示，由虚线区域降低至实线范围内，使位于顶部333a的绝缘层340暴露于光阻层341之外。
[0049]请参考图5F。移除暴露在光阻层341之外的绝缘层340，之后移除光阻层341。接下来的制作流程与图3G至图31相类似，一相变化层同时覆盖绝缘层340且与顶部333a直接接触，并延伸至通道111内，填满谷部333b，包围部分位于通道111内的针状部333针体部分。接下来，形成一光阻层于相变化层上，经过光微影蚀刻，界定出相变化层位于通道111上方的图案。最后，经过蚀刻移除部分相变化层且移除光阻层，完成相变化元件300，如图1C所示。
[0050]请参考图6。图6是依照本发明一实施方式的一种相变化记忆体301剖面图。相变化记忆体301包含基板10，晶体管11布植于基板10，相变化记忆体元件300设置于基板10上，柱状部331透过通道111与下电极360接触。导电插塞12同样设置于基板10上与下电极360接触。导电插塞12与相变化记忆体元件300中间以晶体管11相隔。加热器300的针状部333凸出介电层110的平面，针状部333深入相变化层350，也就是说加热器330仅以极少部分与相变化层接触，达到高电流密度的效果，加速记忆体元件不同相之间的转换。上电极370设置于相变化层350上，形成相变化记忆体301。
[0051 ] 本发明提供的相变化记忆体元件及其制造方法透过设置不连续绝缘层，大幅减少加热器与记忆体之间的接触面积，达到高电流密度以提高相变化层在晶相与非晶相之间的转换效率，进而提升数据存取的速度。
[0052] 虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。
【主权项】
1.一种相变化记忆体元件，其特征在于，包含: 一介电层，具有一表面以及一通道贯穿所述介电层； 一金属阻隔层，内衬于所述通道； 一加热器，设置于所述通道且包含一针状部以及一柱状部，所述针状部凸出于所述介电层的表面； 一绝缘层，设置于所述介电层的表面且遮蔽部分所述加热器；以及 一相变化层，设置于所述加热器的上方且与所述加热器的针状部接触。2.如权利要求1所述的相变化记忆体元件，其特征在于，所述绝缘层暴露所述针状部的一顶部，且所述顶部与所述相变化层接触。3.如权利要求1所述的相变化记忆体元件，其特征在于，所述加热器的材料是指钨或氮化钛。4.如权利要求1所述的相变化记忆体元件，其特征在于，所述柱状部低于所述介电层的表面，且一部分所述针状部位于所述通道内。5.如权利要求4所述的相变化记忆体元件，其特征在于，所述相变化层延伸至所述通道。6.一种相变化记忆体元件的制造方法，其特征在于，包含: 形成一介电层于一基板上； 形成一多晶硅层于所述介电层上； 图案化所述所述多晶硅层以及介电层以形成一通道； 形成一金属阻隔层于所述通道的内侧表面与所述多晶硅层的表面上； 形成一加热器于所述通道内； 移除所述多晶硅层以暴露一部分所述金属阻隔层以及一部分所述加热器； 蚀刻所述暴露的金属阻隔层以及所述暴露的加热器，其特征在于所述暴露的加热器形成一针状部凸出于所述介电层； 形成一绝缘层于所述介电层以及所述加热器上；以及 形成一相变化层与所述暴露的加热器接触。7.如权利要求6所述的相变化记忆体元件的制造方法，其特征在于，蚀刻所述暴露的金属阻隔层以及所述暴露的加热器是透过湿蚀刻。8.如权利要求7所述的相变化记忆体元件的制造方法，其特征在于，蚀刻所述暴露的金属阻隔层是透过一第一蚀刻剂，蚀刻所述暴露的加热器是透过一第二蚀刻剂。9.如权利要求6所述的相变化记忆体元件的制造方法，其特征在于，蚀刻所述暴露的金属阻隔层以及所述暴露的加热器，还包含: 蚀刻一部分位于所述通道的金属阻隔层；以及 蚀刻一部分位于所述通道的加热器以形成一凹陷部。10.如权利要求6所述的相变化记忆体元件的制造方法，其特征在于，形成所述绝缘层于所述介电层以及所述加热器上，还包含: 移除一部分所述绝缘层以暴露所述针状部的一顶部。
【专利摘要】本发明有关一种相变化记忆体元件及其制造方法。相变化记忆体元件包含一介电层、一金属阻隔层、一加热器、一绝缘层以及一相变化层。该介电层具有一表面以及一通道贯穿该介电层。该金属阻隔层内衬该通道。该加热器设置于该通道且包含一针状部以及一柱状部，该针状部凸出于该介电层的表面。该绝缘层设置于介电层表面且遮蔽部分该加热器。该相变化层设置于介电层表面且与该加热器的针状部接触。本发明的方法改变加热器与记忆体之间的接触面积，达到高电流密度以提高加热器热转换效率。
【IPC分类】H01L45/00
【公开号】CN104900806
【申请号】CN201510304430
【发明人】吴孝哲, 王博文
【申请人】宁波时代全芯科技有限公司, 英属维京群岛商时代全芯科技有限公司
【公开日】2015年9月9日
【申请日】2015年6月4日
最新回复(0)