一种用于升压架构的基极电压控制电路的制作方法
一种用于升压架构的基极电压控制电路的制作方法
【技术领域】
[0001]本发明涉及一种应用在低电压和高速电路的控制架构，尤其涉及一种用于升压架构的基极电压控制电路。
【背景技术】
[0002]目前，由于不管是NMOS管还是PMOS管，其本身都具有结构性的寄生PN结，例如:PMOS管的基极和源极接同电位时，从其漏极至源极会有一个寄生的PN结；又例如:NM0S管的基极和源极接同电位时，从其源极至漏极会有一个寄生的PN结。因此，在一些充电(charger)或升压(boost)系统中，由于boost架构的天生条件，在通电瞬间(即输入电压Vin开始输入时)，即有电压输出，即，输出电压Vout在系统上电但并未正式启动时无法完全达到零电位，因此在此类系统的应用上需要具有“真正关断”的功能。
[0003]例如，在图1所示的异步boost架构中，当输入电压Vin开始不为0，而系统并未启动(即，使能信号Chip Enable = 0V)时，输出电压Vout就会达到一个Vin_d1de的电位(其中，d1de表示二极管I’的分压)，而无法实现Vout = 0V，S卩，上电时，无法实现输出电压的真正关断，因此，该架构会造成一些系统的不方便且不能使用。又如，在图2所示的同步boost架构中，PMOS管2’的寄生二极管3’的导通方向也是从电压输入端至电压输出端，因此，当输入电压Vin开始不为0，而系统并未启动时，输出电压Vout同样无法达到零电位。上述情况可由图3的上电时序图清楚表示。
[0004]因为，为了解决上述问题，即，使booSt架构在上电时的输出为零，现有技术中通常采用的是增设一个PMOS管来达到此效果。例如图4所示，在该同步boost架构的Vout端与Lx端之间增设有一个带有逆向的寄生二极管5’的PMOS管4’，从而使得输出电压Vout在输入电压Vin开始不为O时不会马上有电位。然而，由于整个架构多设了一个PMOS管，而且该PMOS管又位于主要的大电流路径，因此，其晶片尺寸必须很大才能使其导通电阻Rds(on)很小，由此增加了相关的架构开发成本。
【发明内容】
[0005]为了解决上述现有技术存在的问题，本发明旨在提供一种用于升压架构的基极电压控制电路，以使得升压架构在开始通电时能够实现完全零电位输出，从而达到使其省电高效，并且节省开发成本的目的。
[0006]本发明所述的一种用于升压架构的基极电压控制电路，所述升压架构包括一功率PMOS管，其具有连接至电压输入端的第一极以及连接至电压输出端的第二极，所述电路包括:
[0007]电压比较器，其正输入端与所述功率PMOS管的第一极连接，其负输入端与所述功率PMOS管的第二极连接；
[0008]第一电平转换器，其输入端连接至所述电压比较器的输出端，其第一输出端的电平与其输入端的电平一致，其第二输出端的电平与其输入端的电平相反；
[0009]第二电平转换器，其输入端连接至所述电压比较器的输出端，其第一输出端的电平与其输入端的电平一致，其第二输出端的电平与其输入端的电平相反；
[0010]第一 PMOS管，其栅极与所述第一电平转换器的第一输出端连接，其源极连接至所述电压输出端；
[0011 ] 第二 PMOS管，其栅极和漏极分别与所述第一 PMOS管的栅极和漏极连接，其源极接地；
[0012]第三PMOS管，其栅极与所述第一电平转换器的第二输出端连接，其漏极连接至所述电压输入端，其源极与所述第二 PMOS管的源极相连至所述功率PMOS管的基极；
[0013]第四PMOS管，其栅极与所述第二电平转换器的第二输出端连接，其源极与所述第一 PMOS管的源极连接；
[0014]第五PMOS管，其栅极和漏极分别与所述第四PMOS管的栅极和漏极连接，其源极接地；以及
[0015]第六PMOS管，其栅极与所述第二电平转换器的第一输出端连接，其漏极与所述第三PMOS管的漏极连接，其源极与所述第五PMOS管的源极连接。
[0016]在上述的用于升压架构的基极电压控制电路中，所述电路还包括串联连接在所述功率PMOS管的第一极与地之间的第一电阻和第二电阻以及串联连接在所述功率PMOS管的第二极与地之间的第三电阻和第四电阻，所述电压比较器的正输入端连接至所述第一电阻和第二电阻之间，其负输入端连接至所述第三电阻和第四电阻之间。
[0017]在上述的用于升压架构的基极电压控制电路中，所述电路还包括连接在所述第二PMOS管与地之间的第一电容，以及连接在所述第五PMOS管与地之间的第二电容。
[0018]由于采用了上述的技术解决方案，本发明通过采用电压比较器判断升压架构中的功率PMOS管第一极和第二极的电位高低，并通过第一、第二电平转换器相应地控制第一至第六MOS管的开关状态，从而控制功率PMOS管的基极电位，通过使其在输入电压的不同状态下，选择性地与功率PMOS管的第一极或第二极同电位，进而控制功率PMOS管的第一极和第二极之间的寄生二极管的方向，以使得升压架构的输出电压在其输入电压开始不为O时不会马上有电位，即实现“真正关断”的功能。由于本发明无需在升压架构中增设其他功率器件，因此，简化了升压架构的电路设计，缩小了芯片尺寸，节省了开发成本。
【附图说明】
[0019]图1是现有技术中异步boost架构的示意图；
[0020]图2是现有技术中同步boost架构的示意图；
[0021]图3是现有技术中boost架构的上电时序图；
[0022]图4是现有技术中改进的boost架构的示意图；
[0023]图5是采用本发明的升压架构的示意图；
[0024]图6是本发明一种用于升压架构的基极电压控制电路的原理图；
[0025]图7是采用本发明的升压架构的上电时序图。
【具体实施方式】
[0026]下面结合附图，给出本发明的较佳实施例，并予以详细描述。
[0027]如图5、6所示，本发明，即一种用于升压架构的基极电压控制电路200，其中，升压架构包括功率PMOS管100，其具有连接至电压输入端Vin的第一极Va以及连接至电压输出端Vout的第二极Vb ( S卩，第一极Va的电位等于输入电压Vin，第二极Vb的电位等于输出电压 Vout)ο
[0028]本发明的电路200具体包括:
[0029]串联连接在功率PMOS管100的第一级Va与地之间的第一电阻Rl和第二电阻R2，以及串联连接在所述功率PMOS管的第二极Vb与地之间的第三电阻R3和第四电阻R4 ；
[0030]电压比较器I，其正输入端连接至第一电阻Rl和第二电阻R2之间，其负输入端连接至第三电阻R3和第四电阻R4之间；
[0031]第一电平转换器2，其输入端连接至电压比较器I的输出端，其第一 输出端Xl的电平与其输入端的电平一致，其第二输出端Yl的电平与其输入端的电平相反；
[0032]第二电平转换器3，其输入端连接至电压比较器I的输出端，其第一输出端X2的电平与其输入端的电平一致，其第二输出端Y2的电平与其输入端的电平相反；
[0033]第一 PMOS管Ml，其栅极与第一电平转换器I的第一输出端Xl连接，其源极连接至电压输出端Vout ；
[0034]第二 PMOS管M2，其栅极和漏极分别与第一 PMOS管Ml的栅极和漏极连接，其源极通过第一电容Cl接地；
[0035]第三PMOS管M3，其栅极与第一电平转换器2的第二输出端Yl连接，其漏极连接至电压输入端Vin，其源极与第二 PMOS管M2的源极相连至功率PMOS管100的基极；
[0036]第四PMOS管M4，其栅极与第二电平转换器3的第二输出端Y2连接，其源极与第一PMOS管Ml的源极连接；
[0037]第五PMOS管M5，其栅极和漏极分别与第四PMOS管M4的栅极和漏极连接，其源极通过第二电容C2接地；以及
[0038]第六PMOS管M6，其栅极与第二电平转换器3的第一输出端X2连接，其漏极与第三PMOS管M3的漏极连接，其源极与第五PMOS管M5的源极连接。
[0039]结合图7，本发明的工作原理如下:
[0040]当升压架构开始上电，而系统并未启动(即，使能信号Chip Enable = 0V)时，功率PMOS管100的第一级Va的电位大于第二极Vb的电位，此时电压比较器I输出高电平，第一电平转换器2的第一输出端Xl输出高电平，第二输出端I输出低电平，从而使第一、第二 PMOS管Ml、M2关断，第三PMOS管M3导通，同时，第二电平转换器3的第一输出端X2输出高电平，第二输出端Y2输出低电平，从而使第四、第五PMOS管M4、M5导通，第六PMOS管M6关断；由此可通过第三PMOS管M3的源极向功率PMOS管100的基极电位VPH充至等于输入电压Vin，即，使功率PMOS管100的第一极Va与基极同电位，此时，功率PMOS管100的第一极Va与第二极Vb之间的寄生二极管(图中未示)的方向为从电压输出端Vout至电压输入端Vin。至此，即可使此时的输出电压Vout为0，从而实现“真正关断”。
[0041]当升压架构上电一段时间后，系统需要有输出电压(S卩，使能信号ChipEnable ^ 0V)时，功率PMOS管100的第一级Va的电位小于第二极Vb的电位，此时电压比较器I输出低电平，第一电平转换器2的第一输出端Xl输出低电平，第二输出端Yl输出高电平，从而使第一、第二 PMOS管Ml、M2导通，第三PMOS管M3关断，同时，第二电平转换器3的第一输出端X2输出低电平，第二输出端Y2输出高电平，从而使第四、第五PMOS管M4、M5关断，第六PMOS管M6导通；由此可通过第三PMOS管M3的源极向功率PMOS管100的基极电位VPH充至等于输出电压Vout，即，使功率PMOS管100的第二极Vb与基极同电位，此时，功率PMOS管100的第一极Va与第二极Vb之间的寄生二极管(图中未示)的方向为从电压输入端Vin至电压输出端Vout。至此，即可使此时的输出电压Vout具有相应的电位(Vout = Vin-Rds (on) *1ut，其中，1ut 表示输出电流值)
[0042]以上所述的，仅为本发明的较佳实施例，并非用以限定本发明的范围，本发明的上述实施例还可以做出各种变化。即凡是依据本发明申请的权利要求书及说明书内容所作的简单、等效变化与修饰，皆落入本发明专利的权利要求保护范围。本发明未详尽描述的均为常规技术内容。
【主权项】
1.一种用于升压架构的基极电压控制电路，所述升压架构包括一功率PMOS管，其具有连接至电压输入端的第一极以及连接至电压输出端的第二极，其特征在于，所述电路包括: 电压比较器，其正输入端与所述功率PMOS管的第一极连接，其负输入端与所述功率PMOS管的第二极连接； 第一电平转换器，其输入端连接至所述电压比较器的输出端，其第一输出端的电平与其输入端的电平一致，其第二输出端的电平与其输入端的电平相反； 第二电平转换器，其输入端连接至所述电压比较器的输出端，其第一输出端的电平与其输入端的电平一致，其第二输出端的电平与其输入端的电平相反； 第一 PMOS管，其栅极与所述第一电平转换器的第一输出端连接，其源极连接至所述电压输出端； 第二 PMOS管，其栅极和漏极分别与所述第一 PMOS管的栅极和漏极连接，其源极接地； 第三PMOS管，其栅极与所述第一电平转换器的第二输出端连接，其漏极连接至所述电压输入端，其源极与所述第二 PMOS管的源极相连至所述功率PMOS管的基极； 第四PMOS管，其栅极与所述第二电平转换器的第二输出端连接，其源极与所述第一PMOS管的源极连接； 第五PMOS管，其栅极和漏极分别与所述第四PMOS管的栅极和漏极连接，其源极接地；以及 第六PMOS管，其栅极与所述第二电平转换器的第一输出端连接，其漏极与所述第三PMOS管的漏极连接，其源极与所述第五PMOS管的源极连接。2.根据权利要求1所述的用于升压架构的基极电压控制电路，其特征在于，所述电路还包括串联连接在所述功率PMOS管的第一极与地之间的第一电阻和第二电阻以及串联连接在所述功率PMOS管的第二极与地之间的第三电阻和第四电阻，所述电压比较器的正输入端连接至所述第一电阻和第二电阻之间，其负输入端连接至所述第三电阻和第四电阻之间。3.根据权利要求1或2所述的用于升压架构的基极电压控制电路，其特征在于，所述电路还包括连接在所述第二 PMOS管与地之间的第一电容，以及连接在所述第五PMOS管与地之间的第二电容。
【专利摘要】本发明涉及一种用于升压架构的基极电压控制电路，所述升压架构包括一功率PMOS管，其具有连接至电压输入端的第一极以及连接至电压输出端的第二极，所述电路包括：电压比较器，其正输入端与所述功率PMOS管的第一极连接，其负输入端与所述功率PMOS管的第二极连接；第一电平转换器；第二电平转换器；以及第一至第六PMOS管。本发明通过采用电压比较器判断升压架构中的功率PMOS管第一极和第二极的电位高低，并通过第一、第二电平转换器相应地控制第一至第六MOS管的开关状态，从而控制功率PMOS管的基极电位，通过使其在输入电压的不同状态下，选择性地与功率PMOS管的第一极或第二极同电位，进而控制功率PMOS管的第一极和第二极之间的寄生二极管的方向，以输出零电位。
【IPC分类】H02M1/08
【公开号】CN104901520
【申请号】CN201510359120
【发明人】罗立权, 罗杰, 薛经纬
【申请人】灿瑞半导体(上海)有限公司
【公开日】2015年9月9日
【申请日】2015年6月25日
【技术领域】
[0001]本发明涉及一种应用在低电压和高速电路的控制架构，尤其涉及一种用于升压架构的基极电压控制电路。
【背景技术】
[0002]目前，由于不管是NMOS管还是PMOS管，其本身都具有结构性的寄生PN结，例如:PMOS管的基极和源极接同电位时，从其漏极至源极会有一个寄生的PN结；又例如:NM0S管的基极和源极接同电位时，从其源极至漏极会有一个寄生的PN结。因此，在一些充电(charger)或升压(boost)系统中，由于boost架构的天生条件，在通电瞬间(即输入电压Vin开始输入时)，即有电压输出，即，输出电压Vout在系统上电但并未正式启动时无法完全达到零电位，因此在此类系统的应用上需要具有“真正关断”的功能。
[0003]例如，在图1所示的异步boost架构中，当输入电压Vin开始不为0，而系统并未启动(即，使能信号Chip Enable = 0V)时，输出电压Vout就会达到一个Vin_d1de的电位(其中，d1de表示二极管I’的分压)，而无法实现Vout = 0V，S卩，上电时，无法实现输出电压的真正关断，因此，该架构会造成一些系统的不方便且不能使用。又如，在图2所示的同步boost架构中，PMOS管2’的寄生二极管3’的导通方向也是从电压输入端至电压输出端，因此，当输入电压Vin开始不为0，而系统并未启动时，输出电压Vout同样无法达到零电位。上述情况可由图3的上电时序图清楚表示。
[0004]因为，为了解决上述问题，即，使booSt架构在上电时的输出为零，现有技术中通常采用的是增设一个PMOS管来达到此效果。例如图4所示，在该同步boost架构的Vout端与Lx端之间增设有一个带有逆向的寄生二极管5’的PMOS管4’，从而使得输出电压Vout在输入电压Vin开始不为O时不会马上有电位。然而，由于整个架构多设了一个PMOS管，而且该PMOS管又位于主要的大电流路径，因此，其晶片尺寸必须很大才能使其导通电阻Rds(on)很小，由此增加了相关的架构开发成本。
【发明内容】
[0005]为了解决上述现有技术存在的问题，本发明旨在提供一种用于升压架构的基极电压控制电路，以使得升压架构在开始通电时能够实现完全零电位输出，从而达到使其省电高效，并且节省开发成本的目的。
[0006]本发明所述的一种用于升压架构的基极电压控制电路，所述升压架构包括一功率PMOS管，其具有连接至电压输入端的第一极以及连接至电压输出端的第二极，所述电路包括:
[0007]电压比较器，其正输入端与所述功率PMOS管的第一极连接，其负输入端与所述功率PMOS管的第二极连接；
[0008]第一电平转换器，其输入端连接至所述电压比较器的输出端，其第一输出端的电平与其输入端的电平一致，其第二输出端的电平与其输入端的电平相反；
[0009]第二电平转换器，其输入端连接至所述电压比较器的输出端，其第一输出端的电平与其输入端的电平一致，其第二输出端的电平与其输入端的电平相反；
[0010]第一 PMOS管，其栅极与所述第一电平转换器的第一输出端连接，其源极连接至所述电压输出端；
[0011 ] 第二 PMOS管，其栅极和漏极分别与所述第一 PMOS管的栅极和漏极连接，其源极接地；
[0012]第三PMOS管，其栅极与所述第一电平转换器的第二输出端连接，其漏极连接至所述电压输入端，其源极与所述第二 PMOS管的源极相连至所述功率PMOS管的基极；
[0013]第四PMOS管，其栅极与所述第二电平转换器的第二输出端连接，其源极与所述第一 PMOS管的源极连接；
[0014]第五PMOS管，其栅极和漏极分别与所述第四PMOS管的栅极和漏极连接，其源极接地；以及
[0015]第六PMOS管，其栅极与所述第二电平转换器的第一输出端连接，其漏极与所述第三PMOS管的漏极连接，其源极与所述第五PMOS管的源极连接。
[0016]在上述的用于升压架构的基极电压控制电路中，所述电路还包括串联连接在所述功率PMOS管的第一极与地之间的第一电阻和第二电阻以及串联连接在所述功率PMOS管的第二极与地之间的第三电阻和第四电阻，所述电压比较器的正输入端连接至所述第一电阻和第二电阻之间，其负输入端连接至所述第三电阻和第四电阻之间。
[0017]在上述的用于升压架构的基极电压控制电路中，所述电路还包括连接在所述第二PMOS管与地之间的第一电容，以及连接在所述第五PMOS管与地之间的第二电容。
[0018]由于采用了上述的技术解决方案，本发明通过采用电压比较器判断升压架构中的功率PMOS管第一极和第二极的电位高低，并通过第一、第二电平转换器相应地控制第一至第六MOS管的开关状态，从而控制功率PMOS管的基极电位，通过使其在输入电压的不同状态下，选择性地与功率PMOS管的第一极或第二极同电位，进而控制功率PMOS管的第一极和第二极之间的寄生二极管的方向，以使得升压架构的输出电压在其输入电压开始不为O时不会马上有电位，即实现“真正关断”的功能。由于本发明无需在升压架构中增设其他功率器件，因此，简化了升压架构的电路设计，缩小了芯片尺寸，节省了开发成本。
【附图说明】
[0019]图1是现有技术中异步boost架构的示意图；
[0020]图2是现有技术中同步boost架构的示意图；
[0021]图3是现有技术中boost架构的上电时序图；
[0022]图4是现有技术中改进的boost架构的示意图；
[0023]图5是采用本发明的升压架构的示意图；
[0024]图6是本发明一种用于升压架构的基极电压控制电路的原理图；
[0025]图7是采用本发明的升压架构的上电时序图。
【具体实施方式】
[0026]下面结合附图，给出本发明的较佳实施例，并予以详细描述。
[0027]如图5、6所示，本发明，即一种用于升压架构的基极电压控制电路200，其中，升压架构包括功率PMOS管100，其具有连接至电压输入端Vin的第一极Va以及连接至电压输出端Vout的第二极Vb ( S卩，第一极Va的电位等于输入电压Vin，第二极Vb的电位等于输出电压 Vout)ο
[0028]本发明的电路200具体包括:
[0029]串联连接在功率PMOS管100的第一级Va与地之间的第一电阻Rl和第二电阻R2，以及串联连接在所述功率PMOS管的第二极Vb与地之间的第三电阻R3和第四电阻R4 ；
[0030]电压比较器I，其正输入端连接至第一电阻Rl和第二电阻R2之间，其负输入端连接至第三电阻R3和第四电阻R4之间；
[0031]第一电平转换器2，其输入端连接至电压比较器I的输出端，其第一 输出端Xl的电平与其输入端的电平一致，其第二输出端Yl的电平与其输入端的电平相反；
[0032]第二电平转换器3，其输入端连接至电压比较器I的输出端，其第一输出端X2的电平与其输入端的电平一致，其第二输出端Y2的电平与其输入端的电平相反；
[0033]第一 PMOS管Ml，其栅极与第一电平转换器I的第一输出端Xl连接，其源极连接至电压输出端Vout ；
[0034]第二 PMOS管M2，其栅极和漏极分别与第一 PMOS管Ml的栅极和漏极连接，其源极通过第一电容Cl接地；
[0035]第三PMOS管M3，其栅极与第一电平转换器2的第二输出端Yl连接，其漏极连接至电压输入端Vin，其源极与第二 PMOS管M2的源极相连至功率PMOS管100的基极；
[0036]第四PMOS管M4，其栅极与第二电平转换器3的第二输出端Y2连接，其源极与第一PMOS管Ml的源极连接；
[0037]第五PMOS管M5，其栅极和漏极分别与第四PMOS管M4的栅极和漏极连接，其源极通过第二电容C2接地；以及
[0038]第六PMOS管M6，其栅极与第二电平转换器3的第一输出端X2连接，其漏极与第三PMOS管M3的漏极连接，其源极与第五PMOS管M5的源极连接。
[0039]结合图7，本发明的工作原理如下:
[0040]当升压架构开始上电，而系统并未启动(即，使能信号Chip Enable = 0V)时，功率PMOS管100的第一级Va的电位大于第二极Vb的电位，此时电压比较器I输出高电平，第一电平转换器2的第一输出端Xl输出高电平，第二输出端I输出低电平，从而使第一、第二 PMOS管Ml、M2关断，第三PMOS管M3导通，同时，第二电平转换器3的第一输出端X2输出高电平，第二输出端Y2输出低电平，从而使第四、第五PMOS管M4、M5导通，第六PMOS管M6关断；由此可通过第三PMOS管M3的源极向功率PMOS管100的基极电位VPH充至等于输入电压Vin，即，使功率PMOS管100的第一极Va与基极同电位，此时，功率PMOS管100的第一极Va与第二极Vb之间的寄生二极管(图中未示)的方向为从电压输出端Vout至电压输入端Vin。至此，即可使此时的输出电压Vout为0，从而实现“真正关断”。
[0041]当升压架构上电一段时间后，系统需要有输出电压(S卩，使能信号ChipEnable ^ 0V)时，功率PMOS管100的第一级Va的电位小于第二极Vb的电位，此时电压比较器I输出低电平，第一电平转换器2的第一输出端Xl输出低电平，第二输出端Yl输出高电平，从而使第一、第二 PMOS管Ml、M2导通，第三PMOS管M3关断，同时，第二电平转换器3的第一输出端X2输出低电平，第二输出端Y2输出高电平，从而使第四、第五PMOS管M4、M5关断，第六PMOS管M6导通；由此可通过第三PMOS管M3的源极向功率PMOS管100的基极电位VPH充至等于输出电压Vout，即，使功率PMOS管100的第二极Vb与基极同电位，此时，功率PMOS管100的第一极Va与第二极Vb之间的寄生二极管(图中未示)的方向为从电压输入端Vin至电压输出端Vout。至此，即可使此时的输出电压Vout具有相应的电位(Vout = Vin-Rds (on) *1ut，其中，1ut 表示输出电流值)
[0042]以上所述的，仅为本发明的较佳实施例，并非用以限定本发明的范围，本发明的上述实施例还可以做出各种变化。即凡是依据本发明申请的权利要求书及说明书内容所作的简单、等效变化与修饰，皆落入本发明专利的权利要求保护范围。本发明未详尽描述的均为常规技术内容。
【主权项】
1.一种用于升压架构的基极电压控制电路，所述升压架构包括一功率PMOS管，其具有连接至电压输入端的第一极以及连接至电压输出端的第二极，其特征在于，所述电路包括: 电压比较器，其正输入端与所述功率PMOS管的第一极连接，其负输入端与所述功率PMOS管的第二极连接； 第一电平转换器，其输入端连接至所述电压比较器的输出端，其第一输出端的电平与其输入端的电平一致，其第二输出端的电平与其输入端的电平相反； 第二电平转换器，其输入端连接至所述电压比较器的输出端，其第一输出端的电平与其输入端的电平一致，其第二输出端的电平与其输入端的电平相反； 第一 PMOS管，其栅极与所述第一电平转换器的第一输出端连接，其源极连接至所述电压输出端； 第二 PMOS管，其栅极和漏极分别与所述第一 PMOS管的栅极和漏极连接，其源极接地； 第三PMOS管，其栅极与所述第一电平转换器的第二输出端连接，其漏极连接至所述电压输入端，其源极与所述第二 PMOS管的源极相连至所述功率PMOS管的基极； 第四PMOS管，其栅极与所述第二电平转换器的第二输出端连接，其源极与所述第一PMOS管的源极连接； 第五PMOS管，其栅极和漏极分别与所述第四PMOS管的栅极和漏极连接，其源极接地；以及 第六PMOS管，其栅极与所述第二电平转换器的第一输出端连接，其漏极与所述第三PMOS管的漏极连接，其源极与所述第五PMOS管的源极连接。2.根据权利要求1所述的用于升压架构的基极电压控制电路，其特征在于，所述电路还包括串联连接在所述功率PMOS管的第一极与地之间的第一电阻和第二电阻以及串联连接在所述功率PMOS管的第二极与地之间的第三电阻和第四电阻，所述电压比较器的正输入端连接至所述第一电阻和第二电阻之间，其负输入端连接至所述第三电阻和第四电阻之间。3.根据权利要求1或2所述的用于升压架构的基极电压控制电路，其特征在于，所述电路还包括连接在所述第二 PMOS管与地之间的第一电容，以及连接在所述第五PMOS管与地之间的第二电容。
【专利摘要】本发明涉及一种用于升压架构的基极电压控制电路，所述升压架构包括一功率PMOS管，其具有连接至电压输入端的第一极以及连接至电压输出端的第二极，所述电路包括：电压比较器，其正输入端与所述功率PMOS管的第一极连接，其负输入端与所述功率PMOS管的第二极连接；第一电平转换器；第二电平转换器；以及第一至第六PMOS管。本发明通过采用电压比较器判断升压架构中的功率PMOS管第一极和第二极的电位高低，并通过第一、第二电平转换器相应地控制第一至第六MOS管的开关状态，从而控制功率PMOS管的基极电位，通过使其在输入电压的不同状态下，选择性地与功率PMOS管的第一极或第二极同电位，进而控制功率PMOS管的第一极和第二极之间的寄生二极管的方向，以输出零电位。
【IPC分类】H02M1/08
【公开号】CN104901520
【申请号】CN201510359120
【发明人】罗立权, 罗杰, 薛经纬
【申请人】灿瑞半导体(上海)有限公司
【公开日】2015年9月9日
【申请日】2015年6月25日
最新回复(0)