一种开关电源功率管驱动的死区时间自适应控制电路及其方法
一种开关电源功率管驱动的死区时间自适应控制电路及其方法
【技术领域】
[0001] 本发明设及一种开关电源功率管驱动的死区时间自适应控制电路及其方法，可W 有效减少带有同步整流的开关电源变换器中因死区时间不合适造成的损耗，提高电源转换 效率。
【背景技术】
[0002] 相对于控制简单的非同步整流开关电源变换器而言，同步整流结构虽然控制信号 较为复杂，但可W显著提高转换效率，减小功率损耗，在越来越多效率要求较高的地方得到 了广泛应用。然而在同步整流结构开关电源变换器中，由于高端同步整流管与低端同步整 流管栅极控制信号的死区时间不匹配造成的能量损耗限制了其效率的提高。
[0003] 图1所示为典型的同步整流结构开关电源降压变换器。高端PM0S管Ml源端接输 入电压，低端同步整流NM0S管M2源端接地，Ml与M2漏极相连记为LX节点，并与电感L的 一端连接。电感L另一端与电容C一端相连，电容C的另一端接地，组成LC滤波网络。电 感L与电容C连接点为输出Vwt。PWM_P与PWM_N信号经死区控制电路和驱动级电路处理 后得到Ml栅极控制信号PG、M2栅极控制信号NG。
[0004] 为了避免PG和NG信号在上升和下降过程中出现功率管Ml、M2同时导通，从而产 生较大的能量损失，Ml和M2在切换导通的过程中需要有一定的死区时间。如图2所示，即 当Ml管关闭后经过T1时间M2管再开启，M2管关闭后经过T2时间Ml管再开启，避免Ml和 M2同时导通造成的输入到地的电流通路。上升死区时间T1定义为PG信号上升到电源电压 的50%到NG信号上升到电源电压的50%之间的延迟时间，下降死区时间T2定义为NG信 号下降到电源电压的50 %到PG信号下降到电源电压的50 %之间的延迟时间。
[0005] 死区时间过长或过短都会降低变换器的电源转换效率，WT1为例。如图3所示， 在Ml管和M2管同时关断时，电感电流经开关管的体二极管从地流入电感，导致LX点的电 压下降到负电平。如果死区时间过长，NM0S管M2的体二极管在T_dio期间开启，在体二极 管上一直存在电流和电压，造成能量的损耗，。特别是在重载时，能量损耗更大。如图4所 示，死区时间T1太小使得LX点电压未下降到零时低端NM0S管M2已经开启，LX点电压通 过M2快速放电，使得M2产生较大的正向导通电流；过短的死区时间甚至会造成Ml和M2同 时的不完全关闭，形成尖峰电流。
[0006] 定义最佳死区时间T为使LX点电压刚好放电至零时N管开启的死区时间。由于 最佳死区时间T将会随功率管尺寸和负载电流的变化而变化，为使变换器获得更高的转换 效率，死区时间应当随负载电流或者功率管尺寸的变化而变化。采用本发明自适应控制死 区时间，使得在任意功率管尺寸和负载情况下均可获得最佳死区时间，从而提高变换器的 转换效率。
【发明内容】
[0007] 本发明的目的是提供一种开关电源功率管驱动的死区时间自适应控制电路及其 方法，当负载、功率管尺寸、输出电压等因素发生变化时，可W自适应地对死区时间进行自 动调整，获得最佳死区时间，提高开关电源转换效率。
[0008] 为实现上述目的，本发明采用W下技术方案；一种开关电源功率管驱动的死区时 间自适应控制电路，包括高端同步整流PM0S管Ml、低端同步整流NM0S管M2和LC滤波网 络，PM0S管Ml的源极连接输入电压Vi。，PM0S管Ml的漏极与NM0S管M2的漏极W及电感L 的输入端连接在一起，连接点定义为LX点，电感L的输出端连接电容C的一端并作为开关 电源的输出端Vwt，电容C的另一端连接NM0S管M2的源极并接地，定义高端PM0S管的脉宽 调制信号为PWM_P，低端NM0S管的脉宽调制信号为PWM_N，PWM_P与PWM_N信号经死区电路 和驱动电路后，分别产生高端PM0S管Ml的栅极的控制信号PGW及低端NM0S管M2的栅极 的控制信号NG;其特征在于；
[0009] 死区时间自适应控制电路包括两路控制电路，PWM_P信号经过死区固定电路和反 相器链驱动电路后输出控制信号PG，PWM_N信号与经过对LX点电压进行采样的检测及采样 保持电路、误差比较电路、控制电流产生电路后的输出信号共同输入至死区产生及驱动电 路后输出控制信号NG;其中：
[0010] 死区固定电路包括两个反相器inv6和inv7、两输入或非口nor2、两输入与非口 nand2,NG信号经过反相器inv6输出,.VG信号再经反相器inv7后输出信号为NG2，NG2与 来自死区产生及驱动电路中反相器invl的输出信号NG1作为两输入或非口nor2的输入， 两输入或非口nor2的输出信号为PC，PC信号与PWM_P信号作为两输入与非口nand2的输 入，两输入与非口nand2输出PG0信号；
[0011] 反相器链驱动电路包括六个反相器inv8~invl3,它们的宽长比W自然底数e 为倍数逐级增加，反相器inv8的输入连接死区固定电路的输出信号PG0,依次经过反相器 inv8至invl3组成的反相器链，反相器invl3输出具有大驱动能力的栅极控制信号PG，其 中反相器inv8的输出为PG1信号，反相器inv9的输出为PG2信号；
[0012] 检测与采样保持电路包括采样NM0S管M4、充电开关PM0S管M3、两个采样开关 PM0S管M5 和M6W及S个采样电容C_sampleO、C_samplel和C_sample2,NM0S管M4 的源极 连接LX点，NM0S管M4的栅极接地，NM0S管M4的漏极与PM0S管M3的漏极、M5、M6的源极 W及采样电容C_sample0的一端连接在一起，PM0S管M3的源极连接充电电流源I_charge 的输出端，充电电流源Lcharge的输入端连接Vdd，PM0S管M3的栅极连接充电控制信号 Vthaw，PM0S管M5的漏极连接采样电容C_samplel的一端并作为检测与采样保持电路的 一个输出端输出电压信号V_decl;PM0S管M5的栅极连接采样控制信号V_samplel，PM0S 管M6的漏极连接采样电容C_sample2的一端并作为检测与采样保持电路的另一个输出端 输出电压信号V_dec2 ;PM0S管M6的栅极连接采样控制信号V_sample2 ;采样控制信号V_ samplel由低端同步整流NM0S管M2的栅极控制信号NG经延迟反相后和NG相与非后得到， 采样控制信号V_sample2由高端同步整流PM0S管Ml的栅控制信号PG经延迟后和PG信号 的反相信号经过与非口后得到，充电控制信号Vthaw则直接由采样控制信号V_samplel延 迟获得；
[0013] 误差比较电路采用典型的双输入单输出单级差分放大结构，包括NM0S管M7、M8、 M1UM12,PM0S管M9、M10和偏置电流源Is,NM0S管M7、M8作为差分输入管，NM0S管M7的 栅极为同相端连接检测与采样保持电路的电压输出信号V_dec2,NMOS管M8的栅极为反相 端连接检测与采样保持电路的电压输出信号V_decl，PM0S管M9的漏、栅极短接并与NM0S 管M7的漏极和PM0S管M10的栅极连接在一起，PM0S管M9的源极与PM0S管M10的源极W 及偏置电流源Is的输入端连接在一起并连接Vdd，PM0S管M10的漏极与NM0S管M8的漏极 连接并作为误差比较电路的输出端，输出控制电压Vcontrol;NM0S管M7的源极、NM0S管M8 的源极W及NM0S管M12的漏极连接在一起，NM0S管M12的源极接地，NM0S管M12的栅极连 接NM0S管Mil的漏、栅极化及偏置电流源Is的输出端，NM0S管Mil和M12的源极均接地；
[0014] 控制电流产生电路包括PM0S管M14、M15和NM0S管M13、M16、M17,NM0S管M13的 栅极连接误差比较电路输出的控制电压Vcontrol,NM0S管M13的漏极连接PM0S管M14的 栅、漏极，PM0S管M14的源极连接PM0S管M15的源极并连接Vdd，NM0S管M13的源极与NM0S 管M16、M17的源极连接在一起并接地，NM0S管M16的栅、漏极短接并连接PM0S管M15的漏 极和NM0S管M 17的栅极，NM0S管M17的漏极作为控制电流产生电路的输出端，输出控制电 流Icontrol;
[0015] 死区产生及控制电路包括NMOS管M18和PM0S管M19构成的反相器invO,两输入 或非口norl，两输入与非口nandl，五个反相器invl~inv5,它们的宽长比W自然底数e为 倍数逐级增加；控制电流产生电路输出的控制电流Icontrol作为放电电流源连接NMOS管 M18的源极，放电电流源Icontrol的另一端接地，NMOS管M18和PM0S管M19的栅极互连， 作为反相器invO的输入端连接反相器链驱动电路中反相器inv9输出的PG2信号，NMOS管 M18和PM0S管M19的漏极互连，作为反相器invO的输出端输出信号，瓦5信号和来自 反相器链驱动电路中反相器inv8输出的PG1信号经两输入或非口norl相或非输出NC信 号，NC信号再与PWM_N信号经两输入与非口nandl相与非后输出NG0信号，NG0信号依次经 过反相器invl~inv5输出具有大驱动能力的栅极控制信号NG;其中反相器invl的输出 信号为NG1，连接到死区固定电路中两输入或非口nor2的一个输入端，PM0S管M19的源极 连接Vdd。
[0016] 所说反相器链驱动电路中的六个反相器inv8~invl3，inv8宽长比最小，invl3 宽长比为inv8宽长比的e5。
[0017] 所说死区产生及控制电路中的五个反相器invl~inv5，invl宽长比最小，inv5 宽长比为invl宽长比的e4。
[001引上述开关电源功率管驱动的死区时间自适应控制电路的控制方法，其特征在于： 对上升死区时间T1和下降死区时间T2分别进行控制，其中上升死区时间T1定义为高端同 步整流PM0S管Ml栅极的控制信号PG上升到电源电压的50 %到低端同步整流NMOS管M2 栅极的控制信号NG上升到电源电压的50%之间的延迟时间，下降死区时间T2定义为低端 同步整流NMOS管M2栅极的控制信号NG下降到电源电压的50 %到高端同步整流PM0S管Ml 栅极的控制信号PG下降到电源电压的50%之间的延迟时间；下降死区时间T2采用固定死 区时间，而对上升死区时间T1，利用负反馈方式根据负载的大小进行自动调节；将开关电 源中的低端同步整流NMOS管M2体二级管导通信号作为采样电容C_sample0的放电信号， 利用V_samplel和V_sample2采样控制信号来分别采样低端同步整流NMOS管M2体二级管 导通前后的采样电容C_sample0上的电压值，并将该两个电压值信号分别接入误差比较器 的反相端和同相端进行比较，误差比较器的输出通过电压-电流转换成为控制电流信号， 用来调整死区产生及驱动电路中反相器invO的放电电流，从而改变上升死区时间，且电路 构成负反馈环路，不断自动调整直至前后采样电压值相等，即在高端同步整流PMOS管Ml关 闭后，待低端同步整流NMOS管M2体二极管刚好未导通、高端和低端两功率管节点电压降至 零时，低端同步整流NMOS管M2再开启，从而获得最佳的上升死区时间T1。
[0019] 本发明的优点及显著效果：
[0020] (1)本发明采用纯模拟控制，自适应响应速度快；独创性地使用两个采样信号经 比较器相比较的方法，稳态时两采样信号近似相等，即稳定在低端同步整流NMOS体二极管 刚好未导通、两功率管节点电压降至零的状态，精确度高。
[0021] (2)所有控制信号均由电路原有信号经逻辑变换得到，无需外加信号，结构简单， 易于实现。
[0022] (3)本发明通用性强，可方便嵌入各种控制方式的开关电源变换器电路中，也适用 于任何带有同步整流管的开关变换器。
【附图说明】
[0023] 图1为现有同步整流结构的开关电源降压变换器电路结构图；
[0024] 图2为图1的PG、NG信号W及死区时间的示意图，T1、T2为死区时间；
[00巧]图3为死区时间T1过长，导致低端同步整流管体二极管导通，节点LX处电压出现 一段时间的负值的波形图；
[002引图4为死区时间T1过短，使得LX电压未下降到零时低端同步整流管开启，LX点 电压通过整流管快速放电，节点LX处电压发生突变的波形图；
[0027] 图5为本发明电路的原理框图；
[0028] 图6为图5中检测与采样保持部分电路原理图；
[0029] 图7为图6中两个采样控制信号和充电控制信号产生的原理图；
[0030]图8为检测与采样保持电路的具体工作波形图；
[0031] 图9为图5中误差比较电路原理图；
[003引图10为图5中控制电流产生电路原理图；
[0033] 图11为图5中死区产生及驱动电路原理图；
[0034] 图12为图5中死区固定电路原理图；
[0035] 图13为图5中反相器链驱动电路原理图；
[003引图14为图5中死区时间T1产生电路及低端NMOS管栅极控制信号NG产生电路的 工作波形图；
[0037]图15为图5中死区时间T2产生电路及高端PM0S管栅极控制信号PG产生电路的 工作波形图。
【具体实施方式】
[003引图1所示为典型的同步整流结构开关电源降压变换器。高端PM0S管Ml源端接输 入电压，低端同步整流NMOS管M2源端接地，Ml与M2漏极相连记为LX节点，并与电感L的 一端连接。电感L另一端与地间接电容C一端相连，电容C的另一端接地，组成LC滤波网 络。电感L与电容C连接点为输出Vout。PWM_P与PWM_N信号经死区控制电路和驱动级电 路处理后得到Ml栅极控制信号PG、M2栅极控制信号NG。
[0039] 如图2所示，为Ml栅极控制信号PG和M2栅极控制信号NG的时序图。上升死区 时间T1定义为PG信号上升到电源电压的50%到NG信号上升到电源电压的50%之间的延 迟时间，下降死区时间T2定义为NG信号下降到电源电压的50%到PG信号下降到电源电压 的50%之间的延迟时间。
[0040] 图3所示为上升死区时间T1过长，导致低边同步整流管体二极管导通，体二极管 导通时间为T_dio,节点LX处电压在T_dio时间段出现负值。
[0041] 图4为所示为上升死区时间T1过短，使得LX电压未下降到零时低边同步整流管 已经开启，LX点电压通过整流管快速放电，节点LX处电压发生突变。
[0042] 本发明原理框图如图5所示。包括高端同步整流PM0S管Ml、低端同步整流NM0S 管M2和LC滤波网络，PM0S管Ml的源极连接输入电压Vi。，PM0S管Ml的漏极与NM0S管M2 的漏极W及电感L的输入端连接在一起，连接点定义为LX点，电感L的输出端连接电容C的 一端并作为开关电源的输出端V"ut，电容C的另一端连接NM0S管M2的源极并接地，定义高 端PM0S管的脉宽调制信号为PWM_P，低端NM0S管的脉宽调制信号为PWM_N，PWM_P与PWM_ N信号经死区电路和驱动电路后，分别产生高端PMOS管Ml的栅极的控制信号PGW及低端 NM0S管M2的栅极的控制信号NG。死区时间自适应控制电路包括两路控制电路，PWM_P信 号经过死区固定电路和反相器链驱动电路后输出控制信号PG，PWM_N信号与经过对LX点电 压进行采样的检测及采样保持电路、误差比较电路、控制电流产生电路后的输出信号共同 输入至死区产生及驱动电路后输出控制信号NG。
[0043] 如图6所示为检测与采样保持电路原理图。采样管M4源端连接在前述节点LX上， 栅极接地，漏极与充电开关M3的漏极相连并作为输出连接采样电容(：_33111口16〇,采样电容 C_sample0另一端接地；当LX出现负电压即M2体二极管导通时，M4导通，C_sample0放电。 充电开关M3源极接电流源，栅极接充电控制信号Vth"ge，Veh。^信号为低电平时，充电开关M3 开启，W固定充电电流I_charge和固定时间为C_sample0充电。C_sample0与M3漏极的 连接节点接采样开关M5和M6的源极，M5漏极连接接地采样电容C_samplel的另一端，同 样M6漏极连接采样电容C_sample2。M5和M6的栅极分别接采样控制信号V_samplel、V_ sample2,分别采样并保持C_sample0上死区T1结束后和死区T1到来前的电压值。
[0044] 图7所示为采样控制信号与充电控制信号的时序产生原理图。V_samplel由M2实 际栅驱动信号NG经延迟反相后和自身相与非得到；V_sample2由Ml栅极控制信号PG经延 迟后和原信号的反相信号经过与非口得到；Veh。^则直接由V_samplel信号延迟获得。
[004引图8所示为检测与采样保持电路的工作波形图。死区时间T1段内，LX降至零W下，M2体二极管导通，C_sample0放电；NG变为高电平M2导通后，LX恢复为0，放电结束，C_ sampleO保持，经V_samplel控制M5导通采样得到电压V_decl并保持；采样结束后，Vchiitge 控制M3导通为C_sample0充电，充电电流与充电时间每一周期均固定；待死区时间T2段 内，C_sample0可能因为LX降至零W下而放电，死区结束后C_sample0上电压保持为另一 定值，经V_sample2控制M6导通采样得到电压V_dec2并保持。由前述发明原理可知，本发 明通过后续电路自动反馈调节使得V_decl与V_dec2近似相等，该样就不存在T1时间内因 LX低于零而导致的C_sample0放电现象，即LX刚好降为零时M2导通，获得最佳死区时间。 将￥_(16(31与￥_(1602进行比较，目标是通过调节使得该两个电压相等，但不关注它们的绝对 数值。
[0046] 图9所示为误差比较电路原理图，采用典型的双输入单输出单级差分放大结构。 NM0S管M7、M8作为差分输入管，M7的栅极为同相端连接检测与采样保持电路的输出V_ dec2,M8的栅极为反相端连接检测与采样保持电路的输出V_decl。M7漏极接栅漏短接的 PM0S管M9作为负载，PM0S管M10与M9成镜像连接，完成双转单输出，M10漏极与M8漏极 连接作为输出节点，输出控制电压Vcontrol。NM0S管Mil栅漏短接并与偏置电流源Is连 接，M12与Mil组成NM0S电流镜，镜像流过Mil的电流，M12漏极同M7、M8源极接相连，从 而为差分放大电路提供偏置电流。误差比较电路将￥_(16〇2与￥_(16(31的差值放大输出为控 制信号，通过负反馈电路自动调节使其差值不断减小。
[0047] 图10所示为控制电流产生电路原理图。误差比较电路的输出控制电压Vcontrol 通过V-I转换电路转化控制电流Icontrol，Icontrol作为反相器的放电电流，控制延迟时 间。NM0S管M13栅极接Vcontrol，将控制电压转化为电流I_M13 ;M13源极接地，漏极接栅 漏短接的PM0S管M14作为负载。PM0S管M15与M14构成PM0S电流镜结构，同时栅漏短接 的PM0S管M16作为负载与M15漏极连接；NM0S管M17与M16构成NM0S电流镜，M17漏电流 作为控制电流Icontrol。
[0048] 图11所示为死区产生及驱动电路原理图。M18与M19构成CMOS反相器invO， Icontrol连接M18源极作为反相器放电电流。反相器invO输入为PG2,改变Icontrol可 W改变invO输出的下降时间，在后级逻辑转换电平固定的情况下，可W改变输出脉宽；反 相器invO的输出和PG2经两输入或非口norl相或非输出NC，NC再与低端NM0S管的脉宽 调制信号PWM_N经两输入与非口nandl相与非得NG0 ;NC信号相当于与非口nandl的开关， 只有NC输出为高电平时，与非口nandl的输出NG0才能跟随PWM_N变化而变化。如图13所 示，PG1由反相器链驱动电路（虚框2)中的反相器inv8输出产生，PG2由反相器inv9输出 产生。NC信号由PG1、PG2经逻辑变换得到，PG变为高电平后NG才有可能变为高电平，从而 保证高端PM0S管Ml关断后低端NM0S管M2才有可能开启。NG0再通过反相器链（图11中 虚框1)获得具有较大驱动能力的栅信号NG。反相器链（虚框1)包括五个反相器invl~ inv5,它们的宽长比We为倍数逐级增加，invl宽长比最小，inv5宽长比为invl宽长比的 e4。NG0经过invl~inv5组成的反相器链，输出得到具有大驱动能力的栅极控制信号NG。 NG1为反相器invl的输出信号。
[0049]NG0及NG产生波形图如图14所示，波形图同时考虑了反相器链（图11中虚框1) 导致的延迟。由波形可知得到死区时间T1，并且T1可随Icontrol增大而减小，而T2大小 不随Icontrol变化而变化。
[0050] 上述描述了产生NG信号的【具体实施方式】，而PG信号由高端PM0S管的脉宽调制信 号PWM_P信号经过死区固定电路和反相器链驱动电路后得到。
[0051] 死区固定电路如图12所示，包括两个反相器inv6和inv7、两输入或非口nor2、 两输入与非口nand2,NG信号经过两级反相器inv6、inv7后输出信号为NG2,NG2与反相器 invl的输出信号NG1作为两输入或非口nor2的输入，nor2输出信号为PC，PC与PWM_P经 过两输入与非口nand2输出PG0。PC信号相当于与非口nand2的开关，只有PC输出为高电 平时，与非口nand2的输出PG0才能跟随PWM_P变化而变化。同时PC由NM0S驱动信号NG 经逻辑变换得到，NG变为低电平后PG才有可能变为低电平，从而保证低端NM0S管M2关断 后高端PMOS管Ml才有可能开启。
[0052] 反相器链驱动电路如图13所示，包括六个反相器inv8~invl3,它们的宽长比W e为倍数逐次增加，inv8宽长比最小，invl3宽长比为inv8宽长比的e5。PG0经过inv8至invl3组成的反相器链，输出得到具有大驱动能力的栅极控制信号PG。PG1、PG2分别为反 相器inv8、inv9的输出信号。
[005引 PG0与PG产生波形图如图15所示，并考虑了反向器链（图13中虚框。的延时。 由波形可知得到固定的死区时间T2。
[0054] 本发明采用对上升死区时间T1和下降死区时间T2分别进行控制的方法，因T2受 负载电流和功率管尺寸影响不大而固定其死区时间，只利用负反馈方式自动调节T1进行 自适应死区优化。将低端同步整流NM0S管体二级管导通信号作为采样电容放电信号，采用 适当的时序来分别采样低端同步整流NM0S体二级管导通前后的采样电容上的电压值，将 该两个信号分别接入比较器的同相端和反相端进行比较，比较器的输出通过V-I转换单元 转换成控制电流信号，用来死区产生及驱动电路中反相器的放电电流，从而改变上升死区 时间，不断自动调整直至前后采样电压值近似相等，即在PM0S管关闭后，待NM0S体二极管 刚好未导通、两功率管节点电压降至零时，NM0S管再开启，从而获得最佳死区时间；最后通 过反相器链输出具有较大驱动能力的栅极驱动信号。
[0055] 本专利的特点及内容已揭示如上，然而本领域的技术人员可能基于本发明的说明 而做种种不背离发明精神的替换及修改。因此，本发明的保护范围应不局限于上述的实施 方案，而应包含各种不背离本发明的替换和修改，并为权利要求书所涵盖。
【主权项】
1. 一种开关电源功率管驱动的死区时间自适应控制电路，包括高端同步整流PMOS管 M1、低端同步整流NMOS管M2和LC滤波网络，PMOS管Ml的源极连接输入电压Vin，PMOS管 Ml的漏极与NMOS管M2的漏极以及电感L的输入端连接在一起，连接点定义为LX点，电感 L的输出端连接电容C的一端并作为开关电源的输出端Vtjut，电容C的另一端连接NMOS管 M2的源极并接地，定义高端PMOS管的脉宽调制信号为PWM_P，低端NMOS管的脉宽调制信号 为PWM_N，PWM_P与PWM_N信号经死区电路和驱动电路后，分别产生高端PMOS管Ml的栅极 的控制信号PG以及低端NMOS管M2的栅极的控制信号NG ;其特征在于： 死区时间自适应控制电路包括两路控制电路，PWM_P信号经过死区固定电路和反相器 链驱动电路后输 出控制信号PG，PWM_N信号与经过对LX点电压进行采样的检测及采样保持 电路、误差比较电路、控制电流产生电路后的输出信号共同输入至死区产生及驱动电路后 输出控制信号NG ;其中： 死区固定电路包括两个反相器inv6和inv7、两输入或非门nor2、两输入与非门nand2， NG信号经过反相器inv6输出λ/(7信号再经反相器inv7后输出信号为NG2，NG2与来自死区 产生及驱动电路中反相器irwl的输出信号NGl作为两输入或非门nor2的输入，两输入或 非门nor2的输出信号为PC，PC信号与PWM_P信号作为两输入与非门nand2的输入，两输入 与非门nand2输出PGO信号； 反相器链驱动电路包括六个反相器inv8~invl3,它们的宽长比以自然底数e为倍数 逐级增加，反相器inv8的输入连接死区固定电路的输出信号PG0,依次经过反相器inv8至 invl3组成的反相器链，反相器invl3输出具有大驱动能力的栅极控制信号PG，其中反相器 inv8的输出为PGl信号，反相器inv9的输出为PG2信号； 检测与采样保持电路包括采样NMOS管M4、充电开关PMOS管M3、两个采样开关PMOS管 M5和M6以及三个采样电容C_sampleO、C_samplel和C_sample2，NM0S管M4的源极连接LX 点，NMOS管M4的栅极接地，NMOS管M4的漏极与PMOS管M3的漏极、M5、M6的源极以及采样 电容C_sample0的一端连接在一起，PMOS管M3的源极连接充电电流源I_charge的输出端， 充电电流源I_charge的输入端连接Vdd，PMOS管M3的栅极连接充电控制信号Vdmge, PMOS 管M5的漏极连接米样电容C_samplel的一端并作为检测与米样保持电路的一个输出端输 出电压信号V_decl ;PM0S管M5的栅极连接采样控制信号V_samplel，PMOS管M6的漏极连 接采样电容C_sample2的一端并作为检测与采样保持电路的另一个输出端输出电压信号 V_dec2 ;PM0S管M6的栅极连接采样控制信号V_sample2 ;采样控制信号V_samplel由低端 同步整流NMOS管M2的栅极控制信号NG经延迟反相后和NG相与非后得到，采样控制信号 V_sample2由高端同步整流PMOS管Ml的栅控制信号PG经延迟后和PG信号的反相信号经 过与非门后得到，充电控制信号Vdmge则直接由采样控制信号V_samplel延迟获得； 误差比较电路采用典型的双输入单输出单级差分放大结构，包括NMOS管M7、M8、Mll、 M12, PMOS管M9、MlO和偏置电流源Is，NMOS管M7、M8作为差分输入管，NMOS管M7的栅极 为同相端连接检测与采样保持电路的电压输出信号V_dec2, NMOS管M8的栅极为反相端连 接检测与采样保持电路的电压输出信号V_decl，PM0S管M9的漏、栅极短接并与NMOS管M7 的漏极和PMOS管MlO的栅极连接在一起，PMOS管M9的源极与PMOS管MlO的源极以及偏 置电流源Is的输入端连接在一起并连接Vdd，PMOS管MlO的漏极与NMOS管M8的漏极连接 并作为误差比较电路的输出端，输出控制电压Vcontrol ;NMOS管M7的源极、NMOS管M8的 源极以及NMOS管M12的漏极连接在一起，NMOS管M12的源极接地，NMOS管M12的栅极连接 NMOS管Mll的漏、栅极以及偏置电流源Is的输出端，NMOS管Mll和M12的源极均接地； 控制电流产生电路包括PMOS管M14、M15和NMOS管M13、M16、M17, NMOS管M13的栅极 连接误差比较电路输出的控制电压Vcontrol，NMOS管M13的漏极连接PMOS管M14的栅、漏 极，PMOS管M14的源极连接PMOS管M15的源极并连接Vdd，NMOS管M13的源极与NMOS管 M16、M17的源极连接在一起并接地，NMOS管M16的栅、漏极短接并连接PMOS管M15的漏极 和NMOS管M17的栅极，NMOS管M17的漏极作为控制电流产生电路的输出端，输出控制电流 Icontrol ； 死区产生及控制电路包括NMOS管M18和PMOS管M19构成的反相器invO,两输入或非 门norl，两输入与非门nandl，五个反相器invl~inv5,它们的宽长比以自然底数e为倍数 逐级增加；控制电流产生电路输出的控制电流Icontrol作为放电电流源连接NMOS管M18 的源极，放电电流源Icontrol的另一端接地，NMOS管M18和PMOS管M19的栅极互连，作为 反相器invO的输入端连接反相器链驱动电路中反相器inv9输出的PG2信号，NMOS管M18 和PMOS管M19的漏极互连，作为反相器invO的输出端输出./>(72信号，PC72信号和来自反 相器链驱动电路中反相器inv8输出的PGl信号经两输入或非门norl相或非输出NC信号， NC信号再与PWM_N信号经两输入与非门nandl相与非后输出NGO信号，NGO信号依次经过 反相器invl~inv5输出具有大驱动能力的栅极控制信号NG ;其中反相器invl的输出信 号为NG1，连接到死区固定电路中两输入或非门nor2的一个输入端，PMOS管M19的源极连 接 VdcL2. 根据权利要求1所述的开关电源功率管驱动的死区时间自适应控制电路，其特征在 于：所说反相器链驱动电路中的六个反相器inv8~invl3, inv8宽长比最小，invl3宽长比 为inv8宽长比的e5。3. 根据权利要求1所述的开关电源功率管驱动的死区时间自适应控制电路，其特征在 于：所说死区产生及控制电路中的五个反相器invl~inv5, invl宽长比最小，inv5宽长比 为invl宽长比的e4。4. 根据权利要求1所述的开关电源功率管驱动的死区时间自适应控制电路的控制方 法，其特征在于：对上升死区时间Tl和下降死区时间T2分别进行控制，其中上升死区时间 Tl定义为高端同步整流PMOS管Ml栅极的控制信号PG上升到电源电压的50%到低端同 步整流NMOS管M2栅极的控制信号NG上升到电源电压的50%之间的延迟时间，下降死区 时间T2定义为低端同步整流NMOS管M2栅极的控制信号NG下降到电源电压的50%到高 端同步整流PMOS管Ml栅极的控制信号PG下降到电源电压的50%之间的延迟时间；下降 死区时间T2采用固定死区时间，而对上升死区时间T1，利用负反馈方式根据负载的大小进 行自动调节；将开关电源中的低端同步整流NMOS管M2体二级管导通信号作为采样电容C_ sampleO的放电信号，利用V_samplel和V_sample2采样控制信号来分别采样低端同步整 流NMOS管M2体二级管导通前后的采样电容C_sampleO上的电压值，并将这两个电压值信 号分别接入误差比较器的反相端和同相端进行比较，误差比较器的输出通过电压-电流转 换成为控制电流信号，用来调整死区产生及驱动电路中反相器invO的放电电流，从而改变 上升死区时间，且电路构成负反馈环路，不断自动调整直至前后采样电压值相等，即在高端 同步整流PMOS管Ml关闭后，待低端同步整流NMOS管M2体二极管刚好未导通、高端和低端 两功率管节点电压降至零时，低端同步整流NMOS管M2再开启，从而获得最佳的上升死区时 间T1。
【专利摘要】一种开关电源功率管驱动的死区时间自适应控制电路，PWM_P信号经过死区固定电路和反相器链驱动电路后输出控制信号PG，PWM_N信号与经过对LX点电压进行采样的检测及采样保持电路、误差比较电路、控制电流产生电路后的输出信号共同输入至死区产生及驱动电路后输出控制信号NG。本发明采用对上升死区时间T1和下降死区时间T2分别进行控制的方法，因T2受负载电流和功率管尺寸影响不大而固定其死区时间，只利用负反馈方式自动调节T1进行自适应死区优化，从而获得最佳死区时间。
【IPC分类】H02M3/158
【公开号】CN104901541
【申请号】CN201510297612
【发明人】徐申, 徐媛媛, 肖哲飞, 张力文, 孙伟锋, 陆生礼, 时龙兴
【申请人】东南大学
【公开日】2015年9月9日
【申请日】2015年6月3日
【技术领域】
[0001] 本发明设及一种开关电源功率管驱动的死区时间自适应控制电路及其方法，可W 有效减少带有同步整流的开关电源变换器中因死区时间不合适造成的损耗，提高电源转换 效率。
【背景技术】
[0002] 相对于控制简单的非同步整流开关电源变换器而言，同步整流结构虽然控制信号 较为复杂，但可W显著提高转换效率，减小功率损耗，在越来越多效率要求较高的地方得到 了广泛应用。然而在同步整流结构开关电源变换器中，由于高端同步整流管与低端同步整 流管栅极控制信号的死区时间不匹配造成的能量损耗限制了其效率的提高。
[0003] 图1所示为典型的同步整流结构开关电源降压变换器。高端PM0S管Ml源端接输 入电压，低端同步整流NM0S管M2源端接地，Ml与M2漏极相连记为LX节点，并与电感L的 一端连接。电感L另一端与电容C一端相连，电容C的另一端接地，组成LC滤波网络。电 感L与电容C连接点为输出Vwt。PWM_P与PWM_N信号经死区控制电路和驱动级电路处理 后得到Ml栅极控制信号PG、M2栅极控制信号NG。
[0004] 为了避免PG和NG信号在上升和下降过程中出现功率管Ml、M2同时导通，从而产 生较大的能量损失，Ml和M2在切换导通的过程中需要有一定的死区时间。如图2所示，即 当Ml管关闭后经过T1时间M2管再开启，M2管关闭后经过T2时间Ml管再开启，避免Ml和 M2同时导通造成的输入到地的电流通路。上升死区时间T1定义为PG信号上升到电源电压 的50%到NG信号上升到电源电压的50%之间的延迟时间，下降死区时间T2定义为NG信 号下降到电源电压的50 %到PG信号下降到电源电压的50 %之间的延迟时间。
[0005] 死区时间过长或过短都会降低变换器的电源转换效率，WT1为例。如图3所示， 在Ml管和M2管同时关断时，电感电流经开关管的体二极管从地流入电感，导致LX点的电 压下降到负电平。如果死区时间过长，NM0S管M2的体二极管在T_dio期间开启，在体二极 管上一直存在电流和电压，造成能量的损耗，。特别是在重载时，能量损耗更大。如图4所 示，死区时间T1太小使得LX点电压未下降到零时低端NM0S管M2已经开启，LX点电压通 过M2快速放电，使得M2产生较大的正向导通电流；过短的死区时间甚至会造成Ml和M2同 时的不完全关闭，形成尖峰电流。
[0006] 定义最佳死区时间T为使LX点电压刚好放电至零时N管开启的死区时间。由于 最佳死区时间T将会随功率管尺寸和负载电流的变化而变化，为使变换器获得更高的转换 效率，死区时间应当随负载电流或者功率管尺寸的变化而变化。采用本发明自适应控制死 区时间，使得在任意功率管尺寸和负载情况下均可获得最佳死区时间，从而提高变换器的 转换效率。
【发明内容】
[0007] 本发明的目的是提供一种开关电源功率管驱动的死区时间自适应控制电路及其 方法，当负载、功率管尺寸、输出电压等因素发生变化时，可W自适应地对死区时间进行自 动调整，获得最佳死区时间，提高开关电源转换效率。
[0008] 为实现上述目的，本发明采用W下技术方案；一种开关电源功率管驱动的死区时 间自适应控制电路，包括高端同步整流PM0S管Ml、低端同步整流NM0S管M2和LC滤波网 络，PM0S管Ml的源极连接输入电压Vi。，PM0S管Ml的漏极与NM0S管M2的漏极W及电感L 的输入端连接在一起，连接点定义为LX点，电感L的输出端连接电容C的一端并作为开关 电源的输出端Vwt，电容C的另一端连接NM0S管M2的源极并接地，定义高端PM0S管的脉宽 调制信号为PWM_P，低端NM0S管的脉宽调制信号为PWM_N，PWM_P与PWM_N信号经死区电路 和驱动电路后，分别产生高端PM0S管Ml的栅极的控制信号PGW及低端NM0S管M2的栅极 的控制信号NG;其特征在于；
[0009] 死区时间自适应控制电路包括两路控制电路，PWM_P信号经过死区固定电路和反 相器链驱动电路后输出控制信号PG，PWM_N信号与经过对LX点电压进行采样的检测及采样 保持电路、误差比较电路、控制电流产生电路后的输出信号共同输入至死区产生及驱动电 路后输出控制信号NG;其中：
[0010] 死区固定电路包括两个反相器inv6和inv7、两输入或非口nor2、两输入与非口 nand2,NG信号经过反相器inv6输出,.VG信号再经反相器inv7后输出信号为NG2，NG2与 来自死区产生及驱动电路中反相器invl的输出信号NG1作为两输入或非口nor2的输入， 两输入或非口nor2的输出信号为PC，PC信号与PWM_P信号作为两输入与非口nand2的输 入，两输入与非口nand2输出PG0信号；
[0011] 反相器链驱动电路包括六个反相器inv8~invl3,它们的宽长比W自然底数e 为倍数逐级增加，反相器inv8的输入连接死区固定电路的输出信号PG0,依次经过反相器 inv8至invl3组成的反相器链，反相器invl3输出具有大驱动能力的栅极控制信号PG，其 中反相器inv8的输出为PG1信号，反相器inv9的输出为PG2信号；
[0012] 检测与采样保持电路包括采样NM0S管M4、充电开关PM0S管M3、两个采样开关 PM0S管M5 和M6W及S个采样电容C_sampleO、C_samplel和C_sample2,NM0S管M4 的源极 连接LX点，NM0S管M4的栅极接地，NM0S管M4的漏极与PM0S管M3的漏极、M5、M6的源极 W及采样电容C_sample0的一端连接在一起，PM0S管M3的源极连接充电电流源I_charge 的输出端，充电电流源Lcharge的输入端连接Vdd，PM0S管M3的栅极连接充电控制信号 Vthaw，PM0S管M5的漏极连接采样电容C_samplel的一端并作为检测与采样保持电路的 一个输出端输出电压信号V_decl;PM0S管M5的栅极连接采样控制信号V_samplel，PM0S 管M6的漏极连接采样电容C_sample2的一端并作为检测与采样保持电路的另一个输出端 输出电压信号V_dec2 ;PM0S管M6的栅极连接采样控制信号V_sample2 ;采样控制信号V_ samplel由低端同步整流NM0S管M2的栅极控制信号NG经延迟反相后和NG相与非后得到， 采样控制信号V_sample2由高端同步整流PM0S管Ml的栅控制信号PG经延迟后和PG信号 的反相信号经过与非口后得到，充电控制信号Vthaw则直接由采样控制信号V_samplel延 迟获得；
[0013] 误差比较电路采用典型的双输入单输出单级差分放大结构，包括NM0S管M7、M8、 M1UM12,PM0S管M9、M10和偏置电流源Is,NM0S管M7、M8作为差分输入管，NM0S管M7的 栅极为同相端连接检测与采样保持电路的电压输出信号V_dec2,NMOS管M8的栅极为反相 端连接检测与采样保持电路的电压输出信号V_decl，PM0S管M9的漏、栅极短接并与NM0S 管M7的漏极和PM0S管M10的栅极连接在一起，PM0S管M9的源极与PM0S管M10的源极W 及偏置电流源Is的输入端连接在一起并连接Vdd，PM0S管M10的漏极与NM0S管M8的漏极 连接并作为误差比较电路的输出端，输出控制电压Vcontrol;NM0S管M7的源极、NM0S管M8 的源极W及NM0S管M12的漏极连接在一起，NM0S管M12的源极接地，NM0S管M12的栅极连 接NM0S管Mil的漏、栅极化及偏置电流源Is的输出端，NM0S管Mil和M12的源极均接地；
[0014] 控制电流产生电路包括PM0S管M14、M15和NM0S管M13、M16、M17,NM0S管M13的 栅极连接误差比较电路输出的控制电压Vcontrol,NM0S管M13的漏极连接PM0S管M14的 栅、漏极，PM0S管M14的源极连接PM0S管M15的源极并连接Vdd，NM0S管M13的源极与NM0S 管M16、M17的源极连接在一起并接地，NM0S管M16的栅、漏极短接并连接PM0S管M15的漏 极和NM0S管M 17的栅极，NM0S管M17的漏极作为控制电流产生电路的输出端，输出控制电 流Icontrol;
[0015] 死区产生及控制电路包括NMOS管M18和PM0S管M19构成的反相器invO,两输入 或非口norl，两输入与非口nandl，五个反相器invl~inv5,它们的宽长比W自然底数e为 倍数逐级增加；控制电流产生电路输出的控制电流Icontrol作为放电电流源连接NMOS管 M18的源极，放电电流源Icontrol的另一端接地，NMOS管M18和PM0S管M19的栅极互连， 作为反相器invO的输入端连接反相器链驱动电路中反相器inv9输出的PG2信号，NMOS管 M18和PM0S管M19的漏极互连，作为反相器invO的输出端输出信号，瓦5信号和来自 反相器链驱动电路中反相器inv8输出的PG1信号经两输入或非口norl相或非输出NC信 号，NC信号再与PWM_N信号经两输入与非口nandl相与非后输出NG0信号，NG0信号依次经 过反相器invl~inv5输出具有大驱动能力的栅极控制信号NG;其中反相器invl的输出 信号为NG1，连接到死区固定电路中两输入或非口nor2的一个输入端，PM0S管M19的源极 连接Vdd。
[0016] 所说反相器链驱动电路中的六个反相器inv8~invl3，inv8宽长比最小，invl3 宽长比为inv8宽长比的e5。
[0017] 所说死区产生及控制电路中的五个反相器invl~inv5，invl宽长比最小，inv5 宽长比为invl宽长比的e4。
[001引上述开关电源功率管驱动的死区时间自适应控制电路的控制方法，其特征在于： 对上升死区时间T1和下降死区时间T2分别进行控制，其中上升死区时间T1定义为高端同 步整流PM0S管Ml栅极的控制信号PG上升到电源电压的50 %到低端同步整流NMOS管M2 栅极的控制信号NG上升到电源电压的50%之间的延迟时间，下降死区时间T2定义为低端 同步整流NMOS管M2栅极的控制信号NG下降到电源电压的50 %到高端同步整流PM0S管Ml 栅极的控制信号PG下降到电源电压的50%之间的延迟时间；下降死区时间T2采用固定死 区时间，而对上升死区时间T1，利用负反馈方式根据负载的大小进行自动调节；将开关电 源中的低端同步整流NMOS管M2体二级管导通信号作为采样电容C_sample0的放电信号， 利用V_samplel和V_sample2采样控制信号来分别采样低端同步整流NMOS管M2体二级管 导通前后的采样电容C_sample0上的电压值，并将该两个电压值信号分别接入误差比较器 的反相端和同相端进行比较，误差比较器的输出通过电压-电流转换成为控制电流信号， 用来调整死区产生及驱动电路中反相器invO的放电电流，从而改变上升死区时间，且电路 构成负反馈环路，不断自动调整直至前后采样电压值相等，即在高端同步整流PMOS管Ml关 闭后，待低端同步整流NMOS管M2体二极管刚好未导通、高端和低端两功率管节点电压降至 零时，低端同步整流NMOS管M2再开启，从而获得最佳的上升死区时间T1。
[0019] 本发明的优点及显著效果：
[0020] (1)本发明采用纯模拟控制，自适应响应速度快；独创性地使用两个采样信号经 比较器相比较的方法，稳态时两采样信号近似相等，即稳定在低端同步整流NMOS体二极管 刚好未导通、两功率管节点电压降至零的状态，精确度高。
[0021] (2)所有控制信号均由电路原有信号经逻辑变换得到，无需外加信号，结构简单， 易于实现。
[0022] (3)本发明通用性强，可方便嵌入各种控制方式的开关电源变换器电路中，也适用 于任何带有同步整流管的开关变换器。
【附图说明】
[0023] 图1为现有同步整流结构的开关电源降压变换器电路结构图；
[0024] 图2为图1的PG、NG信号W及死区时间的示意图，T1、T2为死区时间；
[00巧]图3为死区时间T1过长，导致低端同步整流管体二极管导通，节点LX处电压出现 一段时间的负值的波形图；
[002引图4为死区时间T1过短，使得LX电压未下降到零时低端同步整流管开启，LX点 电压通过整流管快速放电，节点LX处电压发生突变的波形图；
[0027] 图5为本发明电路的原理框图；
[0028] 图6为图5中检测与采样保持部分电路原理图；
[0029] 图7为图6中两个采样控制信号和充电控制信号产生的原理图；
[0030]图8为检测与采样保持电路的具体工作波形图；
[0031] 图9为图5中误差比较电路原理图；
[003引图10为图5中控制电流产生电路原理图；
[0033] 图11为图5中死区产生及驱动电路原理图；
[0034] 图12为图5中死区固定电路原理图；
[0035] 图13为图5中反相器链驱动电路原理图；
[003引图14为图5中死区时间T1产生电路及低端NMOS管栅极控制信号NG产生电路的 工作波形图；
[0037]图15为图5中死区时间T2产生电路及高端PM0S管栅极控制信号PG产生电路的 工作波形图。
【具体实施方式】
[003引图1所示为典型的同步整流结构开关电源降压变换器。高端PM0S管Ml源端接输 入电压，低端同步整流NMOS管M2源端接地，Ml与M2漏极相连记为LX节点，并与电感L的 一端连接。电感L另一端与地间接电容C一端相连，电容C的另一端接地，组成LC滤波网 络。电感L与电容C连接点为输出Vout。PWM_P与PWM_N信号经死区控制电路和驱动级电 路处理后得到Ml栅极控制信号PG、M2栅极控制信号NG。
[0039] 如图2所示，为Ml栅极控制信号PG和M2栅极控制信号NG的时序图。上升死区 时间T1定义为PG信号上升到电源电压的50%到NG信号上升到电源电压的50%之间的延 迟时间，下降死区时间T2定义为NG信号下降到电源电压的50%到PG信号下降到电源电压 的50%之间的延迟时间。
[0040] 图3所示为上升死区时间T1过长，导致低边同步整流管体二极管导通，体二极管 导通时间为T_dio,节点LX处电压在T_dio时间段出现负值。
[0041] 图4为所示为上升死区时间T1过短，使得LX电压未下降到零时低边同步整流管 已经开启，LX点电压通过整流管快速放电，节点LX处电压发生突变。
[0042] 本发明原理框图如图5所示。包括高端同步整流PM0S管Ml、低端同步整流NM0S 管M2和LC滤波网络，PM0S管Ml的源极连接输入电压Vi。，PM0S管Ml的漏极与NM0S管M2 的漏极W及电感L的输入端连接在一起，连接点定义为LX点，电感L的输出端连接电容C的 一端并作为开关电源的输出端V"ut，电容C的另一端连接NM0S管M2的源极并接地，定义高 端PM0S管的脉宽调制信号为PWM_P，低端NM0S管的脉宽调制信号为PWM_N，PWM_P与PWM_ N信号经死区电路和驱动电路后，分别产生高端PMOS管Ml的栅极的控制信号PGW及低端 NM0S管M2的栅极的控制信号NG。死区时间自适应控制电路包括两路控制电路，PWM_P信 号经过死区固定电路和反相器链驱动电路后输出控制信号PG，PWM_N信号与经过对LX点电 压进行采样的检测及采样保持电路、误差比较电路、控制电流产生电路后的输出信号共同 输入至死区产生及驱动电路后输出控制信号NG。
[0043] 如图6所示为检测与采样保持电路原理图。采样管M4源端连接在前述节点LX上， 栅极接地，漏极与充电开关M3的漏极相连并作为输出连接采样电容(：_33111口16〇,采样电容 C_sample0另一端接地；当LX出现负电压即M2体二极管导通时，M4导通，C_sample0放电。 充电开关M3源极接电流源，栅极接充电控制信号Vth"ge，Veh。^信号为低电平时，充电开关M3 开启，W固定充电电流I_charge和固定时间为C_sample0充电。C_sample0与M3漏极的 连接节点接采样开关M5和M6的源极，M5漏极连接接地采样电容C_samplel的另一端，同 样M6漏极连接采样电容C_sample2。M5和M6的栅极分别接采样控制信号V_samplel、V_ sample2,分别采样并保持C_sample0上死区T1结束后和死区T1到来前的电压值。
[0044] 图7所示为采样控制信号与充电控制信号的时序产生原理图。V_samplel由M2实 际栅驱动信号NG经延迟反相后和自身相与非得到；V_sample2由Ml栅极控制信号PG经延 迟后和原信号的反相信号经过与非口得到；Veh。^则直接由V_samplel信号延迟获得。
[004引图8所示为检测与采样保持电路的工作波形图。死区时间T1段内，LX降至零W下，M2体二极管导通，C_sample0放电；NG变为高电平M2导通后，LX恢复为0，放电结束，C_ sampleO保持，经V_samplel控制M5导通采样得到电压V_decl并保持；采样结束后，Vchiitge 控制M3导通为C_sample0充电，充电电流与充电时间每一周期均固定；待死区时间T2段 内，C_sample0可能因为LX降至零W下而放电，死区结束后C_sample0上电压保持为另一 定值，经V_sample2控制M6导通采样得到电压V_dec2并保持。由前述发明原理可知，本发 明通过后续电路自动反馈调节使得V_decl与V_dec2近似相等，该样就不存在T1时间内因 LX低于零而导致的C_sample0放电现象，即LX刚好降为零时M2导通，获得最佳死区时间。 将￥_(16(31与￥_(1602进行比较，目标是通过调节使得该两个电压相等，但不关注它们的绝对 数值。
[0046] 图9所示为误差比较电路原理图，采用典型的双输入单输出单级差分放大结构。 NM0S管M7、M8作为差分输入管，M7的栅极为同相端连接检测与采样保持电路的输出V_ dec2,M8的栅极为反相端连接检测与采样保持电路的输出V_decl。M7漏极接栅漏短接的 PM0S管M9作为负载，PM0S管M10与M9成镜像连接，完成双转单输出，M10漏极与M8漏极 连接作为输出节点，输出控制电压Vcontrol。NM0S管Mil栅漏短接并与偏置电流源Is连 接，M12与Mil组成NM0S电流镜，镜像流过Mil的电流，M12漏极同M7、M8源极接相连，从 而为差分放大电路提供偏置电流。误差比较电路将￥_(16〇2与￥_(16(31的差值放大输出为控 制信号，通过负反馈电路自动调节使其差值不断减小。
[0047] 图10所示为控制电流产生电路原理图。误差比较电路的输出控制电压Vcontrol 通过V-I转换电路转化控制电流Icontrol，Icontrol作为反相器的放电电流，控制延迟时 间。NM0S管M13栅极接Vcontrol，将控制电压转化为电流I_M13 ;M13源极接地，漏极接栅 漏短接的PM0S管M14作为负载。PM0S管M15与M14构成PM0S电流镜结构，同时栅漏短接 的PM0S管M16作为负载与M15漏极连接；NM0S管M17与M16构成NM0S电流镜，M17漏电流 作为控制电流Icontrol。
[0048] 图11所示为死区产生及驱动电路原理图。M18与M19构成CMOS反相器invO， Icontrol连接M18源极作为反相器放电电流。反相器invO输入为PG2,改变Icontrol可 W改变invO输出的下降时间，在后级逻辑转换电平固定的情况下，可W改变输出脉宽；反 相器invO的输出和PG2经两输入或非口norl相或非输出NC，NC再与低端NM0S管的脉宽 调制信号PWM_N经两输入与非口nandl相与非得NG0 ;NC信号相当于与非口nandl的开关， 只有NC输出为高电平时，与非口nandl的输出NG0才能跟随PWM_N变化而变化。如图13所 示，PG1由反相器链驱动电路（虚框2)中的反相器inv8输出产生，PG2由反相器inv9输出 产生。NC信号由PG1、PG2经逻辑变换得到，PG变为高电平后NG才有可能变为高电平，从而 保证高端PM0S管Ml关断后低端NM0S管M2才有可能开启。NG0再通过反相器链（图11中 虚框1)获得具有较大驱动能力的栅信号NG。反相器链（虚框1)包括五个反相器invl~ inv5,它们的宽长比We为倍数逐级增加，invl宽长比最小，inv5宽长比为invl宽长比的 e4。NG0经过invl~inv5组成的反相器链，输出得到具有大驱动能力的栅极控制信号NG。 NG1为反相器invl的输出信号。
[0049]NG0及NG产生波形图如图14所示，波形图同时考虑了反相器链（图11中虚框1) 导致的延迟。由波形可知得到死区时间T1，并且T1可随Icontrol增大而减小，而T2大小 不随Icontrol变化而变化。
[0050] 上述描述了产生NG信号的【具体实施方式】，而PG信号由高端PM0S管的脉宽调制信 号PWM_P信号经过死区固定电路和反相器链驱动电路后得到。
[0051] 死区固定电路如图12所示，包括两个反相器inv6和inv7、两输入或非口nor2、 两输入与非口nand2,NG信号经过两级反相器inv6、inv7后输出信号为NG2,NG2与反相器 invl的输出信号NG1作为两输入或非口nor2的输入，nor2输出信号为PC，PC与PWM_P经 过两输入与非口nand2输出PG0。PC信号相当于与非口nand2的开关，只有PC输出为高电 平时，与非口nand2的输出PG0才能跟随PWM_P变化而变化。同时PC由NM0S驱动信号NG 经逻辑变换得到，NG变为低电平后PG才有可能变为低电平，从而保证低端NM0S管M2关断 后高端PMOS管Ml才有可能开启。
[0052] 反相器链驱动电路如图13所示，包括六个反相器inv8~invl3,它们的宽长比W e为倍数逐次增加，inv8宽长比最小，invl3宽长比为inv8宽长比的e5。PG0经过inv8至invl3组成的反相器链，输出得到具有大驱动能力的栅极控制信号PG。PG1、PG2分别为反 相器inv8、inv9的输出信号。
[005引 PG0与PG产生波形图如图15所示，并考虑了反向器链（图13中虚框。的延时。 由波形可知得到固定的死区时间T2。
[0054] 本发明采用对上升死区时间T1和下降死区时间T2分别进行控制的方法，因T2受 负载电流和功率管尺寸影响不大而固定其死区时间，只利用负反馈方式自动调节T1进行 自适应死区优化。将低端同步整流NM0S管体二级管导通信号作为采样电容放电信号，采用 适当的时序来分别采样低端同步整流NM0S体二级管导通前后的采样电容上的电压值，将 该两个信号分别接入比较器的同相端和反相端进行比较，比较器的输出通过V-I转换单元 转换成控制电流信号，用来死区产生及驱动电路中反相器的放电电流，从而改变上升死区 时间，不断自动调整直至前后采样电压值近似相等，即在PM0S管关闭后，待NM0S体二极管 刚好未导通、两功率管节点电压降至零时，NM0S管再开启，从而获得最佳死区时间；最后通 过反相器链输出具有较大驱动能力的栅极驱动信号。
[0055] 本专利的特点及内容已揭示如上，然而本领域的技术人员可能基于本发明的说明 而做种种不背离发明精神的替换及修改。因此，本发明的保护范围应不局限于上述的实施 方案，而应包含各种不背离本发明的替换和修改，并为权利要求书所涵盖。
【主权项】
1. 一种开关电源功率管驱动的死区时间自适应控制电路，包括高端同步整流PMOS管 M1、低端同步整流NMOS管M2和LC滤波网络，PMOS管Ml的源极连接输入电压Vin，PMOS管 Ml的漏极与NMOS管M2的漏极以及电感L的输入端连接在一起，连接点定义为LX点，电感 L的输出端连接电容C的一端并作为开关电源的输出端Vtjut，电容C的另一端连接NMOS管 M2的源极并接地，定义高端PMOS管的脉宽调制信号为PWM_P，低端NMOS管的脉宽调制信号 为PWM_N，PWM_P与PWM_N信号经死区电路和驱动电路后，分别产生高端PMOS管Ml的栅极 的控制信号PG以及低端NMOS管M2的栅极的控制信号NG ;其特征在于： 死区时间自适应控制电路包括两路控制电路，PWM_P信号经过死区固定电路和反相器 链驱动电路后输 出控制信号PG，PWM_N信号与经过对LX点电压进行采样的检测及采样保持 电路、误差比较电路、控制电流产生电路后的输出信号共同输入至死区产生及驱动电路后 输出控制信号NG ;其中： 死区固定电路包括两个反相器inv6和inv7、两输入或非门nor2、两输入与非门nand2， NG信号经过反相器inv6输出λ/(7信号再经反相器inv7后输出信号为NG2，NG2与来自死区 产生及驱动电路中反相器irwl的输出信号NGl作为两输入或非门nor2的输入，两输入或 非门nor2的输出信号为PC，PC信号与PWM_P信号作为两输入与非门nand2的输入，两输入 与非门nand2输出PGO信号； 反相器链驱动电路包括六个反相器inv8~invl3,它们的宽长比以自然底数e为倍数 逐级增加，反相器inv8的输入连接死区固定电路的输出信号PG0,依次经过反相器inv8至 invl3组成的反相器链，反相器invl3输出具有大驱动能力的栅极控制信号PG，其中反相器 inv8的输出为PGl信号，反相器inv9的输出为PG2信号； 检测与采样保持电路包括采样NMOS管M4、充电开关PMOS管M3、两个采样开关PMOS管 M5和M6以及三个采样电容C_sampleO、C_samplel和C_sample2，NM0S管M4的源极连接LX 点，NMOS管M4的栅极接地，NMOS管M4的漏极与PMOS管M3的漏极、M5、M6的源极以及采样 电容C_sample0的一端连接在一起，PMOS管M3的源极连接充电电流源I_charge的输出端， 充电电流源I_charge的输入端连接Vdd，PMOS管M3的栅极连接充电控制信号Vdmge, PMOS 管M5的漏极连接米样电容C_samplel的一端并作为检测与米样保持电路的一个输出端输 出电压信号V_decl ;PM0S管M5的栅极连接采样控制信号V_samplel，PMOS管M6的漏极连 接采样电容C_sample2的一端并作为检测与采样保持电路的另一个输出端输出电压信号 V_dec2 ;PM0S管M6的栅极连接采样控制信号V_sample2 ;采样控制信号V_samplel由低端 同步整流NMOS管M2的栅极控制信号NG经延迟反相后和NG相与非后得到，采样控制信号 V_sample2由高端同步整流PMOS管Ml的栅控制信号PG经延迟后和PG信号的反相信号经 过与非门后得到，充电控制信号Vdmge则直接由采样控制信号V_samplel延迟获得； 误差比较电路采用典型的双输入单输出单级差分放大结构，包括NMOS管M7、M8、Mll、 M12, PMOS管M9、MlO和偏置电流源Is，NMOS管M7、M8作为差分输入管，NMOS管M7的栅极 为同相端连接检测与采样保持电路的电压输出信号V_dec2, NMOS管M8的栅极为反相端连 接检测与采样保持电路的电压输出信号V_decl，PM0S管M9的漏、栅极短接并与NMOS管M7 的漏极和PMOS管MlO的栅极连接在一起，PMOS管M9的源极与PMOS管MlO的源极以及偏 置电流源Is的输入端连接在一起并连接Vdd，PMOS管MlO的漏极与NMOS管M8的漏极连接 并作为误差比较电路的输出端，输出控制电压Vcontrol ;NMOS管M7的源极、NMOS管M8的 源极以及NMOS管M12的漏极连接在一起，NMOS管M12的源极接地，NMOS管M12的栅极连接 NMOS管Mll的漏、栅极以及偏置电流源Is的输出端，NMOS管Mll和M12的源极均接地； 控制电流产生电路包括PMOS管M14、M15和NMOS管M13、M16、M17, NMOS管M13的栅极 连接误差比较电路输出的控制电压Vcontrol，NMOS管M13的漏极连接PMOS管M14的栅、漏 极，PMOS管M14的源极连接PMOS管M15的源极并连接Vdd，NMOS管M13的源极与NMOS管 M16、M17的源极连接在一起并接地，NMOS管M16的栅、漏极短接并连接PMOS管M15的漏极 和NMOS管M17的栅极，NMOS管M17的漏极作为控制电流产生电路的输出端，输出控制电流 Icontrol ； 死区产生及控制电路包括NMOS管M18和PMOS管M19构成的反相器invO,两输入或非 门norl，两输入与非门nandl，五个反相器invl~inv5,它们的宽长比以自然底数e为倍数 逐级增加；控制电流产生电路输出的控制电流Icontrol作为放电电流源连接NMOS管M18 的源极，放电电流源Icontrol的另一端接地，NMOS管M18和PMOS管M19的栅极互连，作为 反相器invO的输入端连接反相器链驱动电路中反相器inv9输出的PG2信号，NMOS管M18 和PMOS管M19的漏极互连，作为反相器invO的输出端输出./>(72信号，PC72信号和来自反 相器链驱动电路中反相器inv8输出的PGl信号经两输入或非门norl相或非输出NC信号， NC信号再与PWM_N信号经两输入与非门nandl相与非后输出NGO信号，NGO信号依次经过 反相器invl~inv5输出具有大驱动能力的栅极控制信号NG ;其中反相器invl的输出信 号为NG1，连接到死区固定电路中两输入或非门nor2的一个输入端，PMOS管M19的源极连 接 VdcL2. 根据权利要求1所述的开关电源功率管驱动的死区时间自适应控制电路，其特征在 于：所说反相器链驱动电路中的六个反相器inv8~invl3, inv8宽长比最小，invl3宽长比 为inv8宽长比的e5。3. 根据权利要求1所述的开关电源功率管驱动的死区时间自适应控制电路，其特征在 于：所说死区产生及控制电路中的五个反相器invl~inv5, invl宽长比最小，inv5宽长比 为invl宽长比的e4。4. 根据权利要求1所述的开关电源功率管驱动的死区时间自适应控制电路的控制方 法，其特征在于：对上升死区时间Tl和下降死区时间T2分别进行控制，其中上升死区时间 Tl定义为高端同步整流PMOS管Ml栅极的控制信号PG上升到电源电压的50%到低端同 步整流NMOS管M2栅极的控制信号NG上升到电源电压的50%之间的延迟时间，下降死区 时间T2定义为低端同步整流NMOS管M2栅极的控制信号NG下降到电源电压的50%到高 端同步整流PMOS管Ml栅极的控制信号PG下降到电源电压的50%之间的延迟时间；下降 死区时间T2采用固定死区时间，而对上升死区时间T1，利用负反馈方式根据负载的大小进 行自动调节；将开关电源中的低端同步整流NMOS管M2体二级管导通信号作为采样电容C_ sampleO的放电信号，利用V_samplel和V_sample2采样控制信号来分别采样低端同步整 流NMOS管M2体二级管导通前后的采样电容C_sampleO上的电压值，并将这两个电压值信 号分别接入误差比较器的反相端和同相端进行比较，误差比较器的输出通过电压-电流转 换成为控制电流信号，用来调整死区产生及驱动电路中反相器invO的放电电流，从而改变 上升死区时间，且电路构成负反馈环路，不断自动调整直至前后采样电压值相等，即在高端 同步整流PMOS管Ml关闭后，待低端同步整流NMOS管M2体二极管刚好未导通、高端和低端 两功率管节点电压降至零时，低端同步整流NMOS管M2再开启，从而获得最佳的上升死区时 间T1。
【专利摘要】一种开关电源功率管驱动的死区时间自适应控制电路，PWM_P信号经过死区固定电路和反相器链驱动电路后输出控制信号PG，PWM_N信号与经过对LX点电压进行采样的检测及采样保持电路、误差比较电路、控制电流产生电路后的输出信号共同输入至死区产生及驱动电路后输出控制信号NG。本发明采用对上升死区时间T1和下降死区时间T2分别进行控制的方法，因T2受负载电流和功率管尺寸影响不大而固定其死区时间，只利用负反馈方式自动调节T1进行自适应死区优化，从而获得最佳死区时间。
【IPC分类】H02M3/158
【公开号】CN104901541
【申请号】CN201510297612
【发明人】徐申, 徐媛媛, 肖哲飞, 张力文, 孙伟锋, 陆生礼, 时龙兴
【申请人】东南大学
【公开日】2015年9月9日
【申请日】2015年6月3日
最新回复(0)