可编程停滞时间的同步整流控制方法以及同步整流控制器的制造方法
可编程停滞时间的同步整流控制方法以及同步整流控制器的制造方法
【技术领域】
[0001]本发明大致涉及电源供应器的同步整流的控制方法与控制器。
【背景技术】
[0002]电源供应器除了要求有精准的输出电压或是输出电流之外，能量转换效率(powerconvers1n efficiency)往往也是业界非常在乎的规格之一。
[0003]图1为已知的一返驰式(flyback)开关式电源供应器10，作为开关式电源供应器的一例子。脉冲宽度调制控制器14使功率开关20导通时，输入电源Vin与输入地26使变压器18储能；功率开关20关闭时，变压器18通过整流二极管12对输出电容17与负载16释放能量，以建立输出电源OUT(具有输出电压Vott)与输出地28。通过适当的回馈路径，脉冲宽度调制控制器14可以调整功率开关20的工作周期(duty cycle)，使输出电源OUT符合想要的规格。
[0004]所有变压器18输出到输出电容17与负载16的次级侧电流Isec，都必需经过整流二极管12。整流二极管12的顺向偏压大约是IV，固定地耗损能量。为了降低整流二极管12的能量耗损，增加能量转换效率，所以已知技术中，如同图2所示，已经发展了以一个整流开关24取代整流二极管12。这样的技术称为同步整流(synchronous rectificat1n,SR)。开关式电源供应器30中的整流开关24需要被适当地控制，来模仿图1中的整流二极管12的动作。当功率开关20导通、变压器18储能时，整流开关24关闭。当变压器18处于放电状态释能时，整流开关24导通，提供一个低电阻低耗能的放电路径，让变压器18对输出电容17充电。当变压器18放电完毕后，整流开关24也需要关闭，预防输出电源OUT对变压器18储能。
[0005]一般而言，在变压器18还没有放电完毕之前，整流开关24就需要关闭，可以预防炸机。在此说明书中，整流开关24关闭后到变压器18完全放电完毕的这段时间，称为停滞时间(dead time)TDEAD。停滞时间Tdead需要非常小心的控制。如果停滞时间太长，就得不到降低能量耗损的好处。如果停滞时间变成负值，意味着万一整流开关24还在开启时间时，功率开关20就切换成导通，则开关式电源供应器30有炸机的危险。随着系统不同，停滞时间Tdead的需求也往往不同，因此，停滞时间Tdead最好能够由系统厂商设定，可以编程。
[0006]当控制整流开关24的一同步整流控制器以集成电路呈现时，如何使同步整流控制器的引脚数目最少化，同时提供适切的可编程的停滞时间，便是业界努力的课题。
【发明内容】
[0007]实施例提供一种同步整流控制方法，包含有:提供一同步整流控制器，其具有一第一引脚；米样该第一引脚上的一引脚电压，以产生一米样电压；在产生该米样电压之后，提供一检测电流，从该同步整流控制器，流出该第一引脚；依据该采样电压以及该引脚电压，产生数个数字的停滞时间控制信号，并依据该等停滞时间控制信号，控制一整流开关，以决定该整流开关的一停滞时间。
[0008]实施例提供一种同步整流控制器，用以控制一整流开关。该同步整流控制器包含有一第一弓丨脚、一电流源、一米样电路、一误差放大器、以及一模拟数字转换器。该电流源可选择性的提供一检测电流，流出该第一引脚。该采样电路连接至该第一引脚，用以采样该第一引脚上的一引脚电压，以产生一米样电压。该误差放大器架构来于该检测电流被提供时，依据该引脚电压以及采样电压，产生一模拟的误差信号。该模拟数字转换器架构来将该误差信号转换成数个数字的停滞时间控制信号。该等停滞时间控制信号可以决定该整流开关的一停滞时间。
【附图说明】
[0009]图1为已知的一返驰式开关式电源供应器。
[0010]图2为已知的一同步整流电源供应器。
[0011]图3为依序本发明的一实施例的一返驰式开关式电源供应器。
[0012]图4举例图3中的同步整流控制器42中的部分电路以及电阻90与92。
[0013]图5为一信号波形图，相关于图4中的一些信号。
[0014]图6显示依据本发明所实施的一控制方法。
[0015]图7显示同步整流控制器42中，关于整流开关24的开启时间控制电路。
[0016]图8为图7中的一些信号时序图。
[0017]【符号说明】
[0018]10开关式电源供应器
[0019]12整流二极管
[0020]14脉冲宽度调制控制器
[0021]16负载
[0022]17输出电容
[0023]18变压器
[0024]20功率开关
[0025]24整流开关
[0026]26输入地
[0027]28输出地
[0028]30开关式电源供应器
[0029]37体二极管
[0030]39检测电阻
[0031]40开关式电源供应器
[0032]42同步整流控制器
[0033]44时序提供装置
[0034]46放电时间记录器
[0035]47更新装置
[0036]48a、48b 开关
[0037]50a电容
[0038]50b记录电容
[0039]52电容
[0040]53开关
[0041]56电压电流转换器
[0042]58启动器
[0043]60逻辑电路
[0044]62比较器
[0045]90、92电阻
[0046]102电流源
[0047]104开关
[0048]105开关
[0049]106采样电路
[0050]108比较器
[0051]110运算放大器
[0052]112模拟数字转换器
[0053]114可变电阻
[0054]140、142、144、146、148、150、152 步骤
[0055]DB0、DB1、DB2数字信号
[0056]DRV引脚
[0057]DTB0、DTB1、DTB2停滞时间控制信号
[0058]ΕΝ/DT引脚
[0059]GND引脚
[0060]Ichg充电电流
[0061]Isec次级侧电流
[0062]Iset检测电流
[0063]OUT输出电源
[0064]Sbias信号
[0065]Sdev栅极信号
[0066]SEN_BIAS致能信号
[0067]Sini起始信号
[0068]Snb顺偏压信号
[0069]SsampleIh 可
[0070]Supd更新信号
[0071]SYN引脚
[0072]tSTAET开始时间
[0073]tQ、t” t2、t4、t5、t6时间点
[0074]Tdead停滞时间
[0075]Tdis放电时间
[0076]Tsample采样时段
[0077]Tset设定时段
[0078]VCC引脚
[0079]Vds.儒参考信号
[0080]Vendt引脚电压
[0081]Vendtsen误差信号
[0082]Vquess预估时间信号
[0083]Vin输入电源
[0084]Vout输出电压
[0085]Veaised电压
[0086]Veeal当下时间信号
[0087]Veef参考电压
[0088]Vsec次级侧电压
[0089]Vspl采样电压
[0090]Vsyn电压
【具体实施方式】
[0091]在本说明书中，有一些相同的符号，其表示具有相同或是类似的结构、功能、原理的元件，且本领域技术人员可以依据本说明书的教导而推知。为说明书的简洁度考虑，相同的符号的元件将不再重述。
[0092]尽管本说明书以一返驰式开关式电源供应器作为一实施例，但本发明并不限于此。举例来说，本发明也可实施于降压(buck)电源供应器、升压电源供应器(booster)、或是降升压电源供应器(buck-booster)。
[0093]图3为依序本发明的一实施例的一返驰式开关式电源供应器40，其具有一同步整流控制器42，控制整流开关24。在此实施例中，同步整流控制器42为封装好的一集成电路，具有引脚SYN、DRV、VCC、EN/DT以及GND。在不用来限制本发明的图3中，整流开关24以具有寄生的一体二极管(bodyd1d e)37的PMOS晶体管为例子。体二极管37连接于整流开关24的体极(body)与漏极(drain)之间。同步整流控制器42的引脚VCC连接到通过整流开关24整流过的输出电源0UT，也是整流开关24的源极(source)。同步整流控制器42的引脚SYN，通过检测电阻39，连接到整流开关24的漏极(drain)。整流开关24的源极短路到体极。同步整流控制器42的引脚GND连接到输出地28。
[0094]同步整流控制器42的引脚ΕΝ/DT为一多功能引脚，可以提供致能以及停滞时间设定的两种功能。电阻90与92串连于输出电压Vqut与输出地28之间，而引脚ΕΝ/DT为电阻90与92之间的连接点。适当的选择电阻90与92的电阻值，可以大约设定同步整流控制器42致能的条件以及停滞时间。
[0095]图4举例图3中的同步整流控制器42中的部分电路以及电阻90与92。
[0096]比较器108比较引脚ΕΝ/DT上的引脚电压Vendt与一参考电压Vkef，据以提供致能信号SEN_BIAS。当引脚电压Venot超过参考信号Vkef时，致能信号SEN_BIAS致能，同步整流控制器42才开始使内部的电路工作，提供适当的时序。譬如说，在致能信号SEN_BIAS致能后，同步整流控制器42先进行内部停滞时间Tdead的设定，然后才开始开关同步整流开关24。
[0097]电流源102提供了检测电流ISET。当信号Sbias致能，开关104导通时，检测电流Iset可以流出引脚EN/DT，成为电流Ib，拉高引脚电压V_T。
[0098]采样电路106在信号Sbias禁能，开关105关闭时，采样电压Vsa可以是引脚电压
Vendt的一个米样结果。
[0099]运算放大器110以及周边的电阻可以构成一个误差放大器。采样电压Vsa与引脚电压VENDT_的差，将被比例的放大，产生模拟的误差信号VENDT_SEN。
[0100]模拟数字转换器112可以将误差信号VENDT_SEN转换成数个数字信号DB0、DB1与DB2。数个锁存电路可以锁存数字信号DB0、DB1与DB2，产生数字的停滞时间控制信号DTB0、DTBl与DTB2。在一实施例中，当停滞时间控制信号产生后，检测电流Iset即可停止。在一实施例中，当内部停滞时间Tdead的设定完成后，停滞时间控制信号DTB0、DTB1与DTB2是维持不变。
[0101]可变电阻114的电阻值由停滞时间控制信号DTB0、DTB1与DTB2所决定，如同图4所示。
[0102]图5为一信号波形图，相关于图4中的一些信号。
[0103]在开始时间tSTAKT，随着输出电压Votit的上升，引脚电压Venot超过参考电压Vkef，所以致能信号SEN_BIAS变成致能。同步整流控制器42被致能，所以依序产生了采样时段Tsamm以及设定时段TSET。
[0104]在采样时段TSA_中，信号Ssami^e致能，信号Sbias禁能，检测电流Iset无法流出弓I脚ΕΝ/DT。此时，引脚电压Vendt大约与输出电压Vqut成比例，而采样电压VSPL大约等于引脚电压VENDT。也因此，误差信号VENDT_SEN大约为O。举例来说，此时引脚电压VENDT=VQUT*R92/(R9O+R92)，其中R9O与R92分别为电阻90与92的电阻值。
[0105]在设定时段Tset中，信号SSA_禁能，信号Sbias致能。此时，检测电流Iset流出引脚 EN/DT，所以引脚电压 Vendt 大约会等于 Vqut*R92/ (R90+R92) +Iset* (R921 | R90)，其中，R921 | R90 表示电阻90与92并联的电阻值。因为信号Ssamm禁能，所以采样电压Vsa大致不变，等于Vout*R92/ (R9o+R92)。误差信号Vendt sen将大约等于Iset* (R921 IR90) *K，其中K为运算放大器110以及周边的电阻所构成的误差放大器的电压增益(voltage gain)。此时数字信号DB0、DB1与DB2会反映出误差信号VENDT_SEN的模拟数字转换结果，但是因为锁存电路的阻隔，停滞时间控制信号DTBO、DTBl与DTB2维持在跟采样时段Tsamm中一样的状态。
[0106]在设定时段Tset之后，信号Ssamm致能，信号Sbias禁能。因此，检测电流Iset停止流出引脚ΕΝ/DT。引脚电压Vendt大约与输出电压Vtot成比例，而采样电压Vsa大约等于引脚电压VENDT。信号Ssamm的上升沿使得锁存电路锁存了数字信号DB0、DB1与DB2，产生停滞时间控制信号DTB0、DTB1与DTB2。在一实施例中，当停滞时间控制信号产生后，检测电流Iset即可停止。如同图5所示。停滞时间控制信号DTBO、DTBl与DTB2决定了可变电阻114的电阻值。在设定时段Tset之后，如果输出电压Vtot低于参考信号VKEF，比较器108便可以据以禁能同步整流控制器42。
[0107]在设定时段Tset之后，同步整流控制器42依据可变电阻114，控制同步整流开关24。可变电阻114决定了同步整流开关24的开启时间(On time),也同时决定了同步整流开关24的停滞时间TDEAD。因此，停滞时间Tdead大致是关联于ISET* (R921 |R9Q)*K。系统厂商可以选择适当的电阻90与92，来设定停滞时间TDEAD。
[0108]依据以上的分析可知，引脚EN/DT是一多功能引脚。只要选择适当的电阻90与92，便可以决定输出电压Vott何时可以致能同步整流控制器42，以及停滞时间Tdead的期望值。
[0109]图6显示依据本发明所实施的一控制方法，其说明请同时参阅图4与图5。
[0110]步骤140确认引脚电压Vendt超过参考信号Vkef，所以致能同步整流控制器42。
[0111]在步骤142中，引脚电压Vendt被采样，所以产生了采样电压Vsi^
[0112]步骤144提供了检测电流Iset，使其流出引脚ΕΝ/DT。因此，引脚电压Vendt会被拉高，变得跟采样电压Vi不同。
[0113]步骤146依据引脚电压V.与采样电压VSPl的差异，产生误差信号V.SEN。误差信号Vendt SEN的数字转换结果，在步骤148中被锁存，而产生停滞时间控制信号DTBO、DTBl与 DTB2。
[0114]步骤150使检测电流Iset不再流出引脚EN/DT。
[0115]步骤152依据停滞时间控制信号DTB0、DTB1与DTB2，决定可变电阻114的电阻值，所以决定了同步整流开关24的开启时间(On time)，也同时决定了同步整流开关24的停滞时间Tdead。
[0116]图7显示同步整流控制器42中，关于整流开关24的开启时间控制电路，作为一个例子，说明可变电阻114如何影响停滞时间TDEAD。
[0117]时序提供装置44依据引脚VCC上的输出电压Vqut与引脚SYN上的电压Vsyn，提供顺偏压信号Snb、起始信号SIN1、以及更新信号SUPD。放电时间记录器46提供当下时间信号VKi，其大约表示体二极管37处于顺偏压时的时间，其大约是次级侧电流Isk大于零的时间，也可以大约是变压器18对输出电容17的放电时间TDIS。记录电容50b提供预估时间信号VQUESS。更新装置47在放电时间Tdis后的一预设时间(稍后将解释)，依据当下时间信号Veeal来更新预估时间信号Vquess,使其逼近当下时间信号VKg。比较器62与逻辑电路60可以视为一开关控制器，依据预估时间信号Vquess以及电压Veaised,在引脚DRV产生栅极信号SDKV，控制整流开关24。
[0118]预估时间信号Vquess代表的是体二极管37在此开关周期中，放电时间Tdis的一猜测值。稍后将解释，在此实施例中，预估时间信号Vquess会用来决定整流开关24关闭的时间点，且预估时间信号Vquess会随着开关周期的增加，快速地往真实的放电时间Tdis逼近。
[0119]图8为图7中的一些信号时序图，用以解释图7中的一些可能的操作。请同时参阅图3的开关式电源供应器40。
[0120]图8的最上面的波形代表输出电SVotit对次级侧电压Vsk的电压差。在时间点h，因为图3中的功率开关20转为关闭，次级侧电压Vsk开始高过输出电压VOTT，时序提供装置44提供一脉冲作为起始信号SINI。当次级侧电压Vsk大于输出电压Vtot时，体二极管37处于顺偏压，顺偏压信号Snb为逻辑上的I ;相反的，当体二极管37处于逆偏压时，顺偏压信号Snb为逻辑上的O。顺偏压信号Snb为I的时段,可以称之为放电时间Tdis,如同图8所不。在图8中，于时间点t4，体二极管37变为逆偏压 ，所以顺偏压信号Sm转为逻辑上的0，宣告放电时间Tdis的结束。于时间点t4后的时间点t5，时序提供装置44提供另一脉冲作为更新信可 Supr1
[0121]在时间点V因为起始信号Sini的脉冲，开关53将当下时间信号VKi重置为0V。在时间点h，起始信号Sini的脉冲结束。时间点h到h之间的时段，可以称为一启始时间(initial time)。
[0122]在时间点t1;电压电流转换器56依据引脚电压Vendt，产生充电电流Iqk，通过可变电阻114，开始对电容52充电，在电容52的一端产生当下时间信号VKg。当下时间信号VKE&会随着放电时间Tdis增加而上升，直到放电时间Tdis结束。因此，当下时间信号VKg可以视为一斜坡信号。在时间点t4之后，当下时间信号VKg维持在其峰值，其代表了体二极管37在此开关周期中，处于顺偏压状态的时段，也就是放电时间TDIS。
[0123]如同图7所示，电压Vkaised与当下时间信号V_，分别表示可变电阻114的两端的电压。在顺偏压信号Snb为逻辑上的I时，因为充电电流Iqk流经可变电阻114，所以电压Vea■会大于当下时间信号?矶，如同图8所示。相对于当下时间信号￥,1，电压Vka■可视为一升压信号。可变电阻114可以视为一偏压提供器，分别提供一偏压(offset voltage)，加给当下时间信号％1，来产生电压VKAISED。而此偏压的大小，受控于停滞时间控制信号DTBO、DTBl 与 DTB2。
[0124]在时间点t1;由于起始信号Sini的脉冲结束，启动器58可以设置(set)逻辑电路60中的SR触发器，使栅极信号Sdkv开始为逻辑上的1，如同图8所示。在此实施例中，因为整流开关24为一 PMOS晶体管，所以栅极信号Sdkv为逻辑上的I时，栅极信号Sdkv为一相对的低电压，整流开关24导通；当栅极信号Sdkv为逻辑上的O时，栅极信号Sdkv为一相对的高电压，整流开关24关闭。整流开关24导通会使输出电压Vqut对次级侧电压Vsec两者的差异突然的减小。图5上也显示了参考信号V?SYN。，其表示整流开关24没有导通时，应该的输出电压Votit对次级侧电压Vsec之间的差异。
[0125]在时间点t2，电压Vkaised超过了预估时间信号Vquess，所以比较器62重设(reset)逻辑电路60中的SR触发器，使栅极信号Sdkv成为逻辑上的0，整流开关24关闭。输出电压Vtot对次级侧电压Vsk的差，此时回复到跟参考信号VDS_?—样。简单来说，当预估时间信号Vquess与当下时间信号VKg的差，低于可变电阻114所提供的偏压时，整流开关24关闭。
[0126]时间点t2到t4之间的时段，如同图8所标示的，为停滞时间TDEAD。
[0127]在时间点t5，更新信号Supd的脉冲先关闭开关48a，而后导通开关48b。因此，当开关48a关闭时，电容50a可以先行记忆住当下时间信号VKg。在开关48b导通时，因为电容5(^与〖(^彼此短路,所以发生了电荷分享(charge sharing)，预估时间信号Vquess因此被更新。举例来说，如果电容5(^与50,的电容值大约相等。更新后的预估时间信号Vquess大约会等于更新前的预估时间信号Vquess与当下时间信号VKi的平均，如同图8所示。简单来说，Vquess=WXiess+(1-w) *V.，其中w为介于O与I之间的一比例值，由电容50a与50b的电容值所决定。
[0128]在时间点t6，图3中的功率开关20再度转为关闭，所以起始信号Sini的脉冲出现，顺偏压信号Sm转为逻辑上的I。时间点h到t6之前的时段，可以视为一个开关周期。在时间点t6之后的开关周期，预估时间信号Vquess也被更新，继续往当下时间信号VK1逼近，如同图8所示。
[0129]从以上电路操作的说明可知，每经过一个开关周期，预估时间信号Vquess可能以电荷分享的方式，往当下时间信号的峰值逼近。这样的逼近方式将会非常快速的使预估时间信号Vquess很接近当下时间信号VKg。可变电阻114所提供的偏压，可以使得栅极信号Sdkv适时地在体二极管37变成逆偏压前就关闭同步整流开关24，增加同步整流的能源转换效率。因此，可变电阻114决定了同步整流开关24的开启时间结束点，所以也决定了停滞时间TDEAD。采用可变电阻114来提供的偏压，也比较不会受到制程、温度等变化所影响。可变电阻114的电阻值，如同先前所述的，可以通过电阻90与92来编程。
[0130]在稳定状态(负载16长时间不变)时，停滞时间Tdead的长度，是由可变电阻114的电阻值决定。
[0131]以上所述仅为本发明的优选实施例，凡依本发明权利要求书所做的均等变化与修饰，皆应属本发明的涵盖范围。
【主权项】
1.一种同步整流控制方法，包含有: 提供一同步整流控制器，其具有一第一引脚； 米样该第一引脚上的一引脚电压，以产生一米样电压； 在产生该采样电压之后，提供一检测电流，从该同步整流控制器，流出该第一引脚； 依据该采样电压以及该引脚电压，产生数个数字的停滞时间控制信号；以及 依据所述停滞时间控制信号，控制一整流开关，以决定该整流开关的一停滞时间。2.如权利要求1所述的同步整流控制方法，其中，该第一引脚为一多功能引脚，该控制方法还包含有: 在提供该检测电流之前，当该引脚电压超过一参考电压时，致能该同步整流控制器。3.如权利要求1所述的同步整流控制方法，包含有: 比较该采样电压以及该引脚电压，以产生一模拟的误差信号； 将该误差信号转换成数个数字信号；以及 锁存所述数字信号，以产生所述停滞时间控制信号。4.如权利要求1所述的同步整流控制方法，包含有: 依据所述停滞时间控制信号，控制一可变电阻； 其中，该可变电阻被架构来决定该停滞时间。5.如权利要求4所述的同步整流控制方法，包含有: 提供一充电电流，流经该可变电阻，对一电容充电，以在该可变电阻的两端分别产生一斜坡信号以及一升压信号； 在该整流开关关闭时，以该斜坡信号更新一预估时间信号；以及依据该预估时间信号以及该升压信号决定该整流开关的一开启时间，因而决定了该停滞时间。6.如权利要求1所述的同步整流控制方法，其中，当该检测电流停止时，该引脚电压大约比例在经过该整流开关整流后的一输出电压。7.如权利要求1所述的同步整流控制方法，其中，当该数字的停滞时间控制信号产生后，停止该检测电流。8.一种同步整流控制器，用以控制一整流开关，包含有: 一第一引脚； 一电流源，可选择性的提供一检测电流，流出该第一引脚； 一米样电路，连接至该第一引脚，用以米样该第一引脚上的一引脚电压，以产生一米样电压； 一误差放大器，架构来在该检测电流被提供时，依据该引脚电压以及采样电压，产生一模拟的误差信号；以及 一模拟数字转换器，架构来将该误差信号转换成数个数字的停滞时间控制信号； 其中，所述停滞时间控制信号可以决定该整流开关之一停滞时间。9.如权利要求8所述的同步整流控制器，其中，该模拟数字转换器将该误差信号转换成数个数字信号，并锁存所述数字信号，以产生该停滞时间控制信号。10.如权利要求8所述的同步整流控制器，令包含有: 一可变电阻，受控于所述停滞时间控制信号。11.如权利要求8所述的同步整流控制器，包含有: 一开启时间控制器，架构来产生一斜坡信号以及一升压信号，包含有一可变电阻，受控于所述停滞时间控制信号； 其中，该可变电阻可决定该斜坡信号与该升压信号之间的差异。12.如权利要求11所述的同步整流控制器，其中，该开启时间控制器包含有: 一充电电流源以及一电容，该可变电阻连接于该充电电流源与该电容之间，该可变电阻的两端分别提供该斜坡信号以及该升压信号； 一更新电路，在该整流开关关闭时，以该斜坡信号更新一预估时间信号；以及一比较器，比较该预估时间信号以及该斜坡信号，以决定该整流开关的一开启时间，因而决定该整流开关的该停滞时间。
【专利摘要】可编程停滞时间的同步整流控制方法以及同步整流控制器。实施例提供一种同步整流控制方法，包含有：提供一同步整流控制器，其具有一第一引脚；采样该第一引脚上的一引脚电压，以产生一采样电压；于产生该采样电压之后，提供一检测电流，从该同步整流控制器，流出该第一引脚；依据该采样电压以及该引脚电压，产生数个数字的停滞时间控制信号，并依据该等停滞时间控制信号，控制一整流开关，以决定该整流开关的一停滞时间。
【IPC分类】H02M7/12, H02M7/00
【公开号】CN104901556
【申请号】CN201410082752
【发明人】林崇伟, 林扬盛
【申请人】通嘉科技股份有限公司
【公开日】2015年9月9日
【申请日】2014年3月7日
【技术领域】
[0001]本发明大致涉及电源供应器的同步整流的控制方法与控制器。
【背景技术】
[0002]电源供应器除了要求有精准的输出电压或是输出电流之外，能量转换效率(powerconvers1n efficiency)往往也是业界非常在乎的规格之一。
[0003]图1为已知的一返驰式(flyback)开关式电源供应器10，作为开关式电源供应器的一例子。脉冲宽度调制控制器14使功率开关20导通时，输入电源Vin与输入地26使变压器18储能；功率开关20关闭时，变压器18通过整流二极管12对输出电容17与负载16释放能量，以建立输出电源OUT(具有输出电压Vott)与输出地28。通过适当的回馈路径，脉冲宽度调制控制器14可以调整功率开关20的工作周期(duty cycle)，使输出电源OUT符合想要的规格。
[0004]所有变压器18输出到输出电容17与负载16的次级侧电流Isec，都必需经过整流二极管12。整流二极管12的顺向偏压大约是IV，固定地耗损能量。为了降低整流二极管12的能量耗损，增加能量转换效率，所以已知技术中，如同图2所示，已经发展了以一个整流开关24取代整流二极管12。这样的技术称为同步整流(synchronous rectificat1n,SR)。开关式电源供应器30中的整流开关24需要被适当地控制，来模仿图1中的整流二极管12的动作。当功率开关20导通、变压器18储能时，整流开关24关闭。当变压器18处于放电状态释能时，整流开关24导通，提供一个低电阻低耗能的放电路径，让变压器18对输出电容17充电。当变压器18放电完毕后，整流开关24也需要关闭，预防输出电源OUT对变压器18储能。
[0005]一般而言，在变压器18还没有放电完毕之前，整流开关24就需要关闭，可以预防炸机。在此说明书中，整流开关24关闭后到变压器18完全放电完毕的这段时间，称为停滞时间(dead time)TDEAD。停滞时间Tdead需要非常小心的控制。如果停滞时间太长，就得不到降低能量耗损的好处。如果停滞时间变成负值，意味着万一整流开关24还在开启时间时，功率开关20就切换成导通，则开关式电源供应器30有炸机的危险。随着系统不同，停滞时间Tdead的需求也往往不同，因此，停滞时间Tdead最好能够由系统厂商设定，可以编程。
[0006]当控制整流开关24的一同步整流控制器以集成电路呈现时，如何使同步整流控制器的引脚数目最少化，同时提供适切的可编程的停滞时间，便是业界努力的课题。
【发明内容】
[0007]实施例提供一种同步整流控制方法，包含有:提供一同步整流控制器，其具有一第一引脚；米样该第一引脚上的一引脚电压，以产生一米样电压；在产生该米样电压之后，提供一检测电流，从该同步整流控制器，流出该第一引脚；依据该采样电压以及该引脚电压，产生数个数字的停滞时间控制信号，并依据该等停滞时间控制信号，控制一整流开关，以决定该整流开关的一停滞时间。
[0008]实施例提供一种同步整流控制器，用以控制一整流开关。该同步整流控制器包含有一第一弓丨脚、一电流源、一米样电路、一误差放大器、以及一模拟数字转换器。该电流源可选择性的提供一检测电流，流出该第一引脚。该采样电路连接至该第一引脚，用以采样该第一引脚上的一引脚电压，以产生一米样电压。该误差放大器架构来于该检测电流被提供时，依据该引脚电压以及采样电压，产生一模拟的误差信号。该模拟数字转换器架构来将该误差信号转换成数个数字的停滞时间控制信号。该等停滞时间控制信号可以决定该整流开关的一停滞时间。
【附图说明】
[0009]图1为已知的一返驰式开关式电源供应器。
[0010]图2为已知的一同步整流电源供应器。
[0011]图3为依序本发明的一实施例的一返驰式开关式电源供应器。
[0012]图4举例图3中的同步整流控制器42中的部分电路以及电阻90与92。
[0013]图5为一信号波形图，相关于图4中的一些信号。
[0014]图6显示依据本发明所实施的一控制方法。
[0015]图7显示同步整流控制器42中，关于整流开关24的开启时间控制电路。
[0016]图8为图7中的一些信号时序图。
[0017]【符号说明】
[0018]10开关式电源供应器
[0019]12整流二极管
[0020]14脉冲宽度调制控制器
[0021]16负载
[0022]17输出电容
[0023]18变压器
[0024]20功率开关
[0025]24整流开关
[0026]26输入地
[0027]28输出地
[0028]30开关式电源供应器
[0029]37体二极管
[0030]39检测电阻
[0031]40开关式电源供应器
[0032]42同步整流控制器
[0033]44时序提供装置
[0034]46放电时间记录器
[0035]47更新装置
[0036]48a、48b 开关
[0037]50a电容
[0038]50b记录电容
[0039]52电容
[0040]53开关
[0041]56电压电流转换器
[0042]58启动器
[0043]60逻辑电路
[0044]62比较器
[0045]90、92电阻
[0046]102电流源
[0047]104开关
[0048]105开关
[0049]106采样电路
[0050]108比较器
[0051]110运算放大器
[0052]112模拟数字转换器
[0053]114可变电阻
[0054]140、142、144、146、148、150、152 步骤
[0055]DB0、DB1、DB2数字信号
[0056]DRV引脚
[0057]DTB0、DTB1、DTB2停滞时间控制信号
[0058]ΕΝ/DT引脚
[0059]GND引脚
[0060]Ichg充电电流
[0061]Isec次级侧电流
[0062]Iset检测电流
[0063]OUT输出电源
[0064]Sbias信号
[0065]Sdev栅极信号
[0066]SEN_BIAS致能信号
[0067]Sini起始信号
[0068]Snb顺偏压信号
[0069]SsampleIh 可
[0070]Supd更新信号
[0071]SYN引脚
[0072]tSTAET开始时间
[0073]tQ、t” t2、t4、t5、t6时间点
[0074]Tdead停滞时间
[0075]Tdis放电时间
[0076]Tsample采样时段
[0077]Tset设定时段
[0078]VCC引脚
[0079]Vds.儒参考信号
[0080]Vendt引脚电压
[0081]Vendtsen误差信号
[0082]Vquess预估时间信号
[0083]Vin输入电源
[0084]Vout输出电压
[0085]Veaised电压
[0086]Veeal当下时间信号
[0087]Veef参考电压
[0088]Vsec次级侧电压
[0089]Vspl采样电压
[0090]Vsyn电压
【具体实施方式】
[0091]在本说明书中，有一些相同的符号，其表示具有相同或是类似的结构、功能、原理的元件，且本领域技术人员可以依据本说明书的教导而推知。为说明书的简洁度考虑，相同的符号的元件将不再重述。
[0092]尽管本说明书以一返驰式开关式电源供应器作为一实施例，但本发明并不限于此。举例来说，本发明也可实施于降压(buck)电源供应器、升压电源供应器(booster)、或是降升压电源供应器(buck-booster)。
[0093]图3为依序本发明的一实施例的一返驰式开关式电源供应器40，其具有一同步整流控制器42，控制整流开关24。在此实施例中，同步整流控制器42为封装好的一集成电路，具有引脚SYN、DRV、VCC、EN/DT以及GND。在不用来限制本发明的图3中，整流开关24以具有寄生的一体二极管(bodyd1d e)37的PMOS晶体管为例子。体二极管37连接于整流开关24的体极(body)与漏极(drain)之间。同步整流控制器42的引脚VCC连接到通过整流开关24整流过的输出电源0UT，也是整流开关24的源极(source)。同步整流控制器42的引脚SYN，通过检测电阻39，连接到整流开关24的漏极(drain)。整流开关24的源极短路到体极。同步整流控制器42的引脚GND连接到输出地28。
[0094]同步整流控制器42的引脚ΕΝ/DT为一多功能引脚，可以提供致能以及停滞时间设定的两种功能。电阻90与92串连于输出电压Vqut与输出地28之间，而引脚ΕΝ/DT为电阻90与92之间的连接点。适当的选择电阻90与92的电阻值，可以大约设定同步整流控制器42致能的条件以及停滞时间。
[0095]图4举例图3中的同步整流控制器42中的部分电路以及电阻90与92。
[0096]比较器108比较引脚ΕΝ/DT上的引脚电压Vendt与一参考电压Vkef，据以提供致能信号SEN_BIAS。当引脚电压Venot超过参考信号Vkef时，致能信号SEN_BIAS致能，同步整流控制器42才开始使内部的电路工作，提供适当的时序。譬如说，在致能信号SEN_BIAS致能后，同步整流控制器42先进行内部停滞时间Tdead的设定，然后才开始开关同步整流开关24。
[0097]电流源102提供了检测电流ISET。当信号Sbias致能，开关104导通时，检测电流Iset可以流出引脚EN/DT，成为电流Ib，拉高引脚电压V_T。
[0098]采样电路106在信号Sbias禁能，开关105关闭时，采样电压Vsa可以是引脚电压
Vendt的一个米样结果。
[0099]运算放大器110以及周边的电阻可以构成一个误差放大器。采样电压Vsa与引脚电压VENDT_的差，将被比例的放大，产生模拟的误差信号VENDT_SEN。
[0100]模拟数字转换器112可以将误差信号VENDT_SEN转换成数个数字信号DB0、DB1与DB2。数个锁存电路可以锁存数字信号DB0、DB1与DB2，产生数字的停滞时间控制信号DTB0、DTBl与DTB2。在一实施例中，当停滞时间控制信号产生后，检测电流Iset即可停止。在一实施例中，当内部停滞时间Tdead的设定完成后，停滞时间控制信号DTB0、DTB1与DTB2是维持不变。
[0101]可变电阻114的电阻值由停滞时间控制信号DTB0、DTB1与DTB2所决定，如同图4所示。
[0102]图5为一信号波形图，相关于图4中的一些信号。
[0103]在开始时间tSTAKT，随着输出电压Votit的上升，引脚电压Venot超过参考电压Vkef，所以致能信号SEN_BIAS变成致能。同步整流控制器42被致能，所以依序产生了采样时段Tsamm以及设定时段TSET。
[0104]在采样时段TSA_中，信号Ssami^e致能，信号Sbias禁能，检测电流Iset无法流出弓I脚ΕΝ/DT。此时，引脚电压Vendt大约与输出电压Vqut成比例，而采样电压VSPL大约等于引脚电压VENDT。也因此，误差信号VENDT_SEN大约为O。举例来说，此时引脚电压VENDT=VQUT*R92/(R9O+R92)，其中R9O与R92分别为电阻90与92的电阻值。
[0105]在设定时段Tset中，信号SSA_禁能，信号Sbias致能。此时，检测电流Iset流出引脚 EN/DT，所以引脚电压 Vendt 大约会等于 Vqut*R92/ (R90+R92) +Iset* (R921 | R90)，其中，R921 | R90 表示电阻90与92并联的电阻值。因为信号Ssamm禁能，所以采样电压Vsa大致不变，等于Vout*R92/ (R9o+R92)。误差信号Vendt sen将大约等于Iset* (R921 IR90) *K，其中K为运算放大器110以及周边的电阻所构成的误差放大器的电压增益(voltage gain)。此时数字信号DB0、DB1与DB2会反映出误差信号VENDT_SEN的模拟数字转换结果，但是因为锁存电路的阻隔，停滞时间控制信号DTBO、DTBl与DTB2维持在跟采样时段Tsamm中一样的状态。
[0106]在设定时段Tset之后，信号Ssamm致能，信号Sbias禁能。因此，检测电流Iset停止流出引脚ΕΝ/DT。引脚电压Vendt大约与输出电压Vtot成比例，而采样电压Vsa大约等于引脚电压VENDT。信号Ssamm的上升沿使得锁存电路锁存了数字信号DB0、DB1与DB2，产生停滞时间控制信号DTB0、DTB1与DTB2。在一实施例中，当停滞时间控制信号产生后，检测电流Iset即可停止。如同图5所示。停滞时间控制信号DTBO、DTBl与DTB2决定了可变电阻114的电阻值。在设定时段Tset之后，如果输出电压Vtot低于参考信号VKEF，比较器108便可以据以禁能同步整流控制器42。
[0107]在设定时段Tset之后，同步整流控制器42依据可变电阻114，控制同步整流开关24。可变电阻114决定了同步整流开关24的开启时间(On time),也同时决定了同步整流开关24的停滞时间TDEAD。因此，停滞时间Tdead大致是关联于ISET* (R921 |R9Q)*K。系统厂商可以选择适当的电阻90与92，来设定停滞时间TDEAD。
[0108]依据以上的分析可知，引脚EN/DT是一多功能引脚。只要选择适当的电阻90与92，便可以决定输出电压Vott何时可以致能同步整流控制器42，以及停滞时间Tdead的期望值。
[0109]图6显示依据本发明所实施的一控制方法，其说明请同时参阅图4与图5。
[0110]步骤140确认引脚电压Vendt超过参考信号Vkef，所以致能同步整流控制器42。
[0111]在步骤142中，引脚电压Vendt被采样，所以产生了采样电压Vsi^
[0112]步骤144提供了检测电流Iset，使其流出引脚ΕΝ/DT。因此，引脚电压Vendt会被拉高，变得跟采样电压Vi不同。
[0113]步骤146依据引脚电压V.与采样电压VSPl的差异，产生误差信号V.SEN。误差信号Vendt SEN的数字转换结果，在步骤148中被锁存，而产生停滞时间控制信号DTBO、DTBl与 DTB2。
[0114]步骤150使检测电流Iset不再流出引脚EN/DT。
[0115]步骤152依据停滞时间控制信号DTB0、DTB1与DTB2，决定可变电阻114的电阻值，所以决定了同步整流开关24的开启时间(On time)，也同时决定了同步整流开关24的停滞时间Tdead。
[0116]图7显示同步整流控制器42中，关于整流开关24的开启时间控制电路，作为一个例子，说明可变电阻114如何影响停滞时间TDEAD。
[0117]时序提供装置44依据引脚VCC上的输出电压Vqut与引脚SYN上的电压Vsyn，提供顺偏压信号Snb、起始信号SIN1、以及更新信号SUPD。放电时间记录器46提供当下时间信号VKi，其大约表示体二极管37处于顺偏压时的时间，其大约是次级侧电流Isk大于零的时间，也可以大约是变压器18对输出电容17的放电时间TDIS。记录电容50b提供预估时间信号VQUESS。更新装置47在放电时间Tdis后的一预设时间(稍后将解释)，依据当下时间信号Veeal来更新预估时间信号Vquess,使其逼近当下时间信号VKg。比较器62与逻辑电路60可以视为一开关控制器，依据预估时间信号Vquess以及电压Veaised,在引脚DRV产生栅极信号SDKV，控制整流开关24。
[0118]预估时间信号Vquess代表的是体二极管37在此开关周期中，放电时间Tdis的一猜测值。稍后将解释，在此实施例中，预估时间信号Vquess会用来决定整流开关24关闭的时间点，且预估时间信号Vquess会随着开关周期的增加，快速地往真实的放电时间Tdis逼近。
[0119]图8为图7中的一些信号时序图，用以解释图7中的一些可能的操作。请同时参阅图3的开关式电源供应器40。
[0120]图8的最上面的波形代表输出电SVotit对次级侧电压Vsk的电压差。在时间点h，因为图3中的功率开关20转为关闭，次级侧电压Vsk开始高过输出电压VOTT，时序提供装置44提供一脉冲作为起始信号SINI。当次级侧电压Vsk大于输出电压Vtot时，体二极管37处于顺偏压，顺偏压信号Snb为逻辑上的I ;相反的，当体二极管37处于逆偏压时，顺偏压信号Snb为逻辑上的O。顺偏压信号Snb为I的时段,可以称之为放电时间Tdis,如同图8所不。在图8中，于时间点t4，体二极管37变为逆偏压 ，所以顺偏压信号Sm转为逻辑上的0，宣告放电时间Tdis的结束。于时间点t4后的时间点t5，时序提供装置44提供另一脉冲作为更新信可 Supr1
[0121]在时间点V因为起始信号Sini的脉冲，开关53将当下时间信号VKi重置为0V。在时间点h，起始信号Sini的脉冲结束。时间点h到h之间的时段，可以称为一启始时间(initial time)。
[0122]在时间点t1;电压电流转换器56依据引脚电压Vendt，产生充电电流Iqk，通过可变电阻114，开始对电容52充电，在电容52的一端产生当下时间信号VKg。当下时间信号VKE&会随着放电时间Tdis增加而上升，直到放电时间Tdis结束。因此，当下时间信号VKg可以视为一斜坡信号。在时间点t4之后，当下时间信号VKg维持在其峰值，其代表了体二极管37在此开关周期中，处于顺偏压状态的时段，也就是放电时间TDIS。
[0123]如同图7所示，电压Vkaised与当下时间信号V_，分别表示可变电阻114的两端的电压。在顺偏压信号Snb为逻辑上的I时，因为充电电流Iqk流经可变电阻114，所以电压Vea■会大于当下时间信号?矶，如同图8所示。相对于当下时间信号￥,1，电压Vka■可视为一升压信号。可变电阻114可以视为一偏压提供器，分别提供一偏压(offset voltage)，加给当下时间信号％1，来产生电压VKAISED。而此偏压的大小，受控于停滞时间控制信号DTBO、DTBl 与 DTB2。
[0124]在时间点t1;由于起始信号Sini的脉冲结束，启动器58可以设置(set)逻辑电路60中的SR触发器，使栅极信号Sdkv开始为逻辑上的1，如同图8所示。在此实施例中，因为整流开关24为一 PMOS晶体管，所以栅极信号Sdkv为逻辑上的I时，栅极信号Sdkv为一相对的低电压，整流开关24导通；当栅极信号Sdkv为逻辑上的O时，栅极信号Sdkv为一相对的高电压，整流开关24关闭。整流开关24导通会使输出电压Vqut对次级侧电压Vsec两者的差异突然的减小。图5上也显示了参考信号V?SYN。，其表示整流开关24没有导通时，应该的输出电压Votit对次级侧电压Vsec之间的差异。
[0125]在时间点t2，电压Vkaised超过了预估时间信号Vquess，所以比较器62重设(reset)逻辑电路60中的SR触发器，使栅极信号Sdkv成为逻辑上的0，整流开关24关闭。输出电压Vtot对次级侧电压Vsk的差，此时回复到跟参考信号VDS_?—样。简单来说，当预估时间信号Vquess与当下时间信号VKg的差，低于可变电阻114所提供的偏压时，整流开关24关闭。
[0126]时间点t2到t4之间的时段，如同图8所标示的，为停滞时间TDEAD。
[0127]在时间点t5，更新信号Supd的脉冲先关闭开关48a，而后导通开关48b。因此，当开关48a关闭时，电容50a可以先行记忆住当下时间信号VKg。在开关48b导通时，因为电容5(^与〖(^彼此短路,所以发生了电荷分享(charge sharing)，预估时间信号Vquess因此被更新。举例来说，如果电容5(^与50,的电容值大约相等。更新后的预估时间信号Vquess大约会等于更新前的预估时间信号Vquess与当下时间信号VKi的平均，如同图8所示。简单来说，Vquess=WXiess+(1-w) *V.，其中w为介于O与I之间的一比例值，由电容50a与50b的电容值所决定。
[0128]在时间点t6，图3中的功率开关20再度转为关闭，所以起始信号Sini的脉冲出现，顺偏压信号Sm转为逻辑上的I。时间点h到t6之前的时段，可以视为一个开关周期。在时间点t6之后的开关周期，预估时间信号Vquess也被更新，继续往当下时间信号VK1逼近，如同图8所示。
[0129]从以上电路操作的说明可知，每经过一个开关周期，预估时间信号Vquess可能以电荷分享的方式，往当下时间信号的峰值逼近。这样的逼近方式将会非常快速的使预估时间信号Vquess很接近当下时间信号VKg。可变电阻114所提供的偏压，可以使得栅极信号Sdkv适时地在体二极管37变成逆偏压前就关闭同步整流开关24，增加同步整流的能源转换效率。因此，可变电阻114决定了同步整流开关24的开启时间结束点，所以也决定了停滞时间TDEAD。采用可变电阻114来提供的偏压，也比较不会受到制程、温度等变化所影响。可变电阻114的电阻值，如同先前所述的，可以通过电阻90与92来编程。
[0130]在稳定状态(负载16长时间不变)时，停滞时间Tdead的长度，是由可变电阻114的电阻值决定。
[0131]以上所述仅为本发明的优选实施例，凡依本发明权利要求书所做的均等变化与修饰，皆应属本发明的涵盖范围。
【主权项】
1.一种同步整流控制方法，包含有: 提供一同步整流控制器，其具有一第一引脚； 米样该第一引脚上的一引脚电压，以产生一米样电压； 在产生该采样电压之后，提供一检测电流，从该同步整流控制器，流出该第一引脚； 依据该采样电压以及该引脚电压，产生数个数字的停滞时间控制信号；以及 依据所述停滞时间控制信号，控制一整流开关，以决定该整流开关的一停滞时间。2.如权利要求1所述的同步整流控制方法，其中，该第一引脚为一多功能引脚，该控制方法还包含有: 在提供该检测电流之前，当该引脚电压超过一参考电压时，致能该同步整流控制器。3.如权利要求1所述的同步整流控制方法，包含有: 比较该采样电压以及该引脚电压，以产生一模拟的误差信号； 将该误差信号转换成数个数字信号；以及 锁存所述数字信号，以产生所述停滞时间控制信号。4.如权利要求1所述的同步整流控制方法，包含有: 依据所述停滞时间控制信号，控制一可变电阻； 其中，该可变电阻被架构来决定该停滞时间。5.如权利要求4所述的同步整流控制方法，包含有: 提供一充电电流，流经该可变电阻，对一电容充电，以在该可变电阻的两端分别产生一斜坡信号以及一升压信号； 在该整流开关关闭时，以该斜坡信号更新一预估时间信号；以及依据该预估时间信号以及该升压信号决定该整流开关的一开启时间，因而决定了该停滞时间。6.如权利要求1所述的同步整流控制方法，其中，当该检测电流停止时，该引脚电压大约比例在经过该整流开关整流后的一输出电压。7.如权利要求1所述的同步整流控制方法，其中，当该数字的停滞时间控制信号产生后，停止该检测电流。8.一种同步整流控制器，用以控制一整流开关，包含有: 一第一引脚； 一电流源，可选择性的提供一检测电流，流出该第一引脚； 一米样电路，连接至该第一引脚，用以米样该第一引脚上的一引脚电压，以产生一米样电压； 一误差放大器，架构来在该检测电流被提供时，依据该引脚电压以及采样电压，产生一模拟的误差信号；以及 一模拟数字转换器，架构来将该误差信号转换成数个数字的停滞时间控制信号； 其中，所述停滞时间控制信号可以决定该整流开关之一停滞时间。9.如权利要求8所述的同步整流控制器，其中，该模拟数字转换器将该误差信号转换成数个数字信号，并锁存所述数字信号，以产生该停滞时间控制信号。10.如权利要求8所述的同步整流控制器，令包含有: 一可变电阻，受控于所述停滞时间控制信号。11.如权利要求8所述的同步整流控制器，包含有: 一开启时间控制器，架构来产生一斜坡信号以及一升压信号，包含有一可变电阻，受控于所述停滞时间控制信号； 其中，该可变电阻可决定该斜坡信号与该升压信号之间的差异。12.如权利要求11所述的同步整流控制器，其中，该开启时间控制器包含有: 一充电电流源以及一电容，该可变电阻连接于该充电电流源与该电容之间，该可变电阻的两端分别提供该斜坡信号以及该升压信号； 一更新电路，在该整流开关关闭时，以该斜坡信号更新一预估时间信号；以及一比较器，比较该预估时间信号以及该斜坡信号，以决定该整流开关的一开启时间，因而决定该整流开关的该停滞时间。
【专利摘要】可编程停滞时间的同步整流控制方法以及同步整流控制器。实施例提供一种同步整流控制方法，包含有：提供一同步整流控制器，其具有一第一引脚；采样该第一引脚上的一引脚电压，以产生一采样电压；于产生该采样电压之后，提供一检测电流，从该同步整流控制器，流出该第一引脚；依据该采样电压以及该引脚电压，产生数个数字的停滞时间控制信号，并依据该等停滞时间控制信号，控制一整流开关，以决定该整流开关的一停滞时间。
【IPC分类】H02M7/12, H02M7/00
【公开号】CN104901556
【申请号】CN201410082752
【发明人】林崇伟, 林扬盛
【申请人】通嘉科技股份有限公司
【公开日】2015年9月9日
【申请日】2014年3月7日
最新回复(0)