一种功率放大结构的制作方法
一种功率放大结构的制作方法
【技术领域】
[0001]本发明涉及移动通信技术领域，特别涉及一种功率放大结构。
【背景技术】
[0002]随着第四代移动通信标准的制定，4G网络通信设备已在许多国家和地区开始架设和运营，移动终端设备需要同时满足2G/3G/4G多频带的要求，于此同时移动终端设备也在不断向着小型化、低成本的方向发展。
[0003]目前，众多国家和区域相继在1.8GHz?2.7GHz频段划分出了 2G、3G和4G通信频段，中国也在2013年底为国内的多家通信运营商发放了 4G牌照，并分配了 1880MHz?2655MHz中的一些频段给各运营商。至此，在1800MHz?2700MHz不仅包括了各家运营商4G通信的不同频段，同时还包括了各家运营商在2G和3G上的大部分频段。
[0004]高集成度多制式的移动终端设计在节约硬件资源消耗的同时可以大幅降低生产成本，为此，对同时满足多个通信频带、通信标准的集成功率放大器的研宄成为了移动终端设备研宄的热点和难点。现有技术中，分别针对不同的制式即不同频段设计对应的功率放大器，然后将其集成在一起，以满足支持多个通信频带和通信标准的要求。
[0005]然而，现有技术中集成多个不同频段的功率放大器，势必导致整个功率放大芯片的面积变大，成本增加的技术问题。
【发明内容】
[0006]本发明实施例提供一种功率放大结构，用于解决现有技术中多频带功率放大芯片面积大、成本高的技术问题，节省芯片面积、降低整体成本。
[0007]本申请实施例提供一种功率放大结构，所述功率放大结构包括:
[0008]第一级功率放大器和第二级功率放大器，所述第一级功率放大器与所述第二级功率放大器串联；
[0009]宽带调谐匹配电路，包含N个开关调谐电容，所述宽带调谐匹配电路与所述第一级功率放大器和所述第二级功率放大器相连，其中，N为大于等于2的整数；
[0010]数字控制电路，所述数字控制电路的N个输出端分别与所述N个开关调谐电容相连；
[0011]其中，所述数字控制电路能够调节所述N个开关调谐电容的大小，以改变所述功率放大结构的输出频段。
[0012]可选的，所述第一级功率放大器包含一个功率放大器，所述第二级功率放大器包含三个并联的功率放大器；
[0013]所述宽带调谐匹配电路包括第一级调谐电路和第二级调谐电路；其中，所述第一级调谐电路用于调谐所述第一级功率放大器的输入输出信号；所述第二级调谐电路用于将所述三个并联的功率放大器的输出信号调谐合成并输出。
[0014]可选的，所述第一级调谐电路包括:第一开关调谐电容、第二开关调谐电容、第一变换器及4个第一调谐电路；
[0015]其中，所述第一开关调谐电容的一端接地、另一端与宽带调谐匹配电路的射频信号输入端相连；
[0016]所述第一变换器包含两个耦合相连的耦合电感，所述第一变换器的第一输入端接地，所述第一变换器的第二输入端与所述射频信号输入端相连；所述第一变换器的第一输出端与所述第二开关调谐电容的一端相连；所述第一变换器的第二输出端与所述第二开关调谐电容的另一端相连；
[0017]所述第一变换器的第一输出端、第一个所述第一调谐电路、第一级功率放大器、第三个所述第一调谐电路及第二级功率放大器串联；所述第一变换器的第二输出端、第二个所述第一调谐电路、第一级功率放大器、第四个所述第一调谐电路及第二级功率放大器串联。
[0018]可选的，所述第一调谐电路包括:第三开关调谐电容、第四开关调谐电容及绑线电感；
[0019]其中，所述第三开关调谐电容的输入端为所述第一调谐电路的输入端，所述第三开关调谐电容的输出端与所述第四开关调谐电容的输入端相连，所述第四开关调谐电容的输出端为所述第一调谐电路的输出端，所述绑线电感的一端接地、另一端与所述第四开关调谐电容的输入端相连。
[0020]可选的，第二级调谐电路包括:3个第二调谐电路和固定高压电容；
[0021]其中，一个所述第二调谐电路的两个输入端与所述第二级功率放大器中的一个功率放大器的两个输出端对应相连，所述3个第二调谐电路的输出端依次串联形成两个输出端口 ；所述固定高压电容连接在所述两个输出端口之间；
[0022]所述第二调谐电路包括:第五开关调谐电容和第二变换器，所述第五开关调谐电容连接在所述第二变换器的两个输入端之间；所述第二变换器包含4个耦合相连的耦合电感。
[0023]可选的，所述功率放大器具体为:由体端悬浮的NMOS晶体管采用双偏置结构组成。
[0024]可选的，所述N个开关调谐电容中至少一个开关调谐电容包括:至少两组调谐阵列；
[0025]其中，所述调谐阵列电路包含:第一可调电容、第二可调电容、3个NMOS晶体管及8个电阻；
[0026]所述第一可调电容、所述第二可调电容及所述3个NMOS晶体管串联；所述NMOS晶体管的栅极与一个电阻串联后接入所述调谐阵列电路的开关控制端；所述NMOS晶体管的源极和漏极之间连接有一个电阻；所述第一可调电容的输出端与一个电阻串联后接入所述调谐阵列电路的偏置电压输入端；所述第二可调电容的输入端与一个电阻串联后接入所述调谐阵列电路的偏置电压输入端；所述第一可调电容的输入端为所述调谐阵列电路的输入端，所述第二可调电容的输出端为所述调谐阵列电路的输出端。
[0027]可选的，所述至少组调谐阵列电路的输入端并联形成所述开关调谐电容的输入端；所述至少两组调谐阵列电路的输出端并联形成所述开关调谐电容的输出端；所述至少两组调谐阵列电路的开关控制端为所述开关调谐电容的至少两个开关控制端；所述开关调谐电容的输入端与输出端之间连接有一固定电容。
[0028]本申请实施例中的上述一个或多个技术方案，至少具有如下技术效果:
[0029]通过设置两级功率放大器以满足较高频段的功率放大需求，同时将两级功率放大器与带开关调谐电容的宽带调谐匹配电路相连，并将开关调谐电容与数字控制电路的输出端相连，通过数字控制电路对开关调谐电容的调节，从而调节两级功率放大器输出频段，使得本申请实施例提供的功率放大结构能够通过调节宽带调谐匹配电路的开关调谐电容来满足多个通信频带、通信标准的要求，解决了由于分别针对各个通信频带单独设计功率放大器导致的多频带功率放大芯片面积大、成本高的技术问题，节省了功率放大芯片的面积、降低了整体成本。
【附图说明】
[0030]图1为本申请实施例提供的一种功率放大结构的示意图；
[0031]图2为本申请实施例提供的一种功率放大结构的电路示意图；
[0032]图3为本申请实施例提供的功率放大器的内部电路示意图；
[0033]图4为本申请实施例提供的开关调谐电容的内部电路不意图；
[0034]图5为本申请实施例提供的数字控制功率放大结构的示意图。
【具体实施方式】
[0035]在本申请实施例提供的技术方案中，通过开关调谐电容调节多级功率放大电路，从而实现不同频段的功率输出，从而解决现有技术中由于分别针对各个通信频带单独设计功率放大器导致的多频带功率放大芯片面积大、成本高的技术问题，达到节省功率放大芯片面积、降低整体成本的有益技术效果。
[0036]下面结合附图对本申请实施例技术方案的主要实现原理、【具体实施方式】及其对应能够达到的有益效果进行详细的阐述。
[0037]实施例一
[0038]请参考图1，本申请实施例提供一种功率放大结构，该功率放大结构包括:
[0039]第一级功率放大器100和第二级功率放大器200，所述第一级功率放大器100与所述第二级功率放大器200串联；
[0040]宽带调谐匹配电路300，包含N个开关调谐电容，所述宽带调谐匹配电路300与所述第一级功率放大器100和所述第二级功率放大器200相连，其中，N为大于等于2的整数；
[0041]数字控制电路400，所述数字控制电路400的N个输出端分别与所述N个开关调谐电容相连；
[0042]其中，所述数字控制电路400能够调节所述N个开关调谐电容的大小，以改变所述功率放大结构的输出频段。
[0043]在具体实施过程中，本申请实施例提供的功率放大结构可以 采用CMOS工艺制作完成，进一步节约其芯片面积及降低生产成本。功率放大结构的第一级功率放大器100具体可以包含一个功率放大器AMPl，第二级功率放大器200具体可以包含三个并联的功率放大器AMP2、AMP3、AMP4，当然，第二级功率放大器200根据实际输出频段的高低还可包含三个以上的功率放大器相互并联。输入信号从宽带调谐匹配电路300输入，经宽带调谐匹配电路300调谐后通过第一级功率放大器100方法，接着再经宽带调谐匹配电路300再次调谐后通过第二级功率放大器200 二次放大，然后由宽带调谐匹配电路300对二次放大后的信号进行调谐合并最后输出。
[0044]请参考图2，本申请实施例提供的宽带调谐匹配电路300包括第一级调谐电路和第二级调谐电路。其中，第一级调谐电路用于调谐第一级功率放大器100的输入输出信号；第二级调谐电路用于将第二级功率放大器200的三个并联的功率放大器的输出信号调谐合成并输出。
[0045]第一级调谐电路包括:第一开关调谐电容Cl、第二开关调谐电容C2、第一变换器及4个第一调谐电路。其中，第一开关调谐电容Cl的一端接地、另一端与宽带调谐匹配电路300的射频信号输入端RF_IN相连；宽带调谐匹配电路300的射频信号输入端RF_IN还与第一变换器的第二输入端相连。
[0046]第一变换器TRl包含连个親合相连的親合电感L1、L2，親合电感LI的两端为第一变换器TRl的两个输入端，耦合电感L2的两端为第一变换器TRl的两个输出端。耦合电感LI的第一输入端接地、第二输入端与RF_IN相连。耦合电感L2的第一输出端与第二开关调谐电容C2的一端相连，耦合电感L2的第二输出端与第二开关调谐电容C2的另一端相连。第一变换器TRl的第一输出端、第一个第一调谐电路、第一级功率放大器100、第三个第一调谐电路及第二级功率放大器200串联；第一变换器TRl的第二输出端、第二个第一调谐电路、第一级功率放大器100、第四个第一调谐电路及第二级功率放大器200串联。
[0047]具体的，第一调谐电路包括:第三开关调谐电容、第四开关调谐电容及绑线电感。其中，第三开关调谐电容的输入端为第一调谐电路的输入端，第三开关调谐电容的输出端与第四开关调谐电容的输入端相连，第四开关调谐电容的输出端为所述第一调谐电路的输出端，绑线电感的一端接地、另一端与第四开关调谐电容的输入端相连。请参考图2，C3、C4、C7、C8为第三开关调谐电容，C5、C6、C9、ClO为第四开关调谐电容，L3、L4、L5、L6为绑线电感，其中，C3、C5及L3构成第一个第一调谐电路；C4、C6及L4构成第二个第一调谐电路；C7、C9及L5构成第三个第一调谐电路；C8、C10及L6构成第四个第一调谐电路，共4个第一调谐电路。
[0048]在具体实施过程中，第二级调谐电路包括3个第二调谐电路和固定高压电容C14。其中，一个第二调谐电路的两个输入端与第二级功率放大器200中的一个功率放大器的两个输出端对应相连。3个第二调谐电路的输出端依次串联形成两个输出端口 ；固定高压电容连接在上述串联形成的两个输出端口之间。
[0049]第二调谐电路包括:第五开关调谐电容和第二变换器TR2，第五开关调谐电容连接在第二变换器TR2的两个输入端之间；第二变换器TR2包含四个耦合相连的耦合电感。其中，四个耦合电感中第一耦合电感的第一端和第二耦合电感的第二端为第二变换器TR2的两个输入端，第一耦合电感的第二端和第二耦合电感的第一端相互连接并接地；四个耦合电感中第三耦合电感的第一端和第四耦合电感的第二端为第二变换器TR2的两个输出端，第三耦合电感的第二端和第四耦合电感的第一端相互连接；第一耦合电感和第三耦合电感耦合，第二耦合电感与第四耦合电感耦合。如图2所示，ClU C12、C13为第五开关调谐电容；L7、L9、Lll为第一耦合电感，L8、L10、L12为第二耦合电感，L13、L15、L17为第三耦合电感，L14、L16、L18为第四耦合电感。
[0050]在具体实施过程中，本申请实施例提供的功率放大结构中，Cl、C2、C3、C4、C5、C6、C7、C8、C9、C10、ClU C12及C13为开关调谐电容，每个开关调谐电容分为5bit，并且受到数字控制电路400产生的控制信号Cl_ctrl [5bit]、C2_ctrl [5bit]、C3_ctrl [5bit]、C4_ctrl [5bit]、C5_ctrl [5bit]、C6_ctrl [5bit]、C7_ctrl [5bit]、C8_ctrl [5bit]、C9_ctrl [5bit]、C10_ctrl [5bit]、Cll_ctrl [5bit]、C12_ctrl [5bit]、C13_ctrl [5bit]的控制。耦合电感LI和L2构成输入端非平衡到平衡的第一变换器TR1，耦合电感L7、L8、L9、L10、Lll、L12、L13、L14、L15、L16、L17、L18构成输出功率合成同时实现平衡到非平衡的转换。
[0051]本申请实施例提供的功率放大结构在工作时，射频信号由RF_IN端口输入经过第一变换器TRl以及开关调谐电容Cl、C2的调谐后转换成差分输入信号，开关调谐电容C3、C4、C5、C6，绑线电感L3、L4组成输入级的阻抗匹配电路，可以实现输入级的宽带匹配调谐。信号经过第一级放大器AMPl的放大后，输入由开关调谐电容C7、C8、C9、C10，绑线电感L5、L6组成的阻抗匹配电路调谐，然后输入第二级功率放大器200。为了提高输出功率的大小，第二级功率放大器200由AMP2、AMP3、AMP4三个放大器组成，并且三个功率放大器的输出经过耦合电感 L7、L8、L9、L10、Lll、L12、L13、L14、L15、L16、L17、L18 构成的三个第二变换器TR2合成并从RF_OUT输出。其中，C11、C12、C13为第二变换器TR2的输入端调谐电容，C14为三个第二变换器合成输出端的固定高压电容。对于三个第二变换器TR2同时实现阻抗变换功能，只需要调节输入端的开关调谐电容就可以实现变换器在一定范围内的动态调谐，在工作的整个频带内无需改变输出端的高压电容C14的值。
[0052]在具体实施过程中，本申请实施例提供的功率放大器AMPl?AMP4的内部电路结构具体可以由体端悬浮的NMOS (N-Mental-Oxide-Semiconductor, N型金属-氧化物-半导体)晶体管采用双偏置结构组成，通过偏置在不同的地方，可以让两路输入的电容的非线性变化进行抵消，提高电路的线性。请参考图3，功率放大器包含12个NMOS晶体管匪I?匪12，其中匪1、匪2、匪3、NM4、匪5、NM6构成双偏置结构放大器的主路放大器，匪7、NM8、NM9、匪10、匪11、匪12构成双偏置结构放大器的辅路放大器。C15、C16、C19、C20为输入隔直电容，C17、C18、C21、C22 为滤波电容，Rl、R2、R3、R4、R5、R6、R7、R8、R9、R10、RU、R12 为直流偏置电阻。B1、B2为Block电感。端口 VINN和VINP为差分信号输入端口。Biasl、Bias2、Bias3、Bias4、Bias5、Bias6为MOS管的栅极偏置电压输入部分。
[0053]进一步的，本申请实施例提供的开关调谐电容采用二进制的取值，如5bit，以简化开关调谐电容大小调节。N个开关调谐电容中至少一个开关调谐电容可以采用由至少两组调谐阵列构成的电容阵列结构。
[0054]具体的，每组调谐阵列电路包含:第一可调电容、第二可调电容、3个NMOS晶体管及8个电阻。第一可调电容、第二可调电容及3个NMOS晶体管串联；NM0S晶体管的栅极与一个电阻串联后接入调谐阵列电路的开关控制端，起到静态偏置的作用；NM0S晶体管的源极和漏极之间连接有一个电阻，实现交流开路从而提高调谐阵列电路的耐压性能；第一可调电容的输出端与一个电阻串联后接入调谐阵列电路的偏置电压输入端；第二可调电容的输入端与一个电阻串联后接入调谐阵列电路的偏置电压输入端；第一可调电容的输入端为调谐阵列电路的输入端，第二可调电容的输出端为调谐阵列电路的输出端。
[0055]至少两组调谐阵列电路的输入端并联形成开关调谐电容的输入端；至少两组调谐阵列电路的输出端并联形成开关调谐电容的输出端；至少两组调谐阵列电路的开关控制端为开关调谐电容的至少两个开关控制端；开关调谐电容的输入端与输出端之 间连接有一固定电容。
[0056]请参考图4为5bit开关调谐电容的内部电路示意图，即开关调谐电容阵列结构。C23为固定电容，C24、C26、C28为第一可调电容，C25、C27、C29为第二可调电容，TERMl和TERM2为开关调谐电容的输入输出端，BIAS_CS开关调谐电容的偏置电压输入端，Bitl_ctrl、Bit2_ctrl…Bit5_ctrl为开关调谐电容的开关控制端，R13?R36为电阻，NM13?NM21 为 NMOS 晶体管。如图 4 所示，C24、C25、NM13、NM14、NM15、R13、R14、R15、R16、R17、R18、R19、R20组成一个调谐阵列电路。
[0057]请参考图5，数字控制本申请实施例提供的功率放大结构的过程具体如下:
[0058]第一阶段:系统上电后，数字基带首先确定对于不同通信频率下，各开关调谐电容的值，建立好通带频率和各个开关调谐电容对应状态的查找表。
[0059]第二阶段:在查找表完成后，数字基带通过SPI (Serial Peripheral Interface，串行外设接口 )协议向数字控制电路400发送连接请求(如图2所示data、clk、en、rst为SPI接口，data为数据输入口，elk为时钟输入端，en为使能信号输入端，rst为复位信号输入端)；连接成功后向功率放大结构的数据控制电路发送开关调谐电容对应的控制字表。
[0060]第三阶段:S501:数字控制电路400接收数字基带发送的控制字表；S502:数字控制电路400对比控制字表是否变换，即将控制字表与对应开关调谐电容的状态进行对比；S503:若控制字表变化，改变对应开关调谐电容的状态，则继续执行S504 ;若控制字表未变化继续执行S504 ；S504:判断所有控制字表是否对比完成，若否返回执行S501，若是继续执行S505 ；S505:打开功率放大结构中的功率放大器，本次数字控制完成。
[0061 ] 本申请实施例中的上述一个或多个技术方案，通过数字控制电路对开关调谐电容的调节，从而调节两级功率放大器输出频段，使得本申请实施例提供的功率放大结构能够通过调节宽带调谐匹配电路的开关调谐电容来满足多个通信频带、通信标准的要求，解决了由于分别针对各个通信频带单独设计功率放大器导致的多频带功率放大芯片面积大、成本高的技术问题，节省了功率放大芯片的面积、降低了整体成本。并且，通过使用开关调谐电容匹配网络能够在1.8GHz?2.7GHz对于功率放大结构的通带特性进行调节，在以上的频带中兼容了大部分国家和地区的2G/3G/4G无线通信频带范围，兼容多标准多频带无线应用的要求。
[0062]尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
[0063]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种功率放大结构，其特征在于，所述功率放大结构包括: 第一级功率放大器和第二级功率放大器，所述第一级功率放大器与所述第二级功率放大器串联； 宽带调谐匹配电路，包含N个开关调谐电容，所述宽带调谐匹配电路与所述第一级功率放大器和所述第二级功率放大器相连，其中，N为大于等于2的整数； 数字控制电路，所述数字控制电路的N个输出端分别与所述N个开关调谐电容相连； 其中，所述数字控制电路能够调节所述N个开关调谐电容的大小，以改变所述功率放大结构的输出频段。2.如权利要求1所述的功率放大结构，其特征在于，所述第一级功率放大器包含一个功率放大器，所述第二级功率放大器包含三个并联的功率放大器； 所述宽带调谐匹配电路包括第一级调谐电路和第二级调谐电路；其中，所述第一级调谐电路用于调谐所述第一级功率放大器的输入输出信号；所述第二级调谐电路用于将所述三个并联的功率放大器的输出信号调谐合成并输出。3.如权利要求2所述的功率放大结构，其特征在于，所述第一级调谐电路包括:第一开关调谐电容、第二开关调谐电容、第一变换器及4个第一调谐电路； 其中，所述第一开关调谐电容的一端接地、另一端与宽带调谐匹配电路的射频信号输入端相连； 所述第一变换器包含两个耦合相连的耦合电感，所述第一变换器的第一输入端接地，所述第一变换器的第二输入端与所述射频信号输入端相连；所述第一变换器的第一输出端与所述第二开关调谐电容的一端相连；所述第一变换器的第二输出端与所述第二开关调谐电容的另一端相连； 所述第一变换器的第一输出端、第一个所述第一调谐电路、第一级功率放大器、第三个所述第一调谐电路及第二级功率放大器串联；所述第一变换器的第二输出端、第二个所述第一调谐电路、第一级功率放大器、第四个所述第一调谐电路及第二级功率放大器串联。4.如权利要求3所述的功率放大结构，其特征在于，所述第一调谐电路包括:第三开关调谐电容、第四开关调谐电容及绑线电感； 其中，所述第三开关调谐电容的输入端为所述第一调谐电路的输入端，所述第三开关调谐电容的输出端与所述第四开关调谐电容的输入端相连，所述第四开关调谐电容的输出端为所述第一调谐电路的输出端，所述绑线电感的一端接地、另一端与所述第四开关调谐电容的输入端相连。5.如权利要求2所述的功率放大结构，其特征在于，第二级调谐电路包括:3个第二调谐电路和固定高压电容； 其中，一个所述第二调谐电路的两个输入端与所述第二级功率放大器中的一个功率放大器的两个输出端对应相连，所述3个第二调谐电路的输出端依次串联形成两个输出端口 ；所述固定高压电容连接在所述两个输出端口之间； 所述第二调谐电路包括:第五开关调谐电容和第二变换器，所述第五开关调谐电容连接在所述第二变换器的两个输入端之间；所述第二变换器包含4个耦合相连的耦合电感。6.如权利要求2?5任一所述的功率放大结构，其特征在于，所述功率放大器具体为:由体端悬浮的NMOS晶体管采用双偏置结构组成。7.如权利要求1?5任一所述的功率放大结构，其特征在于，所述N个开关调谐电容中至少一个开关调谐电容包括:至少两组调谐阵列； 其中，所述调谐阵列电路包含:第一可调电容、第二可调电容、3个NMOS晶体管及8个电阻； 所述第一可调电容、所述第二可调电容及所述3个NMOS晶体管串联；所述NMOS晶体管的栅极与一个电阻串联后接入所述调谐阵列电路的开关控制端；所述NMOS晶体管的源极和漏极之间连接有一个电阻；所述第一可调电容的输出端与一个电阻串联后接入所述调谐阵列电路的偏置电压输入端；所述第二可调电容的输入端与一个电阻串联后接入所述调谐阵列电路的偏置电压输入端；所述第一可调电容的输入端为所述调谐阵列电路的输入端，所述第二可调电容的输出端为所述调谐阵列电路的输出端。8.如权利要求7所述的功率放大结构，其特征在于，所述至少组调谐阵列电路的输入端并联形成所述开关调谐电容的输入端；所述至少两组调谐阵列电路的输出端并联形成所述开关调谐电容的输出端；所述至少两组调谐阵列电路的开关控制端为所述开关调谐电容的至少两个开关控制端；所述开关调谐电容的输入端与输出端之间连接有一固定电容。
【专利摘要】本发明公开了一种功率放大结构，包括：第一级功率放大器和第二级功率放大器，第一级功率放大器与第二级功率放大器串联；宽带调谐匹配电路，包含N个开关调谐电容，宽带调谐匹配电路与第一级功率放大器和第二级功率放大器相连，其中，N为大于等于2的整数；数字控制电路，数字控制电路的N个输出端分别与N个开关调谐电容相连；其中，数字控制电路能够调节N个开关调谐电容的大小，以改变功率放大结构的输出频段。通过上述技术方案，能够通过调节开关调谐电容来满足多个通信频带、通信标准的要求，解决了由于分别针对各个通信频带单独设计功率放大器导致的多频带功率放大芯片面积大、成本高的技术问题，节省了面积、降低了整体成本。
【IPC分类】H03F3/20
【公开号】CN104901641
【申请号】CN201510214196
【发明人】姚春琦, 李志强, 萧延彬, 张海英
【申请人】中国科学院微电子研究所
【公开日】2015年9月9日
【申请日】2015年4月29日
【技术领域】
[0001]本发明涉及移动通信技术领域，特别涉及一种功率放大结构。
【背景技术】
[0002]随着第四代移动通信标准的制定，4G网络通信设备已在许多国家和地区开始架设和运营，移动终端设备需要同时满足2G/3G/4G多频带的要求，于此同时移动终端设备也在不断向着小型化、低成本的方向发展。
[0003]目前，众多国家和区域相继在1.8GHz?2.7GHz频段划分出了 2G、3G和4G通信频段，中国也在2013年底为国内的多家通信运营商发放了 4G牌照，并分配了 1880MHz?2655MHz中的一些频段给各运营商。至此，在1800MHz?2700MHz不仅包括了各家运营商4G通信的不同频段，同时还包括了各家运营商在2G和3G上的大部分频段。
[0004]高集成度多制式的移动终端设计在节约硬件资源消耗的同时可以大幅降低生产成本，为此，对同时满足多个通信频带、通信标准的集成功率放大器的研宄成为了移动终端设备研宄的热点和难点。现有技术中，分别针对不同的制式即不同频段设计对应的功率放大器，然后将其集成在一起，以满足支持多个通信频带和通信标准的要求。
[0005]然而，现有技术中集成多个不同频段的功率放大器，势必导致整个功率放大芯片的面积变大，成本增加的技术问题。
【发明内容】
[0006]本发明实施例提供一种功率放大结构，用于解决现有技术中多频带功率放大芯片面积大、成本高的技术问题，节省芯片面积、降低整体成本。
[0007]本申请实施例提供一种功率放大结构，所述功率放大结构包括:
[0008]第一级功率放大器和第二级功率放大器，所述第一级功率放大器与所述第二级功率放大器串联；
[0009]宽带调谐匹配电路，包含N个开关调谐电容，所述宽带调谐匹配电路与所述第一级功率放大器和所述第二级功率放大器相连，其中，N为大于等于2的整数；
[0010]数字控制电路，所述数字控制电路的N个输出端分别与所述N个开关调谐电容相连；
[0011]其中，所述数字控制电路能够调节所述N个开关调谐电容的大小，以改变所述功率放大结构的输出频段。
[0012]可选的，所述第一级功率放大器包含一个功率放大器，所述第二级功率放大器包含三个并联的功率放大器；
[0013]所述宽带调谐匹配电路包括第一级调谐电路和第二级调谐电路；其中，所述第一级调谐电路用于调谐所述第一级功率放大器的输入输出信号；所述第二级调谐电路用于将所述三个并联的功率放大器的输出信号调谐合成并输出。
[0014]可选的，所述第一级调谐电路包括:第一开关调谐电容、第二开关调谐电容、第一变换器及4个第一调谐电路；
[0015]其中，所述第一开关调谐电容的一端接地、另一端与宽带调谐匹配电路的射频信号输入端相连；
[0016]所述第一变换器包含两个耦合相连的耦合电感，所述第一变换器的第一输入端接地，所述第一变换器的第二输入端与所述射频信号输入端相连；所述第一变换器的第一输出端与所述第二开关调谐电容的一端相连；所述第一变换器的第二输出端与所述第二开关调谐电容的另一端相连；
[0017]所述第一变换器的第一输出端、第一个所述第一调谐电路、第一级功率放大器、第三个所述第一调谐电路及第二级功率放大器串联；所述第一变换器的第二输出端、第二个所述第一调谐电路、第一级功率放大器、第四个所述第一调谐电路及第二级功率放大器串联。
[0018]可选的，所述第一调谐电路包括:第三开关调谐电容、第四开关调谐电容及绑线电感；
[0019]其中，所述第三开关调谐电容的输入端为所述第一调谐电路的输入端，所述第三开关调谐电容的输出端与所述第四开关调谐电容的输入端相连，所述第四开关调谐电容的输出端为所述第一调谐电路的输出端，所述绑线电感的一端接地、另一端与所述第四开关调谐电容的输入端相连。
[0020]可选的，第二级调谐电路包括:3个第二调谐电路和固定高压电容；
[0021]其中，一个所述第二调谐电路的两个输入端与所述第二级功率放大器中的一个功率放大器的两个输出端对应相连，所述3个第二调谐电路的输出端依次串联形成两个输出端口 ；所述固定高压电容连接在所述两个输出端口之间；
[0022]所述第二调谐电路包括:第五开关调谐电容和第二变换器，所述第五开关调谐电容连接在所述第二变换器的两个输入端之间；所述第二变换器包含4个耦合相连的耦合电感。
[0023]可选的，所述功率放大器具体为:由体端悬浮的NMOS晶体管采用双偏置结构组成。
[0024]可选的，所述N个开关调谐电容中至少一个开关调谐电容包括:至少两组调谐阵列；
[0025]其中，所述调谐阵列电路包含:第一可调电容、第二可调电容、3个NMOS晶体管及8个电阻；
[0026]所述第一可调电容、所述第二可调电容及所述3个NMOS晶体管串联；所述NMOS晶体管的栅极与一个电阻串联后接入所述调谐阵列电路的开关控制端；所述NMOS晶体管的源极和漏极之间连接有一个电阻；所述第一可调电容的输出端与一个电阻串联后接入所述调谐阵列电路的偏置电压输入端；所述第二可调电容的输入端与一个电阻串联后接入所述调谐阵列电路的偏置电压输入端；所述第一可调电容的输入端为所述调谐阵列电路的输入端，所述第二可调电容的输出端为所述调谐阵列电路的输出端。
[0027]可选的，所述至少组调谐阵列电路的输入端并联形成所述开关调谐电容的输入端；所述至少两组调谐阵列电路的输出端并联形成所述开关调谐电容的输出端；所述至少两组调谐阵列电路的开关控制端为所述开关调谐电容的至少两个开关控制端；所述开关调谐电容的输入端与输出端之间连接有一固定电容。
[0028]本申请实施例中的上述一个或多个技术方案，至少具有如下技术效果:
[0029]通过设置两级功率放大器以满足较高频段的功率放大需求，同时将两级功率放大器与带开关调谐电容的宽带调谐匹配电路相连，并将开关调谐电容与数字控制电路的输出端相连，通过数字控制电路对开关调谐电容的调节，从而调节两级功率放大器输出频段，使得本申请实施例提供的功率放大结构能够通过调节宽带调谐匹配电路的开关调谐电容来满足多个通信频带、通信标准的要求，解决了由于分别针对各个通信频带单独设计功率放大器导致的多频带功率放大芯片面积大、成本高的技术问题，节省了功率放大芯片的面积、降低了整体成本。
【附图说明】
[0030]图1为本申请实施例提供的一种功率放大结构的示意图；
[0031]图2为本申请实施例提供的一种功率放大结构的电路示意图；
[0032]图3为本申请实施例提供的功率放大器的内部电路示意图；
[0033]图4为本申请实施例提供的开关调谐电容的内部电路不意图；
[0034]图5为本申请实施例提供的数字控制功率放大结构的示意图。
【具体实施方式】
[0035]在本申请实施例提供的技术方案中，通过开关调谐电容调节多级功率放大电路，从而实现不同频段的功率输出，从而解决现有技术中由于分别针对各个通信频带单独设计功率放大器导致的多频带功率放大芯片面积大、成本高的技术问题，达到节省功率放大芯片面积、降低整体成本的有益技术效果。
[0036]下面结合附图对本申请实施例技术方案的主要实现原理、【具体实施方式】及其对应能够达到的有益效果进行详细的阐述。
[0037]实施例一
[0038]请参考图1，本申请实施例提供一种功率放大结构，该功率放大结构包括:
[0039]第一级功率放大器100和第二级功率放大器200，所述第一级功率放大器100与所述第二级功率放大器200串联；
[0040]宽带调谐匹配电路300，包含N个开关调谐电容，所述宽带调谐匹配电路300与所述第一级功率放大器100和所述第二级功率放大器200相连，其中，N为大于等于2的整数；
[0041]数字控制电路400，所述数字控制电路400的N个输出端分别与所述N个开关调谐电容相连；
[0042]其中，所述数字控制电路400能够调节所述N个开关调谐电容的大小，以改变所述功率放大结构的输出频段。
[0043]在具体实施过程中，本申请实施例提供的功率放大结构可以 采用CMOS工艺制作完成，进一步节约其芯片面积及降低生产成本。功率放大结构的第一级功率放大器100具体可以包含一个功率放大器AMPl，第二级功率放大器200具体可以包含三个并联的功率放大器AMP2、AMP3、AMP4，当然，第二级功率放大器200根据实际输出频段的高低还可包含三个以上的功率放大器相互并联。输入信号从宽带调谐匹配电路300输入，经宽带调谐匹配电路300调谐后通过第一级功率放大器100方法，接着再经宽带调谐匹配电路300再次调谐后通过第二级功率放大器200 二次放大，然后由宽带调谐匹配电路300对二次放大后的信号进行调谐合并最后输出。
[0044]请参考图2，本申请实施例提供的宽带调谐匹配电路300包括第一级调谐电路和第二级调谐电路。其中，第一级调谐电路用于调谐第一级功率放大器100的输入输出信号；第二级调谐电路用于将第二级功率放大器200的三个并联的功率放大器的输出信号调谐合成并输出。
[0045]第一级调谐电路包括:第一开关调谐电容Cl、第二开关调谐电容C2、第一变换器及4个第一调谐电路。其中，第一开关调谐电容Cl的一端接地、另一端与宽带调谐匹配电路300的射频信号输入端RF_IN相连；宽带调谐匹配电路300的射频信号输入端RF_IN还与第一变换器的第二输入端相连。
[0046]第一变换器TRl包含连个親合相连的親合电感L1、L2，親合电感LI的两端为第一变换器TRl的两个输入端，耦合电感L2的两端为第一变换器TRl的两个输出端。耦合电感LI的第一输入端接地、第二输入端与RF_IN相连。耦合电感L2的第一输出端与第二开关调谐电容C2的一端相连，耦合电感L2的第二输出端与第二开关调谐电容C2的另一端相连。第一变换器TRl的第一输出端、第一个第一调谐电路、第一级功率放大器100、第三个第一调谐电路及第二级功率放大器200串联；第一变换器TRl的第二输出端、第二个第一调谐电路、第一级功率放大器100、第四个第一调谐电路及第二级功率放大器200串联。
[0047]具体的，第一调谐电路包括:第三开关调谐电容、第四开关调谐电容及绑线电感。其中，第三开关调谐电容的输入端为第一调谐电路的输入端，第三开关调谐电容的输出端与第四开关调谐电容的输入端相连，第四开关调谐电容的输出端为所述第一调谐电路的输出端，绑线电感的一端接地、另一端与第四开关调谐电容的输入端相连。请参考图2，C3、C4、C7、C8为第三开关调谐电容，C5、C6、C9、ClO为第四开关调谐电容，L3、L4、L5、L6为绑线电感，其中，C3、C5及L3构成第一个第一调谐电路；C4、C6及L4构成第二个第一调谐电路；C7、C9及L5构成第三个第一调谐电路；C8、C10及L6构成第四个第一调谐电路，共4个第一调谐电路。
[0048]在具体实施过程中，第二级调谐电路包括3个第二调谐电路和固定高压电容C14。其中，一个第二调谐电路的两个输入端与第二级功率放大器200中的一个功率放大器的两个输出端对应相连。3个第二调谐电路的输出端依次串联形成两个输出端口 ；固定高压电容连接在上述串联形成的两个输出端口之间。
[0049]第二调谐电路包括:第五开关调谐电容和第二变换器TR2，第五开关调谐电容连接在第二变换器TR2的两个输入端之间；第二变换器TR2包含四个耦合相连的耦合电感。其中，四个耦合电感中第一耦合电感的第一端和第二耦合电感的第二端为第二变换器TR2的两个输入端，第一耦合电感的第二端和第二耦合电感的第一端相互连接并接地；四个耦合电感中第三耦合电感的第一端和第四耦合电感的第二端为第二变换器TR2的两个输出端，第三耦合电感的第二端和第四耦合电感的第一端相互连接；第一耦合电感和第三耦合电感耦合，第二耦合电感与第四耦合电感耦合。如图2所示，ClU C12、C13为第五开关调谐电容；L7、L9、Lll为第一耦合电感，L8、L10、L12为第二耦合电感，L13、L15、L17为第三耦合电感，L14、L16、L18为第四耦合电感。
[0050]在具体实施过程中，本申请实施例提供的功率放大结构中，Cl、C2、C3、C4、C5、C6、C7、C8、C9、C10、ClU C12及C13为开关调谐电容，每个开关调谐电容分为5bit，并且受到数字控制电路400产生的控制信号Cl_ctrl [5bit]、C2_ctrl [5bit]、C3_ctrl [5bit]、C4_ctrl [5bit]、C5_ctrl [5bit]、C6_ctrl [5bit]、C7_ctrl [5bit]、C8_ctrl [5bit]、C9_ctrl [5bit]、C10_ctrl [5bit]、Cll_ctrl [5bit]、C12_ctrl [5bit]、C13_ctrl [5bit]的控制。耦合电感LI和L2构成输入端非平衡到平衡的第一变换器TR1，耦合电感L7、L8、L9、L10、Lll、L12、L13、L14、L15、L16、L17、L18构成输出功率合成同时实现平衡到非平衡的转换。
[0051]本申请实施例提供的功率放大结构在工作时，射频信号由RF_IN端口输入经过第一变换器TRl以及开关调谐电容Cl、C2的调谐后转换成差分输入信号，开关调谐电容C3、C4、C5、C6，绑线电感L3、L4组成输入级的阻抗匹配电路，可以实现输入级的宽带匹配调谐。信号经过第一级放大器AMPl的放大后，输入由开关调谐电容C7、C8、C9、C10，绑线电感L5、L6组成的阻抗匹配电路调谐，然后输入第二级功率放大器200。为了提高输出功率的大小，第二级功率放大器200由AMP2、AMP3、AMP4三个放大器组成，并且三个功率放大器的输出经过耦合电感 L7、L8、L9、L10、Lll、L12、L13、L14、L15、L16、L17、L18 构成的三个第二变换器TR2合成并从RF_OUT输出。其中，C11、C12、C13为第二变换器TR2的输入端调谐电容，C14为三个第二变换器合成输出端的固定高压电容。对于三个第二变换器TR2同时实现阻抗变换功能，只需要调节输入端的开关调谐电容就可以实现变换器在一定范围内的动态调谐，在工作的整个频带内无需改变输出端的高压电容C14的值。
[0052]在具体实施过程中，本申请实施例提供的功率放大器AMPl?AMP4的内部电路结构具体可以由体端悬浮的NMOS (N-Mental-Oxide-Semiconductor, N型金属-氧化物-半导体)晶体管采用双偏置结构组成，通过偏置在不同的地方，可以让两路输入的电容的非线性变化进行抵消，提高电路的线性。请参考图3，功率放大器包含12个NMOS晶体管匪I?匪12，其中匪1、匪2、匪3、NM4、匪5、NM6构成双偏置结构放大器的主路放大器，匪7、NM8、NM9、匪10、匪11、匪12构成双偏置结构放大器的辅路放大器。C15、C16、C19、C20为输入隔直电容，C17、C18、C21、C22 为滤波电容，Rl、R2、R3、R4、R5、R6、R7、R8、R9、R10、RU、R12 为直流偏置电阻。B1、B2为Block电感。端口 VINN和VINP为差分信号输入端口。Biasl、Bias2、Bias3、Bias4、Bias5、Bias6为MOS管的栅极偏置电压输入部分。
[0053]进一步的，本申请实施例提供的开关调谐电容采用二进制的取值，如5bit，以简化开关调谐电容大小调节。N个开关调谐电容中至少一个开关调谐电容可以采用由至少两组调谐阵列构成的电容阵列结构。
[0054]具体的，每组调谐阵列电路包含:第一可调电容、第二可调电容、3个NMOS晶体管及8个电阻。第一可调电容、第二可调电容及3个NMOS晶体管串联；NM0S晶体管的栅极与一个电阻串联后接入调谐阵列电路的开关控制端，起到静态偏置的作用；NM0S晶体管的源极和漏极之间连接有一个电阻，实现交流开路从而提高调谐阵列电路的耐压性能；第一可调电容的输出端与一个电阻串联后接入调谐阵列电路的偏置电压输入端；第二可调电容的输入端与一个电阻串联后接入调谐阵列电路的偏置电压输入端；第一可调电容的输入端为调谐阵列电路的输入端，第二可调电容的输出端为调谐阵列电路的输出端。
[0055]至少两组调谐阵列电路的输入端并联形成开关调谐电容的输入端；至少两组调谐阵列电路的输出端并联形成开关调谐电容的输出端；至少两组调谐阵列电路的开关控制端为开关调谐电容的至少两个开关控制端；开关调谐电容的输入端与输出端之 间连接有一固定电容。
[0056]请参考图4为5bit开关调谐电容的内部电路示意图，即开关调谐电容阵列结构。C23为固定电容，C24、C26、C28为第一可调电容，C25、C27、C29为第二可调电容，TERMl和TERM2为开关调谐电容的输入输出端，BIAS_CS开关调谐电容的偏置电压输入端，Bitl_ctrl、Bit2_ctrl…Bit5_ctrl为开关调谐电容的开关控制端，R13?R36为电阻，NM13?NM21 为 NMOS 晶体管。如图 4 所示，C24、C25、NM13、NM14、NM15、R13、R14、R15、R16、R17、R18、R19、R20组成一个调谐阵列电路。
[0057]请参考图5，数字控制本申请实施例提供的功率放大结构的过程具体如下:
[0058]第一阶段:系统上电后，数字基带首先确定对于不同通信频率下，各开关调谐电容的值，建立好通带频率和各个开关调谐电容对应状态的查找表。
[0059]第二阶段:在查找表完成后，数字基带通过SPI (Serial Peripheral Interface，串行外设接口 )协议向数字控制电路400发送连接请求(如图2所示data、clk、en、rst为SPI接口，data为数据输入口，elk为时钟输入端，en为使能信号输入端，rst为复位信号输入端)；连接成功后向功率放大结构的数据控制电路发送开关调谐电容对应的控制字表。
[0060]第三阶段:S501:数字控制电路400接收数字基带发送的控制字表；S502:数字控制电路400对比控制字表是否变换，即将控制字表与对应开关调谐电容的状态进行对比；S503:若控制字表变化，改变对应开关调谐电容的状态，则继续执行S504 ;若控制字表未变化继续执行S504 ；S504:判断所有控制字表是否对比完成，若否返回执行S501，若是继续执行S505 ；S505:打开功率放大结构中的功率放大器，本次数字控制完成。
[0061 ] 本申请实施例中的上述一个或多个技术方案，通过数字控制电路对开关调谐电容的调节，从而调节两级功率放大器输出频段，使得本申请实施例提供的功率放大结构能够通过调节宽带调谐匹配电路的开关调谐电容来满足多个通信频带、通信标准的要求，解决了由于分别针对各个通信频带单独设计功率放大器导致的多频带功率放大芯片面积大、成本高的技术问题，节省了功率放大芯片的面积、降低了整体成本。并且，通过使用开关调谐电容匹配网络能够在1.8GHz?2.7GHz对于功率放大结构的通带特性进行调节，在以上的频带中兼容了大部分国家和地区的2G/3G/4G无线通信频带范围，兼容多标准多频带无线应用的要求。
[0062]尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
[0063]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种功率放大结构，其特征在于，所述功率放大结构包括: 第一级功率放大器和第二级功率放大器，所述第一级功率放大器与所述第二级功率放大器串联； 宽带调谐匹配电路，包含N个开关调谐电容，所述宽带调谐匹配电路与所述第一级功率放大器和所述第二级功率放大器相连，其中，N为大于等于2的整数； 数字控制电路，所述数字控制电路的N个输出端分别与所述N个开关调谐电容相连； 其中，所述数字控制电路能够调节所述N个开关调谐电容的大小，以改变所述功率放大结构的输出频段。2.如权利要求1所述的功率放大结构，其特征在于，所述第一级功率放大器包含一个功率放大器，所述第二级功率放大器包含三个并联的功率放大器； 所述宽带调谐匹配电路包括第一级调谐电路和第二级调谐电路；其中，所述第一级调谐电路用于调谐所述第一级功率放大器的输入输出信号；所述第二级调谐电路用于将所述三个并联的功率放大器的输出信号调谐合成并输出。3.如权利要求2所述的功率放大结构，其特征在于，所述第一级调谐电路包括:第一开关调谐电容、第二开关调谐电容、第一变换器及4个第一调谐电路； 其中，所述第一开关调谐电容的一端接地、另一端与宽带调谐匹配电路的射频信号输入端相连； 所述第一变换器包含两个耦合相连的耦合电感，所述第一变换器的第一输入端接地，所述第一变换器的第二输入端与所述射频信号输入端相连；所述第一变换器的第一输出端与所述第二开关调谐电容的一端相连；所述第一变换器的第二输出端与所述第二开关调谐电容的另一端相连； 所述第一变换器的第一输出端、第一个所述第一调谐电路、第一级功率放大器、第三个所述第一调谐电路及第二级功率放大器串联；所述第一变换器的第二输出端、第二个所述第一调谐电路、第一级功率放大器、第四个所述第一调谐电路及第二级功率放大器串联。4.如权利要求3所述的功率放大结构，其特征在于，所述第一调谐电路包括:第三开关调谐电容、第四开关调谐电容及绑线电感； 其中，所述第三开关调谐电容的输入端为所述第一调谐电路的输入端，所述第三开关调谐电容的输出端与所述第四开关调谐电容的输入端相连，所述第四开关调谐电容的输出端为所述第一调谐电路的输出端，所述绑线电感的一端接地、另一端与所述第四开关调谐电容的输入端相连。5.如权利要求2所述的功率放大结构，其特征在于，第二级调谐电路包括:3个第二调谐电路和固定高压电容； 其中，一个所述第二调谐电路的两个输入端与所述第二级功率放大器中的一个功率放大器的两个输出端对应相连，所述3个第二调谐电路的输出端依次串联形成两个输出端口 ；所述固定高压电容连接在所述两个输出端口之间； 所述第二调谐电路包括:第五开关调谐电容和第二变换器，所述第五开关调谐电容连接在所述第二变换器的两个输入端之间；所述第二变换器包含4个耦合相连的耦合电感。6.如权利要求2?5任一所述的功率放大结构，其特征在于，所述功率放大器具体为:由体端悬浮的NMOS晶体管采用双偏置结构组成。7.如权利要求1?5任一所述的功率放大结构，其特征在于，所述N个开关调谐电容中至少一个开关调谐电容包括:至少两组调谐阵列； 其中，所述调谐阵列电路包含:第一可调电容、第二可调电容、3个NMOS晶体管及8个电阻； 所述第一可调电容、所述第二可调电容及所述3个NMOS晶体管串联；所述NMOS晶体管的栅极与一个电阻串联后接入所述调谐阵列电路的开关控制端；所述NMOS晶体管的源极和漏极之间连接有一个电阻；所述第一可调电容的输出端与一个电阻串联后接入所述调谐阵列电路的偏置电压输入端；所述第二可调电容的输入端与一个电阻串联后接入所述调谐阵列电路的偏置电压输入端；所述第一可调电容的输入端为所述调谐阵列电路的输入端，所述第二可调电容的输出端为所述调谐阵列电路的输出端。8.如权利要求7所述的功率放大结构，其特征在于，所述至少组调谐阵列电路的输入端并联形成所述开关调谐电容的输入端；所述至少两组调谐阵列电路的输出端并联形成所述开关调谐电容的输出端；所述至少两组调谐阵列电路的开关控制端为所述开关调谐电容的至少两个开关控制端；所述开关调谐电容的输入端与输出端之间连接有一固定电容。
【专利摘要】本发明公开了一种功率放大结构，包括：第一级功率放大器和第二级功率放大器，第一级功率放大器与第二级功率放大器串联；宽带调谐匹配电路，包含N个开关调谐电容，宽带调谐匹配电路与第一级功率放大器和第二级功率放大器相连，其中，N为大于等于2的整数；数字控制电路，数字控制电路的N个输出端分别与N个开关调谐电容相连；其中，数字控制电路能够调节N个开关调谐电容的大小，以改变功率放大结构的输出频段。通过上述技术方案，能够通过调节开关调谐电容来满足多个通信频带、通信标准的要求，解决了由于分别针对各个通信频带单独设计功率放大器导致的多频带功率放大芯片面积大、成本高的技术问题，节省了面积、降低了整体成本。
【IPC分类】H03F3/20
【公开号】CN104901641
【申请号】CN201510214196
【发明人】姚春琦, 李志强, 萧延彬, 张海英
【申请人】中国科学院微电子研究所
【公开日】2015年9月9日
【申请日】2015年4月29日
最新回复(0)