数字滤波去抖动的方法及其装置的制造方法
数字滤波去抖动的方法及其装置的制造方法
【技术领域】
[0001]本发明涉及集成电路与接口交叉的技术领域，特别是涉及利用数字滤波实现去抖动的方法及其装置。
【背景技术】
[0002]在集成电路中，不仅晶体振荡器可以产生时钟信号，采用数字振荡器也可以产生时钟信号，但是，采用振荡器产生的时钟信号在某些情况下会产生毛刺、抖动等非理想波形。在物理接口应用中，由于机械物理特性，例如，物理开关的开启和关闭过程中，都会产生非理想的抖动或毛刺，需要安置特定的电路，消除上述非理想的毛刺影响。
[0003]现有技术中，通常采用模拟滤波电路来消除毛刺或抖动。然而，模拟滤波电路达到上述效果不佳。宄其原因在于:模拟滤波电路不仅设计较为复杂，而且功耗和面积都较大。因此，需要一种新的滤波电路来达到消除抖动和毛刺。
【发明内容】
[0004]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种数字滤波去抖动的方法及其装置，用于解决现有技术中采用模拟滤波电路去抖动或毛刺，因设计难度大、功耗高、面积大达到效果不佳的问题。
[0005]为实现上述目的及其他相关目的，本发明提供一种数字滤波去抖动的方法，包括:
[0006]滤除时钟输入信号中的毛刺，生成相应初始时钟输出信号，其中，所述时钟输入信号包括第一时钟输入信号与第二时钟输入信号；
[0007]将所述初始时钟输出信号反向运算，生成第一时钟输出信号与第二时钟输出信号;
[0008]根据反馈的所述第一时钟输出信号与所述第二时钟输出信号电平高低，导通或断开对应的开关，连通触发器对应的时钟输入信号，滤除所述第一时钟输入信号或/和所述第二时钟输入信号中的抖动。
[0009]优选地，所述毛刺的滤除装置采用触发器。
[0010]优选地，所述将所述初始时钟输出信号反向运算，生成第一时钟输出信号与第二时钟输出信号，具体包括:
[0011]采用反相器处理生成的所述初始时钟输出信号，其中，所述反相器包括第二反相器与第一反相器，所述初始时钟输出信号流通所述第二反相器，生成第二时钟输出信号；所述第二时钟输出信号流通所述第一反相器，生成所述第一时钟输出信号。
[0012]优选地，所述根据反馈的所述第一时钟输出信号与所述第二时钟输出信号电平高低，导通或断开对应的开关，滤除所述第一时钟输出信号或所述第二时钟输出信号中的抖动，具体包括:
[0013]所述第一时钟输出信号与所述第二时钟输出信号为电平相反的时钟输出信号，所述第二时钟输入信号为所述第一时钟输入信号反向延迟输出的时钟信号；
[0014]当所述第一时钟输出信号为高电平时，所述第二时钟输出信号为低电平，导通对应连接开关，连通所述第二时钟输入信号，滤除所述第二时钟输入信号中的抖动；
[0015]当所述第二时钟输出信号为高电平时，所述第一时钟输出信号为低电平，导通对应连接开关，与计算所述第一时钟输入信号和所述第二时钟输入信号，以该计算结果为时钟输入信号，滤除该时钟输入信号中的抖动。
[0016]本发明的另一目的在于提供一种数字滤波去抖动的装置，包括:
[0017]时钟输入信号发生器，用于产生时钟输入信号；
[0018]触发器，输入端连接所述时钟输入信号，滤除所述时钟输入信号的毛刺，并生成初始时钟输出信号；
[0019]反向电路，输入端连接所述触发器的输出端，将初始时钟输出信号反向生成时钟输出信号；
[0020]反馈控制电路，输入端连接所述反向电路的输出端，输出端连接所述触发器的输入端，根据控制所述触发器复位端的时钟输入信号，流通所述触发器与所述反向电路，以消除所述时钟输出信号中的抖动。
[0021]优选地，所述触发器为RS触发器。
[0022]优选地，所述时钟输入信号包括第一时钟输入信号与第二时钟输入信号，其中，所述第一时钟输入信号与所述第二时钟输入信号之间设置有延迟单元，且所述第二时钟输入信号为所述第一时钟输入信号反向延迟输出的时钟信号。
[0023]优选地，所述第一时钟输入信号分别连接触发器的保持端、与非门的一个输入端，所述第二时钟输入信号连接第三反相器的输入端，所述第三反相器的输出端连接所述与非门的另一个输入端，所述与非门的输出端连接所述反馈控制电路。
[0024]优选地，所述反向电路包括第一反相器和第二反相器，其中，所述时钟输出信号包括第一时钟输出信号与第二时钟输出信号，所述触发器的输出端与所述第二反相器的输入端相连，输出第二时钟输出信号，所述第二输时钟输出信号连接所述第一反相器的输入端，输出第一时钟输出信号。
[0025]优选地，所述反馈控制电路包括第一控制开关与第二控制开关，所述第一控制开关的一端连接所述第二时钟输入信号，所述第一控制开关的另一端连接所述触发器的复位端，所述第一控制开关的控制端连接所述第一时钟输出信号；所述第二控制开关的一端连接所述与非门的输出端，所述第二控制开关的另一端连接所述触发器的复位端，所述第二控制开关的控制端连接所述第二时钟输出信号。
[0026]如上所述，本发明的数字滤波去抖动的方法及其装置，具有以下有益效果:
[0027]本发明中通过以数字时钟信号为输入信号，并通过反向逻辑控制触发器，将输出的时钟输出信号作为控制信号，导通相应的开关，实现时钟输入信号的滤波和去抖动，并且在数字滤波的过程中，还可滤除输入信号产生的毛刺；本装置的结构简单、功耗低，且易于实现，不仅可实现滤波和去抖动，还增加装置的负载能力。
【附图说明】
[0028]图1显示为本发明实施例中的一种数字滤波去抖动的方法流程图；
[0029]图2显示为本发明实施例中的一种数字滤波去抖动装置的结构框图；
[0030]图3显示为本发明实施例中一种数字滤波去抖动装置中延迟单元时序图；
[0031]图4显示为本发明实施例中一种数字滤波去抖动装置中输出时序图。
[0032]元件标号说明:
[0033]1、触发器，2、反向电路，3、反馈控制电路，4、延迟单元。
【具体实施方式】
[0034]以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。
[0035]请参阅图1至图4。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应落在本发明所揭示的技术内容所能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
[0036]如图1所示，为本发明实施例中的一种数字滤波去抖动的方法流程图，包括:
[0037]步骤SlOl中，滤除时钟输入信号中的毛刺，生成相应初始时钟输出信号，其中，所述时钟输入信号包括第一时钟输入信号与第二时钟输入信号；
[0038]其中，所述滤除时钟输入信号中的毛刺的装置为触发器1，优选为RS触发器，为图1中标注的Trigger。
[0039]步骤S102中，将所述初始时钟输出信号反向运算，生成第一时钟输出信号与第二时钟输出信号；
[0040]其中，采用反相器处理所述RS触发器I生成的所述初始时钟输出信号，其中，所述反相器包括第二反相器A2与第一反相器Al，所述初始时钟输出信号流通所述第二反相器A2生成第二时钟输出信号Vout_b ;所述第二时钟输出信号Vout_b流通所述第一反相器Al生成所述第一时钟输出信号Vout。
[0041]步骤S103中，根据反馈的所述第一时钟输出信号Vout与所述第二时钟输出信号Vout_b电平高低，导通或断开对应的开关，连通触发器I对应的时钟输入信号，滤除所述第一时钟输入信号Vout或/和所述第二时钟输入信号Vout_b中的抖动。
[0042]其中，所述第一时钟输出信号Vout与所述第二时钟输出信号Vout_b为电平相反的时钟输出信号，所述第二时钟输入信号CLK_DB为所述第一时钟输入信号CLK反向延迟输出的时钟信号；
[0043]当所述第一时钟输出信号Vout为高电平时，所述第二时钟输出信号Vout_b为低电平，导通对应连接开关，连通所述第二时钟输入信号CLK_DB，滤除所述第二时钟输入信号CLK_DB中的抖动；
[0044]当所述第二时钟输出信号Vout_b为高电平时，所述第一时钟输出信号Vout为低电平，导通对应连接开关，与计算所述第一时钟输入信号CLK和所述第二时钟输入信号CLK_DB，以该计算结果为时钟输入信号，滤除该时钟输入信号中的抖动。
[0045]实施例1:
[0046]本发明为采用触发器I工作原理，根据触发器I对其复位端R的复位信号与保持端S的保持信号高低电平不同，对流入所述触发器I的时钟输入信号进行滤波和去抖动。具体包括:
[0047]当所述触发器I复位端R为低电平时，所述触发器I的初始时钟输出信号为高电平，以及所述第一时钟输出信号Vout为高电平，所述第二时钟输出信号Vout_b为低电平；当所述触发器I复位端R为高电平时，其保持端S为低电平时，所述触发器I翻转，使得所述第一时钟输出信号Vout为低电平，所述第二时钟输出信号Vout_b为高电平。
[0048]同时，当反馈的时钟输出信号输入到反馈控制电路3，通过反馈的电平高低来控制相应开关的闭合与断开，实现反馈逻辑来控制触发器I复位端和保持端输入信号，当所述第二时钟输出信号Vout_bS高电平，所述第一时钟输出信号Vout为低电平时，第二开关Vout导通，连通第一与非门Nandl输出为触发器I复位端R输入信号，(其中，所述第一与非门Nandl的输出信号为，第二时钟输入信号经过第三反相器处理后，再将处理结果与第一时钟输入信号进行与非门运算的结构。);当所述第二时钟输出信号Vout_bS低电平，所述第一时钟输出信号Vout为高电平时，选择所述第二时钟输入信号CLK_DB信号为触发器I复位端R输入信号，从而控制触发器I复位端R输入信号，进而控制输出信号，达到滤波和去抖动功能。
[0049]如图2所示，为本发明实施例中的一种数字滤波去抖动装置的结构框图，包括:
[0050]时钟输入信号发生器，用于产生时钟输入信号；< br>[0051]触发器1，输入端连接所述时钟输入信号，滤除所述时钟输入信号的毛刺，并生成初始时钟输出信号；
[0052]其中，所述触发器I为RS触发器I，所述触发器I为第二与非器Nand2和第三与非器Nand3组成。
[0053]反向电路2，输入端连接所述触发器I的输出端，将初始时钟输出信号反向生成时钟输出信号；
[0054]其中，所述反向电路2包括第二反相器A2和第一反相器Al，其中，所述时钟输出信号包括第一时钟输出信号Vout与第二时钟输出信号Vout_b，所述触发器I的输出端与所述第二反相器A2的输入端相连，输出第二时钟输出信号Vout_b，所述第二输时钟输出信号Vout_b连接所述第一反相器Al的输入端，输出第一时钟输出信号Vout。
[0055]反馈控制电路3，输入端连接所述反向电路2的输出端，输出端连接所述触发器I的输入端，根据控制所述触发器I复位端的时钟输入信号，流通所述触发器I与所述反向电路2，以消除所述时钟输出信号中的抖动。
[0056]其中，所述反馈控制电路3包括第一控制开关Vout与第二控制开关Vout_b，所述第一控制开关Vout的一端连接所述第二时钟输入信号，所述第一控制开关Vout的另一端连接所述触发器I的复位端，所述第一控制开关Vout的控制端连接所述第一时钟输出信号Vout ;所述第二控制开关Vout_b的一端连接所述与非门的输出端，所述第二控制开关Vout_b的另一端连接所述触发器I的复位端，所述第二控制开关Vout_b的控制端连接所述第二时钟输出信号Vout_b。
[0057]如图3所示，为本发明实施例中一种数字滤波去抖动装置中延迟单元4Delay_Cell时序图图，
[0058]所述时钟输入信号包括第一时钟输入信号CLK与第二时钟输入信号CLK_DB，其中，所述第一时钟输入信号CLK与所述第二时钟输入信号CLK_DB之间设置有延迟单元4Delay_Cell，且所述第二时钟输入信号CLK_DB为所述第一时钟输入信号CLK反向延迟输出的时钟信号。
[0059]具体地，所述第一时钟输入信号CLK分别连接触发器I的保持端、与非门Nandl的一个输入端，所述第二时钟输入信号CLK_DB连接第三反相器A3的输入端，所述第一反相器Al的输出端连接所述与非门Nandl的另一个输入端，所述与非门Nandl的输出端连接所述反馈控制电路3。
[0060]实施例2:
[0061]所述第二时钟输入信号CLK_DB为所述第一时钟输入信号CLK反向延迟输出的时钟信号，其中第二时钟输入信号CLK_DB与所述第一时钟输入信号CLK之间的毛刺Λ t，所述必须满足Λ t大于零，并且使得第二时钟输入信号CLK_DB为所述第一时钟输入信号CLK的毛刺相互不重叠。
[0062]如图4所示，为本发明实施例中一种数字滤波去抖动装置中输出时序图，
[0063]实施例3:
[0064]当输入第一时钟输入信号CLK为逻辑高电平时，所述延迟单元4Delay_Cell输出第二时钟输入信号CLK_DB为逻辑低电平，所述一时钟输出信号Vout为滤除抖动的输出信号。
[0065]假设所述触发器I初始输出状态为逻辑零，所述第二反相器A2输出为逻辑高电平，所述第一与非门Nandl输出与触发器I输入连接，此时所述第一与非门Nandl为逻辑低电平，从而强制触发器I输出为逻辑高电平，使所述第二反相器A2输出的第二时钟输出信号为逻辑低电平，所述第一反相器Al输出的第一时钟输出信号为逻辑高电平，进而断开所述第一与非门Nandl与所述触发器1TRIGGER的连接，将所述延迟单元4Delay_Cell输出时钟信号CLK_DB与所述触发器1TRIGGER连接，使得触发器I输出维持为逻辑高电平；
[0066]假设所述触发器I初始输出状态为逻辑高电平，此时，所述第一反相器Al输出的第一时钟输出信号Vout为逻辑高电平，使所述延迟单元4Delay_Cell输出时钟CLK_DB连接到触发器I输入端，触发器I输出维持为逻辑高电平，从而实现当所述延迟单元4Delay_Cell输出时钟为逻辑零时，所述第一反相器Al输出的第一时钟输出信号Vout始终为逻辑高电平。
[0067]当输入时钟信号CLK出现抖动或者毛刺时，所述延迟单元4Delay_Cell输出时钟CLK_DB将出现逻辑高电平的毛刺，由于输入时钟CLK此时也为逻辑高电平，使得所述第一反相器Al输出第一时钟输出信号Vout保持毛刺之前的值，依然为逻辑高电平，直到所述第一时钟输入信号CLK翻转为逻辑低电平，所述延迟单元4Delay_Cell输出的第二时钟输入信号时钟CLK_DB翻转为逻辑I时，所述第一反相器Al输出的第一时钟输出信号Vout翻转为逻辑低电平。
[0068]综上所述，本发明中通过以数字时钟信号为输入信号，并通过反向逻辑控制触发器1，将输出的时钟输出信号作为控制信号，导通相应的开关，实现时钟输入信号的滤波和去抖动，并且在数字滤波的过程中，还可滤除输入信号产生的毛刺；本装置的结构简单、功耗低，且易于实现，不仅可实现滤波和去抖动，还增加装置的负载能力。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0069]上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
【主权项】
1.一种数字滤波去抖动的方法，其特征在于，包括: 滤除时钟输入信号中的毛刺，生成相应初始时钟输出信号，其中，所述时钟输入信号包括第一时钟输入信号与第二时钟输入信号；将所述初始时钟输出信号反向运算，生成第一时钟输出信号与第二时钟输出信号；根据反馈的所述第一时钟输出信号与所述第二时钟输出信号电平高低，导通或断开对应的开关，连通触发器对应的时钟输入信号，滤除所述第一时钟输入信号或/和所述第二时钟输入信号中的抖动。2.根据权利要求1所述的数字滤波去抖动的方法，其特征在于，所述毛刺的滤除装置采用触发器。3.根据权利要求1所述的数字滤波去抖动的方法，其特征在于，所述将所述初始时钟输出信号反向运算，生成第一时钟输出信号与第二时钟输出信号的步骤，具体包括: 采用反相器处理生成的所述初始时钟输出信号，其中，所述反相器包括第一反相器与第二反相器，所述初始时钟输出信号流通所述第二反相器，生成第二时钟输出信号；所述第二时钟输出信号流通所述第一反相器，生成所述第一时钟输出信号。4.根据权利要求1所述的数字滤波去抖动的方法，其特征在于，所述根据反馈的所述第一时钟输出信号与所述第二时钟输出信号电平高低，导通或断开对应的开关，滤除所述第一时钟输出信号或所述第二时钟输出信号中的抖动的步骤，具体包括: 所述第一时钟输出信号与所述第二时钟输出信号为电平相反的时钟输出信号，所述第二时钟输入信号为所述第一时钟输入信号反向延迟输出的时钟信号； 当所述第一时钟输出信号为高电平时，所述第二时钟输出信号为低电平，导通对应连接开关，连通所述第二时钟输入信号，滤除所述第二时钟输入信号中的抖动； 当所述第二时钟输出信号为高电平时，所述第一时钟输出信号为低电平，导通对应连接开关，与计算所述第一时钟输入信号和所述第二时钟输入信号，以该计算结果为时钟输入信号，滤除该时钟输入信号中的抖动。5.一种数字滤波去抖动的装置，其特征在于，包括 时钟输入信号发生器，用于产生时钟输入信号； 触发器，输入端连接所述时钟输入信号，滤除所述时钟输入信号的毛刺，并生成初始时钟输出信号； 反向电路，输入端连接所述触发器的输出端，将初始时钟输出信号反向生成时钟输出信号; 反馈控制电路，输入端连接所述反向电路的输出端，输出端连接所述触发器的输入端，根据控制所述触发器复位端的时钟输入信号，流通所述触发器与所述反向电路，以消除所述时钟输出信号中的抖动。6.根据权利要求5所述的数字滤波去抖动的装置，其特征在于，所述触发器为RS触发器。7.根据权利要求5所述的数字滤波去抖动的装置，其特征在于，所述时钟输入信号包括第一时钟输入信号与第二时钟输入信号，其中，所述第一时钟输入信号与所述第二时钟输入信号之间设置有延迟单元，且所述第二时钟输入信号为所述第一时钟输入信号反向延迟输出的时钟信号。8.根据权利要求7所述的数字滤波去抖动的装置，其特征在于，所述第一时钟输入信号分别连接触发器的保持端、与非门的一个输入端，所述第二时钟输入信号连接第三反相器的输入端，所述第三反相器的输出端连接所述与非门的另一个输入端，所述与非门的输出端连接所述反馈控制电路。9.根据权利要求5所述的数字滤波去抖动的装置，其特征在于，所述反向电路包括第一反相器和第二反相器，其中，所述时钟输出信号包括第一时钟输出信号与第二时钟输出信号，所述触发器的输出端与所述第二反相器的输入端相连，输出第二时钟输出信号，所述第二输时钟输出信号连接所述第一反相器的输入端，输出第一时钟输出信号。10.根据权利要求5至9中任意一项所述的数字滤波去抖动的装置，其特征在于，所述反馈控制电路包括第一控制开关与第二控制开关，所述第一控制开关的一端连接所述第二时钟输入信号，所述第一控制开关的另一端连接所述触发器的复位端，所述第一控制开关的控制端连接所述第一时钟输出信号；所述第二控制开关的一端连接所述与非门的输出端，所述第二控制开关的另一端连接所述触发器的复位端，所述第二控制开关的控制端连接所述第二时钟输出信号。
【专利摘要】本发明提供一种数字滤波去抖动的方法及其装置，所述方法包括：滤除时钟输入信号中的毛刺，生成相应初始时钟输出信号，其中，所述时钟输入信号包括第一时钟输入信号与第二时钟输入信号；将所述初始时钟输出信号反向运算，生成第一时钟输出信号与第二时钟输出信号；根据反馈的所述第一时钟输出信号与所述第二时钟输出信号电平高低，导通或断开对应的开关，连通触发器对应的时钟输入信号，滤除所述第一时钟输入信号或/和所述第二时钟输入信号中的抖动。本发明实现时钟输入信号的滤波和去抖动，并且在数字滤波的过程中，还可滤除输入信号产生的毛刺；本装置的结构简单、功耗低，且易于实现，不仅可实现滤波和去抖动，还增加装置的负载能力。
【IPC分类】H03K5/01
【公开号】CN104901656
【申请号】CN201510345646
【发明人】魏娟, 苏晨, 雷郎成, 付晓君, 刘伦才
【申请人】中国电子科技集团公司第二十四研究所
【公开日】2015年9月9日
【申请日】2015年6月19日
【技术领域】
[0001]本发明涉及集成电路与接口交叉的技术领域，特别是涉及利用数字滤波实现去抖动的方法及其装置。
【背景技术】
[0002]在集成电路中，不仅晶体振荡器可以产生时钟信号，采用数字振荡器也可以产生时钟信号，但是，采用振荡器产生的时钟信号在某些情况下会产生毛刺、抖动等非理想波形。在物理接口应用中，由于机械物理特性，例如，物理开关的开启和关闭过程中，都会产生非理想的抖动或毛刺，需要安置特定的电路，消除上述非理想的毛刺影响。
[0003]现有技术中，通常采用模拟滤波电路来消除毛刺或抖动。然而，模拟滤波电路达到上述效果不佳。宄其原因在于:模拟滤波电路不仅设计较为复杂，而且功耗和面积都较大。因此，需要一种新的滤波电路来达到消除抖动和毛刺。
【发明内容】
[0004]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种数字滤波去抖动的方法及其装置，用于解决现有技术中采用模拟滤波电路去抖动或毛刺，因设计难度大、功耗高、面积大达到效果不佳的问题。
[0005]为实现上述目的及其他相关目的，本发明提供一种数字滤波去抖动的方法，包括:
[0006]滤除时钟输入信号中的毛刺，生成相应初始时钟输出信号，其中，所述时钟输入信号包括第一时钟输入信号与第二时钟输入信号；
[0007]将所述初始时钟输出信号反向运算，生成第一时钟输出信号与第二时钟输出信号;
[0008]根据反馈的所述第一时钟输出信号与所述第二时钟输出信号电平高低，导通或断开对应的开关，连通触发器对应的时钟输入信号，滤除所述第一时钟输入信号或/和所述第二时钟输入信号中的抖动。
[0009]优选地，所述毛刺的滤除装置采用触发器。
[0010]优选地，所述将所述初始时钟输出信号反向运算，生成第一时钟输出信号与第二时钟输出信号，具体包括:
[0011]采用反相器处理生成的所述初始时钟输出信号，其中，所述反相器包括第二反相器与第一反相器，所述初始时钟输出信号流通所述第二反相器，生成第二时钟输出信号；所述第二时钟输出信号流通所述第一反相器，生成所述第一时钟输出信号。
[0012]优选地，所述根据反馈的所述第一时钟输出信号与所述第二时钟输出信号电平高低，导通或断开对应的开关，滤除所述第一时钟输出信号或所述第二时钟输出信号中的抖动，具体包括:
[0013]所述第一时钟输出信号与所述第二时钟输出信号为电平相反的时钟输出信号，所述第二时钟输入信号为所述第一时钟输入信号反向延迟输出的时钟信号；
[0014]当所述第一时钟输出信号为高电平时，所述第二时钟输出信号为低电平，导通对应连接开关，连通所述第二时钟输入信号，滤除所述第二时钟输入信号中的抖动；
[0015]当所述第二时钟输出信号为高电平时，所述第一时钟输出信号为低电平，导通对应连接开关，与计算所述第一时钟输入信号和所述第二时钟输入信号，以该计算结果为时钟输入信号，滤除该时钟输入信号中的抖动。
[0016]本发明的另一目的在于提供一种数字滤波去抖动的装置，包括:
[0017]时钟输入信号发生器，用于产生时钟输入信号；
[0018]触发器，输入端连接所述时钟输入信号，滤除所述时钟输入信号的毛刺，并生成初始时钟输出信号；
[0019]反向电路，输入端连接所述触发器的输出端，将初始时钟输出信号反向生成时钟输出信号；
[0020]反馈控制电路，输入端连接所述反向电路的输出端，输出端连接所述触发器的输入端，根据控制所述触发器复位端的时钟输入信号，流通所述触发器与所述反向电路，以消除所述时钟输出信号中的抖动。
[0021]优选地，所述触发器为RS触发器。
[0022]优选地，所述时钟输入信号包括第一时钟输入信号与第二时钟输入信号，其中，所述第一时钟输入信号与所述第二时钟输入信号之间设置有延迟单元，且所述第二时钟输入信号为所述第一时钟输入信号反向延迟输出的时钟信号。
[0023]优选地，所述第一时钟输入信号分别连接触发器的保持端、与非门的一个输入端，所述第二时钟输入信号连接第三反相器的输入端，所述第三反相器的输出端连接所述与非门的另一个输入端，所述与非门的输出端连接所述反馈控制电路。
[0024]优选地，所述反向电路包括第一反相器和第二反相器，其中，所述时钟输出信号包括第一时钟输出信号与第二时钟输出信号，所述触发器的输出端与所述第二反相器的输入端相连，输出第二时钟输出信号，所述第二输时钟输出信号连接所述第一反相器的输入端，输出第一时钟输出信号。
[0025]优选地，所述反馈控制电路包括第一控制开关与第二控制开关，所述第一控制开关的一端连接所述第二时钟输入信号，所述第一控制开关的另一端连接所述触发器的复位端，所述第一控制开关的控制端连接所述第一时钟输出信号；所述第二控制开关的一端连接所述与非门的输出端，所述第二控制开关的另一端连接所述触发器的复位端，所述第二控制开关的控制端连接所述第二时钟输出信号。
[0026]如上所述，本发明的数字滤波去抖动的方法及其装置，具有以下有益效果:
[0027]本发明中通过以数字时钟信号为输入信号，并通过反向逻辑控制触发器，将输出的时钟输出信号作为控制信号，导通相应的开关，实现时钟输入信号的滤波和去抖动，并且在数字滤波的过程中，还可滤除输入信号产生的毛刺；本装置的结构简单、功耗低，且易于实现，不仅可实现滤波和去抖动，还增加装置的负载能力。
【附图说明】
[0028]图1显示为本发明实施例中的一种数字滤波去抖动的方法流程图；
[0029]图2显示为本发明实施例中的一种数字滤波去抖动装置的结构框图；
[0030]图3显示为本发明实施例中一种数字滤波去抖动装置中延迟单元时序图；
[0031]图4显示为本发明实施例中一种数字滤波去抖动装置中输出时序图。
[0032]元件标号说明:
[0033]1、触发器，2、反向电路，3、反馈控制电路，4、延迟单元。
【具体实施方式】
[0034]以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。
[0035]请参阅图1至图4。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应落在本发明所揭示的技术内容所能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
[0036]如图1所示，为本发明实施例中的一种数字滤波去抖动的方法流程图，包括:
[0037]步骤SlOl中，滤除时钟输入信号中的毛刺，生成相应初始时钟输出信号，其中，所述时钟输入信号包括第一时钟输入信号与第二时钟输入信号；
[0038]其中，所述滤除时钟输入信号中的毛刺的装置为触发器1，优选为RS触发器，为图1中标注的Trigger。
[0039]步骤S102中，将所述初始时钟输出信号反向运算，生成第一时钟输出信号与第二时钟输出信号；
[0040]其中，采用反相器处理所述RS触发器I生成的所述初始时钟输出信号，其中，所述反相器包括第二反相器A2与第一反相器Al，所述初始时钟输出信号流通所述第二反相器A2生成第二时钟输出信号Vout_b ;所述第二时钟输出信号Vout_b流通所述第一反相器Al生成所述第一时钟输出信号Vout。
[0041]步骤S103中，根据反馈的所述第一时钟输出信号Vout与所述第二时钟输出信号Vout_b电平高低，导通或断开对应的开关，连通触发器I对应的时钟输入信号，滤除所述第一时钟输入信号Vout或/和所述第二时钟输入信号Vout_b中的抖动。
[0042]其中，所述第一时钟输出信号Vout与所述第二时钟输出信号Vout_b为电平相反的时钟输出信号，所述第二时钟输入信号CLK_DB为所述第一时钟输入信号CLK反向延迟输出的时钟信号；
[0043]当所述第一时钟输出信号Vout为高电平时，所述第二时钟输出信号Vout_b为低电平，导通对应连接开关，连通所述第二时钟输入信号CLK_DB，滤除所述第二时钟输入信号CLK_DB中的抖动；
[0044]当所述第二时钟输出信号Vout_b为高电平时，所述第一时钟输出信号Vout为低电平，导通对应连接开关，与计算所述第一时钟输入信号CLK和所述第二时钟输入信号CLK_DB，以该计算结果为时钟输入信号，滤除该时钟输入信号中的抖动。
[0045]实施例1:
[0046]本发明为采用触发器I工作原理，根据触发器I对其复位端R的复位信号与保持端S的保持信号高低电平不同，对流入所述触发器I的时钟输入信号进行滤波和去抖动。具体包括:
[0047]当所述触发器I复位端R为低电平时，所述触发器I的初始时钟输出信号为高电平，以及所述第一时钟输出信号Vout为高电平，所述第二时钟输出信号Vout_b为低电平；当所述触发器I复位端R为高电平时，其保持端S为低电平时，所述触发器I翻转，使得所述第一时钟输出信号Vout为低电平，所述第二时钟输出信号Vout_b为高电平。
[0048]同时，当反馈的时钟输出信号输入到反馈控制电路3，通过反馈的电平高低来控制相应开关的闭合与断开，实现反馈逻辑来控制触发器I复位端和保持端输入信号，当所述第二时钟输出信号Vout_bS高电平，所述第一时钟输出信号Vout为低电平时，第二开关Vout导通，连通第一与非门Nandl输出为触发器I复位端R输入信号，(其中，所述第一与非门Nandl的输出信号为，第二时钟输入信号经过第三反相器处理后，再将处理结果与第一时钟输入信号进行与非门运算的结构。);当所述第二时钟输出信号Vout_bS低电平，所述第一时钟输出信号Vout为高电平时，选择所述第二时钟输入信号CLK_DB信号为触发器I复位端R输入信号，从而控制触发器I复位端R输入信号，进而控制输出信号，达到滤波和去抖动功能。
[0049]如图2所示，为本发明实施例中的一种数字滤波去抖动装置的结构框图，包括:
[0050]时钟输入信号发生器，用于产生时钟输入信号；< br>[0051]触发器1，输入端连接所述时钟输入信号，滤除所述时钟输入信号的毛刺，并生成初始时钟输出信号；
[0052]其中，所述触发器I为RS触发器I，所述触发器I为第二与非器Nand2和第三与非器Nand3组成。
[0053]反向电路2，输入端连接所述触发器I的输出端，将初始时钟输出信号反向生成时钟输出信号；
[0054]其中，所述反向电路2包括第二反相器A2和第一反相器Al，其中，所述时钟输出信号包括第一时钟输出信号Vout与第二时钟输出信号Vout_b，所述触发器I的输出端与所述第二反相器A2的输入端相连，输出第二时钟输出信号Vout_b，所述第二输时钟输出信号Vout_b连接所述第一反相器Al的输入端，输出第一时钟输出信号Vout。
[0055]反馈控制电路3，输入端连接所述反向电路2的输出端，输出端连接所述触发器I的输入端，根据控制所述触发器I复位端的时钟输入信号，流通所述触发器I与所述反向电路2，以消除所述时钟输出信号中的抖动。
[0056]其中，所述反馈控制电路3包括第一控制开关Vout与第二控制开关Vout_b，所述第一控制开关Vout的一端连接所述第二时钟输入信号，所述第一控制开关Vout的另一端连接所述触发器I的复位端，所述第一控制开关Vout的控制端连接所述第一时钟输出信号Vout ;所述第二控制开关Vout_b的一端连接所述与非门的输出端，所述第二控制开关Vout_b的另一端连接所述触发器I的复位端，所述第二控制开关Vout_b的控制端连接所述第二时钟输出信号Vout_b。
[0057]如图3所示，为本发明实施例中一种数字滤波去抖动装置中延迟单元4Delay_Cell时序图图，
[0058]所述时钟输入信号包括第一时钟输入信号CLK与第二时钟输入信号CLK_DB，其中，所述第一时钟输入信号CLK与所述第二时钟输入信号CLK_DB之间设置有延迟单元4Delay_Cell，且所述第二时钟输入信号CLK_DB为所述第一时钟输入信号CLK反向延迟输出的时钟信号。
[0059]具体地，所述第一时钟输入信号CLK分别连接触发器I的保持端、与非门Nandl的一个输入端，所述第二时钟输入信号CLK_DB连接第三反相器A3的输入端，所述第一反相器Al的输出端连接所述与非门Nandl的另一个输入端，所述与非门Nandl的输出端连接所述反馈控制电路3。
[0060]实施例2:
[0061]所述第二时钟输入信号CLK_DB为所述第一时钟输入信号CLK反向延迟输出的时钟信号，其中第二时钟输入信号CLK_DB与所述第一时钟输入信号CLK之间的毛刺Λ t，所述必须满足Λ t大于零，并且使得第二时钟输入信号CLK_DB为所述第一时钟输入信号CLK的毛刺相互不重叠。
[0062]如图4所示，为本发明实施例中一种数字滤波去抖动装置中输出时序图，
[0063]实施例3:
[0064]当输入第一时钟输入信号CLK为逻辑高电平时，所述延迟单元4Delay_Cell输出第二时钟输入信号CLK_DB为逻辑低电平，所述一时钟输出信号Vout为滤除抖动的输出信号。
[0065]假设所述触发器I初始输出状态为逻辑零，所述第二反相器A2输出为逻辑高电平，所述第一与非门Nandl输出与触发器I输入连接，此时所述第一与非门Nandl为逻辑低电平，从而强制触发器I输出为逻辑高电平，使所述第二反相器A2输出的第二时钟输出信号为逻辑低电平，所述第一反相器Al输出的第一时钟输出信号为逻辑高电平，进而断开所述第一与非门Nandl与所述触发器1TRIGGER的连接，将所述延迟单元4Delay_Cell输出时钟信号CLK_DB与所述触发器1TRIGGER连接，使得触发器I输出维持为逻辑高电平；
[0066]假设所述触发器I初始输出状态为逻辑高电平，此时，所述第一反相器Al输出的第一时钟输出信号Vout为逻辑高电平，使所述延迟单元4Delay_Cell输出时钟CLK_DB连接到触发器I输入端，触发器I输出维持为逻辑高电平，从而实现当所述延迟单元4Delay_Cell输出时钟为逻辑零时，所述第一反相器Al输出的第一时钟输出信号Vout始终为逻辑高电平。
[0067]当输入时钟信号CLK出现抖动或者毛刺时，所述延迟单元4Delay_Cell输出时钟CLK_DB将出现逻辑高电平的毛刺，由于输入时钟CLK此时也为逻辑高电平，使得所述第一反相器Al输出第一时钟输出信号Vout保持毛刺之前的值，依然为逻辑高电平，直到所述第一时钟输入信号CLK翻转为逻辑低电平，所述延迟单元4Delay_Cell输出的第二时钟输入信号时钟CLK_DB翻转为逻辑I时，所述第一反相器Al输出的第一时钟输出信号Vout翻转为逻辑低电平。
[0068]综上所述，本发明中通过以数字时钟信号为输入信号，并通过反向逻辑控制触发器1，将输出的时钟输出信号作为控制信号，导通相应的开关，实现时钟输入信号的滤波和去抖动，并且在数字滤波的过程中，还可滤除输入信号产生的毛刺；本装置的结构简单、功耗低，且易于实现，不仅可实现滤波和去抖动，还增加装置的负载能力。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0069]上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
【主权项】
1.一种数字滤波去抖动的方法，其特征在于，包括: 滤除时钟输入信号中的毛刺，生成相应初始时钟输出信号，其中，所述时钟输入信号包括第一时钟输入信号与第二时钟输入信号；将所述初始时钟输出信号反向运算，生成第一时钟输出信号与第二时钟输出信号；根据反馈的所述第一时钟输出信号与所述第二时钟输出信号电平高低，导通或断开对应的开关，连通触发器对应的时钟输入信号，滤除所述第一时钟输入信号或/和所述第二时钟输入信号中的抖动。2.根据权利要求1所述的数字滤波去抖动的方法，其特征在于，所述毛刺的滤除装置采用触发器。3.根据权利要求1所述的数字滤波去抖动的方法，其特征在于，所述将所述初始时钟输出信号反向运算，生成第一时钟输出信号与第二时钟输出信号的步骤，具体包括: 采用反相器处理生成的所述初始时钟输出信号，其中，所述反相器包括第一反相器与第二反相器，所述初始时钟输出信号流通所述第二反相器，生成第二时钟输出信号；所述第二时钟输出信号流通所述第一反相器，生成所述第一时钟输出信号。4.根据权利要求1所述的数字滤波去抖动的方法，其特征在于，所述根据反馈的所述第一时钟输出信号与所述第二时钟输出信号电平高低，导通或断开对应的开关，滤除所述第一时钟输出信号或所述第二时钟输出信号中的抖动的步骤，具体包括: 所述第一时钟输出信号与所述第二时钟输出信号为电平相反的时钟输出信号，所述第二时钟输入信号为所述第一时钟输入信号反向延迟输出的时钟信号； 当所述第一时钟输出信号为高电平时，所述第二时钟输出信号为低电平，导通对应连接开关，连通所述第二时钟输入信号，滤除所述第二时钟输入信号中的抖动； 当所述第二时钟输出信号为高电平时，所述第一时钟输出信号为低电平，导通对应连接开关，与计算所述第一时钟输入信号和所述第二时钟输入信号，以该计算结果为时钟输入信号，滤除该时钟输入信号中的抖动。5.一种数字滤波去抖动的装置，其特征在于，包括 时钟输入信号发生器，用于产生时钟输入信号； 触发器，输入端连接所述时钟输入信号，滤除所述时钟输入信号的毛刺，并生成初始时钟输出信号； 反向电路，输入端连接所述触发器的输出端，将初始时钟输出信号反向生成时钟输出信号; 反馈控制电路，输入端连接所述反向电路的输出端，输出端连接所述触发器的输入端，根据控制所述触发器复位端的时钟输入信号，流通所述触发器与所述反向电路，以消除所述时钟输出信号中的抖动。6.根据权利要求5所述的数字滤波去抖动的装置，其特征在于，所述触发器为RS触发器。7.根据权利要求5所述的数字滤波去抖动的装置，其特征在于，所述时钟输入信号包括第一时钟输入信号与第二时钟输入信号，其中，所述第一时钟输入信号与所述第二时钟输入信号之间设置有延迟单元，且所述第二时钟输入信号为所述第一时钟输入信号反向延迟输出的时钟信号。8.根据权利要求7所述的数字滤波去抖动的装置，其特征在于，所述第一时钟输入信号分别连接触发器的保持端、与非门的一个输入端，所述第二时钟输入信号连接第三反相器的输入端，所述第三反相器的输出端连接所述与非门的另一个输入端，所述与非门的输出端连接所述反馈控制电路。9.根据权利要求5所述的数字滤波去抖动的装置，其特征在于，所述反向电路包括第一反相器和第二反相器，其中，所述时钟输出信号包括第一时钟输出信号与第二时钟输出信号，所述触发器的输出端与所述第二反相器的输入端相连，输出第二时钟输出信号，所述第二输时钟输出信号连接所述第一反相器的输入端，输出第一时钟输出信号。10.根据权利要求5至9中任意一项所述的数字滤波去抖动的装置，其特征在于，所述反馈控制电路包括第一控制开关与第二控制开关，所述第一控制开关的一端连接所述第二时钟输入信号，所述第一控制开关的另一端连接所述触发器的复位端，所述第一控制开关的控制端连接所述第一时钟输出信号；所述第二控制开关的一端连接所述与非门的输出端，所述第二控制开关的另一端连接所述触发器的复位端，所述第二控制开关的控制端连接所述第二时钟输出信号。
【专利摘要】本发明提供一种数字滤波去抖动的方法及其装置，所述方法包括：滤除时钟输入信号中的毛刺，生成相应初始时钟输出信号，其中，所述时钟输入信号包括第一时钟输入信号与第二时钟输入信号；将所述初始时钟输出信号反向运算，生成第一时钟输出信号与第二时钟输出信号；根据反馈的所述第一时钟输出信号与所述第二时钟输出信号电平高低，导通或断开对应的开关，连通触发器对应的时钟输入信号，滤除所述第一时钟输入信号或/和所述第二时钟输入信号中的抖动。本发明实现时钟输入信号的滤波和去抖动，并且在数字滤波的过程中，还可滤除输入信号产生的毛刺；本装置的结构简单、功耗低，且易于实现，不仅可实现滤波和去抖动，还增加装置的负载能力。
【IPC分类】H03K5/01
【公开号】CN104901656
【申请号】CN201510345646
【发明人】魏娟, 苏晨, 雷郎成, 付晓君, 刘伦才
【申请人】中国电子科技集团公司第二十四研究所
【公开日】2015年9月9日
【申请日】2015年6月19日
最新回复(0)