一种igbt驱动保护电路、应用该电路的驱动芯片及该芯片的保护电路的制作方法
一种igbt驱动保护电路、应用该电路的驱动芯片及该芯片的保护电路的制作方法
【技术领域】
[0001]本发明涉及IGBT驱动电路，特别涉及IGBT驱动的保护电路。
【背景技术】
[0002]绝缘栅双极型晶体管(InsulatedGate Bipolar Transistor，简称 IGBT)，是电力晶体管和功率场效应管组成的复合器件，由于其具有输入阻抗高、工作速度快、耐压高等特点，因此在电力电子装置、交流调速系统中占据了主导地位，例如变频器、风电、UPS等大多采用IGBT作为主要的功率开关器件。
[0003]在IGBT的使用中，对IGBT的保护最为关键，一方面是因为IGBT器件本身较为昂贵，另一方面是由于IGBT损坏将带来严重影响与伤害。在IGBT器件应用时发现，IGBT关断后(栅极驱动电流Ig降低至0)，栅极电压Vg开始出现振荡(图1)。造成此种现象的原因在于驱动线缆存在的寄生电容和杂散电感、驱动电阻产生谐振。若谐振产生的栅极电压达到IGBT的开启电压，导致IGBT误导通，对电源系统的稳定性产生影响。
【发明内容】
[0004]基于上述背景，本发明要解决的技术问题是:提供一种IGBT驱动保护电路，抑制驱动线缆的寄生电容、杂散电感和驱动电阻产生的谐振，避免IGBT在关断后误导通，保护IGBT器件，维持电源系统的稳定，并给出具体的实施例。
[0005]为解决上述技术问题，本发明提供一种IGBT驱动保护电路，包括第一下拉晶体管Qa、第一检测电阻Ra、第一齐纳管Zl、第一比较器22、第一施密特触发器23、第一反相器24、第一 D触发器25、第一与门26和第一或非门27，以及驱动第一下拉晶体管Qa的驱动模块21 ；
[0006]第一下拉晶体管Qa的栅极连接至驱动模块21的输出端、源极连接至负电源端、漏极连接至第一检测电阻Ra —端，第一检测电阻Ra另一端分别连接至第一齐纳管Zl的阴极和第一比较器22的同相端，第一齐纳管Zl的阳极连接至负电源端；
[0007]第一比较器22的反相输入端连接至基准电压Vref，第一比较器22的输出连接至第一施密特触发器23的输入端，第一施密特触发器23的输出端连接至第一反相器24的输入端，第一反相器24的输出端连接至第一 D触发器25的时钟输入端CLK ；
[0008]第一与门26的输入端为驱动信号Ton、Soft，第一与门26的输出端连接至第一或非门27的一个输入端，第一或非门27的另外一个输入端连接初始化信号Initial，第一或非门27的输出端连接至第一 D触发器25的复位端Clr ；
[0009]第一 D触发器25的输出端Q连接至第一驱动模块21的输入端。
[0010]作为上述方案的等同替换，将所述的晶体管Qa替换为三极管Qa’，三极管Qa’的基极连接至驱动模块21的输出端、发射极连接至负电源端、集电极连接至第一检测电阻Ra —端。
[0011]作为上述两种技术方案的进一步的实施方案，IGBT驱动保护电路还包括连接至第一 D触发器25的数据输入端D的驱动芯片内部供电电源VCC，其中，第一比较器22、第一施密特触发器23、第一反相器24、第一 D触发器25、第一与门26和第一或非门27均由驱动芯片内部供电电源VCC供电。
[0012]本发明还提供一种应用上述IGBT驱动保护电路的驱动芯片。
[0013]进一步的，驱动芯片包括:VSS引脚、VG_L引脚、VCE引脚、VDD引脚、GH引脚、GL引脚以及Fault引脚；
[0014]VSS引脚为驱动芯片供电负电源输入引脚，在驱动芯片内部为连接至IGBT驱动保护电路中第一下拉晶体管Qa的源极；VG_L引脚为IGBT栅极电压检测信号接收处理引脚，在驱动芯片内部为连接至IGBT驱动保护电路中第一下拉晶体管Qa的漏极和第一检测电阻Ra—端的连接点；VCE引脚为IGBT集电极电压检测信号接收处理引脚；VDD引脚为驱动芯片供电正电源输入引脚；GH引脚和GL引脚为驱动芯片驱动信号输出引脚；当驱动芯片内部驱动信号Ton的电压为芯片内部供电电源VCC时，GH引脚输出驱动芯片供电正电源，GL引脚输出驱动芯片供电负电源，当驱动芯片内部驱动信号Ton的电压为驱动芯片供电负电源时，GH引脚输出驱动芯片供电负电源，GL引脚输出驱动芯片供电正电源；Fault引脚为故障信号输出引脚；当驱动芯片通过VCE引脚检测到故障信号后，Fault引脚和芯片内部信号Soft的电压为驱动芯片供电负电源，驱动芯片没有检测到故障时，Fault引脚的电压为驱动芯片供电正电源，芯片内部信号Soft的电压为芯片内部供电电源VCC。
[0015]此外，本发明还提供一种应用上述驱动芯片的保护电路，保护电路包括:参考正电源VDDS端、负电源VEE端、参考地COM端口、推挽驱动电路41、电压检测电路42和故障输出电路43 ；C0M端口连接至IGBT的发射极，参考正电源VDDS端连接至驱动芯片的VDD引脚，驱动芯片的VG_L引脚连接至IGBT的栅极；
[0016]推挽驱动电路41用于驱动IGBT工作，连接于IGBT的栅极和驱动芯片的GH引脚及GL引脚之间;
[0017]电压检测电路42用于检测IGBT集电极的电压，连接于IGBT的集电极和驱动芯片的VCE引脚之间；
[0018]故障输出电路43连接至驱动芯片的Fault引脚。
[0019]优选地，所述的推挽驱动电路41由晶体管Q1、晶体管Q2、晶体管Q3、晶体管Q4和驱动电阻Rg.1、驱动电阻Rg.2组成，晶体管Ql的基极连接驱动芯片的GH引脚，晶体管Ql的发射极连接晶体管Q2的基极，晶体管Ql的集电极和晶体管Q2的集电极共同连接至参考正电源VDDS端；晶体管Q2的发射极连接至驱动电阻Rg.1的一端，驱动电阻Rg.1的另一端分别连接至驱动电阻Rg.2的一端和IGBT的栅极，驱动电阻Rg.2的另一端连接至晶体管Q3的发射极和晶体管Q4的集电极，晶体管Q3的集电极连接至晶体管Q4的基极，晶体管Q3的基极连接至驱动芯片的GL引脚，晶体管Q4的发射极连接至负电源VEE端。
[0020]优选地，所述的电压检测电路42由电阻R1、二极管Dl组成，电阻Rl的一端连接至驱动芯片的VCE引脚、另一端连接至二极管Dl的阳极，二极管Dl的阴极连接至IGBT的集电极。
[0021 ] 优选地，所述的故障输出电路43由电阻R2、发光二极管D2组成，电阻R2的一端连接至参考正电源VDDS端，电阻R2的另一端连接至发光二极管D2的阳极，发光二极管D2的阴极连接至驱动芯片的Fault引脚。
[0022]当IGBT关断且栅极电压低于设定的参考电压后，第一下拉晶体管Ql导通，将驱动芯片的引脚VG_L的电压拉低至驱动芯片的VSS引脚电平，从而有效地关断IGBT，避免IGBT误导通，详细的工作原理分析见【具体实施方式】。
[0023]本发明电路具有结构简单、稳定可靠等优点，能够避免IGBT在关断后误导通，保护IGBT器件，维持电源系统的稳定。
【附图说明】
[0024]图1为IGBT关断后栅极电压Vg、栅极驱动电流Ig、IGBT集电极与发射极压差VCE、IGBT集电极电流Ic的波形图；
[0025]图2为本发明IGBT驱动保护电路的原理图；
[0026]图3为本发明IGBT驱动保护电路的等同替换电路原理图；
[0027]图4为应用图2或图3所示IGBT驱动保护电路的驱动芯片的保护电路原理图。
【具体实施方式】
[0028]下面结合附图和具体实施例对本发明电路作进一步的详细说明。
[0029]本发明提供一种IGBT驱动保护电路，抑制驱动线缆的寄生电容、杂散电感和驱动电阻的谐振，避免IGBT在关断后误导通，保护IGBT器件，维持电源系统的稳定。
[0030]图2为本发明IGBT驱动保护电路的原理图包括驱动芯片I的VSS引脚、驱动芯片I的VG_L引脚、驱动芯片I内部供电电源VCC，还包括驱动模块21、第一下拉晶体管Qa、第一检测电阻Ra、第一齐纳管Zl、第一比较器22、第一施密特触发器23、第一反相器24、第一D触发器25、第一与门26和第一或非门27。
[0031]第一下拉晶体管Qa的栅极连接至驱动模块21的输出端，其源极连接至驱动芯片I的VSS引脚，其漏极连接至驱动芯片I的VG_L引脚；
[0032]第一检测电阻Ra —端连接至驱动芯片I的VG_L引脚，另一端分别连接至第一齐纳管Zl的阴极和第一比较器22的同相端；
[0033]第一齐纳管Zl的阳极连接至驱动芯片I的VSS引脚；
[0034]第一比较器22的反相端连接至驱动芯片I内部的基准电压Vref，第一比较器22的输出连接至第一施密特触发器23的输入端，第一施密特触发器23的输出端连接至第一反相器24的输入端，第一反相器24的输出端连接至第一 D触发器25的时钟输入端CLK ；
[0035]第一与门26的输入端为驱动芯片I内部驱动信号Ton、Soft，第一与门26的输出端连接至第一或非门27的一个输入端，第一或非门27的另外一个输入端连接至驱动芯片I中的初始化信号Initial，第一或非门27的输出端连接至第一 D触发器25的复位端Clr ;
[0036]第一 D触发器25的数据输入端D连接至芯片内部供电电源VCC，第一 D触发器25的输出端Q连接至第一驱动模块21的输入端。
[0037]图3为本发明IGBT驱动保护电路的等同替换电路原理图，如图3所示，该电路结构与图2基本一致，只是将第一下拉晶体管Qa替换为三极管Qa’。
[0038]图4为应用图2或图3所示IGBT驱动保护电路的驱动芯片的保护电路原理图，驱动芯片IVSS引脚和VG_L引脚外，还包括:VCE引脚、VDD引脚、GH引脚、GL引脚以及Fault引脚；该保护电路包括:参考正电源VDDS端、负电源VEE端、参考地COM端口、推挽驱动电路41、电压检测电路42和故障输出电路43 ；
[0039]COM端口连接至IGBT的发射极，参考正电源VDDS端连接至驱动芯片I的VDD引脚，驱动芯片I的VG_L引脚连接至IGBT的栅极；
[0040]推挽驱动电路41由晶体管Ql、晶体管Q2、晶体管Q3、晶体管Q4和驱动电阻Rg.1、驱动电阻Rg.2组成，晶体管Ql的基极连接驱动芯片I的GH引脚，晶体管Ql的发射极连接晶体管Q2的基极，晶体管Ql的集电极和晶体管Q2的集电极共同连接至参考正电源VDDS端；晶体管Q2的发射极连接至驱动电阻Rg.1的一端，驱动电阻Rg.1的另一端分别连接至驱动电阻Rg.2的一端和IGBT的栅极，驱动电阻Rg.2的另一端连接至晶体管Q3的发射极和晶体管Q4的集电极，晶体管Q3的集电极连接至晶体管Q4的基极，晶体管Q3的基极连接至驱动芯片I的GL引脚，晶体管Q4的发射极连接至负电源VEE端；推挽驱动电路的主要功能是驱动IGBT工作。
[0041]电压检测电路42由电阻R1、二极管Dl组成，电阻Rl的一端连接至驱动芯片I的VCE引脚、另一端连接至二极管Dl的阳极，二极管Dl的阴极连接至IGBT的集电极；电压检测电路的功能是检测IGBT集电极的电压。
[0042]故障输出电路43由电阻R2、发光二极管D2组成，电阻R2的一端连接至参考正电源VDDS端，电阻R2的另一端连接至发光二极管D2的阳极，发光二极管D2的阴极连接至驱动芯片I的Fault引脚。
[0043]驱动芯片I通过VDD引脚连接至参考正电源VDDS端，给驱动芯片I供电；
[0044]驱动芯片I通过VSS引脚连接至负电源VEE端，给驱动芯片I供电；
[0045]其中，VCE引脚通过电压检测电路42检测IGBT集电极电压，若IGBT集电极电压上升，VCE引脚电压也上升，在VCE引脚电压高于内部设置的参考电压后，驱动芯片I通过Fault引脚输出负电源VEE，故障输出电路43中发光二极管D2被点亮，表明IGBT驱动出现异常；
[0046]驱动芯片I通过GH引脚输出参考正电源VDDS，该参考正电源VDDS通过推挽驱动电路41中晶体管Ql、晶体管Q2、电阻Rg.1使IGBT导通；
[0047]驱动芯片I通过GL引脚输出负电源VEE，该负电源VEE通过推挽驱动电路41中晶体管Q3、晶体管Q4、电阻Rg.2使IGBT关断；
[0048]驱动芯片I通过脚检测IGBT栅极电压，若检测到IGBT栅极电压低于驱动芯片I中抗干扰电路设定的基准电压Vref，立即降IGBT引脚电压拉低至驱动芯片I的VSS引脚提供的电压，避免IGBT因其栅极电压出现振荡而误导通。
[0049]本发明的工作原理如下:
[0050]在驱动芯片I上电后，内部初始化信号Initial起初为VCC，Ton为VSS，Soft为VCC，第一与门26的输出端输出VSS至第一或非门27其中一个输入端，第一或非门27的输出端输出VSS至第一 D触发器25的复位端Clr，第一 D触发器25被复位，第一 D触发器25的Q端输出VSS至第一驱动模块21的输入端，第一驱动模块21输出VSS至第一下拉晶体管Qa的栅极，第一下拉晶体管Qa无法导通。内部初始化信号Initial经过一段时间后变为为VSS，第一 D触发器25保持其输出端Q输出VSS。
[0051]在驱动芯片I的Ton引脚为VCC，此时驱动芯片I中内部信号Soft为VCC，第一与门26的输出端输出VCC至第一或非门27的一个输入端，第一或非门27的输出端输出VSS至第一 D触发器25的复位端Clr，第一 D触发器25的Q端输出VSS至第一驱动模块21的输入端，第一驱动模块21输出VSS至第一下拉晶体管Qa的栅极，第一下拉晶体管Qa无法导通。不影响IGBT栅极正常驱动。
[0052]在驱动芯片I的Ton引脚为VCC—段时间后，驱动芯片I检测到过流信号，其内部信号Soft由VCC变为VSS，第一与门26的输出端输出VSS至第一或非门27的输入端，第一或非门27的输出端输出VCC至第一 D触发器25的复位端Clr，第一 D触发器25被使能，驱动芯片I的VG_L引脚经过第一检测电阻Rl后的电压输入第一比较器22的同相端，若第一比较器22同相端电压高于其反相端的基准电压Vref，第一比较器22输出VCC至第一施密特触发器23的输入端，第一施密特触发器23输出VSS至第一反相器24的输入端，第一反相器24输出VCC至第一 D触发器25的时钟输入端CLK，第一 D触发器25开始采样其数据输入端的VCC，此时第一 D触发器25的输出端Q维持VSS。
[0053]若驱动芯片I的VG_L电压开始下降，经过第一检测电阻Rl后的电压低于第一比较器22反相端的基准电压Vref，第一比较器22输出VSS至第一施密特触发器23的输入端，第一施密特触发器23输出VCC至第一反相器24的输入端，第一反相器24输出VSS至第一 D触发器25的时钟输入端CLK，第一 D触发器25开始输出并保持其数据输入端D的VCC,此时第一 D触发器25的输出端Q输出VCC。第一 D触发器25的Q端输出VCC至第一驱动模块21的输入端，第一驱动模块21输出VCC至第一下拉晶体管Qa的栅极，第一下拉晶体管Qa导通，将驱动芯片I的VG_U^电压拉低至驱动芯片I的VSS引脚电压，又由于驱动芯片I的VG_L连接至IGBT的栅极，在此种情况下可有效关闭IGBT，避免IGBT误导通。
[0054]在驱动芯片I的Ton引脚为VSS后，驱动芯片I的VG_L电压开始下降，经过第一检测电阻Rl后的电压低于第一比较器22反相端的基准电压Vref，第一比较器22输出VSS至第一施密特触发器23的输 入端，第一施密特触发器23输出VCC至第一反相器24的输入端，第一反相器24输出VSS至第一 D触发器25的时钟输入端CLK，第一 D触发器25开始输出并保持其数据输入端D的VCC，此时第一 D触发器25的输出端Q输出VCC至第一驱动电路21的输入端，第一驱动模块21输出VCC至第一下拉晶体管Qa的栅极，第一下拉晶体管Qa导通，将驱动芯片I的VG_L的电压拉低至驱动芯片I的VSS引脚电压，又由于驱动芯片I的VG_L连接至IGBT的栅极，在此种情况下可有效关闭IGBT，避免IGBT误导通。
[0055]本发明的实施方式不限于此，根据上述内容，按照本领域的普通技术知识和惯用手段，在不脱离本发明上述基本技术思想前提下，还可以做出其它多种形式的修改、替换或变更，均落在本发明权利保护范围之内。
【主权项】
1.一种IGBT驱动保护电路，包括第一下拉晶体管(Qa)、第一检测电阻(Ra)、第一齐纳管(Zl)、第一比较器(22)、第一施密特触发器(23)、第一反相器(24)、第一 D触发器(25)、第一与门(26)和第一或非门(27)，以及驱动第一下拉晶体管Qa的驱动模块(21)； 所述的第一下拉晶体管(Qa)的栅极连接至所述的驱动模块(21)的输出端、源极连接至负电源端、漏极连接至所述的第一检测电阻(Ra) —端，所述的第一检测电阻(Ra)另一端分别连接至所述的第一齐纳管(Zl)的阴极和所述的第一比较器(22)的同相端，所述的第一齐纳管(Zl)的阳极连接至所述的负电源端； 所述的第一比较器(22)的反相输入端连接至基准电压Vref，所述的第一比较器(22)的输出连接至所述的第一施密特触发器(23)的输入端，所述的第一施密特触发器(23)的输出端连接至所述的第一反相器(24)的输入端，所述的第一反相器(24)的输出端连接至所述的第一 D触发器(25)的时钟输入端CLK ； 所述的第一与门(26)的输入端为驱动信号Ton、Soft，所述的第一与门(26)的输出端连接至所述的第一或非门(27)的一个输入端，所述的第一或非门(27)的另外一个输入端连接初始化信号Initial，所述的第一或非门(27)的输出端连接至所述的第一 D触发器(25)的复位端Clr ； 所述的第一 D触发器(25)的输出端Q连接至所述的第一驱动模块(21)的输入端。2.根据权利要求1所述的IGBT驱动保护电路，其特征在于:将所述的晶体管(Qa)替换为三极管(Qa’)，所述的三极管(Qa’ )的基极连接至所述的驱动模块(21)的输出端、发射极连接至负电源端、集电极连接至所述的第一检测电阻(Ra) —端。3.根据权利要求1或2所述的IGBT驱动保护电路，其特征在于:还包括连接至所述的第一 D触发器(25)的数据输入端D的驱动芯片内部供电电源VCC，其中，所述的第一比较器(22)、所述的第一施密特触发器(23)、所述的第一反相器(24)、所述的第一 D触发器(25)、所述的第一与门(26)和所述的第一或非门(27)均由所述的驱动芯片内部供电电源VCC供电。4.一种应用权利要求1至3任一所述IGBT驱动保护电路的驱动芯片。5.根据权利要求4所述的驱动芯片，其特征在于:包括VSS引脚、VG_L引脚、VCE引脚、VDD引脚、GH引脚、GL引脚以及Fault引脚； 所述的VSS引脚为驱动芯片供电负电源输入引脚，在驱动芯片内部为连接至IGBT驱动保护电路中所述的第一下拉晶体管Qa的源极；所述的VG_L引脚为IGBT栅极电压检测信号接收处理引脚，在驱动芯片内部为连接至IGBT驱动保护电路中所述的第一下拉晶体管Qa的漏极和第一检测电阻Ra —端的连接点；所述的VCE引脚为IGBT集电极电压检测信号接收处理引脚；所述的VDD引脚为驱动芯片供电正电源输入引脚；所述的GH引脚和所述的GL引脚为驱动芯片驱动信号输出引脚；当驱动芯片内部所述的驱动信号Ton的电压为芯片内部所述的供电电源VCC时，所述的GH引脚输出驱动芯片供电正电源，所述的GL引脚输出驱动芯片供电负电源，当驱动芯片内部所述的驱动信号Ton的电压为驱动芯片供电负电源时，所述的GH引脚输出驱动芯片供电负电源，所述的GL引脚输出驱动芯片供电正电源；所述的Fault引脚为故障信号输出引脚；当驱动芯片通过所述的VCE引脚检测到故障信号后，Fault引脚和芯片内部所述的信号Soft的电压为驱动芯片供电负电源，驱动芯片没有检测到故障时，所述的Fault引脚的电压为驱动芯片供电正电源，芯片内部所述的信号Soft的电压为芯片内部所述的供电电源VCC。6.一种应用权利要求5所述驱动芯片的保护电路，其特征在于:包括参考正电源VDDS端、负电源VEE端、参考地COM端口、推挽驱动电路(41)、电压检测电路(42)和故障输出电路(43);所述的COM端口连接至IGBT的发射极，所述的参考正电源VDDS端连接至所述的驱动芯片的VDD引脚，所述的驱动芯片的VG_L引脚连接至所述的IGBT的栅极； 所述的推挽驱动电路(41)用于驱动所述的IGBT工作，连接于所述的IGBT的栅极和所述的驱动芯片的GH引脚及所述的GL引脚之间； 所述的电压检测电路(42)用于检测所述的IGBT集电极的电压，连接于所述的IGBT的集电极和所述的驱动芯片的VCE引脚之间； 所述的故障输出电路(43)连接至所述的驱动芯片的Fault引脚。7.根据权利要求6所述的所述的驱动芯片的保护电路，其特征在于:所述的推挽驱动电路(41)由晶体管(Ql)、晶体管(Q2)、晶体管(Q3)、晶体管(Q4)和驱动电阻(Rg.1)、驱动电阻(Rg.2)组成，所述的晶体管(Ql)的基极连接所述的驱动芯片的GH引脚，所述的晶体管(Ql)的发射极连接所述的晶体管(Q2)的基极，所述的晶体管(Ql)的集电极和所述的晶体管(Q2)的集电极共同连接至所述的参考正电源VDDS端；所述的晶体管(Q2)的发射极连接至所述的驱动电阻(Rg.D的一端，所述的驱动电阻(Rg.1)的另一端分别连接至所述的驱动电阻(Rg.2)的一端和所述的IGBT的栅极，所述的驱动电阻(Rg.2)的另一端连接至所述的晶体管(Q3)的发射极和所述的晶体管(Q4)的集电极，所述的晶体管(Q3)的集电极连接至所述的晶体管(Q4)的基极，所述的晶体管(Q3)的基极连接至所述的驱动芯片的GL引脚，所述的晶体管(Q4)的发射极连接至所述的负电源VEE端。8.根据权利要求6所述的所述的驱动芯片的保护电路，其特征在于:所述的电压检测电路(42)由电阻(Rl)、二极管(Dl)组成，所述的电阻(Rl)的一端连接至所述的驱动芯片的VCE引脚、另一端连接至所述的二极管(Dl)的阳极，所述的二极管(Dl)的阴极连接至所述的IGBT的集电极。9.根据权利要求6所述的所述的驱动芯片的保护电路，其特征在于:所述的故障输出电路(43)由电阻(R2)、发光二极管(D2)组成，所述的电阻(R2)的一端连接至所述的参考正电源VDDS端，所述的电阻(R2)的另一端连接至所述的发光二极管(D2)的阳极，所述的发光二极管(D2)的阴极连接至所述的驱动芯片的Fault引脚。
【专利摘要】本发明提供了一种IGBT驱动保护电路，当IGBT关断且栅极电压低于设定的参考电压后，第一下拉晶体管Q1导通，将驱动芯片的引脚VG_L的电压拉低至驱动芯片的VSS引脚电平，从而有效地关断IGBT，同时本发明还提供应用该电路的驱动芯片及该芯片的保护电路，本发明具有结构简单、稳定可靠等优点，能够抑制驱动线缆的寄生电容、杂散电感和驱动电阻产生的谐振，避免IGBT在关断后误导通，保护IGBT器件，维持电源系统的稳定。
【IPC分类】H03K17/567
【公开号】CN104901666
【申请号】CN201510263446
【发明人】肖华, 曾正球, 周耀彬
【申请人】广州金升阳科技有限公司
【公开日】2015年9月9日
【申请日】2015年5月20日
【技术领域】
[0001]本发明涉及IGBT驱动电路，特别涉及IGBT驱动的保护电路。
【背景技术】
[0002]绝缘栅双极型晶体管(InsulatedGate Bipolar Transistor，简称 IGBT)，是电力晶体管和功率场效应管组成的复合器件，由于其具有输入阻抗高、工作速度快、耐压高等特点，因此在电力电子装置、交流调速系统中占据了主导地位，例如变频器、风电、UPS等大多采用IGBT作为主要的功率开关器件。
[0003]在IGBT的使用中，对IGBT的保护最为关键，一方面是因为IGBT器件本身较为昂贵，另一方面是由于IGBT损坏将带来严重影响与伤害。在IGBT器件应用时发现，IGBT关断后(栅极驱动电流Ig降低至0)，栅极电压Vg开始出现振荡(图1)。造成此种现象的原因在于驱动线缆存在的寄生电容和杂散电感、驱动电阻产生谐振。若谐振产生的栅极电压达到IGBT的开启电压，导致IGBT误导通，对电源系统的稳定性产生影响。
【发明内容】
[0004]基于上述背景，本发明要解决的技术问题是:提供一种IGBT驱动保护电路，抑制驱动线缆的寄生电容、杂散电感和驱动电阻产生的谐振，避免IGBT在关断后误导通，保护IGBT器件，维持电源系统的稳定，并给出具体的实施例。
[0005]为解决上述技术问题，本发明提供一种IGBT驱动保护电路，包括第一下拉晶体管Qa、第一检测电阻Ra、第一齐纳管Zl、第一比较器22、第一施密特触发器23、第一反相器24、第一 D触发器25、第一与门26和第一或非门27，以及驱动第一下拉晶体管Qa的驱动模块21 ；
[0006]第一下拉晶体管Qa的栅极连接至驱动模块21的输出端、源极连接至负电源端、漏极连接至第一检测电阻Ra —端，第一检测电阻Ra另一端分别连接至第一齐纳管Zl的阴极和第一比较器22的同相端，第一齐纳管Zl的阳极连接至负电源端；
[0007]第一比较器22的反相输入端连接至基准电压Vref，第一比较器22的输出连接至第一施密特触发器23的输入端，第一施密特触发器23的输出端连接至第一反相器24的输入端，第一反相器24的输出端连接至第一 D触发器25的时钟输入端CLK ；
[0008]第一与门26的输入端为驱动信号Ton、Soft，第一与门26的输出端连接至第一或非门27的一个输入端，第一或非门27的另外一个输入端连接初始化信号Initial，第一或非门27的输出端连接至第一 D触发器25的复位端Clr ；
[0009]第一 D触发器25的输出端Q连接至第一驱动模块21的输入端。
[0010]作为上述方案的等同替换，将所述的晶体管Qa替换为三极管Qa’，三极管Qa’的基极连接至驱动模块21的输出端、发射极连接至负电源端、集电极连接至第一检测电阻Ra —端。
[0011]作为上述两种技术方案的进一步的实施方案，IGBT驱动保护电路还包括连接至第一 D触发器25的数据输入端D的驱动芯片内部供电电源VCC，其中，第一比较器22、第一施密特触发器23、第一反相器24、第一 D触发器25、第一与门26和第一或非门27均由驱动芯片内部供电电源VCC供电。
[0012]本发明还提供一种应用上述IGBT驱动保护电路的驱动芯片。
[0013]进一步的，驱动芯片包括:VSS引脚、VG_L引脚、VCE引脚、VDD引脚、GH引脚、GL引脚以及Fault引脚；
[0014]VSS引脚为驱动芯片供电负电源输入引脚，在驱动芯片内部为连接至IGBT驱动保护电路中第一下拉晶体管Qa的源极；VG_L引脚为IGBT栅极电压检测信号接收处理引脚，在驱动芯片内部为连接至IGBT驱动保护电路中第一下拉晶体管Qa的漏极和第一检测电阻Ra—端的连接点；VCE引脚为IGBT集电极电压检测信号接收处理引脚；VDD引脚为驱动芯片供电正电源输入引脚；GH引脚和GL引脚为驱动芯片驱动信号输出引脚；当驱动芯片内部驱动信号Ton的电压为芯片内部供电电源VCC时，GH引脚输出驱动芯片供电正电源，GL引脚输出驱动芯片供电负电源，当驱动芯片内部驱动信号Ton的电压为驱动芯片供电负电源时，GH引脚输出驱动芯片供电负电源，GL引脚输出驱动芯片供电正电源；Fault引脚为故障信号输出引脚；当驱动芯片通过VCE引脚检测到故障信号后，Fault引脚和芯片内部信号Soft的电压为驱动芯片供电负电源，驱动芯片没有检测到故障时，Fault引脚的电压为驱动芯片供电正电源，芯片内部信号Soft的电压为芯片内部供电电源VCC。
[0015]此外，本发明还提供一种应用上述驱动芯片的保护电路，保护电路包括:参考正电源VDDS端、负电源VEE端、参考地COM端口、推挽驱动电路41、电压检测电路42和故障输出电路43 ；C0M端口连接至IGBT的发射极，参考正电源VDDS端连接至驱动芯片的VDD引脚，驱动芯片的VG_L引脚连接至IGBT的栅极；
[0016]推挽驱动电路41用于驱动IGBT工作，连接于IGBT的栅极和驱动芯片的GH引脚及GL引脚之间;
[0017]电压检测电路42用于检测IGBT集电极的电压，连接于IGBT的集电极和驱动芯片的VCE引脚之间；
[0018]故障输出电路43连接至驱动芯片的Fault引脚。
[0019]优选地，所述的推挽驱动电路41由晶体管Q1、晶体管Q2、晶体管Q3、晶体管Q4和驱动电阻Rg.1、驱动电阻Rg.2组成，晶体管Ql的基极连接驱动芯片的GH引脚，晶体管Ql的发射极连接晶体管Q2的基极，晶体管Ql的集电极和晶体管Q2的集电极共同连接至参考正电源VDDS端；晶体管Q2的发射极连接至驱动电阻Rg.1的一端，驱动电阻Rg.1的另一端分别连接至驱动电阻Rg.2的一端和IGBT的栅极，驱动电阻Rg.2的另一端连接至晶体管Q3的发射极和晶体管Q4的集电极，晶体管Q3的集电极连接至晶体管Q4的基极，晶体管Q3的基极连接至驱动芯片的GL引脚，晶体管Q4的发射极连接至负电源VEE端。
[0020]优选地，所述的电压检测电路42由电阻R1、二极管Dl组成，电阻Rl的一端连接至驱动芯片的VCE引脚、另一端连接至二极管Dl的阳极，二极管Dl的阴极连接至IGBT的集电极。
[0021 ] 优选地，所述的故障输出电路43由电阻R2、发光二极管D2组成，电阻R2的一端连接至参考正电源VDDS端，电阻R2的另一端连接至发光二极管D2的阳极，发光二极管D2的阴极连接至驱动芯片的Fault引脚。
[0022]当IGBT关断且栅极电压低于设定的参考电压后，第一下拉晶体管Ql导通，将驱动芯片的引脚VG_L的电压拉低至驱动芯片的VSS引脚电平，从而有效地关断IGBT，避免IGBT误导通，详细的工作原理分析见【具体实施方式】。
[0023]本发明电路具有结构简单、稳定可靠等优点，能够避免IGBT在关断后误导通，保护IGBT器件，维持电源系统的稳定。
【附图说明】
[0024]图1为IGBT关断后栅极电压Vg、栅极驱动电流Ig、IGBT集电极与发射极压差VCE、IGBT集电极电流Ic的波形图；
[0025]图2为本发明IGBT驱动保护电路的原理图；
[0026]图3为本发明IGBT驱动保护电路的等同替换电路原理图；
[0027]图4为应用图2或图3所示IGBT驱动保护电路的驱动芯片的保护电路原理图。
【具体实施方式】
[0028]下面结合附图和具体实施例对本发明电路作进一步的详细说明。
[0029]本发明提供一种IGBT驱动保护电路，抑制驱动线缆的寄生电容、杂散电感和驱动电阻的谐振，避免IGBT在关断后误导通，保护IGBT器件，维持电源系统的稳定。
[0030]图2为本发明IGBT驱动保护电路的原理图包括驱动芯片I的VSS引脚、驱动芯片I的VG_L引脚、驱动芯片I内部供电电源VCC，还包括驱动模块21、第一下拉晶体管Qa、第一检测电阻Ra、第一齐纳管Zl、第一比较器22、第一施密特触发器23、第一反相器24、第一D触发器25、第一与门26和第一或非门27。
[0031]第一下拉晶体管Qa的栅极连接至驱动模块21的输出端，其源极连接至驱动芯片I的VSS引脚，其漏极连接至驱动芯片I的VG_L引脚；
[0032]第一检测电阻Ra —端连接至驱动芯片I的VG_L引脚，另一端分别连接至第一齐纳管Zl的阴极和第一比较器22的同相端；
[0033]第一齐纳管Zl的阳极连接至驱动芯片I的VSS引脚；
[0034]第一比较器22的反相端连接至驱动芯片I内部的基准电压Vref，第一比较器22的输出连接至第一施密特触发器23的输入端，第一施密特触发器23的输出端连接至第一反相器24的输入端，第一反相器24的输出端连接至第一 D触发器25的时钟输入端CLK ；
[0035]第一与门26的输入端为驱动芯片I内部驱动信号Ton、Soft，第一与门26的输出端连接至第一或非门27的一个输入端，第一或非门27的另外一个输入端连接至驱动芯片I中的初始化信号Initial，第一或非门27的输出端连接至第一 D触发器25的复位端Clr ;
[0036]第一 D触发器25的数据输入端D连接至芯片内部供电电源VCC，第一 D触发器25的输出端Q连接至第一驱动模块21的输入端。
[0037]图3为本发明IGBT驱动保护电路的等同替换电路原理图，如图3所示，该电路结构与图2基本一致，只是将第一下拉晶体管Qa替换为三极管Qa’。
[0038]图4为应用图2或图3所示IGBT驱动保护电路的驱动芯片的保护电路原理图，驱动芯片IVSS引脚和VG_L引脚外，还包括:VCE引脚、VDD引脚、GH引脚、GL引脚以及Fault引脚；该保护电路包括:参考正电源VDDS端、负电源VEE端、参考地COM端口、推挽驱动电路41、电压检测电路42和故障输出电路43 ；
[0039]COM端口连接至IGBT的发射极，参考正电源VDDS端连接至驱动芯片I的VDD引脚，驱动芯片I的VG_L引脚连接至IGBT的栅极；
[0040]推挽驱动电路41由晶体管Ql、晶体管Q2、晶体管Q3、晶体管Q4和驱动电阻Rg.1、驱动电阻Rg.2组成，晶体管Ql的基极连接驱动芯片I的GH引脚，晶体管Ql的发射极连接晶体管Q2的基极，晶体管Ql的集电极和晶体管Q2的集电极共同连接至参考正电源VDDS端；晶体管Q2的发射极连接至驱动电阻Rg.1的一端，驱动电阻Rg.1的另一端分别连接至驱动电阻Rg.2的一端和IGBT的栅极，驱动电阻Rg.2的另一端连接至晶体管Q3的发射极和晶体管Q4的集电极，晶体管Q3的集电极连接至晶体管Q4的基极，晶体管Q3的基极连接至驱动芯片I的GL引脚，晶体管Q4的发射极连接至负电源VEE端；推挽驱动电路的主要功能是驱动IGBT工作。
[0041]电压检测电路42由电阻R1、二极管Dl组成，电阻Rl的一端连接至驱动芯片I的VCE引脚、另一端连接至二极管Dl的阳极，二极管Dl的阴极连接至IGBT的集电极；电压检测电路的功能是检测IGBT集电极的电压。
[0042]故障输出电路43由电阻R2、发光二极管D2组成，电阻R2的一端连接至参考正电源VDDS端，电阻R2的另一端连接至发光二极管D2的阳极，发光二极管D2的阴极连接至驱动芯片I的Fault引脚。
[0043]驱动芯片I通过VDD引脚连接至参考正电源VDDS端，给驱动芯片I供电；
[0044]驱动芯片I通过VSS引脚连接至负电源VEE端，给驱动芯片I供电；
[0045]其中，VCE引脚通过电压检测电路42检测IGBT集电极电压，若IGBT集电极电压上升，VCE引脚电压也上升，在VCE引脚电压高于内部设置的参考电压后，驱动芯片I通过Fault引脚输出负电源VEE，故障输出电路43中发光二极管D2被点亮，表明IGBT驱动出现异常；
[0046]驱动芯片I通过GH引脚输出参考正电源VDDS，该参考正电源VDDS通过推挽驱动电路41中晶体管Ql、晶体管Q2、电阻Rg.1使IGBT导通；
[0047]驱动芯片I通过GL引脚输出负电源VEE，该负电源VEE通过推挽驱动电路41中晶体管Q3、晶体管Q4、电阻Rg.2使IGBT关断；
[0048]驱动芯片I通过脚检测IGBT栅极电压，若检测到IGBT栅极电压低于驱动芯片I中抗干扰电路设定的基准电压Vref，立即降IGBT引脚电压拉低至驱动芯片I的VSS引脚提供的电压，避免IGBT因其栅极电压出现振荡而误导通。
[0049]本发明的工作原理如下:
[0050]在驱动芯片I上电后，内部初始化信号Initial起初为VCC，Ton为VSS，Soft为VCC，第一与门26的输出端输出VSS至第一或非门27其中一个输入端，第一或非门27的输出端输出VSS至第一 D触发器25的复位端Clr，第一 D触发器25被复位，第一 D触发器25的Q端输出VSS至第一驱动模块21的输入端，第一驱动模块21输出VSS至第一下拉晶体管Qa的栅极，第一下拉晶体管Qa无法导通。内部初始化信号Initial经过一段时间后变为为VSS，第一 D触发器25保持其输出端Q输出VSS。
[0051]在驱动芯片I的Ton引脚为VCC，此时驱动芯片I中内部信号Soft为VCC，第一与门26的输出端输出VCC至第一或非门27的一个输入端，第一或非门27的输出端输出VSS至第一 D触发器25的复位端Clr，第一 D触发器25的Q端输出VSS至第一驱动模块21的输入端，第一驱动模块21输出VSS至第一下拉晶体管Qa的栅极，第一下拉晶体管Qa无法导通。不影响IGBT栅极正常驱动。
[0052]在驱动芯片I的Ton引脚为VCC—段时间后，驱动芯片I检测到过流信号，其内部信号Soft由VCC变为VSS，第一与门26的输出端输出VSS至第一或非门27的输入端，第一或非门27的输出端输出VCC至第一 D触发器25的复位端Clr，第一 D触发器25被使能，驱动芯片I的VG_L引脚经过第一检测电阻Rl后的电压输入第一比较器22的同相端，若第一比较器22同相端电压高于其反相端的基准电压Vref，第一比较器22输出VCC至第一施密特触发器23的输入端，第一施密特触发器23输出VSS至第一反相器24的输入端，第一反相器24输出VCC至第一 D触发器25的时钟输入端CLK，第一 D触发器25开始采样其数据输入端的VCC，此时第一 D触发器25的输出端Q维持VSS。
[0053]若驱动芯片I的VG_L电压开始下降，经过第一检测电阻Rl后的电压低于第一比较器22反相端的基准电压Vref，第一比较器22输出VSS至第一施密特触发器23的输入端，第一施密特触发器23输出VCC至第一反相器24的输入端，第一反相器24输出VSS至第一 D触发器25的时钟输入端CLK，第一 D触发器25开始输出并保持其数据输入端D的VCC,此时第一 D触发器25的输出端Q输出VCC。第一 D触发器25的Q端输出VCC至第一驱动模块21的输入端，第一驱动模块21输出VCC至第一下拉晶体管Qa的栅极，第一下拉晶体管Qa导通，将驱动芯片I的VG_U^电压拉低至驱动芯片I的VSS引脚电压，又由于驱动芯片I的VG_L连接至IGBT的栅极，在此种情况下可有效关闭IGBT，避免IGBT误导通。
[0054]在驱动芯片I的Ton引脚为VSS后，驱动芯片I的VG_L电压开始下降，经过第一检测电阻Rl后的电压低于第一比较器22反相端的基准电压Vref，第一比较器22输出VSS至第一施密特触发器23的输 入端，第一施密特触发器23输出VCC至第一反相器24的输入端，第一反相器24输出VSS至第一 D触发器25的时钟输入端CLK，第一 D触发器25开始输出并保持其数据输入端D的VCC，此时第一 D触发器25的输出端Q输出VCC至第一驱动电路21的输入端，第一驱动模块21输出VCC至第一下拉晶体管Qa的栅极，第一下拉晶体管Qa导通，将驱动芯片I的VG_L的电压拉低至驱动芯片I的VSS引脚电压，又由于驱动芯片I的VG_L连接至IGBT的栅极，在此种情况下可有效关闭IGBT，避免IGBT误导通。
[0055]本发明的实施方式不限于此，根据上述内容，按照本领域的普通技术知识和惯用手段，在不脱离本发明上述基本技术思想前提下，还可以做出其它多种形式的修改、替换或变更，均落在本发明权利保护范围之内。
【主权项】
1.一种IGBT驱动保护电路，包括第一下拉晶体管(Qa)、第一检测电阻(Ra)、第一齐纳管(Zl)、第一比较器(22)、第一施密特触发器(23)、第一反相器(24)、第一 D触发器(25)、第一与门(26)和第一或非门(27)，以及驱动第一下拉晶体管Qa的驱动模块(21)； 所述的第一下拉晶体管(Qa)的栅极连接至所述的驱动模块(21)的输出端、源极连接至负电源端、漏极连接至所述的第一检测电阻(Ra) —端，所述的第一检测电阻(Ra)另一端分别连接至所述的第一齐纳管(Zl)的阴极和所述的第一比较器(22)的同相端，所述的第一齐纳管(Zl)的阳极连接至所述的负电源端； 所述的第一比较器(22)的反相输入端连接至基准电压Vref，所述的第一比较器(22)的输出连接至所述的第一施密特触发器(23)的输入端，所述的第一施密特触发器(23)的输出端连接至所述的第一反相器(24)的输入端，所述的第一反相器(24)的输出端连接至所述的第一 D触发器(25)的时钟输入端CLK ； 所述的第一与门(26)的输入端为驱动信号Ton、Soft，所述的第一与门(26)的输出端连接至所述的第一或非门(27)的一个输入端，所述的第一或非门(27)的另外一个输入端连接初始化信号Initial，所述的第一或非门(27)的输出端连接至所述的第一 D触发器(25)的复位端Clr ； 所述的第一 D触发器(25)的输出端Q连接至所述的第一驱动模块(21)的输入端。2.根据权利要求1所述的IGBT驱动保护电路，其特征在于:将所述的晶体管(Qa)替换为三极管(Qa’)，所述的三极管(Qa’ )的基极连接至所述的驱动模块(21)的输出端、发射极连接至负电源端、集电极连接至所述的第一检测电阻(Ra) —端。3.根据权利要求1或2所述的IGBT驱动保护电路，其特征在于:还包括连接至所述的第一 D触发器(25)的数据输入端D的驱动芯片内部供电电源VCC，其中，所述的第一比较器(22)、所述的第一施密特触发器(23)、所述的第一反相器(24)、所述的第一 D触发器(25)、所述的第一与门(26)和所述的第一或非门(27)均由所述的驱动芯片内部供电电源VCC供电。4.一种应用权利要求1至3任一所述IGBT驱动保护电路的驱动芯片。5.根据权利要求4所述的驱动芯片，其特征在于:包括VSS引脚、VG_L引脚、VCE引脚、VDD引脚、GH引脚、GL引脚以及Fault引脚； 所述的VSS引脚为驱动芯片供电负电源输入引脚，在驱动芯片内部为连接至IGBT驱动保护电路中所述的第一下拉晶体管Qa的源极；所述的VG_L引脚为IGBT栅极电压检测信号接收处理引脚，在驱动芯片内部为连接至IGBT驱动保护电路中所述的第一下拉晶体管Qa的漏极和第一检测电阻Ra —端的连接点；所述的VCE引脚为IGBT集电极电压检测信号接收处理引脚；所述的VDD引脚为驱动芯片供电正电源输入引脚；所述的GH引脚和所述的GL引脚为驱动芯片驱动信号输出引脚；当驱动芯片内部所述的驱动信号Ton的电压为芯片内部所述的供电电源VCC时，所述的GH引脚输出驱动芯片供电正电源，所述的GL引脚输出驱动芯片供电负电源，当驱动芯片内部所述的驱动信号Ton的电压为驱动芯片供电负电源时，所述的GH引脚输出驱动芯片供电负电源，所述的GL引脚输出驱动芯片供电正电源；所述的Fault引脚为故障信号输出引脚；当驱动芯片通过所述的VCE引脚检测到故障信号后，Fault引脚和芯片内部所述的信号Soft的电压为驱动芯片供电负电源，驱动芯片没有检测到故障时，所述的Fault引脚的电压为驱动芯片供电正电源，芯片内部所述的信号Soft的电压为芯片内部所述的供电电源VCC。6.一种应用权利要求5所述驱动芯片的保护电路，其特征在于:包括参考正电源VDDS端、负电源VEE端、参考地COM端口、推挽驱动电路(41)、电压检测电路(42)和故障输出电路(43);所述的COM端口连接至IGBT的发射极，所述的参考正电源VDDS端连接至所述的驱动芯片的VDD引脚，所述的驱动芯片的VG_L引脚连接至所述的IGBT的栅极； 所述的推挽驱动电路(41)用于驱动所述的IGBT工作，连接于所述的IGBT的栅极和所述的驱动芯片的GH引脚及所述的GL引脚之间； 所述的电压检测电路(42)用于检测所述的IGBT集电极的电压，连接于所述的IGBT的集电极和所述的驱动芯片的VCE引脚之间； 所述的故障输出电路(43)连接至所述的驱动芯片的Fault引脚。7.根据权利要求6所述的所述的驱动芯片的保护电路，其特征在于:所述的推挽驱动电路(41)由晶体管(Ql)、晶体管(Q2)、晶体管(Q3)、晶体管(Q4)和驱动电阻(Rg.1)、驱动电阻(Rg.2)组成，所述的晶体管(Ql)的基极连接所述的驱动芯片的GH引脚，所述的晶体管(Ql)的发射极连接所述的晶体管(Q2)的基极，所述的晶体管(Ql)的集电极和所述的晶体管(Q2)的集电极共同连接至所述的参考正电源VDDS端；所述的晶体管(Q2)的发射极连接至所述的驱动电阻(Rg.D的一端，所述的驱动电阻(Rg.1)的另一端分别连接至所述的驱动电阻(Rg.2)的一端和所述的IGBT的栅极，所述的驱动电阻(Rg.2)的另一端连接至所述的晶体管(Q3)的发射极和所述的晶体管(Q4)的集电极，所述的晶体管(Q3)的集电极连接至所述的晶体管(Q4)的基极，所述的晶体管(Q3)的基极连接至所述的驱动芯片的GL引脚，所述的晶体管(Q4)的发射极连接至所述的负电源VEE端。8.根据权利要求6所述的所述的驱动芯片的保护电路，其特征在于:所述的电压检测电路(42)由电阻(Rl)、二极管(Dl)组成，所述的电阻(Rl)的一端连接至所述的驱动芯片的VCE引脚、另一端连接至所述的二极管(Dl)的阳极，所述的二极管(Dl)的阴极连接至所述的IGBT的集电极。9.根据权利要求6所述的所述的驱动芯片的保护电路，其特征在于:所述的故障输出电路(43)由电阻(R2)、发光二极管(D2)组成，所述的电阻(R2)的一端连接至所述的参考正电源VDDS端，所述的电阻(R2)的另一端连接至所述的发光二极管(D2)的阳极，所述的发光二极管(D2)的阴极连接至所述的驱动芯片的Fault引脚。
【专利摘要】本发明提供了一种IGBT驱动保护电路，当IGBT关断且栅极电压低于设定的参考电压后，第一下拉晶体管Q1导通，将驱动芯片的引脚VG_L的电压拉低至驱动芯片的VSS引脚电平，从而有效地关断IGBT，同时本发明还提供应用该电路的驱动芯片及该芯片的保护电路，本发明具有结构简单、稳定可靠等优点，能够抑制驱动线缆的寄生电容、杂散电感和驱动电阻产生的谐振，避免IGBT在关断后误导通，保护IGBT器件，维持电源系统的稳定。
【IPC分类】H03K17/567
【公开号】CN104901666
【申请号】CN201510263446
【发明人】肖华, 曾正球, 周耀彬
【申请人】广州金升阳科技有限公司
【公开日】2015年9月9日
【申请日】2015年5月20日
最新回复(0)