电流模式四象限cmos模拟乘法电路的制作方法
电流模式四象限cmos模拟乘法电路的制作方法
【技术领域】
[0001] 本发明涉及一种模拟乘法电路，尤其涉及一种电流模式四象限CMOS (Complementary Metal Oxide Semiconductor,互补金属氧化物半导体）模拟乘法电路。
【背景技术】
[0002] 模拟乘法电路可W分为二象限乘法电路和四象限乘法电路，四象限乘法电路相比 于二象限乘法电路有更好的优势，它对输入信号的方向没有限制，当各种输入信号连接到 四象限模拟乘法电路上，乘法电路能进行乘法、除法、平方等运算。
[0003] 模拟乘法电路广泛应用于模拟电路和系统中，例如倍频器、调制器、检波电路、自 适应滤波器、AC-DC(交流-直流）转换器、正弦和余弦合成器。如今，模拟乘法电路在模糊 控制器和神经网络等智能领域也得到广泛应用。
[0004] 目前，许多模拟乘法电路是电压模式的，因此它们不适合用于电流模式系统中。此 夕F，传统的电压模式模拟乘法电路容易受到温度、工艺变化的影响，因此，它不适用于许多 VLSI(超大规模集成电路，Very Large Scale Integration)系统中，如需要大量乘法电路 的模拟神经网络。所W，需要一种对温度和工艺变化不敏感的电流模式模拟乘法电路，使之 应用于各种化SI系统中。
【发明内容】
[0005] 本发明的目的在于提供一种电流模式四象限CMOS模拟乘法电路，工作在电流模 式，它的输入信号和表示两输入信号乘积的输出信号都是电流形式。
[0006] 本发明的另外一个目的在于提供一种电流模式四象限CMOS模拟乘法电路，解决 现有技术的电流时模拟乘法电路对温度和工艺变化敏感，而不能应用到各种化SI系统中 的问题。
[0007] 本发明的另外一个目的在于提供一种电流模式四象限CMOS模拟乘法电路，它消 耗的功率相对于其它乘法器要低，而且它还有非常宽的带宽。
[0008] 为了达到上述目的，本发明提供了一种电流模式四象限CMOS模拟乘法电路，包 括：
[0009] 电流产生电路，用于根据输入的第一电流信号和第二电流信号，产生差模信号和 共模信号；
[0010] 第一电流模式平方电路，用于根据所述差模信号，生成与所述差模信号的值的平 方成正比的第一平方电流，
[0011] 第二电流模式平方电路，用于根据所述共模信号，生成与所述共模信号的值的平 方成正比的第二平方电流；
[0012] W及，电流减法电路，包括共源共栅电流镜，其用于将所述第一平方电流和所述第 二平方电流相减，得到电流值与所述第一电流信号的电流值和所述第二电流信号的电流值 的乘积成正比的输出电流信号。
[0013] 实施时，所述电流产生电路包括：
[0014] 第一电流镜，包括第一PM0S晶体管、第二PM0S晶体管和第H PM0S晶体管，所述第 一PM0S晶体管的栅极、所述第二PM0S晶体管的栅极和所述第HPM0S晶体管的栅极相连接 并与所述第一PM0S晶体管的漏极连接，所述第一PM0S晶体管的源极、所述第二PM0S晶体 管的源极和所述第HPM0S晶体管的源极均接入电源电压；
[0015] 第二电流镜，包括第四PM0S晶体管、第五PM0S晶体管和第六PM0S晶体管，所述第 四PM0S晶体管的栅极、所述第五PM0S晶体管的栅极和所述第六PM0S晶体管的栅极相连接 并与所述第六PM0S晶体管的漏极连接，所述第四PM0S晶体管的源极、所述第五PM0S晶体 管的源极和所述第六PM0S晶体管的源极均接入电源电压，所述第四PM0S晶体管的漏极与 所述第二PM0S晶体管的漏极连接；
[0016] 第H电流镜，包括第一NM0S晶体管和第二NM0S晶体管，所述第一NM0S晶体管的 栅极与所述第二NM0S晶体管的栅极连接，所述第一NM0S晶体管的源极和所述第二NM0S晶 体管的源极均与地线连接，所述第一NM0S晶体管的漏极与所述第五PM0S晶体管的漏极连 接，所述第二NM0S晶体管的漏极与所述第H PM0S晶体管的漏极连接。
[0017] 所述第一PM0S晶体管的漏极为所述第一电流信号的输入端；
[0018] 所述第六PM0S晶体管的漏极为所述第二电流信号的输入端；
[0019]所述第二PM0S晶体管的漏极为所述共模信号的输出端；
[0020] 所述第H PM0S晶体管的漏极为所述差模信号的输出端。
[0021] 实施时，所述第一电流模式平方电路包括：
[0022] 第一线性跨导环路，包括第走PM0S晶体管、第八PM0S晶体管、第九PM0S晶体管和 第十PM0S晶体管，所述第走PM0S晶体管的栅极、所述第走PM0S晶体管的漏极和所述第八 PM0S晶体管的源极连接，所述第八PM0S晶体管的栅极、所述第十PM0S晶体管的栅极和所述 第八PM0S晶体管的漏极连接，所述第九PM0S晶体管的栅极、所述第九PM0S晶体管的漏极 和所述第十PM0S晶体管的源极连接，所述第走PM0S晶体管的源极和所述第九PM0S晶体管 的源极均接入电源电压；
[0023] 第四NM0S晶体管，漏极与所述第八PM0S晶体管的漏极连接，栅极接入第一偏置电 压，源极与地线连接；
[0024] 第四电流镜，包括第五NM0S晶体管和第六NM0S晶体管，所述第五NM0S晶体管的 栅极、所述第六NM0S晶体管的栅极和所述第五NM0S晶体管的漏极连接，所述第六NM0S晶 体管的漏极与所述第九PM0S晶体管的漏极连接，所述第五NM0S晶体管的源极和所述第六 NM0S晶体管的源极与地线连接；
[0025] 第十一PM0S晶体管，源极接入电源电压，栅极与所述第九PM0S晶体管的栅极连 接；
[0026] 所述第五NM0S晶体管的漏极接入所述差模信号，所述第十一PM0S晶体管的漏极 和所述第十PM0S晶体管的漏极共同输出所述第一平方电流。
[0027] 实施时，所述第二电流模式平方电路包括：
[002引第十二PM0S晶体管，源极接入电源电压；
[0029] 第二线性跨导环路，包括第十HPM0S晶体管、第十四PM0S晶体管、第十五PM0S晶 体管和第十六PM0S晶体管；所述第十五PM0S晶体管的栅极、所述第十五PM0S晶体管的漏 极和所述第十六PMOS晶体管的源极连接，所述第十六PMOS晶体管的栅极、所述第十四PMOS晶体管的栅极和所述第十六PM0S晶体管的漏极连接，所述第十HPM0S晶体管的栅极、所述 第十H PMOS晶体管的漏极、所述第十二PMOS晶体管的栅极和所述第十四PMOS晶体管的源 极连接；
[0030] 第五电流镜，包括第走NM0S晶体管和第八NM0S晶体管，所述第走NM0S晶体管的 栅极、所述第八NM0S晶体管的栅极和所述第八NM0S晶体管的漏极连接，所述第走NM0S晶 体管的漏极与所述第十HPMOS晶体管的漏极连接，第走NM0S晶体管的源极和第八NM0S晶 体管的源极与地线连接；
[0031] 第九NM0S晶体管，漏极与所述第十六PMOS晶体管的漏极连接，栅极接入所述第一 偏置电压，源极与地线连接；
[0032] 所述第八NM0S晶体管的漏极接入所述共模信号，所述第十二PMOS晶体管的漏极 和第十四PMOS晶体管的漏极共同输出所述第二平方电流。
[0033] 实施时，所述共源共栅电流镜，包括第十NM0S晶体管、第十一NM0S晶体管、第十二 NM0S晶体管和第十HNM0S晶体管；
[0034] 所述第十NM0S晶体管，栅极与所述第十二晶体管的栅极连接，源极与所述第十一 NM0S晶体管的漏极连接，漏极与所述第十一PMOS晶体管的漏极连接；
[00巧]所述第十一NM0S晶体管，栅极与所述第十NM0S晶体管 的漏极连接，源极与地线连 接；
[0036] 所述第十二NM0S晶体管，源极与所述第十HNM0S晶体管的漏极连接，漏极与所述 第十二PMOS晶体管的漏极连接；
[0037] 所述第十HNM0S晶体管，栅极与所述第十一NM0S晶体管的栅极连接，源极与地线 连接；
[0038] 所述第十NM0S晶体管的漏极接入所述第一平方电流，所述第十二NM0S晶体管的 漏极接入所述第二平方电流；
[0039] 用于输出所述输出电流信号的端口与所述第十二NM0S晶体管的漏极连接。
[0040] 实施时，所述电流模式四象限CMOS模拟乘法电路包括的所有晶体管都工作在饱 和区。
[0041] 实施时，所述第一线性跨导环路包括的PMOS晶体管的阔值电压和第二线性跨导 环路包括的PMOS晶体管的阔值电压相同。
[0042] 实施时，所述第一线性跨导环路包括的PMOS晶体管的衬底和源极连接；第二线性 跨导环路包括的PMOS晶体管的衬底和源极连接。
[0043] 实施时，所述第一线性跨导环路包括的PMOS晶体管和第二线性跨导环路包括的 PMOS晶体管采用采用双阱结构。
[0044] 与现有技术相比，本发明所述的电流模式四象限CMOS模拟乘法电路工作在电流 模式，对温度和工艺变化不敏感，可W应用到各种化SI系统中，并且消耗的功率低，具有非 常宽的带宽，速度高、线性度高和失真低，可W广泛应用于调制器和倍频器等模拟信号处理 芯片中。
【附图说明】
[0045] 图1是本发明实施例所述的电流模式四象限CMOS模拟乘法电路的结构框图；
[0046] 图2是本发明实施例所述的电流模式四象限CMOS模拟乘法电路包括的电流产生 电路的电路图；
[0047] 图3A、图3B分别是本发明实施例所述的电流模式四象限CMOS模拟乘法电路包括 的第一电流模式平方电路、第二电流模式平方电路的电路图；
[0048] 图4是本发明实施例所述的电流模式四象限CMOS模拟乘法电路包括的由高摆幅 共源共栅电流镜构成的电流信号减法电路的电路图；
[0049] 图5是本发明实施例所述的电流模式四象限CMOS模拟乘法电路的电路图；
[0050] 图6是本发明实施例所述的电流模式四象限CMOS模拟乘法电路的直流特性曲线 图；
[0051] 图7是本发明实施例所述的电流模式四象限CMOS模拟乘法电路的瞬态特性曲线 图(输入信号频率相等，倍频作用）；
[0052] 图8是本发明实施例所述的电流模式四象限CMOS模拟乘法电路的瞬态特性曲线 图(输入频率不相等，调制作用）。
【具体实施方式】
[0053] 下面结合附图对本发明作进一步详细的说明。
[0054] 如图1所示，本发明实施例所述的电流模式四象限CMOS模拟乘法电路，包括：
[005引 电流产生电路11，用于根据输入的第一电流信号Ix和第二电流信号Iy，产生差模 信号（Ix_Iy)和共模信号Qx+Iy);
[0056] 第一电流模式平方电路12,用于生成与所述差模信号（Ix_Iy)的值的平方成正比 的第一平方电流Ileft，
[0057] 第二电流模式平方电路13,用于生成与所述共模信号（ly+Iy)的值的平方成正比 的第二平方电流Ifight;
[0058] W及，电流减法电路14,包括共源共栅电流镜，其用于将所述第一平方电流Iwt和 所述第二平方电流Idght相减，得到电流值与所述第一电流信号Ix的电流值和所述第二电 流信号Iy的电流值的乘积成正比的输出电流信号lout。
[005引如图2所示，所述电流产生电路包括：
[0060] 第一电流镜，包括第一PM0S晶体管P1、第二PM0S晶体管P2和第HPM0S晶体管 P3,所述第一PM0S晶体管P1的栅极、所述第二PM0S晶体管P2的栅极和所述第HPM0S晶 体管P3的栅极相连接并与所述第一PM0S晶体管P1的漏极连接，所述第一PM0S晶体管P1 的源极、所述第二PM0S晶体管P2的源极和所述第HPM0S晶体管P3的源极均接入电源电 压丽；
[0061] 第二电流镜，包括第四PM0S晶体管P4、第五PM0S晶体管P5和第六PM0S晶体管 P6,所述第四PM0S晶体管P4的栅极、所述第五PM0S晶体管P5的栅极和所述第六PM0S晶 体管P6的栅极相连接并与所述第六PM0S晶体管P6的漏极连接，所述第四PM0S晶体管P4 的源极、所述第五PM0S晶体管P5的源极和所述第六PM0S晶体管P6的源极均接入电源电 压VDD，所述第四PM0S晶体管P4的漏极与所述第二PM0S晶体管P2的漏极连接；
[0062] 第H电流镜，包括第一NM0S晶体管N1和第二NM0S晶体管N2,所述第一NM0S晶体 管N1的栅极与所述第二NMOS晶体管N2的栅极连接，所述第一NMOS晶体管N1的源极和所 述第二NM0S晶体管N2的源极均与地线GND连接，所述第一NM0S晶体管N1的漏极与所述 第五PM0S晶体管P5的漏极连接，所述第二NMOS晶体管N2的漏极与所述第HPM0S晶体管 P3的漏极连接。
[0063] 所述第一PM0S晶体管P1的漏极为所述第一电流信号Ix的输入端；
[0064] 所述第六PM0S晶体管P6的漏极为所述第二电流信号ly的输入端；
[0065] 所述第二PM0S晶体管P2的漏极为所述共模信号（Ix+Iy)的输出端；
[0066] 所述第HPM0S晶体管P3的漏极为所述差模信号（Ix-Iy)的输出端。
[0067] 参照如2,输入信号Ix和ly分别输入到晶体管P1和P6中，Ix镜像到晶体管P2和 P3中，ly镜像到晶体管P4和P5中，因此流出节点J的电流信号为Ix和ly之和；晶体管P5 的漏极电流流入晶体管N1中，然后镜像到N2中，因此流出节点H的电流信号为Ix和Iy之 差。
[006引如图3A所示，所述第一电流模式平方电路包括：
[0069] 第一线性跨导环路，包括第走PM0S晶体管P7、第八PM0S晶体管P8、第九PM0S晶 体管P9和第十PM0S晶体管P10,所述第走PM0S晶体管P7的栅极、所述第走PM0S晶体管 P7的漏极和所述第八PM0S晶体管P8的源极连接，所述第八PM0S晶体管P8的栅极、所述第 十PM0S晶体管P10的栅极和所述第八PM0S晶体管P8的漏极连接，所述第九PM0S晶体管 P9的栅极、所述第九PM0S晶体管P9的漏极和所述第十PM0S晶体管P10的源极连接，所述 第走PM0S晶体管P7的源极和所述第九PM0S晶体管P9的源极均接入电源电压VDD;
[0070] 第四NMOS晶体管M，漏极与所述第八PM0S晶体管P8的漏极连接，栅极接入第一 偏置电压Vb1，源极与地线GND连接；
[0071] 第四电流镜，包括第五NMOS晶体管N5和第六NMOS晶体管N6,所述第五NMOS晶体 管N5的栅极、所述第六NMOS晶体管N6的栅极和所述第五NMOS晶体管N5的漏极连接，所 述第六NMOS晶体管N6的漏极与所述第九PM0S晶体管P9的漏极连接，所述第五NMOS晶体 管N5的源极和所述第六NMOS晶体管N6的源极与地线GND连接；
[0072] 第叫^一PM0S晶体管P11，源极接入电源电压VDD，栅极与所述第九PM0S晶体管P9 的栅极连接；
[0073]所述第五NMOS晶体管N5的漏极接入所述差模信号（Ix-Iy)，所述第十一PM0S晶 体管P11的漏极和所述第十PM0S晶体管P10的漏极共同输出所述第一平方电流Iwt。
[0074] 参照图3A，考虑由晶体管P7-P10组成的第一个线性跨导环路，理想情况下M0S晶 体管工作在饱和区的漏源电流I ds可W表示为：
[007引 lDs=K(VGs-Vt)2 (1)
[0076] (2)
[0077]其中M0S晶体管的跨导参数K=0. 5yC" (W/L)，y为载流子迁移率，C"为单位面 积栅氧化层电容，（W/L)为M0S晶体管的尺寸比；为栅源电压，Vt为晶体管的阔值电压。 假设环路中所有晶体管偏置在饱和区并且有相同的跨导值，则在第一个线性跨导环路中应 用KVL(基尔霍夫电压定律）有：
[007引 VgSP7+VgSP8-VgSP9+VgSP10 ( 3)
[0079] Vgsp7是P7的栅源电压，Vgsps是P8的栅源电压，Vgsp9是P9的栅源电压，Vgspio是PIO 的栅源电压；
[0080] 联立公式（2)和（3)，并假设晶体管P7和P8的偏置电流为Ic，得到：
[0083] Idsp7是P7的漏源电流，Idsps是P8的漏源电流，Idsp9是P9的漏源电流，Idspi。是P10 的漏源电流；
[0084] 把Idsp9=Idspici+ (Ix_Iy)代入公式巧）中，得到：
[0087] 由于流过P11的电流是流过P9的镜像电流，因此，第一电流模式平方电路的输出 电流信号等于：
[0088]
( 8 )
[008引如图3B所示，所述第二电流模式平方电路包括：
[0090] 第十二PM0S晶体管P12,源极接入电源电压VDD;
[0091] 第二线性跨导环路，包括第十HPM0S晶体管P13、第十四PM0S晶体管P14、第十五 PM0S晶体管P15和第十六PM0SP16 ;所述第十五PM0S晶体管P15的栅极、所述第十五PM0S 晶体管15的漏极和所述第十六PM0S晶体管P16的源极连接，所述第十六PM0S晶体管P16 的栅极、所述第十四PM0S晶体管P14的栅极和所述第十六PM0S晶体管P16的漏极连接，所 述第十HPM0S晶体管P13的栅极、所述第十HPM0S晶体管P13的漏极、所述第十二PM0S 晶体管P12的栅极和所述第十四PM0S晶体管P14的源极连接；
[0092] 第五电流镜，包括第走NM0S晶体管N7和第八NM0S晶体管N8,所述第走NM0S晶体 管N7的栅极、所述第八NM0S晶体管N8的栅极和所述第八NM0S晶体管N8的漏极连接，所 述第走NM0S晶体管N7的漏极与所述第十HPM0S晶体管P13的漏极连接，第走NM0S晶体 管N7的源极和第八NM0S晶体管N8的源极与地线GNG连接；
[0093] 第九NM0S晶体管N9,漏极与所述第十六PM0S晶体管P16的漏极连接，栅极接入第 一偏置电压Vbl，源极与地线GND连接；
[0094]所述第八NM0S晶体管N8的漏极接入所述共模信号（Ix+Iy)，所述第十二PM0S晶体 管P12的漏极和所述第十四PM0S晶体管P14的漏极共同输出所述第二平方电流信号Idght。
[0095] 参照图3B，考虑由P13-P16组成的第二个线性跨导环路，同理，假设第二个线性跨 导环路中所有晶体管偏置在饱和区并且有相同的跨导值，则在第二个线性跨导环路中应用 K化有：
[009引 Vgspi日+Vgspi日=VGSP13+VGSm(9)
[0097]Vespi日是P15的栅源电压，\spie是P16的栅源电压，\spi7是P17的栅源电压，\spi8 是P18的栅源电压；联立公式（2)和（9)，并假设晶体管P15和168的偏置电流为Ic，得到：
[0100]把Idspi3=Idspi4+(Ix+Iy)代入公式巧）中，得到：
[010引Idsp。是P13的漏源电流，Idspi4是P14的漏源电流，Idspi日是P15的漏源电流，Idsp16 是P16的漏源电流；
[0104] 由于流过P12的电流是P13的镜像电流，因此，第二个电流模式平方电路的输出电 流信号等于：
[0105]
(14)
[0106] 如图4所示，所述共源共栅电流镜，包括第十NM0S晶体管N10、第^^一NM0S晶体管 Nil、第十二NM0S晶体管N12和第十HNM0S晶体管N13 ;
[0107]所述第十NM0S晶体管N10,栅极与所述第十二晶体管N12的栅极连接并接入第二 偏置电压Vb2,源极与所述第十一NM0S晶体管Nil的漏极连接，漏极与所述第十一PM0S晶 体管P11的漏极连接；
[010引所述第^^一NM0S晶体管Nil,栅极与所述第十NM0S晶体管N10的漏极连接，源极 与地线GND连接；
[0109] 所述第十二NM0S晶体管N12,源极与所述第十HNM0S晶体管N13的漏极连接，漏 极与所述第十二PM0S晶体管P12的漏极连接；
[0110] 所述第十HN10S晶体管N13,栅极与所述第十一NM0S晶体管Nil的栅极连接，源 极与地线连接；
[01U] 所述第十醒0S晶体管N10的漏极接入所述第一平方电流Iwt，所述第十二NM0S晶 体管N12的漏极接入所述第二平方电流Ifisht;
[0112] 用于输出所述输出电流信号lout的端口与所述第十二NM0S晶体管N12的漏极连 接。
[0113] 参照图4,该电路为电流减法电路，它本质上是一个共源共栅高摆幅电流镜，电流 减法电路的输出电流为：
[0114]
[0115] 图5是本发明实施例所述的电流模式四象限CMOS模拟乘法电路的整体电路图，它 不包含电流产生电路，由第一电流模式平方电路、第二电流模式平方电路、电流减法器和偏 置电路(用于产生偏置电流le)组成。该电路实现了电流模式四象限CMOS模拟乘法电路，输 出电流U=axly)/21e，Ix和Iy是输入电流信号，le是偏置电流的值。所述偏置电路包括输 出偏置电流le的电流源和第H NM0S晶体管N3,该电流源连接在电源电压VDD和节点A之 间；N3,栅极和漏极连接并与节点A连接，源极与地线GND连接。节点A是与M的栅极连接 的节点。
[0116] 参照图6,该图展示了本发明实施例所述的电流模式四象限CMOS模拟乘法电路的 直流传输特性，偏置电流le为10yA，输入电流信号Ix和ly的输入范围为-20yA~20yA， 从图中可W看出该模拟乘法电路具有很好的线性度。
[0117] 参照图7,该图展示了该模拟乘法电路的瞬态特性，偏置电流Ic为5yA，输入信号 Ix为幅度为10yA，频率为IMHz的正弦波，ly为幅度为5yA，频率为IMHz的正弦波，从图中 可W看出，该模拟乘法电路的输出电流信号lout的幅度为5yA，频率为2MHz;因此，该模拟 乘法电路具有倍频的作用。
[om] 参照图8,该图展示了该模拟乘法电路的瞬态特性，偏置电流Ic为5yA，输入信号Ix为幅度为10yA，频率为IKHz的正弦波，ly为幅度为10yA，频率为50化的正弦波，从图 8中可W看出，该模拟乘法电路的输出电流信号为输如信号Ix经过输入信号Iy调制的信号； 因此，该模拟乘法电路具有调制的作用。
[0119] 此外，从公式（15)可知，若假设Ix为一个恒定值，ly和Ib为一个变量，则该发明可 W看作一个除法电路，ly为被除数，Ic为除数。
[0120] 此外，从公式（15)可知，若假设le为偏置电流，把Ix和Iy看作同一个变量，则该发 明可W看作一个平方电路，输出电流信号为U=I^(2Ic)
[0121] 总之，本发明所述模拟乘法电路具有了良好的线性度，可W实现倍频和调制等功 能；此外该四象限电流模式模拟乘法电路还可W当作实现除法和平方运算模拟电路。
[0122] W上所述的仅是本发明的一个实施方式。对于本领域的普通技术人员来说，在不 脱离本发明创造构思的前提下 ，还可W做出若干变形和改进，该些都属于本发明的保护范 围。
【主权项】
1. 一种电流模式四象限CMOS模拟乘法电路，其特征在于，包括： 电流产生电路，用于根据输入的第一电流信号和第二电流信号，产生差模信号和共模 信号； 第一电流模式平方电路，用于生成与所述差模信号的值的平方成正比的第一平方电 流， 第二电流模式平方电路，用于生成与所述共模信号的值的平方成正比的第二平方电 流； 以及，电流减法电路，包括共源共栅电流镜，其用于将所述第一平方电流和所述第二平 方电流相减，得到电流值与所述第一电流信号的电流值和所述第二电流信号的电流值的乘 积成正比的输出电流信号。2. -种如权利要求1所述的电流模式四象限CMOS模拟乘法电路，其特征在于，所述电 流产生电路包括： 第一电流镜，包括第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管，所述第一PMOS晶体管的栅极、所述第二PMOS晶体管的栅极和所述第三PMOS晶体管的栅极相连接并 与所述第一PMOS晶体管的漏极连接，所述第一PMOS晶体管的源极、所述第二PMOS晶体管 的源极和所述第三PMOS晶体管的源极均接入电源电压； 第二电流镜，包括第四PMOS晶体管、第五PMOS晶体管和第六PMOS晶体管，所述第四PMOS晶体管的栅极、所述第五PMOS晶体管的栅极和所述第六PMOS晶体管的栅极相连接并 与所述第六PMOS晶体管的漏极连接，所述第四PMOS晶体管的源极、所述第五PMOS晶体管 的源极和所述第六PMOS晶体管的源极均接入电源电压，所述第四PMOS晶体管的漏极与所 述第二PMOS晶体管的漏极连接； 第三电流镜，包括第一NMOS晶体管和第二NMOS晶体管，所述第一NMOS晶体管的栅极 与所述第二NMOS晶体管的栅极连接，所述第一NMOS晶体管的源极和所述第二NMOS晶体管 的源极均与地线连接，所述第一NMOS晶体管的漏极与所述第五PMOS晶体管的漏极连接，所 述第二NMOS晶体管的漏极与所述第三PMOS晶体管的漏极连接。 所述第一PMOS晶体管的漏极为所述第一电流信号的输入端； 所述第六PMOS晶体管的漏极为所述第二电流信号的输入端； 所述第二PMOS晶体管的漏极为所述共模信号的输出端； 所述第三PMOS晶体管的漏极为所述差模信号的输出端。3. 如权利要求2所述的电流模式四象限CMOS模拟乘法电路，其特征在于，所述第一电 流模式平方电路包括： 第一线性跨导环路，包括第七PMOS晶体管、第八PMOS晶体管、第九PMOS晶体管和第十PMOS晶体管，所述第七PMOS晶体管的栅极、所述第七PMOS晶体管的漏极和所述第八PMOS 晶体管的源极连接，所述第八PMOS晶体管的栅极、所述第十PMOS晶体管的栅极和所述第八 PMOS晶体管的漏极连接，所述第九PMOS晶体管的栅极、所述第九PMOS晶体管的漏极和所述 第十PMOS晶体管的源极连接，所述第七PMOS晶体管的源极和所述第九PMOS晶体管的源极 均接入电源电压； 第四NMOS晶体管，漏极与所述第八PMOS晶体管的漏极连接，栅极接入第一偏置电压， 源极与地线连接； 第四电流镜，包括第五NMOS晶体管和第六NMOS晶体管，所述第五NMOS晶体管的栅极、 所述第六NMOS晶体管的栅极和所述第五NMOS晶体管的漏极连接，所述第六NMOS晶体管的 漏极与所述第九PMOS晶体管的漏极连接，所述第五NMOS晶体管的源极和所述第六NMOS晶 体管的源极与地线连接； 第十一PMOS晶体管，源极接入电源电压，栅极与所述第九PMOS晶体管的栅极连接； 所述第五NMOS晶体管的漏极接入所述差模信号，所述第十一PMOS晶体管的漏极和所 述第十PMOS晶体管的漏极共同输出所述第一平方电流。4.如权利要求3所述的电流模式四象限CMOS模拟乘法电路，其特征在于，所述第二电 流模式平方电路包括： 第十二PMOS晶体管，源极接入电源电压； 第二线性跨导环路，包括第十三PMOS晶体管、第十四PMOS晶体管、第十五PMOS晶体管 和第十六PMOS晶体管；所述第十五PMOS晶体管的栅极、所述第十五PMOS晶体管的漏极和 所述第十六PMOS晶体管的源极连接，所述第十六PMOS晶体管的栅极、所述第十四PMOS晶 体管的栅极和所述第十六PMOS晶体管的漏极连接，所述第十三PMOS晶体管的栅极、所述第 十三PMOS晶体管的漏极、所述第十二PMOS晶体管的栅极和所述第十四PMOS晶体管的源极 连接； 第五电流镜，包括第七NMOS晶体管和第八NMOS晶体管，所述第七NMOS晶体管的栅极、 所述第八NMOS晶体管的栅极和所述第八NMOS晶体管的漏极连接，所述第七NMOS晶体管的 漏极与所述第十三PMOS晶体管的漏极连接，第七NMOS晶体管的源极和第八NMOS晶体管的 源极与地线连接； 第九NMOS晶体管，漏极与所述第十六PMOS晶体管的漏极连接，栅极接入所述第一偏置 电压，源极与地线连接； 所述第八NMOS晶体管的漏极接入所述共模信号，所述第十二PMOS晶体管的漏极和第 十四PMOS晶体管的漏极共同输出所述第二平方电流信号。5.如权利要求4所述的电流模式四象限CMOS模拟乘法电路，其特征在于，所述共源共 栅电流镜，包括第十NMOS晶体管、第i^一NMOS晶体管、第十二NMOS晶体管和第十三NMOS 晶体管； 所述第十NMOS晶体管，栅极与所述第十二晶体管的栅极连接，源极与所述第十一NMOS晶体管的漏极连接，漏极与所述第十一PMOS晶体管的漏极连接； 所述第十一NMOS晶体管，栅极与所述第十NMOS晶体管的漏极连接，源极与地线连接； 所述第十二NMOS晶体管，源极与所述第十三NMOS晶体管的漏极连接，漏极与所述第 十二PMOS晶体管的漏极连接； 所述第十三NMOS晶体管，栅极与所述第十一NMOS晶体管的栅极连接，源极与地线连 接； 所述第十NMOS晶体管的漏极接入所述第一平方电流，所述第十二NMOS晶体管的漏极 接入所述第二平方电流； 用于输出所述输出电流信号的端口与所述第十二NMOS晶体管的漏极连接。6.如权利要求1至5中任一权利要求所述的电流模式四象限CMOS模拟乘法电路，其特 征在于，所述电流模式四象限CMOS模拟乘法电路包括的所有晶体管都工作在饱和区。7. 如权利要求3或4所述的电流模式四象限CMOS模拟乘法电路，其特征在于，所述第 一线性跨导环路包括的PMOS晶体管的阈值电压和第二线性跨导环路包括的PMOS晶体管的 阈值电压相同。8. 如权利要求3或4所述的电流模式四象限CMOS模拟乘法电路，其特征在于，所述第 一线性跨导环路包括的PMOS晶体管的衬底和源极连接；第二线性跨导环路包括的PMOS晶 体管的衬底和源极连接。9. 如权利要求8所述的电流模式四象限CMOS模拟乘法电路，其特征在于，所述第一线 性跨导环路包括的PMOS晶体管和第二线性跨导环路包括的PMOS晶体管采用采用双阱结 构。
【专利摘要】本发明提供了一种电流模式四象限CMOS模拟乘法电路，包括：电流产生电路，用于根据输入的第一电流信号和第二电流信号，产生差模信号和共模信号；第一电流模式平方电路，用于生成与所述差模信号的值的平方成正比的第一平方电流，第二电流模式平方电路，用于生成与所述共模信号的值的平方成正比的第二平方电流；以及，电流减法电路，包括共源共栅电流镜，其用于将所述第一平方电流和所述第二平方电流相减，得到电流值与所述第一电流信号的电流值和所述第二电流信号的电流值的乘积成正比的输出电流信号。本发明具有低功耗、高速度、高线性度和低失真的优点。
【IPC分类】H03K19/003
【公开号】CN104901674
【申请号】CN201410080843
【发明人】张礼军, 朱樟明, 杨银堂, 过伟
【申请人】昆山启达微电子有限公司, 西安电子科技大学昆山创新研究院
【公开日】2015年9月9日
【申请日】2014年3月6日
【技术领域】
[0001] 本发明涉及一种模拟乘法电路，尤其涉及一种电流模式四象限CMOS (Complementary Metal Oxide Semiconductor,互补金属氧化物半导体）模拟乘法电路。
【背景技术】
[0002] 模拟乘法电路可W分为二象限乘法电路和四象限乘法电路，四象限乘法电路相比 于二象限乘法电路有更好的优势，它对输入信号的方向没有限制，当各种输入信号连接到 四象限模拟乘法电路上，乘法电路能进行乘法、除法、平方等运算。
[0003] 模拟乘法电路广泛应用于模拟电路和系统中，例如倍频器、调制器、检波电路、自 适应滤波器、AC-DC(交流-直流）转换器、正弦和余弦合成器。如今，模拟乘法电路在模糊 控制器和神经网络等智能领域也得到广泛应用。
[0004] 目前，许多模拟乘法电路是电压模式的，因此它们不适合用于电流模式系统中。此 夕F，传统的电压模式模拟乘法电路容易受到温度、工艺变化的影响，因此，它不适用于许多 VLSI(超大规模集成电路，Very Large Scale Integration)系统中，如需要大量乘法电路 的模拟神经网络。所W，需要一种对温度和工艺变化不敏感的电流模式模拟乘法电路，使之 应用于各种化SI系统中。
【发明内容】
[0005] 本发明的目的在于提供一种电流模式四象限CMOS模拟乘法电路，工作在电流模 式，它的输入信号和表示两输入信号乘积的输出信号都是电流形式。
[0006] 本发明的另外一个目的在于提供一种电流模式四象限CMOS模拟乘法电路，解决 现有技术的电流时模拟乘法电路对温度和工艺变化敏感，而不能应用到各种化SI系统中 的问题。
[0007] 本发明的另外一个目的在于提供一种电流模式四象限CMOS模拟乘法电路，它消 耗的功率相对于其它乘法器要低，而且它还有非常宽的带宽。
[0008] 为了达到上述目的，本发明提供了一种电流模式四象限CMOS模拟乘法电路，包 括：
[0009] 电流产生电路，用于根据输入的第一电流信号和第二电流信号，产生差模信号和 共模信号；
[0010] 第一电流模式平方电路，用于根据所述差模信号，生成与所述差模信号的值的平 方成正比的第一平方电流，
[0011] 第二电流模式平方电路，用于根据所述共模信号，生成与所述共模信号的值的平 方成正比的第二平方电流；
[0012] W及，电流减法电路，包括共源共栅电流镜，其用于将所述第一平方电流和所述第 二平方电流相减，得到电流值与所述第一电流信号的电流值和所述第二电流信号的电流值 的乘积成正比的输出电流信号。
[0013] 实施时，所述电流产生电路包括：
[0014] 第一电流镜，包括第一PM0S晶体管、第二PM0S晶体管和第H PM0S晶体管，所述第 一PM0S晶体管的栅极、所述第二PM0S晶体管的栅极和所述第HPM0S晶体管的栅极相连接 并与所述第一PM0S晶体管的漏极连接，所述第一PM0S晶体管的源极、所述第二PM0S晶体 管的源极和所述第HPM0S晶体管的源极均接入电源电压；
[0015] 第二电流镜，包括第四PM0S晶体管、第五PM0S晶体管和第六PM0S晶体管，所述第 四PM0S晶体管的栅极、所述第五PM0S晶体管的栅极和所述第六PM0S晶体管的栅极相连接 并与所述第六PM0S晶体管的漏极连接，所述第四PM0S晶体管的源极、所述第五PM0S晶体 管的源极和所述第六PM0S晶体管的源极均接入电源电压，所述第四PM0S晶体管的漏极与 所述第二PM0S晶体管的漏极连接；
[0016] 第H电流镜，包括第一NM0S晶体管和第二NM0S晶体管，所述第一NM0S晶体管的 栅极与所述第二NM0S晶体管的栅极连接，所述第一NM0S晶体管的源极和所述第二NM0S晶 体管的源极均与地线连接，所述第一NM0S晶体管的漏极与所述第五PM0S晶体管的漏极连 接，所述第二NM0S晶体管的漏极与所述第H PM0S晶体管的漏极连接。
[0017] 所述第一PM0S晶体管的漏极为所述第一电流信号的输入端；
[0018] 所述第六PM0S晶体管的漏极为所述第二电流信号的输入端；
[0019]所述第二PM0S晶体管的漏极为所述共模信号的输出端；
[0020] 所述第H PM0S晶体管的漏极为所述差模信号的输出端。
[0021] 实施时，所述第一电流模式平方电路包括：
[0022] 第一线性跨导环路，包括第走PM0S晶体管、第八PM0S晶体管、第九PM0S晶体管和 第十PM0S晶体管，所述第走PM0S晶体管的栅极、所述第走PM0S晶体管的漏极和所述第八 PM0S晶体管的源极连接，所述第八PM0S晶体管的栅极、所述第十PM0S晶体管的栅极和所述 第八PM0S晶体管的漏极连接，所述第九PM0S晶体管的栅极、所述第九PM0S晶体管的漏极 和所述第十PM0S晶体管的源极连接，所述第走PM0S晶体管的源极和所述第九PM0S晶体管 的源极均接入电源电压；
[0023] 第四NM0S晶体管，漏极与所述第八PM0S晶体管的漏极连接，栅极接入第一偏置电 压，源极与地线连接；
[0024] 第四电流镜，包括第五NM0S晶体管和第六NM0S晶体管，所述第五NM0S晶体管的 栅极、所述第六NM0S晶体管的栅极和所述第五NM0S晶体管的漏极连接，所述第六NM0S晶 体管的漏极与所述第九PM0S晶体管的漏极连接，所述第五NM0S晶体管的源极和所述第六 NM0S晶体管的源极与地线连接；
[0025] 第十一PM0S晶体管，源极接入电源电压，栅极与所述第九PM0S晶体管的栅极连 接；
[0026] 所述第五NM0S晶体管的漏极接入所述差模信号，所述第十一PM0S晶体管的漏极 和所述第十PM0S晶体管的漏极共同输出所述第一平方电流。
[0027] 实施时，所述第二电流模式平方电路包括：
[002引第十二PM0S晶体管，源极接入电源电压；
[0029] 第二线性跨导环路，包括第十HPM0S晶体管、第十四PM0S晶体管、第十五PM0S晶 体管和第十六PM0S晶体管；所述第十五PM0S晶体管的栅极、所述第十五PM0S晶体管的漏 极和所述第十六PMOS晶体管的源极连接，所述第十六PMOS晶体管的栅极、所述第十四PMOS晶体管的栅极和所述第十六PM0S晶体管的漏极连接，所述第十HPM0S晶体管的栅极、所述 第十H PMOS晶体管的漏极、所述第十二PMOS晶体管的栅极和所述第十四PMOS晶体管的源 极连接；
[0030] 第五电流镜，包括第走NM0S晶体管和第八NM0S晶体管，所述第走NM0S晶体管的 栅极、所述第八NM0S晶体管的栅极和所述第八NM0S晶体管的漏极连接，所述第走NM0S晶 体管的漏极与所述第十HPMOS晶体管的漏极连接，第走NM0S晶体管的源极和第八NM0S晶 体管的源极与地线连接；
[0031] 第九NM0S晶体管，漏极与所述第十六PMOS晶体管的漏极连接，栅极接入所述第一 偏置电压，源极与地线连接；
[0032] 所述第八NM0S晶体管的漏极接入所述共模信号，所述第十二PMOS晶体管的漏极 和第十四PMOS晶体管的漏极共同输出所述第二平方电流。
[0033] 实施时，所述共源共栅电流镜，包括第十NM0S晶体管、第十一NM0S晶体管、第十二 NM0S晶体管和第十HNM0S晶体管；
[0034] 所述第十NM0S晶体管，栅极与所述第十二晶体管的栅极连接，源极与所述第十一 NM0S晶体管的漏极连接，漏极与所述第十一PMOS晶体管的漏极连接；
[00巧]所述第十一NM0S晶体管，栅极与所述第十NM0S晶体管 的漏极连接，源极与地线连 接；
[0036] 所述第十二NM0S晶体管，源极与所述第十HNM0S晶体管的漏极连接，漏极与所述 第十二PMOS晶体管的漏极连接；
[0037] 所述第十HNM0S晶体管，栅极与所述第十一NM0S晶体管的栅极连接，源极与地线 连接；
[0038] 所述第十NM0S晶体管的漏极接入所述第一平方电流，所述第十二NM0S晶体管的 漏极接入所述第二平方电流；
[0039] 用于输出所述输出电流信号的端口与所述第十二NM0S晶体管的漏极连接。
[0040] 实施时，所述电流模式四象限CMOS模拟乘法电路包括的所有晶体管都工作在饱 和区。
[0041] 实施时，所述第一线性跨导环路包括的PMOS晶体管的阔值电压和第二线性跨导 环路包括的PMOS晶体管的阔值电压相同。
[0042] 实施时，所述第一线性跨导环路包括的PMOS晶体管的衬底和源极连接；第二线性 跨导环路包括的PMOS晶体管的衬底和源极连接。
[0043] 实施时，所述第一线性跨导环路包括的PMOS晶体管和第二线性跨导环路包括的 PMOS晶体管采用采用双阱结构。
[0044] 与现有技术相比，本发明所述的电流模式四象限CMOS模拟乘法电路工作在电流 模式，对温度和工艺变化不敏感，可W应用到各种化SI系统中，并且消耗的功率低，具有非 常宽的带宽，速度高、线性度高和失真低，可W广泛应用于调制器和倍频器等模拟信号处理 芯片中。
【附图说明】
[0045] 图1是本发明实施例所述的电流模式四象限CMOS模拟乘法电路的结构框图；
[0046] 图2是本发明实施例所述的电流模式四象限CMOS模拟乘法电路包括的电流产生 电路的电路图；
[0047] 图3A、图3B分别是本发明实施例所述的电流模式四象限CMOS模拟乘法电路包括 的第一电流模式平方电路、第二电流模式平方电路的电路图；
[0048] 图4是本发明实施例所述的电流模式四象限CMOS模拟乘法电路包括的由高摆幅 共源共栅电流镜构成的电流信号减法电路的电路图；
[0049] 图5是本发明实施例所述的电流模式四象限CMOS模拟乘法电路的电路图；
[0050] 图6是本发明实施例所述的电流模式四象限CMOS模拟乘法电路的直流特性曲线 图；
[0051] 图7是本发明实施例所述的电流模式四象限CMOS模拟乘法电路的瞬态特性曲线 图(输入信号频率相等，倍频作用）；
[0052] 图8是本发明实施例所述的电流模式四象限CMOS模拟乘法电路的瞬态特性曲线 图(输入频率不相等，调制作用）。
【具体实施方式】
[0053] 下面结合附图对本发明作进一步详细的说明。
[0054] 如图1所示，本发明实施例所述的电流模式四象限CMOS模拟乘法电路，包括：
[005引 电流产生电路11，用于根据输入的第一电流信号Ix和第二电流信号Iy，产生差模 信号（Ix_Iy)和共模信号Qx+Iy);
[0056] 第一电流模式平方电路12,用于生成与所述差模信号（Ix_Iy)的值的平方成正比 的第一平方电流Ileft，
[0057] 第二电流模式平方电路13,用于生成与所述共模信号（ly+Iy)的值的平方成正比 的第二平方电流Ifight;
[0058] W及，电流减法电路14,包括共源共栅电流镜，其用于将所述第一平方电流Iwt和 所述第二平方电流Idght相减，得到电流值与所述第一电流信号Ix的电流值和所述第二电 流信号Iy的电流值的乘积成正比的输出电流信号lout。
[005引如图2所示，所述电流产生电路包括：
[0060] 第一电流镜，包括第一PM0S晶体管P1、第二PM0S晶体管P2和第HPM0S晶体管 P3,所述第一PM0S晶体管P1的栅极、所述第二PM0S晶体管P2的栅极和所述第HPM0S晶 体管P3的栅极相连接并与所述第一PM0S晶体管P1的漏极连接，所述第一PM0S晶体管P1 的源极、所述第二PM0S晶体管P2的源极和所述第HPM0S晶体管P3的源极均接入电源电 压丽；
[0061] 第二电流镜，包括第四PM0S晶体管P4、第五PM0S晶体管P5和第六PM0S晶体管 P6,所述第四PM0S晶体管P4的栅极、所述第五PM0S晶体管P5的栅极和所述第六PM0S晶 体管P6的栅极相连接并与所述第六PM0S晶体管P6的漏极连接，所述第四PM0S晶体管P4 的源极、所述第五PM0S晶体管P5的源极和所述第六PM0S晶体管P6的源极均接入电源电 压VDD，所述第四PM0S晶体管P4的漏极与所述第二PM0S晶体管P2的漏极连接；
[0062] 第H电流镜，包括第一NM0S晶体管N1和第二NM0S晶体管N2,所述第一NM0S晶体 管N1的栅极与所述第二NMOS晶体管N2的栅极连接，所述第一NMOS晶体管N1的源极和所 述第二NM0S晶体管N2的源极均与地线GND连接，所述第一NM0S晶体管N1的漏极与所述 第五PM0S晶体管P5的漏极连接，所述第二NMOS晶体管N2的漏极与所述第HPM0S晶体管 P3的漏极连接。
[0063] 所述第一PM0S晶体管P1的漏极为所述第一电流信号Ix的输入端；
[0064] 所述第六PM0S晶体管P6的漏极为所述第二电流信号ly的输入端；
[0065] 所述第二PM0S晶体管P2的漏极为所述共模信号（Ix+Iy)的输出端；
[0066] 所述第HPM0S晶体管P3的漏极为所述差模信号（Ix-Iy)的输出端。
[0067] 参照如2,输入信号Ix和ly分别输入到晶体管P1和P6中，Ix镜像到晶体管P2和 P3中，ly镜像到晶体管P4和P5中，因此流出节点J的电流信号为Ix和ly之和；晶体管P5 的漏极电流流入晶体管N1中，然后镜像到N2中，因此流出节点H的电流信号为Ix和Iy之 差。
[006引如图3A所示，所述第一电流模式平方电路包括：
[0069] 第一线性跨导环路，包括第走PM0S晶体管P7、第八PM0S晶体管P8、第九PM0S晶 体管P9和第十PM0S晶体管P10,所述第走PM0S晶体管P7的栅极、所述第走PM0S晶体管 P7的漏极和所述第八PM0S晶体管P8的源极连接，所述第八PM0S晶体管P8的栅极、所述第 十PM0S晶体管P10的栅极和所述第八PM0S晶体管P8的漏极连接，所述第九PM0S晶体管 P9的栅极、所述第九PM0S晶体管P9的漏极和所述第十PM0S晶体管P10的源极连接，所述 第走PM0S晶体管P7的源极和所述第九PM0S晶体管P9的源极均接入电源电压VDD;
[0070] 第四NMOS晶体管M，漏极与所述第八PM0S晶体管P8的漏极连接，栅极接入第一 偏置电压Vb1，源极与地线GND连接；
[0071] 第四电流镜，包括第五NMOS晶体管N5和第六NMOS晶体管N6,所述第五NMOS晶体 管N5的栅极、所述第六NMOS晶体管N6的栅极和所述第五NMOS晶体管N5的漏极连接，所 述第六NMOS晶体管N6的漏极与所述第九PM0S晶体管P9的漏极连接，所述第五NMOS晶体 管N5的源极和所述第六NMOS晶体管N6的源极与地线GND连接；
[0072] 第叫^一PM0S晶体管P11，源极接入电源电压VDD，栅极与所述第九PM0S晶体管P9 的栅极连接；
[0073]所述第五NMOS晶体管N5的漏极接入所述差模信号（Ix-Iy)，所述第十一PM0S晶 体管P11的漏极和所述第十PM0S晶体管P10的漏极共同输出所述第一平方电流Iwt。
[0074] 参照图3A，考虑由晶体管P7-P10组成的第一个线性跨导环路，理想情况下M0S晶 体管工作在饱和区的漏源电流I ds可W表示为：
[007引 lDs=K(VGs-Vt)2 (1)
[0076] (2)
[0077]其中M0S晶体管的跨导参数K=0. 5yC" (W/L)，y为载流子迁移率，C"为单位面 积栅氧化层电容，（W/L)为M0S晶体管的尺寸比；为栅源电压，Vt为晶体管的阔值电压。 假设环路中所有晶体管偏置在饱和区并且有相同的跨导值，则在第一个线性跨导环路中应 用KVL(基尔霍夫电压定律）有：
[007引 VgSP7+VgSP8-VgSP9+VgSP10 ( 3)
[0079] Vgsp7是P7的栅源电压，Vgsps是P8的栅源电压，Vgsp9是P9的栅源电压，Vgspio是PIO 的栅源电压；
[0080] 联立公式（2)和（3)，并假设晶体管P7和P8的偏置电流为Ic，得到：
[0083] Idsp7是P7的漏源电流，Idsps是P8的漏源电流，Idsp9是P9的漏源电流，Idspi。是P10 的漏源电流；
[0084] 把Idsp9=Idspici+ (Ix_Iy)代入公式巧）中，得到：
[0087] 由于流过P11的电流是流过P9的镜像电流，因此，第一电流模式平方电路的输出 电流信号等于：
[0088]
( 8 )
[008引如图3B所示，所述第二电流模式平方电路包括：
[0090] 第十二PM0S晶体管P12,源极接入电源电压VDD;
[0091] 第二线性跨导环路，包括第十HPM0S晶体管P13、第十四PM0S晶体管P14、第十五 PM0S晶体管P15和第十六PM0SP16 ;所述第十五PM0S晶体管P15的栅极、所述第十五PM0S 晶体管15的漏极和所述第十六PM0S晶体管P16的源极连接，所述第十六PM0S晶体管P16 的栅极、所述第十四PM0S晶体管P14的栅极和所述第十六PM0S晶体管P16的漏极连接，所 述第十HPM0S晶体管P13的栅极、所述第十HPM0S晶体管P13的漏极、所述第十二PM0S 晶体管P12的栅极和所述第十四PM0S晶体管P14的源极连接；
[0092] 第五电流镜，包括第走NM0S晶体管N7和第八NM0S晶体管N8,所述第走NM0S晶体 管N7的栅极、所述第八NM0S晶体管N8的栅极和所述第八NM0S晶体管N8的漏极连接，所 述第走NM0S晶体管N7的漏极与所述第十HPM0S晶体管P13的漏极连接，第走NM0S晶体 管N7的源极和第八NM0S晶体管N8的源极与地线GNG连接；
[0093] 第九NM0S晶体管N9,漏极与所述第十六PM0S晶体管P16的漏极连接，栅极接入第 一偏置电压Vbl，源极与地线GND连接；
[0094]所述第八NM0S晶体管N8的漏极接入所述共模信号（Ix+Iy)，所述第十二PM0S晶体 管P12的漏极和所述第十四PM0S晶体管P14的漏极共同输出所述第二平方电流信号Idght。
[0095] 参照图3B，考虑由P13-P16组成的第二个线性跨导环路，同理，假设第二个线性跨 导环路中所有晶体管偏置在饱和区并且有相同的跨导值，则在第二个线性跨导环路中应用 K化有：
[009引 Vgspi日+Vgspi日=VGSP13+VGSm(9)
[0097]Vespi日是P15的栅源电压，\spie是P16的栅源电压，\spi7是P17的栅源电压，\spi8 是P18的栅源电压；联立公式（2)和（9)，并假设晶体管P15和168的偏置电流为Ic，得到：
[0100]把Idspi3=Idspi4+(Ix+Iy)代入公式巧）中，得到：
[010引Idsp。是P13的漏源电流，Idspi4是P14的漏源电流，Idspi日是P15的漏源电流，Idsp16 是P16的漏源电流；
[0104] 由于流过P12的电流是P13的镜像电流，因此，第二个电流模式平方电路的输出电 流信号等于：
[0105]
(14)
[0106] 如图4所示，所述共源共栅电流镜，包括第十NM0S晶体管N10、第^^一NM0S晶体管 Nil、第十二NM0S晶体管N12和第十HNM0S晶体管N13 ;
[0107]所述第十NM0S晶体管N10,栅极与所述第十二晶体管N12的栅极连接并接入第二 偏置电压Vb2,源极与所述第十一NM0S晶体管Nil的漏极连接，漏极与所述第十一PM0S晶 体管P11的漏极连接；
[010引所述第^^一NM0S晶体管Nil,栅极与所述第十NM0S晶体管N10的漏极连接，源极 与地线GND连接；
[0109] 所述第十二NM0S晶体管N12,源极与所述第十HNM0S晶体管N13的漏极连接，漏 极与所述第十二PM0S晶体管P12的漏极连接；
[0110] 所述第十HN10S晶体管N13,栅极与所述第十一NM0S晶体管Nil的栅极连接，源 极与地线连接；
[01U] 所述第十醒0S晶体管N10的漏极接入所述第一平方电流Iwt，所述第十二NM0S晶 体管N12的漏极接入所述第二平方电流Ifisht;
[0112] 用于输出所述输出电流信号lout的端口与所述第十二NM0S晶体管N12的漏极连 接。
[0113] 参照图4,该电路为电流减法电路，它本质上是一个共源共栅高摆幅电流镜，电流 减法电路的输出电流为：
[0114]
[0115] 图5是本发明实施例所述的电流模式四象限CMOS模拟乘法电路的整体电路图，它 不包含电流产生电路，由第一电流模式平方电路、第二电流模式平方电路、电流减法器和偏 置电路(用于产生偏置电流le)组成。该电路实现了电流模式四象限CMOS模拟乘法电路，输 出电流U=axly)/21e，Ix和Iy是输入电流信号，le是偏置电流的值。所述偏置电路包括输 出偏置电流le的电流源和第H NM0S晶体管N3,该电流源连接在电源电压VDD和节点A之 间；N3,栅极和漏极连接并与节点A连接，源极与地线GND连接。节点A是与M的栅极连接 的节点。
[0116] 参照图6,该图展示了本发明实施例所述的电流模式四象限CMOS模拟乘法电路的 直流传输特性，偏置电流le为10yA，输入电流信号Ix和ly的输入范围为-20yA~20yA， 从图中可W看出该模拟乘法电路具有很好的线性度。
[0117] 参照图7,该图展示了该模拟乘法电路的瞬态特性，偏置电流Ic为5yA，输入信号 Ix为幅度为10yA，频率为IMHz的正弦波，ly为幅度为5yA，频率为IMHz的正弦波，从图中 可W看出，该模拟乘法电路的输出电流信号lout的幅度为5yA，频率为2MHz;因此，该模拟 乘法电路具有倍频的作用。
[om] 参照图8,该图展示了该模拟乘法电路的瞬态特性，偏置电流Ic为5yA，输入信号Ix为幅度为10yA，频率为IKHz的正弦波，ly为幅度为10yA，频率为50化的正弦波，从图 8中可W看出，该模拟乘法电路的输出电流信号为输如信号Ix经过输入信号Iy调制的信号； 因此，该模拟乘法电路具有调制的作用。
[0119] 此外，从公式（15)可知，若假设Ix为一个恒定值，ly和Ib为一个变量，则该发明可 W看作一个除法电路，ly为被除数，Ic为除数。
[0120] 此外，从公式（15)可知，若假设le为偏置电流，把Ix和Iy看作同一个变量，则该发 明可W看作一个平方电路，输出电流信号为U=I^(2Ic)
[0121] 总之，本发明所述模拟乘法电路具有了良好的线性度，可W实现倍频和调制等功 能；此外该四象限电流模式模拟乘法电路还可W当作实现除法和平方运算模拟电路。
[0122] W上所述的仅是本发明的一个实施方式。对于本领域的普通技术人员来说，在不 脱离本发明创造构思的前提下 ，还可W做出若干变形和改进，该些都属于本发明的保护范 围。
【主权项】
1. 一种电流模式四象限CMOS模拟乘法电路，其特征在于，包括： 电流产生电路，用于根据输入的第一电流信号和第二电流信号，产生差模信号和共模 信号； 第一电流模式平方电路，用于生成与所述差模信号的值的平方成正比的第一平方电 流， 第二电流模式平方电路，用于生成与所述共模信号的值的平方成正比的第二平方电 流； 以及，电流减法电路，包括共源共栅电流镜，其用于将所述第一平方电流和所述第二平 方电流相减，得到电流值与所述第一电流信号的电流值和所述第二电流信号的电流值的乘 积成正比的输出电流信号。2. -种如权利要求1所述的电流模式四象限CMOS模拟乘法电路，其特征在于，所述电 流产生电路包括： 第一电流镜，包括第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管，所述第一PMOS晶体管的栅极、所述第二PMOS晶体管的栅极和所述第三PMOS晶体管的栅极相连接并 与所述第一PMOS晶体管的漏极连接，所述第一PMOS晶体管的源极、所述第二PMOS晶体管 的源极和所述第三PMOS晶体管的源极均接入电源电压； 第二电流镜，包括第四PMOS晶体管、第五PMOS晶体管和第六PMOS晶体管，所述第四PMOS晶体管的栅极、所述第五PMOS晶体管的栅极和所述第六PMOS晶体管的栅极相连接并 与所述第六PMOS晶体管的漏极连接，所述第四PMOS晶体管的源极、所述第五PMOS晶体管 的源极和所述第六PMOS晶体管的源极均接入电源电压，所述第四PMOS晶体管的漏极与所 述第二PMOS晶体管的漏极连接； 第三电流镜，包括第一NMOS晶体管和第二NMOS晶体管，所述第一NMOS晶体管的栅极 与所述第二NMOS晶体管的栅极连接，所述第一NMOS晶体管的源极和所述第二NMOS晶体管 的源极均与地线连接，所述第一NMOS晶体管的漏极与所述第五PMOS晶体管的漏极连接，所 述第二NMOS晶体管的漏极与所述第三PMOS晶体管的漏极连接。 所述第一PMOS晶体管的漏极为所述第一电流信号的输入端； 所述第六PMOS晶体管的漏极为所述第二电流信号的输入端； 所述第二PMOS晶体管的漏极为所述共模信号的输出端； 所述第三PMOS晶体管的漏极为所述差模信号的输出端。3. 如权利要求2所述的电流模式四象限CMOS模拟乘法电路，其特征在于，所述第一电 流模式平方电路包括： 第一线性跨导环路，包括第七PMOS晶体管、第八PMOS晶体管、第九PMOS晶体管和第十PMOS晶体管，所述第七PMOS晶体管的栅极、所述第七PMOS晶体管的漏极和所述第八PMOS 晶体管的源极连接，所述第八PMOS晶体管的栅极、所述第十PMOS晶体管的栅极和所述第八 PMOS晶体管的漏极连接，所述第九PMOS晶体管的栅极、所述第九PMOS晶体管的漏极和所述 第十PMOS晶体管的源极连接，所述第七PMOS晶体管的源极和所述第九PMOS晶体管的源极 均接入电源电压； 第四NMOS晶体管，漏极与所述第八PMOS晶体管的漏极连接，栅极接入第一偏置电压， 源极与地线连接； 第四电流镜，包括第五NMOS晶体管和第六NMOS晶体管，所述第五NMOS晶体管的栅极、 所述第六NMOS晶体管的栅极和所述第五NMOS晶体管的漏极连接，所述第六NMOS晶体管的 漏极与所述第九PMOS晶体管的漏极连接，所述第五NMOS晶体管的源极和所述第六NMOS晶 体管的源极与地线连接； 第十一PMOS晶体管，源极接入电源电压，栅极与所述第九PMOS晶体管的栅极连接； 所述第五NMOS晶体管的漏极接入所述差模信号，所述第十一PMOS晶体管的漏极和所 述第十PMOS晶体管的漏极共同输出所述第一平方电流。4.如权利要求3所述的电流模式四象限CMOS模拟乘法电路，其特征在于，所述第二电 流模式平方电路包括： 第十二PMOS晶体管，源极接入电源电压； 第二线性跨导环路，包括第十三PMOS晶体管、第十四PMOS晶体管、第十五PMOS晶体管 和第十六PMOS晶体管；所述第十五PMOS晶体管的栅极、所述第十五PMOS晶体管的漏极和 所述第十六PMOS晶体管的源极连接，所述第十六PMOS晶体管的栅极、所述第十四PMOS晶 体管的栅极和所述第十六PMOS晶体管的漏极连接，所述第十三PMOS晶体管的栅极、所述第 十三PMOS晶体管的漏极、所述第十二PMOS晶体管的栅极和所述第十四PMOS晶体管的源极 连接； 第五电流镜，包括第七NMOS晶体管和第八NMOS晶体管，所述第七NMOS晶体管的栅极、 所述第八NMOS晶体管的栅极和所述第八NMOS晶体管的漏极连接，所述第七NMOS晶体管的 漏极与所述第十三PMOS晶体管的漏极连接，第七NMOS晶体管的源极和第八NMOS晶体管的 源极与地线连接； 第九NMOS晶体管，漏极与所述第十六PMOS晶体管的漏极连接，栅极接入所述第一偏置 电压，源极与地线连接； 所述第八NMOS晶体管的漏极接入所述共模信号，所述第十二PMOS晶体管的漏极和第 十四PMOS晶体管的漏极共同输出所述第二平方电流信号。5.如权利要求4所述的电流模式四象限CMOS模拟乘法电路，其特征在于，所述共源共 栅电流镜，包括第十NMOS晶体管、第i^一NMOS晶体管、第十二NMOS晶体管和第十三NMOS 晶体管； 所述第十NMOS晶体管，栅极与所述第十二晶体管的栅极连接，源极与所述第十一NMOS晶体管的漏极连接，漏极与所述第十一PMOS晶体管的漏极连接； 所述第十一NMOS晶体管，栅极与所述第十NMOS晶体管的漏极连接，源极与地线连接； 所述第十二NMOS晶体管，源极与所述第十三NMOS晶体管的漏极连接，漏极与所述第 十二PMOS晶体管的漏极连接； 所述第十三NMOS晶体管，栅极与所述第十一NMOS晶体管的栅极连接，源极与地线连 接； 所述第十NMOS晶体管的漏极接入所述第一平方电流，所述第十二NMOS晶体管的漏极 接入所述第二平方电流； 用于输出所述输出电流信号的端口与所述第十二NMOS晶体管的漏极连接。6.如权利要求1至5中任一权利要求所述的电流模式四象限CMOS模拟乘法电路，其特 征在于，所述电流模式四象限CMOS模拟乘法电路包括的所有晶体管都工作在饱和区。7. 如权利要求3或4所述的电流模式四象限CMOS模拟乘法电路，其特征在于，所述第 一线性跨导环路包括的PMOS晶体管的阈值电压和第二线性跨导环路包括的PMOS晶体管的 阈值电压相同。8. 如权利要求3或4所述的电流模式四象限CMOS模拟乘法电路，其特征在于，所述第 一线性跨导环路包括的PMOS晶体管的衬底和源极连接；第二线性跨导环路包括的PMOS晶 体管的衬底和源极连接。9. 如权利要求8所述的电流模式四象限CMOS模拟乘法电路，其特征在于，所述第一线 性跨导环路包括的PMOS晶体管和第二线性跨导环路包括的PMOS晶体管采用采用双阱结 构。
【专利摘要】本发明提供了一种电流模式四象限CMOS模拟乘法电路，包括：电流产生电路，用于根据输入的第一电流信号和第二电流信号，产生差模信号和共模信号；第一电流模式平方电路，用于生成与所述差模信号的值的平方成正比的第一平方电流，第二电流模式平方电路，用于生成与所述共模信号的值的平方成正比的第二平方电流；以及，电流减法电路，包括共源共栅电流镜，其用于将所述第一平方电流和所述第二平方电流相减，得到电流值与所述第一电流信号的电流值和所述第二电流信号的电流值的乘积成正比的输出电流信号。本发明具有低功耗、高速度、高线性度和低失真的优点。
【IPC分类】H03K19/003
【公开号】CN104901674
【申请号】CN201410080843
【发明人】张礼军, 朱樟明, 杨银堂, 过伟
【申请人】昆山启达微电子有限公司, 西安电子科技大学昆山创新研究院
【公开日】2015年9月9日
【申请日】2014年3月6日
最新回复(0)