半导体装置、含该装置的半导体系统和操作该装置的方法
半导体装置、含该装置的半导体系统和操作该装置的方法
【专利说明】半导体装置、含该装置的半导体系统和操作该装置的方法
[0001]相关申请的交叉引用
[0002]本申请要求于2014年3月5日提交的申请号为10-2014-0025956的韩国专利申请的优先权，上述韩国专利申请以参阅方式全文并入本申请。
技术领域
[0003]本发明的各实施例涉及半导体设计技术，并且更具体地，涉及半导体装置和在包括半导体装置的半导体系统中的相位检测操作。
【背景技术】
[0004]电子装置包括用于执行不同操作的各种操作单元。
[0005]随着电子装置操作速率的提高，根据操作单元设置的位置或与操作单元联接的信号联接线的特性，操作信号可以被同时共同应用于多个操作单元。
【发明内容】
[0006]本发明的各实施例涉及半导体装置，该装置能够结合通过划分外信号和内信号的相位而生成的划分的信号而操作，内信号的相位没有被划分。
[0007]此外，本发明的各实施例涉及半导体系统，其包括当用于检测相位差的操作与在划分的信号和内信号之间的相位同步地执行时，可以提高可靠性和稳定性的半导体装置。
[0008]根据本发明的实施例，半导体装置可以包括时钟分频块，其适于通过以预定速率划分源时钟的相位而生成具有第一相位差的第一内时钟和第二内时钟，在该第一相位差，第一内时钟和第二内时钟的激活部分彼此重叠；和相位检测块，其适于输出检测结果信息，所述检测结果信息通过将在选通信号的预定沿检测第一内时钟的相位获得的结果与在选通信号的预定沿检测第二内时钟获得的结果结合而生成。时钟分频块可以包括:第一初始时钟生成单元，其用于生成第一初始时钟，其中在源时钟的每个第一沿处从第一初始时钟的第一沿开始交替地生成第一初始时钟的第一沿和第二沿；第二初始时钟生成单元，其用于生成第二初始时钟，其中在源时钟的每个第一沿处从第二初始时钟的第二沿开始交替地生成第二初始时钟的第二沿和第一沿时；第三初始时钟生成单元，其用于基于生成源时钟的第二沿的时序通过移位第一初始时钟而生成第三初始时钟；第一内时钟输出单元，其用于在相位检测操作部分和标准操作部分中将第一初始时钟输出为第一内时钟；第二内时钟输出单元，其用于在相位检测操作部分中将第三初始时钟输出为第二内时钟以及在标准操作部分中将第二初始时钟输出为第二内时钟。可以在相位检测操作部分中启用相位检测块，并且在标准操作部分中禁用相位检测块。第一相位差可以是约90度的相位差，并且第二相位差可以是约180度的相位差。预定速率可以为约1/2，并且源时钟的频率可以是第一内时钟频率和第二内时钟频率的2倍。相位检测块可以包括:第一相位检测单元，其用于在选通信号的预定沿检测第一内时钟的相位；第二相位检测单元，其用于在选通信号的预定沿检测第二内时钟的相位；以及结合单元，其用于通过对第一相位检测单元的输出信号和第二相位检测单元的输出信号执行XOR操作输出检测结果信息。可以不考虑检测结果信息而以固定相位输入源时钟，并且以响应于检测结果信息而调整的变化相位输入选通信号。可以不考虑检测结果信息而以固定相位输入选通信号，并且以响应于检测结果信息而调整的变化相位输入源时钟。
[0009]根据本发明的另一个实施例，一种半导体系统可以包括:控制器，其适于生成和输出源时钟和选通信号，并且基于检测结果信息变化地输出源时钟的相位和选通信号的相位；和半导体装置，其适于将源时钟的相位与选通信号的相位进行比较并且生成对应于比较结果的检测结果信息，半导体装置可以包括:时钟分频块，其适于通过以预定速率划分源时钟的相位而生成具有第一相位差的第一内时钟和第二内时钟，在该第一相位差，第一内时钟和第二内时钟的激活部分彼此重叠；以及相位检测块，其适于输出检测结果信息，该检测结果信息通过将在选通信号的预定沿检测第一内时钟的相位获得的结果与在选通信号的预定沿检测第二内时钟的相位获得的结果结合而生成。时钟分频块可以通过以预定速率划分源时钟的相位，生成具有第一相位差的第一内时钟和第二内时钟，在第一相位差，第一内时钟和第二内时钟的激活部分彼此重叠，并且通过在标准操作部分中以预定速率划分源时钟的相位而生成具有第二相位差的第一内时钟和第二内时钟，在第二相位差，第一内时钟和第二内时钟的激活部分彼此不重叠。时钟分频块可以包括:第一初始时钟生成单元，其用于生成第一初始时钟，其中在源时钟的每个第一沿处从第一初始时钟的第一沿开始交替地生成第一初始时钟的第一沿和第二沿；第二初始时钟生成单元，其用于生成第二初始时钟，其中在源时钟的每个第一沿处从第二初始时钟的第二沿开始交替地生成第二初始时钟的第二沿和第一沿；第三初始时钟生成单元，其用于基于可以生成源时钟的第二沿的时序通过移位第一初始时钟而生成第三初始时钟；第一内时钟输出单元，其用于在相位检测操作部分和标准操作部分中将第一初始时钟输出为第一内时钟；以及第二内时钟输出单元，其用于在相位检测操作部分中将第三初始时钟输出为第二内时钟以及在标准操作部分中将第二初始时钟输出为第二内时钟。在相位检测操作部分中可以启用相位检测块，并且在标准操作部分中可以停用相位检测块。第一相位差可以是约90度的相位差，并且第二相位差可以是约180度的相位差。预定速率可以为约1/2，并且源时钟的频率可以是第一内时钟频率和第二内时钟频率的2倍。相位检测块可以包括:第一相位检测单元，其用于在选通信号的预定沿检测第一内时钟的相位；第二相位检测单元，其用于在选通信号的预定沿检测第二内时钟的相位；以及联接单元，其用于通过对第一相位检测单元的输出信号和第二相位检测单元的输出信号执行XOR操作而输出检测结果信息。控制器可以在相位检测操作部分和标准操作部分中以固定相位输出源时钟，并且可以在相位检测操作部分中以响应于检测结果信息而调整的变化相位输出选通信号，并且可以在标准操作部分中以固定相位输出选通信号。控制器可以在相位检测操作部分和标准操作部分中以固定相位输出选通信号，并且在相位检测操作部分中以响应于检测结果信息而调整的变化的相位输出源时钟，并且在标准操作部分中以固定相位输出源时钟。
[0010]根据本发明的另一个实施例，一种操作半导体装置的方法可以包括:接收源时钟和选通信号；在相位检测操作部分中以预定速率划分源时钟的相位从而生成具有第一相位差的第一内时钟和第二内时钟，在该第一相位差，第一内时钟和第二内时钟的激活部分彼此重叠；以及结合通过在选通信号的预定沿检测第一内时钟的相位而获得的结果和通过在选通信号的预定沿检测第二内时钟的相位而获得的结果来生成检测结果信息。该方法可以进一步包括:在相位检测操作部分外，以预定速率划分源时钟的相位以生成具有第二相位差的第一内时钟和第二内时钟，在第二相位差，第一内时钟和第二内时钟的激活部分彼此不重叠。
【附图说明】
[0011]图1是说明根据本发明的一个实施例的半导体系统的框图。
[0012]图2是图1中所示的半导体装置的细节图。
[0013]图3是说明用于在根据本发明的一个实施例的半导体装置中执行相位检测操作的电路。
[0014]图4A是图3中所示的时钟分频块的细节图。
[0015]图4B是描述图4A中所示的时钟分频块的操作的时序图。
[0016]图5是描述图3中所示的电路的操作的时序图。
【具体实施方式】
[0017]下文参照附图更详细地描述了本发明的示意性实施例。提供这些实施例来使本文全面和完整，并且将向本领域技术人员完整地表达本发明的范围。
[0018]图1是说明根据本发明的一个实施例的半导体系统10的框图。
[0019]参照图1，半导体系统10可以包括控制器100和半导体装置200。
[0020]控制器100生成和传送用于控制半导体装置200的各信号。控制器100可以包括信号生成单元I1和发送单元120。
[0021]信号生成单元110可以生成控制信号。例如，当执行相位检测操作时，控制器100将源时钟CLK和选通信号STB应用于半导体装置200。不管操作模式，源时钟CLK可以被连续地应用于半导体装置200。
[0022]在阅读公开的实施例时，应记住所使用的信号仅是用于描述本文中公开的发明构思的示例。源时钟CLK可以对应于第一控制信号，选通信号STB可以对应于第二控制信号。
[0023]相位检测操作可以包括用于检测在源时钟CLK和选通信号STB之间的相位差的操作，源时钟CLK和选通信号STB从控制器100发送至半导体装置200。一般来说，在半导体装置200内执行相位检测操作，并且从相位检测操作获得的检测结果信息ro被传送至控制器 100。
[0024]基于从半导体装置200提供的检测结果信息PD，控制器100可以控制激活源时钟CLK或选通信号STB的时序。具体来说，控制器100可以控制源时钟CLK或选通信号STB的沿时序。
[0025]信号生成单元110可以控制各信号被激活的时序并且可以包括编码器。发送单元120将由信号生成单元110生成的信号应用于半导体装置200。
[0026]半导体装置200包括一个或更多个操作单元210。当半导体装置200包括多个操作单元210时，操作单元210可以独立地操作并且可以执行相同或彼此不同的操作。
[0027]半导体装置200可以包括存储模块。操作单元210可以包括用于存储数据的存储器件。各存储器件可以基于从控制器100接收的控制信号独立地操作。存储器件可以包括用于存储数据的易失性存储器单元和/或非易失性存储器单元。
[0028]例如，操作单元210可以经由多条信号传输线接收从控制器100提供的控制信号，以及经由信号传输线将信号传送至控制器100。
[0029]控制器100将控制信号传送至操作单元210。例如，当操作单元210包括存储器件时，控制信号可以包括时钟信号、命令和地址信号、选通信号等。
[0030]控制信号可以被共同地或独立地应用于操作单元210。例如，控制器100和半导 体装置200可以被包括在单独的芯片中以经由信号传输线交换信号。控制信号可以经由一条信号传输线被共同应用于半导体装置200，然后经由在半导体装置200中的各信号路径被分配至各操作单元(即，共同应用型)。这样的传输方案被称为飞越式(fly-by)设计。
[0031]另一方面，控制信号可以经由相对应的信号传输线从控制器100被独立地应用于各操作单元(即，独立应用型)。
[0032]图2是图1所示的半导体装置200的细节图，以描述从控制器应用于各操作单元的控制信号的路径。
[0033]参照图2，存在应用于多个操作单元210A、210B、210C和210D的两种信号类型。
[0034]两种信号类型可以包括第一控制信号CONl和第二控制信号CON2。第一控制信号CONl被共同应用于操作单元210A、210B、210C和210D的每个，第二控制信号C0N2被独立地应用于操作单元210A、210B、210C和210D的每个。
[0035]此外，第二控制信号C0N2经由信号传输线和终端(或插针)被传送至半导体装置200，然后其可以经由在半导体装置200内被分开的各自的信号路径接近操作单元210A、210B、210C和 210D。
[0036]理想地，第一控制信号CONl到达操作单元210A、210B、210C和210D所用的时间与第二控制信号C0N2到达操作单元210A、210B、210C和210D所用的时间相同。在这种情况下，在各自的操作单元210A、210B、210C和210D内的第一控制信号CONl和第二控制信号C0N2之间不存在相位差，并且即使它们之间存在相位差，在第一控制信号CONl和各第二控制信号C0N2 (A)、C0N2⑶、C0N2 (C)和C0N2⑶之间的相位差仍然相同。
[0037]由于应用第二控制信号C0N2的路径彼此不同，应用于第四操作单元210D的第二控制信号C0N2(D)的延迟量可以大于应用于第一操作单元210A的第二控制信号C0N2 (A)的延迟量。同时，第一控制信号CONl可以被同时应用于操作单元210A、210B、210C和210D。
[0038]为了提高操作单元210A、210B、210C和210D的可靠性，第一控制信号CONl和第二控制信号C0N2以相同的相位操作。因此，第一控制信号CONl和第二控制信号C0N2的相位需要被同步。
[0039]但是，由于第一控制信号CONl和第二控制信号C0N2的相位差可以在各操作单元210A、210B、210C和210D中不同，所以在各操作单元210A、210B、210C和210D上执行相位检测操作。
[0040]由于许多原因以及前述的信号路径，在第一控制信号CONl和第二控制信号C0N2之间会产生相位差。例如，由于信号完整性或由于在操作单元210A、210B、210C和210D中接收第一控制信号CONl和第二控制信号C0N2的接收缓冲特性，可能会产生相位差，并且检测相位的时序可能会变化。
[0041]噪音、信号传送时间和电磁干扰(EMI)可以确定信号完整性。信号完整性会根据应用第二控制信号C0N2的信号线路的路径和外围电路而变化。并且，检测预定电平的第二控制信号C0N2的能力会根据接收缓冲的特性而变化。
[0042]第一控制信号CONl可以对应于源时钟CLK，并且第二控制信号CON2可以对应于例如数据选通信号(DQS)的选通信号STB。选通信号STB可以是利用预定时序激活脉冲的信号，源时钟CLK可以是具有预定周期的振荡信号。
[0043]图3是说明用于在根据图1所示的半导体装置200中执行相位检测操作的电路。
[0044]参照图3，电路可以包括时钟分频块300和相位检测块340。相位检测块340可以包括第一相位检测单元342、第二相位检测单元344和结合单元346。
[0045]时钟分频块300通过以预定速率划分源时钟CLK的相位而生成具有第一相位差的第一内时钟CLK_A和第二内时钟CLK_B，从而使得它们的激活部分彼此重叠。
[0046]同时，输入没有被划分的选通信号STB。
[0047]时钟分频块300通过以预定速率划分源时钟CLK的相位而生成具有第一相位差的第一内时钟CLK_A和第二内时钟CLK_B，从而使得它们的激活部分只在相位检测操作部分彼此重叠。在标准操作部分，也就是，在相位检测操作部分外，通过以预定速率划分源时钟CLK的相位生成具有测量的第二相位差的第一内时钟CLK_A和第二内时钟CLK_B，从而使得它们的激活部分彼此不重叠。
[0048]例如，时钟分频块300只在相位检测操作部分上通过以约1/2的速率划分源时钟CLK的相位而生成具有约90度的相位差的第一内时钟CLK_A和第二内时钟CLK_B。当第一内时钟CLK_A和第二内时钟CLK_B具有约90度的相位差，第一内时钟CLK_A和第二内时钟CLK_B的激活部分彼此重叠。时钟分频块300在标准操作部分中通过以约1/2的速率划分源时钟CLK的相位而生成具有约180度相位差的第一内时钟CLK_A和第二内时钟CLK_B。当第一内时钟CLK_A和第二内时钟CLK_B具有约180度的相位差，第一内时钟CLK_A和第二内时钟CLK_B的激活部分彼此不重叠。
[0049]尽管将时钟分频块300只生成第一内时钟CLK_A和第二内时钟CLK_B的情况作为一个示例，但是本发明可以被扩展以具有以下结构，即通过划分源时钟CLK生成四个或更多个时钟并且在生成的时钟当中的两个时钟具有第一相位差，其中它们的激活部分根据操作部分彼此重叠，或第二相位差，其中它们的激活部分根据操作部分彼此不重叠。例如，时钟分频块通过以约1/4的速率划分源时钟CLK生成第一至第四内时钟(未示出)。在第一至第四内时钟当中，第一和第三内时钟根据操作部分可以被设置为具有约90度的相位差，它们的激活部分彼此重叠，或具有约180度的相位差，它们的激活部分彼此不重叠。第二和第四内时钟根据操作部分可以被设置为具有约90度的相位差，它们的激活部分彼此重叠，或具有约I80度的相位差，它们的激活部分彼此不重叠。
[0050]如上所述，第一相位差表示激活部分被设置为彼此重叠，第二相位差表示激活部分被设置为彼此不重叠。尽管本发明的上述实施例说明了第一相位差是约90度的相位差，并且第二相位差是约180度的相位差，但是本发明包括在激活部分彼此重叠的两个相对应的信号间的相位差被设置为第一相位差，并且在激活部分彼此不重叠的两个相对应的信号间的相位差被设置为第二相位差。
[0051]相位检测操作是用于检测在源时钟CLK和选通信号STB之间的相位差的操作。同时，标准操作是除了相位检测操作以外的其它操作。
[0052]因此，当相位检测块340在标准操作部分中被停用时，其不执行任何操作。另一方面，当相位检测块340启用相位检测操作部分时，例如用于写入均衡(write leveling)时，其通常执行相位检测操作。
[0053]表示相位检测操作部分是否开始用于时钟分频块300的操作的信号H)SEN被输入至时钟分频块300。换句话说，当相位检测操作信号I3DSEN被激活时，时钟分频块300生成具有第一相位差的第一内时钟CLK_A和第二内时钟CLK_B来进行相位检测操作，并且当相位检测操作信号I3DSEN被去活时，时钟分频块300生成具有第二相位差的第一内时钟CLK_A和第二内时钟CLK_B来进行标准操作。类似地，尽管没有在附图中说明，当相位检测操作信号H)SEN被激活时，启用相位检测块340并且通常执行相位检测操作。相反，当相位检测操作信号I3DSEN被去活时，停用相位检测块340并且不执行操作。
[0054]通过将在选通信号STB的预定沿检测第一内时钟CLK_A的相位检测结果与在选通信号STB的预定沿检测第二内时钟CLK_B的相位检测结果相结合，相位检测块340生成检测结果信息H)。
[0055]第一相位检测单元342在选通信号STB的预定沿检测第一内时钟CLK_A的相位。第一相位检测单元342可以包括D触发器，该触发器响应于选通信号STB的预定沿将应用于输入端D的第一内时钟CLK_A传送至输出端Q。
[0056]第二相位检测单元344在选通信号STB的预定沿检测第二内时钟CLK_B的相位。第二相位检测单元344可以包括D触发器，该触发器响应于选通信号STB的预定沿将应用于输入端D的第二内时钟CLK_B传送至输出端Q。
[0057]结合单元346通过将第一相位检测单元342的输出信号与第二相位检测单元344的输出信号相结合而输出检测结果信息H)。换句话说，通过对第一相位检测单元342的输出信号和第二相位检测单元344的输出信号执行XOR操作而确定检测结果信息H)的逻辑值。
[0058]在上述部件中和下文中设置的沿表示对应于相对应的信号从逻辑“低”电平变为逻辑“高”电平的时间点的上升沿。根据系统设计者的决定，沿可以表示对应于相对应的信号从逻辑“高”电平变为逻辑“低”电平的时间点的下降沿。
[0059]图4A是图3中所示的时钟分频块300的细节图。
[0060]参照图4A，时钟分频块300包括第一初始时钟生成单元302、第二初始时钟生成单元304、第三初始时钟生成单元306、第一内时钟输出单元308和第二内时钟输出单元309。
[0061]第一初始时钟生成单元302生成第一初始时钟CLK_T1，其中在源时钟CLK的每个第一沿从第一初始时钟的第一沿开始交替地生成第一初始时钟的第一和第二沿。第一初始时钟生成单元302可以包括D触发器，该触发器响应于源时钟CLK的第一沿将输入端D的值传送至输出端Q。第一反相器INTl设置在第一初始时钟生成单元302的输入端D和输出端Q之间，因此每当生成源时钟CLK的第一沿时，第一初始时钟生成单元302生成具有反相值的第一初始时钟CLK_T1。换句话说，通过第一初始时钟生成单元302和第一反相器INTl的操作并通过以约1/ 2的速率划分源时钟CLK生成第一初始时钟CLK_T1。
[0062]第二初始时钟生成单元304生成第二初始时钟CLK-T2，其中在源时钟CLK的每个第一沿上从第二初始时钟的第二沿开始交替地生成第二初始时钟的第二和第一沿。第二初始时钟生成单元304可以包括D触发器，该触发器响应于源时钟CLK的第一沿而将输入端D的值传送至输出端Q。第二反相器INT2设置在第二初始时钟生成单元304的输入端D和输出端Q之间，因此每当生成源时钟CLK的第一沿时，第二初始时钟生成单元304生成具有反相值的第二初始时钟CLK_T2。换句话说，通过第二初始时钟生成单元304和第二反相器INT2的操作并通过以约1/2的速率划分源时钟CLK生成第二初始时钟CLK_T2。
[0063]第一初始时钟生成单元302和第二初始时钟生成单元304具有彼此相反的初始输出值。例如，如图所示，当第一初始时钟生成单元302的输出端Q的值响应于源时钟CLK的第一沿变为“I”时，生成第一初始时钟CLK_T1的第一沿，第二初始时钟生成单元304的输出端Q的值变为“0”，并且设置成生成第二初始时钟CLK_T2的第二沿。与附图所示不同，当第一初始时钟生成单元302的输出端Q的值响应于源时钟CLK的第一沿变为“O”时，生成第一初始时钟CLK_T1的第二沿，第二初始时钟生成单元304的输出端Q的值变为“ I ”，并且设置成生成第二初始时钟CLK_T2的第一沿。简言之，响应于源时钟CLK，由第一初始时钟生成单元302生成的第一初始时钟CLK_T1和由第二初始时钟生成单元304生成的第二初始时钟CLK_T2被设置为在彼此之间总是具有约180度的相位差。
[0064]第三初始时钟生成单元306基于生成源时钟CLK的第二沿的时序通过移位第一初始时钟CLK_T1而生成第三初始时钟CLK_T3。第三初始时钟生成单元306可以包括D触发器，该触发器响应于源时钟CLK的第二沿将输入端D的值传送至输出端Q0每当源时钟CLK的第一沿被生成时，逻辑值转变的第一初始时钟CLK_T1被应用于第三初始时钟生成单元306的输入端D，并且每当源时钟CLK的第二沿被生成时，第三初始时钟生成单元306将输入端D的值传送至输出端Q。因此，通过第三初始时钟生成单元306的输出端Q输出的第三初始时钟CLK_T3可以处于以下状态，即第一初始时钟CLK_T1的相位会以源时钟CLK的第一沿和第二沿之间的相位差移位。由于通过以约1/2的速率划分源时钟CLK而生成第一内时钟CLK_A和第二内时钟CLK_B，第一初始时钟CLK_T1和第三初始时钟CLK_T3通过第一初始时钟生成单元302的操作具有约90度的相位差。
[0065]第一内时钟输出单元308在相位检测操作部分和标准操作部分中将第一初始时钟CLK_TI输出为第一内时钟CLK_A。第一内时钟输出单元308是复用器，并且接地电压VSS端与选择端SN联接，并且第一初始时钟CLK_T1应用于第一输入节点0，且接地电压VSS端与第二输入节点I联接。总是对应于施加至选择端SN的接地电压VSS而选择第一输入节点O。因此，通过第一内时钟输出单元308的操作应用于第一输入节点O的第一初始时钟CLK_TI总是被输出为第一内时钟CLK_A。
[0066]第二内时钟输出单元309在相位检测操作部分中将第三初始时钟CLK_T3输出为第二内时钟CLK_B并且在标准操作部分中将第二初始时钟CLK_T2输出为第二内时钟CLK_Bo第二内时钟输出单元309是复用器，相位检测操作信号I3DSEN被应用于选择终端SN，并且第二初始时钟CLK_T2被应用于第一输入节点0，并且第三初始时钟CLK_T3被应用于第二输入节点I。应用于选择终端SN的相位检测操作信号H)SEN通过在相位检测操作部分中激活至逻辑“高”电平而选择第二输入节点1，并且通过在标准操作部分中去活至逻辑“低”电平选择第一输入节点O。因此，在相位检测操作部分中通过第二内时钟输出单元309的操作第三初始时钟CLK_T2被输出为第二内时钟CLK_B，并且在标准操作部分中通过第二内时钟输出单元309的操作第二初始时钟CLK_T2被输出为第二内时钟CLK_B。
[0067]总结时钟分频块300的操作，不管相位检测操作部分或标准操作部分，通过以约1/2的速率划分源时钟CLK而生成第一内时钟CLK_A和第二内时钟CLK_B。因此，源时钟CLK的频率是第一内时钟CLK_A和第二内时钟CLK_B的频率的两倍。
[0068]同样，第一内时钟CLK_A和第二内时钟CLK_B可以具有约90度的相位差使得它们的激活部分在相位检测部分中被设置为彼此重叠，并且第一内时钟CLK_A和第二内时钟CLK_B可以具有约180度的相位差使得它们的激活部分在标准操作部分中被设置为彼此不重叠。
[0069]在上述部件和下文中设置的第一沿表示对应于相对应的信号从逻辑“低”电平转变至逻辑“高”电平的时间点的上升沿。当第一沿是上升沿时，第二沿表示下降沿。根据设计，第一沿可以是对应于相对应的信号从逻辑“高”电平转变至逻辑“低”电平的时间点的下降沿。当第一沿是下降沿时，第二沿为上升沿。
[0070]图4B是描述图4A中所示的时钟分频块300的操作的时序图。
[0071 ] 参照图4B，在图4A中示出的时钟分频块300通过以约1/2的速率划分源时钟CLK生成第一内时钟CLK_A和第二内时钟CLK_B。换句话说，图4B示出了源时钟CLK的频率是第一内时钟CLK_A和第二内时钟CLK_B的频率的2倍。
[0072]并且，图4B示出了在标准操作部分中具有约180度相位差的第一内时钟CLK_A*第二内时钟CLK_B。
[0073]另外，图4B示出了在相位检测操作部分中具有约90度相位差的第一内时钟CLK_A和第二内时钟CLK_B。
[0074]图5是描述图3中所示的电路的操作的时序图。
[0075]参照图5，图3中所述的电路的操作被划分为时钟分频块300的操作1_1和1_2以及相位检测块340的操作2。
[0076]如在时钟分频块300的操作1-1和1-2中所示，通过以约1/2的速率划分源时钟CLK而生成第一内时钟CLK_A和第二内时钟CLK_B。换句话说，源时钟CLK的频率是第一内时钟CLK_A和第二内时钟CLK_B的频率的2倍。
[0077]在标准操作部分1-1中，第一内时钟CLK_A和第二内时钟CLK_B具有约180度的相位差。由于在标准操作部分1-1中时钟分频块300的操作与相位检测操作不相关，所以在接下来的相位检测部分1-2中的时钟分频块300的操作1-2和相位检测块340的操作2彼此不相关。
[0078]在相位检测操作部分1-2中，第一内时钟CLK_A和第二内时钟C LK_B具有约90度的相位差。因此，在第二内时钟CLK_B具有“O”的值的部分中生成第一内时钟CLK_A的上升沿，并且在第二内时钟CLK_B具有“I”的值的部分中生成第一内时钟CLK_A的下降沿。
[0079]如上所述，当通过将源时钟CLK划分成第一内时钟CLK_A和第二内时钟CLK_B输入源时钟CLK时，输入没有被划分的选通信号STB。
[0080]选通信号STB是与源时钟CLK的上升沿同步输入的信号。因此，选通信号STB的上升沿将与源时钟CLK的上升沿同步。如图所示，当选通信号STB在源时钟CLK的3个周期“3tck”被输入时，在奇数时间输入的选通信号STB的上升沿将与第一内时钟CLK_A的上升沿同步，并且在偶数时间输入的选通信号STB的上升沿将与第一内时钟CLK_A的下降沿同步。与附图所示不同，根据选通信号STB输入的方法，选通信号STB的上升沿可以总是与第一内时钟CLK_A的上升沿或总是与第一内时钟CLK_A的下降沿同步地输入。同样，在奇数时间输入的选通信号STB的上升沿可以与第一内时钟CLK_A的下降沿同步地被输入，并且在偶数时间输入的选通信号STB的上升沿可以与第一内时钟CLK_A的上升沿同步地输入。换句话说，当选通信号STB的上升沿肯定与源时钟CLK的上升沿同步地输入时，没办法提前知道第一内时钟CLK_A、第二内时钟CLK_B和选通信号STB是如何生成的。在附图中，第一和第二内时钟CLK_A* CLK_B以下列方式被生成，即第一内时钟CLK_A的上升沿与源时钟CLK的上升沿同步，并且第二内时钟CLK_B的上升沿与源时钟CLK的下降沿同步。但是，这仅是一个示意性实施例，相反的情况也是可以的。当第一和第二内时钟CLK_A和CLK_B以相反的情况被生成时，第一内时钟CLK_A和第二内时钟CLK_B的操作可以反向改变。
[0081]如在相位检测块340的操作2中所示，通过将在选通信号STB的上升沿检测第一内时钟CLK_A的相位的结果和在选通信号STB的上升沿检测第二内时钟CLK_B的相位的结果相结合，生成检测结果信息H)。
[0082]具体来说，作为分别在奇数选通信号STB的上升沿和偶数选通信号STB的上升沿检测第一内时钟CLK_A的相位的结果，由于在选通信号STB的输入期和源时钟CLK的输入期之间的差，可以检测到相反的值。
[0083]例如，当选通信号STB的相位比源时钟CLK的相位稍提前时，第一内时钟CLK_A在奇数选通信号STB的上升沿具有为“O”的值，并且第一内时钟0^_八在偶数选通信号STB的上升沿具有为“I”的值。
[0084]与此相反，当选通信号STB的相位比源时钟CLK的相位稍靠后时，第一内时钟CLK_A在奇数选通信号STB的上升沿具有为“I”的值，并且第一内时钟0^_八在偶数选通信号STB的上升沿具有为“O”的值。
[0085]在奇数选通信号STB的每个上升沿检测的第一内时钟CLK_A的相位检测结果与在偶数选通信号STB的每个上升沿检测的第一内时钟CLK_A的相位检测结果具有相反的值。即使结果具有相反的值，由于没有办法知道检测的值是否靠近第一内时钟CLK_A的上升沿被检测或是否靠近第一内时钟CLK_A的下降沿被检测，无法确定在奇数选通信 号STB的上升沿检测的第一内时钟CLK_A的值是否正确，或无法确定在偶数选通信号STB的上升沿检测的第一内时钟CLK_A的值是否正确。由于这个原因，在本发明的实施例中，通过使用具有从第一内时钟CLK_A的相位延迟约90度的相位的第二内时钟CLK_B可以确定在选通信号STB的上升沿检测的第一内时钟CLK_A的值是否是靠近上升沿的值或靠近下降沿的值。
[0086]因为第二内时钟CLK_B具有从第一内时钟CLK_A的相位延迟约90度的相位，这样的确定是可能的。换句话说，这是因为第一内时钟CLK_A的上升沿总是在第二内时钟CLK_B具有为“O”的值的部分中被生成，并且第一内时钟CLK_A的下降沿总是在第二内时钟CLK_B具有为“I”的值的部分中被生成。因此，当在奇数选通信号STB的上升沿或在偶数选通信号STB的上升沿检测的第二内时钟CLK_B具有为“O”的值时，能够看出靠近奇数选通信号STB的上升沿或偶数选通信号STB的上升沿的第一内时钟CLK_A是上升沿。当在奇数选通信号STB的上升沿或偶数选通信号的上升沿检测的第二内时钟CLK_B具有为“I”的值时，可以看出靠近奇数选通信号STB的上升沿或偶数选通信号STB的上升沿的第一内时钟CLK_A是下降沿。
[0087]例如，当选通信号STB的相位比源时钟CLK的相位稍提前时，第一内时钟CLK_A具有为“O”的值时，且第二内时钟CLK_B在奇数选通信号STB的上升沿具有为“O”的值。通过执行XOR操作来结合两个值而获得的值变为“O”。同样，在偶数选通信号STB的上升沿，第一内时钟CLK_A具有为“ I ”的值，并且第二内时钟CLK_B具有为“ I ”的值。通过执行XOR操作来结合两个值而获得的值变为“O”。
[0088]虽然靠近奇数选通信号STB的上升沿的第一内时钟CLK_A是上升沿，并且靠近偶数选通信号STB的上升沿的第一内时钟CLK_A是下降沿，“O”的结果可以是与第二内时钟0^_8相结合而同样得到的。同样，可以看出，通过结果“0”，选通信号STB的相位比源时钟CLK的相位提前。
[0089]相反，当选通信号STB的相位比源时钟CLK的相位稍靠后时，在奇数选通信号STB的上升沿第一内时钟CLK具有为“I”的值，并且第二内时钟CLK_B具有为“O”的值。通过执行XOR操作来结合两个值而获得的值变为“I”。同样，在偶数选通信号STB的上升沿第一内时钟具有为“O”的值，第二内时钟具有CLK_B为“1”的值。通过XOR操作来结合两个值而获得的值变为“I”。
[0090]尽管靠近奇数选通信号STB的上升沿的第一内时钟CLK_A是上升沿，靠近偶数选通信号STB的上升沿的第一内时钟CLK_A是下降沿，“I”的结果可以是与第二内时钟CLK_B相结合而同样得到的。同样，可以看出，通过结果“1”，选通信号STB的相位比源时钟CLK的相位靠后。
[0091]虽然在本发明的实施例中执行XOR操作以将在奇数选通信号STB的上升沿或偶数选通信号STB的上升沿检测的第一内时钟CLK_A的值与第二内时钟CLK_B的值相结合，但是这只是示意性实施例，并且根据系统设计者的决定可以使用其它方法。
[0092]本发明的示意性实施例涉及半导体装置，该装置与通过划分外信号和内信号的相位而生成的划分的信号相结合而操作，外信号以高速转换，并且内信号的相位没有被划分。当执行用于检测相位差的操作以在划分的信号和内信号之间相位同步时，通过使用在沿取样逻辑值的方法，而不是将在划分的信号和内信号之间的沿与沿的相位进行比较的方法，来执行相位检测操作，以使得相位检测操作的可靠性和稳定性可以提高。
[0093]并且，不管相位的反相是否发生在生成划分的信号的过程中，仍然可以获得准确的相位检测结果。
[0094]如上所述，根据本发明的实施例，在以高速转换的源时钟CLK和选通信号STB中，基于通过划分源时钟CLK的相位生成的第一内时钟CLK_A和第二内时钟CLK_B来操作半导体装置，并且选通信号STB的相位没有被划分。当执行用于检测在第一内时钟CLK_A*CLK_B之间的相位差的操作时，第一内时钟CLK_A和第二内时钟CLK_B被设置为具有约90度的相位差。随后，使用通过结合由检测选通信号STB和第一和第二内时钟CLK_A和CLK_B之间的相位差而得到的值获得相位检测结果的方法。
[0095]由于使用在沿取样逻辑值的方法，而不使用将沿与沿的相位进行比较的方法，所以可以提高相位检测操作的可靠性和稳定性。
[0096]并且，不管相位的反相是否发生在通过划分源时钟CLK的相位而生成第一和第二内时钟CLK_A和CLK_B的过程中，仍然可以获得准确的相位检测结果。
[0097]虽然参照特定的实施例描述了本发明，但是应注意，实施例用于描述本发明，而不是限制本发明。另外，应注意，本发明可以由本领域技术人员在不偏离由随附权利要求书限定的本发明范围的情况下，通过替换、改变和修改并采用各种方式实现。
【主权项】
1.一种半导体装置，其包括: 时钟分频块，其适于通过以预定速率划分源时钟的相位而生成具有第一相位差的第一内时钟和第二内时钟，在所述第一相位差，所述第一内时钟和所述第二内时钟的激活部分彼此重叠；和 相位检测块，其适于输出检测结果信息，所述检测结果信息通过将在选通信号的预定沿检测所述第一内时钟的相位获得的结果与在所述选通信号的所述预定沿检测所述第二内时钟获得的结果结合而生成。2.根据权利要求1所述的半导体装置，其中所述时钟分频块通过在相位检测操作部分以所述预定速率划分所述源时钟的所述相位而生成具有所述第一相位差的所述第一内时钟和所述第二内时钟，在所述第一相位差，所述第一内时钟和所述第二内时钟的所述激活部分彼此重叠，并通过在标准操作部分以所述预定速率划分所述源时钟的所述相位而生成具有第二相位差的第一内时钟和第二内时钟，在所述第二相位差，所述第一内时钟和所述第二内时钟的激活部分彼此不重叠。3.根据权利要求2所述的半导体装置，其中所述时钟分频块包括: 第一初始时钟生成单元，其用于生成第一初始时钟，其中在所述源时钟的每个第一沿处从所述第一初始时钟的第一沿开始交替地生成所述第一初始时钟的第一沿和第二沿； 第二初始时钟生成单元，其用于生成第二初始时钟，其在所述源时钟的每个的第一沿处从所述第二初始时钟的第二沿开始交替地生成所述第二初始时钟的第二沿和第一沿； 第三初始时钟生成单元，其用于基于生成所述源时钟的所述第二沿的时序通过移位所述第一初始时钟而生成第三初始时钟； 第一内时钟输出单元，其用于在所述相位检测操作部分和所述标准操作部分中将所述第一初始时钟输出为所述第一内时钟；以及 第二内时钟输出单元，其用于在所述相位检测操作部分中将所述第三初始时钟输出为所述第二内时钟以及在所述标准操作部分中将所述第二初始时钟输出为所述第二内时钟。4.根据权利要求2所述的半导体装置，其中在所述相位检测操作部分中启用所述相位检测块，并且在所述标准操作部分中停用所述相位检测块。5.根据权利要求2所述的半导体装置，其中所述第一相位差是约90度的相位差，并且所述第二相位差是约180度的相位差。6.根据权利要求2所述的半导体装置，其中所述预定速率为约1/2，并且所述源时钟的频率是所述第一内时钟频率和所述第二内时钟频率的2倍。7.根据权利要求2所述的半导体装置，其中所述相位检测块包括: 第一相位检测单元，其用于在所述选通信号的所述预定沿检测所述第一内时钟的所述相位； 第二相位检测单元，其用于在所述选通信号的所述预定沿检测所述第二内时钟的所述相位；以及 结合单元，其用于通过对所述第一相位检测单元的输出信号和所述第二相位检测单元的输出信号执行XOR操作来输出所述检测结果信息。8.根据权利要求1所述的半导体装置，其中不考虑所述检测结果信息，以固定相位输入所述源时钟，并且以响应于所述检测结果信息而调整的变化相位输入所述选通信号。9.一种半导体系统，所述系统包括: 控制器，其适于生成和输出源时钟和选通信号，并且基于检测结果信息变化地输出所述源时钟的相位和所述选通信号的相位；和 半导体装置，其适于将所述源时钟的所述相位与所述选通信号的所述相位进行比较并且生成对应于比较结果的所述检测结果信息， 其中所述半导体装置包括: 时钟分频块，其适于通过以预定速率划分源时钟的相位生成具有第一相位差的第一内时钟和第二内时钟，在该第一相位差，所述第一内时钟和所述第二内时钟的激活部分彼此重叠-M 相位检测块，其适于输出检测结果信息，所述检测结果通过将在选通信号的预定沿检测所述第一内时钟的相位获得的结果与在所述选通信号的所述预定沿检测所述第二内时钟的相位获得的结果结合而生成。10.一种操作半导体装置的方法，所述方法包括: 接收源时钟和选通信号； 在相位检测操作部分中以预定速率划分所述源时钟的相位从而生成具有第一相位差的第一内时钟和第二内时钟，在该第一相位差，所述第一内时钟和所述第二内时钟的激活部分彼此重叠；以及 结合通过在所述选通信号的预定沿检测所述第一内时钟的相位而获得的结果和通过在所述选通信号的所述预定沿检测所述第二内时钟的相位而获得的结果来生成检测结果信息。
【专利摘要】本发明涉及一种半导体装置，该半导体装置包括：时钟分频块，其适于通过以预定速率划分源时钟而的相位而生成具有第一相位差的第一内时钟和第二内时钟，在该第一相位差，所述第一内时钟和所述第二内时钟的激活部分彼此重叠；和相位检测块，其适于输出检测结果信息，该检测结果信息通过将在选通信号的预定沿检测所述第一内时钟的相位获得的结果与在所述选通信号的所述预定沿检测所述第二内时钟获得的结果结合而生成。
【IPC分类】H03K19/003
【公开号】CN104901675
【申请号】CN201410856677
【发明人】朴嘉蓝, 金载镒
【申请人】爱思开海力士有限公司
【公开日】2015年9月9日
【申请日】2014年12月31日
【公告号】US20150256184
【专利说明】半导体装置、含该装置的半导体系统和操作该装置的方法
[0001]相关申请的交叉引用
[0002]本申请要求于2014年3月5日提交的申请号为10-2014-0025956的韩国专利申请的优先权，上述韩国专利申请以参阅方式全文并入本申请。
技术领域
[0003]本发明的各实施例涉及半导体设计技术，并且更具体地，涉及半导体装置和在包括半导体装置的半导体系统中的相位检测操作。
【背景技术】
[0004]电子装置包括用于执行不同操作的各种操作单元。
[0005]随着电子装置操作速率的提高，根据操作单元设置的位置或与操作单元联接的信号联接线的特性，操作信号可以被同时共同应用于多个操作单元。
【发明内容】
[0006]本发明的各实施例涉及半导体装置，该装置能够结合通过划分外信号和内信号的相位而生成的划分的信号而操作，内信号的相位没有被划分。
[0007]此外，本发明的各实施例涉及半导体系统，其包括当用于检测相位差的操作与在划分的信号和内信号之间的相位同步地执行时，可以提高可靠性和稳定性的半导体装置。
[0008]根据本发明的实施例，半导体装置可以包括时钟分频块，其适于通过以预定速率划分源时钟的相位而生成具有第一相位差的第一内时钟和第二内时钟，在该第一相位差，第一内时钟和第二内时钟的激活部分彼此重叠；和相位检测块，其适于输出检测结果信息，所述检测结果信息通过将在选通信号的预定沿检测第一内时钟的相位获得的结果与在选通信号的预定沿检测第二内时钟获得的结果结合而生成。时钟分频块可以包括:第一初始时钟生成单元，其用于生成第一初始时钟，其中在源时钟的每个第一沿处从第一初始时钟的第一沿开始交替地生成第一初始时钟的第一沿和第二沿；第二初始时钟生成单元，其用于生成第二初始时钟，其中在源时钟的每个第一沿处从第二初始时钟的第二沿开始交替地生成第二初始时钟的第二沿和第一沿时；第三初始时钟生成单元，其用于基于生成源时钟的第二沿的时序通过移位第一初始时钟而生成第三初始时钟；第一内时钟输出单元，其用于在相位检测操作部分和标准操作部分中将第一初始时钟输出为第一内时钟；第二内时钟输出单元，其用于在相位检测操作部分中将第三初始时钟输出为第二内时钟以及在标准操作部分中将第二初始时钟输出为第二内时钟。可以在相位检测操作部分中启用相位检测块，并且在标准操作部分中禁用相位检测块。第一相位差可以是约90度的相位差，并且第二相位差可以是约180度的相位差。预定速率可以为约1/2，并且源时钟的频率可以是第一内时钟频率和第二内时钟频率的2倍。相位检测块可以包括:第一相位检测单元，其用于在选通信号的预定沿检测第一内时钟的相位；第二相位检测单元，其用于在选通信号的预定沿检测第二内时钟的相位；以及结合单元，其用于通过对第一相位检测单元的输出信号和第二相位检测单元的输出信号执行XOR操作输出检测结果信息。可以不考虑检测结果信息而以固定相位输入源时钟，并且以响应于检测结果信息而调整的变化相位输入选通信号。可以不考虑检测结果信息而以固定相位输入选通信号，并且以响应于检测结果信息而调整的变化相位输入源时钟。
[0009]根据本发明的另一个实施例，一种半导体系统可以包括:控制器，其适于生成和输出源时钟和选通信号，并且基于检测结果信息变化地输出源时钟的相位和选通信号的相位；和半导体装置，其适于将源时钟的相位与选通信号的相位进行比较并且生成对应于比较结果的检测结果信息，半导体装置可以包括:时钟分频块，其适于通过以预定速率划分源时钟的相位而生成具有第一相位差的第一内时钟和第二内时钟，在该第一相位差，第一内时钟和第二内时钟的激活部分彼此重叠；以及相位检测块，其适于输出检测结果信息，该检测结果信息通过将在选通信号的预定沿检测第一内时钟的相位获得的结果与在选通信号的预定沿检测第二内时钟的相位获得的结果结合而生成。时钟分频块可以通过以预定速率划分源时钟的相位，生成具有第一相位差的第一内时钟和第二内时钟，在第一相位差，第一内时钟和第二内时钟的激活部分彼此重叠，并且通过在标准操作部分中以预定速率划分源时钟的相位而生成具有第二相位差的第一内时钟和第二内时钟，在第二相位差，第一内时钟和第二内时钟的激活部分彼此不重叠。时钟分频块可以包括:第一初始时钟生成单元，其用于生成第一初始时钟，其中在源时钟的每个第一沿处从第一初始时钟的第一沿开始交替地生成第一初始时钟的第一沿和第二沿；第二初始时钟生成单元，其用于生成第二初始时钟，其中在源时钟的每个第一沿处从第二初始时钟的第二沿开始交替地生成第二初始时钟的第二沿和第一沿；第三初始时钟生成单元，其用于基于可以生成源时钟的第二沿的时序通过移位第一初始时钟而生成第三初始时钟；第一内时钟输出单元，其用于在相位检测操作部分和标准操作部分中将第一初始时钟输出为第一内时钟；以及第二内时钟输出单元，其用于在相位检测操作部分中将第三初始时钟输出为第二内时钟以及在标准操作部分中将第二初始时钟输出为第二内时钟。在相位检测操作部分中可以启用相位检测块，并且在标准操作部分中可以停用相位检测块。第一相位差可以是约90度的相位差，并且第二相位差可以是约180度的相位差。预定速率可以为约1/2，并且源时钟的频率可以是第一内时钟频率和第二内时钟频率的2倍。相位检测块可以包括:第一相位检测单元，其用于在选通信号的预定沿检测第一内时钟的相位；第二相位检测单元，其用于在选通信号的预定沿检测第二内时钟的相位；以及联接单元，其用于通过对第一相位检测单元的输出信号和第二相位检测单元的输出信号执行XOR操作而输出检测结果信息。控制器可以在相位检测操作部分和标准操作部分中以固定相位输出源时钟，并且可以在相位检测操作部分中以响应于检测结果信息而调整的变化相位输出选通信号，并且可以在标准操作部分中以固定相位输出选通信号。控制器可以在相位检测操作部分和标准操作部分中以固定相位输出选通信号，并且在相位检测操作部分中以响应于检测结果信息而调整的变化的相位输出源时钟，并且在标准操作部分中以固定相位输出源时钟。
[0010]根据本发明的另一个实施例，一种操作半导体装置的方法可以包括:接收源时钟和选通信号；在相位检测操作部分中以预定速率划分源时钟的相位从而生成具有第一相位差的第一内时钟和第二内时钟，在该第一相位差，第一内时钟和第二内时钟的激活部分彼此重叠；以及结合通过在选通信号的预定沿检测第一内时钟的相位而获得的结果和通过在选通信号的预定沿检测第二内时钟的相位而获得的结果来生成检测结果信息。该方法可以进一步包括:在相位检测操作部分外，以预定速率划分源时钟的相位以生成具有第二相位差的第一内时钟和第二内时钟，在第二相位差，第一内时钟和第二内时钟的激活部分彼此不重叠。
【附图说明】
[0011]图1是说明根据本发明的一个实施例的半导体系统的框图。
[0012]图2是图1中所示的半导体装置的细节图。
[0013]图3是说明用于在根据本发明的一个实施例的半导体装置中执行相位检测操作的电路。
[0014]图4A是图3中所示的时钟分频块的细节图。
[0015]图4B是描述图4A中所示的时钟分频块的操作的时序图。
[0016]图5是描述图3中所示的电路的操作的时序图。
【具体实施方式】
[0017]下文参照附图更详细地描述了本发明的示意性实施例。提供这些实施例来使本文全面和完整，并且将向本领域技术人员完整地表达本发明的范围。
[0018]图1是说明根据本发明的一个实施例的半导体系统10的框图。
[0019]参照图1，半导体系统10可以包括控制器100和半导体装置200。
[0020]控制器100生成和传送用于控制半导体装置200的各信号。控制器100可以包括信号生成单元I1和发送单元120。
[0021]信号生成单元110可以生成控制信号。例如，当执行相位检测操作时，控制器100将源时钟CLK和选通信号STB应用于半导体装置200。不管操作模式，源时钟CLK可以被连续地应用于半导体装置200。
[0022]在阅读公开的实施例时，应记住所使用的信号仅是用于描述本文中公开的发明构思的示例。源时钟CLK可以对应于第一控制信号，选通信号STB可以对应于第二控制信号。
[0023]相位检测操作可以包括用于检测在源时钟CLK和选通信号STB之间的相位差的操作，源时钟CLK和选通信号STB从控制器100发送至半导体装置200。一般来说，在半导体装置200内执行相位检测操作，并且从相位检测操作获得的检测结果信息ro被传送至控制器 100。
[0024]基于从半导体装置200提供的检测结果信息PD，控制器100可以控制激活源时钟CLK或选通信号STB的时序。具体来说，控制器100可以控制源时钟CLK或选通信号STB的沿时序。
[0025]信号生成单元110可以控制各信号被激活的时序并且可以包括编码器。发送单元120将由信号生成单元110生成的信号应用于半导体装置200。
[0026]半导体装置200包括一个或更多个操作单元210。当半导体装置200包括多个操作单元210时，操作单元210可以独立地操作并且可以执行相同或彼此不同的操作。
[0027]半导体装置200可以包括存储模块。操作单元210可以包括用于存储数据的存储器件。各存储器件可以基于从控制器100接收的控制信号独立地操作。存储器件可以包括用于存储数据的易失性存储器单元和/或非易失性存储器单元。
[0028]例如，操作单元210可以经由多条信号传输线接收从控制器100提供的控制信号，以及经由信号传输线将信号传送至控制器100。
[0029]控制器100将控制信号传送至操作单元210。例如，当操作单元210包括存储器件时，控制信号可以包括时钟信号、命令和地址信号、选通信号等。
[0030]控制信号可以被共同地或独立地应用于操作单元210。例如，控制器100和半导 体装置200可以被包括在单独的芯片中以经由信号传输线交换信号。控制信号可以经由一条信号传输线被共同应用于半导体装置200，然后经由在半导体装置200中的各信号路径被分配至各操作单元(即，共同应用型)。这样的传输方案被称为飞越式(fly-by)设计。
[0031]另一方面，控制信号可以经由相对应的信号传输线从控制器100被独立地应用于各操作单元(即，独立应用型)。
[0032]图2是图1所示的半导体装置200的细节图，以描述从控制器应用于各操作单元的控制信号的路径。
[0033]参照图2，存在应用于多个操作单元210A、210B、210C和210D的两种信号类型。
[0034]两种信号类型可以包括第一控制信号CONl和第二控制信号CON2。第一控制信号CONl被共同应用于操作单元210A、210B、210C和210D的每个，第二控制信号C0N2被独立地应用于操作单元210A、210B、210C和210D的每个。
[0035]此外，第二控制信号C0N2经由信号传输线和终端(或插针)被传送至半导体装置200，然后其可以经由在半导体装置200内被分开的各自的信号路径接近操作单元210A、210B、210C和 210D。
[0036]理想地，第一控制信号CONl到达操作单元210A、210B、210C和210D所用的时间与第二控制信号C0N2到达操作单元210A、210B、210C和210D所用的时间相同。在这种情况下，在各自的操作单元210A、210B、210C和210D内的第一控制信号CONl和第二控制信号C0N2之间不存在相位差，并且即使它们之间存在相位差，在第一控制信号CONl和各第二控制信号C0N2 (A)、C0N2⑶、C0N2 (C)和C0N2⑶之间的相位差仍然相同。
[0037]由于应用第二控制信号C0N2的路径彼此不同，应用于第四操作单元210D的第二控制信号C0N2(D)的延迟量可以大于应用于第一操作单元210A的第二控制信号C0N2 (A)的延迟量。同时，第一控制信号CONl可以被同时应用于操作单元210A、210B、210C和210D。
[0038]为了提高操作单元210A、210B、210C和210D的可靠性，第一控制信号CONl和第二控制信号C0N2以相同的相位操作。因此，第一控制信号CONl和第二控制信号C0N2的相位需要被同步。
[0039]但是，由于第一控制信号CONl和第二控制信号C0N2的相位差可以在各操作单元210A、210B、210C和210D中不同，所以在各操作单元210A、210B、210C和210D上执行相位检测操作。
[0040]由于许多原因以及前述的信号路径，在第一控制信号CONl和第二控制信号C0N2之间会产生相位差。例如，由于信号完整性或由于在操作单元210A、210B、210C和210D中接收第一控制信号CONl和第二控制信号C0N2的接收缓冲特性，可能会产生相位差，并且检测相位的时序可能会变化。
[0041]噪音、信号传送时间和电磁干扰(EMI)可以确定信号完整性。信号完整性会根据应用第二控制信号C0N2的信号线路的路径和外围电路而变化。并且，检测预定电平的第二控制信号C0N2的能力会根据接收缓冲的特性而变化。
[0042]第一控制信号CONl可以对应于源时钟CLK，并且第二控制信号CON2可以对应于例如数据选通信号(DQS)的选通信号STB。选通信号STB可以是利用预定时序激活脉冲的信号，源时钟CLK可以是具有预定周期的振荡信号。
[0043]图3是说明用于在根据图1所示的半导体装置200中执行相位检测操作的电路。
[0044]参照图3，电路可以包括时钟分频块300和相位检测块340。相位检测块340可以包括第一相位检测单元342、第二相位检测单元344和结合单元346。
[0045]时钟分频块300通过以预定速率划分源时钟CLK的相位而生成具有第一相位差的第一内时钟CLK_A和第二内时钟CLK_B，从而使得它们的激活部分彼此重叠。
[0046]同时，输入没有被划分的选通信号STB。
[0047]时钟分频块300通过以预定速率划分源时钟CLK的相位而生成具有第一相位差的第一内时钟CLK_A和第二内时钟CLK_B，从而使得它们的激活部分只在相位检测操作部分彼此重叠。在标准操作部分，也就是，在相位检测操作部分外，通过以预定速率划分源时钟CLK的相位生成具有测量的第二相位差的第一内时钟CLK_A和第二内时钟CLK_B，从而使得它们的激活部分彼此不重叠。
[0048]例如，时钟分频块300只在相位检测操作部分上通过以约1/2的速率划分源时钟CLK的相位而生成具有约90度的相位差的第一内时钟CLK_A和第二内时钟CLK_B。当第一内时钟CLK_A和第二内时钟CLK_B具有约90度的相位差，第一内时钟CLK_A和第二内时钟CLK_B的激活部分彼此重叠。时钟分频块300在标准操作部分中通过以约1/2的速率划分源时钟CLK的相位而生成具有约180度相位差的第一内时钟CLK_A和第二内时钟CLK_B。当第一内时钟CLK_A和第二内时钟CLK_B具有约180度的相位差，第一内时钟CLK_A和第二内时钟CLK_B的激活部分彼此不重叠。
[0049]尽管将时钟分频块300只生成第一内时钟CLK_A和第二内时钟CLK_B的情况作为一个示例，但是本发明可以被扩展以具有以下结构，即通过划分源时钟CLK生成四个或更多个时钟并且在生成的时钟当中的两个时钟具有第一相位差，其中它们的激活部分根据操作部分彼此重叠，或第二相位差，其中它们的激活部分根据操作部分彼此不重叠。例如，时钟分频块通过以约1/4的速率划分源时钟CLK生成第一至第四内时钟(未示出)。在第一至第四内时钟当中，第一和第三内时钟根据操作部分可以被设置为具有约90度的相位差，它们的激活部分彼此重叠，或具有约180度的相位差，它们的激活部分彼此不重叠。第二和第四内时钟根据操作部分可以被设置为具有约90度的相位差，它们的激活部分彼此重叠，或具有约I80度的相位差，它们的激活部分彼此不重叠。
[0050]如上所述，第一相位差表示激活部分被设置为彼此重叠，第二相位差表示激活部分被设置为彼此不重叠。尽管本发明的上述实施例说明了第一相位差是约90度的相位差，并且第二相位差是约180度的相位差，但是本发明包括在激活部分彼此重叠的两个相对应的信号间的相位差被设置为第一相位差，并且在激活部分彼此不重叠的两个相对应的信号间的相位差被设置为第二相位差。
[0051]相位检测操作是用于检测在源时钟CLK和选通信号STB之间的相位差的操作。同时，标准操作是除了相位检测操作以外的其它操作。
[0052]因此，当相位检测块340在标准操作部分中被停用时，其不执行任何操作。另一方面，当相位检测块340启用相位检测操作部分时，例如用于写入均衡(write leveling)时，其通常执行相位检测操作。
[0053]表示相位检测操作部分是否开始用于时钟分频块300的操作的信号H)SEN被输入至时钟分频块300。换句话说，当相位检测操作信号I3DSEN被激活时，时钟分频块300生成具有第一相位差的第一内时钟CLK_A和第二内时钟CLK_B来进行相位检测操作，并且当相位检测操作信号I3DSEN被去活时，时钟分频块300生成具有第二相位差的第一内时钟CLK_A和第二内时钟CLK_B来进行标准操作。类似地，尽管没有在附图中说明，当相位检测操作信号H)SEN被激活时，启用相位检测块340并且通常执行相位检测操作。相反，当相位检测操作信号I3DSEN被去活时，停用相位检测块340并且不执行操作。
[0054]通过将在选通信号STB的预定沿检测第一内时钟CLK_A的相位检测结果与在选通信号STB的预定沿检测第二内时钟CLK_B的相位检测结果相结合，相位检测块340生成检测结果信息H)。
[0055]第一相位检测单元342在选通信号STB的预定沿检测第一内时钟CLK_A的相位。第一相位检测单元342可以包括D触发器，该触发器响应于选通信号STB的预定沿将应用于输入端D的第一内时钟CLK_A传送至输出端Q。
[0056]第二相位检测单元344在选通信号STB的预定沿检测第二内时钟CLK_B的相位。第二相位检测单元344可以包括D触发器，该触发器响应于选通信号STB的预定沿将应用于输入端D的第二内时钟CLK_B传送至输出端Q。
[0057]结合单元346通过将第一相位检测单元342的输出信号与第二相位检测单元344的输出信号相结合而输出检测结果信息H)。换句话说，通过对第一相位检测单元342的输出信号和第二相位检测单元344的输出信号执行XOR操作而确定检测结果信息H)的逻辑值。
[0058]在上述部件中和下文中设置的沿表示对应于相对应的信号从逻辑“低”电平变为逻辑“高”电平的时间点的上升沿。根据系统设计者的决定，沿可以表示对应于相对应的信号从逻辑“高”电平变为逻辑“低”电平的时间点的下降沿。
[0059]图4A是图3中所示的时钟分频块300的细节图。
[0060]参照图4A，时钟分频块300包括第一初始时钟生成单元302、第二初始时钟生成单元304、第三初始时钟生成单元306、第一内时钟输出单元308和第二内时钟输出单元309。
[0061]第一初始时钟生成单元302生成第一初始时钟CLK_T1，其中在源时钟CLK的每个第一沿从第一初始时钟的第一沿开始交替地生成第一初始时钟的第一和第二沿。第一初始时钟生成单元302可以包括D触发器，该触发器响应于源时钟CLK的第一沿将输入端D的值传送至输出端Q。第一反相器INTl设置在第一初始时钟生成单元302的输入端D和输出端Q之间，因此每当生成源时钟CLK的第一沿时，第一初始时钟生成单元302生成具有反相值的第一初始时钟CLK_T1。换句话说，通过第一初始时钟生成单元302和第一反相器INTl的操作并通过以约1/ 2的速率划分源时钟CLK生成第一初始时钟CLK_T1。
[0062]第二初始时钟生成单元304生成第二初始时钟CLK-T2，其中在源时钟CLK的每个第一沿上从第二初始时钟的第二沿开始交替地生成第二初始时钟的第二和第一沿。第二初始时钟生成单元304可以包括D触发器，该触发器响应于源时钟CLK的第一沿而将输入端D的值传送至输出端Q。第二反相器INT2设置在第二初始时钟生成单元304的输入端D和输出端Q之间，因此每当生成源时钟CLK的第一沿时，第二初始时钟生成单元304生成具有反相值的第二初始时钟CLK_T2。换句话说，通过第二初始时钟生成单元304和第二反相器INT2的操作并通过以约1/2的速率划分源时钟CLK生成第二初始时钟CLK_T2。
[0063]第一初始时钟生成单元302和第二初始时钟生成单元304具有彼此相反的初始输出值。例如，如图所示，当第一初始时钟生成单元302的输出端Q的值响应于源时钟CLK的第一沿变为“I”时，生成第一初始时钟CLK_T1的第一沿，第二初始时钟生成单元304的输出端Q的值变为“0”，并且设置成生成第二初始时钟CLK_T2的第二沿。与附图所示不同，当第一初始时钟生成单元302的输出端Q的值响应于源时钟CLK的第一沿变为“O”时，生成第一初始时钟CLK_T1的第二沿，第二初始时钟生成单元304的输出端Q的值变为“ I ”，并且设置成生成第二初始时钟CLK_T2的第一沿。简言之，响应于源时钟CLK，由第一初始时钟生成单元302生成的第一初始时钟CLK_T1和由第二初始时钟生成单元304生成的第二初始时钟CLK_T2被设置为在彼此之间总是具有约180度的相位差。
[0064]第三初始时钟生成单元306基于生成源时钟CLK的第二沿的时序通过移位第一初始时钟CLK_T1而生成第三初始时钟CLK_T3。第三初始时钟生成单元306可以包括D触发器，该触发器响应于源时钟CLK的第二沿将输入端D的值传送至输出端Q0每当源时钟CLK的第一沿被生成时，逻辑值转变的第一初始时钟CLK_T1被应用于第三初始时钟生成单元306的输入端D，并且每当源时钟CLK的第二沿被生成时，第三初始时钟生成单元306将输入端D的值传送至输出端Q。因此，通过第三初始时钟生成单元306的输出端Q输出的第三初始时钟CLK_T3可以处于以下状态，即第一初始时钟CLK_T1的相位会以源时钟CLK的第一沿和第二沿之间的相位差移位。由于通过以约1/2的速率划分源时钟CLK而生成第一内时钟CLK_A和第二内时钟CLK_B，第一初始时钟CLK_T1和第三初始时钟CLK_T3通过第一初始时钟生成单元302的操作具有约90度的相位差。
[0065]第一内时钟输出单元308在相位检测操作部分和标准操作部分中将第一初始时钟CLK_TI输出为第一内时钟CLK_A。第一内时钟输出单元308是复用器，并且接地电压VSS端与选择端SN联接，并且第一初始时钟CLK_T1应用于第一输入节点0，且接地电压VSS端与第二输入节点I联接。总是对应于施加至选择端SN的接地电压VSS而选择第一输入节点O。因此，通过第一内时钟输出单元308的操作应用于第一输入节点O的第一初始时钟CLK_TI总是被输出为第一内时钟CLK_A。
[0066]第二内时钟输出单元309在相位检测操作部分中将第三初始时钟CLK_T3输出为第二内时钟CLK_B并且在标准操作部分中将第二初始时钟CLK_T2输出为第二内时钟CLK_Bo第二内时钟输出单元309是复用器，相位检测操作信号I3DSEN被应用于选择终端SN，并且第二初始时钟CLK_T2被应用于第一输入节点0，并且第三初始时钟CLK_T3被应用于第二输入节点I。应用于选择终端SN的相位检测操作信号H)SEN通过在相位检测操作部分中激活至逻辑“高”电平而选择第二输入节点1，并且通过在标准操作部分中去活至逻辑“低”电平选择第一输入节点O。因此，在相位检测操作部分中通过第二内时钟输出单元309的操作第三初始时钟CLK_T2被输出为第二内时钟CLK_B，并且在标准操作部分中通过第二内时钟输出单元309的操作第二初始时钟CLK_T2被输出为第二内时钟CLK_B。
[0067]总结时钟分频块300的操作，不管相位检测操作部分或标准操作部分，通过以约1/2的速率划分源时钟CLK而生成第一内时钟CLK_A和第二内时钟CLK_B。因此，源时钟CLK的频率是第一内时钟CLK_A和第二内时钟CLK_B的频率的两倍。
[0068]同样，第一内时钟CLK_A和第二内时钟CLK_B可以具有约90度的相位差使得它们的激活部分在相位检测部分中被设置为彼此重叠，并且第一内时钟CLK_A和第二内时钟CLK_B可以具有约180度的相位差使得它们的激活部分在标准操作部分中被设置为彼此不重叠。
[0069]在上述部件和下文中设置的第一沿表示对应于相对应的信号从逻辑“低”电平转变至逻辑“高”电平的时间点的上升沿。当第一沿是上升沿时，第二沿表示下降沿。根据设计，第一沿可以是对应于相对应的信号从逻辑“高”电平转变至逻辑“低”电平的时间点的下降沿。当第一沿是下降沿时，第二沿为上升沿。
[0070]图4B是描述图4A中所示的时钟分频块300的操作的时序图。
[0071 ] 参照图4B，在图4A中示出的时钟分频块300通过以约1/2的速率划分源时钟CLK生成第一内时钟CLK_A和第二内时钟CLK_B。换句话说，图4B示出了源时钟CLK的频率是第一内时钟CLK_A和第二内时钟CLK_B的频率的2倍。
[0072]并且，图4B示出了在标准操作部分中具有约180度相位差的第一内时钟CLK_A*第二内时钟CLK_B。
[0073]另外，图4B示出了在相位检测操作部分中具有约90度相位差的第一内时钟CLK_A和第二内时钟CLK_B。
[0074]图5是描述图3中所示的电路的操作的时序图。
[0075]参照图5，图3中所述的电路的操作被划分为时钟分频块300的操作1_1和1_2以及相位检测块340的操作2。
[0076]如在时钟分频块300的操作1-1和1-2中所示，通过以约1/2的速率划分源时钟CLK而生成第一内时钟CLK_A和第二内时钟CLK_B。换句话说，源时钟CLK的频率是第一内时钟CLK_A和第二内时钟CLK_B的频率的2倍。
[0077]在标准操作部分1-1中，第一内时钟CLK_A和第二内时钟CLK_B具有约180度的相位差。由于在标准操作部分1-1中时钟分频块300的操作与相位检测操作不相关，所以在接下来的相位检测部分1-2中的时钟分频块300的操作1-2和相位检测块340的操作2彼此不相关。
[0078]在相位检测操作部分1-2中，第一内时钟CLK_A和第二内时钟C LK_B具有约90度的相位差。因此，在第二内时钟CLK_B具有“O”的值的部分中生成第一内时钟CLK_A的上升沿，并且在第二内时钟CLK_B具有“I”的值的部分中生成第一内时钟CLK_A的下降沿。
[0079]如上所述，当通过将源时钟CLK划分成第一内时钟CLK_A和第二内时钟CLK_B输入源时钟CLK时，输入没有被划分的选通信号STB。
[0080]选通信号STB是与源时钟CLK的上升沿同步输入的信号。因此，选通信号STB的上升沿将与源时钟CLK的上升沿同步。如图所示，当选通信号STB在源时钟CLK的3个周期“3tck”被输入时，在奇数时间输入的选通信号STB的上升沿将与第一内时钟CLK_A的上升沿同步，并且在偶数时间输入的选通信号STB的上升沿将与第一内时钟CLK_A的下降沿同步。与附图所示不同，根据选通信号STB输入的方法，选通信号STB的上升沿可以总是与第一内时钟CLK_A的上升沿或总是与第一内时钟CLK_A的下降沿同步地输入。同样，在奇数时间输入的选通信号STB的上升沿可以与第一内时钟CLK_A的下降沿同步地被输入，并且在偶数时间输入的选通信号STB的上升沿可以与第一内时钟CLK_A的上升沿同步地输入。换句话说，当选通信号STB的上升沿肯定与源时钟CLK的上升沿同步地输入时，没办法提前知道第一内时钟CLK_A、第二内时钟CLK_B和选通信号STB是如何生成的。在附图中，第一和第二内时钟CLK_A* CLK_B以下列方式被生成，即第一内时钟CLK_A的上升沿与源时钟CLK的上升沿同步，并且第二内时钟CLK_B的上升沿与源时钟CLK的下降沿同步。但是，这仅是一个示意性实施例，相反的情况也是可以的。当第一和第二内时钟CLK_A和CLK_B以相反的情况被生成时，第一内时钟CLK_A和第二内时钟CLK_B的操作可以反向改变。
[0081]如在相位检测块340的操作2中所示，通过将在选通信号STB的上升沿检测第一内时钟CLK_A的相位的结果和在选通信号STB的上升沿检测第二内时钟CLK_B的相位的结果相结合，生成检测结果信息H)。
[0082]具体来说，作为分别在奇数选通信号STB的上升沿和偶数选通信号STB的上升沿检测第一内时钟CLK_A的相位的结果，由于在选通信号STB的输入期和源时钟CLK的输入期之间的差，可以检测到相反的值。
[0083]例如，当选通信号STB的相位比源时钟CLK的相位稍提前时，第一内时钟CLK_A在奇数选通信号STB的上升沿具有为“O”的值，并且第一内时钟0^_八在偶数选通信号STB的上升沿具有为“I”的值。
[0084]与此相反，当选通信号STB的相位比源时钟CLK的相位稍靠后时，第一内时钟CLK_A在奇数选通信号STB的上升沿具有为“I”的值，并且第一内时钟0^_八在偶数选通信号STB的上升沿具有为“O”的值。
[0085]在奇数选通信号STB的每个上升沿检测的第一内时钟CLK_A的相位检测结果与在偶数选通信号STB的每个上升沿检测的第一内时钟CLK_A的相位检测结果具有相反的值。即使结果具有相反的值，由于没有办法知道检测的值是否靠近第一内时钟CLK_A的上升沿被检测或是否靠近第一内时钟CLK_A的下降沿被检测，无法确定在奇数选通信 号STB的上升沿检测的第一内时钟CLK_A的值是否正确，或无法确定在偶数选通信号STB的上升沿检测的第一内时钟CLK_A的值是否正确。由于这个原因，在本发明的实施例中，通过使用具有从第一内时钟CLK_A的相位延迟约90度的相位的第二内时钟CLK_B可以确定在选通信号STB的上升沿检测的第一内时钟CLK_A的值是否是靠近上升沿的值或靠近下降沿的值。
[0086]因为第二内时钟CLK_B具有从第一内时钟CLK_A的相位延迟约90度的相位，这样的确定是可能的。换句话说，这是因为第一内时钟CLK_A的上升沿总是在第二内时钟CLK_B具有为“O”的值的部分中被生成，并且第一内时钟CLK_A的下降沿总是在第二内时钟CLK_B具有为“I”的值的部分中被生成。因此，当在奇数选通信号STB的上升沿或在偶数选通信号STB的上升沿检测的第二内时钟CLK_B具有为“O”的值时，能够看出靠近奇数选通信号STB的上升沿或偶数选通信号STB的上升沿的第一内时钟CLK_A是上升沿。当在奇数选通信号STB的上升沿或偶数选通信号的上升沿检测的第二内时钟CLK_B具有为“I”的值时，可以看出靠近奇数选通信号STB的上升沿或偶数选通信号STB的上升沿的第一内时钟CLK_A是下降沿。
[0087]例如，当选通信号STB的相位比源时钟CLK的相位稍提前时，第一内时钟CLK_A具有为“O”的值时，且第二内时钟CLK_B在奇数选通信号STB的上升沿具有为“O”的值。通过执行XOR操作来结合两个值而获得的值变为“O”。同样，在偶数选通信号STB的上升沿，第一内时钟CLK_A具有为“ I ”的值，并且第二内时钟CLK_B具有为“ I ”的值。通过执行XOR操作来结合两个值而获得的值变为“O”。
[0088]虽然靠近奇数选通信号STB的上升沿的第一内时钟CLK_A是上升沿，并且靠近偶数选通信号STB的上升沿的第一内时钟CLK_A是下降沿，“O”的结果可以是与第二内时钟0^_8相结合而同样得到的。同样，可以看出，通过结果“0”，选通信号STB的相位比源时钟CLK的相位提前。
[0089]相反，当选通信号STB的相位比源时钟CLK的相位稍靠后时，在奇数选通信号STB的上升沿第一内时钟CLK具有为“I”的值，并且第二内时钟CLK_B具有为“O”的值。通过执行XOR操作来结合两个值而获得的值变为“I”。同样，在偶数选通信号STB的上升沿第一内时钟具有为“O”的值，第二内时钟具有CLK_B为“1”的值。通过XOR操作来结合两个值而获得的值变为“I”。
[0090]尽管靠近奇数选通信号STB的上升沿的第一内时钟CLK_A是上升沿，靠近偶数选通信号STB的上升沿的第一内时钟CLK_A是下降沿，“I”的结果可以是与第二内时钟CLK_B相结合而同样得到的。同样，可以看出，通过结果“1”，选通信号STB的相位比源时钟CLK的相位靠后。
[0091]虽然在本发明的实施例中执行XOR操作以将在奇数选通信号STB的上升沿或偶数选通信号STB的上升沿检测的第一内时钟CLK_A的值与第二内时钟CLK_B的值相结合，但是这只是示意性实施例，并且根据系统设计者的决定可以使用其它方法。
[0092]本发明的示意性实施例涉及半导体装置，该装置与通过划分外信号和内信号的相位而生成的划分的信号相结合而操作，外信号以高速转换，并且内信号的相位没有被划分。当执行用于检测相位差的操作以在划分的信号和内信号之间相位同步时，通过使用在沿取样逻辑值的方法，而不是将在划分的信号和内信号之间的沿与沿的相位进行比较的方法，来执行相位检测操作，以使得相位检测操作的可靠性和稳定性可以提高。
[0093]并且，不管相位的反相是否发生在生成划分的信号的过程中，仍然可以获得准确的相位检测结果。
[0094]如上所述，根据本发明的实施例，在以高速转换的源时钟CLK和选通信号STB中，基于通过划分源时钟CLK的相位生成的第一内时钟CLK_A和第二内时钟CLK_B来操作半导体装置，并且选通信号STB的相位没有被划分。当执行用于检测在第一内时钟CLK_A*CLK_B之间的相位差的操作时，第一内时钟CLK_A和第二内时钟CLK_B被设置为具有约90度的相位差。随后，使用通过结合由检测选通信号STB和第一和第二内时钟CLK_A和CLK_B之间的相位差而得到的值获得相位检测结果的方法。
[0095]由于使用在沿取样逻辑值的方法，而不使用将沿与沿的相位进行比较的方法，所以可以提高相位检测操作的可靠性和稳定性。
[0096]并且，不管相位的反相是否发生在通过划分源时钟CLK的相位而生成第一和第二内时钟CLK_A和CLK_B的过程中，仍然可以获得准确的相位检测结果。
[0097]虽然参照特定的实施例描述了本发明，但是应注意，实施例用于描述本发明，而不是限制本发明。另外，应注意，本发明可以由本领域技术人员在不偏离由随附权利要求书限定的本发明范围的情况下，通过替换、改变和修改并采用各种方式实现。
【主权项】
1.一种半导体装置，其包括: 时钟分频块，其适于通过以预定速率划分源时钟的相位而生成具有第一相位差的第一内时钟和第二内时钟，在所述第一相位差，所述第一内时钟和所述第二内时钟的激活部分彼此重叠；和 相位检测块，其适于输出检测结果信息，所述检测结果信息通过将在选通信号的预定沿检测所述第一内时钟的相位获得的结果与在所述选通信号的所述预定沿检测所述第二内时钟获得的结果结合而生成。2.根据权利要求1所述的半导体装置，其中所述时钟分频块通过在相位检测操作部分以所述预定速率划分所述源时钟的所述相位而生成具有所述第一相位差的所述第一内时钟和所述第二内时钟，在所述第一相位差，所述第一内时钟和所述第二内时钟的所述激活部分彼此重叠，并通过在标准操作部分以所述预定速率划分所述源时钟的所述相位而生成具有第二相位差的第一内时钟和第二内时钟，在所述第二相位差，所述第一内时钟和所述第二内时钟的激活部分彼此不重叠。3.根据权利要求2所述的半导体装置，其中所述时钟分频块包括: 第一初始时钟生成单元，其用于生成第一初始时钟，其中在所述源时钟的每个第一沿处从所述第一初始时钟的第一沿开始交替地生成所述第一初始时钟的第一沿和第二沿； 第二初始时钟生成单元，其用于生成第二初始时钟，其在所述源时钟的每个的第一沿处从所述第二初始时钟的第二沿开始交替地生成所述第二初始时钟的第二沿和第一沿； 第三初始时钟生成单元，其用于基于生成所述源时钟的所述第二沿的时序通过移位所述第一初始时钟而生成第三初始时钟； 第一内时钟输出单元，其用于在所述相位检测操作部分和所述标准操作部分中将所述第一初始时钟输出为所述第一内时钟；以及 第二内时钟输出单元，其用于在所述相位检测操作部分中将所述第三初始时钟输出为所述第二内时钟以及在所述标准操作部分中将所述第二初始时钟输出为所述第二内时钟。4.根据权利要求2所述的半导体装置，其中在所述相位检测操作部分中启用所述相位检测块，并且在所述标准操作部分中停用所述相位检测块。5.根据权利要求2所述的半导体装置，其中所述第一相位差是约90度的相位差，并且所述第二相位差是约180度的相位差。6.根据权利要求2所述的半导体装置，其中所述预定速率为约1/2，并且所述源时钟的频率是所述第一内时钟频率和所述第二内时钟频率的2倍。7.根据权利要求2所述的半导体装置，其中所述相位检测块包括: 第一相位检测单元，其用于在所述选通信号的所述预定沿检测所述第一内时钟的所述相位； 第二相位检测单元，其用于在所述选通信号的所述预定沿检测所述第二内时钟的所述相位；以及 结合单元，其用于通过对所述第一相位检测单元的输出信号和所述第二相位检测单元的输出信号执行XOR操作来输出所述检测结果信息。8.根据权利要求1所述的半导体装置，其中不考虑所述检测结果信息，以固定相位输入所述源时钟，并且以响应于所述检测结果信息而调整的变化相位输入所述选通信号。9.一种半导体系统，所述系统包括: 控制器，其适于生成和输出源时钟和选通信号，并且基于检测结果信息变化地输出所述源时钟的相位和所述选通信号的相位；和 半导体装置，其适于将所述源时钟的所述相位与所述选通信号的所述相位进行比较并且生成对应于比较结果的所述检测结果信息， 其中所述半导体装置包括: 时钟分频块，其适于通过以预定速率划分源时钟的相位生成具有第一相位差的第一内时钟和第二内时钟，在该第一相位差，所述第一内时钟和所述第二内时钟的激活部分彼此重叠-M 相位检测块，其适于输出检测结果信息，所述检测结果通过将在选通信号的预定沿检测所述第一内时钟的相位获得的结果与在所述选通信号的所述预定沿检测所述第二内时钟的相位获得的结果结合而生成。10.一种操作半导体装置的方法，所述方法包括: 接收源时钟和选通信号； 在相位检测操作部分中以预定速率划分所述源时钟的相位从而生成具有第一相位差的第一内时钟和第二内时钟，在该第一相位差，所述第一内时钟和所述第二内时钟的激活部分彼此重叠；以及 结合通过在所述选通信号的预定沿检测所述第一内时钟的相位而获得的结果和通过在所述选通信号的所述预定沿检测所述第二内时钟的相位而获得的结果来生成检测结果信息。
【专利摘要】本发明涉及一种半导体装置，该半导体装置包括：时钟分频块，其适于通过以预定速率划分源时钟而的相位而生成具有第一相位差的第一内时钟和第二内时钟，在该第一相位差，所述第一内时钟和所述第二内时钟的激活部分彼此重叠；和相位检测块，其适于输出检测结果信息，该检测结果信息通过将在选通信号的预定沿检测所述第一内时钟的相位获得的结果与在所述选通信号的所述预定沿检测所述第二内时钟获得的结果结合而生成。
【IPC分类】H03K19/003
【公开号】CN104901675
【申请号】CN201410856677
【发明人】朴嘉蓝, 金载镒
【申请人】爱思开海力士有限公司
【公开日】2015年9月9日
【申请日】2014年12月31日
【公告号】US20150256184
最新回复(0)