一种输入输出接口装置以及芯片系统的制作方法
一种输入输出接口装置以及芯片系统的制作方法
【技术领域】
[0001]本发明涉及芯片技术领域，尤其涉及一种输入输出接口装置以及芯片系统。
【背景技术】
[0002]在芯片系统工作时，从外部电源输入到输入输出接口装置的输入电压信号会受到各种噪声干扰，如果只是通过输入输出接口装置中的放大电路对该电压信号进行简单的放大，会导致从输入输出接口装置输出到芯片的电压信号出错，从而导致整个芯片系统无法正常工作。
[0003]现有技术中，通过调整放大电路的放大点，即调整输入输出接口装置的输入端的翻转节点，以扩大该输入端高低压间的采样窗口，避免错误采样噪声。这种方法只能缓解噪声干扰带来的影响，实际上没有削弱输入电压信号中的噪声，在噪声恶劣的环境下，仍会使芯片系统的正常工作存在极大的风险。
【发明内容】
[0004]有鉴于此，本发明实施例提供一种输入输出接口装置以及芯片系统，以解决现有技术中无法削弱输入输出接口装置的输入电压信号中的噪声的技术问题。
[0005]第一方面，本发明实施例提供一种输入输出接口装置，包括:信号放大单元和反馈单元，其中，
[0006]所述信号放大单元用于对输入电压信号进行放大并输出第一电压信号；
[0007]所述反馈单元与所述信号放大单元连接，用于为所述信号放大单元提供正反馈。
[0008]进一步地，所述信号放大单元包括第一电阻和第一放大电路；
[0009]所述第一电阻的一端作为所述信号放大单兀的输入端，所述第一电阻的另一端与所述第一放大电路的输入端连接，所述第一放大电路的输出端作为所述信号放大单元的输出端。
[0010]进一步地，所述反馈单元包括第二电阻，所述第二电阻的一端与所述信号放大单元的输入端连接，所述第二电阻的另一端与所述信号放大单元的输出端连接。
[0011]进一步地，所述第二电阻的阻值大于第一电阻的阻值。
[0012]进一步地，所述反馈单元包括第三电阻和第一延时电路；
[0013]所述第三电阻与所述信号放大单元的输入端连接，所述第三电阻的另一端与所述第一延时电路的输出端连接，所述第一延时电路的输入端与所述信号放大单兀的输出端连接。
[0014]进一步地，所述第一延时电路包括η个反相器、第一 PMOS管和第一 NMOS管，其中，η为大于且等于I的奇数；
[0015]第一个反相器的输入端作为所述第一延时电路的输入端，每个反相器的输入端与其前一个反相器的输出端连接，第η个反相器的输出端分别与所述第一 PMOS管的栅极和所述第一 NMOS管的栅极连接，所述第一 PMOS管的源极接电源，所述第一 NMOS管的源极接地，所述第一 PMOS管的漏极和所述第一 NMOS管的漏极连接并作为所述第一延时电路的输出端。
[0016]进一步地，所述第三电阻的阻值大于所述第一电阻的阻值。
[0017]进一步地，所述第一延时电路的延迟时间大于所述第一放大电路的延迟时间；所述第一延迟时间电路的延时小于所述输入电压信号的翻转时间。
[0018]第二方面,本发明实施例还提供一种芯片系统,包括上述第一方面所述的输入输出接口装置。
[0019]本发明实施例提供的输入输出接口装置以及芯片系统，通过为输入输出接口装置的信号放大单元设置反馈单元，该反馈单元用于为信号放大单元提供正反馈，产生的正反馈可以有效地削弱输入输出接口装置的输入电压信号中的噪声，从而可以保证芯片系统能够正常工作；进一步地，在反馈单元中设置第一延时电路，可以防止反馈单元提供的正反馈对输入电压信号翻转速度的影响，从而可以保证输入输出接口装置的高速运行。
【附图说明】
[0020]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显:
[0021]图1是本发明实施例的一种输入输出接口装置的结构示意图；
[0022]图2是本发明实施例的另一种输入输出接口装置的结构示意图；
[0023]图3是本发明实施例的又一种输入输出接口装置的结构示意图；
[0024]图4是本发明实施例的一种第一延时电路的电路图；
[0025]图5是本发明实施例的一种芯片系统的结构示意图。
【具体实施方式】
[0026]下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
[0027]本发明实施例提供一种输入输出接口装置。图1是本发明实施例的一种输入输出接口装置的结构示意图。参见图1，所述输入输出接口装置包括:信号放大单元11和反馈单元12，其中，所述信号放大单元11用于对输入电压信号Vin进行放大并输出第一电压信号Vout ;所述反馈单元12与所述信号放大单元11连接，用于为所述信号放大单元11提供正反馈。
[0028]需要说明的是，在图1中，IPl代表信号放大单元11的输入端，也可以说是输入输出接口装置的输入端，该输入端IPI可以与外部电源连接，用于接收从外部电源输入到输入输出接口装置的输入电压信号Vin ；0P1代表信号放大单元11的输出端，也可以说是输入输出接口装置的输出端，该输出端OPl可以与芯片连接，用于在芯片工作时给其输出所需的第一电压信号Votjt。
[0029]图2是本发明实施例的另一种输入输出接口装置的结构示意图。可选地，参见图2,所述信号放大单兀11包括第一电阻Rl和第一放大电路Xl ;所述第一电阻Rl的一端作为所述信号放大单兀11的输入端IPl，所述第一电阻Rl的另一端与所述第一放大电路Xl的输入端连接，所述第一放大电路Xi的输出端作为所述信号放大单元11的输出端0P1。需要说明的是，在图2中，为了防止输入端IPl瞬间的大电流，用第一电阻Rl对输入电压信号Vin进行限流，即第一电阻Rl起到限流作用。输入到输入输出接口装置的输入电压信号Vin经过第一电阻Rl的限流作用，进入第一放大电路XI，通过第一放大电路Xl的放大作用，从输出端OPl得到第一电压信号Vqut,该第一电压信号Vqut可以输出给与该输出端OPl连接的芯片，以供芯片工作。上述的第一放大电路Xl只需能够实现对输入的信号起到放大作用，关于该第一放大电路Xl的具体电路，是本领域技术人员熟知的，在此不在赘述。
[0030]可选地，参见图2，所述反馈单元12包括第二电阻R2，所述第二电阻R2的一端与所述信号放大单元11的输入端IPl连接，所述第二电阻R2的另一端与所述信号放大单元11的输出端OPl连接。
[0031]需要说明的是，将信号放大单元11输出的第一电压信号Vtot通过第二电阻R2所在的支路反馈到信号放大单元11的输入端IP1，即输入输出接口装置的输入端，用于削弱输入电压信号Vin中的噪声。本反馈是一个正反馈过程，用于减小输入端IPl的输入电压信号Vin因为噪声干扰出现错误抖动，从而可以防止输出端OPl输出的第一电压信号Vott出错。
[0032]进一步地，所述第二电阻R2的阻值大于所述第一电阻Rl的阻值。为了尽量避免反馈单元12所产生的反馈电流对输入到输入输出接口装置的输入电压信号Vin的影响，会要求该反馈电流为一个弱电流，因此，可以通过设置产生该反馈电流的第二电阻R2的阻值大于信号放大单元的第一电阻Rl的阻值来实现，关于两个电阻的具体阻值，要根据具体情况进行选择和设定。
[0033]图3是本发明实施例的又一种输入输出接口装置的结构示意图。与图2相比，图3中的信号放大单元11与图2中的相同，不同的是，两个图中的反馈单元12。参见图3，所述反馈单元12包括第三电阻R3和第一延时电路121 ;所述第三电阻R3与所述信号放大单元11的输入端IPl连接，所述第三电阻R3的另一端与所述第一延时电路121的输出端0P2连接，所述第一延时电路121的输入端IP2与所述信号放大单元11的输出端OPl连接。
[0034]需要说明的是，由于反馈单元12提供的正反馈会使输入电压信号Vin翻转的速度受到影响，从而使输入输出接口装置无法高速运行，因此需要在反馈单元12中设置第一延时电路121，以使反馈单元12不影响输入输出接口装置的工作速度。在输入电压信号Vin翻转的初期，由于所产生的电流较小，所以无法经过第一放大电路Xl传输到输出端0P1，此 时反馈单元12所提供的正反馈不明显。在输入电压信号Vin翻转一段时间后，如果由于噪声原因输入电压信号Vin瞬间处于第一放大电路Xl的放大边缘，有可能会使输出的第一电压信号Vott发生错误翻转，此时反馈单元12会通过第三电阻R3提供正反馈的反馈电流，可以削弱输入电压信号Vin中的噪声，以使噪声干扰无法通过第一放大电路Xl放大并使第一电压信号Vott出错。如果输入电压信号Vin发生正常翻转，反馈单元12只有在第一延时电路121的延时期间内会对输入电压信号Vin提供正反馈的反馈电流。
[0035]图4是本发明实施例的一种第一延时电路的电路图。可选地，参见图4，所述第一延时电路121包括η个反相器(Il-1n)、第一 PMOS管Pl和第一 NMOS管NI，其中，η为大于且等于I的奇数；第一个反相器Il的输入端作为所述第一延时电路121的输入端ΙΡ2,每个反相器的输入端与其前一个反相器的输出端连接，第η个反相器In的输出端分别与所述第一 PMOS管Pl的栅极和所述第一 NMOS管NI的栅极连接，所述第一 PMOS管Pl的源极接电源VDD，所述第一 NMOS管NI的源极接地，所述第一 PMOS管Pl的漏极和所述第一 NMOS管NI的漏极连接并作为所述第一延时电路121的输出端0P2。
[0036]具体地，当信号放大单元11输出的第一电压信号为I信号时，通过η个串联的反相器的作用，输出O信号并施加在第一 PMOS管Pl的栅极和第一 NMOS管NI的栅极，第一NMOS管NI仍然处于关闭状态，而使第一 PMOS管Pl处于打开状态，形成正反馈通路。相应地，由电源VDD经第一 PMOS管Pl和第三电阻R3会为输入输出接口装置的输入端提供一个正反馈的反馈电流，该反馈电流可以削弱输入电压信号Vin中的噪声，从而增强输入电压信号 VlN。
[0037]当信号放大单元11输出的第一电压信号为O信号时，通过η个串联的反相器的作用，输出I信号并施加在第一 PMOS管Pl的栅极和第一 NMOS管NI的栅极，第一 PMOS管Pl仍然处于关闭状态，而使第一 NMOS管NI处于打开状态，形成正反馈通路。相应地，会产生作为反馈电流的流经第二电阻R2和第一 NMOS管NI的接地电流，该接地电流可以削弱输入电压信号Vin中的噪声,从而增强输入电压信号Vin。
[0038]需要说明的是，在上述第一延时电路121中，设置了 η个反相器串联，其中η为大于且等于I的奇数，该η个反相器与第一延时电路121的剩余部分配合使得输出第一延时电路121的电压信号与输入第一延时电路121的第一电压信号Vmjt同相，由于第一电压信号Vott和输入电压信号Vin同相，因此,经第一延时电路121和第三电阻R3会为输入电压信号Vin提供正反馈的反馈电流，可以削弱输入电压信号Vin中的噪声。此外，可以根据具体情况，通过设置η个数目，得到所需的延迟时间，可以防止反馈单元12提供的正反馈对输入电压信号Vin翻转速度的影响，从而可以保证输入输出接口装置的高速运行。
[0039]进一步地，所述第三电阻R3的阻值大于所述第一电阻Rl的阻值。为了尽量避免反馈单元12所产生的反馈电流对输入到输入输出接口装置的输入电压信号Vin的影响，会要求该反馈电流为一个弱电流，因此，可以通过设置产生该反馈电流的第三电阻R2的阻值大于信号放大单元的第一电阻Rl的阻值来实现，关于两个电阻的具体阻值，要根据具体情况进行选择和设定。
[0040]可选地，所述第一延时电路121的延迟时间大于所述第一放大电路Xl的延迟时间；所述第一延时电路121的延迟时间小于所述输入电压信号Vin的翻转时间。需要说明的是，所述输入电压信号Vin的翻转时间为输入电压信号Vin的输入值从10%增加到90%所需的时间。通过设置第一延时电路121的延迟时间大于第一放大电路Xl的延迟时间，以及第一延时电路121的延迟时间小于输入电压信号Vin的翻转时间，可以防止反馈单元12提供的正反馈对输入电压信号Vin翻转速度的影响，从而可以保证输入输出接口装置的高速运行。
[0041]本发明实施例还提供一种芯片系统。图5是本发明实施例的一种芯片系统的结构示意图。参见图5，所述芯片系统包括:输入输出接口装置10和芯片20。其中，所述输入输出接口装置10为上述的输入输出接口装置。所述芯片20包括但不限于存储器、控制器和计算器等。
[0042]本发明实施例提供的输入输出接口装置以及芯片系统，通过为输入输出接口装置的信号放大单元设置反馈单元，该反馈单元用于为信号放大单元提供正反馈，产生的正反馈可以有效地削弱输入输出接口装置的输入电压信号中的噪声，从而可以保证芯片系统能够正常工作；进一步地，在反馈单元中设置第一延时电路，可以防止反馈单元提供的正反馈对输入电压信号翻转速度的影响，从而可以保证输入输出接口装置的高速运行。
[0043]注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
【主权项】
1.一种输入输出接口装置，其特征在于，包括:信号放大单元和反馈单元，其中， 所述信号放大单元用于对输入电压信号进行放大并输出第一电压信号； 所述反馈单元与所述信号放大单元连接，用于为所述信号放大单元提供正反馈。2.根据权利要求1所述的输入输出接口装置，其特征在于，所述信号放大单元包括第一电阻和第一放大电路； 所述第一电阻的一端作为所述信号放大单元的输入端，所述第一电阻的另一端与所述第一放大电路的输入端连接，所述第一放大电路的输出端作为所述信号放大单元的输出端。3.根据权利要求2所述的输入输出接口装置，其特征在于，所述反馈单元包括第二电阻，所述第二电阻的一端与所述信号放大单元的输入端连接，所述第二电阻的另一端与所述信号放大单元的输出端连接。4.根据权利要求3所述的输入输出接口装置，其特征在于，所述第二电阻的阻值大于第一电阻的阻值。5.根据权利要求2所述的输入输出接口装置，其特征在于，所述反馈单元包括第三电阻和第一延时电路； 所述第三电阻与所述信号放大单元的输入端连接，所述第三电阻的另一端与所述第一延时电路的输出端连接，所述第一延时电路的输入端与所述信号放大单元的输出端连接。6.根据权利要求5所述的输入输出接口装置，其特征在于，所述第一延时电路包括η个反相器、第一 PMOS管和第一 NMOS管，其中，η为大于且等于I的奇数； 第一个反相器的输入端作为所述第一延时电路的输入端，每个反相器的输入端与其前一个反相器的输出端连接，第η个反相器的输出端分别与所述第一 PMOS管的栅极和所述第一 NMOS管的栅极连接，所述第一 PMOS管的源极接电源，所述第一 NMOS管的源极接地，所述第一 PMOS管的漏极和所述第一 NMOS管的漏极连接并作为所述第一延时电路的输出端。7.根据权利要求5所述的输入输出接口装置，其特征在于，所述第三电阻的阻值大于所述第一电阻的阻值。8.根据权利要求5所述的输入输出接口装置，其特征在于，所述第一延时电路的延迟时间大于所述第一放大电路的延迟时间；所述第一延迟时间电路的延时小于所述输入电压信号的翻转时间。9.一种芯片系统，其特征在于，包括如权利要求1-8中任一项所述的输入输出接口装置。
【专利摘要】本发明公开了一种输入输出接口装置以及芯片系统，其中，所述输入输出接口装置包括：信号放大单元和反馈单元，其中，所述信号放大单元用于对输入电压信号进行放大并输出第一电压信号；所述反馈单元与所述信号放大单元连接，用于为所述信号放大单元提供正反馈。本发明通过反馈单元提供的正反馈可以有效地削弱输入输出接口装置的输入电压信号中的噪声，从而可以保证芯片系统能够正常工作；进一步地，在反馈单元中设置第一延时电路，可以防止反馈单元提供的正反馈对输入电压信号翻转速度的影响，从而可以保证输入输出接口装置的高速运行。
【IPC分类】H03K19/0175
【公开号】CN104901677
【申请号】CN201410077979
【发明人】胡洪, 陈建梅
【申请人】北京兆易创新科技股份有限公司
【公开日】2015年9月9日
【申请日】2014年3月5日
【技术领域】
[0001]本发明涉及芯片技术领域，尤其涉及一种输入输出接口装置以及芯片系统。
【背景技术】
[0002]在芯片系统工作时，从外部电源输入到输入输出接口装置的输入电压信号会受到各种噪声干扰，如果只是通过输入输出接口装置中的放大电路对该电压信号进行简单的放大，会导致从输入输出接口装置输出到芯片的电压信号出错，从而导致整个芯片系统无法正常工作。
[0003]现有技术中，通过调整放大电路的放大点，即调整输入输出接口装置的输入端的翻转节点，以扩大该输入端高低压间的采样窗口，避免错误采样噪声。这种方法只能缓解噪声干扰带来的影响，实际上没有削弱输入电压信号中的噪声，在噪声恶劣的环境下，仍会使芯片系统的正常工作存在极大的风险。
【发明内容】
[0004]有鉴于此，本发明实施例提供一种输入输出接口装置以及芯片系统，以解决现有技术中无法削弱输入输出接口装置的输入电压信号中的噪声的技术问题。
[0005]第一方面，本发明实施例提供一种输入输出接口装置，包括:信号放大单元和反馈单元，其中，
[0006]所述信号放大单元用于对输入电压信号进行放大并输出第一电压信号；
[0007]所述反馈单元与所述信号放大单元连接，用于为所述信号放大单元提供正反馈。
[0008]进一步地，所述信号放大单元包括第一电阻和第一放大电路；
[0009]所述第一电阻的一端作为所述信号放大单兀的输入端，所述第一电阻的另一端与所述第一放大电路的输入端连接，所述第一放大电路的输出端作为所述信号放大单元的输出端。
[0010]进一步地，所述反馈单元包括第二电阻，所述第二电阻的一端与所述信号放大单元的输入端连接，所述第二电阻的另一端与所述信号放大单元的输出端连接。
[0011]进一步地，所述第二电阻的阻值大于第一电阻的阻值。
[0012]进一步地，所述反馈单元包括第三电阻和第一延时电路；
[0013]所述第三电阻与所述信号放大单元的输入端连接，所述第三电阻的另一端与所述第一延时电路的输出端连接，所述第一延时电路的输入端与所述信号放大单兀的输出端连接。
[0014]进一步地，所述第一延时电路包括η个反相器、第一 PMOS管和第一 NMOS管，其中，η为大于且等于I的奇数；
[0015]第一个反相器的输入端作为所述第一延时电路的输入端，每个反相器的输入端与其前一个反相器的输出端连接，第η个反相器的输出端分别与所述第一 PMOS管的栅极和所述第一 NMOS管的栅极连接，所述第一 PMOS管的源极接电源，所述第一 NMOS管的源极接地，所述第一 PMOS管的漏极和所述第一 NMOS管的漏极连接并作为所述第一延时电路的输出端。
[0016]进一步地，所述第三电阻的阻值大于所述第一电阻的阻值。
[0017]进一步地，所述第一延时电路的延迟时间大于所述第一放大电路的延迟时间；所述第一延迟时间电路的延时小于所述输入电压信号的翻转时间。
[0018]第二方面,本发明实施例还提供一种芯片系统,包括上述第一方面所述的输入输出接口装置。
[0019]本发明实施例提供的输入输出接口装置以及芯片系统，通过为输入输出接口装置的信号放大单元设置反馈单元，该反馈单元用于为信号放大单元提供正反馈，产生的正反馈可以有效地削弱输入输出接口装置的输入电压信号中的噪声，从而可以保证芯片系统能够正常工作；进一步地，在反馈单元中设置第一延时电路，可以防止反馈单元提供的正反馈对输入电压信号翻转速度的影响，从而可以保证输入输出接口装置的高速运行。
【附图说明】
[0020]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显:
[0021]图1是本发明实施例的一种输入输出接口装置的结构示意图；
[0022]图2是本发明实施例的另一种输入输出接口装置的结构示意图；
[0023]图3是本发明实施例的又一种输入输出接口装置的结构示意图；
[0024]图4是本发明实施例的一种第一延时电路的电路图；
[0025]图5是本发明实施例的一种芯片系统的结构示意图。
【具体实施方式】
[0026]下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
[0027]本发明实施例提供一种输入输出接口装置。图1是本发明实施例的一种输入输出接口装置的结构示意图。参见图1，所述输入输出接口装置包括:信号放大单元11和反馈单元12，其中，所述信号放大单元11用于对输入电压信号Vin进行放大并输出第一电压信号Vout ;所述反馈单元12与所述信号放大单元11连接，用于为所述信号放大单元11提供正反馈。
[0028]需要说明的是，在图1中，IPl代表信号放大单元11的输入端，也可以说是输入输出接口装置的输入端，该输入端IPI可以与外部电源连接，用于接收从外部电源输入到输入输出接口装置的输入电压信号Vin ；0P1代表信号放大单元11的输出端，也可以说是输入输出接口装置的输出端，该输出端OPl可以与芯片连接，用于在芯片工作时给其输出所需的第一电压信号Votjt。
[0029]图2是本发明实施例的另一种输入输出接口装置的结构示意图。可选地，参见图2,所述信号放大单兀11包括第一电阻Rl和第一放大电路Xl ;所述第一电阻Rl的一端作为所述信号放大单兀11的输入端IPl，所述第一电阻Rl的另一端与所述第一放大电路Xl的输入端连接，所述第一放大电路Xi的输出端作为所述信号放大单元11的输出端0P1。需要说明的是，在图2中，为了防止输入端IPl瞬间的大电流，用第一电阻Rl对输入电压信号Vin进行限流，即第一电阻Rl起到限流作用。输入到输入输出接口装置的输入电压信号Vin经过第一电阻Rl的限流作用，进入第一放大电路XI，通过第一放大电路Xl的放大作用，从输出端OPl得到第一电压信号Vqut,该第一电压信号Vqut可以输出给与该输出端OPl连接的芯片，以供芯片工作。上述的第一放大电路Xl只需能够实现对输入的信号起到放大作用，关于该第一放大电路Xl的具体电路，是本领域技术人员熟知的，在此不在赘述。
[0030]可选地，参见图2，所述反馈单元12包括第二电阻R2，所述第二电阻R2的一端与所述信号放大单元11的输入端IPl连接，所述第二电阻R2的另一端与所述信号放大单元11的输出端OPl连接。
[0031]需要说明的是，将信号放大单元11输出的第一电压信号Vtot通过第二电阻R2所在的支路反馈到信号放大单元11的输入端IP1，即输入输出接口装置的输入端，用于削弱输入电压信号Vin中的噪声。本反馈是一个正反馈过程，用于减小输入端IPl的输入电压信号Vin因为噪声干扰出现错误抖动，从而可以防止输出端OPl输出的第一电压信号Vott出错。
[0032]进一步地，所述第二电阻R2的阻值大于所述第一电阻Rl的阻值。为了尽量避免反馈单元12所产生的反馈电流对输入到输入输出接口装置的输入电压信号Vin的影响，会要求该反馈电流为一个弱电流，因此，可以通过设置产生该反馈电流的第二电阻R2的阻值大于信号放大单元的第一电阻Rl的阻值来实现，关于两个电阻的具体阻值，要根据具体情况进行选择和设定。
[0033]图3是本发明实施例的又一种输入输出接口装置的结构示意图。与图2相比，图3中的信号放大单元11与图2中的相同，不同的是，两个图中的反馈单元12。参见图3，所述反馈单元12包括第三电阻R3和第一延时电路121 ;所述第三电阻R3与所述信号放大单元11的输入端IPl连接，所述第三电阻R3的另一端与所述第一延时电路121的输出端0P2连接，所述第一延时电路121的输入端IP2与所述信号放大单元11的输出端OPl连接。
[0034]需要说明的是，由于反馈单元12提供的正反馈会使输入电压信号Vin翻转的速度受到影响，从而使输入输出接口装置无法高速运行，因此需要在反馈单元12中设置第一延时电路121，以使反馈单元12不影响输入输出接口装置的工作速度。在输入电压信号Vin翻转的初期，由于所产生的电流较小，所以无法经过第一放大电路Xl传输到输出端0P1，此 时反馈单元12所提供的正反馈不明显。在输入电压信号Vin翻转一段时间后，如果由于噪声原因输入电压信号Vin瞬间处于第一放大电路Xl的放大边缘，有可能会使输出的第一电压信号Vott发生错误翻转，此时反馈单元12会通过第三电阻R3提供正反馈的反馈电流，可以削弱输入电压信号Vin中的噪声，以使噪声干扰无法通过第一放大电路Xl放大并使第一电压信号Vott出错。如果输入电压信号Vin发生正常翻转，反馈单元12只有在第一延时电路121的延时期间内会对输入电压信号Vin提供正反馈的反馈电流。
[0035]图4是本发明实施例的一种第一延时电路的电路图。可选地，参见图4，所述第一延时电路121包括η个反相器(Il-1n)、第一 PMOS管Pl和第一 NMOS管NI，其中，η为大于且等于I的奇数；第一个反相器Il的输入端作为所述第一延时电路121的输入端ΙΡ2,每个反相器的输入端与其前一个反相器的输出端连接，第η个反相器In的输出端分别与所述第一 PMOS管Pl的栅极和所述第一 NMOS管NI的栅极连接，所述第一 PMOS管Pl的源极接电源VDD，所述第一 NMOS管NI的源极接地，所述第一 PMOS管Pl的漏极和所述第一 NMOS管NI的漏极连接并作为所述第一延时电路121的输出端0P2。
[0036]具体地，当信号放大单元11输出的第一电压信号为I信号时，通过η个串联的反相器的作用，输出O信号并施加在第一 PMOS管Pl的栅极和第一 NMOS管NI的栅极，第一NMOS管NI仍然处于关闭状态，而使第一 PMOS管Pl处于打开状态，形成正反馈通路。相应地，由电源VDD经第一 PMOS管Pl和第三电阻R3会为输入输出接口装置的输入端提供一个正反馈的反馈电流，该反馈电流可以削弱输入电压信号Vin中的噪声，从而增强输入电压信号 VlN。
[0037]当信号放大单元11输出的第一电压信号为O信号时，通过η个串联的反相器的作用，输出I信号并施加在第一 PMOS管Pl的栅极和第一 NMOS管NI的栅极，第一 PMOS管Pl仍然处于关闭状态，而使第一 NMOS管NI处于打开状态，形成正反馈通路。相应地，会产生作为反馈电流的流经第二电阻R2和第一 NMOS管NI的接地电流，该接地电流可以削弱输入电压信号Vin中的噪声,从而增强输入电压信号Vin。
[0038]需要说明的是，在上述第一延时电路121中，设置了 η个反相器串联，其中η为大于且等于I的奇数，该η个反相器与第一延时电路121的剩余部分配合使得输出第一延时电路121的电压信号与输入第一延时电路121的第一电压信号Vmjt同相，由于第一电压信号Vott和输入电压信号Vin同相，因此,经第一延时电路121和第三电阻R3会为输入电压信号Vin提供正反馈的反馈电流，可以削弱输入电压信号Vin中的噪声。此外，可以根据具体情况，通过设置η个数目，得到所需的延迟时间，可以防止反馈单元12提供的正反馈对输入电压信号Vin翻转速度的影响，从而可以保证输入输出接口装置的高速运行。
[0039]进一步地，所述第三电阻R3的阻值大于所述第一电阻Rl的阻值。为了尽量避免反馈单元12所产生的反馈电流对输入到输入输出接口装置的输入电压信号Vin的影响，会要求该反馈电流为一个弱电流，因此，可以通过设置产生该反馈电流的第三电阻R2的阻值大于信号放大单元的第一电阻Rl的阻值来实现，关于两个电阻的具体阻值，要根据具体情况进行选择和设定。
[0040]可选地，所述第一延时电路121的延迟时间大于所述第一放大电路Xl的延迟时间；所述第一延时电路121的延迟时间小于所述输入电压信号Vin的翻转时间。需要说明的是，所述输入电压信号Vin的翻转时间为输入电压信号Vin的输入值从10%增加到90%所需的时间。通过设置第一延时电路121的延迟时间大于第一放大电路Xl的延迟时间，以及第一延时电路121的延迟时间小于输入电压信号Vin的翻转时间，可以防止反馈单元12提供的正反馈对输入电压信号Vin翻转速度的影响，从而可以保证输入输出接口装置的高速运行。
[0041]本发明实施例还提供一种芯片系统。图5是本发明实施例的一种芯片系统的结构示意图。参见图5，所述芯片系统包括:输入输出接口装置10和芯片20。其中，所述输入输出接口装置10为上述的输入输出接口装置。所述芯片20包括但不限于存储器、控制器和计算器等。
[0042]本发明实施例提供的输入输出接口装置以及芯片系统，通过为输入输出接口装置的信号放大单元设置反馈单元，该反馈单元用于为信号放大单元提供正反馈，产生的正反馈可以有效地削弱输入输出接口装置的输入电压信号中的噪声，从而可以保证芯片系统能够正常工作；进一步地，在反馈单元中设置第一延时电路，可以防止反馈单元提供的正反馈对输入电压信号翻转速度的影响，从而可以保证输入输出接口装置的高速运行。
[0043]注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
【主权项】
1.一种输入输出接口装置，其特征在于，包括:信号放大单元和反馈单元，其中， 所述信号放大单元用于对输入电压信号进行放大并输出第一电压信号； 所述反馈单元与所述信号放大单元连接，用于为所述信号放大单元提供正反馈。2.根据权利要求1所述的输入输出接口装置，其特征在于，所述信号放大单元包括第一电阻和第一放大电路； 所述第一电阻的一端作为所述信号放大单元的输入端，所述第一电阻的另一端与所述第一放大电路的输入端连接，所述第一放大电路的输出端作为所述信号放大单元的输出端。3.根据权利要求2所述的输入输出接口装置，其特征在于，所述反馈单元包括第二电阻，所述第二电阻的一端与所述信号放大单元的输入端连接，所述第二电阻的另一端与所述信号放大单元的输出端连接。4.根据权利要求3所述的输入输出接口装置，其特征在于，所述第二电阻的阻值大于第一电阻的阻值。5.根据权利要求2所述的输入输出接口装置，其特征在于，所述反馈单元包括第三电阻和第一延时电路； 所述第三电阻与所述信号放大单元的输入端连接，所述第三电阻的另一端与所述第一延时电路的输出端连接，所述第一延时电路的输入端与所述信号放大单元的输出端连接。6.根据权利要求5所述的输入输出接口装置，其特征在于，所述第一延时电路包括η个反相器、第一 PMOS管和第一 NMOS管，其中，η为大于且等于I的奇数； 第一个反相器的输入端作为所述第一延时电路的输入端，每个反相器的输入端与其前一个反相器的输出端连接，第η个反相器的输出端分别与所述第一 PMOS管的栅极和所述第一 NMOS管的栅极连接，所述第一 PMOS管的源极接电源，所述第一 NMOS管的源极接地，所述第一 PMOS管的漏极和所述第一 NMOS管的漏极连接并作为所述第一延时电路的输出端。7.根据权利要求5所述的输入输出接口装置，其特征在于，所述第三电阻的阻值大于所述第一电阻的阻值。8.根据权利要求5所述的输入输出接口装置，其特征在于，所述第一延时电路的延迟时间大于所述第一放大电路的延迟时间；所述第一延迟时间电路的延时小于所述输入电压信号的翻转时间。9.一种芯片系统，其特征在于，包括如权利要求1-8中任一项所述的输入输出接口装置。
【专利摘要】本发明公开了一种输入输出接口装置以及芯片系统，其中，所述输入输出接口装置包括：信号放大单元和反馈单元，其中，所述信号放大单元用于对输入电压信号进行放大并输出第一电压信号；所述反馈单元与所述信号放大单元连接，用于为所述信号放大单元提供正反馈。本发明通过反馈单元提供的正反馈可以有效地削弱输入输出接口装置的输入电压信号中的噪声，从而可以保证芯片系统能够正常工作；进一步地，在反馈单元中设置第一延时电路，可以防止反馈单元提供的正反馈对输入电压信号翻转速度的影响，从而可以保证输入输出接口装置的高速运行。
【IPC分类】H03K19/0175
【公开号】CN104901677
【申请号】CN201410077979
【发明人】胡洪, 陈建梅
【申请人】北京兆易创新科技股份有限公司
【公开日】2015年9月9日
【申请日】2014年3月5日
最新回复(0)