一种输入输出接口装置以及芯片系统的制作方法
一种输入输出接口装置以及芯片系统的制作方法
【技术领域】
[0001]本发明涉及芯片技术领域，尤其涉及一种输入输出接口装置以及芯片系统。
【背景技术】
[0002]在芯片系统工作时，从外部电源输入到输入输出接口装置的输入电压信号会受到各种噪声干扰，如果只是通过输入输出接口装置中的放大电路对该电压信号进行简单的放大，会导致从输入输出接口装置输出到芯片的电压信号出错，从而导致整个芯片系统无法正常工作。
[0003]在上述的各种噪声中，电源噪声对芯片系统的输入电压信号干扰较强。如果输入电压信号受电源噪声的干扰，O信号会有一个较高的向上的毛刺，如果这个毛刺被输入输出接口装置中的放大电路放大后，则会将O信号的毛刺放大成I信号，从而会导致芯片系统无法正常工作。
[0004]现有技术中，通过调整放大电路的放大点，即调整输入输出接口装置的输入端的翻转节点，以扩大该输入端高低压间的采样窗口，避免错误采样噪声。这种方法只能缓解电源噪声干扰带来的影响，实际上没有削弱输入电压信号为O信号时的电源噪声，在电源噪声恶劣的环境下，仍会使芯片系统的正常工作存在极大的风险。
【发明内容】
[0005]有鉴于此，本发明实施例提供一种输入输出接口装置以及芯片系统，以解决现有技术中无法削弱输入输出接口装置的输入电压信号为O信号时所含有的电源噪声的技术问题。
[0006]第一方面，本发明实施例提供一种输入输出接口装置，包括:信号放大单元和对地电流产生单元，其中，
[0007]所述信号放大单元用于对输入电压信号进行放大并输出第一电压信号；
[0008]所述对地电流产生单元与所述信号放大单元连接，用于当所述第一电压信号为O信号时，为所述信号放大单元提供正反馈的对地电流。
[0009]进一步地，所述信号放大单元包括第一电阻和第一放大电路；
[0010]所述第一电阻的一端作为所述信号放大单元的输入端，所述第一电阻的另一端与所述第一放大电路的输入端连接，所述第一放大电路的输出端作为所述信号放大单元的输出端。
[0011]进一步地，所述对地电流产生单元包括第二电阻、第一反相器和第一 NMOS管；
[0012]所述第二电阻的一端与所述信号放大单元的输入端连接，所述第二电阻的另一端与所述第一 NMOS管的漏极连接，所述第一 NMOS管的源极接地，所述第一 NMOS管的栅极与所述第一反相器的输出端连接，所述第一反相器的输入端与所述信号放大单元的输出端连接。
[0013]进一步地，所述第二电阻的阻值大于第一电阻的阻值。
[0014]进一步地，所述对地电流产生单元包括第二 NMOS管、第三NMOS管和第一 PMOS管；
[0015]所述第二 NMOS管的漏极与所述信号放大单元的输入端连接，所述第二 NMOS管的源极接地，所述第二 NMOS管的栅极分别与所述第三NMOS管的漏极和所述第一 PMOS管的漏极连接，所述第三NMOS管的源极接地，所述第三NMOS管的栅极和所述第一 PMOS管的栅极与所述信号放大单元的输出端连接，所述第一 PMOS管的源极接基准电压源。
[0016]第二方面,本发明实施例还提供一种芯片系统,包括上述第一方面所述的输入输出接口装置。
[0017]本发明实施例提供的输入输出接口装置以及芯片系统，通过为输入输出接口装置的信号放大单元设置对地电流产生单元，该对地电流产生单元可以用于当信号放大单元输出的第一电压信号为O信号时为信号放大单元提供正反馈的对地电流，产生的对地电流可以有效地削弱输入输出接口装置的输入电压信号为O信号时所含有的电源噪声，从而可以保证芯片系统能够正常工作。
【附图说明】
[0018]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显:
[0019]图1是本发明实施例的一种输入输出接口装置的结构示意图；
[0020]图2是本发明实施例的一种输入输出接口装置的电路图；
[0021]图3是本发明实施例的另一种输入输出接口装置的电路图；
[0022]图4是本发明实施例的一种芯片系统的结构示意图。
【具体实施方式】
[0023]下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
[0024]本发明实施例提供一种输入输出接口装置。图1是本发明实施例的一种输入输出接口装置的结构示意图。参见图1，所述输入输出接口装置包括:信号放大单元11和对地电流产生单元12，其中，所述信号放大单元11用于对输入电压信号Vin进行放大并输出第一电压信号Vott ;所述对地电流产生单元12与所述信号放大单元11连接，用于当所述第一电压信号Vott为O信号时，为所述信号放大单元11提供正反馈的对地电流。
[0025]需要说明的是，在图1中，IP代表信号放大单元11的输入端，也可以说是输入输出接口装置的输入端，该输入端IP可以与外部电源连接，用于接收从外部电源输入到输入输出接口装置的输入电压信号Vin ;0P代表信号放大单元11的输出端，也可以说是输入输出接口装置的输出端，该输出端OP可以与芯片连接，用于在芯片工作时给其输出所需的第一电压信号Votjt。
[0026]图2是本发明实施例的一种输入输出接口装置的电路图。参见图2，可选地，输入输出接口装置的信号放大单兀11包括第一电阻Rl和第一放大电路Xl ;所述第一电阻Rl的一端作为所述信号放大单元11的输入端IP，所述第一电阻Rl的另一端与所述第一放大电路Xl的输入端连接，所述第一放大电路Xl的输出端作为所述信号放大单元11的输出端OP。需要说明的是，在图2中，为了防止输入端IP瞬间的大电流，用第一电阻Rl对输入电压信号Vin进行限流，即第一电阻Rl起到限流作用。输入到输入输出接口装置的输入电压信号Vin经过第一电阻Rl的限流作用，进入第一放大电路XI，通过第一放大电路Xl的放大作用，从输出端OP得到第一电压信号Vqut,该第一电压信号Vqut可以输出给与该输出端OP连接的芯片，以供芯片工作。上述的第一放大电路Xl只需能够实现对输入的信号起到放大作用，关于该第一放大电路Xl的具体电路，是本领域技术人员熟知的，在此不在赘述。
[0027]参见图2，输入输出接口装置的对地电流产生单元12包括第二电阻R2、第一反相器Cl和第一 NMOS管NI ;所述第二电阻R2的一端与所述信号放大单兀11的输入端IP连接，所述第二电阻R2的另一端与所述第一 NMOS管NI的漏极连接，所述第一 NMOS管NI的源极接地，所述第一 NMOS管NI的栅极与所述第一反相器Cl的输出端连接，所述第一反相器Cl的输入端与所述信号放大单元11的输出端OP连接。
[0028]当输入输出接口装置的输入电压信号Vin为I信号时，输入输出接口装置输出的第一电压信号Vmjt也是I信号,该第一电压信号Vmjt经过第一反相器Cl输出O信号；输出的O信号施加在第一 NMOS管NI的栅极,使第一 NMOS管NI关闭，即第一电压信号Vmjt为I信号时对地电流产生单元12不工作，从而不会对输入输出接口装置的输入电压信号Vin提供正反馈的接地电流。
[0029]当输入输出接口装置的输入电压 信号Vin为O信号时，输入输出接口装置输出的第一电压信号Vmjt也是O信号,该第一电压信号Vmjt经过第一反相器Cl输出I信号；输出的I信号施加在第一 NMOS管NI的栅极，使得第一 NMOS管NI打开，输入电压信号Vin中的电源噪声经过第二电阻R2和第一 NMOS管NI产生了对地电流，该对地电流可以削弱输入电压信号Vin为O信号时所含有的电源噪音，从而增强了该O信号，也可以说，此时，对地电流产生单元12对信号放大单元11的输入端提供一个正反馈的接地电流，因此，输入电压信号Vin会因为这个正反馈通路容易维持O信号而不易被电源噪声干扰并产生向上的毛刺。其中，在图2中，对地电流的电流值的大小，由第二电阻R2的阻值来决定。
[0030]进一步地，所述第二电阻R2的阻值大于所述第一电阻Rl的阻值。为了尽量避免正反馈的接地电流对输入到输入输出接口装置的输入电压信号Vin的影响，会要求该接地电流为一个弱电流，因此，可以通过设置产生该接地电流的第二电阻R2的阻值大于信号放大单元11的第一电阻Rl的阻值来实现，关于两个电阻的具体阻值，要根据具体情况进行选择和设定。
[0031]图3是本发明实施例的另一种输入输出接口装置的电路图。与图2相比，图3中的信号放大单元11与图2中的相同，不同的是，两个图中的对地电流产生单元12。参见图3，对地电流产生单元12包括第二 NMOS管N2、第三NMOS管N3和第一 PMOS管Pl ;所述第二NMOS管N2的漏极与所述信号放大单元11的输入端IP连接，所述第二 NMOS管N2的源极接地，所述第二 NMOS管N2的栅极分别与所述第三NMOS管N3的漏极和所述第一 PMOS管Pl的漏极连接，所述第三NMOS管N3的源极接地，所述第三NMOS管N3的栅极和所述第一 PMOS管Pl的栅极与所述信号放大单元11的输出端OP连接，所述第一 PMOS管Pl的源极接基准电压源VB。
[0032]当输入输出接口装置的输入电压信号Vin为I信号时，输入输出接口装置输出的第一电压信号Vot也是I信号，该I信号施加在第三NMOS管N3的栅极，使得第三NMOS管N3打开，由于第三NMOS管N3的源极接地，并且地的电位属于低电位，使得与第三NMOS管N3的漏极相连接的第二 NMOS管N2的栅极的电位为低电位，该低电位不能够使第二 NMOS管N2打开，即第一电压信号Votjt为I信号时对地电流产生单兀12不工作,从而不会对输入输出接口装置的输入电压信号Vin提供正反馈的接地电流。
[0033]当输入输出接口装置的输入电压信号Vin为O信号时，输入输出接口装置输出的第一电压信号Votjt也是O信号,该O信号施加在第一 PMOS管Pl的栅极,使得第一 PMOS管Pl打开，由于第一 PMOS管Pl的源极与基准电压源VB连接，且基准电压源VB的电位属于高电位，使得与第一 PMOS管Pl的漏极相连接的第二 NMOS管N2的栅极电位也为高电位，该高电位能够使得第二 NMOS管N2打开，输入电压信号Vin中的电源噪声经过第二 NMOS管N2会产生对地电流，该对地电流可以削弱输入电压信号Vin为O信号时所含有的电源噪音，从而增强了该O信号，也可以说，此时，对地电流产生单元12对信号放大单元11的输入端提供一个正反馈的接地电流，因此，输入电压信号Vin会因为这个正反馈通路容易维持O信号而不易被电源噪声干扰并产生向上的毛刺。其中，在图3中，对地电流的电流值的大小，由基准电压源VB和第二 NMOS管的沟道长宽比来决定。
[0034]本发明实施例还提供一种芯片系统。图4是本发明实施例的一种芯片系统的结构示意图。参见图4，所述芯片系统包括:输入输出接口装置10和芯片20。其中，所述输入输出接口装置10为上述的输入输出接口装置。所述芯片20包括但不限于存储器、控制器和计算器等。
[0035]本发明实施例提供的输入输出接口装置以及芯片系统，通过为输入输出接口装置的信号放大单元设置对地电流产生单元，该对地电流产生单元可以用于当信号放大单元输出的第一电压信号为O信号时为信号放大单元提供正反馈的对地电流，产生的对地电流可以有效地削弱输入输出接口装置的输入电压信号为O信号时所含有的电源噪声，从而可以保证芯片系统能够正常工作。
[0036]注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
【主权项】
1.一种输入输出接口装置，其特征在于，包括:信号放大单元和对地电流产生单元，其中， 所述信号放大单元用于对输入电压信号进行放大并输出第一电压信号； 所述对地电流产生单元与所述信号放大单元连接，用于当所述第一电压信号为O信号时，为所述信号放大单元提供正反馈的对地电流。2.根据权利要求1所述的输入输出接口装置，其特征在于，所述信号放大单元包括第一电阻和第一放大电路； 所述第一电阻的一端作为所述信号放大单元的输入端，所述第一电阻的另一端与所述第一放大电路的输入端连接，所述第一放大电路的输出端作为所述信号放大单元的输出端。3.根据权利要求2所述的输入输出接口装置，其特征在于，所述对地电流产生单元包括第二电阻、第一反相器和第一 NMOS管； 所述第二电阻的一端与所述信号放大单元的输入端连接，所述第二电阻的另一端与所述第一 NMOS管的漏极连接，所述第一 NMOS管的源极接地，所述第一 NMOS管的栅极与所述第一反相器的输出端连接，所述第一反相器的输入端与所述信号放大单元的输出端连接。4.根据权利要求3所述的输入输出接口装置，其特征在于，所述第二电阻的阻值大于第一电阻的阻值。5.根据权利要求2所述的输入输出接口装置，其特征在于，所述对地电流产生单元包括第二 NMOS管、第三NMOS管和第一 PMOS管； 所述第二 NMOS管的漏极与所述信号放大单元的输入端连接，所述第二 NMOS管的源极接地，所述第二 NMOS管的栅极分别与所述第三NMOS管的漏极和所述第一 PMOS管的漏极连接，所述第三NMOS管的源极接地，所述第三NMOS管的栅极和所述第一 PMOS管的栅极与所述信号放大单元的输出端连接，所述第一 PMOS管的源极接基准电压源。6.—种芯片系统,其特征在于,包括如权利要求1-5中任一项所述的输入输出接口装置。
【专利摘要】本发明公开了一种输入输出接口装置以及芯片系统，其中，所述输入输出接口装置包括：信号放大单元和对地电流产生单元，其中，所述信号放大单元用于对输入电压信号进行放大并输出第一电压信号；所述对地电流产生单元与所述信号放大单元连接，用于当所述第一电压信号为0信号时，为所述信号放大单元提供正反馈的对地电流。本发明通过接地电流产生单元产生的正反馈的接地电流可以有效地削弱输入输出接口装置的输入电压信号为0信号时所含有的电源噪声，从而可以保证芯片系统能够正常工作。
【IPC分类】H03K19/0175
【公开号】CN104901678
【申请号】CN201410079121
【发明人】陈建梅, 胡洪
【申请人】北京兆易创新科技股份有限公司
【公开日】2015年9月9日
【申请日】2014年3月5日
【技术领域】
[0001]本发明涉及芯片技术领域，尤其涉及一种输入输出接口装置以及芯片系统。
【背景技术】
[0002]在芯片系统工作时，从外部电源输入到输入输出接口装置的输入电压信号会受到各种噪声干扰，如果只是通过输入输出接口装置中的放大电路对该电压信号进行简单的放大，会导致从输入输出接口装置输出到芯片的电压信号出错，从而导致整个芯片系统无法正常工作。
[0003]在上述的各种噪声中，电源噪声对芯片系统的输入电压信号干扰较强。如果输入电压信号受电源噪声的干扰，O信号会有一个较高的向上的毛刺，如果这个毛刺被输入输出接口装置中的放大电路放大后，则会将O信号的毛刺放大成I信号，从而会导致芯片系统无法正常工作。
[0004]现有技术中，通过调整放大电路的放大点，即调整输入输出接口装置的输入端的翻转节点，以扩大该输入端高低压间的采样窗口，避免错误采样噪声。这种方法只能缓解电源噪声干扰带来的影响，实际上没有削弱输入电压信号为O信号时的电源噪声，在电源噪声恶劣的环境下，仍会使芯片系统的正常工作存在极大的风险。
【发明内容】
[0005]有鉴于此，本发明实施例提供一种输入输出接口装置以及芯片系统，以解决现有技术中无法削弱输入输出接口装置的输入电压信号为O信号时所含有的电源噪声的技术问题。
[0006]第一方面，本发明实施例提供一种输入输出接口装置，包括:信号放大单元和对地电流产生单元，其中，
[0007]所述信号放大单元用于对输入电压信号进行放大并输出第一电压信号；
[0008]所述对地电流产生单元与所述信号放大单元连接，用于当所述第一电压信号为O信号时，为所述信号放大单元提供正反馈的对地电流。
[0009]进一步地，所述信号放大单元包括第一电阻和第一放大电路；
[0010]所述第一电阻的一端作为所述信号放大单元的输入端，所述第一电阻的另一端与所述第一放大电路的输入端连接，所述第一放大电路的输出端作为所述信号放大单元的输出端。
[0011]进一步地，所述对地电流产生单元包括第二电阻、第一反相器和第一 NMOS管；
[0012]所述第二电阻的一端与所述信号放大单元的输入端连接，所述第二电阻的另一端与所述第一 NMOS管的漏极连接，所述第一 NMOS管的源极接地，所述第一 NMOS管的栅极与所述第一反相器的输出端连接，所述第一反相器的输入端与所述信号放大单元的输出端连接。
[0013]进一步地，所述第二电阻的阻值大于第一电阻的阻值。
[0014]进一步地，所述对地电流产生单元包括第二 NMOS管、第三NMOS管和第一 PMOS管；
[0015]所述第二 NMOS管的漏极与所述信号放大单元的输入端连接，所述第二 NMOS管的源极接地，所述第二 NMOS管的栅极分别与所述第三NMOS管的漏极和所述第一 PMOS管的漏极连接，所述第三NMOS管的源极接地，所述第三NMOS管的栅极和所述第一 PMOS管的栅极与所述信号放大单元的输出端连接，所述第一 PMOS管的源极接基准电压源。
[0016]第二方面,本发明实施例还提供一种芯片系统,包括上述第一方面所述的输入输出接口装置。
[0017]本发明实施例提供的输入输出接口装置以及芯片系统，通过为输入输出接口装置的信号放大单元设置对地电流产生单元，该对地电流产生单元可以用于当信号放大单元输出的第一电压信号为O信号时为信号放大单元提供正反馈的对地电流，产生的对地电流可以有效地削弱输入输出接口装置的输入电压信号为O信号时所含有的电源噪声，从而可以保证芯片系统能够正常工作。
【附图说明】
[0018]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显:
[0019]图1是本发明实施例的一种输入输出接口装置的结构示意图；
[0020]图2是本发明实施例的一种输入输出接口装置的电路图；
[0021]图3是本发明实施例的另一种输入输出接口装置的电路图；
[0022]图4是本发明实施例的一种芯片系统的结构示意图。
【具体实施方式】
[0023]下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
[0024]本发明实施例提供一种输入输出接口装置。图1是本发明实施例的一种输入输出接口装置的结构示意图。参见图1，所述输入输出接口装置包括:信号放大单元11和对地电流产生单元12，其中，所述信号放大单元11用于对输入电压信号Vin进行放大并输出第一电压信号Vott ;所述对地电流产生单元12与所述信号放大单元11连接，用于当所述第一电压信号Vott为O信号时，为所述信号放大单元11提供正反馈的对地电流。
[0025]需要说明的是，在图1中，IP代表信号放大单元11的输入端，也可以说是输入输出接口装置的输入端，该输入端IP可以与外部电源连接，用于接收从外部电源输入到输入输出接口装置的输入电压信号Vin ;0P代表信号放大单元11的输出端，也可以说是输入输出接口装置的输出端，该输出端OP可以与芯片连接，用于在芯片工作时给其输出所需的第一电压信号Votjt。
[0026]图2是本发明实施例的一种输入输出接口装置的电路图。参见图2，可选地，输入输出接口装置的信号放大单兀11包括第一电阻Rl和第一放大电路Xl ;所述第一电阻Rl的一端作为所述信号放大单元11的输入端IP，所述第一电阻Rl的另一端与所述第一放大电路Xl的输入端连接，所述第一放大电路Xl的输出端作为所述信号放大单元11的输出端OP。需要说明的是，在图2中，为了防止输入端IP瞬间的大电流，用第一电阻Rl对输入电压信号Vin进行限流，即第一电阻Rl起到限流作用。输入到输入输出接口装置的输入电压信号Vin经过第一电阻Rl的限流作用，进入第一放大电路XI，通过第一放大电路Xl的放大作用，从输出端OP得到第一电压信号Vqut,该第一电压信号Vqut可以输出给与该输出端OP连接的芯片，以供芯片工作。上述的第一放大电路Xl只需能够实现对输入的信号起到放大作用，关于该第一放大电路Xl的具体电路，是本领域技术人员熟知的，在此不在赘述。
[0027]参见图2，输入输出接口装置的对地电流产生单元12包括第二电阻R2、第一反相器Cl和第一 NMOS管NI ;所述第二电阻R2的一端与所述信号放大单兀11的输入端IP连接，所述第二电阻R2的另一端与所述第一 NMOS管NI的漏极连接，所述第一 NMOS管NI的源极接地，所述第一 NMOS管NI的栅极与所述第一反相器Cl的输出端连接，所述第一反相器Cl的输入端与所述信号放大单元11的输出端OP连接。
[0028]当输入输出接口装置的输入电压信号Vin为I信号时，输入输出接口装置输出的第一电压信号Vmjt也是I信号,该第一电压信号Vmjt经过第一反相器Cl输出O信号；输出的O信号施加在第一 NMOS管NI的栅极,使第一 NMOS管NI关闭，即第一电压信号Vmjt为I信号时对地电流产生单元12不工作，从而不会对输入输出接口装置的输入电压信号Vin提供正反馈的接地电流。
[0029]当输入输出接口装置的输入电压 信号Vin为O信号时，输入输出接口装置输出的第一电压信号Vmjt也是O信号,该第一电压信号Vmjt经过第一反相器Cl输出I信号；输出的I信号施加在第一 NMOS管NI的栅极，使得第一 NMOS管NI打开，输入电压信号Vin中的电源噪声经过第二电阻R2和第一 NMOS管NI产生了对地电流，该对地电流可以削弱输入电压信号Vin为O信号时所含有的电源噪音，从而增强了该O信号，也可以说，此时，对地电流产生单元12对信号放大单元11的输入端提供一个正反馈的接地电流，因此，输入电压信号Vin会因为这个正反馈通路容易维持O信号而不易被电源噪声干扰并产生向上的毛刺。其中，在图2中，对地电流的电流值的大小，由第二电阻R2的阻值来决定。
[0030]进一步地，所述第二电阻R2的阻值大于所述第一电阻Rl的阻值。为了尽量避免正反馈的接地电流对输入到输入输出接口装置的输入电压信号Vin的影响，会要求该接地电流为一个弱电流，因此，可以通过设置产生该接地电流的第二电阻R2的阻值大于信号放大单元11的第一电阻Rl的阻值来实现，关于两个电阻的具体阻值，要根据具体情况进行选择和设定。
[0031]图3是本发明实施例的另一种输入输出接口装置的电路图。与图2相比，图3中的信号放大单元11与图2中的相同，不同的是，两个图中的对地电流产生单元12。参见图3，对地电流产生单元12包括第二 NMOS管N2、第三NMOS管N3和第一 PMOS管Pl ;所述第二NMOS管N2的漏极与所述信号放大单元11的输入端IP连接，所述第二 NMOS管N2的源极接地，所述第二 NMOS管N2的栅极分别与所述第三NMOS管N3的漏极和所述第一 PMOS管Pl的漏极连接，所述第三NMOS管N3的源极接地，所述第三NMOS管N3的栅极和所述第一 PMOS管Pl的栅极与所述信号放大单元11的输出端OP连接，所述第一 PMOS管Pl的源极接基准电压源VB。
[0032]当输入输出接口装置的输入电压信号Vin为I信号时，输入输出接口装置输出的第一电压信号Vot也是I信号，该I信号施加在第三NMOS管N3的栅极，使得第三NMOS管N3打开，由于第三NMOS管N3的源极接地，并且地的电位属于低电位，使得与第三NMOS管N3的漏极相连接的第二 NMOS管N2的栅极的电位为低电位，该低电位不能够使第二 NMOS管N2打开，即第一电压信号Votjt为I信号时对地电流产生单兀12不工作,从而不会对输入输出接口装置的输入电压信号Vin提供正反馈的接地电流。
[0033]当输入输出接口装置的输入电压信号Vin为O信号时，输入输出接口装置输出的第一电压信号Votjt也是O信号,该O信号施加在第一 PMOS管Pl的栅极,使得第一 PMOS管Pl打开，由于第一 PMOS管Pl的源极与基准电压源VB连接，且基准电压源VB的电位属于高电位，使得与第一 PMOS管Pl的漏极相连接的第二 NMOS管N2的栅极电位也为高电位，该高电位能够使得第二 NMOS管N2打开，输入电压信号Vin中的电源噪声经过第二 NMOS管N2会产生对地电流，该对地电流可以削弱输入电压信号Vin为O信号时所含有的电源噪音，从而增强了该O信号，也可以说，此时，对地电流产生单元12对信号放大单元11的输入端提供一个正反馈的接地电流，因此，输入电压信号Vin会因为这个正反馈通路容易维持O信号而不易被电源噪声干扰并产生向上的毛刺。其中，在图3中，对地电流的电流值的大小，由基准电压源VB和第二 NMOS管的沟道长宽比来决定。
[0034]本发明实施例还提供一种芯片系统。图4是本发明实施例的一种芯片系统的结构示意图。参见图4，所述芯片系统包括:输入输出接口装置10和芯片20。其中，所述输入输出接口装置10为上述的输入输出接口装置。所述芯片20包括但不限于存储器、控制器和计算器等。
[0035]本发明实施例提供的输入输出接口装置以及芯片系统，通过为输入输出接口装置的信号放大单元设置对地电流产生单元，该对地电流产生单元可以用于当信号放大单元输出的第一电压信号为O信号时为信号放大单元提供正反馈的对地电流，产生的对地电流可以有效地削弱输入输出接口装置的输入电压信号为O信号时所含有的电源噪声，从而可以保证芯片系统能够正常工作。
[0036]注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
【主权项】
1.一种输入输出接口装置，其特征在于，包括:信号放大单元和对地电流产生单元，其中， 所述信号放大单元用于对输入电压信号进行放大并输出第一电压信号； 所述对地电流产生单元与所述信号放大单元连接，用于当所述第一电压信号为O信号时，为所述信号放大单元提供正反馈的对地电流。2.根据权利要求1所述的输入输出接口装置，其特征在于，所述信号放大单元包括第一电阻和第一放大电路； 所述第一电阻的一端作为所述信号放大单元的输入端，所述第一电阻的另一端与所述第一放大电路的输入端连接，所述第一放大电路的输出端作为所述信号放大单元的输出端。3.根据权利要求2所述的输入输出接口装置，其特征在于，所述对地电流产生单元包括第二电阻、第一反相器和第一 NMOS管； 所述第二电阻的一端与所述信号放大单元的输入端连接，所述第二电阻的另一端与所述第一 NMOS管的漏极连接，所述第一 NMOS管的源极接地，所述第一 NMOS管的栅极与所述第一反相器的输出端连接，所述第一反相器的输入端与所述信号放大单元的输出端连接。4.根据权利要求3所述的输入输出接口装置，其特征在于，所述第二电阻的阻值大于第一电阻的阻值。5.根据权利要求2所述的输入输出接口装置，其特征在于，所述对地电流产生单元包括第二 NMOS管、第三NMOS管和第一 PMOS管； 所述第二 NMOS管的漏极与所述信号放大单元的输入端连接，所述第二 NMOS管的源极接地，所述第二 NMOS管的栅极分别与所述第三NMOS管的漏极和所述第一 PMOS管的漏极连接，所述第三NMOS管的源极接地，所述第三NMOS管的栅极和所述第一 PMOS管的栅极与所述信号放大单元的输出端连接，所述第一 PMOS管的源极接基准电压源。6.—种芯片系统,其特征在于,包括如权利要求1-5中任一项所述的输入输出接口装置。
【专利摘要】本发明公开了一种输入输出接口装置以及芯片系统，其中，所述输入输出接口装置包括：信号放大单元和对地电流产生单元，其中，所述信号放大单元用于对输入电压信号进行放大并输出第一电压信号；所述对地电流产生单元与所述信号放大单元连接，用于当所述第一电压信号为0信号时，为所述信号放大单元提供正反馈的对地电流。本发明通过接地电流产生单元产生的正反馈的接地电流可以有效地削弱输入输出接口装置的输入电压信号为0信号时所含有的电源噪声，从而可以保证芯片系统能够正常工作。
【IPC分类】H03K19/0175
【公开号】CN104901678
【申请号】CN201410079121
【发明人】陈建梅, 胡洪
【申请人】北京兆易创新科技股份有限公司
【公开日】2015年9月9日
【申请日】2014年3月5日
最新回复(0)