一种vdd耐压cmos的2vdd电平转换电路的制作方法
一种vdd耐压cmos的2vdd电平转换电路的制作方法
【技术领域】
[0001]本发明属于集成电路设计领域，可以将VDD耐压的COMS器件工作于2倍VDD电压电路，实现将VDD电压阈的数字信号转换为2倍VDD电压阈的数字信号。
【背景技术】
[0002]在集成电路设计中，由于工艺的限制或者出于成本的考虑，需要将VDD耐压的CMOS器件工作于2倍VDD电压电路，在保证电路性能的同时还需要保证MOS管不会超过耐压值VDD。
[0003]附图1是一种VDD耐压的CMOS器件工作于2倍VDD电压电路的反相器电路；具体电路形式包含输出级和电平转换级两个部分；输出级(a)由3个NMOS管和3个PMOS管构成，NMOS管Ml的源极连接到地，栅极连接电平转换级的输出IN2，漏极连接到PMOS管M2的源极和NMOS管M3的源极；PM0S管M2的源极连接到NMOS管Ml的漏极和NMOS管M3源极，栅极连接电平转换级的输出IN2，漏极连接到电源VDD ;^0S管M3的源极连接到NMOS管Ml的漏极和PMOS管M2的源极，栅极连接到电源VDD，漏极连接到PMOS管M4的漏极作为电路的输出OUT ；PM0S管M4的源极连接到PMOS管M5的漏极和NMOS管M6的源极，栅极连接到电源VDD，漏极连接到NMOS管M3的漏极作为电路的输出OUT ；PM0S管M5的源极连接到电源2VDD，栅极连接电平转换级的输出IN1，漏极连接到PMOS管M4的源极和NMOS管M6的源极；NM0S管M6的源极连接到PMOS管M4的源极和PMOS管M5的漏极，栅极连接电平转换级的输出INl，漏极连接到电源VDD ；电平转换级(b)由2个NMOS管和2个PMOS管构成；NM0S管M7的源极连接到反相器的输入端IN，栅极连接到电源VDD，漏极连接到NMOS管M8的源极作为电平转换级的输出IN2 ;NM0S管M8的源极连接到NMOS管M7的漏极作为电平转换级的输出IN2，栅极连接到反相器的输入端IN，漏极连接到电源VDD ；PM0S管M9的源极连接到反相器的输入端IN，栅极连接到电源VDD，漏极连接到PMOS管MlO的源极作为电平转换级的输出INI ;PM0S管MlO的源极连接到PMOS管M9的漏极作为电平转换级的输出IN1，栅极连接到反相器的输入端IN，漏极连接到电源VDD。
[0004]电源VDD的电压为VDD，电源2VDD的电压为2倍VDD，该反相器的输入高电平为2倍VDD，低电平为O ;当反相器输入为高电平时，IN电压为2倍VDD，电平转换级的M9导通、MlO断开、INl电压为2倍VDD，M7断开、M8导通、IN2电压为VDD ;则输出级Ml导通、M2断开、M3导通、M5断开、M6开启、M4断开、OUT输出为O ;当反相器输入为低电平时，IN电压为0，电平转换级的M9断开、MlO导通、INl电压为VDD，M7导通开、M8断开、IN2电压为O ;则输出级Ml断开、M2导通、M3断开、M5导通、M6断开、M4导通、OUT输出为2倍VDD ;附图2是反相器各主要结点的波形图；通过上面的分析电平转换级的作用是将输入O到2倍VDD电压阈的数字信号转换为O到VDD电压阈的数字信号IN2和VDD到2倍VDD电压阈的数字信号INl。
【发明内容】
[0005]根据之前分析的反相器电路，反相器的输出级，则需要两个信号来驱动；一个为O到VDD电压阈的数字信号和一个为VDD到2倍VDD电压阈的数字信号；对于将VDD电压阈到2倍VDD电压阈的电平转换，输入已经能提供一个O到VDD电压与的数字信号，所以需要设计一个可以将O到VDD电压阈的数字信号转换为VDD到2倍VDD电压阈的数字信号的电路。
[0006]基于上述思想，本发明设计一种VDD耐压的CMOS器件工作于2倍VDD电压，可以将VDD电压阈的数字信号转换为2倍VDD电压阈的数字信号的电平转换电路；主要的技术点有四个方面:
1.采用锁存器结构，通过复位电路修改锁存器的存储值；
2.采用脉冲产生电路，在输入信号发生翻转的同时产生复位或置位信号，修改锁存器的存储值；
3.无静态功耗；
4.采用VDD耐压的器件工作在2倍VDD电压。
【附图说明】
[0007]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0008]图1 一种VDD耐压的CMOS器件工作于2倍VDD电压电路的反相器电路；
图2反相器各主要结点波形；
图3本发明的电平转换电路；
图4脉冲产生电路波形图；
图5本发明的电平转换电路主要结点波形图。
【具体实施方式】
[0009]以下结合附图，详细说明发明公开的一种VDD耐压CMOS的2VDD电平转换电路的结构和工作过程。
[0010]如图3所示，一种VDD耐压的CMOS器件用于2倍VDD电压，可以将VDD电压阈的数字信号转换为2倍VDD电压阈的数字信号的电平转换电路；具体电路形式包含输出级、锁存器、复位电路、逻辑电路、脉冲产生电路五个部分；输出级(a)由3个NMOS管和3个PMOS管构成，NMOS管Ml的源极连接到地，栅极连接到反相器Xl的输出INB，漏极连接到PMOS管M2的源极和NMOS管M3源极；PM0S管M2的源极连接到NMOS管Ml的漏极和NMOS管M3源极，栅极连接到反相器Xl的输出INB，漏极连接到电源VDD ；NM0S管M3的源极连接到NMOS管Ml的漏极和PMOS管M2的源极，栅极连接到电源VDD，漏极连接到M4的漏极作为电路的输出OUT ；PM0S管M4的源极连接到PMOS管M5的漏极和NMOS管M6的源极，栅极连接到电源VDD，漏极连接到M3的漏极作为电路的输出OUT ;PM0S管M5的源极连接到电源2VDD，栅极连接到锁存器的输出B端，漏极连接到PMOS管M4的源极和NMOS管M6的源极；NM0S管M6的源极连接到PMOS管M4的源极和PMOS管M5的漏极，栅极连接到锁存器的输出B端，漏极连接到电源VDD ;锁存器(b)由2个NMOS管和2个PMOS管构成；NM0S管Mll的源极连接到电源VDD，栅极连接到锁存器的输出结点B，漏极连接到锁存器的结点A ；PM0S管M12的源极连接到电源2VDD，栅极连接到锁存器的输出结点B，漏极连接到锁存器的 结点A ；NM0S管M13的源极连接到电源VDD，栅极连接到锁存器的结点A，漏极连接到锁存器的输出结点B ；PMOS管M14的源极连接到电源2VDD，栅极连接到锁存器的结点A，漏极连接到锁存器的输出结点B ;复位电路(c)由4个NMOS构成；NM0S管M7的源极连接到地，栅极连接到与门X3的输出端RB，漏极连接到NMOS管M9的源极；^0S管M8的源极连接到地，栅极连接到与门X4的输出端RBB，漏极连接到NMOS管MlO的源极；NM0S管M9的源极连接到NMOS管M7的漏极，栅极连接到电源VDD，漏极连接到锁存器的结点A ；NM0S管MlO的源极连接到NMOS管M8的漏极，栅极连接到电源VDD，漏极连接到锁存器的结点B ;逻辑电路(d)由2个反相器、2个与门和一个脉冲产生电路构成；逻辑电路均由VDD电源供电；反相器Xl的输入连接到电平转换电路的输入IN，输出结点INB连接到反相器X2的输入；反相器X2的输入连接到反相器Xl的输出结点INB，反相器X2的输出结点为INBB ;与门X3的一个输入连接到反相器Xl的输出结点INB，另一个输入连接到脉冲产生电路的输出结点IN_CK，输出结点RB连接到复位电路M7的栅极；与门X4的一个输入连接到反相器X2的输出结点INBB，另一个输入连接到脉冲产生电路的输出结点IN_CK，输出结点RBB连接到复位电路M8的栅极；脉冲产生电路的输入连接到电平转换电路的输入IN，输出结点IN_CK连接到与门X3和X4的输入。
[0011 ] 如图4所示，是脉冲产生电路的波形图，当输入信号IN翻转时，脉冲产生电路输出一个窄脉冲，该脉冲输入到X3、X4与输入信号的同相或反向相与，作为复位电路的控制信号，使锁存器复位或者置位，从而产生VDD到2倍VDD电压阈的数字信号；假设输入信号IN从低变为高，则INB输出0，INBB输出VDD，IN_CK输出一个窄脉冲，RB输出0，RBB输出一个窄脉冲，M8开启，结点B电压下拉复位；当在脉冲消失后锁存器保持复位值，结点B输出低电平，结合之前反相器的分析OUT输出2倍VDD电压；同理当输入信号IN从高变低各结点变化相反；图5为电平转换器各主要结点的波形。
[0012]综上所述，本发明利用锁存器的锁存功能，采用脉冲产生电路，在输入发生翻转时将锁存器复位或者置位来实现数据的传输，从而实现了一种VDD耐压的CMOS器件工作于2倍VDD电压，可以将VDD电压阈的数字信号转换为2倍VDD电压阈的数字信号的电平转换电路。
【主权项】
1.一种电路结构，包括: 一种VDD耐压的CMOS器件工作于2倍VDD电压，可以将VDD电压阈的数字信号转换为2倍VDD电压阈的数字信号的电平转换电路；具体电路形式包含输出级、锁存器、复位电路、逻辑电路、脉冲产生电路五个部分；输出级(a)由3个NMOS管和3个PMOS管构成，NMOS管Ml的源极连接到地，栅极连接到反相器Xl的输出INB，漏极连接到PMOS管M2的源极和NMOS管M3源极；PM0S管M2的源极连接到NMOS管Ml的漏极和NMOS管M3源极，栅极连接到反相器Xl的输出INB，漏极连接到电源VDD ；NM0S管M3的源极连接到NMOS管Ml的漏极和PMOS管M2的源极，栅极连接到电源VDD，漏极连接到M4的漏极作为电路的输出OUT ；PM0S管M4的源极连接到PMOS管M5的漏极和NMOS管M6的源极，栅极连接到电源VDD，漏极连接到M3的漏极作为电路的输出OUT ；PM0S管M5的源极连接到电源2VDD，栅极连接到锁存器的输出B端，漏极连接到PMOS管M4的源极和NMOS管M6的源极；NM0S管M6的源极连接到PMOS管M4的源极和PMOS管M5的漏极，栅极连接到锁存器的输出B端，漏极连接到电源VDD ;锁存器(b)由2个NMOS管和2个PMOS管构成；NM0S管Mll的源极连接到电源VDD，栅极连接到锁存器的输出结点B，漏极连接到锁存器的结点A ;PM0S管M12的源极连接到电源2VDD，栅极连接到锁存器的输出结点B，漏极连接到锁存器的结点A ；NM0S管M13的源极连接到电源VDD,栅极连接到锁存器的结点A，漏极连接到锁存器的输出结点B ；PM0S管M14的源极连接到电源2VDD，栅极连接到锁存器的结点A，漏极连接到锁存器的输出结点B;复位电路(c)由4个NMOS构成；NM0S管M7的源极连接到地，栅极连接到与门X3的输出端RB，漏极连接到NMOS管M9的源极；NM0S管M8的源极连接到地，栅极连接到与门X4的输出端RBB，漏极连接到NMOS管MlO的源极；NM0S管M9的源极连接到NMOS管M7的漏极，栅极连接到电源VDD，漏极连接到锁存器的结点A ；NM0S管MlO的源极连接到NMOS管M8的漏极，栅极连接到电源VDD，漏极连接到锁存器的结点B ;逻辑电路(d)由2个反相器、2个与门和一个脉冲产生电路构成；逻辑电路均由VDD电源供电；反相器Xl的输入连接到电平转换电路的输入IN，输出结点INB连接到反相器X2的输入；反相器X2的输入连接到反相器Xl的输出结点INB，反相器X2的输出结点为INBB ;与门X3的一个输入连接到反相器Xl的输出结点INB，另一个输入连接到脉冲产生电路的输出结点IN_CK，输出结点RB连接到复位电路M7的栅极；与门X4的一个输入连接到反相器X2的输出结点INBB，另一个输入连接到脉冲产生电路的输出结点IN_CK，输出结点RBB连接到复位电路M8的栅极；脉冲产生电路的输入连接到电平转换电路的输入IN，输出结点IN_CK连接到与门X3和X4的输入。2.根据权利要求1所述电平转换电路，其特征在于采用VDD耐压的器件工作在2倍VDD电压。3.根据权利要求1所述电平转换电路，其特征在于采用锁存器来维持控制信号。4.根据权利要求1所述电平转换电路，其特征在于采用脉冲产生电路在输入信号发生翻转时对锁存器进行复位或置位操作。
【专利摘要】电平转换电路被广泛应用于多电压阈的电路中，在一些设计中需要用VDD耐压的CMOS器件设计工作于2倍VDD电压的电平转换电路；本发明公布了一种VDD耐压的COMS器件工作2倍VDD电压的电平转换电路，可以将VDD电压阈的数字信号转换为2倍VDD电压阈的数字信号；本发明的电路由输出级、锁存器、复位电路、逻辑电路、脉冲产生电路构成。
【IPC分类】H03K19/0185
【公开号】CN104901681
【申请号】CN201510319996
【发明人】李亚
【申请人】长沙景嘉微电子股份有限公司
【公开日】2015年9月9日
【申请日】2015年6月12日
【技术领域】
[0001]本发明属于集成电路设计领域，可以将VDD耐压的COMS器件工作于2倍VDD电压电路，实现将VDD电压阈的数字信号转换为2倍VDD电压阈的数字信号。
【背景技术】
[0002]在集成电路设计中，由于工艺的限制或者出于成本的考虑，需要将VDD耐压的CMOS器件工作于2倍VDD电压电路，在保证电路性能的同时还需要保证MOS管不会超过耐压值VDD。
[0003]附图1是一种VDD耐压的CMOS器件工作于2倍VDD电压电路的反相器电路；具体电路形式包含输出级和电平转换级两个部分；输出级(a)由3个NMOS管和3个PMOS管构成，NMOS管Ml的源极连接到地，栅极连接电平转换级的输出IN2，漏极连接到PMOS管M2的源极和NMOS管M3的源极；PM0S管M2的源极连接到NMOS管Ml的漏极和NMOS管M3源极，栅极连接电平转换级的输出IN2，漏极连接到电源VDD ;^0S管M3的源极连接到NMOS管Ml的漏极和PMOS管M2的源极，栅极连接到电源VDD，漏极连接到PMOS管M4的漏极作为电路的输出OUT ；PM0S管M4的源极连接到PMOS管M5的漏极和NMOS管M6的源极，栅极连接到电源VDD，漏极连接到NMOS管M3的漏极作为电路的输出OUT ；PM0S管M5的源极连接到电源2VDD，栅极连接电平转换级的输出IN1，漏极连接到PMOS管M4的源极和NMOS管M6的源极；NM0S管M6的源极连接到PMOS管M4的源极和PMOS管M5的漏极，栅极连接电平转换级的输出INl，漏极连接到电源VDD ；电平转换级(b)由2个NMOS管和2个PMOS管构成；NM0S管M7的源极连接到反相器的输入端IN，栅极连接到电源VDD，漏极连接到NMOS管M8的源极作为电平转换级的输出IN2 ;NM0S管M8的源极连接到NMOS管M7的漏极作为电平转换级的输出IN2，栅极连接到反相器的输入端IN，漏极连接到电源VDD ；PM0S管M9的源极连接到反相器的输入端IN，栅极连接到电源VDD，漏极连接到PMOS管MlO的源极作为电平转换级的输出INI ;PM0S管MlO的源极连接到PMOS管M9的漏极作为电平转换级的输出IN1，栅极连接到反相器的输入端IN，漏极连接到电源VDD。
[0004]电源VDD的电压为VDD，电源2VDD的电压为2倍VDD，该反相器的输入高电平为2倍VDD，低电平为O ;当反相器输入为高电平时，IN电压为2倍VDD，电平转换级的M9导通、MlO断开、INl电压为2倍VDD，M7断开、M8导通、IN2电压为VDD ;则输出级Ml导通、M2断开、M3导通、M5断开、M6开启、M4断开、OUT输出为O ;当反相器输入为低电平时，IN电压为0，电平转换级的M9断开、MlO导通、INl电压为VDD，M7导通开、M8断开、IN2电压为O ;则输出级Ml断开、M2导通、M3断开、M5导通、M6断开、M4导通、OUT输出为2倍VDD ;附图2是反相器各主要结点的波形图；通过上面的分析电平转换级的作用是将输入O到2倍VDD电压阈的数字信号转换为O到VDD电压阈的数字信号IN2和VDD到2倍VDD电压阈的数字信号INl。
【发明内容】
[0005]根据之前分析的反相器电路，反相器的输出级，则需要两个信号来驱动；一个为O到VDD电压阈的数字信号和一个为VDD到2倍VDD电压阈的数字信号；对于将VDD电压阈到2倍VDD电压阈的电平转换，输入已经能提供一个O到VDD电压与的数字信号，所以需要设计一个可以将O到VDD电压阈的数字信号转换为VDD到2倍VDD电压阈的数字信号的电路。
[0006]基于上述思想，本发明设计一种VDD耐压的CMOS器件工作于2倍VDD电压，可以将VDD电压阈的数字信号转换为2倍VDD电压阈的数字信号的电平转换电路；主要的技术点有四个方面:
1.采用锁存器结构，通过复位电路修改锁存器的存储值；
2.采用脉冲产生电路，在输入信号发生翻转的同时产生复位或置位信号，修改锁存器的存储值；
3.无静态功耗；
4.采用VDD耐压的器件工作在2倍VDD电压。
【附图说明】
[0007]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0008]图1 一种VDD耐压的CMOS器件工作于2倍VDD电压电路的反相器电路；
图2反相器各主要结点波形；
图3本发明的电平转换电路；
图4脉冲产生电路波形图；
图5本发明的电平转换电路主要结点波形图。
【具体实施方式】
[0009]以下结合附图，详细说明发明公开的一种VDD耐压CMOS的2VDD电平转换电路的结构和工作过程。
[0010]如图3所示，一种VDD耐压的CMOS器件用于2倍VDD电压，可以将VDD电压阈的数字信号转换为2倍VDD电压阈的数字信号的电平转换电路；具体电路形式包含输出级、锁存器、复位电路、逻辑电路、脉冲产生电路五个部分；输出级(a)由3个NMOS管和3个PMOS管构成，NMOS管Ml的源极连接到地，栅极连接到反相器Xl的输出INB，漏极连接到PMOS管M2的源极和NMOS管M3源极；PM0S管M2的源极连接到NMOS管Ml的漏极和NMOS管M3源极，栅极连接到反相器Xl的输出INB，漏极连接到电源VDD ；NM0S管M3的源极连接到NMOS管Ml的漏极和PMOS管M2的源极，栅极连接到电源VDD，漏极连接到M4的漏极作为电路的输出OUT ；PM0S管M4的源极连接到PMOS管M5的漏极和NMOS管M6的源极，栅极连接到电源VDD，漏极连接到M3的漏极作为电路的输出OUT ;PM0S管M5的源极连接到电源2VDD，栅极连接到锁存器的输出B端，漏极连接到PMOS管M4的源极和NMOS管M6的源极；NM0S管M6的源极连接到PMOS管M4的源极和PMOS管M5的漏极，栅极连接到锁存器的输出B端，漏极连接到电源VDD ;锁存器(b)由2个NMOS管和2个PMOS管构成；NM0S管Mll的源极连接到电源VDD，栅极连接到锁存器的输出结点B，漏极连接到锁存器的结点A ；PM0S管M12的源极连接到电源2VDD，栅极连接到锁存器的输出结点B，漏极连接到锁存器的 结点A ；NM0S管M13的源极连接到电源VDD，栅极连接到锁存器的结点A，漏极连接到锁存器的输出结点B ；PMOS管M14的源极连接到电源2VDD，栅极连接到锁存器的结点A，漏极连接到锁存器的输出结点B ;复位电路(c)由4个NMOS构成；NM0S管M7的源极连接到地，栅极连接到与门X3的输出端RB，漏极连接到NMOS管M9的源极；^0S管M8的源极连接到地，栅极连接到与门X4的输出端RBB，漏极连接到NMOS管MlO的源极；NM0S管M9的源极连接到NMOS管M7的漏极，栅极连接到电源VDD，漏极连接到锁存器的结点A ；NM0S管MlO的源极连接到NMOS管M8的漏极，栅极连接到电源VDD，漏极连接到锁存器的结点B ;逻辑电路(d)由2个反相器、2个与门和一个脉冲产生电路构成；逻辑电路均由VDD电源供电；反相器Xl的输入连接到电平转换电路的输入IN，输出结点INB连接到反相器X2的输入；反相器X2的输入连接到反相器Xl的输出结点INB，反相器X2的输出结点为INBB ;与门X3的一个输入连接到反相器Xl的输出结点INB，另一个输入连接到脉冲产生电路的输出结点IN_CK，输出结点RB连接到复位电路M7的栅极；与门X4的一个输入连接到反相器X2的输出结点INBB，另一个输入连接到脉冲产生电路的输出结点IN_CK，输出结点RBB连接到复位电路M8的栅极；脉冲产生电路的输入连接到电平转换电路的输入IN，输出结点IN_CK连接到与门X3和X4的输入。
[0011 ] 如图4所示，是脉冲产生电路的波形图，当输入信号IN翻转时，脉冲产生电路输出一个窄脉冲，该脉冲输入到X3、X4与输入信号的同相或反向相与，作为复位电路的控制信号，使锁存器复位或者置位，从而产生VDD到2倍VDD电压阈的数字信号；假设输入信号IN从低变为高，则INB输出0，INBB输出VDD，IN_CK输出一个窄脉冲，RB输出0，RBB输出一个窄脉冲，M8开启，结点B电压下拉复位；当在脉冲消失后锁存器保持复位值，结点B输出低电平，结合之前反相器的分析OUT输出2倍VDD电压；同理当输入信号IN从高变低各结点变化相反；图5为电平转换器各主要结点的波形。
[0012]综上所述，本发明利用锁存器的锁存功能，采用脉冲产生电路，在输入发生翻转时将锁存器复位或者置位来实现数据的传输，从而实现了一种VDD耐压的CMOS器件工作于2倍VDD电压，可以将VDD电压阈的数字信号转换为2倍VDD电压阈的数字信号的电平转换电路。
【主权项】
1.一种电路结构，包括: 一种VDD耐压的CMOS器件工作于2倍VDD电压，可以将VDD电压阈的数字信号转换为2倍VDD电压阈的数字信号的电平转换电路；具体电路形式包含输出级、锁存器、复位电路、逻辑电路、脉冲产生电路五个部分；输出级(a)由3个NMOS管和3个PMOS管构成，NMOS管Ml的源极连接到地，栅极连接到反相器Xl的输出INB，漏极连接到PMOS管M2的源极和NMOS管M3源极；PM0S管M2的源极连接到NMOS管Ml的漏极和NMOS管M3源极，栅极连接到反相器Xl的输出INB，漏极连接到电源VDD ；NM0S管M3的源极连接到NMOS管Ml的漏极和PMOS管M2的源极，栅极连接到电源VDD，漏极连接到M4的漏极作为电路的输出OUT ；PM0S管M4的源极连接到PMOS管M5的漏极和NMOS管M6的源极，栅极连接到电源VDD，漏极连接到M3的漏极作为电路的输出OUT ；PM0S管M5的源极连接到电源2VDD，栅极连接到锁存器的输出B端，漏极连接到PMOS管M4的源极和NMOS管M6的源极；NM0S管M6的源极连接到PMOS管M4的源极和PMOS管M5的漏极，栅极连接到锁存器的输出B端，漏极连接到电源VDD ;锁存器(b)由2个NMOS管和2个PMOS管构成；NM0S管Mll的源极连接到电源VDD，栅极连接到锁存器的输出结点B，漏极连接到锁存器的结点A ;PM0S管M12的源极连接到电源2VDD，栅极连接到锁存器的输出结点B，漏极连接到锁存器的结点A ；NM0S管M13的源极连接到电源VDD,栅极连接到锁存器的结点A，漏极连接到锁存器的输出结点B ；PM0S管M14的源极连接到电源2VDD，栅极连接到锁存器的结点A，漏极连接到锁存器的输出结点B;复位电路(c)由4个NMOS构成；NM0S管M7的源极连接到地，栅极连接到与门X3的输出端RB，漏极连接到NMOS管M9的源极；NM0S管M8的源极连接到地，栅极连接到与门X4的输出端RBB，漏极连接到NMOS管MlO的源极；NM0S管M9的源极连接到NMOS管M7的漏极，栅极连接到电源VDD，漏极连接到锁存器的结点A ；NM0S管MlO的源极连接到NMOS管M8的漏极，栅极连接到电源VDD，漏极连接到锁存器的结点B ;逻辑电路(d)由2个反相器、2个与门和一个脉冲产生电路构成；逻辑电路均由VDD电源供电；反相器Xl的输入连接到电平转换电路的输入IN，输出结点INB连接到反相器X2的输入；反相器X2的输入连接到反相器Xl的输出结点INB，反相器X2的输出结点为INBB ;与门X3的一个输入连接到反相器Xl的输出结点INB，另一个输入连接到脉冲产生电路的输出结点IN_CK，输出结点RB连接到复位电路M7的栅极；与门X4的一个输入连接到反相器X2的输出结点INBB，另一个输入连接到脉冲产生电路的输出结点IN_CK，输出结点RBB连接到复位电路M8的栅极；脉冲产生电路的输入连接到电平转换电路的输入IN，输出结点IN_CK连接到与门X3和X4的输入。2.根据权利要求1所述电平转换电路，其特征在于采用VDD耐压的器件工作在2倍VDD电压。3.根据权利要求1所述电平转换电路，其特征在于采用锁存器来维持控制信号。4.根据权利要求1所述电平转换电路，其特征在于采用脉冲产生电路在输入信号发生翻转时对锁存器进行复位或置位操作。
【专利摘要】电平转换电路被广泛应用于多电压阈的电路中，在一些设计中需要用VDD耐压的CMOS器件设计工作于2倍VDD电压的电平转换电路；本发明公布了一种VDD耐压的COMS器件工作2倍VDD电压的电平转换电路，可以将VDD电压阈的数字信号转换为2倍VDD电压阈的数字信号；本发明的电路由输出级、锁存器、复位电路、逻辑电路、脉冲产生电路构成。
【IPC分类】H03K19/0185
【公开号】CN104901681
【申请号】CN201510319996
【发明人】李亚
【申请人】长沙景嘉微电子股份有限公司
【公开日】2015年9月9日
【申请日】2015年6月12日
最新回复(0)