一种新型低成本分频电路及其控制方法
一种新型低成本分频电路及其控制方法
【技术领域】
[0001] 本发明设及一种新型低成本分频电路及其控制方法。
【背景技术】
[0002] 传统传统目前常用的分频电路如图1所示，即通过T触发器串联实现分频功能，其 缺点在于；如需在使用过程中改变分频倍速，必须改变该电路的硬件接线，而且要增加相关 必要的元件个数，较为繁琐，且修改增加了不必要的成本；此外，该种分频电路的分频倍数 仅为2的倍数，如2, 8, 16,无法实现任意倍数的分频，该使得该种频电路使用便捷性受到很 大的影响；而其由于分频电路应用的普遍性，迫切需要提出一种不限于基本倍数为2、成本 较低且简单高效的分频电路。
【发明内容】
[0003] 本发明的目的在于提供一种新型低成本分频电路及其控制方法，W克服现有技术 中存在缺陷，实现任意分频倍数的设置。
[0004] 为实现上述目的，本发明的技术方案是；一种新型低成本分频电路，包括一分频输 入电模块；该分频输入模块的第一端与一第一计数模块的第一端相连；所述第一计数模块 的第二端与一第一阔值输入模块的第一端相连，所述第一计数模块的第=端与一第一比较 模块的第一端相连，所述第一计数模块的第四端与一第二计数模块的第一端相连；所述第 一阔值输入模块的第二端与所述第一比较模块的第二端相连；所述第二计数模块的第二端 与一第二阔值输入模块的第一端相连，所述第二计数模块的第=端与一第二比较模块的第 一端相连；所述第二阔值输入模块的二端与所述第二比较模块的第二端相连；所述第二比 较模块的第=端与所述第一比较模块的第=端相连；所述第二比较模块的第四端作为所述 新型低成本分频电路的输出端，并接入一计数置位模块的第一端；所述计数置位模块的第 二端与所述分频输入模块的第二端相连，所述计数置位模块的第=端分别与所述第一计数 模块的第五端和所述第二计数模块的第四端相连。
[0005] 在本发明一实施例中，所述分频输入模块包括第一与非口电路和第二与非口电 路；所述第一与非口电路的第一输入端输入减脉冲信号；所述第二与非口电路的第一输入 端输入加脉冲信号；所述第一与非口电路的第二输入端与所述第二与非口电路的第二输入 端相连，并作为所述分频输入模块的第二端；所述第一与非口电路的输出端与所述第二与 非口电路的输出端分别连接至所述第一计数模块。
[0006] 在本发明一实施例中，所述第一计数模块包括一第一计数器40193;所述第一计 数器40193的CP+端与所述第二与非口电路的输出端相连；所述第一计数器40193的CP-端 与所述第一与非口电路的输出端相连；所述第一计数器40193的R端作为所述第一计数模 块的第五端。
[0007] 在本发明一实施例中，所述第一比较模块包括一第一比较器4585 ;所述第一比较 器4585的A0端、A1端、A2端W及A3端分别对应与所述第一计数器40193的Q1端、Q2端、 Q3端化及Q4端相连；所述第一比较器4585的（A〉B)IN端化及（A=B)IN端接高电平，（A<B)IN端接地。
[0008] 在本发明一实施例中，所述第一阔值输入模块包括一第一拨码开关S1 ;所述第一 拨码开关S1的第一输入端至第四输入端分别接高电平；所述第一拨码开关S1的第一输出 端至第四输出端分别对应与所述第一计数器40193的DPI端、DP2端、DP3端W及DP4端相 连；所述第一拨码开关S1的第一输出端还经第四电阻（R4)的一端连接至所述第一比较器 4585的B3端，第二输出端还经第=电阻（R3)的一端连接至所述第一比较器4585的B2端， 第=输出端还经第二电阻（R2)的一端连接至所述第一比较器4585的B1端，第四输出端还 经第一电阻（R1)的一端连接至所述第一比较器4585的B0端，且所述第一电阻（R1)的另一 端、所述第二电阻（R2)的另一端、所述第=电阻（R3)的另一端W及所述第四电阻（R4)的另 一端相连并接地。
[0009] 在本发明一实施例中，所述第二计数模块包括一第二计数器40193;所述第二计 数器40193的CP+端与所述第一计数器40193的^端相连；所述第二计数器40193的 CP-端与所述第一计数器40193的_^端相连；所述第二计数器40193的R端作为所述第二 计数模块的第四端；所述第二计数器40193的56端分别与所述第一计数器40193的端 W及所述第二计数器40193的胃端相连。
[0010] 在本发明一实施例中，所述第二比较模块包括一第二比较器4585;所述第二比较 器4585的A0端、A1端、A2端W及A3端分别对应与所述第二计数器40193的Q1端、Q2端、 Q3端W及Q4端相连；所述第二比较器4585的（A〉B)IN端接高电平；所述第二比较器4585 的（A=B)IN端与所述第一比较器4585的（A=B)OUT端相连；所述第二比较器4585的（A<B) IN端与所述第一比较器4585的（A<B)OUT端相连；；所述第二比较器4585的（A〉B)OUT端 作为所述第二比较模块的第四端； 在本发明一实施例中，所述第二阔值输入模块包括一第二拨码开关S2 ;所述第二拨码 开关S2的第一输入端至第四输入端分别接高电平；所述第二拨码开关S2的第一输出端至 第四输出端分别对应与所述第二计数器40193的DPI端、DP2端、DP3端W及DP4端相连； 所述第二拨码开关S2的第一输出端还经第八电阻（R8 )的一端连接至所述第二比较器4585 的B3端，第二输出端还经第走电阻（R7)的一端连接至所述第二比较器4585的B2端，第= 输出端还经第六电阻（R6)的一端连接至所述第二比较器4585的B1端，第四输出端还经第 五电阻（R5)的一端连接至所述第二比较器4585的B0端，且所述第五电阻（R5)的另一端、 所述第六电阻（R6)的另一端、所述第走电阻（R7)的另一端W及所述第八电阻（R8)的另一 端相连并接地。
[0011] 在本发明一实施例中，所述计数置位模块包括一第^与非口电路和一非口电路； 所述第=与非口电路的第一输入端作为所述计数置位模块的第二端；所述第=与非口电路 的第二输入端作为所述计数置位模块的第一端；所述第=与非口电路的输出端与所述非口 电路的输入端相连；所述非口电路的输出端作为所述计数置位模块的第=端。
[0012] 进一步的，还提供一种新型低成本分频电路的控制方法，其特征在于：通过第一 阔值输入模块中第一拨码开关设置第一阔值N，通过第二阔值输入模块中第二拨码开关设 置第二阔值M;设置完成后，分频电路中各个模块上电，分频输入模块输入待分频信号至第 一计数模块中的第一计数器40193的CP+端，所述第一计数器40193对该待分频信号进行 计数；第一比较模块中第一比较器4585接收所述第一计数器40193计数输出端的第一计数 输出值，并与经第一拨码开关键入第一比较器4585的第一阔值N相比较，且当所述第一计 数输出值等于所述第一阔值N时，所述第一计数器40193的^端输出一个脉冲；所述第一 计数器40193将该脉冲传输到第二计数模块中第二计数器40193的CP+端，所述第二计数 器40193对该脉冲进行计数；第二比较模块中第二比较器4585接收所述第二计数器40193 计数输出端的第二计数输出值，并与经第二拨码开关键入第二比较器4585的第二阔值M相 比较，且当所述第二计数输出值等于所述第二阔值M时，第二比较器4585的（A〉B)OUT端输 出分频脉冲信号，实现对待分频信号的N*M分频，并用该分频脉冲经计数置位模块分别输 入第一计数器40193和第二计数器40193的R端进行清零，并重新开始计数；其中，N或M 为大于等于1的正整数。
[0013] 相较于现有技术，本发明具有W下有益效果；本发明所提出的一种新型低成本分 频电路及其控制方法，通过设置串联的计数器W及级联的比较器，并提供分频阔值输入模 块，结合计数器和比较器的输入输出特性，实现了的分频倍数可W为任何整数，不限制于现 有的分频电路中仅为2的倍数的分频方式，而且仅仅通过阔值设置模块中拨码开关的改变 即可实现分频倍数的修改或设置，不需要做任何硬件电路的修改，操作简单简洁，而且高效 稳定，没有依靠可编程的逻辑器件或微控处理器，极大地降低了成本。
【附图说明】
[0014] 图1是常规技术中采用的分频电路的电路图。
[0015] 图2是本发明一实施例中新型低成本分频电路的电路原理图。
[0016] 图3是本发明一实施例中新型低成本分频电路的电路连接示意图。
【具体实施方式】
[0017] 下面结合附图，对本发明的技术方案进行具体说明。
[0018] 本发明提供一种新型低成本分频电路，如图2所示，包括一分频输入模块；该分频 输入模块的第一端与一第一计数模块的第一端相连；所述第一计数模块的第二端与一第 一阔值输入模块的第一端 相连，所述第一计数模块的第=端与一第一比较模块的第一端相 连，所述第一计数模块的第四端与一第二计数模块的第一端相连；所述第一阔值输入模块 的第二端与所述第一比较模块的第二端相连；所述第二计数模块的第二端与一第二阔值输 入模块的第一端相连，所述第二计数模块的第=端与一第二比较模块的第一端相连；所述 第二阔值输入模块的二端与所述第二比较模块的第二端相连；所述第二比较模块的第=端 与所述第一比较模块的第=端相连；所述第二比较模块的第四端作为所述新型低成本分频 模块的输出端，并接入一计数置位模块的第一端；所述计数置位模块的第二端与所述分频 输入模块的第二端相连，所述计数置位模块的第=端分别与所述第一计数模块的第五端和 所述第二计数模块的第四端相连。
[0019] 进一步的，在本实施例中，如图3所示，所述分频输入模块包括第一与非口电路U1 和第二与非口电路U2 ;所述第一与非口电路U1的第一输入端输入减脉冲信号；所述第二与 非口电路U2的第一输入端输入加脉冲信号；所述第一与非口电U1路的第二输入端与所述 第二与非口电路U2的第二输入端相连，并作为所述分频输入模块的第二端，连接至计数置 位模块中第S与非口U4的第一输入端；所述第一与非口电路U1的输出端与所述第二与非 口电路U2的输出端分别连接至所述第一计数模块。
[0020] 进一步的，在本实施例中，如图3所示，所述第一计数模块包括一第一计数器 40193 ;所述连接至计数置位模块中非口U3的输出端。
[0021] 进一步的，在本实施例中，如图3所示第一计数器40193的CP+端，即该器的第5 端，与所述第二与非口电路U2的输出端相连；所述第一计数器40193的CP-端，即该巧片的 第4端，与所述第一与非口电路U1的输出端相连；所述第一计数器40193的R端，即该巧片 的第14端，作为所述第一计数模块的第五端，，所述第一比较模块包括一第一比较器4585 ; 所述第一比较器4585的A0端、A1端、A2端W及A3端，即该巧片的第10端、第7端、第2端 W及第15端，分别对应与所述第一计数器40193的Q1端、Q2端、Q3端W及Q4端，即该巧片 的第3端、第2端、第6端W及第7端相连；所述第一比较器4585的（A〉B)IN端W及（A=B) IN端接高电平，（A<B)IN端接地，即该巧片的第四端和第六端接5V高电平，第五端接地。
[0022] 进一步的，在本实施例中，如图3所示，所述第一阔值输入模块包括一第一拨码开 关S1，该拨码开关为一 4位拨码开关；所述第一拨码开关S1的第一输入端至第四输入端分 别接5V高电平；所述第一拨码开关S1的第一输出端至第四输出端分别对应与所述第一计 数器40193的DPI端、DP2端、D3端W及DP4端相连，即与该巧片的第15端、第1端、第10 端W及第9端相连；所述第一拨码开关S1的第一输出端还经第四电阻（R4)的一端连接至 所述第一比较器4585的B3端，第二输出端还经第=电阻（R3)的一端连接至所述第一比较 器4585的B2端，第=输出端还经第二电阻（R2)的一端连接至所述第一比较器4585的B1 端，第四输出端还经第一电阻（R1)的一端连接至所述第一比较器4585的B0端，即分别与 该第一比较器4585的的14，1，9，11端相连，且所述第一电阻（R1)的另一端、所述第二电阻 (R2)的另一端、所述第=电阻（R3)的另一端W及所述第四电阻（R4)的另一端相连并接地。
[0023] 进一步的，在本实施例中，如图3所示，所述第二计数模块包括一第二计数器 40193 ;所述第二计数器40193的CP+端与所述第一计数器40193的端相连，即第二计 数器40193的第五端与第一计数器40193的第12端相连；所述第二计数器40193的CP-端 与所述第一计数器40193的^端相连，即第二计数器40193的第4端与第一计数器40193 的第13端相连；所述第二计数器40193的R端作为所述第二计数模块的第四端，即该巧片 的第14端与计数置位模块中非口U3的输出端相连；所述第二计数器40193的^端分别 与所述第一计数器40193的^端W及所述第二计数器40193的胃端相连，即第二计数器 40193的第12端分别与第一计数器40193的第11端和第二计数器40193的第11端相连。
[0024] 进一步的，在本实施例中，如图3所示，所述第二比较模块包括一第二比较器 4585 ;所述第二比较器4585的A0端、A1端、A2端W及A3端分别对应与所述第二计数器 40193的Q1端、Q2端、Q3端W及Q4端相连，即第二比较器4585的第10端、第7端、第2端 W及第1端分别与第二计数器40193的第3端、第2端、第6端W及第7端相连；所述第二 比较器4585的（A〉B)IN端接高电平，即该巧片的第4端接5V高电平；所述第二比较器4585 的（A=B)IN端与所述第一比较器4585的（A=B)0UT端相连，即第二比较器4585的第6端接 第一比较器4585的第3端；所述第二比较器4585的（A<B)IN端与所述第一比较器4585的 (A<B)OUT端相连，即第二比较器4585的第6端与第一比较器4585的第12端相连；所述第 二比较器4585的（A〉B)OUT端作为所述第二比较模块的第四端，即该巧片的第13端与所述 计数置位模块中第S与非口U4的第二输入端相连。
[00巧]进一步的，在本实施例中，如图3所示，所述第二阔值输入模块包括一第二拨码开 关S2,且该第二拨码开关S2为一 4位拨码开关；所述第二拨码开关S2的第一输入端至第 四输入端分别接高电平；所述第二拨码开关S2的第一输出端至第四输出端分别对应与所 述第二计数器40193的DPI端、DP2端、DP3端W及DP4端相连，即分别与第二计数器40193 的第15端、第1端、第10端W及第9端；所述第二拨码开关S2的第一输出端还经第八电阻 (R8)的一端连接至所述第二比较器4585的B3端，第二输出端还经第走电阻（R7)的一端连 接至所述第二比较器4585的B2端，第=输出端还经第六电阻（R6)的一端连接至所述第二 比较器4585的B1端，第四输出端还经第五电阻（贴）的一端连接至所述第二比较器4585的 B0端，即与第二比较器4585的第14,1，9,11端相连，且所述第五电阻（R5)的另一端、所述 第六电阻（R6)的另一端、所述第走电阻（R7)的另一端W及所述第八电阻（R8)的另一端相 连并接地。
[0026] 进一步的，在本实施例中，如图3所示，所述计数置位模块包括一第=与非口电路 U4和一非口电路U3 ;所述第S与非口电路U4的第一输入端作为所述计数置位模块的第二 端，即分别与第一与非口电路U1的第二输入端和第二与非口电路U2的第二输入端相连； 所述第S与非口电路U4的第二输入端作为所述计数置位模块的第一端，即与第二比较器 4585的（A〉B)0UT端相连；所述第S与非口电路U4的输出端与所述非口电路U3的输入端相 连；所述非口电路U3的输出端作为所述计数置位模块的第=端，分别与第一计数器40193 的R端和第二计数器40193的R端相连。
[0027] 为了让本领域技术人员进一步了解本发明所提出的一种新型低成本分频电路，下 面结合该电路的控制方法进行具体说明。
[0028] 进一步的，在本实施例中，还提供一种新型低成本分频电路的控制方法，通过第一 阔值输入模块中第一拨码开关设置第一阔值N，通过第二阔值输入模块中第二拨码开关设 置第二阔值M;设置完成后，分频电路中各个模块上电，分频输入模块输入待分频信号至第 一计数模块中的第一计数器40193的CP+端，所述第一计数器40193对该待分频信号进行 计数；第一比较模块中第一比较器4585接收所述第一计数器40193计数输出端的第一计 数输出值，即经第一计数器40193的Q1端~Q4端获取第一计数输出值，并与经第一拨码开 关键入第一比较器4585的第一阔值N相比较，且当所述第一计数输出值等于所述第一阔值 N时，所述第一计数器40193的^端输出一个脉冲；所述第一计数器40193将该脉冲传输 到第二计数模块中第二计数器40193的CP+端，所述第二计数器40193对该脉冲进行计数； 第二比较模块中第二比较器4585接收所述第二计数器40193计数输出端的第二计数输出 值，即经第而计数器40193的Q1端~Q4端获取第而计数输出值，并与经第二拨码开关键入 第二比较器4585的第二阔值M相比较，且当所述第二计数输出值等于所述第二阔值M时， 第二比较器4585的（A〉B)OUT端输出分频脉冲信号，实现对待分频信号的M*16+N分频，并 用该分频脉冲经计数置位模块分别输入第一计数器40193和第二计数器40193的R端进行 清零，并重新开始计数；其中，N或M为大于等于1的正整数。
[0029] 在本实施例中，第一比较器4585和第二比较器4585均为4位二进制比 较器，其第 10端、第7端、第2端，w及第15端输入的P值与第11端、第9端、第1端、w及第14端代 输入的Q相比较，如果P〉Q，第13端输出高电平，若P=Q相等，第3端输出高电平，若P<Q，第 12端输出高电平。
[0030] 在本实施例中，第一计数器40193和第二计数器40193是4位二进制可逆计数器， 其第5端为上升沿时，计数器加1，第4端为上升沿时，计数器减1，但是第4端与第5端不 能同时为上升沿，如同时为上升沿，则无法计数；且第一计数器40193和第二计数器40193 能将计数值通过脚第3端、第2端、第6端W及第7端输出。
[0031] W上是本发明的较佳实施例，凡依本发明技术方案所作的改变，所产生的功能作 用未超出本发明技术方案的范围时，均属于本发明的保护范围。
【主权项】
1. 一种新型低成本分频电路，其特征在于，包括一分频输入电模块；该分频输入模块 的第一端与一第一计数模块的第一端相连；所述第一计数模块的第二端与一第一阈值输入 模块的第一端相连，所述第一计数模块的第三端与一第一比较模块的第一端相连，所述第 一计数模块的第四端与一第二计数模块的第一端相连；所述第一阈值输入模块的第二端与 所述第一比较模块的第二端相连；所述第二计数模块的第二端与一第二阈值输入模块的第 一端相连，所述第二计数模块的第三端与一第二比较模块的第一端相连；所述第二阈值输 入模块的二端与所述第二比较模块的第二端相连；所述第二比较模块的第三端与所述第一 比较模块的第三端相连；所述第二比较模块的第四端作为所述新型低成本分频电路的输出 端，并接入一计数置位模块的第一端；所述计数置位模块的第二端与所述分频输入模块的 第二端相连，所述计数置位模块的第三端分别与所述第一计数模块的第五端和所述第二计 数模块的第四端相连。2. 根据权利要求1所述的一种新型低成本分频电路，其特征在于：所述分频输入模块 包括第一与非门电路和第二与非门电路；所述第一与非门电路的第一输入端输入减脉冲信 号；所述第二与非门电路的第一输入端输入加脉冲信号；所述第一与非门电路的第二输入 端与所述第二与非门电路的第二输入端相连，并作为所述分频输入模块的第二端；所述第 一与非门电路的输出端与所述第二与非门电路的输出端分别连接至所述第一计数模块。3. 根据权利要求2所述的一种新型低成本分频电路，其特征在于：所述第一计数模块 包括一第一计数器40193 ;所述第一计数器40193的CP+端与所述第二与非门电路的输出 端相连；所述第一计数器40193的CP-端与所述第一与非门电路的输出端相连；所述第一 计数器40193的R端作为所述第一计数模块的第五端。4. 根据权利要求3所述的一种新型低成本分频电路，其特征在于：所述第一比较模块 包括一第一比较器4585 ;所述第一比较器4585的AO端、Al端、A2端以及A3端分别对应与 所述第一计数器40193的Ql端、Q2端、Q3端以及Q4端相连；所述第一比较器4585的（A>B) IN端以及（A=B) IN端接高电平，（A〈B) IN端接地。5. 根据权利要求3或4所述的一种新型低成本分频电路，其特征在于：所述第一阈值 输入模块包括一第一拨码开关Sl ;所述第一拨码开关Sl的第一输入端至第四输入端分别 接高电平；所述第一拨码开关Sl的第一输出端至第四输出端分别对应与所述第一计数器 40193的DPl端、DP2端、DP3端以及DP4端相连；所述第一拨码开关Sl的第一输出端还经 第四电阻（R4)的一端连接至所述第一比较器4585的B3端，第二输出端还经第三电阻（R3) 的一端连接至所述第一比较器4585的B2端，第三输出端还经第二电阻（R2)的一端连接至 所述第一比较器4585的Bl端，第四输出端还经第一电阻（Rl)的一端连接至所述第一比较 器4585的BO端，且所述第一电阻（Rl)的另一端、所述第二电阻（R2)的另一端、所述第三电 阻（R3)的另一端以及所述第四电阻（R4)的另一端相连并接地。6. 根据权利要求3所述的一种新型低成本分频电路，其特征在于：所述第二计数模 块包括一第二计数器40193 ;所述第二计数器40193的CP+端与所述第一计数器40193的 @端相连；所述第二计数器40193的CP-端与所述第一计数器40193的_^端相连；所述 第二计数器40193的R端作为所述第二计数模块的第四端；所述第二计数器40193的@ 端分别与所述第一计数器40193的_端以及所述第二计数器40193的1?端相连。7. 根据权利要求4或6所述的一种新型低成本分频电路，其特征在于：所述第二比较 模块包括一第二比较器4585 ;所述第二比较器4585的AO端、Al端、A2端以及A3端分别对 应与所述第二计数器40193的Ql端、Q2端、Q3端以及Q4端相连；所述第二比较器4585的 (A>B)IN端接高电平；所述第二比较器4585的（A=B)IN端与所述第一比较器4585的（A=B) OUT端相连；所述第二比较器4585的（A〈B)IN端与所述第一比较器4585的（A〈B)OUT端相 连；所述第二比较器4585的（A>B) OUT端作为所述第二比较模块的第四端。8. 根据权利要求7所述的一种新型低成本分频电路，其特征在于：所述第二阈值输入 模块包括一第二拨码开关S2 ;所述第二拨码开关S2的第一输入端至第四输入端分别接高 电平；所述第二拨码开关S2的第一输出端至第四输出端分别对应与所述第二计数器40193 的DPl端、DP2端、DP3端以及DP4端相连；所述第二拨码开关S2的第一输出端还经第八电 阻（R8)的一端连接至所述第二比较器4585的B3端，第二输出端还经第七电阻（R7)的一端 连接至所述第二比较器4585的B2端，第三输出端还经第六电阻（R6)的一端连接至所述第 二比较器4585的Bl端，第四输出端还经第五电阻（R5)的一端连接至所述第二比较器4585 的BO端，且所述第五电阻（R5)的另一端、所述第六电阻（R6)的另一端、所述第七电阻（R7) 的另一端以及所述第八电阻（R8)的另一端相连并接地。9. 根据权利要求1、3或6所述的一种新型低成本分频电路，其特征在于：所述计数置 位模块包括一第三与非门电路和一非门电路；所述第三与非门电路的第一输入端作为所述 计数置位模块的第二端；所述第三与非门电路的第二输入端作为所述计数置位模块的第一 端；所述第三与非门电路的输出端与所述非门电路的输入端相连；所述非门电路的输出端 作为所述计数置位模块的第三端。10. -种根据权利要求1~9任一项所述的一种新型低成本分频电路的控制方法，其特 征在于：通过第一阈值输入模块中第一拨码开关设置第一阈值N，通过第二阈值输入模块 中第二拨码开关设置第二阈值M ;设置完成后，分频电路中各个模块上电，分频输入模块输 入待分频信号至第一计数模块中的第一计数器40193的CP+端，所述第一计数器40193对 该待分频信号进行计数；第一比较模块中第一比较器4585接收所述第一计数器40193计 数输出端的第一计数输出值，并与经第一拨码开关键入第一比较器4585的第一阈值N相 比较，且当所述第一计数输出值等于所述第一阈值N时，所述第一计数器40193的1^端输 出一个脉冲；所述第一计数器40193将该脉冲传输到第二计数模块中第二计数器40193的 CP+端，所述第二计数器40193对该脉冲进行计数；第二比较模块中第二比较器4585接收 所述第二计数器40193计数输出端的第二计数输出值，并与经第二拨码开关键入第二比较 器4585的第二阈值M相比较，且当所述第二计数输出值等于所述第二阈值M时，第二比较 器4585的（A>B) OUT端输出分频脉冲信号，实现对待分频信号的M*16+N分频，并用该分频 脉冲经计数置位模块分别输入第一计数器40193和第二计数器40193的R端进行清零，并 重新开始计数；其中，N或M为大于等于1的正整数。
【专利摘要】本发明涉及一种新型低成本分频电路及其控制方法，该电路中分频输入电路分别与第一计数电路和计数置位电路相连；第一计数电路还与第二计数电路、第一比较电路、第一阈值输入电路以及计数置位电路相连；第二计数电路还与计数置位电路、第二阈值输入电路、第二比较电路相连；第一比较电路还与第一阈值电路和第二比较电路相连；第二阈值输入电路与第二比较电路相连；第二比较电路还与计数置位电路相连。该方法通过设置两个阈值，并结合比较器和计数器的输出输入特性，实现分频。本发明所提出一种新型低成本分频电路及其控制方法，实现了分频倍数可以设置为任何整数，而且仅通过改动拨码开关即可实现，不需要做任何硬件电路的修改，简单高效。
【IPC分类】H03K23/66
【公开号】CN104901684
【申请号】CN201510199882
【发明人】陈康
【申请人】福州大学
【公开日】2015年9月9日
【申请日】2015年4月25日
【技术领域】
[0001] 本发明设及一种新型低成本分频电路及其控制方法。
【背景技术】
[0002] 传统传统目前常用的分频电路如图1所示，即通过T触发器串联实现分频功能，其 缺点在于；如需在使用过程中改变分频倍速，必须改变该电路的硬件接线，而且要增加相关 必要的元件个数，较为繁琐，且修改增加了不必要的成本；此外，该种分频电路的分频倍数 仅为2的倍数，如2, 8, 16,无法实现任意倍数的分频，该使得该种频电路使用便捷性受到很 大的影响；而其由于分频电路应用的普遍性，迫切需要提出一种不限于基本倍数为2、成本 较低且简单高效的分频电路。
【发明内容】
[0003] 本发明的目的在于提供一种新型低成本分频电路及其控制方法，W克服现有技术 中存在缺陷，实现任意分频倍数的设置。
[0004] 为实现上述目的，本发明的技术方案是；一种新型低成本分频电路，包括一分频输 入电模块；该分频输入模块的第一端与一第一计数模块的第一端相连；所述第一计数模块 的第二端与一第一阔值输入模块的第一端相连，所述第一计数模块的第=端与一第一比较 模块的第一端相连，所述第一计数模块的第四端与一第二计数模块的第一端相连；所述第 一阔值输入模块的第二端与所述第一比较模块的第二端相连；所述第二计数模块的第二端 与一第二阔值输入模块的第一端相连，所述第二计数模块的第=端与一第二比较模块的第 一端相连；所述第二阔值输入模块的二端与所述第二比较模块的第二端相连；所述第二比 较模块的第=端与所述第一比较模块的第=端相连；所述第二比较模块的第四端作为所述 新型低成本分频电路的输出端，并接入一计数置位模块的第一端；所述计数置位模块的第 二端与所述分频输入模块的第二端相连，所述计数置位模块的第=端分别与所述第一计数 模块的第五端和所述第二计数模块的第四端相连。
[0005] 在本发明一实施例中，所述分频输入模块包括第一与非口电路和第二与非口电 路；所述第一与非口电路的第一输入端输入减脉冲信号；所述第二与非口电路的第一输入 端输入加脉冲信号；所述第一与非口电路的第二输入端与所述第二与非口电路的第二输入 端相连，并作为所述分频输入模块的第二端；所述第一与非口电路的输出端与所述第二与 非口电路的输出端分别连接至所述第一计数模块。
[0006] 在本发明一实施例中，所述第一计数模块包括一第一计数器40193;所述第一计 数器40193的CP+端与所述第二与非口电路的输出端相连；所述第一计数器40193的CP-端 与所述第一与非口电路的输出端相连；所述第一计数器40193的R端作为所述第一计数模 块的第五端。
[0007] 在本发明一实施例中，所述第一比较模块包括一第一比较器4585 ;所述第一比较 器4585的A0端、A1端、A2端W及A3端分别对应与所述第一计数器40193的Q1端、Q2端、 Q3端化及Q4端相连；所述第一比较器4585的（A〉B)IN端化及（A=B)IN端接高电平，（A<B)IN端接地。
[0008] 在本发明一实施例中，所述第一阔值输入模块包括一第一拨码开关S1 ;所述第一 拨码开关S1的第一输入端至第四输入端分别接高电平；所述第一拨码开关S1的第一输出 端至第四输出端分别对应与所述第一计数器40193的DPI端、DP2端、DP3端W及DP4端相 连；所述第一拨码开关S1的第一输出端还经第四电阻（R4)的一端连接至所述第一比较器 4585的B3端，第二输出端还经第=电阻（R3)的一端连接至所述第一比较器4585的B2端， 第=输出端还经第二电阻（R2)的一端连接至所述第一比较器4585的B1端，第四输出端还 经第一电阻（R1)的一端连接至所述第一比较器4585的B0端，且所述第一电阻（R1)的另一 端、所述第二电阻（R2)的另一端、所述第=电阻（R3)的另一端W及所述第四电阻（R4)的另 一端相连并接地。
[0009] 在本发明一实施例中，所述第二计数模块包括一第二计数器40193;所述第二计 数器40193的CP+端与所述第一计数器40193的^端相连；所述第二计数器40193的 CP-端与所述第一计数器40193的_^端相连；所述第二计数器40193的R端作为所述第二 计数模块的第四端；所述第二计数器40193的56端分别与所述第一计数器40193的端 W及所述第二计数器40193的胃端相连。
[0010] 在本发明一实施例中，所述第二比较模块包括一第二比较器4585;所述第二比较 器4585的A0端、A1端、A2端W及A3端分别对应与所述第二计数器40193的Q1端、Q2端、 Q3端W及Q4端相连；所述第二比较器4585的（A〉B)IN端接高电平；所述第二比较器4585 的（A=B)IN端与所述第一比较器4585的（A=B)OUT端相连；所述第二比较器4585的（A<B) IN端与所述第一比较器4585的（A<B)OUT端相连；；所述第二比较器4585的（A〉B)OUT端 作为所述第二比较模块的第四端； 在本发明一实施例中，所述第二阔值输入模块包括一第二拨码开关S2 ;所述第二拨码 开关S2的第一输入端至第四输入端分别接高电平；所述第二拨码开关S2的第一输出端至 第四输出端分别对应与所述第二计数器40193的DPI端、DP2端、DP3端W及DP4端相连； 所述第二拨码开关S2的第一输出端还经第八电阻（R8 )的一端连接至所述第二比较器4585 的B3端，第二输出端还经第走电阻（R7)的一端连接至所述第二比较器4585的B2端，第= 输出端还经第六电阻（R6)的一端连接至所述第二比较器4585的B1端，第四输出端还经第 五电阻（R5)的一端连接至所述第二比较器4585的B0端，且所述第五电阻（R5)的另一端、 所述第六电阻（R6)的另一端、所述第走电阻（R7)的另一端W及所述第八电阻（R8)的另一 端相连并接地。
[0011] 在本发明一实施例中，所述计数置位模块包括一第^与非口电路和一非口电路； 所述第=与非口电路的第一输入端作为所述计数置位模块的第二端；所述第=与非口电路 的第二输入端作为所述计数置位模块的第一端；所述第=与非口电路的输出端与所述非口 电路的输入端相连；所述非口电路的输出端作为所述计数置位模块的第=端。
[0012] 进一步的，还提供一种新型低成本分频电路的控制方法，其特征在于：通过第一 阔值输入模块中第一拨码开关设置第一阔值N，通过第二阔值输入模块中第二拨码开关设 置第二阔值M;设置完成后，分频电路中各个模块上电，分频输入模块输入待分频信号至第 一计数模块中的第一计数器40193的CP+端，所述第一计数器40193对该待分频信号进行 计数；第一比较模块中第一比较器4585接收所述第一计数器40193计数输出端的第一计数 输出值，并与经第一拨码开关键入第一比较器4585的第一阔值N相比较，且当所述第一计 数输出值等于所述第一阔值N时，所述第一计数器40193的^端输出一个脉冲；所述第一 计数器40193将该脉冲传输到第二计数模块中第二计数器40193的CP+端，所述第二计数 器40193对该脉冲进行计数；第二比较模块中第二比较器4585接收所述第二计数器40193 计数输出端的第二计数输出值，并与经第二拨码开关键入第二比较器4585的第二阔值M相 比较，且当所述第二计数输出值等于所述第二阔值M时，第二比较器4585的（A〉B)OUT端输 出分频脉冲信号，实现对待分频信号的N*M分频，并用该分频脉冲经计数置位模块分别输 入第一计数器40193和第二计数器40193的R端进行清零，并重新开始计数；其中，N或M 为大于等于1的正整数。
[0013] 相较于现有技术，本发明具有W下有益效果；本发明所提出的一种新型低成本分 频电路及其控制方法，通过设置串联的计数器W及级联的比较器，并提供分频阔值输入模 块，结合计数器和比较器的输入输出特性，实现了的分频倍数可W为任何整数，不限制于现 有的分频电路中仅为2的倍数的分频方式，而且仅仅通过阔值设置模块中拨码开关的改变 即可实现分频倍数的修改或设置，不需要做任何硬件电路的修改，操作简单简洁，而且高效 稳定，没有依靠可编程的逻辑器件或微控处理器，极大地降低了成本。
【附图说明】
[0014] 图1是常规技术中采用的分频电路的电路图。
[0015] 图2是本发明一实施例中新型低成本分频电路的电路原理图。
[0016] 图3是本发明一实施例中新型低成本分频电路的电路连接示意图。
【具体实施方式】
[0017] 下面结合附图，对本发明的技术方案进行具体说明。
[0018] 本发明提供一种新型低成本分频电路，如图2所示，包括一分频输入模块；该分频 输入模块的第一端与一第一计数模块的第一端相连；所述第一计数模块的第二端与一第 一阔值输入模块的第一端 相连，所述第一计数模块的第=端与一第一比较模块的第一端相 连，所述第一计数模块的第四端与一第二计数模块的第一端相连；所述第一阔值输入模块 的第二端与所述第一比较模块的第二端相连；所述第二计数模块的第二端与一第二阔值输 入模块的第一端相连，所述第二计数模块的第=端与一第二比较模块的第一端相连；所述 第二阔值输入模块的二端与所述第二比较模块的第二端相连；所述第二比较模块的第=端 与所述第一比较模块的第=端相连；所述第二比较模块的第四端作为所述新型低成本分频 模块的输出端，并接入一计数置位模块的第一端；所述计数置位模块的第二端与所述分频 输入模块的第二端相连，所述计数置位模块的第=端分别与所述第一计数模块的第五端和 所述第二计数模块的第四端相连。
[0019] 进一步的，在本实施例中，如图3所示，所述分频输入模块包括第一与非口电路U1 和第二与非口电路U2 ;所述第一与非口电路U1的第一输入端输入减脉冲信号；所述第二与 非口电路U2的第一输入端输入加脉冲信号；所述第一与非口电U1路的第二输入端与所述 第二与非口电路U2的第二输入端相连，并作为所述分频输入模块的第二端，连接至计数置 位模块中第S与非口U4的第一输入端；所述第一与非口电路U1的输出端与所述第二与非 口电路U2的输出端分别连接至所述第一计数模块。
[0020] 进一步的，在本实施例中，如图3所示，所述第一计数模块包括一第一计数器 40193 ;所述连接至计数置位模块中非口U3的输出端。
[0021] 进一步的，在本实施例中，如图3所示第一计数器40193的CP+端，即该器的第5 端，与所述第二与非口电路U2的输出端相连；所述第一计数器40193的CP-端，即该巧片的 第4端，与所述第一与非口电路U1的输出端相连；所述第一计数器40193的R端，即该巧片 的第14端，作为所述第一计数模块的第五端，，所述第一比较模块包括一第一比较器4585 ; 所述第一比较器4585的A0端、A1端、A2端W及A3端，即该巧片的第10端、第7端、第2端 W及第15端，分别对应与所述第一计数器40193的Q1端、Q2端、Q3端W及Q4端，即该巧片 的第3端、第2端、第6端W及第7端相连；所述第一比较器4585的（A〉B)IN端W及（A=B) IN端接高电平，（A<B)IN端接地，即该巧片的第四端和第六端接5V高电平，第五端接地。
[0022] 进一步的，在本实施例中，如图3所示，所述第一阔值输入模块包括一第一拨码开 关S1，该拨码开关为一 4位拨码开关；所述第一拨码开关S1的第一输入端至第四输入端分 别接5V高电平；所述第一拨码开关S1的第一输出端至第四输出端分别对应与所述第一计 数器40193的DPI端、DP2端、D3端W及DP4端相连，即与该巧片的第15端、第1端、第10 端W及第9端相连；所述第一拨码开关S1的第一输出端还经第四电阻（R4)的一端连接至 所述第一比较器4585的B3端，第二输出端还经第=电阻（R3)的一端连接至所述第一比较 器4585的B2端，第=输出端还经第二电阻（R2)的一端连接至所述第一比较器4585的B1 端，第四输出端还经第一电阻（R1)的一端连接至所述第一比较器4585的B0端，即分别与 该第一比较器4585的的14，1，9，11端相连，且所述第一电阻（R1)的另一端、所述第二电阻 (R2)的另一端、所述第=电阻（R3)的另一端W及所述第四电阻（R4)的另一端相连并接地。
[0023] 进一步的，在本实施例中，如图3所示，所述第二计数模块包括一第二计数器 40193 ;所述第二计数器40193的CP+端与所述第一计数器40193的端相连，即第二计 数器40193的第五端与第一计数器40193的第12端相连；所述第二计数器40193的CP-端 与所述第一计数器40193的^端相连，即第二计数器40193的第4端与第一计数器40193 的第13端相连；所述第二计数器40193的R端作为所述第二计数模块的第四端，即该巧片 的第14端与计数置位模块中非口U3的输出端相连；所述第二计数器40193的^端分别 与所述第一计数器40193的^端W及所述第二计数器40193的胃端相连，即第二计数器 40193的第12端分别与第一计数器40193的第11端和第二计数器40193的第11端相连。
[0024] 进一步的，在本实施例中，如图3所示，所述第二比较模块包括一第二比较器 4585 ;所述第二比较器4585的A0端、A1端、A2端W及A3端分别对应与所述第二计数器 40193的Q1端、Q2端、Q3端W及Q4端相连，即第二比较器4585的第10端、第7端、第2端 W及第1端分别与第二计数器40193的第3端、第2端、第6端W及第7端相连；所述第二 比较器4585的（A〉B)IN端接高电平，即该巧片的第4端接5V高电平；所述第二比较器4585 的（A=B)IN端与所述第一比较器4585的（A=B)0UT端相连，即第二比较器4585的第6端接 第一比较器4585的第3端；所述第二比较器4585的（A<B)IN端与所述第一比较器4585的 (A<B)OUT端相连，即第二比较器4585的第6端与第一比较器4585的第12端相连；所述第 二比较器4585的（A〉B)OUT端作为所述第二比较模块的第四端，即该巧片的第13端与所述 计数置位模块中第S与非口U4的第二输入端相连。
[00巧]进一步的，在本实施例中，如图3所示，所述第二阔值输入模块包括一第二拨码开 关S2,且该第二拨码开关S2为一 4位拨码开关；所述第二拨码开关S2的第一输入端至第 四输入端分别接高电平；所述第二拨码开关S2的第一输出端至第四输出端分别对应与所 述第二计数器40193的DPI端、DP2端、DP3端W及DP4端相连，即分别与第二计数器40193 的第15端、第1端、第10端W及第9端；所述第二拨码开关S2的第一输出端还经第八电阻 (R8)的一端连接至所述第二比较器4585的B3端，第二输出端还经第走电阻（R7)的一端连 接至所述第二比较器4585的B2端，第=输出端还经第六电阻（R6)的一端连接至所述第二 比较器4585的B1端，第四输出端还经第五电阻（贴）的一端连接至所述第二比较器4585的 B0端，即与第二比较器4585的第14,1，9,11端相连，且所述第五电阻（R5)的另一端、所述 第六电阻（R6)的另一端、所述第走电阻（R7)的另一端W及所述第八电阻（R8)的另一端相 连并接地。
[0026] 进一步的，在本实施例中，如图3所示，所述计数置位模块包括一第=与非口电路 U4和一非口电路U3 ;所述第S与非口电路U4的第一输入端作为所述计数置位模块的第二 端，即分别与第一与非口电路U1的第二输入端和第二与非口电路U2的第二输入端相连； 所述第S与非口电路U4的第二输入端作为所述计数置位模块的第一端，即与第二比较器 4585的（A〉B)0UT端相连；所述第S与非口电路U4的输出端与所述非口电路U3的输入端相 连；所述非口电路U3的输出端作为所述计数置位模块的第=端，分别与第一计数器40193 的R端和第二计数器40193的R端相连。
[0027] 为了让本领域技术人员进一步了解本发明所提出的一种新型低成本分频电路，下 面结合该电路的控制方法进行具体说明。
[0028] 进一步的，在本实施例中，还提供一种新型低成本分频电路的控制方法，通过第一 阔值输入模块中第一拨码开关设置第一阔值N，通过第二阔值输入模块中第二拨码开关设 置第二阔值M;设置完成后，分频电路中各个模块上电，分频输入模块输入待分频信号至第 一计数模块中的第一计数器40193的CP+端，所述第一计数器40193对该待分频信号进行 计数；第一比较模块中第一比较器4585接收所述第一计数器40193计数输出端的第一计 数输出值，即经第一计数器40193的Q1端~Q4端获取第一计数输出值，并与经第一拨码开 关键入第一比较器4585的第一阔值N相比较，且当所述第一计数输出值等于所述第一阔值 N时，所述第一计数器40193的^端输出一个脉冲；所述第一计数器40193将该脉冲传输 到第二计数模块中第二计数器40193的CP+端，所述第二计数器40193对该脉冲进行计数； 第二比较模块中第二比较器4585接收所述第二计数器40193计数输出端的第二计数输出 值，即经第而计数器40193的Q1端~Q4端获取第而计数输出值，并与经第二拨码开关键入 第二比较器4585的第二阔值M相比较，且当所述第二计数输出值等于所述第二阔值M时， 第二比较器4585的（A〉B)OUT端输出分频脉冲信号，实现对待分频信号的M*16+N分频，并 用该分频脉冲经计数置位模块分别输入第一计数器40193和第二计数器40193的R端进行 清零，并重新开始计数；其中，N或M为大于等于1的正整数。
[0029] 在本实施例中，第一比较器4585和第二比较器4585均为4位二进制比 较器，其第 10端、第7端、第2端，w及第15端输入的P值与第11端、第9端、第1端、w及第14端代 输入的Q相比较，如果P〉Q，第13端输出高电平，若P=Q相等，第3端输出高电平，若P<Q，第 12端输出高电平。
[0030] 在本实施例中，第一计数器40193和第二计数器40193是4位二进制可逆计数器， 其第5端为上升沿时，计数器加1，第4端为上升沿时，计数器减1，但是第4端与第5端不 能同时为上升沿，如同时为上升沿，则无法计数；且第一计数器40193和第二计数器40193 能将计数值通过脚第3端、第2端、第6端W及第7端输出。
[0031] W上是本发明的较佳实施例，凡依本发明技术方案所作的改变，所产生的功能作 用未超出本发明技术方案的范围时，均属于本发明的保护范围。
【主权项】
1. 一种新型低成本分频电路，其特征在于，包括一分频输入电模块；该分频输入模块 的第一端与一第一计数模块的第一端相连；所述第一计数模块的第二端与一第一阈值输入 模块的第一端相连，所述第一计数模块的第三端与一第一比较模块的第一端相连，所述第 一计数模块的第四端与一第二计数模块的第一端相连；所述第一阈值输入模块的第二端与 所述第一比较模块的第二端相连；所述第二计数模块的第二端与一第二阈值输入模块的第 一端相连，所述第二计数模块的第三端与一第二比较模块的第一端相连；所述第二阈值输 入模块的二端与所述第二比较模块的第二端相连；所述第二比较模块的第三端与所述第一 比较模块的第三端相连；所述第二比较模块的第四端作为所述新型低成本分频电路的输出 端，并接入一计数置位模块的第一端；所述计数置位模块的第二端与所述分频输入模块的 第二端相连，所述计数置位模块的第三端分别与所述第一计数模块的第五端和所述第二计 数模块的第四端相连。2. 根据权利要求1所述的一种新型低成本分频电路，其特征在于：所述分频输入模块 包括第一与非门电路和第二与非门电路；所述第一与非门电路的第一输入端输入减脉冲信 号；所述第二与非门电路的第一输入端输入加脉冲信号；所述第一与非门电路的第二输入 端与所述第二与非门电路的第二输入端相连，并作为所述分频输入模块的第二端；所述第 一与非门电路的输出端与所述第二与非门电路的输出端分别连接至所述第一计数模块。3. 根据权利要求2所述的一种新型低成本分频电路，其特征在于：所述第一计数模块 包括一第一计数器40193 ;所述第一计数器40193的CP+端与所述第二与非门电路的输出 端相连；所述第一计数器40193的CP-端与所述第一与非门电路的输出端相连；所述第一 计数器40193的R端作为所述第一计数模块的第五端。4. 根据权利要求3所述的一种新型低成本分频电路，其特征在于：所述第一比较模块 包括一第一比较器4585 ;所述第一比较器4585的AO端、Al端、A2端以及A3端分别对应与 所述第一计数器40193的Ql端、Q2端、Q3端以及Q4端相连；所述第一比较器4585的（A>B) IN端以及（A=B) IN端接高电平，（A〈B) IN端接地。5. 根据权利要求3或4所述的一种新型低成本分频电路，其特征在于：所述第一阈值 输入模块包括一第一拨码开关Sl ;所述第一拨码开关Sl的第一输入端至第四输入端分别 接高电平；所述第一拨码开关Sl的第一输出端至第四输出端分别对应与所述第一计数器 40193的DPl端、DP2端、DP3端以及DP4端相连；所述第一拨码开关Sl的第一输出端还经 第四电阻（R4)的一端连接至所述第一比较器4585的B3端，第二输出端还经第三电阻（R3) 的一端连接至所述第一比较器4585的B2端，第三输出端还经第二电阻（R2)的一端连接至 所述第一比较器4585的Bl端，第四输出端还经第一电阻（Rl)的一端连接至所述第一比较 器4585的BO端，且所述第一电阻（Rl)的另一端、所述第二电阻（R2)的另一端、所述第三电 阻（R3)的另一端以及所述第四电阻（R4)的另一端相连并接地。6. 根据权利要求3所述的一种新型低成本分频电路，其特征在于：所述第二计数模 块包括一第二计数器40193 ;所述第二计数器40193的CP+端与所述第一计数器40193的 @端相连；所述第二计数器40193的CP-端与所述第一计数器40193的_^端相连；所述 第二计数器40193的R端作为所述第二计数模块的第四端；所述第二计数器40193的@ 端分别与所述第一计数器40193的_端以及所述第二计数器40193的1?端相连。7. 根据权利要求4或6所述的一种新型低成本分频电路，其特征在于：所述第二比较 模块包括一第二比较器4585 ;所述第二比较器4585的AO端、Al端、A2端以及A3端分别对 应与所述第二计数器40193的Ql端、Q2端、Q3端以及Q4端相连；所述第二比较器4585的 (A>B)IN端接高电平；所述第二比较器4585的（A=B)IN端与所述第一比较器4585的（A=B) OUT端相连；所述第二比较器4585的（A〈B)IN端与所述第一比较器4585的（A〈B)OUT端相 连；所述第二比较器4585的（A>B) OUT端作为所述第二比较模块的第四端。8. 根据权利要求7所述的一种新型低成本分频电路，其特征在于：所述第二阈值输入 模块包括一第二拨码开关S2 ;所述第二拨码开关S2的第一输入端至第四输入端分别接高 电平；所述第二拨码开关S2的第一输出端至第四输出端分别对应与所述第二计数器40193 的DPl端、DP2端、DP3端以及DP4端相连；所述第二拨码开关S2的第一输出端还经第八电 阻（R8)的一端连接至所述第二比较器4585的B3端，第二输出端还经第七电阻（R7)的一端 连接至所述第二比较器4585的B2端，第三输出端还经第六电阻（R6)的一端连接至所述第 二比较器4585的Bl端，第四输出端还经第五电阻（R5)的一端连接至所述第二比较器4585 的BO端，且所述第五电阻（R5)的另一端、所述第六电阻（R6)的另一端、所述第七电阻（R7) 的另一端以及所述第八电阻（R8)的另一端相连并接地。9. 根据权利要求1、3或6所述的一种新型低成本分频电路，其特征在于：所述计数置 位模块包括一第三与非门电路和一非门电路；所述第三与非门电路的第一输入端作为所述 计数置位模块的第二端；所述第三与非门电路的第二输入端作为所述计数置位模块的第一 端；所述第三与非门电路的输出端与所述非门电路的输入端相连；所述非门电路的输出端 作为所述计数置位模块的第三端。10. -种根据权利要求1~9任一项所述的一种新型低成本分频电路的控制方法，其特 征在于：通过第一阈值输入模块中第一拨码开关设置第一阈值N，通过第二阈值输入模块 中第二拨码开关设置第二阈值M ;设置完成后，分频电路中各个模块上电，分频输入模块输 入待分频信号至第一计数模块中的第一计数器40193的CP+端，所述第一计数器40193对 该待分频信号进行计数；第一比较模块中第一比较器4585接收所述第一计数器40193计 数输出端的第一计数输出值，并与经第一拨码开关键入第一比较器4585的第一阈值N相 比较，且当所述第一计数输出值等于所述第一阈值N时，所述第一计数器40193的1^端输 出一个脉冲；所述第一计数器40193将该脉冲传输到第二计数模块中第二计数器40193的 CP+端，所述第二计数器40193对该脉冲进行计数；第二比较模块中第二比较器4585接收 所述第二计数器40193计数输出端的第二计数输出值，并与经第二拨码开关键入第二比较 器4585的第二阈值M相比较，且当所述第二计数输出值等于所述第二阈值M时，第二比较 器4585的（A>B) OUT端输出分频脉冲信号，实现对待分频信号的M*16+N分频，并用该分频 脉冲经计数置位模块分别输入第一计数器40193和第二计数器40193的R端进行清零，并 重新开始计数；其中，N或M为大于等于1的正整数。
【专利摘要】本发明涉及一种新型低成本分频电路及其控制方法，该电路中分频输入电路分别与第一计数电路和计数置位电路相连；第一计数电路还与第二计数电路、第一比较电路、第一阈值输入电路以及计数置位电路相连；第二计数电路还与计数置位电路、第二阈值输入电路、第二比较电路相连；第一比较电路还与第一阈值电路和第二比较电路相连；第二阈值输入电路与第二比较电路相连；第二比较电路还与计数置位电路相连。该方法通过设置两个阈值，并结合比较器和计数器的输出输入特性，实现分频。本发明所提出一种新型低成本分频电路及其控制方法，实现了分频倍数可以设置为任何整数，而且仅通过改动拨码开关即可实现，不需要做任何硬件电路的修改，简单高效。
【IPC分类】H03K23/66
【公开号】CN104901684
【申请号】CN201510199882
【发明人】陈康
【申请人】福州大学
【公开日】2015年9月9日
【申请日】2015年4月25日
最新回复(0)