一种高速高精度模数转换电路的制作方法
一种高速高精度模数转换电路的制作方法
【技术领域】
[0001 ] 本发明涉及模数转换电路，尤其涉及一种高速高精度模数转换电路。
【背景技术】
[0002]高速模数转换电路的高精度设计的主流技术为时间交织和数字校准。将输入信号通过解复用器进行选择，再将信号引入不同的ADC (模数转换器)通道，每个通道有单独的采样保持，通过调整时钟的采样时间，每个通道的采样速度都比较低，各通道并列处理后可达到较高的采样速度，然而该方法中各通道的采样保持电路存在失配，会造成个通道的采样结果出现失配，从而降低信号转换精度，为了提高信号转换精度，时间交织电路通常会采用各类校准方法对失配进行校准。利用后台校准和误差校准模块对温度和电压波动对电路所带来的误差进行校准。通过数字校准技术对模数转换电路的内部放大电路高次谐波进行校准以提高信号转换精度。通过数字校准算法对流水线模数转换电路的内部电容失配进行校准以提高信号转换精度。采用双并行ADC结构，该系统的设计思路与本发明相近，但该系统采用双SHA形式对信号进行采样，会引入两个ADC间的采样误差，该误差通过较为复杂的数字校准技术进行校准，该校准算法在ADC芯片外通过单独的FPGA进行。
【发明内容】
[0003]本发明所要解决的主要技术问题是提供一种高速高精度模数转换电路，降低了模数转换电路中对放大电路的增益和工作带宽的要求，减小了系统功耗，降低了设计难度。
[0004]为了解决上述的技术问题，本发明提供了一种高速高精度模数转换电路，包括:依次设置的采样保持电路、模数转换核心电路、数据平均电路、输出驱动电路以及数字输出；
[0005]模拟信号进行统一的采样保持处理后将信号分为复数路输入信号；所述模数转核心电路具有至少一级模数转换单元，所述模数转换单元中具有与所述复数路输入信号对应的复数个并行处理的模数转换器。
[0006]在一较佳实施例中:所述数据平均电路将复数个并行处理的模数转换器输出的信号进行平均化处理，得到所述模数转换单元中的复数个模数转换器的平均输出信号，以及复数个模数转换器的误差信号。
[0007]在一较佳实施例中:所述平均输出信号输入所述输出驱动电路中，所述误差信号经过最小均方算法后返回所述复数个模数转换器中，并改变模数转换器中可变电容的容值，从而消除复数个模数转换器的误差信号。
[0008]在一较佳实施例中:所述模数转核心电路包括四级模数转换单元和一级全并列模数转化器。
[0009]在一较佳实施例中:每一级所述模数转换单元包括两个并行处理的结构相同的
2.5位次级模数转换器；所述一级全并列模数转化器为4位全并列模数转换器。
[0010]在一较佳实施例中:所述2.5位次级模数转换器包括3个比较电路，所述复数路输入信号中的一路通过所述比较电路后转化为3组温度计码数字信号并通过编码转换后成为二进制编码后输出信号至所述数据平均电路。
[0011]在一较佳实施例中:所述2.5位次级模数转换器包括3个可变电容；通过改变可变电容的容值，消除同一级中两个2.5位次级模数转换器之间的误差。
[0012]本发明的技术方案具备以下有益效果:
[0013]1.本发明提供了一种高速高精度模数转换电路，采用前置单独的采样保持电路，这样避免了一般时间交织ADC电路中采样时钟失配对电路精度造成的影响。
[0014]2.本发明提供了一种高速高精度模数转换电路，采样并行处理的模数转换电路，降低了模数转换电路中对放大电路的增益和工作带宽的要求，减小了系统功耗，降低了设计难度。
【附图说明】
[0015]图1为本发明实施例中高速高精度模数转换电路的方框示意图；
[0016]图2为本发明实施例中模数转换核心电路的电路图；
[0017]图3为本发明实施例中模数转换核心电路的负载示意图；
[0018]图4为本发明实施例中模数转换单元的负载示意图；
[0019]图5为本发明实施例中模数转换单元与采样保持电路的连接示意图；
[0020]图6为本发明实施例中2.5位次级模数转换器输出信号平均计算示意图；
[0021]图7为本发明实施例中模数转换核心电路输出信号示意图；
[0022]图8为本发明实施例中2.5位次级模数转换器的电路示意图。
【具体实施方式】
[0023]下文结合附图和实施例对本发明做进一步说明。
[0024]参考图1，一种高速高精度模数转换电路，包括:依次设置的采样保持电路、模数转换核心电路、数据平均电路、输出驱动电路以及数字输出；
[0025]参考图2、本实施例中，所述模数转核心电路包括四级模数转换单元和一级全并列模数转化器。每一级所述模数转换单元包括两个并行处理的结构相同的2.5位次级模数转换器；所述一级全并列模数转化器为4位全并列模数转换器。
[0026]参考图3、图4、图5，因此，模拟信号进行统一的采样保持处理后将信号分为两路输入信号进入所述第一级模数转换单元中的两个并行处理的2.5位次级模数转换器ADC(A)、ADC (B);由于两个并行处理的2.5位次级模数转换器的结构完全相同，具有相同的传递函数。可单独进行模拟数字转换，并且ADC(A)和ADC(B)的电容负载变成整个模数转换核心电路的一半，因此ADC(A)和ADC(B)的工作速度与单个ADC相比会增加一倍。采样这样的双通道并行设计，每一个通道的电路要求，尤其是运算放大电路的要求会下降一半，适合于高速，高精度模数转换电路。
[0027]该系统的采样保持电路为前置单独的采样保持电路，这样避免了一般时间交织ADC电路中米样时钟失配对电路精度造成的影响。
[0028]参考图6、图7，模数转换核心电路所输出的数字信号在数据平均电路进行平均化处理。以ADC(A)和ADC(B)为例，ADC(A)输出的数字信号为Dout (A)，ADC(B)输出的数字信号为Dout (B)，平均化后的信号为Dout, Eout。
[0029]其中，Dout为 Dout (A) ,Dout(B)的输出信号平均值；Eout 为 ADC(A)，ADC(B)的输出信号误差值。具体表示 为:
[0030]Dout = (Dout (A)+Dout (B))/2 Eout = (Dout (A)-Dout (B))/2
[0031]因此，在本实施例中，每一个2.5位次级模数转换器各输出3组数字信号，以ADC(A)和 ADC (B)为例，分别为 DoutA[0]，DoutA [ I]，DoutA [2]和 DoutB [O], DoutB [I],DoutB [2]ο
[0032]通过平均化计算得到DOUt[l]，DOUt[2]，DOUt[3]，此组信号为第一级模数转换单元的最终输出。同时，通过平均化计算得到获得ADC(A)和ADC(B)的信号误差值Eout[O], Eout[I], Eout[2]。所以四级模数转换单元输出的信号分别为Dout[0]_Dout[ll]，误差值分别为Eout [ I ] -Eout [11]。
[0033]其中Dout [O] -Dout [II]与4位全并列模数转换器的数字信号Dout [12] -Dout [15]构成16位数字输出，经过冗余计算电路，最后产生12位数字输出D [O] -D [II]至所述输出驱动电路。
[0034]进一步参考图8，所述四级模数转换单元的误差值EOUt[0]-EOUt[ll]作为可用于ADC的数字校准。由于模数转换器之间的误差主要体现在电路间电容的不匹配，通过增加或减少电容值使Eout[0]-Eout[ll] = 0，即模数转换器的输出相同，从而达到校准的目的。
[0035]具体过程为:以ADC(A)和ADC(B)为例，采样保持处理后的信号进入第一级模数转换单元，该信号通过6个比较电路，转换为6组温度计码数字信号，随后该信号通过编码转换成为二进制码，即 DoutA[O], DoutA[I], DoutA[2] >DoutB [O], DoutB [I], DoutB [2]。该组信号通过平均计算获得误差信号Eout [O]，Eout [I]，Eout [2]。误差信号通过LMS (最小均方)算法后输入进可变电容C12，C13，C14中，通过改变C12，C13，C14的电容值，实现ADC(A)与ADC (B)的误差消除，实现ADC (A)，ADC (B)间的校准。
[0036]上述方案可用于信号采样频率为200Msps，信号转换精度为12位的模数转换电路中。按照传统的噪声规格计算，第一级模数转换单元的放大电路的电容负载至少为3pF，其直流增益至少为78dB，其工作带宽至少为3.7GHz ;第二级模数转换单元的内部放大电路的负载至少为1.5pF，直流增益为68dB，工作带宽至少为3.2GHz。如此规格的放大电路设计难度极大，功耗将成为致命的问题。同时电路功耗增加意味着电路温度增加，在提高热噪声的同时改变电路工作条件，降低电路工作性能和工作寿命。采用本实施例的方案后，第一级模数转换单元的负载可降为1.5pF，第二级模数转换单元的负载可降为0.75pF，负载降低可有效降低放大电路的设计难度，减小功耗。可实现200Msps，12位以上ADC的低功耗设计。
[0037]采样保持后的模数转换器可分为两路并行处理，根据设计需要，也可分为多路并行处理，属于本实施例的简单替换，不再赘述。
[0038]以上所述，仅为本发明较佳的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
【主权项】
1.一种高速高精度模数转换电路，其特征在于包括:依次设置的采样保持电路、模数转换核心电路、数据平均电路、输出驱动电路以及数字输出； 模拟信号进行统一的采样保持处理后将信号分为复数路输入信号；所述模数转核心电路具有至少一级模数转换单元，所述模数转换单元中具有与所述复数路输入信号对应的复数个并行处理的模数转换器。2.根据权利要求1所述的一种高速高精度模数转换电路，其特征在于:所述数据平均电路将复数个并行处理的模数转换器输出的信号进行平均化处理，得到所述模数转换单元中的复数个模数转换器的平均输出信号，以及复数个模数转换器的误差信号。3.根据权利要求2所述的一种高速高精度模数转换电路，其特征在于:所述平均输出信号输入所述输出驱动电路中，所述误差信号经过最小均方算法后返回所述复数个模数转换器中，并改变模数转换器中可变电容的容值，从而消除复数个模数转换器的误差信号。4.根据权利要求3中所述的一种高速高精度模数转换电路，其特征在于:所述模数转核心电路包括四级模数转换单元和一级全并列模数转化器。5.根据权利要求4所述的一种高速高精度模数转换电路，其特征在于:每一级所述模数转换单元包括两个并行处理的结构相同的2.5位次级模数转换器；所述一级全并列模数转化器为4位全并列模数转换器。6.根据权利要求4所述的一种高速高精度模数转换电路，其特征在于:所述2.5位次级模数转换器包括3个比较电路，所述复数路输入信号中的一路通过所述比较电路后转化为3组温度计码数字信号并通过编码转换后成为二进制编码后输出信号至所述数据平均电路。7.根据权利要求4所述的一种高速高精度模数转换电路，其特征在于:所述2.5位次级模数转换器包括3个可变电容；通过改变可变电容的容值，消除同一级中两个2.5位次级模数转换器之间的误差。
【专利摘要】本发明提供了一种高速高精度模数转换电路，包括：依次设置的采样保持电路、模数转换核心电路、数据平均电路、输出驱动电路以及数字输出；模拟信号进行统一的采样保持处理后将信号分为复数路输入信号；所述模数转核心电路具有至少一级模数转换单元，所述模数转换单元中具有与所述复数路输入信号对应的复数个并行处理的模数转换器。本发明所提供一种高速高精度模数转换电路，降低了模数转换电路中对放大电路的增益和工作带宽的要求，减小了系统功耗，降低了设计难度。
【IPC分类】H03M1/10
【公开号】CN104901694
【申请号】CN201510171888
【发明人】林海军
【申请人】厦门市迅芯电子科技有限公司
【公开日】2015年9月9日
【申请日】2015年4月13日
【技术领域】
[0001 ] 本发明涉及模数转换电路，尤其涉及一种高速高精度模数转换电路。
【背景技术】
[0002]高速模数转换电路的高精度设计的主流技术为时间交织和数字校准。将输入信号通过解复用器进行选择，再将信号引入不同的ADC (模数转换器)通道，每个通道有单独的采样保持，通过调整时钟的采样时间，每个通道的采样速度都比较低，各通道并列处理后可达到较高的采样速度，然而该方法中各通道的采样保持电路存在失配，会造成个通道的采样结果出现失配，从而降低信号转换精度，为了提高信号转换精度，时间交织电路通常会采用各类校准方法对失配进行校准。利用后台校准和误差校准模块对温度和电压波动对电路所带来的误差进行校准。通过数字校准技术对模数转换电路的内部放大电路高次谐波进行校准以提高信号转换精度。通过数字校准算法对流水线模数转换电路的内部电容失配进行校准以提高信号转换精度。采用双并行ADC结构，该系统的设计思路与本发明相近，但该系统采用双SHA形式对信号进行采样，会引入两个ADC间的采样误差，该误差通过较为复杂的数字校准技术进行校准，该校准算法在ADC芯片外通过单独的FPGA进行。
【发明内容】
[0003]本发明所要解决的主要技术问题是提供一种高速高精度模数转换电路，降低了模数转换电路中对放大电路的增益和工作带宽的要求，减小了系统功耗，降低了设计难度。
[0004]为了解决上述的技术问题，本发明提供了一种高速高精度模数转换电路，包括:依次设置的采样保持电路、模数转换核心电路、数据平均电路、输出驱动电路以及数字输出；
[0005]模拟信号进行统一的采样保持处理后将信号分为复数路输入信号；所述模数转核心电路具有至少一级模数转换单元，所述模数转换单元中具有与所述复数路输入信号对应的复数个并行处理的模数转换器。
[0006]在一较佳实施例中:所述数据平均电路将复数个并行处理的模数转换器输出的信号进行平均化处理，得到所述模数转换单元中的复数个模数转换器的平均输出信号，以及复数个模数转换器的误差信号。
[0007]在一较佳实施例中:所述平均输出信号输入所述输出驱动电路中，所述误差信号经过最小均方算法后返回所述复数个模数转换器中，并改变模数转换器中可变电容的容值，从而消除复数个模数转换器的误差信号。
[0008]在一较佳实施例中:所述模数转核心电路包括四级模数转换单元和一级全并列模数转化器。
[0009]在一较佳实施例中:每一级所述模数转换单元包括两个并行处理的结构相同的
2.5位次级模数转换器；所述一级全并列模数转化器为4位全并列模数转换器。
[0010]在一较佳实施例中:所述2.5位次级模数转换器包括3个比较电路，所述复数路输入信号中的一路通过所述比较电路后转化为3组温度计码数字信号并通过编码转换后成为二进制编码后输出信号至所述数据平均电路。
[0011]在一较佳实施例中:所述2.5位次级模数转换器包括3个可变电容；通过改变可变电容的容值，消除同一级中两个2.5位次级模数转换器之间的误差。
[0012]本发明的技术方案具备以下有益效果:
[0013]1.本发明提供了一种高速高精度模数转换电路，采用前置单独的采样保持电路，这样避免了一般时间交织ADC电路中采样时钟失配对电路精度造成的影响。
[0014]2.本发明提供了一种高速高精度模数转换电路，采样并行处理的模数转换电路，降低了模数转换电路中对放大电路的增益和工作带宽的要求，减小了系统功耗，降低了设计难度。
【附图说明】
[0015]图1为本发明实施例中高速高精度模数转换电路的方框示意图；
[0016]图2为本发明实施例中模数转换核心电路的电路图；
[0017]图3为本发明实施例中模数转换核心电路的负载示意图；
[0018]图4为本发明实施例中模数转换单元的负载示意图；
[0019]图5为本发明实施例中模数转换单元与采样保持电路的连接示意图；
[0020]图6为本发明实施例中2.5位次级模数转换器输出信号平均计算示意图；
[0021]图7为本发明实施例中模数转换核心电路输出信号示意图；
[0022]图8为本发明实施例中2.5位次级模数转换器的电路示意图。
【具体实施方式】
[0023]下文结合附图和实施例对本发明做进一步说明。
[0024]参考图1，一种高速高精度模数转换电路，包括:依次设置的采样保持电路、模数转换核心电路、数据平均电路、输出驱动电路以及数字输出；
[0025]参考图2、本实施例中，所述模数转核心电路包括四级模数转换单元和一级全并列模数转化器。每一级所述模数转换单元包括两个并行处理的结构相同的2.5位次级模数转换器；所述一级全并列模数转化器为4位全并列模数转换器。
[0026]参考图3、图4、图5，因此，模拟信号进行统一的采样保持处理后将信号分为两路输入信号进入所述第一级模数转换单元中的两个并行处理的2.5位次级模数转换器ADC(A)、ADC (B);由于两个并行处理的2.5位次级模数转换器的结构完全相同，具有相同的传递函数。可单独进行模拟数字转换，并且ADC(A)和ADC(B)的电容负载变成整个模数转换核心电路的一半，因此ADC(A)和ADC(B)的工作速度与单个ADC相比会增加一倍。采样这样的双通道并行设计，每一个通道的电路要求，尤其是运算放大电路的要求会下降一半，适合于高速，高精度模数转换电路。
[0027]该系统的采样保持电路为前置单独的采样保持电路，这样避免了一般时间交织ADC电路中米样时钟失配对电路精度造成的影响。
[0028]参考图6、图7，模数转换核心电路所输出的数字信号在数据平均电路进行平均化处理。以ADC(A)和ADC(B)为例，ADC(A)输出的数字信号为Dout (A)，ADC(B)输出的数字信号为Dout (B)，平均化后的信号为Dout, Eout。
[0029]其中，Dout为 Dout (A) ,Dout(B)的输出信号平均值；Eout 为 ADC(A)，ADC(B)的输出信号误差值。具体表示 为:
[0030]Dout = (Dout (A)+Dout (B))/2 Eout = (Dout (A)-Dout (B))/2
[0031]因此，在本实施例中，每一个2.5位次级模数转换器各输出3组数字信号，以ADC(A)和 ADC (B)为例，分别为 DoutA[0]，DoutA [ I]，DoutA [2]和 DoutB [O], DoutB [I],DoutB [2]ο
[0032]通过平均化计算得到DOUt[l]，DOUt[2]，DOUt[3]，此组信号为第一级模数转换单元的最终输出。同时，通过平均化计算得到获得ADC(A)和ADC(B)的信号误差值Eout[O], Eout[I], Eout[2]。所以四级模数转换单元输出的信号分别为Dout[0]_Dout[ll]，误差值分别为Eout [ I ] -Eout [11]。
[0033]其中Dout [O] -Dout [II]与4位全并列模数转换器的数字信号Dout [12] -Dout [15]构成16位数字输出，经过冗余计算电路，最后产生12位数字输出D [O] -D [II]至所述输出驱动电路。
[0034]进一步参考图8，所述四级模数转换单元的误差值EOUt[0]-EOUt[ll]作为可用于ADC的数字校准。由于模数转换器之间的误差主要体现在电路间电容的不匹配，通过增加或减少电容值使Eout[0]-Eout[ll] = 0，即模数转换器的输出相同，从而达到校准的目的。
[0035]具体过程为:以ADC(A)和ADC(B)为例，采样保持处理后的信号进入第一级模数转换单元，该信号通过6个比较电路，转换为6组温度计码数字信号，随后该信号通过编码转换成为二进制码，即 DoutA[O], DoutA[I], DoutA[2] >DoutB [O], DoutB [I], DoutB [2]。该组信号通过平均计算获得误差信号Eout [O]，Eout [I]，Eout [2]。误差信号通过LMS (最小均方)算法后输入进可变电容C12，C13，C14中，通过改变C12，C13，C14的电容值，实现ADC(A)与ADC (B)的误差消除，实现ADC (A)，ADC (B)间的校准。
[0036]上述方案可用于信号采样频率为200Msps，信号转换精度为12位的模数转换电路中。按照传统的噪声规格计算，第一级模数转换单元的放大电路的电容负载至少为3pF，其直流增益至少为78dB，其工作带宽至少为3.7GHz ;第二级模数转换单元的内部放大电路的负载至少为1.5pF，直流增益为68dB，工作带宽至少为3.2GHz。如此规格的放大电路设计难度极大，功耗将成为致命的问题。同时电路功耗增加意味着电路温度增加，在提高热噪声的同时改变电路工作条件，降低电路工作性能和工作寿命。采用本实施例的方案后，第一级模数转换单元的负载可降为1.5pF，第二级模数转换单元的负载可降为0.75pF，负载降低可有效降低放大电路的设计难度，减小功耗。可实现200Msps，12位以上ADC的低功耗设计。
[0037]采样保持后的模数转换器可分为两路并行处理，根据设计需要，也可分为多路并行处理，属于本实施例的简单替换，不再赘述。
[0038]以上所述，仅为本发明较佳的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
【主权项】
1.一种高速高精度模数转换电路，其特征在于包括:依次设置的采样保持电路、模数转换核心电路、数据平均电路、输出驱动电路以及数字输出； 模拟信号进行统一的采样保持处理后将信号分为复数路输入信号；所述模数转核心电路具有至少一级模数转换单元，所述模数转换单元中具有与所述复数路输入信号对应的复数个并行处理的模数转换器。2.根据权利要求1所述的一种高速高精度模数转换电路，其特征在于:所述数据平均电路将复数个并行处理的模数转换器输出的信号进行平均化处理，得到所述模数转换单元中的复数个模数转换器的平均输出信号，以及复数个模数转换器的误差信号。3.根据权利要求2所述的一种高速高精度模数转换电路，其特征在于:所述平均输出信号输入所述输出驱动电路中，所述误差信号经过最小均方算法后返回所述复数个模数转换器中，并改变模数转换器中可变电容的容值，从而消除复数个模数转换器的误差信号。4.根据权利要求3中所述的一种高速高精度模数转换电路，其特征在于:所述模数转核心电路包括四级模数转换单元和一级全并列模数转化器。5.根据权利要求4所述的一种高速高精度模数转换电路，其特征在于:每一级所述模数转换单元包括两个并行处理的结构相同的2.5位次级模数转换器；所述一级全并列模数转化器为4位全并列模数转换器。6.根据权利要求4所述的一种高速高精度模数转换电路，其特征在于:所述2.5位次级模数转换器包括3个比较电路，所述复数路输入信号中的一路通过所述比较电路后转化为3组温度计码数字信号并通过编码转换后成为二进制编码后输出信号至所述数据平均电路。7.根据权利要求4所述的一种高速高精度模数转换电路，其特征在于:所述2.5位次级模数转换器包括3个可变电容；通过改变可变电容的容值，消除同一级中两个2.5位次级模数转换器之间的误差。
【专利摘要】本发明提供了一种高速高精度模数转换电路，包括：依次设置的采样保持电路、模数转换核心电路、数据平均电路、输出驱动电路以及数字输出；模拟信号进行统一的采样保持处理后将信号分为复数路输入信号；所述模数转核心电路具有至少一级模数转换单元，所述模数转换单元中具有与所述复数路输入信号对应的复数个并行处理的模数转换器。本发明所提供一种高速高精度模数转换电路，降低了模数转换电路中对放大电路的增益和工作带宽的要求，减小了系统功耗，降低了设计难度。
【IPC分类】H03M1/10
【公开号】CN104901694
【申请号】CN201510171888
【发明人】林海军
【申请人】厦门市迅芯电子科技有限公司
【公开日】2015年9月9日
【申请日】2015年4月13日
最新回复(0)