一种用于tiadc采样时间误差的校准模块及其校准方法
一种用于tiadc采样时间误差的校准模块及其校准方法
【技术领域】
[0001] 本发明设及模拟数字转换领域，更具体地说是一种多通道时间交织模数转换器采 样时间误差的校准模块及其校准算法。
【背景技术】
[0002] 通信系统、雷达、图像/视频处理等现代电子系统需要高速、高精度的模数转换 器。传统的单通道模数转换器要在保证高精度的同时实现高速度将面临物理上的限制，特 别是随着深亚微米CMOS工艺向更低电源电压、更小特征尺寸方向发展将使采用传统结构 的高精度、高速模数转换器的设计变得越发困难。
[0003] 多通道时间交叉模数转换器通过并行采集技术可W突破工艺因素带来的限制，使 模数转换器的速度成倍的提高，但制造过程中工艺的偏差严重限制了TI模数转换器的系 统精度。有研究表明，不论单通道模数转换器的精度如何，呈正态分布的标准差1%的通道 间失配便会将多通道系统的精度限制在化itW下。
[0004] 通道间误差主要包括失调误差、增益误差、采样时间误差=种。在校准时间误差方 面，已有多种方法被提出。S.Jamal和D.化等人提出的基于相关运算（correlation-based algorithms)对义样时间失配进行校准（Jamal化afiq]\1,化Daihong,HurstPaulJ,Lewis StephenH.A10-bl20-Msample/stime-interleavedanalog-to-digitalconverter withdigitalbackgroundcalibration[J].IEEEJournalofSolid-StateCircuits,v 37，n12,p1618-1627,December2002)，然而该种方案只适用于两通道的TIADC,无法向 更多通道甚至任意通道扩展。化ung-YiWang和Jieh-TsorngWu等人提出在通道之间做 过零检测来提取通道间的误差（"ABackgroundTiming-SkewCalibrationTechnique forTime-InterleavedAnalog-to-DigitalConverters"Chung-YiWang,Student Member,I邸E,andJieh-TsorngWu,Member,I邸巧，然而该种方案对于输入信号的频 率具有很高的要求。Roger化tigny和化goGicquel等人提出增加一个与TIADC子 通道精度相似的的参考通道来进行校准（"BackgroundTimeSkewCalibrationfor Time-InterleavedADC化ing陆aseDetectionMethod"),然而该种方案对于参考通道的 要求比较高，硬件消耗较高。目前已有的方法都存在着不足。
【发明内容】
[0005] 本发明为了克服现有技术存在的不足之处，提供一种用于TIADC采样时间误差的 校准模块及其校准方，W期能适用于任意通道的TIADC系统校准且适用于整个Nyquist采 样频率W内的信号，并获得各通道之间的相对采样时间误差并进行高效的补偿，从而W较 小的硬件开销快速准确地实现通道间时间误差的校准。
[0006] 本发明为解决技术问题采用如下技术方案；
[0007] 本发明一种用于TIADC采样时间误差的校准模块，所述TIADC是由数据转换模块 和数据复合模块构成，所述数据转换模块是由M个采样保持电路和M个子通道ADC构成的 M个通道而组成；所述M个采样保持电路分别由M个采样时钟进行控制；单个子通道ADC的 采样时钟周期是系统采用时钟周期的M倍；其特点是：
[0008] 在所述数据转换模块上并联设置一参考通道，从而形成带参考通道的数据转换模 块；所述参考通道由一个采样保持电路和一个单bit参考通道ADC串联而成；在所述带参 考通道的数据转换模块和数据复合模块之间设置所述校准模块；
[0009] 所述校准模块是由M个自相关运算模块、存储器、M-1个求差模块W及M-1个误差 补偿模块组成；
[0010] 所述M个自相关运算模块中的第i个自相关运算模块为二输入一输出的运算模 块，并由第i个乘法器，第i个第一增益模块，第i个第二增益模块，第i个第一加法器和第 i个延时器构成，1《i《M;
[0011] 所述第i个乘法器模块接收所述数据转换模块的第i个通道输出的结果和同时刻 参考通道输出的结果并进行运算，获得的结果传递给所述第i个第一增益模块，经过所述 第i个第一增益模块的运算传递给所述第i个第一加法器作为第i个第一加法器的一个加 数；
[0012] 经过所述第i个第一加法器运算后的结果传递给所述第i个第二增益模块，经过 第i个第二增益模块的运算后再传递给所述第i个延时器，经过第i个延时器的运算后的 结果传递给所述第i个第一加法器作为另一个加数；
[0013]同时将所述第i个第一加法器运算后的输出结果作为第i个自相关运算模块输出 的期望值，即第i个自相关函数；
[0014] 所述存储器用于接收并存储所述第1个自相关运算输出的自相关函数；
[0015] 所述M-1个求差模块用于将所述存储器输出的自相关函数分别与所述第2个自相 关运算模块至第M个自相关运算模块输出的自相关函数进行求差计算；获得的结果分别输 出给所述M-1个误差补偿模块用于补偿判断；
[0016] 所述M-1个误差补偿模块中第i个误差补偿模块是由第i个第一选择器，第i个 第二选择器，第i个第二加法器构成；
[0017] 所述第i个第一选择器接收所述第i个求差模块的输出，经过第i个第一选择器 的运算后传递给第i个第二选择器，经过第i个第二选择器运算后的结果传递给第i个第 二加法器作为第i个第二加法器的一个加数，所述第i个采样时钟作为第i个第二加法器 的另一个加数，经过所述第i个第二加法器的运算后输出给所述第i个采样保持电路；
[0018] 所述数据复合模块接收所述数据转换模块的M个输出结果并进行合并，获得一路 校准后的输出信号。
[0019] 本发明一种用于TIADC采样时间误差的校准模块的校准方法的特点是按如下步 骤进行：
[0020] 步骤1、M个子通道ADC根据所述M个采样保持电路的采样时钟对外部输入的模拟 信号X(t)进行采样，获得M个输出结果，令输出码m=M;
[0021] 所述M个采样保持电路的采样时钟分别为：
[0022] 所述第1个子通道ADC的前M-1个循环周期内的采样时钟分别为邸2,邸3,… ，CK。…，CKm;从第M个循环周期开始采样时钟保持为CK1;
[002引所述第2个子通道ADC的采样时钟保持为：雌；
[0024] . .
[00 巧] . .
[0026] . .
[0027] 所述第i个子通道ADC的采样时钟保持为；CKi;
[0028] . .
[0029] . .
[0030] . .
[003。 所述第M个子通道ADC的采样时钟保持为：CKm;
[0032] 所述M个输出结果分别为：
[003引所述第1个子通道ADC前M-1个循环周期内的输出结果为： (y2(t+Ati),ys(t+Ati),…，yi(t+Ati),…，ym(t+Ati)};第M个循环周期开始输出结果保 持为yi(t+Ati);
[0034] 所述第2个子通道ADC的输出结果保持为；y2 (t+At2);
[00巧] . .
[0036] . .
[0037] . .
[003引所述第i个子通道ADC的输出结果保持为；y; (t+Ati);
[0039] . .
[0040] . .
[0041] . .
[004引所述第M个子通道ADC的输出结果保持为；y。(t+Atm);
[004引其中，Ati,At2,…，At。…，Atm分别表示所述M个子通道ADC所对应的实际采 样时间误差；
[0044] 步骤2、对所述M个输出结果分别进行自相关运算，获得所述M个子通道ADC的期 望值分别为：
[004引所述第1个子通道ADC的前M-1个循环周期的期望值分别为；巧防(t+Ati)y2 (t)]，E扔(t+Ati)y3 (t)]，…，E柄(t+Ati)y; (t)]，…，E[y。(t+Ati)y。(t) ]};从第M个循 环周期开始不进行自相关运算；
[004引所述第2个子通道ADC的输出进行自相关运算的期望值为；E[y2(t+At2)y2(t)];
[0047] . .
[0048] . .
[0049] . .
[0050] 所述第i个子通道ADC的输出进行自相关运算的期望值为；E[yi(t+Ati)yi(t)];
[0051] . .
[0052] . .
[0053] . .
[0054] 所述第M个子通道ADC的输出进行自相关运算的期望值为；E[ym(t+Atm)ym(t)]; [00巧]步骤3、将所述M个通道的期望值分别用自相关函数来表示：
[0056] 所述第1个子通道ADC的前M-1个循环周期的自相关函数分别为： 化（Ati)，Rs(Ati)，…，Ri(Ati)，…Rm(Ati)};
[0057] 所述第2个子通道ADC的自相关函数为；R2(At2);
[0058] . .
[0059] . .
[0060] . .
[00川所述第i个子通道ADC的自相关函数表示为化（Ati);
[0062] . .
[0063] . .
[0064] . .
[006引所述第M个子通道ADC的自相关函数表示为；Rm(Atm);
[0066] 步骤4、将前M-1个循环周期内所述第1个子通道ADC获得的自相关运算函数 出2 (Ati)，Rs(Ati)，…，而（Ati)，…Rm(Ati)}保存到所述存储器内，并分别在不同的采样 时刻进行输出；
[0067] 步骤5、利用式（1)获得所述第i个 子通道ADC与所述存储器里对应的自相关函数 值而（Ati)之间的误差值Elrrori，从而获得M-1个子通道ADC的误差值{Errors,Errors,… ,Error。…，Error。}；
[0068]
[0069] 步骤6、将所述第i个误差值化ror;输入到所述第i个误差补偿模块中，并判断 Error,是否为正数，若为正数，则将第i个采样时钟减去所设定的迭代步长；若为负数，将 第i个采样时钟加上所设定的迭代步长；若为零，则保持所述第i个采样时钟；从而获得更 新后的M-1个采样时钟；W所述更新后的M-1个采样时钟和第1个采样时钟作为新的M个 采样时钟，并返回步骤1执行；
[0070] 步骤7、根据所述系统时钟将所述数据转换模块的M个输出结果进行复合后输出 Y(n)，从而完成时间误差的校准。
[0071] 与已有技术相比，本发明有益效果体现在：
[0072] 1、本发明引入了一个单bit的参考通道用于误差提取，与传统需要引入一个类似 子通道ADC精度的参考通道相比，降低了硬件消耗，同时整个校准算法无需中断TIADC的正 常转换过程，并且能够实时跟踪误差的变化；从而达到可靠性高，硬件消耗低的效果。
[0073] 2、本发明的校准算法工作原理是基于对输入信号统计特性进行运算完成误差提 取的，克服了传统校准算法受限于信号输入频率带宽的问题，可实现在整个Nyquist采样 频率W内的信号进行有效实时校准，具有适用范围广的特点。
[0074] 3、本发明的校准算法对待校准通道的误差估计和补偿要求相对独立，因此可W扩 展到任意通道数的场合，增加通道数，只需要增加校准模块的个数即可完成推广，算法具有 很强的移植性与普遍性。
[0075]4、本发明的校准算法中实现过程只需要进行简单的数学运算，而且在单个通道的 校准过程中用到的算术逻辑单元很少，硬件实现容易，计算复杂度低。
【附图说明】
[0076] 图la是现有技术中多通道时间交织模数转换器的原理框图；
[0077] 图化是现有技术中多通道时间交织模数转换器采样时钟图；
[0078] 图2是本发明在M通道应用场合的校准原理框图；
[0079] 图3a是本发明校准算法中自相关运算模块的原理框架图；
[0080] 图3b是本发明校准算法中做差模块的原理框架图；
[0081] 图3c是本发明校准算法中误差补偿模块的原理框架图；
[0082] 图4a是本发明在4通道应用场合的校准原理框图；
[0083] 图4b是本发明在4通道应用场合的校准采样时钟图；
[0084] 图5a是输入信号的归一化频率为0. 13时，图4a中未经过校准的TIADC输出信号 的频谱；
[0085] 图化是输入信号的归一化频率为0. 13时，图4a中校准后的TIADC输出信号的频 谱；
[0086] 图6a是输入信号的归一化频率为0. 48时，图4a中未经过校准的TIADC输出信号 的频谱；
[0087] 图化是输入信号的归一化频率为0. 48时，图4a中校准后的TIADC输出信号的频 谱。
【具体实施方式】
[008引本实施例中，一种用于TIADC采样时间误差的校准模块中的TIADC是由数据转换 模块和数据复合模块构成；
[0089] 如图la所示，数据转换模块是由M个采样保持电路和M个子通道ADC构成的M个 通道而组成；M个采样保持电路分别由M个采样时钟进行控制；TIADC各子通道之间的工作 时钟关系；
[0090] 如图化所示，每个子通道的控制时钟是通过一个主控时钟经过一个分频器获得 的，各相邻子通道间控制时钟相差一个固定的相位差，该个相位差就是系统的采样时钟，而 单个子通道ADC的采样时钟周期是系统采用时钟周期的M倍；
[0091] 如图2所示；在数据转换模块上并联设置一参考通道，从而形成带参考通道的数 据转换模块；参考通道由一个采样保持电路和一个单bit参考通道ADC串联而成；在带参 考通道的数据转换模块和数据复合模块之间设置校准模块；
[0092] 校准模块是由M个自相关运算模块、存储器、M-1个求差模块W及M-1个误差补偿 模块组成；
[0093] 如图3a所示，M个自相关运算模块中的第i个自相关运算模块为二输入一输出的 运算模块，并由第i个乘法器，第i个第一增益模块，第i个第二增益模块，第i个第一加法 器和第i个延时器构成，1《i《M;
[0094] 第i个乘法器模块接收数据转换模块的第i个通道输出的结果和同时刻参考通道 输出的结果并进行运算，获得的结果传递给第i个第一增益模块，经过第i个第一增益模块 的运算传递再给第i个第一加法器作为第i个第一加法器的一个加数；
[0095] 经过第i个第一加法器运算后的结果传递给第i个第二增益模块，经过第i个第 二增益模块的运算后再传递给第i个延时器，经过第i个延时器的运算后的结果传递给第 i个第一加法器作为另一个加数；
[0096] 同时将第i个第一加法器运算后的输出结果作为第i个自相关运算模块输出的期 望值，即第i个自相关函数；
[0097] M个自相关运算模块分为两类，一类是第一通道通过延时i(i分别为K2-M-1)个 周期采样输出并于同时刻参考通道采样输出值相乘求期望。在前M个循环周期里第一通道 分别延时i个周期通过自相关运算模块输出保存到存储器中。在此后的循环周期里，第一 通道不再做延时采样；另一类是其余通道得到采样输出与同时刻参考通道采样输出值相乘 求期望；
[0098] 存储器用于接收并存储第1个自相关运算输出的自相关函数，共存储M-1个值；
[0099] 如图3b所示，M-1个求差模块用于将存储器输出的自相关函数分别与第2个自相 关运算模块至第M个自相关运算模块输出的自相关函数进行求差计算；获得的结果分别输 出给M-1个误差补偿模块用于补偿判断；
[0100] 如图3c所示，M-1个误差补偿模块中第i个误差补偿模块是由第i个第一选择器， 第i个第二选择器，第i个第二加法器构成；
[0101] 第i个第一选择器接收第i个求差模块的输出，经过第i个第一选择器的运算后 传递给第i个第二选择器，经过第i个第二选择器运算后的结果传递给第i个第二加法器 作为第i个第二加法器的一个加数，第i个采样时钟作为第i个第二加法器的另一个加数， 经过第i个第二加法器的运算后输出给第i个采样保持电路；
[0102] 数据复合模块接收数据转换模块的M个输出结果并进行合并，获得一路校准后的 输出信号。
[0103] 本实施例中，首先是增加一个单bit的参考通道ADC，第一通道作为基准，其他通 道作为待校准通道。第一通道延时一定的循环周期得到的输出值与同时刻单bit的参考通 道采样输出值进行相关运算并将结果保存至存储器中，并与由待校准通道输出值得到的自 相关函数值做差，然后判断差值来对待校准通道的时钟进行补偿来完成校准。
[0104] 如图4a所示为整个TIADC系统和校准模块的采样时钟关系，将本发明应用在4通 道，采样速率400MHz的TIADC为例，构成TIADC的通道数M= 4,采样速率Fs= 400MHz，各 个子通道的采样速率为Fsub=Fs/4 =lOOMHz，校准算法框图如图4a所示，具体是按如下 步骤进行：
[0105] 步骤1、M个子通道ADC根据M个采样保持电路的采样时钟对外部输入的模拟信号 X(t)进行采样M= 4,获得M个输出结果，令输出码m=M;
[0106]M个采样保持电路的采样时钟分别为：
[0107]第1个子通道ADC的前M-1个循环周期内的采样时钟分别为邸2,邸3,…，CK。… ，CKm;从第M个循环周期开始采样时钟保持为CK1;
[010引第2个子通道ADC的采样时钟保持为：邸2;
[0109] 第3个子通道ADC的采样时钟保持为；邸3;
[0110] . .
[0111] . .
[0112] . .
[011引第i个子通道ADC的采样时钟保持为；CKi;
[0114] . .
[011 引 . .
[0116] . .
[0117] 第M个子通道ADC的采样时钟保持为；CKm;
[011引M个输出结果分别为：
[011引第1个子通道ADC前M-1个循环周期内的输出结果为；打2 (t+Ati)，ys(t+Ati)，… ，yi(t+Ati)，…，ym(t+Ati)};第M个循环周期开始输出结果保持为yi(t+Ati);
[0120] 第2个子通道ADC的输出结果保持为巧2a+At2);
[012。第3个子通道ADC的输出结果保持为巧3 (t+Atg);
[0122] . .
[0123] . .
[0124] . .
[012引第i个子通道ADC的输出结果保持为巧i(t+Ati);
[0126] . .
[0127] . .
[012 引 . .
[012引第M个子通道ADC的输出结果保持为；ym(t+Atm);
[0130] 其中，At。At2,…，At。…，Atm分别表示M个子通道ADC所对应的实际采样时 间误差；
[0131] 步骤2、对M个输出结果分别进行自相关运算，获得M个子通道ADC的期望值分别 为：
[013引第1个子通道ADC的前M-1个循环周期的期望值分别为；{E[y2(t+Ati)y2 (t)]，E扔(t+Ati)y3 (t)]，…，E柄(t+Ati)y; (t)]，…，E[y。(t+Ati)y。(t) ]};从第M个循 环周期开始不进行自相关运算；
[0133] 第2个子通道ADC的输出进行自相关运算的期望值为；E防(t+At2)y2a)];
[0134] 第3个子通道ADC的输出进行自相关运算的期望值为；E扔(t+At3)ys(t)];
[0135] . .
[0136] . .
[0137] . .
[01 3引第i个子通道ADC的输出进行自相关运算的期望值为；E[yi(t+Ati)yi(t)];
[0139] . .
[0140] . .
[0141] . .
[014引第M个子通道ADC的输出进行自相关运算的期望值为；E[ym(t+Atm)ym(t)];
[0143] 步骤3、引入自相关函数，可用自相关函数来表示所求的期望值；将M个通道的期 望值分别用自相关函数来表示：
[0144] 第1个子通道ADC的前M-1个循环周期的自相关函数分别为： {R2(Ati)，R3(Ati)，…，Ri(Ati)，???Rm(Ati)};
[014引第2个子通道ADC的自相关函数为；R2(At2);
[014引第3个子通道ADC的自相关函数为；Rs(At3);
[0147] . .
[014 引 . .
[0149] . .
[0150] 第i个子通道ADC的自相关函数表示为化（Ati);
[0 巧1] . .
[0 巧2] . .
[0 巧 3] . .
[0154] 第M个子通道ADC的自相关函数表示为；Rm(Atm);
[0巧5] 步骤4、将前M-1个循环周期内第1个子通道ADC获得的自相关运算函数 出2 (Ati)，Rs(Ati)，…，而（Ati)，…Rm(Ati)}保存到存储器内，并分别在不同的采样时刻 进行输出，存储器的输出受到各通道采样时钟的控制，在不同的采样时钟输出不同的值； [0156] 步骤5、将的第i个子通道对应的相关函数值而（Ati)与存储器里对应的自相关 函数值Ri(Ati)做差；
[0巧7]当At<<Ts时，
[0160]令Ri(Atf)减去R; (Ati)，做差得到；
[0164] 从而利用式（1)获得第i个子通道ADC与存储器里对应的自相关函数值Ri(Ati) 之间的误差值&rrori，从而获得M-1个子通道ADC的误差值{Errors,Errors,…，Krror。… ,ErrorJ；
[0165]步骤6、将第i个误差值化ror;输入到第i个误差补偿模块中，并判断化rori是否 为正数，若为正数，则将第i个采样时钟减去所设定的迭代步长；若为负数，将第i个采样时 钟加上所设定的迭代步长；若为零，则保持第i个采样时钟；根据系统的要求设置迭代步长 的大小，迭代步长越小精度越高，使Ati不断的趋近去At1;最终使At2,…，At。…，Atm 都趋近于Ati，即各通道间的相对采样时间误差为0 ;从而获得更新后的M-1个采样时钟； W更新后的M-1个采样时钟和第1个采样时钟作为新的M个采样时钟，并返回步骤1执行；
[0166] 步骤7、根据系统时钟将数据转换模块的M个输出结果进行复合后输出Y(n)，从而 完成时间误差的校准。
[0167] 图5a是所实施例输入信号归一化频率为0.13的系统未经过校准的输出频谱图， 可W看出，有时间失配造成的杂散频谱存在。
[016引图化是所实施例输入信号归一化频率为0. 13的系统经过校准后的输出频谱图， 可W看出，时间失配造成的杂散频谱已被消除，系统性能得到了明显的提高。
[0169] 图6a是所实施例输入信号归一化频率为0.48的系统未经过校准的输出频谱图， 可W看出，有时间失配造成的杂散频谱存在。
[0170] 图化是所实施例输入信号归一化频率为0.48的系统经过校准后的输出频谱图， 可W看出，时间失配造成的杂散频谱已被消除，系统性能得到了明显的提高。
[0171] 图化和图化是所实施例系统的输入信号归一化频率在0. 13和0. 48时校准前后 的输出频谱图，可W看出该系统对对整个Nyquist采样频率W内的信号都可W实现校准， 具有很广的使用性。
【主权项】
1. 一种用于TIADC采样时间误差的校准模块，所述TIADC是由数据转换模块和数据复 合模块构成，所述数据转换模块是由M个采样保持电路和M个子通道ADC构成的M个通道 而组成；所述M个采样保持电路分别由M个采样时钟进行控制；单个子通道ADC的采样时钟 周期是系统采用时钟周期的M倍；其特征是： 在所述数据转换模块上并联设置一参考通道，从而形成带参考通道的数据转换模块； 所述参考通道由一个采样保持电路和一个单bit参考通道ADC串联而成；在所述带参考通 道的数据转换模块和数据复合模块之间设置所述校准模块； 所述校准模块是由M个自相关运算模块、存储器、M-I个求差模块以及M-I个误差补偿 模块组成； 所述M个自相关运算模块中的第i个自相关运算模块为二输入一输出的运算模块，并 由第i个乘法器，第i个第一增益模块，第i个第二增益模块，第i个第一加法器和第i个 延时器构成，1彡i彡M; 所述第i个乘法器模块接收所述数据转换模块的第i个通道输出的结果和同时刻参考 通道输出的结果并进行运算，获得的结果传递给所述第i个第一增益模块，经过所述第i个 第一增益模块的运算传递给所述第i个第一加法器作为第i个第一加法器的一个加数； 经过所述第i个第一加法器运算后的结果传递给所述第i个第二增益模块，经过第i 个第二增益模块的运算后再传递给所述第i个延时器，经过第i个延时器的运算后的结果 传递给所述第i个第一加法器作为另一个加数； 同时将所述第i个第一加法器运算后的输出结果作为第i个自相关运算模块输出的期 望值，即第i个自相关函数； 所述存储器用于接收并存储所述第1个自相关运算输出的自相关函数； 所述M-I个求差模块用于将所述存储器输出的自相关函数分别与所述第2个自相关运 算模块至第M个自相关运算模块输出的自相关函数进行求差计算；获得的结果分别输出给 所述M-I个误差补偿模块用于补偿判断； 所述M-I个误差补偿模块中第i个误差补偿模块是由第i个第一选择器，第i个第二 选择器，第i个第二加法器构成； 所述第i个第一选择器接收所述第i个求差模块的输出，经过第i个第一选择器的运 算后传递给第i个第二选择器，经过第i个第二选择器运算后的结果传递给第i个第二加 法器作为第i个第二加法器的一个加数，所述第i个采样时钟作为第i个第二加法器的另 一个加数，经过所述第i个第二加法器的运算后输出给所述第i个采样保持电路； 所述数据复合模块接收所述数据转换模块的M个输出结果并进行合并，获得一路校准 后的输出信号。2. -种利用权利要求1所述的用于TIADC采样时间误差的校准模块的校准方法，其特 征是按如下步骤进行： 步骤I、M个子通道ADC根据所述M个采样保持电路的采样时钟对外部输入的模拟信号 X⑴进行采样，获得M个输出结果，令输出码m = M ; 所述M个采样保持电路的采样时钟分别为： 所述第1个子通道ADC的前M-I个循环周期内的采样时钟分别为CK2, CK3，…，CKi,… ，CKm;从第M个循环周期开始采样时钟保持为CK 1;所述M个输出结果分别为： 所述第1个子通道ADC前M-I个循环周期内的输出结果为：{y2 (t+ Λ tl)，y3 (t+ Λ tl)，… ,yJt+Atl-jJt+At)};第M个循环周其月开始输出结果保持为yJt+At);其中，At1, At2，…，Ati,…，Atm分别表示所述M个子通道ADC所对应的实际采样时 间误差； 步骤2、对所述M个输出结果分别进行自相关运算，获得所述M个子通道ADC的期望值 分别为： 所述第1个子通道ADC的前M-I个循环周期的期望值分别为 y2 ⑴]，E [y3 (t+ Δ t) y3 (t)]，…，E Iiyi (t+ Δ t) Yi (t)]，…，E [ym (t+ Δ t) ym (t) ]};从第 M 个循 环周期开始不进行自相关运算；步骤3、将所述M个通道的期望值分别用自相关函数来表示： 所述第1个子通道ADC的前M-I个循环周期的自相关函数分别为： (R2(At1)1R3(At1), - ,Ri(At1), -Rm(At1)I ；步骤4、将前M-I个循环周期内所述第1个子通道ADC获得的自相关运算函数 {R2 ( Λ tl)，R3 ( Λ tl)，…，Ri ( Λ tl)，…Rm ( Λ tl)}保存到所述存储器内，并分别在不同的采样 时刻进行输出； 步骤5、利用式（1)获得所述第i个子通道ADC与所述存储器里对应的自相关函数值 Ri(At1)之间的误差值Errori，从而获得M-I个子通道ADC的误差值（ErroraError 3,… ，Errori,…，ErrorJ ：步骤6、将所述第i个误差值Errori输入到所述第i个误差补偿模块中，并判断Error i 是否为正数，若为正数，则将第i个采样时钟减去所设定的迭代步长；若为负数，将第i个 采样时钟加上所设定的迭代步长；若为零，则保持所述第i个采样时钟；从而获得更新后的 M-I个采样时钟；以所述更新后的M-I个采样时钟和第1个采样时钟作为新的M个采样时 钟，并返回步骤1执行； 步骤7、根据所述系统时钟将所述数据转换模块的M个输出结果进行复合后输出Y(n)， 从而完成时间误差的校准。
【专利摘要】本发明公开了一种用于TIADC采样时间误差的校准模块，TIADC是由数据转换模块和数据复合模块构成，数据转换模块是由M个采样保持电路和M个子通道ADC构成的M个通道而组成，在数据转换模块上并联设置一参考通道，从而形成带参考通道的数据转换模块；参考通道由一个采样保持电路和一个单bit参考通道ADC串联而成；在带参考通道的数据转换模块和数据复合模块之间设置校准模块；校准模块是由M个自相关运算模块、存储器、M-1个求差模块以及M-1个误差补偿模块组成。本发明适用于任意通道的TIADC系统校准且适用于整个Nyquist采样频率以内的信号，能简单的获得各通道之间的相对采样时间误差并进行高效的补偿，从而以较小的硬件开销快速准确地实现通道间时间误差校准。
【IPC分类】H03M1/10
【公开号】CN104901695
【申请号】CN201510377762
【发明人】陈红梅, 黄超, 尹勇生, 王晓蕾, 邓红辉
【申请人】合肥工业大学, 合肥工大先行微电子技术有限公司
【公开日】2015年9月9日
【申请日】2015年6月29日
【技术领域】
[0001] 本发明设及模拟数字转换领域，更具体地说是一种多通道时间交织模数转换器采 样时间误差的校准模块及其校准算法。
【背景技术】
[0002] 通信系统、雷达、图像/视频处理等现代电子系统需要高速、高精度的模数转换 器。传统的单通道模数转换器要在保证高精度的同时实现高速度将面临物理上的限制，特 别是随着深亚微米CMOS工艺向更低电源电压、更小特征尺寸方向发展将使采用传统结构 的高精度、高速模数转换器的设计变得越发困难。
[0003] 多通道时间交叉模数转换器通过并行采集技术可W突破工艺因素带来的限制，使 模数转换器的速度成倍的提高，但制造过程中工艺的偏差严重限制了TI模数转换器的系 统精度。有研究表明，不论单通道模数转换器的精度如何，呈正态分布的标准差1%的通道 间失配便会将多通道系统的精度限制在化itW下。
[0004] 通道间误差主要包括失调误差、增益误差、采样时间误差=种。在校准时间误差方 面，已有多种方法被提出。S.Jamal和D.化等人提出的基于相关运算（correlation-based algorithms)对义样时间失配进行校准（Jamal化afiq]\1,化Daihong,HurstPaulJ,Lewis StephenH.A10-bl20-Msample/stime-interleavedanalog-to-digitalconverter withdigitalbackgroundcalibration[J].IEEEJournalofSolid-StateCircuits,v 37，n12,p1618-1627,December2002)，然而该种方案只适用于两通道的TIADC,无法向 更多通道甚至任意通道扩展。化ung-YiWang和Jieh-TsorngWu等人提出在通道之间做 过零检测来提取通道间的误差（"ABackgroundTiming-SkewCalibrationTechnique forTime-InterleavedAnalog-to-DigitalConverters"Chung-YiWang,Student Member,I邸E,andJieh-TsorngWu,Member,I邸巧，然而该种方案对于输入信号的频 率具有很高的要求。Roger化tigny和化goGicquel等人提出增加一个与TIADC子 通道精度相似的的参考通道来进行校准（"BackgroundTimeSkewCalibrationfor Time-InterleavedADC化ing陆aseDetectionMethod"),然而该种方案对于参考通道的 要求比较高，硬件消耗较高。目前已有的方法都存在着不足。
【发明内容】
[0005] 本发明为了克服现有技术存在的不足之处，提供一种用于TIADC采样时间误差的 校准模块及其校准方，W期能适用于任意通道的TIADC系统校准且适用于整个Nyquist采 样频率W内的信号，并获得各通道之间的相对采样时间误差并进行高效的补偿，从而W较 小的硬件开销快速准确地实现通道间时间误差的校准。
[0006] 本发明为解决技术问题采用如下技术方案；
[0007] 本发明一种用于TIADC采样时间误差的校准模块，所述TIADC是由数据转换模块 和数据复合模块构成，所述数据转换模块是由M个采样保持电路和M个子通道ADC构成的 M个通道而组成；所述M个采样保持电路分别由M个采样时钟进行控制；单个子通道ADC的 采样时钟周期是系统采用时钟周期的M倍；其特点是：
[0008] 在所述数据转换模块上并联设置一参考通道，从而形成带参考通道的数据转换模 块；所述参考通道由一个采样保持电路和一个单bit参考通道ADC串联而成；在所述带参 考通道的数据转换模块和数据复合模块之间设置所述校准模块；
[0009] 所述校准模块是由M个自相关运算模块、存储器、M-1个求差模块W及M-1个误差 补偿模块组成；
[0010] 所述M个自相关运算模块中的第i个自相关运算模块为二输入一输出的运算模 块，并由第i个乘法器，第i个第一增益模块，第i个第二增益模块，第i个第一加法器和第 i个延时器构成，1《i《M;
[0011] 所述第i个乘法器模块接收所述数据转换模块的第i个通道输出的结果和同时刻 参考通道输出的结果并进行运算，获得的结果传递给所述第i个第一增益模块，经过所述 第i个第一增益模块的运算传递给所述第i个第一加法器作为第i个第一加法器的一个加 数；
[0012] 经过所述第i个第一加法器运算后的结果传递给所述第i个第二增益模块，经过 第i个第二增益模块的运算后再传递给所述第i个延时器，经过第i个延时器的运算后的 结果传递给所述第i个第一加法器作为另一个加数；
[0013]同时将所述第i个第一加法器运算后的输出结果作为第i个自相关运算模块输出 的期望值，即第i个自相关函数；
[0014] 所述存储器用于接收并存储所述第1个自相关运算输出的自相关函数；
[0015] 所述M-1个求差模块用于将所述存储器输出的自相关函数分别与所述第2个自相 关运算模块至第M个自相关运算模块输出的自相关函数进行求差计算；获得的结果分别输 出给所述M-1个误差补偿模块用于补偿判断；
[0016] 所述M-1个误差补偿模块中第i个误差补偿模块是由第i个第一选择器，第i个 第二选择器，第i个第二加法器构成；
[0017] 所述第i个第一选择器接收所述第i个求差模块的输出，经过第i个第一选择器 的运算后传递给第i个第二选择器，经过第i个第二选择器运算后的结果传递给第i个第 二加法器作为第i个第二加法器的一个加数，所述第i个采样时钟作为第i个第二加法器 的另一个加数，经过所述第i个第二加法器的运算后输出给所述第i个采样保持电路；
[0018] 所述数据复合模块接收所述数据转换模块的M个输出结果并进行合并，获得一路 校准后的输出信号。
[0019] 本发明一种用于TIADC采样时间误差的校准模块的校准方法的特点是按如下步 骤进行：
[0020] 步骤1、M个子通道ADC根据所述M个采样保持电路的采样时钟对外部输入的模拟 信号X(t)进行采样，获得M个输出结果，令输出码m=M;
[0021] 所述M个采样保持电路的采样时钟分别为：
[0022] 所述第1个子通道ADC的前M-1个循环周期内的采样时钟分别为邸2,邸3,… ，CK。…，CKm;从第M个循环周期开始采样时钟保持为CK1;
[002引所述第2个子通道ADC的采样时钟保持为：雌；
[0024] . .
[00 巧] . .
[0026] . .
[0027] 所述第i个子通道ADC的采样时钟保持为；CKi;
[0028] . .
[0029] . .
[0030] . .
[003。 所述第M个子通道ADC的采样时钟保持为：CKm;
[0032] 所述M个输出结果分别为：
[003引所述第1个子通道ADC前M-1个循环周期内的输出结果为： (y2(t+Ati),ys(t+Ati),…，yi(t+Ati),…，ym(t+Ati)};第M个循环周期开始输出结果保 持为yi(t+Ati);
[0034] 所述第2个子通道ADC的输出结果保持为；y2 (t+At2);
[00巧] . .
[0036] . .
[0037] . .
[003引所述第i个子通道ADC的输出结果保持为；y; (t+Ati);
[0039] . .
[0040] . .
[0041] . .
[004引所述第M个子通道ADC的输出结果保持为；y。(t+Atm);
[004引其中，Ati,At2,…，At。…，Atm分别表示所述M个子通道ADC所对应的实际采 样时间误差；
[0044] 步骤2、对所述M个输出结果分别进行自相关运算，获得所述M个子通道ADC的期 望值分别为：
[004引所述第1个子通道ADC的前M-1个循环周期的期望值分别为；巧防(t+Ati)y2 (t)]，E扔(t+Ati)y3 (t)]，…，E柄(t+Ati)y; (t)]，…，E[y。(t+Ati)y。(t) ]};从第M个循 环周期开始不进行自相关运算；
[004引所述第2个子通道ADC的输出进行自相关运算的期望值为；E[y2(t+At2)y2(t)];
[0047] . .
[0048] . .
[0049] . .
[0050] 所述第i个子通道ADC的输出进行自相关运算的期望值为；E[yi(t+Ati)yi(t)];
[0051] . .
[0052] . .
[0053] . .
[0054] 所述第M个子通道ADC的输出进行自相关运算的期望值为；E[ym(t+Atm)ym(t)]; [00巧]步骤3、将所述M个通道的期望值分别用自相关函数来表示：
[0056] 所述第1个子通道ADC的前M-1个循环周期的自相关函数分别为： 化（Ati)，Rs(Ati)，…，Ri(Ati)，…Rm(Ati)};
[0057] 所述第2个子通道ADC的自相关函数为；R2(At2);
[0058] . .
[0059] . .
[0060] . .
[00川所述第i个子通道ADC的自相关函数表示为化（Ati);
[0062] . .
[0063] . .
[0064] . .
[006引所述第M个子通道ADC的自相关函数表示为；Rm(Atm);
[0066] 步骤4、将前M-1个循环周期内所述第1个子通道ADC获得的自相关运算函数 出2 (Ati)，Rs(Ati)，…，而（Ati)，…Rm(Ati)}保存到所述存储器内，并分别在不同的采样 时刻进行输出；
[0067] 步骤5、利用式（1)获得所述第i个 子通道ADC与所述存储器里对应的自相关函数 值而（Ati)之间的误差值Elrrori，从而获得M-1个子通道ADC的误差值{Errors,Errors,… ,Error。…，Error。}；
[0068]
[0069] 步骤6、将所述第i个误差值化ror;输入到所述第i个误差补偿模块中，并判断 Error,是否为正数，若为正数，则将第i个采样时钟减去所设定的迭代步长；若为负数，将 第i个采样时钟加上所设定的迭代步长；若为零，则保持所述第i个采样时钟；从而获得更 新后的M-1个采样时钟；W所述更新后的M-1个采样时钟和第1个采样时钟作为新的M个 采样时钟，并返回步骤1执行；
[0070] 步骤7、根据所述系统时钟将所述数据转换模块的M个输出结果进行复合后输出 Y(n)，从而完成时间误差的校准。
[0071] 与已有技术相比，本发明有益效果体现在：
[0072] 1、本发明引入了一个单bit的参考通道用于误差提取，与传统需要引入一个类似 子通道ADC精度的参考通道相比，降低了硬件消耗，同时整个校准算法无需中断TIADC的正 常转换过程，并且能够实时跟踪误差的变化；从而达到可靠性高，硬件消耗低的效果。
[0073] 2、本发明的校准算法工作原理是基于对输入信号统计特性进行运算完成误差提 取的，克服了传统校准算法受限于信号输入频率带宽的问题，可实现在整个Nyquist采样 频率W内的信号进行有效实时校准，具有适用范围广的特点。
[0074] 3、本发明的校准算法对待校准通道的误差估计和补偿要求相对独立，因此可W扩 展到任意通道数的场合，增加通道数，只需要增加校准模块的个数即可完成推广，算法具有 很强的移植性与普遍性。
[0075]4、本发明的校准算法中实现过程只需要进行简单的数学运算，而且在单个通道的 校准过程中用到的算术逻辑单元很少，硬件实现容易，计算复杂度低。
【附图说明】
[0076] 图la是现有技术中多通道时间交织模数转换器的原理框图；
[0077] 图化是现有技术中多通道时间交织模数转换器采样时钟图；
[0078] 图2是本发明在M通道应用场合的校准原理框图；
[0079] 图3a是本发明校准算法中自相关运算模块的原理框架图；
[0080] 图3b是本发明校准算法中做差模块的原理框架图；
[0081] 图3c是本发明校准算法中误差补偿模块的原理框架图；
[0082] 图4a是本发明在4通道应用场合的校准原理框图；
[0083] 图4b是本发明在4通道应用场合的校准采样时钟图；
[0084] 图5a是输入信号的归一化频率为0. 13时，图4a中未经过校准的TIADC输出信号 的频谱；
[0085] 图化是输入信号的归一化频率为0. 13时，图4a中校准后的TIADC输出信号的频 谱；
[0086] 图6a是输入信号的归一化频率为0. 48时，图4a中未经过校准的TIADC输出信号 的频谱；
[0087] 图化是输入信号的归一化频率为0. 48时，图4a中校准后的TIADC输出信号的频 谱。
【具体实施方式】
[008引本实施例中，一种用于TIADC采样时间误差的校准模块中的TIADC是由数据转换 模块和数据复合模块构成；
[0089] 如图la所示，数据转换模块是由M个采样保持电路和M个子通道ADC构成的M个 通道而组成；M个采样保持电路分别由M个采样时钟进行控制；TIADC各子通道之间的工作 时钟关系；
[0090] 如图化所示，每个子通道的控制时钟是通过一个主控时钟经过一个分频器获得 的，各相邻子通道间控制时钟相差一个固定的相位差，该个相位差就是系统的采样时钟，而 单个子通道ADC的采样时钟周期是系统采用时钟周期的M倍；
[0091] 如图2所示；在数据转换模块上并联设置一参考通道，从而形成带参考通道的数 据转换模块；参考通道由一个采样保持电路和一个单bit参考通道ADC串联而成；在带参 考通道的数据转换模块和数据复合模块之间设置校准模块；
[0092] 校准模块是由M个自相关运算模块、存储器、M-1个求差模块W及M-1个误差补偿 模块组成；
[0093] 如图3a所示，M个自相关运算模块中的第i个自相关运算模块为二输入一输出的 运算模块，并由第i个乘法器，第i个第一增益模块，第i个第二增益模块，第i个第一加法 器和第i个延时器构成，1《i《M;
[0094] 第i个乘法器模块接收数据转换模块的第i个通道输出的结果和同时刻参考通道 输出的结果并进行运算，获得的结果传递给第i个第一增益模块，经过第i个第一增益模块 的运算传递再给第i个第一加法器作为第i个第一加法器的一个加数；
[0095] 经过第i个第一加法器运算后的结果传递给第i个第二增益模块，经过第i个第 二增益模块的运算后再传递给第i个延时器，经过第i个延时器的运算后的结果传递给第 i个第一加法器作为另一个加数；
[0096] 同时将第i个第一加法器运算后的输出结果作为第i个自相关运算模块输出的期 望值，即第i个自相关函数；
[0097] M个自相关运算模块分为两类，一类是第一通道通过延时i(i分别为K2-M-1)个 周期采样输出并于同时刻参考通道采样输出值相乘求期望。在前M个循环周期里第一通道 分别延时i个周期通过自相关运算模块输出保存到存储器中。在此后的循环周期里，第一 通道不再做延时采样；另一类是其余通道得到采样输出与同时刻参考通道采样输出值相乘 求期望；
[0098] 存储器用于接收并存储第1个自相关运算输出的自相关函数，共存储M-1个值；
[0099] 如图3b所示，M-1个求差模块用于将存储器输出的自相关函数分别与第2个自相 关运算模块至第M个自相关运算模块输出的自相关函数进行求差计算；获得的结果分别输 出给M-1个误差补偿模块用于补偿判断；
[0100] 如图3c所示，M-1个误差补偿模块中第i个误差补偿模块是由第i个第一选择器， 第i个第二选择器，第i个第二加法器构成；
[0101] 第i个第一选择器接收第i个求差模块的输出，经过第i个第一选择器的运算后 传递给第i个第二选择器，经过第i个第二选择器运算后的结果传递给第i个第二加法器 作为第i个第二加法器的一个加数，第i个采样时钟作为第i个第二加法器的另一个加数， 经过第i个第二加法器的运算后输出给第i个采样保持电路；
[0102] 数据复合模块接收数据转换模块的M个输出结果并进行合并，获得一路校准后的 输出信号。
[0103] 本实施例中，首先是增加一个单bit的参考通道ADC，第一通道作为基准，其他通 道作为待校准通道。第一通道延时一定的循环周期得到的输出值与同时刻单bit的参考通 道采样输出值进行相关运算并将结果保存至存储器中，并与由待校准通道输出值得到的自 相关函数值做差，然后判断差值来对待校准通道的时钟进行补偿来完成校准。
[0104] 如图4a所示为整个TIADC系统和校准模块的采样时钟关系，将本发明应用在4通 道，采样速率400MHz的TIADC为例，构成TIADC的通道数M= 4,采样速率Fs= 400MHz，各 个子通道的采样速率为Fsub=Fs/4 =lOOMHz，校准算法框图如图4a所示，具体是按如下 步骤进行：
[0105] 步骤1、M个子通道ADC根据M个采样保持电路的采样时钟对外部输入的模拟信号 X(t)进行采样M= 4,获得M个输出结果，令输出码m=M;
[0106]M个采样保持电路的采样时钟分别为：
[0107]第1个子通道ADC的前M-1个循环周期内的采样时钟分别为邸2,邸3,…，CK。… ，CKm;从第M个循环周期开始采样时钟保持为CK1;
[010引第2个子通道ADC的采样时钟保持为：邸2;
[0109] 第3个子通道ADC的采样时钟保持为；邸3;
[0110] . .
[0111] . .
[0112] . .
[011引第i个子通道ADC的采样时钟保持为；CKi;
[0114] . .
[011 引 . .
[0116] . .
[0117] 第M个子通道ADC的采样时钟保持为；CKm;
[011引M个输出结果分别为：
[011引第1个子通道ADC前M-1个循环周期内的输出结果为；打2 (t+Ati)，ys(t+Ati)，… ，yi(t+Ati)，…，ym(t+Ati)};第M个循环周期开始输出结果保持为yi(t+Ati);
[0120] 第2个子通道ADC的输出结果保持为巧2a+At2);
[012。第3个子通道ADC的输出结果保持为巧3 (t+Atg);
[0122] . .
[0123] . .
[0124] . .
[012引第i个子通道ADC的输出结果保持为巧i(t+Ati);
[0126] . .
[0127] . .
[012 引 . .
[012引第M个子通道ADC的输出结果保持为；ym(t+Atm);
[0130] 其中，At。At2,…，At。…，Atm分别表示M个子通道ADC所对应的实际采样时 间误差；
[0131] 步骤2、对M个输出结果分别进行自相关运算，获得M个子通道ADC的期望值分别 为：
[013引第1个子通道ADC的前M-1个循环周期的期望值分别为；{E[y2(t+Ati)y2 (t)]，E扔(t+Ati)y3 (t)]，…，E柄(t+Ati)y; (t)]，…，E[y。(t+Ati)y。(t) ]};从第M个循 环周期开始不进行自相关运算；
[0133] 第2个子通道ADC的输出进行自相关运算的期望值为；E防(t+At2)y2a)];
[0134] 第3个子通道ADC的输出进行自相关运算的期望值为；E扔(t+At3)ys(t)];
[0135] . .
[0136] . .
[0137] . .
[01 3引第i个子通道ADC的输出进行自相关运算的期望值为；E[yi(t+Ati)yi(t)];
[0139] . .
[0140] . .
[0141] . .
[014引第M个子通道ADC的输出进行自相关运算的期望值为；E[ym(t+Atm)ym(t)];
[0143] 步骤3、引入自相关函数，可用自相关函数来表示所求的期望值；将M个通道的期 望值分别用自相关函数来表示：
[0144] 第1个子通道ADC的前M-1个循环周期的自相关函数分别为： {R2(Ati)，R3(Ati)，…，Ri(Ati)，???Rm(Ati)};
[014引第2个子通道ADC的自相关函数为；R2(At2);
[014引第3个子通道ADC的自相关函数为；Rs(At3);
[0147] . .
[014 引 . .
[0149] . .
[0150] 第i个子通道ADC的自相关函数表示为化（Ati);
[0 巧1] . .
[0 巧2] . .
[0 巧 3] . .
[0154] 第M个子通道ADC的自相关函数表示为；Rm(Atm);
[0巧5] 步骤4、将前M-1个循环周期内第1个子通道ADC获得的自相关运算函数 出2 (Ati)，Rs(Ati)，…，而（Ati)，…Rm(Ati)}保存到存储器内，并分别在不同的采样时刻 进行输出，存储器的输出受到各通道采样时钟的控制，在不同的采样时钟输出不同的值； [0156] 步骤5、将的第i个子通道对应的相关函数值而（Ati)与存储器里对应的自相关 函数值Ri(Ati)做差；
[0巧7]当At<<Ts时，
[0160]令Ri(Atf)减去R; (Ati)，做差得到；
[0164] 从而利用式（1)获得第i个子通道ADC与存储器里对应的自相关函数值Ri(Ati) 之间的误差值&rrori，从而获得M-1个子通道ADC的误差值{Errors,Errors,…，Krror。… ,ErrorJ；
[0165]步骤6、将第i个误差值化ror;输入到第i个误差补偿模块中，并判断化rori是否 为正数，若为正数，则将第i个采样时钟减去所设定的迭代步长；若为负数，将第i个采样时 钟加上所设定的迭代步长；若为零，则保持第i个采样时钟；根据系统的要求设置迭代步长 的大小，迭代步长越小精度越高，使Ati不断的趋近去At1;最终使At2,…，At。…，Atm 都趋近于Ati，即各通道间的相对采样时间误差为0 ;从而获得更新后的M-1个采样时钟； W更新后的M-1个采样时钟和第1个采样时钟作为新的M个采样时钟，并返回步骤1执行；
[0166] 步骤7、根据系统时钟将数据转换模块的M个输出结果进行复合后输出Y(n)，从而 完成时间误差的校准。
[0167] 图5a是所实施例输入信号归一化频率为0.13的系统未经过校准的输出频谱图， 可W看出，有时间失配造成的杂散频谱存在。
[016引图化是所实施例输入信号归一化频率为0. 13的系统经过校准后的输出频谱图， 可W看出，时间失配造成的杂散频谱已被消除，系统性能得到了明显的提高。
[0169] 图6a是所实施例输入信号归一化频率为0.48的系统未经过校准的输出频谱图， 可W看出，有时间失配造成的杂散频谱存在。
[0170] 图化是所实施例输入信号归一化频率为0.48的系统经过校准后的输出频谱图， 可W看出，时间失配造成的杂散频谱已被消除，系统性能得到了明显的提高。
[0171] 图化和图化是所实施例系统的输入信号归一化频率在0. 13和0. 48时校准前后 的输出频谱图，可W看出该系统对对整个Nyquist采样频率W内的信号都可W实现校准， 具有很广的使用性。
【主权项】
1. 一种用于TIADC采样时间误差的校准模块，所述TIADC是由数据转换模块和数据复 合模块构成，所述数据转换模块是由M个采样保持电路和M个子通道ADC构成的M个通道 而组成；所述M个采样保持电路分别由M个采样时钟进行控制；单个子通道ADC的采样时钟 周期是系统采用时钟周期的M倍；其特征是： 在所述数据转换模块上并联设置一参考通道，从而形成带参考通道的数据转换模块； 所述参考通道由一个采样保持电路和一个单bit参考通道ADC串联而成；在所述带参考通 道的数据转换模块和数据复合模块之间设置所述校准模块； 所述校准模块是由M个自相关运算模块、存储器、M-I个求差模块以及M-I个误差补偿 模块组成； 所述M个自相关运算模块中的第i个自相关运算模块为二输入一输出的运算模块，并 由第i个乘法器，第i个第一增益模块，第i个第二增益模块，第i个第一加法器和第i个 延时器构成，1彡i彡M; 所述第i个乘法器模块接收所述数据转换模块的第i个通道输出的结果和同时刻参考 通道输出的结果并进行运算，获得的结果传递给所述第i个第一增益模块，经过所述第i个 第一增益模块的运算传递给所述第i个第一加法器作为第i个第一加法器的一个加数； 经过所述第i个第一加法器运算后的结果传递给所述第i个第二增益模块，经过第i 个第二增益模块的运算后再传递给所述第i个延时器，经过第i个延时器的运算后的结果 传递给所述第i个第一加法器作为另一个加数； 同时将所述第i个第一加法器运算后的输出结果作为第i个自相关运算模块输出的期 望值，即第i个自相关函数； 所述存储器用于接收并存储所述第1个自相关运算输出的自相关函数； 所述M-I个求差模块用于将所述存储器输出的自相关函数分别与所述第2个自相关运 算模块至第M个自相关运算模块输出的自相关函数进行求差计算；获得的结果分别输出给 所述M-I个误差补偿模块用于补偿判断； 所述M-I个误差补偿模块中第i个误差补偿模块是由第i个第一选择器，第i个第二 选择器，第i个第二加法器构成； 所述第i个第一选择器接收所述第i个求差模块的输出，经过第i个第一选择器的运 算后传递给第i个第二选择器，经过第i个第二选择器运算后的结果传递给第i个第二加 法器作为第i个第二加法器的一个加数，所述第i个采样时钟作为第i个第二加法器的另 一个加数，经过所述第i个第二加法器的运算后输出给所述第i个采样保持电路； 所述数据复合模块接收所述数据转换模块的M个输出结果并进行合并，获得一路校准 后的输出信号。2. -种利用权利要求1所述的用于TIADC采样时间误差的校准模块的校准方法，其特 征是按如下步骤进行： 步骤I、M个子通道ADC根据所述M个采样保持电路的采样时钟对外部输入的模拟信号 X⑴进行采样，获得M个输出结果，令输出码m = M ; 所述M个采样保持电路的采样时钟分别为： 所述第1个子通道ADC的前M-I个循环周期内的采样时钟分别为CK2, CK3，…，CKi,… ，CKm;从第M个循环周期开始采样时钟保持为CK 1;所述M个输出结果分别为： 所述第1个子通道ADC前M-I个循环周期内的输出结果为：{y2 (t+ Λ tl)，y3 (t+ Λ tl)，… ,yJt+Atl-jJt+At)};第M个循环周其月开始输出结果保持为yJt+At);其中，At1, At2，…，Ati,…，Atm分别表示所述M个子通道ADC所对应的实际采样时 间误差； 步骤2、对所述M个输出结果分别进行自相关运算，获得所述M个子通道ADC的期望值 分别为： 所述第1个子通道ADC的前M-I个循环周期的期望值分别为 y2 ⑴]，E [y3 (t+ Δ t) y3 (t)]，…，E Iiyi (t+ Δ t) Yi (t)]，…，E [ym (t+ Δ t) ym (t) ]};从第 M 个循 环周期开始不进行自相关运算；步骤3、将所述M个通道的期望值分别用自相关函数来表示： 所述第1个子通道ADC的前M-I个循环周期的自相关函数分别为： (R2(At1)1R3(At1), - ,Ri(At1), -Rm(At1)I ；步骤4、将前M-I个循环周期内所述第1个子通道ADC获得的自相关运算函数 {R2 ( Λ tl)，R3 ( Λ tl)，…，Ri ( Λ tl)，…Rm ( Λ tl)}保存到所述存储器内，并分别在不同的采样 时刻进行输出； 步骤5、利用式（1)获得所述第i个子通道ADC与所述存储器里对应的自相关函数值 Ri(At1)之间的误差值Errori，从而获得M-I个子通道ADC的误差值（ErroraError 3,… ，Errori,…，ErrorJ ：步骤6、将所述第i个误差值Errori输入到所述第i个误差补偿模块中，并判断Error i 是否为正数，若为正数，则将第i个采样时钟减去所设定的迭代步长；若为负数，将第i个 采样时钟加上所设定的迭代步长；若为零，则保持所述第i个采样时钟；从而获得更新后的 M-I个采样时钟；以所述更新后的M-I个采样时钟和第1个采样时钟作为新的M个采样时 钟，并返回步骤1执行； 步骤7、根据所述系统时钟将所述数据转换模块的M个输出结果进行复合后输出Y(n)， 从而完成时间误差的校准。
【专利摘要】本发明公开了一种用于TIADC采样时间误差的校准模块，TIADC是由数据转换模块和数据复合模块构成，数据转换模块是由M个采样保持电路和M个子通道ADC构成的M个通道而组成，在数据转换模块上并联设置一参考通道，从而形成带参考通道的数据转换模块；参考通道由一个采样保持电路和一个单bit参考通道ADC串联而成；在带参考通道的数据转换模块和数据复合模块之间设置校准模块；校准模块是由M个自相关运算模块、存储器、M-1个求差模块以及M-1个误差补偿模块组成。本发明适用于任意通道的TIADC系统校准且适用于整个Nyquist采样频率以内的信号，能简单的获得各通道之间的相对采样时间误差并进行高效的补偿，从而以较小的硬件开销快速准确地实现通道间时间误差校准。
【IPC分类】H03M1/10
【公开号】CN104901695
【申请号】CN201510377762
【发明人】陈红梅, 黄超, 尹勇生, 王晓蕾, 邓红辉
【申请人】合肥工业大学, 合肥工大先行微电子技术有限公司
【公开日】2015年9月9日
【申请日】2015年6月29日
最新回复(0)