基于反相器实现的全数字模块Sigma-Delta调制器的制造方法
基于反相器实现的全数字模块Sigma-Delta调制器的制造方法
【技术领域】
[0001]本发明涉及模拟集成电路技术领域，特别涉及一种基于反相器实现的全数字模块S i gma-De I ta 调制器。
【背景技术】
[0002]新世纪以来，深亚微米混合信号集成电路技术得到飞速发展，在诸如MP3、数码相机、汽车导航仪、智能手机等便携电子设备中得到了广泛的应用。而用户对这些电子产品的要求也越来越高:要有快速响应的高性能游戏体验，要有高分辨率的显示，要像电脑桌面那样进行快速的网络浏览，方便易用的用户界面，更低功耗以增加续航时间，以及在同一设备上集合更多样化的功能。移动设备市场的趋势是更大的屏幕和更高的分辨率显示，而对芯片产品的要求则是更高的工艺水平，更好的设计方案及更低的功耗。
[0003]随着集成电路工艺水平的不断发展，深亚微米先进工艺对数字电路的功耗和性能改进很大，却将模拟电路设计置于一个尴尬的境地。本征增益的降低，以及供电电压的压缩导致没有足够的电压空间提供给cascode之类的增益提升技术，因此高增益电路设计变得更为困难。同时，栅极泄漏电流的增加使得设计诸如开关电容电路和电荷泵锁相环等特殊模拟电路难度增加。除此之外，器件失配和衬底噪声也变得更加严重。大多数模拟电路要求大的信噪比(SNR)和动态范围(DR)。由于供电电压的减小使得信号的动态范围减小，在信噪比恒定的条件下，例如开关电容电路中，信号动态范围的减半要求负载电容增大为原来的4倍；而模拟电路的速度又与gm/Cload有关，速度恒定的情况下，负载电容增大了，则要求跨导gm也要增大为原来的4倍；于是偏置电流也要增大为原来的4倍，这就增大了功耗。通常功耗随着尺寸缩放因子成指数倍增加。同时由于IR压降，又进一步减少了工作电压余度和动态范围。所以，低功耗低电压模拟电路遇到了很大困难，这就要求有更加新颖的设计技术来降低功耗。
[0004]近几年来，数字反相器开始在低功耗低电压Sigma-Delta调制器中得到应用。传统的模拟电路中，运算跨导放大器(OTA)是关键的电路模块，但是在低电压低功耗设计中成为了最主要的瓶颈限制。低功耗的OTA设计像衬底驱动OTA和数字辅助OTA也有各自的缺点和限制。而数字反相器可以在低电压下工作，甚至晶体管可以工作在弱反型区，而且反相器工作时可以大大降低功耗，同时提供高性能。数字反相器可以替代传统OTA作为主要的有源反馈模块，结合自调零技术实现积分功能。
[0005]在Sigma-Delta调制器中，比较器也是一个很关键的电路模块。传统比较器在低电压下反应速度慢，功耗大且精度差，制约了低电压低功耗Sigma-Delta调制器的发展。
[0006]传统的Sigma-Delta调制器存在以下不足:
[0007]1.深亚微米工艺下，传统OTA增益变小，噪声性能变差，信号动态范围减小，功耗增大，很难适应低压设计，电流利用效率低；
[0008]2.传统的比较器在深亚微米低电压下反应速度慢，功耗大且精度差。
【发明内容】
[0009]本发明的目的旨在至少解决上述的技术缺陷之一。
[0010]为此，本发明的目的在于提出一种基于反相器实现的全数字模块Sigma-Delta调制器。
[0011]为了实现上述目的，本发明的实施例公开了一种基于反相器实现的全数字模块Sigma-Delta调制器，所述基于反相器实现的全数字模块Sigma-Delta调制器包括基于数字反相器的积分器，基于数字反相器的比较器和反馈逻辑模块三部分；
[0012]所述基于数字反相器的积分器，由数字反相器，采样电容，积分电容及自调零模块构成:CS1是采样电容，CSl的左端分别与时钟Φ Id控制的采样信号端，反馈逻辑控制的反馈电压土Vref相连；CS1的右端分别与Φ I控制的参考电压，自调零电容Ce，及Φ2控制的积分电容CIl相连，Φ I控制的开关连接反相器输入和输出端。时钟Φ I和Φ2是两相不重叠时钟，当控制时钟Φ1 = I时(所控制开关导通)，输入信号被采样至CSl ;反相器短接，工作点被锁定，存入电容Ce上。当控制时钟Φ I = O时(所控制开关关闭)，Ce将反相器偏置在工作点上，反相器提供最大增益；CS1上的电荷流向Cl I，完成第一次积分，第二次积分过程与第一次积分类似，
[0013]所述基于数字反相器的比较器，由数字反相器和自调零模块构成:自调零电容Ce左端分别与第二积分器输出和Φ2控制的参考电压相连；Φ2控制的开关连接反相器输入和输出端。当控制时钟Φ2 = I时，反相器短接，工作点被锁定，存入电容Ce上。当控制时钟Φ2 = O时，Ce将反相器偏置在工作点上，此时第二积分器的输出电压将和参考电压进行比较，反相器的输出端被拉至高电平或者地，完成一次比较，
[0014]所述反馈逻辑模块，由两组D锁存器，四组AND门与反馈开关组成:第一 D锁存器与第二积分器输出相连，第二 D锁存器与第一 D锁存器相连；第一 D锁存器的输出电平值经过AND门控制，作为反馈信号反馈至第二积分器，第二 D锁存器的输出电平值经过AND门控制，作为反馈信号反馈至第一积分器；第一二积分器和第一二 D锁存器，均采用异步时钟控制。
[0015]另外，根据本发明上述实施例的基于反相器实现的全数字模块Sigma-Delta调制器还可以具有如下附加的技术特征:
[0016]在一些示例中，反相器需使用cascode结构增益增强型反相器。
[0017]在一些示例中，所用开关应采用低压开关，实现轨到轨设计。
[0018]在一些示例中，所用时钟应为两相非重叠时钟，并由芯片内部时钟模块产生。
[0019]本发明实施例的基于反相器实现的全数字模块Sigma-Delta调制器，能在极低供电电压下正常工作，具有很高的电流利用效率，功耗极低。没有使用传统的放大器而是采用数字模块进行模拟电路设计，能规避低电压设计中出现的诸如动态范围减小，本征增益不足，噪声恶化等问题，符合模数转换器全数字化的设计趋势。
[0020]本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
【附图说明】
[0021]本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中，
[0022]图1为传统Sigma-Delta调制器电路结构图。
[0023]图2为本发明的基于反相器实现的全数字模块Sigma-Delta调制器的电路结构图。
[0024]图3为本发明的基于反相器实现的全数字模块Sigma-Delta调制器的频谱仿真图。
【具体实施方式】
[0025]下面详细描述本发明的实施例，实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
[0026]在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上 ”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0027]在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
[0028]本发明提出的基于反相器实现的全数字模块Sigma-Delta调制器，该基于反相器实现的全数字模块Sigma-Delta调制器包括基于数字反相器的积分器，基于数字反相器的比较器和反馈逻辑模块三部分；
[0029]如图2所示，所述基于数字反相器的积分器，由数字反相器，采样电容，积分电容及自调零模块构成:CS1是采样电容，CSl的左端分别与时钟φ Id控制的采样信号端，反馈逻辑控制的反馈电压土Vref相连；CS1的右端分别与Φ I控制的参考电压，自调零电容Ce，及Φ2控制的积分电容CIl相连，Φ I控制的开关连接反相器输入和输出端。时钟Φ1和Φ 2是两相不重叠时钟，当控制时钟Φ1 = I时(所控制开关导通)，输入信号被采样至CSl ;反相器短接，工作点被锁定，存入电容Ce上。当控制时钟Φ1 =0时(所控制开关关闭)，Ce将反相器偏置在工作点上，反相器提供最大增益；CS1上的电荷流向CI1，完成第一次积分。第二次积分过程与第一次积分类似。
[0030]所述基于数字反相器的比较器，由数字反相器和自调零模块构成:自调零电容Ce左端分别与第二积分器输出和Φ2控制的参考电压相连；Φ2控制的开关连接反相器输入和输出端。当控制时钟Φ2 = I时，反相器短接，工作点被锁定，存入电容Ce上。当控制时钟Φ2 = O时，Ce将反相器偏置在工作点上，此时第二积分器的输出电压将和参考电压进行比较，反相器的输出端被拉至高电平或者地，完成一次比较。
[0031]所述反馈逻辑模块，由两组D锁存器，四组AND门与反馈开关组成:第一 D锁存器与第二积分器输出相连，第二 D锁存器与第一 D锁存器相连；第一 D锁存器的输出电平值经过AND门控制，作为反馈信号反馈至第二积分器，第二 D锁存器的输出电平值经过AND门控制，作为反馈信号反馈至第一积分器；第一二积分器和第一二 D锁存器，均采用异步时钟控制。
[0032]所述基于反相器实现的全数字模块Sigma-Delta调制器，其反相器需使用cascode结构增益增强型反相器。
[0033]所述基于反相器实现的全数字模块Sigma-Delta调制器，其所用开关应采用低压开关，实现轨到轨设计。
[0034]所述基于反相器实现的全数字模块Sigma-Delta调制器，其所用时钟应为两相非重叠时钟，并由芯片内部时钟模块产生。
[0035]图3为本发明的新型的基于反相器实现的全数字模块Sigma-Delta调制器的频谱图。从图中可以看出，该新型的全数字模块Sigma-Delta调制器在满幅正弦波输入下精度为9.6位。
[0036]尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
【主权项】
1.一种基于反相器实现的全数字模块Sigma-Delta调制器，其特征在于，所述基于反相器实现的全数字模块Sigma-Delta调制器包括基于数字反相器的积分器，基于数字反相器的比较器和反馈逻辑模块三部分； 所述基于数字反相器的积分器，由数字反相器，采样电容，积分电容及自调零模块构成:CS1是采样电容，CSl的左端分别与时钟Φ Id控制的采样信号端，反馈逻辑控制的反馈电压土Vref相连；CS1的右端分别与Φ I控制的参考电压，自调零电容Ce，及Φ 2控制的积分电容CIl相连，Φ I控制的开关连接反相器输入和输出端。时钟Φ1和Φ2是两相不重叠时钟，当控制时钟Φ1 = I时(所控制开关导通)，输入信号被采样至CSl ;反相器短接，工作点被锁定，存入电容Ce上。当控制时钟Φ I = O时(所控制开关关闭)，Ce将反相器偏置在工作点上，反相器提供最大增益；CS1上的电荷流向Cl I，完成第一次积分，第二次积分过程与第一次积分类似， 所述基于数字反相器的比较器，由数字反相器和自调零模块构成:自调零电容Ce左端分别与第二积分器输出和Φ2控制的参考电压相连；Φ2控制的开关连接反相器输入和输出端。当控制时钟Φ2 = I时，反相器短接，工作点被锁定，存入电容Ce上。当控制时钟Φ2 = O时，Ce将反相器偏置在工作点上，此时第二积分器的输出电压将和参考电压进行比较，反相器的输出端被拉至高电平或者地，完成一次比较， 所述反馈逻辑模块，由两组D锁存器，四组AND门与反馈开关组成:第一 D锁存器与第二积分器输出相连，第二 D锁存器与第一 D锁存器相连；第一 D锁存器的输出电平值经过AND门控制，作为反馈信号反馈至第二积分器，第二D锁存器的输出电平值经过AND门控制，作为反馈信号反馈至第一积分器；第一二积分器和第一二 D锁存器，均采用异步时钟控制。2.根据权利要求1所述的基于反相器实现的全数字模块Sigma-Delta调制器，其特征在于，所述反相器使用cascode结构增益增强型反相器。3.根据权利要求1所述的基于反相器实现的全数字模块Sigma-Delta调制器，其特征在于，所用开关采用低压开关，实现轨到轨设计。4.根据权利要求1所述的基于反相器实现的全数字模块Sigma-Delta调制器，其特征在于，所用时钟为两相非重叠时钟，并由芯片内部时钟模块产生。
【专利摘要】本发明公开了一种基于反相器实现的全数字模块Sigma-Delta调制器，包括两个基于数字反相器的积分器，反相器在自调零技术的作用下稳定工作点以在积分过程中实现反馈功能；一个基于反相器的比较器，反相器在自调零技术的作用下稳定工作点以实现高精度低功耗电压比较功能；由D锁存器和门电路组成的反馈控制逻辑。本发明能在极低供电电压下正常工作，具有很高的电流利用效率，功耗极低。且没有使用传统的放大器而是采用数字模块进行模拟电路设计，能规避低电压设计中出现的诸如动态范围减小，本征增益不足，噪声恶化等问题，符合模数转换器全数字化的设计趋势。
【IPC分类】H03M3/00
【公开号】CN104901700
【申请号】CN201510239808
【发明人】方华军, 凌童, 向志鹏, 许军, 王敬, 梁仁荣
【申请人】清华大学
【公开日】2015年9月9日
【申请日】2015年5月12日
【技术领域】
[0001]本发明涉及模拟集成电路技术领域，特别涉及一种基于反相器实现的全数字模块S i gma-De I ta 调制器。
【背景技术】
[0002]新世纪以来，深亚微米混合信号集成电路技术得到飞速发展，在诸如MP3、数码相机、汽车导航仪、智能手机等便携电子设备中得到了广泛的应用。而用户对这些电子产品的要求也越来越高:要有快速响应的高性能游戏体验，要有高分辨率的显示，要像电脑桌面那样进行快速的网络浏览，方便易用的用户界面，更低功耗以增加续航时间，以及在同一设备上集合更多样化的功能。移动设备市场的趋势是更大的屏幕和更高的分辨率显示，而对芯片产品的要求则是更高的工艺水平，更好的设计方案及更低的功耗。
[0003]随着集成电路工艺水平的不断发展，深亚微米先进工艺对数字电路的功耗和性能改进很大，却将模拟电路设计置于一个尴尬的境地。本征增益的降低，以及供电电压的压缩导致没有足够的电压空间提供给cascode之类的增益提升技术，因此高增益电路设计变得更为困难。同时，栅极泄漏电流的增加使得设计诸如开关电容电路和电荷泵锁相环等特殊模拟电路难度增加。除此之外，器件失配和衬底噪声也变得更加严重。大多数模拟电路要求大的信噪比(SNR)和动态范围(DR)。由于供电电压的减小使得信号的动态范围减小，在信噪比恒定的条件下，例如开关电容电路中，信号动态范围的减半要求负载电容增大为原来的4倍；而模拟电路的速度又与gm/Cload有关，速度恒定的情况下，负载电容增大了，则要求跨导gm也要增大为原来的4倍；于是偏置电流也要增大为原来的4倍，这就增大了功耗。通常功耗随着尺寸缩放因子成指数倍增加。同时由于IR压降，又进一步减少了工作电压余度和动态范围。所以，低功耗低电压模拟电路遇到了很大困难，这就要求有更加新颖的设计技术来降低功耗。
[0004]近几年来，数字反相器开始在低功耗低电压Sigma-Delta调制器中得到应用。传统的模拟电路中，运算跨导放大器(OTA)是关键的电路模块，但是在低电压低功耗设计中成为了最主要的瓶颈限制。低功耗的OTA设计像衬底驱动OTA和数字辅助OTA也有各自的缺点和限制。而数字反相器可以在低电压下工作，甚至晶体管可以工作在弱反型区，而且反相器工作时可以大大降低功耗，同时提供高性能。数字反相器可以替代传统OTA作为主要的有源反馈模块，结合自调零技术实现积分功能。
[0005]在Sigma-Delta调制器中，比较器也是一个很关键的电路模块。传统比较器在低电压下反应速度慢，功耗大且精度差，制约了低电压低功耗Sigma-Delta调制器的发展。
[0006]传统的Sigma-Delta调制器存在以下不足:
[0007]1.深亚微米工艺下，传统OTA增益变小，噪声性能变差，信号动态范围减小，功耗增大，很难适应低压设计，电流利用效率低；
[0008]2.传统的比较器在深亚微米低电压下反应速度慢，功耗大且精度差。
【发明内容】
[0009]本发明的目的旨在至少解决上述的技术缺陷之一。
[0010]为此，本发明的目的在于提出一种基于反相器实现的全数字模块Sigma-Delta调制器。
[0011]为了实现上述目的，本发明的实施例公开了一种基于反相器实现的全数字模块Sigma-Delta调制器，所述基于反相器实现的全数字模块Sigma-Delta调制器包括基于数字反相器的积分器，基于数字反相器的比较器和反馈逻辑模块三部分；
[0012]所述基于数字反相器的积分器，由数字反相器，采样电容，积分电容及自调零模块构成:CS1是采样电容，CSl的左端分别与时钟Φ Id控制的采样信号端，反馈逻辑控制的反馈电压土Vref相连；CS1的右端分别与Φ I控制的参考电压，自调零电容Ce，及Φ2控制的积分电容CIl相连，Φ I控制的开关连接反相器输入和输出端。时钟Φ I和Φ2是两相不重叠时钟，当控制时钟Φ1 = I时(所控制开关导通)，输入信号被采样至CSl ;反相器短接，工作点被锁定，存入电容Ce上。当控制时钟Φ I = O时(所控制开关关闭)，Ce将反相器偏置在工作点上，反相器提供最大增益；CS1上的电荷流向Cl I，完成第一次积分，第二次积分过程与第一次积分类似，
[0013]所述基于数字反相器的比较器，由数字反相器和自调零模块构成:自调零电容Ce左端分别与第二积分器输出和Φ2控制的参考电压相连；Φ2控制的开关连接反相器输入和输出端。当控制时钟Φ2 = I时，反相器短接，工作点被锁定，存入电容Ce上。当控制时钟Φ2 = O时，Ce将反相器偏置在工作点上，此时第二积分器的输出电压将和参考电压进行比较，反相器的输出端被拉至高电平或者地，完成一次比较，
[0014]所述反馈逻辑模块，由两组D锁存器，四组AND门与反馈开关组成:第一 D锁存器与第二积分器输出相连，第二 D锁存器与第一 D锁存器相连；第一 D锁存器的输出电平值经过AND门控制，作为反馈信号反馈至第二积分器，第二 D锁存器的输出电平值经过AND门控制，作为反馈信号反馈至第一积分器；第一二积分器和第一二 D锁存器，均采用异步时钟控制。
[0015]另外，根据本发明上述实施例的基于反相器实现的全数字模块Sigma-Delta调制器还可以具有如下附加的技术特征:
[0016]在一些示例中，反相器需使用cascode结构增益增强型反相器。
[0017]在一些示例中，所用开关应采用低压开关，实现轨到轨设计。
[0018]在一些示例中，所用时钟应为两相非重叠时钟，并由芯片内部时钟模块产生。
[0019]本发明实施例的基于反相器实现的全数字模块Sigma-Delta调制器，能在极低供电电压下正常工作，具有很高的电流利用效率，功耗极低。没有使用传统的放大器而是采用数字模块进行模拟电路设计，能规避低电压设计中出现的诸如动态范围减小，本征增益不足，噪声恶化等问题，符合模数转换器全数字化的设计趋势。
[0020]本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
【附图说明】
[0021]本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中，
[0022]图1为传统Sigma-Delta调制器电路结构图。
[0023]图2为本发明的基于反相器实现的全数字模块Sigma-Delta调制器的电路结构图。
[0024]图3为本发明的基于反相器实现的全数字模块Sigma-Delta调制器的频谱仿真图。
【具体实施方式】
[0025]下面详细描述本发明的实施例，实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
[0026]在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上 ”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0027]在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
[0028]本发明提出的基于反相器实现的全数字模块Sigma-Delta调制器，该基于反相器实现的全数字模块Sigma-Delta调制器包括基于数字反相器的积分器，基于数字反相器的比较器和反馈逻辑模块三部分；
[0029]如图2所示，所述基于数字反相器的积分器，由数字反相器，采样电容，积分电容及自调零模块构成:CS1是采样电容，CSl的左端分别与时钟φ Id控制的采样信号端，反馈逻辑控制的反馈电压土Vref相连；CS1的右端分别与Φ I控制的参考电压，自调零电容Ce，及Φ2控制的积分电容CIl相连，Φ I控制的开关连接反相器输入和输出端。时钟Φ1和Φ 2是两相不重叠时钟，当控制时钟Φ1 = I时(所控制开关导通)，输入信号被采样至CSl ;反相器短接，工作点被锁定，存入电容Ce上。当控制时钟Φ1 =0时(所控制开关关闭)，Ce将反相器偏置在工作点上，反相器提供最大增益；CS1上的电荷流向CI1，完成第一次积分。第二次积分过程与第一次积分类似。
[0030]所述基于数字反相器的比较器，由数字反相器和自调零模块构成:自调零电容Ce左端分别与第二积分器输出和Φ2控制的参考电压相连；Φ2控制的开关连接反相器输入和输出端。当控制时钟Φ2 = I时，反相器短接，工作点被锁定，存入电容Ce上。当控制时钟Φ2 = O时，Ce将反相器偏置在工作点上，此时第二积分器的输出电压将和参考电压进行比较，反相器的输出端被拉至高电平或者地，完成一次比较。
[0031]所述反馈逻辑模块，由两组D锁存器，四组AND门与反馈开关组成:第一 D锁存器与第二积分器输出相连，第二 D锁存器与第一 D锁存器相连；第一 D锁存器的输出电平值经过AND门控制，作为反馈信号反馈至第二积分器，第二 D锁存器的输出电平值经过AND门控制，作为反馈信号反馈至第一积分器；第一二积分器和第一二 D锁存器，均采用异步时钟控制。
[0032]所述基于反相器实现的全数字模块Sigma-Delta调制器，其反相器需使用cascode结构增益增强型反相器。
[0033]所述基于反相器实现的全数字模块Sigma-Delta调制器，其所用开关应采用低压开关，实现轨到轨设计。
[0034]所述基于反相器实现的全数字模块Sigma-Delta调制器，其所用时钟应为两相非重叠时钟，并由芯片内部时钟模块产生。
[0035]图3为本发明的新型的基于反相器实现的全数字模块Sigma-Delta调制器的频谱图。从图中可以看出，该新型的全数字模块Sigma-Delta调制器在满幅正弦波输入下精度为9.6位。
[0036]尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
【主权项】
1.一种基于反相器实现的全数字模块Sigma-Delta调制器，其特征在于，所述基于反相器实现的全数字模块Sigma-Delta调制器包括基于数字反相器的积分器，基于数字反相器的比较器和反馈逻辑模块三部分； 所述基于数字反相器的积分器，由数字反相器，采样电容，积分电容及自调零模块构成:CS1是采样电容，CSl的左端分别与时钟Φ Id控制的采样信号端，反馈逻辑控制的反馈电压土Vref相连；CS1的右端分别与Φ I控制的参考电压，自调零电容Ce，及Φ 2控制的积分电容CIl相连，Φ I控制的开关连接反相器输入和输出端。时钟Φ1和Φ2是两相不重叠时钟，当控制时钟Φ1 = I时(所控制开关导通)，输入信号被采样至CSl ;反相器短接，工作点被锁定，存入电容Ce上。当控制时钟Φ I = O时(所控制开关关闭)，Ce将反相器偏置在工作点上，反相器提供最大增益；CS1上的电荷流向Cl I，完成第一次积分，第二次积分过程与第一次积分类似， 所述基于数字反相器的比较器，由数字反相器和自调零模块构成:自调零电容Ce左端分别与第二积分器输出和Φ2控制的参考电压相连；Φ2控制的开关连接反相器输入和输出端。当控制时钟Φ2 = I时，反相器短接，工作点被锁定，存入电容Ce上。当控制时钟Φ2 = O时，Ce将反相器偏置在工作点上，此时第二积分器的输出电压将和参考电压进行比较，反相器的输出端被拉至高电平或者地，完成一次比较， 所述反馈逻辑模块，由两组D锁存器，四组AND门与反馈开关组成:第一 D锁存器与第二积分器输出相连，第二 D锁存器与第一 D锁存器相连；第一 D锁存器的输出电平值经过AND门控制，作为反馈信号反馈至第二积分器，第二D锁存器的输出电平值经过AND门控制，作为反馈信号反馈至第一积分器；第一二积分器和第一二 D锁存器，均采用异步时钟控制。2.根据权利要求1所述的基于反相器实现的全数字模块Sigma-Delta调制器，其特征在于，所述反相器使用cascode结构增益增强型反相器。3.根据权利要求1所述的基于反相器实现的全数字模块Sigma-Delta调制器，其特征在于，所用开关采用低压开关，实现轨到轨设计。4.根据权利要求1所述的基于反相器实现的全数字模块Sigma-Delta调制器，其特征在于，所用时钟为两相非重叠时钟，并由芯片内部时钟模块产生。
【专利摘要】本发明公开了一种基于反相器实现的全数字模块Sigma-Delta调制器，包括两个基于数字反相器的积分器，反相器在自调零技术的作用下稳定工作点以在积分过程中实现反馈功能；一个基于反相器的比较器，反相器在自调零技术的作用下稳定工作点以实现高精度低功耗电压比较功能；由D锁存器和门电路组成的反馈控制逻辑。本发明能在极低供电电压下正常工作，具有很高的电流利用效率，功耗极低。且没有使用传统的放大器而是采用数字模块进行模拟电路设计，能规避低电压设计中出现的诸如动态范围减小，本征增益不足，噪声恶化等问题，符合模数转换器全数字化的设计趋势。
【IPC分类】H03M3/00
【公开号】CN104901700
【申请号】CN201510239808
【发明人】方华军, 凌童, 向志鹏, 许军, 王敬, 梁仁荣
【申请人】清华大学
【公开日】2015年9月9日
【申请日】2015年5月12日
最新回复(0)