基于cpci接口的1553b总线电气层故障注入通信模块的制作方法
基于cpci接口的1553b总线电气层故障注入通信模块的制作方法
【技术领域】
[0001]本发明属于航空、航天、兵器、船舶等行业对电子通信设备进行设计评估、调试、检测的设备技术领域，特别涉及一种基于CPCI接口的1553B总线电气层故障注入通信模块。
【背景技术】
[0002]1553b总线又称MILSTD1553B总线，是美国军方专为飞机上设备制定的一种信息传输总线标准，也就是设备间传输的协议。而每个国家根据本国的情况，并参考美国的标准制定出自己的总线协议。而相关的公司又根据本同的协议标准开发出相应的总线接口模块。
[0003]二十世纪90年代以来，1553B总线因其具有高可靠性、实时性好、开放性和容错性强等优点[I]，超出了航空领域方面的应用，逐渐深入到人造卫星、导弹、运载火箭、航天飞机等有高可靠性要求的系统中，成为一种国际标准。
[0004]要保证总线系统的高可靠性，总线测试必不可少。传统的1553B总线测试是将故障注入作为检验设备及系统协议遵从性的测试手段之一。
[0005]故障注入是指按照事先选定的故障模型，采用某种策略人为地将故障引入目标系统中，通过观察和分析系统在被注入故障情况下的行为，可以为试验者提供所需的定性、定量的评价结果。
[0006]1553B总线故障按类别可分为物理故障、电气故障和协议故障，其中物理故障指差分信号线的断路、短路、串行阻抗和并行阻抗变化等；电气故障包括信号幅度、波形上升/下降时间和过零时间差错等；协议故障指包括校验错误、字长错误、消息长度错误、字间隔错误、延迟错误等数据位及定时关系的故障类型。
[0007]现有的故障注入板卡均是在软件协议层做故障注入，通过控制芯片的内部逻辑实现，硬件电气层仅有有限的电压输出可调的故障注入功能，或者在外部调理模块做故障注入。
[0008]有鉴于此，特提出本发明。
【发明内容】
[0009]本发明要解决的技术问题在于克服现有技术的不足，提供一种基于CPCI接口的1553B总线电气层故障注入通信模块，将软件协议层以及电气层故障注入均在一块CPCI标准接口板卡上实现，以解决现有协议层故障注入板卡的所未涉及到的硬件电气层故障注入功能。
[0010]为解决上述技术问题，本发明采用技术方案的基本构思是:
[0011]一种基于CPCI接口的1553B总线电气层故障注入通信模块，包括CPCI接口，CPCI接口通过PCI桥依次串联FPGA控制单元、1553B收发器，所述1553B收发器输出端与1553B总线接口串联；FPGA控制单元包括FPGA芯片和连接在FPGA芯片上的外围电路，所述FPGA芯片内设置有协议层故障注入控制模块、电气层故障注入控制模块、同步头反向模块、占空比可调模块以及干扰波、噪声产生模块；所述外围电路包括电气层故障注入电路和协议层故障注入电路，所述协议层故障注入控制模块用于控制协议层故障注入电路，所述电气层故障注入控制模块用于控制电气层故障注入电路，电气层故障注入电路包括信号电压可调电路，信号斜率可调电路，阻抗可调电路以及短路、开路可调电路；所述外围电路还包括干扰信号、噪声注入电路，占空比可调电路以及同步头反向输出电路；所述干扰波、噪声产生模块用于控制所述干扰信号、噪声注入电路生成干扰波形及噪声波形；所述占空比可调模块用于控制输出占空比调节信号至所述占空比可调电路；所述同步头反向模块用于控制输出问步头?目号至问步头反向输出电路。
[0012]更进一步的，所述协议层故障注入电路包括信号延迟电路和数据替换电路，所述协议层故障注入控制模块控制产生延迟信号和替换数据到所述信号延迟电路和数据替换电路中来实现协议层的故障注入的数据替换和信号延迟故障；其中:
[0013]信号延迟电路包括:所述FPGA芯片的输出端口连接有一 DAC的输入端，DAC输出端连接至1553Β收发器的接收端口 ；
[0014]数据替换电路包括:所述FPGA芯片的输出端口连接有一 DAC的输入端，DAC输出端连接至1553Β收发器的接收端口。
[0015]更进一步的，所述同步头反向输出电路包括:所述FPGA芯片的输出端口连接有一DAC的输入端，DAC输出端连接至1553Β收发器的接收端口。
[0016]更进一步的，所述信号电压可调电路:包括串联在FPGA芯片的输出端口的DAC，DAC的输入端连接FPGA芯片，输出端串联运算放大器后连接至所述1553Β收发器的电压输入接口。
[0017]更进一步的，所述信号斜率可调电路:包括其输入端串联在所述1553Β收发器输出端的运算放大器，运算放大器的输出端连接所述1553Β总线接口 ；运算放大器的反馈电阻为数字电位器，所述数字电位器的滑动端连接到FPGA芯片的输出端；运算放大器的输入端与1553Β收发器输出端之间设置继电器，继电器的触点开关电路连接至FPGA芯片的输出端。
[0018]更进一步的，占空比可调电路:包括连接在所述FPGA芯片的输出端口的DAC，DAC的输入端与FPGA芯片连接，其输出端连接所述1553Β收发器的输入接口。
[0019]更进一步的，总线接口短路、开路可调电路包括:所述1553Β收发器输出端的正负差分信号线与1553Β总线接口连接；其中正信号线和负信号线上均串联一个继电器，继电器的触点开关均连接至FPGA芯片输出端，由FPGA芯片来控制继电器的断开/闭合；正、负信号线之间串联有一个继电器，正信号线与屏蔽地之间以及负信号线与屏蔽地之间均串联一个继电器，每个所述继电器的触点开关均电路连接至FPGA芯片的输出端由FPGA芯片控制继电器的断开/闭合。
[0020]更进一步的，干扰波、噪声产生电路:包括串联在FPGA芯片的输出端口的DAC，DAC的输入端连接FPGA芯片，输出端串联运算放大器后连接所述1553B收发器的电压输入接
□ O
[0021]更进一步的，阻抗可调电路:包括其两电阻端并联在所述1553B收发器输出端的正负差分信号线之间的数字电位器，数字电位器的滑动端连接到FPGA芯片的输出端，由FPGA芯片控制数字电位器的阻值。
[0022]采用上述技术方案后，本发明与现有技术相比具有以下有益效果:
[0023]本发明用通用的CPCI总线与1553B总线协议接口通信控制器芯片，通过编程FPGA芯片内部的逻辑控制电路，实现主机通过CPCI接口对1553B总线的控制和访问；继而实现了单块板卡协议层和电气层故障注入功能，使1553B系统的应用、仿真、测试更加全面；本发明可以对信号电压幅值、信号斜率、信号占空进行调整，还可以对阻抗、1553B总线接收的信号干扰波形和噪声波形以及1553B接口的短路、开路进行调节控制，完成协议层和电气层的故障注入，进而检测1553B总线对信号的识别能力以及抗干扰能力。
【附图说明】
[0024]图1是本发明基于CPCI接口的1553B总线电气层故障注入通信模块的结构框图；
[0025]图2是图1中所示FPGA芯片内部逻辑模块的的结构框图；
[0026]图3是图1中所示协议层故障注入电路的结构框图；
[0027]图4是图1中所示电气层故障注入电路的结构框图；
[0028]图5是图4中所示信号电压可调电路的结构框图；
[0029 ]图6是图4中所示信号斜率可调电路的结构框图；
[0030]图7是图4中所示总线接口短路、开路可调电路的结构框图；
[0031]图8是图4中所示阻抗可调电路的结构框图。
【具体实施方式】
[0032]下面结合附图和具体实施例，对本发明作进一步说明，以助于理解本发明的内容。除此之外，本文中出现的“连接”均为电路连接；出现的“DAC”指数模转换器；另外，为了简化本发明的公开，本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
[0033]如图1-4所示，一种基于CPCI接口的1553B总线电气层故障注入通信模块，包括CPCI接口，CPCI接口通过PCI桥依次串联FPGA控制单元、1553B收发器，所述1553B收发器输出端与1553B总线接口串联；FPGA控制单元包括FPGA芯片和连接在FPGA芯片上的外围电路，所述FPGA芯片内设置有协议层故障注入控制模块、电气层故障注入控制模块、同步头反向模块、占空比可调模块以及干扰波、噪声产生模块；所述外围电路包括电气层故障注入电路和协议层故障注入电路，所述协议层故障注入控制模块用于控制协议层故障注入电路，所述电气层故障注入控制模块用于控制电气层故障注入电路，电气层故障注入电路包括信号电压可调电路，信号斜率可调电路，阻抗可调电路以及短路、开路可调电路；所述外围电路还包括干扰信号、噪声注入电路，占空比可调电路以及同步头反向输出电路；所述干扰波、噪声产生模块用于控制所述干扰信号、噪声注入电路生成干扰波形及噪声波形；所述占空比可调模块用于控制输出占空比调节信号至所述占空比可调电路；所述同步头反向模块用于控制输出同步头信号至同步头反向输出电路。
[0034]本发明电气层和协议层的故障注入都是改变输入信号的达到故障注入的目的，通过CPCI接口将信号输入时，由FPGA芯片内的故障注入控制模块进行信号的采集，然后根据预设置的故障模式通过外围电路将信号进行处理后还原，1553B接口输出信号即为故障注入后的信号。这种方式可以对信号电压幅值、信号斜率、信号占空进行调整，还可以对阻抗、1553B总线接收的信号干扰波形和噪声波形以及1553B接口的短路、开路进行调节控制，完成协议层和电气层的故障注入，进而检测1553B总线对信号的识别能力以及抗干扰能力。
[0035]其中FPGA芯片内的协议层故障注入控制模块、电气层故障注入控制模块以及同步头反向模块，占空比可调模块，干扰波、噪声产生模块等均为FPGA芯片内部的控制逻辑，为本领域成熟技术，此处不再多做赘述。
[0036]以下对其中各故障注入功能电路进行具体描述:
[0037]所述协议层故障注入电路包括信号延迟电路和数据替换电路，所述协议层故障注入控制模块控制产生延迟信号和替换数据到所述信号延迟电路和数据替换电路中来实现协议层的故障注入的数据替换和信号延迟故障；数据替换故障注入主要对特定含义的数据进行替换，检验被检测设备对特定数据的处理能力以及响应能力；信号延迟故障通过将通讯信号源根据配置的参数进行一定的时间延迟然后再发送出来，以检验被检测设备对信号延迟处理能力。
[0038]信号延迟电路:所述FPGA芯片的输出端口连接有一 DAC的输入端，DAC输出端连接至1553B收发器的接收端口 ；
[0039]FPGA芯片接收到PCI桥传输的信号命令后，将收到的采样数据信号存储后并延时一段时间，由数模转化器DAC恢复波形输送输出去，这样就实现了总线信号延迟的故障注入。若不需执行延迟故障注入时，FPGA芯片直接将收到的信号传输到DAC。
[0040]数据替换电路:所述FPGA芯片的输出端口连接有一 DAC的输入端，DAC输出端连接至1553B收发器的接收端口 ；
[0041]在执行数据替换故障注入时，FPGA芯片将从PCI桥传输的信号中符合替换条件的数据替换为一预设的数据后发送至DAC ;在不执行数据替换故障注入时，FPGA芯片直接将接收到的信号发送至所述DAC。本发明可以对对特定含义的数据进地替换，检验被检测设备对特定数据的处理以及响应能力；也可对通讯数据流特定的一个或几个数据字，一位或几位数据位进行替换，替换单位精确到一个数据位，可提前设置多个替换条件，进行替换条件控制，其替换条件可以是对一特定地址，或者一特定子地址执行替换。
[0042]同步头反向输出电路:所述FPGA芯片的输出端口连接有一 DAC的输入端，DAC输出端连接至1553B收发器的接收端口 ；同步头反向控制模块在FPGA芯片内部将要输出的同步头进行高低电平转换，然后输出FPGA芯片至1553B收发器接收端口。
[0043]协议层故障注入的实现基于1553B总线协议，通过判断FPGA芯片收到的采样数据的大小和持续时间来实现，由于同步头位占I个半比特位，明显比消息位和奇偶校验位宽，因此可判断出同步头位，包括命令字的同步位和数据字的同步位，进而判断出之后的消息位和奇偶校验位，从而实现整个1553B总线上传输数据的解析。解析出数据后，即可根据预设置的故障注入条件，对解析出的数据注入响应的故障，并经过DAC产生出注入故障后的波形。例如在命令字奇偶校验故障中，FPGA芯片先判断出消息的同步头位，分析收到的同步头是否为由高到低的命令字同步头，再向后16位到达奇偶校验位，将奇偶校验位上的65个采集点的数据全部反转，即变Oxfff为0x000，变0x000为OxFFF，中间过渡段的数值由OxFFF减去当前点的数值即可得到，再由DAC输出，最终达到改变奇偶校验位，实现命令字奇偶校验故障的注入。
[0044]如图5所示，所述信号电压可调电路:包括串联在FPGA芯片的输出端口的DAC，DAC的输入端连接FPGA芯片，输出端串联运算放大器后连接所述1553B收发器的电压输入接口 ；所述FPGA芯片内部的电器层故障注入控制模块控制输出到DAC的电压幅值，并通过运算放大器将所述电压幅值按比例缩放后输出到1553B收发器。
[0045]如图6所示，信号斜率故障注入是通过信号斜率可调电路改变通讯信号的上升沿或下降沿的斜率，以验证被检测设备的信号识别能力。所述信号斜率可调电路:包括其输入端串联在所述1553B收发器输出端的运算放大器，运算放大器的输出端连接所述1553B总线接口，运算放大器用来调整1553B总线信号的斜率；运算放大器的反馈电阻为数字电位器，所述数字电位器的滑动端连接到FPGA芯片的输出端，通过FPGA芯片控制数字电位器的阻值来实现对运算放大器调整斜率的控制；运算放大器的输入端与1553B收发器输出端之间设置继电器，继电器的触点开关电路连接至FPGA芯片的输出端，由FPGA芯片控制继电器的断开/闭合，从而实现程序控制该电路是否使用，是否执行信号斜率的故障注入。
[0046]占空比可调电路:包括连接在所述FPGA芯片的输出端口的DAC，DAC的输入端与FPGA芯片连接，其输出端连接所述1553B收发器的输入接口 ；FPGA芯片中的占空比可调模块根据占空比的设定条件不同而输出不同的数字信号到DAC中，控制DAC分别产生高电平和低电平输入到1553B收发器，而高低电平过渡段的点数不变，且仍然持均匀下降的趋势；DAC输出的高低电平的宽度不一样，在1553B总线接口产生的1553B信号的占空比也不一样，进而实现占空比的故障注入。
[0047]如图7所示，总线接口短路、开路可调电路 :所述1553B收发器输出端的正负差分信号线与1553B总线接口连接；其中正信号线和负信号线上均串联一个继电器，继电器的触点开关均连接至FPGA芯片输出端，由FPGA芯片来控制继电器的断开/闭合，从而实现1553B总线接口的开路控制；正、负信号线之间串联有一个继电器，正信号线与屏蔽地之间以及负信号线与屏蔽地之间均串联一个继电器，所述继电器的触点开关均电路连接至FPGA芯片的输出端由FPGA芯片控制继电器的断开/闭合，从而实现1553B总线接口正负信号线间、正信号线与屏蔽地间以及负信号线与屏蔽地间的短路控制。
[0048]干扰波、噪声产生电路:包括串联在FPGA芯片的输出端口的DAC，DAC的输入端连接FPGA芯片，输出端串联运算放大器后连接所述1553B收发器的电压输入接口 ；所述干扰波、噪声产生模块输出数字信号至数模转化器DAC上，经运算放大电路实现干扰波形与噪声波形的产生。
[0049]如图8所示，阻抗可调电路:包括一其两电阻端并联在所述1553B收发器输出端的正负差分信号线之间的数字电位器，数字电位器的滑动端连接到FPGA芯片的输出端，由FPGA芯片控制数字电位器的阻值，可以实现1553B总线接口的阻抗调整。
[0050]本发明基于CPCI总线接口，具有很好的总线架构，传输速率高，且其良好的机械结构具有较高的抗震性能及高可靠性等优点；本发明用通用的CPCI总线与1553B总线协议接口通信控制器芯片，通过编程FPGA芯片内部的逻辑控制电路，实现主机通过CPCI接口对1553B总线的控制和访问；继而实现了单块板卡协议层和电气层故障注入功能，使1553B系统的应用、仿真、测试更加全面。
[0051]以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【主权项】
1.一种基于CPCI接口的1553B总线电气层故障注入通信模块，其特征在于:包括CPCI接口，CPCI接口通过PCI桥依次串联FPGA控制单元、1553B收发器，所述1553B收发器输出端与1553B总线接口串联；FPGA控制单元包括FPGA芯片和连接在FPGA芯片上的外围电路，所述FPGA芯片内设置有协议层故障注入控制模块、电气层故障注入控制模块、同步头反向模块、占空比可调模块以及干扰波、噪声产生模块；所述外围电路包括电气层故障注入电路和协议层故障注入电路，所述协议层故障注入控制模块用于控制协议层故障注入电路，所述电气层故障注入控制模块用于控制电气层故障注入电路，电气层故障注入电路包括信号电压可调电路，信号斜率可调电路，阻抗可调电路以及短路、开路可调电路；所述外围电路还包括干扰信号、噪声注入电路，占空比可调电路以及同步头反向输出电路；所述干扰波、噪声产生模块用于控制所述干扰信号、噪声注入电路生成干扰波形及噪声波形；所述占空比可调模块用于控制输出占空比调节信号至所述占空比可调电路；所述同步头反向模块用于控制输出同步头信号至同步头反向输出电路。2.根据权利要求1所述的基于CPCI接口的1553B总线电气层故障注入通信模块，其特征在于:所述协议层故障注入电路包括信号延迟电路和数据替换电路，所述协议层故障注入控制模块控制产生延迟信号和替换数据到所述信号延迟电路和数据替换电路中来实现协议层的故障注入的数据替换和信号延迟故障；其中: 信号延迟电路包括:所述FPGA芯片的输出端口连接有一 DAC的输入端，DAC输出端连接至1553B收发器的接收端口 ； 数据替换电路包括:所述FPGA芯片的输出端口连接有一 DAC的输入端，DAC输出端连接至1553B收发器的接收端口。3.根据权利要求1所述的基于CPCI接口的1553B总线电气层故障注入通信模块，其特征在于: 所述同步头反向输出电路包括:所述FPGA芯片的输出端口连接有一 DAC的输入端，DAC输出端连接至1553B收发器的接收端口。4.根据权利要求1所述的基于CPCI接口的1553B总线电气层故障注入通信模块，其特征在于: 所述信号电压可调电路:包括串联在FPGA芯片的输出端口的DAC，DAC的输入端连接FPGA芯片，输出端串联运算放大器后连接至所述1553B收发器的电压输入接口。5.根据权利要求1所述的基于CPCI接口的1553B总线电气层故障注入通信模块，其特征在于: 所述信号斜率可调电路:包括其输入端串联在所述1553B收发器输出端的运算放大器，运算放大器的输出端连接所述1553B总线接口 ；运算放大器的反馈电阻为数字电位器，所述数字电位器的滑动端连接到FPGA芯片的输出端；运算放大器的输入端与1553B收发器输出端之间设置继电器，继电器的触点开关电路连接至FPGA芯片的输出端。6.根据权利要求1所述的基于CPCI接口的1553B总线电气层故障注入通信模块，其特征在于: 占空比可调电路:包括连接在所述FPGA芯片的输出端口的DAC，DAC的输入端与FPGA芯片连接，其输出端连接所述1553B收发器的输入接口。7.根据权利要求1所述的基于CPCI接口的1553B总线电气层故障注入通信模块，其特征在于: 总线接口短路、开路可调电路包括:所述1553B收发器输出端的正负差分信号线与1553B总线接口连接；其中正信号线和负信号线上均串联一个继电器，继电器的触点开关连接至FPGA芯片输出端，由FPGA芯片来控制继电器的断开/闭合；正、负信号线之间串联有一个继电器，正信号线与屏蔽地之间以及负信号线与屏蔽地之间均串联一个继电器，每个所述继电器的触点开关均电路连接至FPGA芯片的输出端由FPGA芯片控制继电器的断开/闭合。8.根据权利要求1所述的基于CPCI接口的1553B总线电气层故障注入通信模块，其特征在于: 干扰波、噪声产生电路:包括串联在FPGA芯片的输出端口的DAC，DAC的输入端连接FPGA芯片，输出端串联运算放大器后连接所述1553B收发器的电压输入接口。9.根据权利要求1所述的基于CPCI接口的1553B总线电气层故障注入通信模块，其特征在于: 阻抗可调电路:包括其两电阻端并联在所述1553B收发器输出端的正负差分信号线之间的数字电位器，数字电位器的滑动端连接到FPGA芯片的输出端，由FPGA芯片控制数字电位器的阻值。
【专利摘要】本发明公开了一种基于CPCI接口的1553B总线电气层故障注入通信模块，包括CPCI接口，CPCI接口通过PCI桥依次串联FPGA芯片、1553B收发器，所述1553B收发器输出端与1553B总线接口串联；FPGA芯片包括FPGA芯片和连接在FPGA芯片上的外围电路，所述FPGA芯片内设置有协议层故障注入控制模块和电气层故障注入控制模块以及同步头反向模块，占空比可调模块，干扰波、噪声产生模块；所述外围电路包括电气层故障注入电路和协议层故障注入电路。本发明能够将软件协议层以及电气层故障注入均在一块CPCI标准接口板卡上实现，以解决现有协议层故障注入板卡的所未涉及到的硬件电气层故障注入功能。
【IPC分类】H04B17/00, H04L12/24
【公开号】CN104901749
【申请号】CN201510312465
【发明人】杨雨, 刘晨, 李景权, 陈哲
【申请人】北京浩正泰吉科技有限公司
【公开日】2015年9月9日
【申请日】2015年6月9日
【技术领域】
[0001]本发明属于航空、航天、兵器、船舶等行业对电子通信设备进行设计评估、调试、检测的设备技术领域，特别涉及一种基于CPCI接口的1553B总线电气层故障注入通信模块。
【背景技术】
[0002]1553b总线又称MILSTD1553B总线，是美国军方专为飞机上设备制定的一种信息传输总线标准，也就是设备间传输的协议。而每个国家根据本国的情况，并参考美国的标准制定出自己的总线协议。而相关的公司又根据本同的协议标准开发出相应的总线接口模块。
[0003]二十世纪90年代以来，1553B总线因其具有高可靠性、实时性好、开放性和容错性强等优点[I]，超出了航空领域方面的应用，逐渐深入到人造卫星、导弹、运载火箭、航天飞机等有高可靠性要求的系统中，成为一种国际标准。
[0004]要保证总线系统的高可靠性，总线测试必不可少。传统的1553B总线测试是将故障注入作为检验设备及系统协议遵从性的测试手段之一。
[0005]故障注入是指按照事先选定的故障模型，采用某种策略人为地将故障引入目标系统中，通过观察和分析系统在被注入故障情况下的行为，可以为试验者提供所需的定性、定量的评价结果。
[0006]1553B总线故障按类别可分为物理故障、电气故障和协议故障，其中物理故障指差分信号线的断路、短路、串行阻抗和并行阻抗变化等；电气故障包括信号幅度、波形上升/下降时间和过零时间差错等；协议故障指包括校验错误、字长错误、消息长度错误、字间隔错误、延迟错误等数据位及定时关系的故障类型。
[0007]现有的故障注入板卡均是在软件协议层做故障注入，通过控制芯片的内部逻辑实现，硬件电气层仅有有限的电压输出可调的故障注入功能，或者在外部调理模块做故障注入。
[0008]有鉴于此，特提出本发明。
【发明内容】
[0009]本发明要解决的技术问题在于克服现有技术的不足，提供一种基于CPCI接口的1553B总线电气层故障注入通信模块，将软件协议层以及电气层故障注入均在一块CPCI标准接口板卡上实现，以解决现有协议层故障注入板卡的所未涉及到的硬件电气层故障注入功能。
[0010]为解决上述技术问题，本发明采用技术方案的基本构思是:
[0011]一种基于CPCI接口的1553B总线电气层故障注入通信模块，包括CPCI接口，CPCI接口通过PCI桥依次串联FPGA控制单元、1553B收发器，所述1553B收发器输出端与1553B总线接口串联；FPGA控制单元包括FPGA芯片和连接在FPGA芯片上的外围电路，所述FPGA芯片内设置有协议层故障注入控制模块、电气层故障注入控制模块、同步头反向模块、占空比可调模块以及干扰波、噪声产生模块；所述外围电路包括电气层故障注入电路和协议层故障注入电路，所述协议层故障注入控制模块用于控制协议层故障注入电路，所述电气层故障注入控制模块用于控制电气层故障注入电路，电气层故障注入电路包括信号电压可调电路，信号斜率可调电路，阻抗可调电路以及短路、开路可调电路；所述外围电路还包括干扰信号、噪声注入电路，占空比可调电路以及同步头反向输出电路；所述干扰波、噪声产生模块用于控制所述干扰信号、噪声注入电路生成干扰波形及噪声波形；所述占空比可调模块用于控制输出占空比调节信号至所述占空比可调电路；所述同步头反向模块用于控制输出问步头?目号至问步头反向输出电路。
[0012]更进一步的，所述协议层故障注入电路包括信号延迟电路和数据替换电路，所述协议层故障注入控制模块控制产生延迟信号和替换数据到所述信号延迟电路和数据替换电路中来实现协议层的故障注入的数据替换和信号延迟故障；其中:
[0013]信号延迟电路包括:所述FPGA芯片的输出端口连接有一 DAC的输入端，DAC输出端连接至1553Β收发器的接收端口 ；
[0014]数据替换电路包括:所述FPGA芯片的输出端口连接有一 DAC的输入端，DAC输出端连接至1553Β收发器的接收端口。
[0015]更进一步的，所述同步头反向输出电路包括:所述FPGA芯片的输出端口连接有一DAC的输入端，DAC输出端连接至1553Β收发器的接收端口。
[0016]更进一步的，所述信号电压可调电路:包括串联在FPGA芯片的输出端口的DAC，DAC的输入端连接FPGA芯片，输出端串联运算放大器后连接至所述1553Β收发器的电压输入接口。
[0017]更进一步的，所述信号斜率可调电路:包括其输入端串联在所述1553Β收发器输出端的运算放大器，运算放大器的输出端连接所述1553Β总线接口 ；运算放大器的反馈电阻为数字电位器，所述数字电位器的滑动端连接到FPGA芯片的输出端；运算放大器的输入端与1553Β收发器输出端之间设置继电器，继电器的触点开关电路连接至FPGA芯片的输出端。
[0018]更进一步的，占空比可调电路:包括连接在所述FPGA芯片的输出端口的DAC，DAC的输入端与FPGA芯片连接，其输出端连接所述1553Β收发器的输入接口。
[0019]更进一步的，总线接口短路、开路可调电路包括:所述1553Β收发器输出端的正负差分信号线与1553Β总线接口连接；其中正信号线和负信号线上均串联一个继电器，继电器的触点开关均连接至FPGA芯片输出端，由FPGA芯片来控制继电器的断开/闭合；正、负信号线之间串联有一个继电器，正信号线与屏蔽地之间以及负信号线与屏蔽地之间均串联一个继电器，每个所述继电器的触点开关均电路连接至FPGA芯片的输出端由FPGA芯片控制继电器的断开/闭合。
[0020]更进一步的，干扰波、噪声产生电路:包括串联在FPGA芯片的输出端口的DAC，DAC的输入端连接FPGA芯片，输出端串联运算放大器后连接所述1553B收发器的电压输入接
□ O
[0021]更进一步的，阻抗可调电路:包括其两电阻端并联在所述1553B收发器输出端的正负差分信号线之间的数字电位器，数字电位器的滑动端连接到FPGA芯片的输出端，由FPGA芯片控制数字电位器的阻值。
[0022]采用上述技术方案后，本发明与现有技术相比具有以下有益效果:
[0023]本发明用通用的CPCI总线与1553B总线协议接口通信控制器芯片，通过编程FPGA芯片内部的逻辑控制电路，实现主机通过CPCI接口对1553B总线的控制和访问；继而实现了单块板卡协议层和电气层故障注入功能，使1553B系统的应用、仿真、测试更加全面；本发明可以对信号电压幅值、信号斜率、信号占空进行调整，还可以对阻抗、1553B总线接收的信号干扰波形和噪声波形以及1553B接口的短路、开路进行调节控制，完成协议层和电气层的故障注入，进而检测1553B总线对信号的识别能力以及抗干扰能力。
【附图说明】
[0024]图1是本发明基于CPCI接口的1553B总线电气层故障注入通信模块的结构框图；
[0025]图2是图1中所示FPGA芯片内部逻辑模块的的结构框图；
[0026]图3是图1中所示协议层故障注入电路的结构框图；
[0027]图4是图1中所示电气层故障注入电路的结构框图；
[0028]图5是图4中所示信号电压可调电路的结构框图；
[0029 ]图6是图4中所示信号斜率可调电路的结构框图；
[0030]图7是图4中所示总线接口短路、开路可调电路的结构框图；
[0031]图8是图4中所示阻抗可调电路的结构框图。
【具体实施方式】
[0032]下面结合附图和具体实施例，对本发明作进一步说明，以助于理解本发明的内容。除此之外，本文中出现的“连接”均为电路连接；出现的“DAC”指数模转换器；另外，为了简化本发明的公开，本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
[0033]如图1-4所示，一种基于CPCI接口的1553B总线电气层故障注入通信模块，包括CPCI接口，CPCI接口通过PCI桥依次串联FPGA控制单元、1553B收发器，所述1553B收发器输出端与1553B总线接口串联；FPGA控制单元包括FPGA芯片和连接在FPGA芯片上的外围电路，所述FPGA芯片内设置有协议层故障注入控制模块、电气层故障注入控制模块、同步头反向模块、占空比可调模块以及干扰波、噪声产生模块；所述外围电路包括电气层故障注入电路和协议层故障注入电路，所述协议层故障注入控制模块用于控制协议层故障注入电路，所述电气层故障注入控制模块用于控制电气层故障注入电路，电气层故障注入电路包括信号电压可调电路，信号斜率可调电路，阻抗可调电路以及短路、开路可调电路；所述外围电路还包括干扰信号、噪声注入电路，占空比可调电路以及同步头反向输出电路；所述干扰波、噪声产生模块用于控制所述干扰信号、噪声注入电路生成干扰波形及噪声波形；所述占空比可调模块用于控制输出占空比调节信号至所述占空比可调电路；所述同步头反向模块用于控制输出同步头信号至同步头反向输出电路。
[0034]本发明电气层和协议层的故障注入都是改变输入信号的达到故障注入的目的，通过CPCI接口将信号输入时，由FPGA芯片内的故障注入控制模块进行信号的采集，然后根据预设置的故障模式通过外围电路将信号进行处理后还原，1553B接口输出信号即为故障注入后的信号。这种方式可以对信号电压幅值、信号斜率、信号占空进行调整，还可以对阻抗、1553B总线接收的信号干扰波形和噪声波形以及1553B接口的短路、开路进行调节控制，完成协议层和电气层的故障注入，进而检测1553B总线对信号的识别能力以及抗干扰能力。
[0035]其中FPGA芯片内的协议层故障注入控制模块、电气层故障注入控制模块以及同步头反向模块，占空比可调模块，干扰波、噪声产生模块等均为FPGA芯片内部的控制逻辑，为本领域成熟技术，此处不再多做赘述。
[0036]以下对其中各故障注入功能电路进行具体描述:
[0037]所述协议层故障注入电路包括信号延迟电路和数据替换电路，所述协议层故障注入控制模块控制产生延迟信号和替换数据到所述信号延迟电路和数据替换电路中来实现协议层的故障注入的数据替换和信号延迟故障；数据替换故障注入主要对特定含义的数据进行替换，检验被检测设备对特定数据的处理能力以及响应能力；信号延迟故障通过将通讯信号源根据配置的参数进行一定的时间延迟然后再发送出来，以检验被检测设备对信号延迟处理能力。
[0038]信号延迟电路:所述FPGA芯片的输出端口连接有一 DAC的输入端，DAC输出端连接至1553B收发器的接收端口 ；
[0039]FPGA芯片接收到PCI桥传输的信号命令后，将收到的采样数据信号存储后并延时一段时间，由数模转化器DAC恢复波形输送输出去，这样就实现了总线信号延迟的故障注入。若不需执行延迟故障注入时，FPGA芯片直接将收到的信号传输到DAC。
[0040]数据替换电路:所述FPGA芯片的输出端口连接有一 DAC的输入端，DAC输出端连接至1553B收发器的接收端口 ；
[0041]在执行数据替换故障注入时，FPGA芯片将从PCI桥传输的信号中符合替换条件的数据替换为一预设的数据后发送至DAC ;在不执行数据替换故障注入时，FPGA芯片直接将接收到的信号发送至所述DAC。本发明可以对对特定含义的数据进地替换，检验被检测设备对特定数据的处理以及响应能力；也可对通讯数据流特定的一个或几个数据字，一位或几位数据位进行替换，替换单位精确到一个数据位，可提前设置多个替换条件，进行替换条件控制，其替换条件可以是对一特定地址，或者一特定子地址执行替换。
[0042]同步头反向输出电路:所述FPGA芯片的输出端口连接有一 DAC的输入端，DAC输出端连接至1553B收发器的接收端口 ；同步头反向控制模块在FPGA芯片内部将要输出的同步头进行高低电平转换，然后输出FPGA芯片至1553B收发器接收端口。
[0043]协议层故障注入的实现基于1553B总线协议，通过判断FPGA芯片收到的采样数据的大小和持续时间来实现，由于同步头位占I个半比特位，明显比消息位和奇偶校验位宽，因此可判断出同步头位，包括命令字的同步位和数据字的同步位，进而判断出之后的消息位和奇偶校验位，从而实现整个1553B总线上传输数据的解析。解析出数据后，即可根据预设置的故障注入条件，对解析出的数据注入响应的故障，并经过DAC产生出注入故障后的波形。例如在命令字奇偶校验故障中，FPGA芯片先判断出消息的同步头位，分析收到的同步头是否为由高到低的命令字同步头，再向后16位到达奇偶校验位，将奇偶校验位上的65个采集点的数据全部反转，即变Oxfff为0x000，变0x000为OxFFF，中间过渡段的数值由OxFFF减去当前点的数值即可得到，再由DAC输出，最终达到改变奇偶校验位，实现命令字奇偶校验故障的注入。
[0044]如图5所示，所述信号电压可调电路:包括串联在FPGA芯片的输出端口的DAC，DAC的输入端连接FPGA芯片，输出端串联运算放大器后连接所述1553B收发器的电压输入接口 ；所述FPGA芯片内部的电器层故障注入控制模块控制输出到DAC的电压幅值，并通过运算放大器将所述电压幅值按比例缩放后输出到1553B收发器。
[0045]如图6所示，信号斜率故障注入是通过信号斜率可调电路改变通讯信号的上升沿或下降沿的斜率，以验证被检测设备的信号识别能力。所述信号斜率可调电路:包括其输入端串联在所述1553B收发器输出端的运算放大器，运算放大器的输出端连接所述1553B总线接口，运算放大器用来调整1553B总线信号的斜率；运算放大器的反馈电阻为数字电位器，所述数字电位器的滑动端连接到FPGA芯片的输出端，通过FPGA芯片控制数字电位器的阻值来实现对运算放大器调整斜率的控制；运算放大器的输入端与1553B收发器输出端之间设置继电器，继电器的触点开关电路连接至FPGA芯片的输出端，由FPGA芯片控制继电器的断开/闭合，从而实现程序控制该电路是否使用，是否执行信号斜率的故障注入。
[0046]占空比可调电路:包括连接在所述FPGA芯片的输出端口的DAC，DAC的输入端与FPGA芯片连接，其输出端连接所述1553B收发器的输入接口 ；FPGA芯片中的占空比可调模块根据占空比的设定条件不同而输出不同的数字信号到DAC中，控制DAC分别产生高电平和低电平输入到1553B收发器，而高低电平过渡段的点数不变，且仍然持均匀下降的趋势；DAC输出的高低电平的宽度不一样，在1553B总线接口产生的1553B信号的占空比也不一样，进而实现占空比的故障注入。
[0047]如图7所示，总线接口短路、开路可调电路 :所述1553B收发器输出端的正负差分信号线与1553B总线接口连接；其中正信号线和负信号线上均串联一个继电器，继电器的触点开关均连接至FPGA芯片输出端，由FPGA芯片来控制继电器的断开/闭合，从而实现1553B总线接口的开路控制；正、负信号线之间串联有一个继电器，正信号线与屏蔽地之间以及负信号线与屏蔽地之间均串联一个继电器，所述继电器的触点开关均电路连接至FPGA芯片的输出端由FPGA芯片控制继电器的断开/闭合，从而实现1553B总线接口正负信号线间、正信号线与屏蔽地间以及负信号线与屏蔽地间的短路控制。
[0048]干扰波、噪声产生电路:包括串联在FPGA芯片的输出端口的DAC，DAC的输入端连接FPGA芯片，输出端串联运算放大器后连接所述1553B收发器的电压输入接口 ；所述干扰波、噪声产生模块输出数字信号至数模转化器DAC上，经运算放大电路实现干扰波形与噪声波形的产生。
[0049]如图8所示，阻抗可调电路:包括一其两电阻端并联在所述1553B收发器输出端的正负差分信号线之间的数字电位器，数字电位器的滑动端连接到FPGA芯片的输出端，由FPGA芯片控制数字电位器的阻值，可以实现1553B总线接口的阻抗调整。
[0050]本发明基于CPCI总线接口，具有很好的总线架构，传输速率高，且其良好的机械结构具有较高的抗震性能及高可靠性等优点；本发明用通用的CPCI总线与1553B总线协议接口通信控制器芯片，通过编程FPGA芯片内部的逻辑控制电路，实现主机通过CPCI接口对1553B总线的控制和访问；继而实现了单块板卡协议层和电气层故障注入功能，使1553B系统的应用、仿真、测试更加全面。
[0051]以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【主权项】
1.一种基于CPCI接口的1553B总线电气层故障注入通信模块，其特征在于:包括CPCI接口，CPCI接口通过PCI桥依次串联FPGA控制单元、1553B收发器，所述1553B收发器输出端与1553B总线接口串联；FPGA控制单元包括FPGA芯片和连接在FPGA芯片上的外围电路，所述FPGA芯片内设置有协议层故障注入控制模块、电气层故障注入控制模块、同步头反向模块、占空比可调模块以及干扰波、噪声产生模块；所述外围电路包括电气层故障注入电路和协议层故障注入电路，所述协议层故障注入控制模块用于控制协议层故障注入电路，所述电气层故障注入控制模块用于控制电气层故障注入电路，电气层故障注入电路包括信号电压可调电路，信号斜率可调电路，阻抗可调电路以及短路、开路可调电路；所述外围电路还包括干扰信号、噪声注入电路，占空比可调电路以及同步头反向输出电路；所述干扰波、噪声产生模块用于控制所述干扰信号、噪声注入电路生成干扰波形及噪声波形；所述占空比可调模块用于控制输出占空比调节信号至所述占空比可调电路；所述同步头反向模块用于控制输出同步头信号至同步头反向输出电路。2.根据权利要求1所述的基于CPCI接口的1553B总线电气层故障注入通信模块，其特征在于:所述协议层故障注入电路包括信号延迟电路和数据替换电路，所述协议层故障注入控制模块控制产生延迟信号和替换数据到所述信号延迟电路和数据替换电路中来实现协议层的故障注入的数据替换和信号延迟故障；其中: 信号延迟电路包括:所述FPGA芯片的输出端口连接有一 DAC的输入端，DAC输出端连接至1553B收发器的接收端口 ； 数据替换电路包括:所述FPGA芯片的输出端口连接有一 DAC的输入端，DAC输出端连接至1553B收发器的接收端口。3.根据权利要求1所述的基于CPCI接口的1553B总线电气层故障注入通信模块，其特征在于: 所述同步头反向输出电路包括:所述FPGA芯片的输出端口连接有一 DAC的输入端，DAC输出端连接至1553B收发器的接收端口。4.根据权利要求1所述的基于CPCI接口的1553B总线电气层故障注入通信模块，其特征在于: 所述信号电压可调电路:包括串联在FPGA芯片的输出端口的DAC，DAC的输入端连接FPGA芯片，输出端串联运算放大器后连接至所述1553B收发器的电压输入接口。5.根据权利要求1所述的基于CPCI接口的1553B总线电气层故障注入通信模块，其特征在于: 所述信号斜率可调电路:包括其输入端串联在所述1553B收发器输出端的运算放大器，运算放大器的输出端连接所述1553B总线接口 ；运算放大器的反馈电阻为数字电位器，所述数字电位器的滑动端连接到FPGA芯片的输出端；运算放大器的输入端与1553B收发器输出端之间设置继电器，继电器的触点开关电路连接至FPGA芯片的输出端。6.根据权利要求1所述的基于CPCI接口的1553B总线电气层故障注入通信模块，其特征在于: 占空比可调电路:包括连接在所述FPGA芯片的输出端口的DAC，DAC的输入端与FPGA芯片连接，其输出端连接所述1553B收发器的输入接口。7.根据权利要求1所述的基于CPCI接口的1553B总线电气层故障注入通信模块，其特征在于: 总线接口短路、开路可调电路包括:所述1553B收发器输出端的正负差分信号线与1553B总线接口连接；其中正信号线和负信号线上均串联一个继电器，继电器的触点开关连接至FPGA芯片输出端，由FPGA芯片来控制继电器的断开/闭合；正、负信号线之间串联有一个继电器，正信号线与屏蔽地之间以及负信号线与屏蔽地之间均串联一个继电器，每个所述继电器的触点开关均电路连接至FPGA芯片的输出端由FPGA芯片控制继电器的断开/闭合。8.根据权利要求1所述的基于CPCI接口的1553B总线电气层故障注入通信模块，其特征在于: 干扰波、噪声产生电路:包括串联在FPGA芯片的输出端口的DAC，DAC的输入端连接FPGA芯片，输出端串联运算放大器后连接所述1553B收发器的电压输入接口。9.根据权利要求1所述的基于CPCI接口的1553B总线电气层故障注入通信模块，其特征在于: 阻抗可调电路:包括其两电阻端并联在所述1553B收发器输出端的正负差分信号线之间的数字电位器，数字电位器的滑动端连接到FPGA芯片的输出端，由FPGA芯片控制数字电位器的阻值。
【专利摘要】本发明公开了一种基于CPCI接口的1553B总线电气层故障注入通信模块，包括CPCI接口，CPCI接口通过PCI桥依次串联FPGA芯片、1553B收发器，所述1553B收发器输出端与1553B总线接口串联；FPGA芯片包括FPGA芯片和连接在FPGA芯片上的外围电路，所述FPGA芯片内设置有协议层故障注入控制模块和电气层故障注入控制模块以及同步头反向模块，占空比可调模块，干扰波、噪声产生模块；所述外围电路包括电气层故障注入电路和协议层故障注入电路。本发明能够将软件协议层以及电气层故障注入均在一块CPCI标准接口板卡上实现，以解决现有协议层故障注入板卡的所未涉及到的硬件电气层故障注入功能。
【IPC分类】H04B17/00, H04L12/24
【公开号】CN104901749
【申请号】CN201510312465
【发明人】杨雨, 刘晨, 李景权, 陈哲
【申请人】北京浩正泰吉科技有限公司
【公开日】2015年9月9日
【申请日】2015年6月9日
最新回复(0)