一种基于fpga的数据解调方法及系统的制作方法
一种基于fpga的数据解调方法及系统的制作方法
【技术领域】
[0001] 本发明设及通信技术领域，特别设及一种基于FPGA的数据解调方法及系统。
【背景技术】
[0002] 光纤检波器是光纤干设仪技术在传感领域的重要应用，在水声监测、石油勘探等 领域都有着重要的作用。外界振动、声压等信息通过影响光纤检波器中光纤干设仪的相位， 从而导致干设仪输出的信号强度产生规律性的变化。因此，为了如实地反应出外界的物理 信息，需要能够从接收到的强度数据通过一定的方法反算出其中的相位信息，同时通过数 据传输手段，将数据上传至上位机进行显示、存储等操作。由于在实际应用的时分复用系统 中，通常会有多个通道的光纤检波器的信号需要进行同时处理，数据处理量大，对信息的实 时性要求也较高。
[0003] 传统的光纤检波器数据解调方案多采用DSP值igital Signal Processing,数字 信号处理）巧片，DSP在进行数字信号处理时可W较为方便地进行乘加运算，DSP在完成该 类运算时，需要进行如下操作：读存储器=〉取操作数=〉取指令=〉运算=〉写存储器= 〉存储运算结果。为了提高运算速度，人们一般希望在一个指令周期中能够多次进行存储器 读写操作，W尽量缩短非运算时间。目前DSP广泛采用了哈佛结构和改进的冯?诺伊曼结 构，能支持在一个指令周期内进行多次存取操作，该种体系结构适用于非关联性顺序算法 的实现。
[0004] 当采用一个只能分时运行的DSP巧片而系统需要调度多个时间要求紧迫的任务 时，用户就会面临非常复杂的编程问题，同时效率受到制约。而典型的光纤检波器信号处理 算法会关联多个当前、过去及未来的状态，包括许多环路和并行运算结构；而且在时分复用 系统中，数据量较大，存在多路的输入信号数据需要处理，因此通用DSP实现该类应用的效 率并不高。
【发明内容】
[0005](一）要解决的技术问题
[0006] 本发明要解决的技术问题；如何提高数据解调的效率。
[0007](二）技术方案
[0008] 为解决上述技术问题，本发明提供了一种基于FPGA的数据解调方法，所述方法包 括：
[0009] 接收光纤检波器发送的多路数字信号，所述多路数字信号均经过时分复用处理；
[0010] 对所述多路数字信号进行解时分复用处理，W获取与各路数字信号分别对应的传 感数据；
[0011] 对各路传感数据分别进行检波W及低通滤波处理；
[0012] 对所述各路传感数据进行反正切处理，W获取所述各路传感数据的相位信息。
[0013] 优选地，所述方法还包括；对所述相位信息进行抗混叠滤波处理，并对相位信息进 行降采样处理，对所述相位信息进行高通滤波处理。
[0014] 优选地，所述对所述多路数字信号进行解时分复用处理，W获取与各路数字信号 分别对应的传感数据，具体包括；接收上位机发送的延时参数，并根据所述延时参数，对所 述多路数字信号进行分割处理，W获取在时间轴上互不重叠的各路传感数据，并分炼所述 各路传感数据。
[0015] 优选地，所述对各路传感数据分别进行检波W及低通滤波处理，具体包括：
[0016] 将所述各路传感数据分别乘本振信号，W获取所述各路传感数据对应的第一传感 信息，将所述各路传感数据分别乘本振信号二倍频，W获取所述各路传感数据对应的第二 传感信息，并对所述第一传感信息和第二传感信息进行低通滤波处理，W获取所述第一传 感信息和第二传感信息的直流项。
[0017] 优选地，所述对所述各路传感数据进行反正切处理，具体包括；对所述第一传感信 息和第二传感信息的直流项采用C0RDIC算法进行反正切处理。
[0018] 本发明还提出了一种基于FPGA的数据解调系统，所述系统包括数据采集模块、解 时分复用模块、数据处理模块W及滤波运算模块，其中：
[0019] 数据采集模块，用于接收光纤检波器发送的多路数字信号，所述多路数字信号均 经过时分复用处理；
[0020] 解时分复用模块，用于对所述多路数字信号进行解时分复用处理，W获取与各路 数字信号分别对应的传感数据；
[0021] 滤波运算模块，用于对各路传感数据分别进行检波W及低通滤波处理；
[0022] 数据处理模块，用于对所述各路传感数据进行反正切处理，W获取所述各路传感 数据的相位信息。
[0023] 优选地，所述系统还包括抗混叠滤波模块、降采样模块和高通滤波模块，
[0024] 抗混叠滤波模块，用于接收相位信息，并限定相位信息的频率；
[00巧]降采样模块，用于降低相位信息的采样率；
[0026] 高通滤波模块，用于去除相位信息中的低频成分和低频干扰。
[0027] 优选地，所述解时分复用模块用于接收上位机发送的延时参数，并根据所述延时 参数，对所述多路数字信号进行分割处理，W获取在时间轴上互不重叠的各路传感数据，并 分炼所述各路传感数据。
[0028] 优选地，所述滤波运算模块包括信号解调模块和低通滤波模块，
[0029] 信号解调模块，将所述各路传感数据分别乘本振信号，W获取所述各路传感数据 对应的第一传感信息，将所述各路传感数据分别乘本振信号二倍频，W获取所述各路传感 数据对应的第二传感信息；
[0030] 低通滤波模块，用于对所述第一传感信息和第二传感信息进行低通滤波处理，W 获取所述第一传感信息和第二传感信息的直流项；
[0031] 优选地，所述数据处理模块对所述各路传感数据进行反正切处理，具体包括；对所 述第一传感信息和第二传感信息的直流项采用C0RDIC算法进行反正切处理。
[003引 （S)有益效果
[0033] 本发明通过采用FPGA作为基本的信号处理平台，对接收到的多路传感数据进行 解时分复用，W获得各路传感数据，进而对各路传感数据进行并行计算，满足了快速有效的 进行数据解调的要求；
[0034] 本发明还在各路传感数据反正切的处理过程中，采用了C0RDIC算法，避免了查表 法、多项式展开法或近似法等传统方法在速度、精度、资源等方面难W兼顾的缺点，使得系 统在进行简单的移位和加法运算就可W实现高精度的相位信息解调；
[00巧]而且，本发明还设置有用于优化相位信息的降采样模块、抗混叠滤波模块和高通 滤波模块，W降低混叠频率的分量，保证采样后获得信号不会产生混叠，并降低滤波运算模 块的设计难度，且对相位信息进行进一步的优化。
【附图说明】
[0036] 通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理 解为对本发明进行任何限制，在附图中；
[0037] 图1示出了本发明一种实施例的基于FPGA的数据解调方法的流程示意图；
[0038] 图2示出了C0畑1C算法的流程图；
[0039] 图3示出了本发明另一种实施例的基于FPGA的数据解调方法的的流程示意图；
[0040] 图4示出了本发明一种实施例的基于FPGA的数据解调系统的结构示意图；
[00川图5示出了本发明另一种实施例的基于FPGA的数据解调系统的结构示意图；
[0042] 图6示出了本发明基于FPGA的数据解调系统中滤波运算模块的结构示意图。
【具体实施方式】
[0043] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例 中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是 本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员 在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0044] 本发明提供一种基于FPGA的数据解调方法及系统，通过采用FPGA作为基本的信 号处理平台，解调、并行处理多路的数据，它满足了在时分复用系统中快速有效的进行数据 解调，解决了传统方案中使用DSP巧片难W完成多路数据的解调的缺点。该方法在进行反 正切处理时，使用C0RDIC算法进行求解，避免了传统方法在速度、精度、资源方面难W兼顾 的缺点，使得系统在进行简单的位移和加法运算后，就可W实现高精度的相位信息解调。本 方法更好的途释了高效解调多路数据的理念，FPGA信号处理平台在运算过程中只有数据流 而没有指令流，或者说指令流是预先设定好的。由此，保证多路的数据在通路内不受控制指 令的干扰，保证100 %的效率。而且在发明还增设了优化步骤，进一步地优化相位信息，去除 相位信息中的低频成分和低频干扰。
[0045] 本发明提供一种基于FPGA的数据解调方法，参照图1，该方法包括W下步骤：
[0046] Sill;接收光纤检波器发送的多路数字信号，所述多路数字信号均经过时分复用 处理；
[0047] S112 ;对所述多路数字信号进行解时分复用处理，W获取与各路数字信号分别对 应的传感数据；
[0048] S113 ;对各路传感数据分别进行检波W及低通滤波处理；
[0049] S114 ;对所述各路传感数据进行反正切处理， W获取所述各路传感数据的相位信 息。
[0050] 本方法采用FPGA作为信号处理平台，FPGA信号处理平台接收到多路的数字信号 后，将数字信号解时分复用，W获得每一路的传感数据，进而对各路传感数据进行并行计 算，在对各路传感数据检波后，将各路传感数据做反正切处理，W获取相位信息，并将相位 信息发送给上位机，由上位机进行显示、存储等。本发明能满足多个任务并行处理的要求， 有效的提高了数据处理的实时性和高效性。
[0051] 进一步地，步骤Sill具体包括：若干光纤检波器采集模拟信号，将采集到的模拟 信号经过时分复用的处理，并传输给模数转换模块；通过模数转换模块将多路模拟信号转 换为多路数字信号，并发送所述多路数字信号至FPGA信号处理平台。所述模数转换模块采 用设定的时间信号来区分每一路的数字信号，W防止在数据庞大的情况下出现错误，而且 模数转换模块具有转换速度快，精度高的优点。
[0052] 进一步地，步骤S112具体包括；FPGA信号处理平台接收所述模数转换模块发送的 所述多路数字信息，并根据上位机发送的延时参数，对所述多路数字信号进行分割处理，W 获取在时间轴上互不重叠的各路传感数据，并分炼所述各路传感数据。此处的延时参数与 所述设定的时间信号有相互对应的关系，W使FPGA信号处理平台能精确的区分每一路的 传感信号，具有高效和高精度的优点，而且每一路的传感数据在时间轴上互不重叠，增强了 传感数据在传输过程中的稳定性。
[0053] 具体的，FPGA信号处理平台接收到的一路的数字信号可W表示为：
[0054] / = ^ +公[C cos巧i +如+ &灼+脚灼]
[0055] 其中，I'为一路的数字信号，A为干设信号直流部分，B为干设信号交流部分，C为 载波调制深度，4。为初始相位差，A的为在t时刻信号引起的相位差，妍的为在t时刻外 界环境引起的相位差。
[0056] 在经过解时分复用后，一路的传感数据的表达式为：
[0057] / = +公cos[C COS岭+ A +妍] (1)
[0058] 表达式（1)中I为一路对应数字信号的传感数据，A即为解时分复用后和的《?>、(0 和妍(0，其中0 = <^、+妍，巫即为相位信息。
[0059] 通过贝塞尔函数可将表达式（1)改写为：
[0060]
[006。 其中J。似为0阶贝塞尔函数，心似为化阶贝塞尔函数，J2W似为化+1阶贝 塞尔函数。
[0062] 进一步地，步骤S113具体包括；将所述各路传感数据分别乘本振信号，W获取所 述各路传感数据对应的第一传感信息Ii，将所述各路传感数据分别乘本振信号二倍频，W 获取所述各路传感数据对应的第二传感信息l2,并对所述第一传感信息II和第二传感信息 12进行低通滤波处理，W获取所述第一传感信息I1的直流项i和第二传感信息I2的直流项 q。
[0063] 具体包括；数学原理上采用相位生成载波（PhaseGeneratedCarrier,PGC)解 调方案，将所述各路传感数据的表达式分别乘W本振信号的基频cos(?tt)和2倍频 〇〇3(2?。1:)，可1^得到^下两项：
[0064]
[00财 （3)式中等号右侧的两项分别为第一传感信息的直流项iW及载波频率的基 频项和倍频项，（4)式中等号右侧的两项项分别为第二传感信息的直流项qW及载波频率 的基频项和倍频项。其中ak和0k分别为相应频率项之前的系数。
[0066] 采用一个截止频率为"wtDff的低通滤波器滤除频率高于或等于《。的部分 (WcutDff《We)，可W得到直流项i和直流项q，如下：
[0067]
[0068]
[0069] 进一步地，步骤S114具体包括；对所述第一传感信息和第二传感信息的直流项采 sin0 用CO畑1C算法进行反正切处理，即通过表达式? =arcuin^^，求解〇 =A4灼
[0070]具体的；C0畑 1C(CoordinateRotationDigitalComputer,坐标旋转数字计算方 法）算法，其思想是用一系列角度的不断旋转，逼近所需旋转的角度。
[OCm] 如图2所示，初始向量（X。y;)旋转〇角度之后，得到向量，每次旋转角度 设为0，0的正切值都为2的倍数。
[007引点（X。y;)与点（Xj.，yp的关系可W用W下关系式表示：
[0073]
[0074] 用迭代的方式进行，则有
[00 巧]
[0076] 令每一步的I目J=arctan(2-n),n= 0, 1，. . .n,n为常数，得出巫=S(目n)，白n 的符号由旋转方向决定，逆时针旋转即为正，顺时针旋转则为负。
[0077] 求arctanbi/Xi)实际是将点（X。y;)经过若干步旋转到X轴正半轴上，累计旋转 的角度就是所求反正切值，该对于处于y轴右半平面的点都适合，即arctan(y/x)，X> 0的 情况都可W，所求反正切的值域在[-n/2, 31 /2]。对于X< 0的情况，先将X求反，用C0RDIC 算法求出反正切值后再加上31，求取的反正切值即可覆盖[-31/2,3 31/2]范围。
[0078] 由此，在使用C0RDIC算法求解相位时，只需要使用有限的几个寄存器用于暂存中 间的几个迭代变量，具有占用资源少的优点，而且计算的精度可视采用的寄存器位数而定， 一般使用一个24位的寄存器用来储存迭代的数值，就可W使得解调的相位精度达到1(T7， 已经远远满足实际应用的需求，具有高精度的优点。同时，在规定的精度范围内，迭代过程 可在有限步数内完成，如使用一个24位的寄存器用来储存迭代的数值，一般就可W控制迭 代次数在24步之内完成，具有速度快的优点。
[0079] 本发明还提供有另一种实施例的基于FPGA的数据解调方法，参照图3,本实施例 包括：
[0080] S211 ;接收光纤检波器发送的多路数字信号，所述多路数字信号均经过时分复用 处理；
[0081] S212 ;对所述多路数字信号进行解时分复用处理，W获取与各路数字信号分别对 应的传感数据；
[0082] S213 ;对各路传感数据分别进行检波W及低通滤波处理；
[0083] S214 ;对所述各路传感数据进行反正切处理，W获取所述各路传感数据的相位信 息；
[0084] 步骤S211~S214与图1所示的实施例的步骤Sill~S114相同，在此不再寶述；
[0085] S215 ;对所述相位信息进行抗混叠滤波处理；
[008引 S216 ;并对相位信息进行降采样处理；
[0087] S217 ;对所述相位信息进行高通滤波处理。
[0088] 具体的，相位信息表达式中的妍在物理上是一个低频量，为了得到真正有用的信 号A，在将最后的结果输出之前，还需要使用一个高通滤波器将辦从整体的相位信息〇中 滤除。所述步骤S217用于去除相位信息中的低频成分妍W及低频干扰，由于％的频率相比 较系统的采样率较低。为了降低该个高通滤波器的设计难度，在高通滤波器之前对数据进 行步骤S216,W减少数据传输速率和数据大小，而且降采样之前还设有步骤S215,W限定 载波的频率。
[0089] 本实施例中，进一步公开了具有优化作用的步骤S215、S216W及S217,高通滤波 能去除相位信息〇中的低频成分妍W及低频干扰；而且S216设置S217之前，能降低高通 滤波器的设计难度；S215设置在S216之前，W保证采样后获得信号不会产生混叠。
[0090] 进一步地，本方法还包括缓存所述相位信息，并将所述相位信息进行打包处理后 上传至上位机。
[0091] FPGA信号处理平台与上位机连接，在FPGA信号处理平台与上位机之间设置有数 模转换模块，FPGA信号处理平台在获得相位信息之后，将相位信息进行存储，并将相位信息 传输给数模转换模块，由数模转换模块将离散型的数字信号的相位信息转换为连续型的模 拟信号的相位信息，并在打包后传输给上位机。
[0092] 本发明还提供有一种基于FPGA的数据解调系统，参照图4,该系统包括数据采集 模块310、解时分复用模块320、数据处理模块340W及滤波运算模块330，
[0093] 数据采集模块310,用于接收光纤检波器发送的多路数字信号，所述多路数字信号 均经过时分复用处理；
[0094] 解时分复用模块320,用于对所述多路数字信号进行解时分复用处理，W获取与各 路数字信号分别对应的传感数据；
[0095] 滤波运算模块330,用于对各路传感数据分别进行检波W及低通滤波处理；
[0096] 数据处理模块340,用于对所述各路传感数据进行反正切处理，W获取所述各路传 感数据的相位信息。
[0097] 本发明实施例中，整个系统采用FPGA作为信号处理平台，FPGA信号处理平台接收 模数转换器发送的多路数字信号，对多路数字信号进行解时分复用，并对多路数字信号进 行检波处理，W获取各路传感信号携带的传感信息，对所述传感信息 进行低通滤波处理和 反正切处理，W获取相位信息。本发明能满足每个任务并行处理的要求，有效的提高了数据 处理的实时性和高效性。
[0098] 进一步地，所述解时分复用模块320用于接收上位机发送的延时参数，并根据所 述延时参数对所述多路数字信号进行分割处理，W获取在时间轴上互不重叠的各路传感数 据，并分炼所述各路传感数据。此处的延时参数与所述设定的时间信号有相互对应的关系， W使FPGA信号处理平台能精确的区分每一路的传感信号，具有高效和高精度的优点，而且 每一路的传感数据在时间轴上互不重叠，增强了传感数据在传输过程中的稳定性。
[0099] 进一步地，如图5所示，所述滤波运算模块330运行在FPGA信号处理平台上，主要 作用是对各路的数字信号进行检波W及滤波运算，包括信号解调模块331和低通滤波模块 33。具体的处理过程包括，获取解时分复用后的各路传感数据，信号解调模块331对每一 路的传感数据分别解调处理，W获取所述各路传感数据携带的传感信息，所述低通滤波模 块332对所述传感信息进行低通滤波处理，W获取所述第一传感信息Ii的直流项i和第二 传感信息12的直流项q，并将i和q传输给数据处理模块340。本实施例中，滤波运算模块 330对多路的传感数据做并行的检波，提高了信号解调的效率，而且，在低通滤波过程中，并 行处理各路的传感信息，提高了数据处理的效率。
[0100] 进一步地，数据处理模块对所述各路传感数据进行反正切处理，W获取所述各路 传感数据的相位信息。具体的，所述数据处理模块采用C0RDIC算法对i项和q项进行反正 切的处理，W获取相位信息项巫。
[0101] 本发明还提供有另一种实施例的基于FPGA的数据解调系统，参照如图6,本实施 例包括数据采集模块410、解时分复用模块420、数据处理模块440、滤波运算模块430W及 抗混叠滤波模块450、降采样模块460、高通滤波模块470,其中，数据采集模块410、解时分 复用模块420、数据处理模块440W及滤波运算模块430与图3所示的数据采集模块310、 解时分复用模块320、数据处理模块340W及滤波运算模块330相同，在此不再寶述；所述 高通滤波模块470,用于去除相位信息中的低频成分和低频干扰，所述降采样模块460与所 述高通滤波模块470连接，用于降低相位信息的采样率，进而降低高通滤波模块的设计难 度，所述抗混叠模块450,用于接收相位信息，并限定相位信息的频率，保证采样到的数据没 有混叠信号。
[0102] 具体的；在输出相位信息之前，需要通过高通滤波模块470对相位信息项〇进行 去除低频干扰挪的处理。由于妍的频率相比较系统的采样率较低，因此为了降低该个高通 滤波器的设计难度，因此在高通滤波器之前需要对数据进行降采样处理，W减少数据传输 速率和数据大小。根据奈奎斯特采样定律，在对模拟信号进行离散化时，采样频率f2至少 应2倍于被分析的信号的最高频率n，即；f2 > 2fl;否则可能出现因采样频率不够高，模 拟信号中的高频信号折叠到低频段，出现虚假频率成分的现象。因此，在进行降采样处理之 前，需要对相位信息进行抗混叠滤波处理，所述抗混叠滤波模块450对接收的相位信息进 行抗混叠处理，用于在相位信息中把混叠频率的分量降低到微不足道的程度。
[0103] 进一步地，所述系统还包括数据缓存模块480和数据上传模块490,所述数据缓存 模块480用于缓存所述相位信息，所述数据上传模块490用于打包并将所述相位信息上传。 FPGA信号处理平台与上位机连接，在FPGA信号处理平台与上位机之间设置有数模转换模 块连接，FPGA信号处理平台在获得相位信息之后，将相位信息进行存储，并将相位信息传输 给数模转换模块，由数模转换模块将离散型的数字信号的相位信息转换为连续型的模拟信 号的相位信息，并在打包后传输给上位机。
[0104] 本发明提出的一种基于FPGA的数据解调方法及系统，采用FPGA作为基本的信号 处理平台，能并行处理多路的数据，满足了在时分复用系统中快速有效的进行数据解调的 要求；在解时分过程中，将上位机的延时参数与模数转换模块的区别时间信号相结合，有效 的避免了数据传输过程中错误的发生；在传感信息反正切处理过程中，采用C0RDIC算法， 避免了查表法、多项式展开法或近似法等传统方法在速度、精度、资源等方面难W兼顾的缺 点，使得系统在进行简单的移位和加法运算就可W实现高精度的相位信息解调；而且，本发 明还设置有用于优化系统的降采样模块460、抗混叠滤波模块450W及高通滤波模块470， W降低混叠频率的分量，保证采样后获得信号不会产生混叠，进一步地降高通滤波模块470 的设计难度，并对相位信息进行低频去除处理。
[0105] 虽然结合附图描述了本发明的实施方式，但是本领域技术人员可W在不脱离本发 明的精神和范围的情况下做出各种修改和变型，该样的修改和变型均落入由所附权利要求 所限定的范围之内。
【主权项】
1. 一种基于FPGA的数据解调方法，其特征在于，包括以下步骤： 接收光纤检波器发送的多路数字信号，所述多路数字信号均经过时分复用处理； 对所述多路数字信号进行解时分复用处理，以获取与各路数字信号分别对应的传感数 据； 对各路传感数据分别进行检波以及低通滤波处理； 对所述各路传感数据进行反正切处理，以获取所述各路传感数据的相位信息。2. 根据权利要求1所述的方法，其特征在于，所述方法还包括： 对所述相位信息进行抗混叠滤波处理，并对相位信息进行降采样处理，对所述相位信 息进行高通滤波处理。3. 根据权利要求1所述的方法，其特征在于，所述对所述多路数字信号进行解时分复 用处理，以获取与各路数字信号分别对应的传感数据，具体包括： 接收上位机发送的延时参数，并根据所述延时参数，对所述多路数字信号进行分割处 理，以获取在时间轴上互不重叠的各路传感数据，并分拣所述各路传感数据。4. 根据权利要求1所述的方法，其特征在于，所述对各路传感数据分别进行检波以及 低通滤波处理，具体包括： 将所述各路传感数据分别乘本振信号，以获取所述各路传感数据对应的第一传感信 息，将所述各路传感数据分别乘本振信号二倍频，以获取所述各路传感数据对应的第二传 感信息，并对所述第一传感信息和第二传感信息进行低通滤波处理，以获取所述第一传感 信息和第二传感信息的直流项。5. 根据权利要求4所述的方法，其特征在于，所述对所述各路传感数据进行反正切处 理，具体包括：对所述第一传感信息和第二传感信息的直流项采用CORDIC算法进行反正切 处理。6. -种基于FPGA的数据解调系统，其特征在于，包括数据采集模块、解时分复用模块、 滤波运算模块以及数据处理模块， 数据采集模块，用于接收光纤检波器发送的多路数字信号，所述多路数字信号均经过 时分复用处理； 解时分复用模块，用于对所述多路数字信号进行解时分复用处理，以获取与各路数字 信号分别对应的传感数据； 滤波运算模块，用于对各路传感数据分别进行检波以及低通滤波处理； 数据处理模块，用于对所述各路传感数据进行反正切处理，以获取所述各路传感数据 的相位信息。7. 根据所述权利要求6所述的系统，其特征在于，所述系统还包括抗混叠滤波模块、降 采样模块和高通滤波模块， 抗混叠滤波模块，用于接收相位信息，并限定相位信息的频率； 降采样模块，用于降低相位信息的采样率； 高通滤波模块，用于去除相位信息中的低频成分和低频干扰。8. 根据所述权利要求6或7所述的系统，其特征在于，所述解时分复用模块用于接收上 位机发送的延时参数，并根据所述延时参数，对所述多路数字信号进行分割处理，以获取在 时间轴上互不重叠的各路传感数据，并分拣所述各路传感数据。9. 根据所述权利要求6或7所述的系统，其特征在于，所述滤波运算模块包括信号解调 模块和低通滤波模块， 信号解调模块，将所述各路传感数据分别乘本振信号，以获取所述各路传感数据对应 的第一传感信息，将所述各路传感数据分别乘本振信号二倍频，以获取所述各路传感数据 对应的第二传感信息； 低通滤波模块，用于对所述第一传感信息和第二传感信息进行低通滤波处理，以获取 所述第一传感信息和第二传感信息的直流项。10. 根据所述权利要求9所述的系统，其特征在于，所述数据处理模块对所述各路传 感数据进行反正切处理，具体包括：对所述第一传感信息和第二传感信息的直流项采用 CORDIC算法进行反正切处理。
【专利摘要】本发明涉及一种基于FPGA的数据解调方法及系统，该方法包括：接收光纤检波器发送的多路数字信号，所述多路数字信号均经过时分复用处理；对所述多路数字信号进行解时分复用处理，以获取与各路数字信号分别对应的传感数据；对各路传感数据分别进行检波以及低通滤波处理；对所述各路传感数据进行反正切处理，以获取所述各路传感数据的相位信息。本发明能满足大量数据并行处理的要求，而且本方法具有高效性、实时性以及节省系统资源的优点。
【IPC分类】H04J14/08, H04B10/25
【公开号】CN104901765
【申请号】CN201510259956
【发明人】张敏, 刘飞, 王笑非, 匡武
【申请人】清华大学
【公开日】2015年9月9日
【申请日】2015年5月20日
【技术领域】
[0001] 本发明设及通信技术领域，特别设及一种基于FPGA的数据解调方法及系统。
【背景技术】
[0002] 光纤检波器是光纤干设仪技术在传感领域的重要应用，在水声监测、石油勘探等 领域都有着重要的作用。外界振动、声压等信息通过影响光纤检波器中光纤干设仪的相位， 从而导致干设仪输出的信号强度产生规律性的变化。因此，为了如实地反应出外界的物理 信息，需要能够从接收到的强度数据通过一定的方法反算出其中的相位信息，同时通过数 据传输手段，将数据上传至上位机进行显示、存储等操作。由于在实际应用的时分复用系统 中，通常会有多个通道的光纤检波器的信号需要进行同时处理，数据处理量大，对信息的实 时性要求也较高。
[0003] 传统的光纤检波器数据解调方案多采用DSP值igital Signal Processing,数字 信号处理）巧片，DSP在进行数字信号处理时可W较为方便地进行乘加运算，DSP在完成该 类运算时，需要进行如下操作：读存储器=〉取操作数=〉取指令=〉运算=〉写存储器= 〉存储运算结果。为了提高运算速度，人们一般希望在一个指令周期中能够多次进行存储器 读写操作，W尽量缩短非运算时间。目前DSP广泛采用了哈佛结构和改进的冯?诺伊曼结 构，能支持在一个指令周期内进行多次存取操作，该种体系结构适用于非关联性顺序算法 的实现。
[0004] 当采用一个只能分时运行的DSP巧片而系统需要调度多个时间要求紧迫的任务 时，用户就会面临非常复杂的编程问题，同时效率受到制约。而典型的光纤检波器信号处理 算法会关联多个当前、过去及未来的状态，包括许多环路和并行运算结构；而且在时分复用 系统中，数据量较大，存在多路的输入信号数据需要处理，因此通用DSP实现该类应用的效 率并不高。
【发明内容】
[0005](一）要解决的技术问题
[0006] 本发明要解决的技术问题；如何提高数据解调的效率。
[0007](二）技术方案
[0008] 为解决上述技术问题，本发明提供了一种基于FPGA的数据解调方法，所述方法包 括：
[0009] 接收光纤检波器发送的多路数字信号，所述多路数字信号均经过时分复用处理；
[0010] 对所述多路数字信号进行解时分复用处理，W获取与各路数字信号分别对应的传 感数据；
[0011] 对各路传感数据分别进行检波W及低通滤波处理；
[0012] 对所述各路传感数据进行反正切处理，W获取所述各路传感数据的相位信息。
[0013] 优选地，所述方法还包括；对所述相位信息进行抗混叠滤波处理，并对相位信息进 行降采样处理，对所述相位信息进行高通滤波处理。
[0014] 优选地，所述对所述多路数字信号进行解时分复用处理，W获取与各路数字信号 分别对应的传感数据，具体包括；接收上位机发送的延时参数，并根据所述延时参数，对所 述多路数字信号进行分割处理，W获取在时间轴上互不重叠的各路传感数据，并分炼所述 各路传感数据。
[0015] 优选地，所述对各路传感数据分别进行检波W及低通滤波处理，具体包括：
[0016] 将所述各路传感数据分别乘本振信号，W获取所述各路传感数据对应的第一传感 信息，将所述各路传感数据分别乘本振信号二倍频，W获取所述各路传感数据对应的第二 传感信息，并对所述第一传感信息和第二传感信息进行低通滤波处理，W获取所述第一传 感信息和第二传感信息的直流项。
[0017] 优选地，所述对所述各路传感数据进行反正切处理，具体包括；对所述第一传感信 息和第二传感信息的直流项采用C0RDIC算法进行反正切处理。
[0018] 本发明还提出了一种基于FPGA的数据解调系统，所述系统包括数据采集模块、解 时分复用模块、数据处理模块W及滤波运算模块，其中：
[0019] 数据采集模块，用于接收光纤检波器发送的多路数字信号，所述多路数字信号均 经过时分复用处理；
[0020] 解时分复用模块，用于对所述多路数字信号进行解时分复用处理，W获取与各路 数字信号分别对应的传感数据；
[0021] 滤波运算模块，用于对各路传感数据分别进行检波W及低通滤波处理；
[0022] 数据处理模块，用于对所述各路传感数据进行反正切处理，W获取所述各路传感 数据的相位信息。
[0023] 优选地，所述系统还包括抗混叠滤波模块、降采样模块和高通滤波模块，
[0024] 抗混叠滤波模块，用于接收相位信息，并限定相位信息的频率；
[00巧]降采样模块，用于降低相位信息的采样率；
[0026] 高通滤波模块，用于去除相位信息中的低频成分和低频干扰。
[0027] 优选地，所述解时分复用模块用于接收上位机发送的延时参数，并根据所述延时 参数，对所述多路数字信号进行分割处理，W获取在时间轴上互不重叠的各路传感数据，并 分炼所述各路传感数据。
[0028] 优选地，所述滤波运算模块包括信号解调模块和低通滤波模块，
[0029] 信号解调模块，将所述各路传感数据分别乘本振信号，W获取所述各路传感数据 对应的第一传感信息，将所述各路传感数据分别乘本振信号二倍频，W获取所述各路传感 数据对应的第二传感信息；
[0030] 低通滤波模块，用于对所述第一传感信息和第二传感信息进行低通滤波处理，W 获取所述第一传感信息和第二传感信息的直流项；
[0031] 优选地，所述数据处理模块对所述各路传感数据进行反正切处理，具体包括；对所 述第一传感信息和第二传感信息的直流项采用C0RDIC算法进行反正切处理。
[003引 （S)有益效果
[0033] 本发明通过采用FPGA作为基本的信号处理平台，对接收到的多路传感数据进行 解时分复用，W获得各路传感数据，进而对各路传感数据进行并行计算，满足了快速有效的 进行数据解调的要求；
[0034] 本发明还在各路传感数据反正切的处理过程中，采用了C0RDIC算法，避免了查表 法、多项式展开法或近似法等传统方法在速度、精度、资源等方面难W兼顾的缺点，使得系 统在进行简单的移位和加法运算就可W实现高精度的相位信息解调；
[00巧]而且，本发明还设置有用于优化相位信息的降采样模块、抗混叠滤波模块和高通 滤波模块，W降低混叠频率的分量，保证采样后获得信号不会产生混叠，并降低滤波运算模 块的设计难度，且对相位信息进行进一步的优化。
【附图说明】
[0036] 通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理 解为对本发明进行任何限制，在附图中；
[0037] 图1示出了本发明一种实施例的基于FPGA的数据解调方法的流程示意图；
[0038] 图2示出了C0畑1C算法的流程图；
[0039] 图3示出了本发明另一种实施例的基于FPGA的数据解调方法的的流程示意图；
[0040] 图4示出了本发明一种实施例的基于FPGA的数据解调系统的结构示意图；
[00川图5示出了本发明另一种实施例的基于FPGA的数据解调系统的结构示意图；
[0042] 图6示出了本发明基于FPGA的数据解调系统中滤波运算模块的结构示意图。
【具体实施方式】
[0043] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例 中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是 本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员 在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0044] 本发明提供一种基于FPGA的数据解调方法及系统，通过采用FPGA作为基本的信 号处理平台，解调、并行处理多路的数据，它满足了在时分复用系统中快速有效的进行数据 解调，解决了传统方案中使用DSP巧片难W完成多路数据的解调的缺点。该方法在进行反 正切处理时，使用C0RDIC算法进行求解，避免了传统方法在速度、精度、资源方面难W兼顾 的缺点，使得系统在进行简单的位移和加法运算后，就可W实现高精度的相位信息解调。本 方法更好的途释了高效解调多路数据的理念，FPGA信号处理平台在运算过程中只有数据流 而没有指令流，或者说指令流是预先设定好的。由此，保证多路的数据在通路内不受控制指 令的干扰，保证100 %的效率。而且在发明还增设了优化步骤，进一步地优化相位信息，去除 相位信息中的低频成分和低频干扰。
[0045] 本发明提供一种基于FPGA的数据解调方法，参照图1，该方法包括W下步骤：
[0046] Sill;接收光纤检波器发送的多路数字信号，所述多路数字信号均经过时分复用 处理；
[0047] S112 ;对所述多路数字信号进行解时分复用处理，W获取与各路数字信号分别对 应的传感数据；
[0048] S113 ;对各路传感数据分别进行检波W及低通滤波处理；
[0049] S114 ;对所述各路传感数据进行反正切处理， W获取所述各路传感数据的相位信 息。
[0050] 本方法采用FPGA作为信号处理平台，FPGA信号处理平台接收到多路的数字信号 后，将数字信号解时分复用，W获得每一路的传感数据，进而对各路传感数据进行并行计 算，在对各路传感数据检波后，将各路传感数据做反正切处理，W获取相位信息，并将相位 信息发送给上位机，由上位机进行显示、存储等。本发明能满足多个任务并行处理的要求， 有效的提高了数据处理的实时性和高效性。
[0051] 进一步地，步骤Sill具体包括：若干光纤检波器采集模拟信号，将采集到的模拟 信号经过时分复用的处理，并传输给模数转换模块；通过模数转换模块将多路模拟信号转 换为多路数字信号，并发送所述多路数字信号至FPGA信号处理平台。所述模数转换模块采 用设定的时间信号来区分每一路的数字信号，W防止在数据庞大的情况下出现错误，而且 模数转换模块具有转换速度快，精度高的优点。
[0052] 进一步地，步骤S112具体包括；FPGA信号处理平台接收所述模数转换模块发送的 所述多路数字信息，并根据上位机发送的延时参数，对所述多路数字信号进行分割处理，W 获取在时间轴上互不重叠的各路传感数据，并分炼所述各路传感数据。此处的延时参数与 所述设定的时间信号有相互对应的关系，W使FPGA信号处理平台能精确的区分每一路的 传感信号，具有高效和高精度的优点，而且每一路的传感数据在时间轴上互不重叠，增强了 传感数据在传输过程中的稳定性。
[0053] 具体的，FPGA信号处理平台接收到的一路的数字信号可W表示为：
[0054] / = ^ +公[C cos巧i +如+ &灼+脚灼]
[0055] 其中，I'为一路的数字信号，A为干设信号直流部分，B为干设信号交流部分，C为 载波调制深度，4。为初始相位差，A的为在t时刻信号引起的相位差，妍的为在t时刻外 界环境引起的相位差。
[0056] 在经过解时分复用后，一路的传感数据的表达式为：
[0057] / = +公cos[C COS岭+ A +妍] (1)
[0058] 表达式（1)中I为一路对应数字信号的传感数据，A即为解时分复用后和的《?>、(0 和妍(0，其中0 = <^、+妍，巫即为相位信息。
[0059] 通过贝塞尔函数可将表达式（1)改写为：
[0060]
[006。 其中J。似为0阶贝塞尔函数，心似为化阶贝塞尔函数，J2W似为化+1阶贝 塞尔函数。
[0062] 进一步地，步骤S113具体包括；将所述各路传感数据分别乘本振信号，W获取所 述各路传感数据对应的第一传感信息Ii，将所述各路传感数据分别乘本振信号二倍频，W 获取所述各路传感数据对应的第二传感信息l2,并对所述第一传感信息II和第二传感信息 12进行低通滤波处理，W获取所述第一传感信息I1的直流项i和第二传感信息I2的直流项 q。
[0063] 具体包括；数学原理上采用相位生成载波（PhaseGeneratedCarrier,PGC)解 调方案，将所述各路传感数据的表达式分别乘W本振信号的基频cos(?tt)和2倍频 〇〇3(2?。1:)，可1^得到^下两项：
[0064]
[00财 （3)式中等号右侧的两项分别为第一传感信息的直流项iW及载波频率的基 频项和倍频项，（4)式中等号右侧的两项项分别为第二传感信息的直流项qW及载波频率 的基频项和倍频项。其中ak和0k分别为相应频率项之前的系数。
[0066] 采用一个截止频率为"wtDff的低通滤波器滤除频率高于或等于《。的部分 (WcutDff《We)，可W得到直流项i和直流项q，如下：
[0067]
[0068]
[0069] 进一步地，步骤S114具体包括；对所述第一传感信息和第二传感信息的直流项采 sin0 用CO畑1C算法进行反正切处理，即通过表达式? =arcuin^^，求解〇 =A4灼
[0070]具体的；C0畑 1C(CoordinateRotationDigitalComputer,坐标旋转数字计算方 法）算法，其思想是用一系列角度的不断旋转，逼近所需旋转的角度。
[OCm] 如图2所示，初始向量（X。y;)旋转〇角度之后，得到向量，每次旋转角度 设为0，0的正切值都为2的倍数。
[007引点（X。y;)与点（Xj.，yp的关系可W用W下关系式表示：
[0073]
[0074] 用迭代的方式进行，则有
[00 巧]
[0076] 令每一步的I目J=arctan(2-n),n= 0, 1，. . .n,n为常数，得出巫=S(目n)，白n 的符号由旋转方向决定，逆时针旋转即为正，顺时针旋转则为负。
[0077] 求arctanbi/Xi)实际是将点（X。y;)经过若干步旋转到X轴正半轴上，累计旋转 的角度就是所求反正切值，该对于处于y轴右半平面的点都适合，即arctan(y/x)，X> 0的 情况都可W，所求反正切的值域在[-n/2, 31 /2]。对于X< 0的情况，先将X求反，用C0RDIC 算法求出反正切值后再加上31，求取的反正切值即可覆盖[-31/2,3 31/2]范围。
[0078] 由此，在使用C0RDIC算法求解相位时，只需要使用有限的几个寄存器用于暂存中 间的几个迭代变量，具有占用资源少的优点，而且计算的精度可视采用的寄存器位数而定， 一般使用一个24位的寄存器用来储存迭代的数值，就可W使得解调的相位精度达到1(T7， 已经远远满足实际应用的需求，具有高精度的优点。同时，在规定的精度范围内，迭代过程 可在有限步数内完成，如使用一个24位的寄存器用来储存迭代的数值，一般就可W控制迭 代次数在24步之内完成，具有速度快的优点。
[0079] 本发明还提供有另一种实施例的基于FPGA的数据解调方法，参照图3,本实施例 包括：
[0080] S211 ;接收光纤检波器发送的多路数字信号，所述多路数字信号均经过时分复用 处理；
[0081] S212 ;对所述多路数字信号进行解时分复用处理，W获取与各路数字信号分别对 应的传感数据；
[0082] S213 ;对各路传感数据分别进行检波W及低通滤波处理；
[0083] S214 ;对所述各路传感数据进行反正切处理，W获取所述各路传感数据的相位信 息；
[0084] 步骤S211~S214与图1所示的实施例的步骤Sill~S114相同，在此不再寶述；
[0085] S215 ;对所述相位信息进行抗混叠滤波处理；
[008引 S216 ;并对相位信息进行降采样处理；
[0087] S217 ;对所述相位信息进行高通滤波处理。
[0088] 具体的，相位信息表达式中的妍在物理上是一个低频量，为了得到真正有用的信 号A，在将最后的结果输出之前，还需要使用一个高通滤波器将辦从整体的相位信息〇中 滤除。所述步骤S217用于去除相位信息中的低频成分妍W及低频干扰，由于％的频率相比 较系统的采样率较低。为了降低该个高通滤波器的设计难度，在高通滤波器之前对数据进 行步骤S216,W减少数据传输速率和数据大小，而且降采样之前还设有步骤S215,W限定 载波的频率。
[0089] 本实施例中，进一步公开了具有优化作用的步骤S215、S216W及S217,高通滤波 能去除相位信息〇中的低频成分妍W及低频干扰；而且S216设置S217之前，能降低高通 滤波器的设计难度；S215设置在S216之前，W保证采样后获得信号不会产生混叠。
[0090] 进一步地，本方法还包括缓存所述相位信息，并将所述相位信息进行打包处理后 上传至上位机。
[0091] FPGA信号处理平台与上位机连接，在FPGA信号处理平台与上位机之间设置有数 模转换模块，FPGA信号处理平台在获得相位信息之后，将相位信息进行存储，并将相位信息 传输给数模转换模块，由数模转换模块将离散型的数字信号的相位信息转换为连续型的模 拟信号的相位信息，并在打包后传输给上位机。
[0092] 本发明还提供有一种基于FPGA的数据解调系统，参照图4,该系统包括数据采集 模块310、解时分复用模块320、数据处理模块340W及滤波运算模块330，
[0093] 数据采集模块310,用于接收光纤检波器发送的多路数字信号，所述多路数字信号 均经过时分复用处理；
[0094] 解时分复用模块320,用于对所述多路数字信号进行解时分复用处理，W获取与各 路数字信号分别对应的传感数据；
[0095] 滤波运算模块330,用于对各路传感数据分别进行检波W及低通滤波处理；
[0096] 数据处理模块340,用于对所述各路传感数据进行反正切处理，W获取所述各路传 感数据的相位信息。
[0097] 本发明实施例中，整个系统采用FPGA作为信号处理平台，FPGA信号处理平台接收 模数转换器发送的多路数字信号，对多路数字信号进行解时分复用，并对多路数字信号进 行检波处理，W获取各路传感信号携带的传感信息，对所述传感信息 进行低通滤波处理和 反正切处理，W获取相位信息。本发明能满足每个任务并行处理的要求，有效的提高了数据 处理的实时性和高效性。
[0098] 进一步地，所述解时分复用模块320用于接收上位机发送的延时参数，并根据所 述延时参数对所述多路数字信号进行分割处理，W获取在时间轴上互不重叠的各路传感数 据，并分炼所述各路传感数据。此处的延时参数与所述设定的时间信号有相互对应的关系， W使FPGA信号处理平台能精确的区分每一路的传感信号，具有高效和高精度的优点，而且 每一路的传感数据在时间轴上互不重叠，增强了传感数据在传输过程中的稳定性。
[0099] 进一步地，如图5所示，所述滤波运算模块330运行在FPGA信号处理平台上，主要 作用是对各路的数字信号进行检波W及滤波运算，包括信号解调模块331和低通滤波模块 33。具体的处理过程包括，获取解时分复用后的各路传感数据，信号解调模块331对每一 路的传感数据分别解调处理，W获取所述各路传感数据携带的传感信息，所述低通滤波模 块332对所述传感信息进行低通滤波处理，W获取所述第一传感信息Ii的直流项i和第二 传感信息12的直流项q，并将i和q传输给数据处理模块340。本实施例中，滤波运算模块 330对多路的传感数据做并行的检波，提高了信号解调的效率，而且，在低通滤波过程中，并 行处理各路的传感信息，提高了数据处理的效率。
[0100] 进一步地，数据处理模块对所述各路传感数据进行反正切处理，W获取所述各路 传感数据的相位信息。具体的，所述数据处理模块采用C0RDIC算法对i项和q项进行反正 切的处理，W获取相位信息项巫。
[0101] 本发明还提供有另一种实施例的基于FPGA的数据解调系统，参照如图6,本实施 例包括数据采集模块410、解时分复用模块420、数据处理模块440、滤波运算模块430W及 抗混叠滤波模块450、降采样模块460、高通滤波模块470,其中，数据采集模块410、解时分 复用模块420、数据处理模块440W及滤波运算模块430与图3所示的数据采集模块310、 解时分复用模块320、数据处理模块340W及滤波运算模块330相同，在此不再寶述；所述 高通滤波模块470,用于去除相位信息中的低频成分和低频干扰，所述降采样模块460与所 述高通滤波模块470连接，用于降低相位信息的采样率，进而降低高通滤波模块的设计难 度，所述抗混叠模块450,用于接收相位信息，并限定相位信息的频率，保证采样到的数据没 有混叠信号。
[0102] 具体的；在输出相位信息之前，需要通过高通滤波模块470对相位信息项〇进行 去除低频干扰挪的处理。由于妍的频率相比较系统的采样率较低，因此为了降低该个高通 滤波器的设计难度，因此在高通滤波器之前需要对数据进行降采样处理，W减少数据传输 速率和数据大小。根据奈奎斯特采样定律，在对模拟信号进行离散化时，采样频率f2至少 应2倍于被分析的信号的最高频率n，即；f2 > 2fl;否则可能出现因采样频率不够高，模 拟信号中的高频信号折叠到低频段，出现虚假频率成分的现象。因此，在进行降采样处理之 前，需要对相位信息进行抗混叠滤波处理，所述抗混叠滤波模块450对接收的相位信息进 行抗混叠处理，用于在相位信息中把混叠频率的分量降低到微不足道的程度。
[0103] 进一步地，所述系统还包括数据缓存模块480和数据上传模块490,所述数据缓存 模块480用于缓存所述相位信息，所述数据上传模块490用于打包并将所述相位信息上传。 FPGA信号处理平台与上位机连接，在FPGA信号处理平台与上位机之间设置有数模转换模 块连接，FPGA信号处理平台在获得相位信息之后，将相位信息进行存储，并将相位信息传输 给数模转换模块，由数模转换模块将离散型的数字信号的相位信息转换为连续型的模拟信 号的相位信息，并在打包后传输给上位机。
[0104] 本发明提出的一种基于FPGA的数据解调方法及系统，采用FPGA作为基本的信号 处理平台，能并行处理多路的数据，满足了在时分复用系统中快速有效的进行数据解调的 要求；在解时分过程中，将上位机的延时参数与模数转换模块的区别时间信号相结合，有效 的避免了数据传输过程中错误的发生；在传感信息反正切处理过程中，采用C0RDIC算法， 避免了查表法、多项式展开法或近似法等传统方法在速度、精度、资源等方面难W兼顾的缺 点，使得系统在进行简单的移位和加法运算就可W实现高精度的相位信息解调；而且，本发 明还设置有用于优化系统的降采样模块460、抗混叠滤波模块450W及高通滤波模块470， W降低混叠频率的分量，保证采样后获得信号不会产生混叠，进一步地降高通滤波模块470 的设计难度，并对相位信息进行低频去除处理。
[0105] 虽然结合附图描述了本发明的实施方式，但是本领域技术人员可W在不脱离本发 明的精神和范围的情况下做出各种修改和变型，该样的修改和变型均落入由所附权利要求 所限定的范围之内。
【主权项】
1. 一种基于FPGA的数据解调方法，其特征在于，包括以下步骤： 接收光纤检波器发送的多路数字信号，所述多路数字信号均经过时分复用处理； 对所述多路数字信号进行解时分复用处理，以获取与各路数字信号分别对应的传感数 据； 对各路传感数据分别进行检波以及低通滤波处理； 对所述各路传感数据进行反正切处理，以获取所述各路传感数据的相位信息。2. 根据权利要求1所述的方法，其特征在于，所述方法还包括： 对所述相位信息进行抗混叠滤波处理，并对相位信息进行降采样处理，对所述相位信 息进行高通滤波处理。3. 根据权利要求1所述的方法，其特征在于，所述对所述多路数字信号进行解时分复 用处理，以获取与各路数字信号分别对应的传感数据，具体包括： 接收上位机发送的延时参数，并根据所述延时参数，对所述多路数字信号进行分割处 理，以获取在时间轴上互不重叠的各路传感数据，并分拣所述各路传感数据。4. 根据权利要求1所述的方法，其特征在于，所述对各路传感数据分别进行检波以及 低通滤波处理，具体包括： 将所述各路传感数据分别乘本振信号，以获取所述各路传感数据对应的第一传感信 息，将所述各路传感数据分别乘本振信号二倍频，以获取所述各路传感数据对应的第二传 感信息，并对所述第一传感信息和第二传感信息进行低通滤波处理，以获取所述第一传感 信息和第二传感信息的直流项。5. 根据权利要求4所述的方法，其特征在于，所述对所述各路传感数据进行反正切处 理，具体包括：对所述第一传感信息和第二传感信息的直流项采用CORDIC算法进行反正切 处理。6. -种基于FPGA的数据解调系统，其特征在于，包括数据采集模块、解时分复用模块、 滤波运算模块以及数据处理模块， 数据采集模块，用于接收光纤检波器发送的多路数字信号，所述多路数字信号均经过 时分复用处理； 解时分复用模块，用于对所述多路数字信号进行解时分复用处理，以获取与各路数字 信号分别对应的传感数据； 滤波运算模块，用于对各路传感数据分别进行检波以及低通滤波处理； 数据处理模块，用于对所述各路传感数据进行反正切处理，以获取所述各路传感数据 的相位信息。7. 根据所述权利要求6所述的系统，其特征在于，所述系统还包括抗混叠滤波模块、降 采样模块和高通滤波模块， 抗混叠滤波模块，用于接收相位信息，并限定相位信息的频率； 降采样模块，用于降低相位信息的采样率； 高通滤波模块，用于去除相位信息中的低频成分和低频干扰。8. 根据所述权利要求6或7所述的系统，其特征在于，所述解时分复用模块用于接收上 位机发送的延时参数，并根据所述延时参数，对所述多路数字信号进行分割处理，以获取在 时间轴上互不重叠的各路传感数据，并分拣所述各路传感数据。9. 根据所述权利要求6或7所述的系统，其特征在于，所述滤波运算模块包括信号解调 模块和低通滤波模块， 信号解调模块，将所述各路传感数据分别乘本振信号，以获取所述各路传感数据对应 的第一传感信息，将所述各路传感数据分别乘本振信号二倍频，以获取所述各路传感数据 对应的第二传感信息； 低通滤波模块，用于对所述第一传感信息和第二传感信息进行低通滤波处理，以获取 所述第一传感信息和第二传感信息的直流项。10. 根据所述权利要求9所述的系统，其特征在于，所述数据处理模块对所述各路传 感数据进行反正切处理，具体包括：对所述第一传感信息和第二传感信息的直流项采用 CORDIC算法进行反正切处理。
【专利摘要】本发明涉及一种基于FPGA的数据解调方法及系统，该方法包括：接收光纤检波器发送的多路数字信号，所述多路数字信号均经过时分复用处理；对所述多路数字信号进行解时分复用处理，以获取与各路数字信号分别对应的传感数据；对各路传感数据分别进行检波以及低通滤波处理；对所述各路传感数据进行反正切处理，以获取所述各路传感数据的相位信息。本发明能满足大量数据并行处理的要求，而且本方法具有高效性、实时性以及节省系统资源的优点。
【IPC分类】H04J14/08, H04B10/25
【公开号】CN104901765
【申请号】CN201510259956
【发明人】张敏, 刘飞, 王笑非, 匡武
【申请人】清华大学
【公开日】2015年9月9日
【申请日】2015年5月20日
最新回复(0)