信道解码装置和方法
信道解码装置和方法
【技术领域】
[0001] 本发明涉及信道解码装置和方法，更具体地说，涉及能够提高解码效率的信道解 码装置和方法。
【背景技术】
[0002] 低密度奇偶校验码化OWDensityParityQieckCode,LDPC)由Robe;rt G.Gallager博±于1963年提出的一类具有稀疏校验矩阵的线性分组码，不仅有逼近 化annon极限的良好性能，而且译码复杂度较低，结构灵活，是近年信道编码领域的研究 热点，已在很多通信标准中得到应用，特别是目前将其应用于802.llad无线通信标准中。 LDPC码的特点是时钟频率高达几百兆，数据吞吐量大。
[0003] 802.llad信道解码设计采用LDPC解码，正因为上述频率高数据吞吐量大的原因。 因此，在整体硬件实现结构上为了保障整体设计更容易满足要求，整体架构设计通常采用 模块之间直接传递的管道方式进行信道解码。尽管该种方式比较简洁，但还是存在W下不 足。
[0004] -是信道解码端缺乏硬件协调调度，解码输入数据流固定，不能完整有效地利用 解码器的动态性能；二是结构单一，不能有效提供整体物理层信道状况和及时的数据传输 应对策略。
【发明内容】
[0005] 鉴于W上情形，期望提供能够提高解码效率且能够动态调整信道的数据传输应对 策略的信道解码方法和装置。
[0006] 根据本发明的一个方面，提供了一种信道解码装置，包括：接收单元，用于接收编 码数据包；解码单元，用于接收来自所述接收单元的编码数据包，通过多次迭代对编码数据 包进行解码，并在每次迭代后对解码数据进行校验；调度单元，用于从所述解码单元接收校 验结果，判断本次迭代后的解码数据是否通过校验，并且当判断出解码数据通过校验时，控 制所述接收单元W向所述解码单元发送下一数据包。
[0007] 根据本发明的另一个方面，提供了一种信道解码方法，用于信息解码装置，包括 如下步骤：接收编码数据包；通过多次迭代对编码数据包进行解码，并在每次迭代后对解 码数据进行校验；判断本次迭代后的解码数据是否通过校验；当判断出解码数据通过校验 时，进行控制W对下一数据包进行解码。
[0008] 由于在整体系统框图上增加了调度单元，因此整体信道解码系统结构上不再是单 纯的管道模式。调度单元通过管理接收单元，根据LDPC动态解码能力W及实际信道的环境 条件来动态地调整解码周期。当信道环境好时，LDPC需要迭代解码的时间短，而信道环境 差时，LDPC需要迭代解码的时间长。相比于传统的管道传输模式相对固定的解码周期，根 据本发明的信道解码装置和方法能够提升整体的数据吞吐量。另外，整体系统框图上增加 了调度单元，管理LDPC解码状态，并通过根据预设条件向上层通报误码情况，W便MAC层能 够更早知道信道质量情况。相比于无调度单元的传统信道结构，根据本发明实施例的信道 解码装置和方法可W提前采取数据传输的应对策略，从而提升了整体信道的传输效率。
【附图说明】
[0009] 图1是示出了根据本发明实施例的信道解码装置的配置的功能框图；
[0010] 图2是示出了根据本发明实施例的信道解码方法的过程的流程图拟及
[0011] 图3是示出了图2中部分A的详细过程的流程图。
【具体实施方式】
[0012] 下面将参照附图对本发明的各个优选的实施方式进行描述。提供W下参照附图的 描述，W帮助对由权利要求及其等价物所限定的本发明的示例实施方式的理解。其包括帮 助理解的各种具体细节，但它们只能被看作是示例性的。因此，本领域技术人员将认识到， 可对该里描述的实施方式进行各种改变和修改，而不脱离本发明的范围和精神。而且，为了 使说明书更加清楚简洁，将省略对本领域熟知功能和构造的详细描述。
[0013] 首先，将参照图1描述根据本发明实施例的信道解码装置的具体配置。如图1所 示，信道解码装置100包括接收单元101、解码单元102和调度单元103。
[0014] 接收单元101接收编码数据包。例如，接收单元可W是解映射单元，用于接收编 码数据包，并对其进行解映射。在一般的通信系统中，编码数据流并不是直接送入信道的， 之前需要根据信道的特点选择合适的调制方式对编码数据进行调制，W尽量减小信道失真 对传输信号的影响。例如，发送端码率为1/2的编码器每接收化it数据就输出化it的 编码数据，然后按照不同的调制方式的星座图把编码比特流（BitStream)映射成符号流 (SymbolStream)。在接收端，解码单元一次接收化it数据输出bit解码数据，该就要求必 须按照星座图从每个接收到的符号中将各个比特的信息提取出来，该个过程也就是解映射 (De-mappingX
[0015] 当然，也可W省略解映射单元，而把解码单元设计成一次接收一个符号，然后一次 输出多个解码数据，但该就要求为不同的调制方式分别设计一个不同结构的解码器，显然 增加了不必要的资源消耗。
[0016] 解码单元102从所述接收单元接收待解码的数据包，通过多次迭代对数据包进行 解码，并在每次迭代后对解码数据进行校验。例如，解码单元102所进行的解码是LDPC解 码。具体来说，LDPC码可W用奇偶校验矩阵H来表示，其中H是通过一定的构造方法巧口， 比特填充算法)来构造的非常系数的校验阵。正是该种稀疏行，我们才能实现低复杂度的编 译码。在介绍LDPC解码过程之前，我们首先描述LDPC编码过程。
[0017]LDPC码的编码过程可归纳为下列4个步骤：
[0018] (1)LDPC码的校验矩阵构造；低密度矩阵的构造有几种方法，该里介绍一种简单 的半随机低密度码矩阵构造方法。首先，生成一个全0矩阵，然后随机地往每列插入j个！ (该时生成的还只是一个非正则的低密度码矩阵）;接下来，调整行重（即，每行中1的数目）， 使行重尽量保持一致，并调整列中1的位置，使得相邻两列1的位置在行不重叠；最后消除 矩阵中的短循环。
[0019] (2)通过高斯-乔丹变换，把H矩阵变换为系统形式，H=[pT，It]，其中It是M阶的 单位阵。
[0020] (3)得到该H矩阵对应的生成矩阵，G=[l2,門，其中l2是N-M阶的单位阵。
[0021] (4)用信息比特去乘生成矩阵G，就得到了编码后的码字，=広如]。
[002引LDPC码的解码相对于编码来说要更简单，主要包括四个步骤：对数似然度的初始 化、传递对数似然度、计算对数似然度及判决。LDPC码的解码算法有很多，该里描述最小和 算法。
[0023] 解码的具体步骤如下：
[0024] 步骤1 ;对数似然度初始化；
[00巧]步骤2 ;从信息比特传递对数似然度到校验比特；
[0026] 步骤3;计算对数似然值；
[0027] 步骤4 ;对似然值判决，得到译码结果合。
[0028] 如果Wy=0，或者循环次数超过某个设定的值（即，迭代次数的最大值）就停止循 环，否则跳转到步骤2。
[0029] 调度单元103从所述解码单元102接收校验结果，判断本次迭代后的解码数据是 否通过校验，例如= 0是否成立，并且当判断出解码数据通过校验时，控制所述解码单 元W对下一数据包进行解码。
[0030] 在根据现有技术的解码装置中，各模块之间直接管道传输且不包含调度单元，即， 解码单元通过多次迭代对数据包进行解码，并在每次迭代后对解码数据进行校验。由于没 有调度单元，因此如果校验通过，也只能等待，直至该数据包所对应的解码周期结束为止， 然后再对下一段待解码的数据包进行如上所述的处理。该种配置的解码装置的解码周期是 固定的， 不论信道条件是好还是坏。然而，该样做的问题在于，当在信道好的条件下，对于一 段待解码数据而言，可能仅需要较少次数的迭代就能够通过验证，而该意味着浪费了大量 的等待时间。
[0031] 在根据本发明实施例的上述解码装置中，增加了调度单元103,从而当判断出解码 数据通过校验时，控制所述解码单元对于下一数据包进行解码处理，而不是继续等待。通过 该样的配置，在信道好的条件下，能够充分利用上文中所述的等待时间，从而在预定时间段 内能够解码更多的数据包，大大提高了解码效率。在解码器设计等同的情况下，达到了提升 整体吞吐量的目的。
[0032] 另外，更优选地是，所述调度单元基于时钟周期而操作。时钟周期也称为振荡周 期，将其定义为时钟脉冲的倒数。可W该样来理解，时钟周期就是单片机外接晶振的倒数， 例如12M的晶振，它的时间周期就是1/12US。因此，时钟周期是计算机中最基本的、最小的 时间单位。在计算机中，为了便于管理，常把一条指令的执行过程划分为若干个阶段，每一 阶段完成一项工作。例如，取指令、存储器读、存储器写等，该每一项工作称为一个基本操 作。完成一个基本操作所需要的时间称为机器周期。一般来讲，一个机器周期=12个时钟 周期。指令周期是执行一条指令所需要的时间，一般由若干个机器周期组成。可见，与基于 指令周期进行软件协调调度的调度单元相比，基于时钟周期进行硬件协调调度的调度单元 具有更快的处理速度。
[0033] 解码单元102将解码完成的解码数据包经由第一路径发送到位于所述信道解码 装置上层的控制装置（MAC层)。
[0034] 调度单元103进一步基于从所述解码单元102接收到的校验结果，确定误码情况， 并根据预设条件将所述误码情况经由第二路径直接发送到所述信道解码装置上层的控制 装置。该里，第二路径是与第一路径不同的路径。误码情况可W包括诸如误码率W及误码 位置之类的信息。
[00巧]所述预设条件可W由用户设置，即；通过用户手动地使能上文中所述的误码情况 的通报。如果用户将该功能设置为开，则将所述误码情况经由第二路径直接发送到所述信 道解码装置上层的控制装置。另一方面，如果用户将该功能设置为关，则不将所述误码情况 经由第二路径直接发送到所述信道解码装置上层的控制装置。
[0036] 或者，所述预设条件也可W是由机器自动判定的条件。例如，可W设置关于迭代次 数的预定阔值。该阔值处于从1到最大迭代次数的范围之中。例如，关于迭代次数的阔值 可W是最大迭代次数的1/2。调度单元103判断解码单元102解码所进行的迭代次数是否 达到预定阔值。如果已经达到预定阔值，则将所述误码情况经由第二路径直接发送到所述 信道解码装置上层的控制装置。另一方面，如果尚未达到预定阔值，则暂时不将所述误码情 况经由第二路径直接发送到所述信道解码装置上层的控制装置。
[0037] 当然，所述预设条件并不仅限于上列列举的两种情况。本领域的技术人员可W理 解，任何其他可能的预设条件均包含在本发明的范围中。
[0038] 并且，假设调度单元103在第一时间点将误码情况发送到所述信道解码装置上层 的控制装置，而解码单元102在第二时间点将解码完成的数据包发送到所述信道解码装置 上层的控制装置，那么第一时间点必然早于第二时间点。
[0039] 传统的不包括调度单元的信道解码装置只有当数据包整体解码完成后才将其发 送给MAC层，而根据本发明实施例的信道解码装置能够在数据包整体解码完成之前向MAC 层通报误码情况，使得MAC层能够更早地知道信道质量情况，因此能够更加及时地针对不 同的信道情况采取相应的应对策略。例如，当误码情况比较严重时，即误码率较高时，MAC层 可W进行控制W便增大接收机功率或者增大解码单元102的迭代次数(下文中描述)。
[0040] 除此之外，在传统的不包括调度单元的信道解码装置中，在数据包整体解码完成 后，MAC层根据接收到的解码数据包仅更能够得到整个包的误码情况，即该解码数据包正确 还是错误，而无法得到具体的误码位置和误码率。相比之下，根据本发明实施例的信道解码 装置能够向上层MAC提供更加详细准确的误码信息。
[0041] 另外，在编码端设备包括加扰单元的情况下，信道解码装置100可W相应地进一 步包括解扰单元104。解扰单元104接收解码单元102的数据包，对解码数据包进行解扰， 并将解扰数据包经由第一路径发送到位于所述信道解码装置上层的控制装置。
[0042] 解码单元102的最大迭代次数由位于所述信道解码装置上层的控制装置确定，并 且由所述控制装置根据情况而动态地改变。例如，当MAC层通过误码情况确定当前的信道 环境很好时，可W适当地减小解码单元102的最大迭代次数，从而有利于缩短解码周期。而 当MAC层通过误码情况确定当前的信道环境很好时，可W适当地减小解码单元102的最大 迭代次数，从而有利于更准确地解码数据，降低误码率。
[0043] 在上文中，已经参照图1详细描述了根据本发明实施例的信道解码装置。接下来， 将参照图2详细描述根据本发明实施例的信道解码方法。
[0044] 所述信道解码方法应用于上文中所述的信道解码装置。如图6所示，所述信道解 码方法包括如下步骤：
[0045] 首先，在步骤S201，接收编码数据包。
[0046] 然后，在步骤S202,通过多次迭代对编码数据包进行解码，并在每次迭代后对解码 数据进行校验。
[0047] 接下来，在步骤S203,判断本次迭代后的解码数据是否通过校验。
[0048] 如果在步骤S203判断出解码数据通过校验，则处理进行到步骤S204。在步骤 S204,判断是否已经对接收到的所有数据包完成了解码处理。如果在步骤S204判断为是， 则处理结束。另一方面，如果在步骤S204判断为否，则处理进行到步骤S206。在步骤S206， 进行控制W对下一数据包进行解码。另一方面，如果在步骤S203判断出解码数据未通过校 验，则处理进行到步骤S205,判断是否达到最大迭代次数。如果在步骤S205判断为是，则处 理进行到步骤S204。另一方面，如果在步骤S205判断为否，则处理进行到步骤S202,并重 复之后的处理。
[0049] 在根据现有技术的信道解码方法中，不包含调度步骤(上文中所述的步骤S206)， 而是仅包括如下步骤：接收编码数据包，通过多次迭代对数据包进行解码，并在每次迭代后 对解码数据进行校验。由于没有调度步骤，因此如果校验通过，也只能等待，直至该段数据 所对应的处理时间结束为止，然后再对下一段待解码的数据进行如上所述的处理。该种配 置的信道解码方法的解码周期是固定的，不论信道条件是好还是坏。然而，该样做的问题在 于，当在信道好的条件下，对于一段待解码数据而言，可能仅需要较少次数的迭代就能够通 过验证，而该意味着浪费了大量的等待时间。
[0050] 在根据本发明实施例的上述信道解码方法中，增加了调度步骤，从而当判断出解 码数据通过校验时，控制所述解码单元对于下一数据进行解码，而不是继续等待。通过该样 的配置，在信道好的条件下，能够充分利用上文中所述的等待时间，从而在预定时间段内能 够解码更多的数据包，大大提高了解码效率，并达到了提升整体吞吐量的目的。
[0051] 在步骤S202之后，处理还可W进行到A。图3示出了关于A的详细流程。如图3 所示，所述信道解码方法还可W进一步包括如下步骤：
[0052] 在步骤S301，判断是否满足预设条件。如果在步骤S301判断出满足预设条件，贝U 处理进行到步骤S302。在步骤S302,基于校验结果确定误码情况，并根据预设条件将所述 误码情况经由第二路径发送到所述控制装置。
[0053] 然后，在步骤 S303,判断解码是否完成。如果在步骤S303判断为是，则处理进行到 步骤S304。在步骤S304,将解码完成的解码数据包经由第一路径发送到位于所述信道解码 装置上层的控制装置。另一方面，如果在步骤S303判断为否，则处理结束。
[0054] 传统的不包括调度步骤的信道解码方法只有当数据包整体解码完成后才将其发 送给MAC层，而根据本发明实施例的信道解码方法能够在数据包整体解码完成之前向MAC 层通报误码情况，使得MAC层能够更早地知道信道质量情况，因此能够更加及时地针对不 同的信道情况采取相应的应对策略。例如，当误码情况比较严重时，即误码率较高时，MAC层 可W进行控制W便增大接收机功率或者增大解码处理的迭代次数。
[0055] 除此之外，在传统的不包括调度步骤的信道解码方法中，在数据包整体解码完成 后，MAC层根据接收到的解码数据包仅更能够得到整个包的误码情况，即该解码数据包正确 还是错误，而无法得到具体的误码位置和误码率。相比之下，根据本发明实施例的信道解码 方法能够向上层MAC提供更加详细准确的误码信息。
[0056] 另外，更优选地是，判断步骤基于时钟周期而操作。与基于指令周期进行判断相 比，基于时钟周期进行判断具有更快的处理速度。
[0057] 最大迭代次数由位于所述信道解码装置上层的控制装置确定，并且由所述控制装 置根据情况而动态地改变。例如，例如，当MAC层通过误码情况确定当前的信道环境很好 时，可W适当地减小解码处理的最大迭代次数，从而有利于缩短解码周期。而当MAC层通过 误码情况确定当前的信道环境很好时，可W适当地减小解码处理的最大迭代次数，从而有 利于更准确地解码数据，降低误码率。
[0058] 另外，所述预设条件为所述解码单元解码时所进行的迭代次数达到预定阔值。例 女口，关于迭代次数的阔值可W是最大迭代次数的1/2。在步骤S301，判断解码所进行的迭代 次数是否达到预定阔值。如果已经达到预定阔值，则处理进行到步骤S302,将所述误码情况 经由第二路径直接发送到所述信道解码装置上层的控制装置。另一方面，如果尚未达到预 定阔值，则处理结束，即；暂时不将所述误码情况经由第二路径直接发送到所述信道解码装 置上层的控制装置。
[0059] 已经在上文中参照图1到图3详细描述了根据本发明实施例的信道解码装置和信 道解码方法。
[0060] 由于在整体系统框图上增加了调度单元，因此整体信道解码系统结构上不再是单 纯的管道模式。调度单元通过管理接收单元，根据LDPC动态解码能力W及实际信道的环境 条件来动态地调整解码周期。当信道环境好时，LDPC需要迭代解码的时间短，而信道环境 差时，LDPC需要迭代解码的时间长。相比于传统的管道传输模式相对固定的解码周期，根 据本发明的信道解码装置和方法能够提升整体的数据吞吐量。
[0061] 另外，整体系统框图上增加了调度单元，管理LDPC解码状态，并通过根据预设条 件向上层通报误码情况，W便MAC层能够更早知道信道质量情况。相比于无调度单元的 传统信道结构，根据本发明实施例的信道解码装置和方法可W提前采取数据传输的应对策 略，从而提升了整体信道的传输效率。
[0062] 需要说明的是，在本说明书中，术语"包括"、"包含"或者其任何其他变体意在涵 盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要 素，而且还包括没有明确列出的其他要素，或者是还包括为该种过程、方法、物品或者设备 所固有的要素。在没有更多限制的情况下，由语句"包括……"限定的要素，并不排除在包 括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0063] 最后，还需要说明的是，上述一系列处理不仅包括W该里所述的顺序按时间序列 执行的处理，而且包括并行或分别地、而不是按时间顺序执行的处理。
[0064] 通过W上的实施方式的描述，本领域的技术人员可W清楚地了解到本发明可借助 软件加必需的硬件平台的方式来实现，当然也可W全部通过软件来实施。基于该样的理解， 本发明的技术方案对【背景技术】做出贡献的全部或者部分可软件产品的形式体现出来， 该计算机软件产品可W存储在存储介质中，如R0M/RAM、磁碟、光盘等，包括若干指令用W使 得一台计算机设备(可W是个人计算机，服务器，或者网络设备等）执行本发明各个实施例 或者实施例的某些部分所述的方法。
[0065]W上对本发明进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方 式进行了阐述，W上实施例的说明只是用于帮助理解本发明的方法及其核也思想；同时，对 于本领域的一般技术人员，依据本发明的思想，在【具体实施方式】及应用范围上均会有改变 之处，综上所述，本说明书内容不应理解为对本发明的限制。
【主权项】
1. 一种信道解码装置，包括： 接收单元，用于接收编码数据包；解码单元，用于接收来自所述接收单元的编码数据 包，通过多次迭代对编码数据包进行解码，并在每次迭代后对解码数据进行校验； 调度单元，用于从所述解码单元接收校验结果，判断本次迭代后的解码数据是否通过 校验，并且当判断出解码数据通过校验时，控制所述接收单元以向所述解码单元发送下一 数据包。2. 根据权利要求1所述的信道解码装置，其中： 所述解码单元将解码完成的解码数据包经由第一路径发送到位于所述信道解码装置 上层的控制装置， 其中所述调度单元进一步基于从所述解码单元接收到的校验结果，确定误码情况，并 根据预设条件将所述误码情况经由第二路径直接发送到所述信道解码装置上层的控制装 置。3. 根据权利要求1所述的信道解码装置，其中所述调度单元基于时钟周期而操作。4. 根据权利要求1所述的信道解码装置，其中所述解码单元的最大迭代次数由位于所 述信道解码装置上层的控制装置确定，并且由所述控制装置根据情况而动态地改变。5. 根据权利要求2所述的信道解码装置，其中所述预设条件为所述解码单元解码时所 进行的迭代次数达到预定阈值。6. -种信道解码方法，用于信息解码装置，包括： 接收编码数据包； 通过多次迭代对编码数据包进行解码，并在每次迭代后对解码数据进行校验； 判断本次迭代后的解码数据是否通过校验； 当判断出解码数据通过校验时，进行控制以对下一数据包进行解码。7. 根据权利要求1所述的信道解码方法，进一步包括： 基于校验结果确定误码情况，并根据预设条件将所述误码情况经由第二路径发送到所 述控制装置， 将解码完成的解码数据包经由第一路径发送到位于所述信道解码装置上层的控制装 置。8. 根据权利要求1所述的信道解码方法，其中判断步骤基于时钟周期而操作。9. 根据权利要求1所述的信道解码方法，其中最大迭代次数由位于所述信道解码装置 上层的控制装置确定，并且由所述控制装置根据情况而动态地改变。10. 根据权利要求7所述的信道解码方法，其中所述预设条件为所述解码单元解码时 所进行的迭代次数达到预定阈值。
【专利摘要】公开了信道解码装置和方法。所述信道解码装置包括：接收单元，用于接收编码数据包；解码单元，用于接收来自所述接收单元的编码数据包，通过多次迭代对编码数据包进行解码，并在每次迭代后对解码数据进行校验；调度单元，用于从所述解码单元接收校验结果，判断本次迭代后的解码数据是否通过校验，并且当判断出解码数据通过校验时，控制所述接收单元以向所述解码单元发送下一数据包。
【IPC分类】H04L1/00, H03M13/11, H03M13/25
【公开号】CN104901766
【申请号】CN201410074497
【发明人】严小平
【申请人】联想(北京)有限公司
【公开日】2015年9月9日
【申请日】2014年3月3日
【技术领域】
[0001] 本发明涉及信道解码装置和方法，更具体地说，涉及能够提高解码效率的信道解 码装置和方法。
【背景技术】
[0002] 低密度奇偶校验码化OWDensityParityQieckCode,LDPC)由Robe;rt G.Gallager博±于1963年提出的一类具有稀疏校验矩阵的线性分组码，不仅有逼近 化annon极限的良好性能，而且译码复杂度较低，结构灵活，是近年信道编码领域的研究 热点，已在很多通信标准中得到应用，特别是目前将其应用于802.llad无线通信标准中。 LDPC码的特点是时钟频率高达几百兆，数据吞吐量大。
[0003] 802.llad信道解码设计采用LDPC解码，正因为上述频率高数据吞吐量大的原因。 因此，在整体硬件实现结构上为了保障整体设计更容易满足要求，整体架构设计通常采用 模块之间直接传递的管道方式进行信道解码。尽管该种方式比较简洁，但还是存在W下不 足。
[0004] -是信道解码端缺乏硬件协调调度，解码输入数据流固定，不能完整有效地利用 解码器的动态性能；二是结构单一，不能有效提供整体物理层信道状况和及时的数据传输 应对策略。
【发明内容】
[0005] 鉴于W上情形，期望提供能够提高解码效率且能够动态调整信道的数据传输应对 策略的信道解码方法和装置。
[0006] 根据本发明的一个方面，提供了一种信道解码装置，包括：接收单元，用于接收编 码数据包；解码单元，用于接收来自所述接收单元的编码数据包，通过多次迭代对编码数据 包进行解码，并在每次迭代后对解码数据进行校验；调度单元，用于从所述解码单元接收校 验结果，判断本次迭代后的解码数据是否通过校验，并且当判断出解码数据通过校验时，控 制所述接收单元W向所述解码单元发送下一数据包。
[0007] 根据本发明的另一个方面，提供了一种信道解码方法，用于信息解码装置，包括 如下步骤：接收编码数据包；通过多次迭代对编码数据包进行解码，并在每次迭代后对解 码数据进行校验；判断本次迭代后的解码数据是否通过校验；当判断出解码数据通过校验 时，进行控制W对下一数据包进行解码。
[0008] 由于在整体系统框图上增加了调度单元，因此整体信道解码系统结构上不再是单 纯的管道模式。调度单元通过管理接收单元，根据LDPC动态解码能力W及实际信道的环境 条件来动态地调整解码周期。当信道环境好时，LDPC需要迭代解码的时间短，而信道环境 差时，LDPC需要迭代解码的时间长。相比于传统的管道传输模式相对固定的解码周期，根 据本发明的信道解码装置和方法能够提升整体的数据吞吐量。另外，整体系统框图上增加 了调度单元，管理LDPC解码状态，并通过根据预设条件向上层通报误码情况，W便MAC层能 够更早知道信道质量情况。相比于无调度单元的传统信道结构，根据本发明实施例的信道 解码装置和方法可W提前采取数据传输的应对策略，从而提升了整体信道的传输效率。
【附图说明】
[0009] 图1是示出了根据本发明实施例的信道解码装置的配置的功能框图；
[0010] 图2是示出了根据本发明实施例的信道解码方法的过程的流程图拟及
[0011] 图3是示出了图2中部分A的详细过程的流程图。
【具体实施方式】
[0012] 下面将参照附图对本发明的各个优选的实施方式进行描述。提供W下参照附图的 描述，W帮助对由权利要求及其等价物所限定的本发明的示例实施方式的理解。其包括帮 助理解的各种具体细节，但它们只能被看作是示例性的。因此，本领域技术人员将认识到， 可对该里描述的实施方式进行各种改变和修改，而不脱离本发明的范围和精神。而且，为了 使说明书更加清楚简洁，将省略对本领域熟知功能和构造的详细描述。
[0013] 首先，将参照图1描述根据本发明实施例的信道解码装置的具体配置。如图1所 示，信道解码装置100包括接收单元101、解码单元102和调度单元103。
[0014] 接收单元101接收编码数据包。例如，接收单元可W是解映射单元，用于接收编 码数据包，并对其进行解映射。在一般的通信系统中，编码数据流并不是直接送入信道的， 之前需要根据信道的特点选择合适的调制方式对编码数据进行调制，W尽量减小信道失真 对传输信号的影响。例如，发送端码率为1/2的编码器每接收化it数据就输出化it的 编码数据，然后按照不同的调制方式的星座图把编码比特流（BitStream)映射成符号流 (SymbolStream)。在接收端，解码单元一次接收化it数据输出bit解码数据，该就要求必 须按照星座图从每个接收到的符号中将各个比特的信息提取出来，该个过程也就是解映射 (De-mappingX
[0015] 当然，也可W省略解映射单元，而把解码单元设计成一次接收一个符号，然后一次 输出多个解码数据，但该就要求为不同的调制方式分别设计一个不同结构的解码器，显然 增加了不必要的资源消耗。
[0016] 解码单元102从所述接收单元接收待解码的数据包，通过多次迭代对数据包进行 解码，并在每次迭代后对解码数据进行校验。例如，解码单元102所进行的解码是LDPC解 码。具体来说，LDPC码可W用奇偶校验矩阵H来表示，其中H是通过一定的构造方法巧口， 比特填充算法)来构造的非常系数的校验阵。正是该种稀疏行，我们才能实现低复杂度的编 译码。在介绍LDPC解码过程之前，我们首先描述LDPC编码过程。
[0017]LDPC码的编码过程可归纳为下列4个步骤：
[0018] (1)LDPC码的校验矩阵构造；低密度矩阵的构造有几种方法，该里介绍一种简单 的半随机低密度码矩阵构造方法。首先，生成一个全0矩阵，然后随机地往每列插入j个！ (该时生成的还只是一个非正则的低密度码矩阵）;接下来，调整行重（即，每行中1的数目）， 使行重尽量保持一致，并调整列中1的位置，使得相邻两列1的位置在行不重叠；最后消除 矩阵中的短循环。
[0019] (2)通过高斯-乔丹变换，把H矩阵变换为系统形式，H=[pT，It]，其中It是M阶的 单位阵。
[0020] (3)得到该H矩阵对应的生成矩阵，G=[l2,門，其中l2是N-M阶的单位阵。
[0021] (4)用信息比特去乘生成矩阵G，就得到了编码后的码字，=広如]。
[002引LDPC码的解码相对于编码来说要更简单，主要包括四个步骤：对数似然度的初始 化、传递对数似然度、计算对数似然度及判决。LDPC码的解码算法有很多，该里描述最小和 算法。
[0023] 解码的具体步骤如下：
[0024] 步骤1 ;对数似然度初始化；
[00巧]步骤2 ;从信息比特传递对数似然度到校验比特；
[0026] 步骤3;计算对数似然值；
[0027] 步骤4 ;对似然值判决，得到译码结果合。
[0028] 如果Wy=0，或者循环次数超过某个设定的值（即，迭代次数的最大值）就停止循 环，否则跳转到步骤2。
[0029] 调度单元103从所述解码单元102接收校验结果，判断本次迭代后的解码数据是 否通过校验，例如= 0是否成立，并且当判断出解码数据通过校验时，控制所述解码单 元W对下一数据包进行解码。
[0030] 在根据现有技术的解码装置中，各模块之间直接管道传输且不包含调度单元，即， 解码单元通过多次迭代对数据包进行解码，并在每次迭代后对解码数据进行校验。由于没 有调度单元，因此如果校验通过，也只能等待，直至该数据包所对应的解码周期结束为止， 然后再对下一段待解码的数据包进行如上所述的处理。该种配置的解码装置的解码周期是 固定的， 不论信道条件是好还是坏。然而，该样做的问题在于，当在信道好的条件下，对于一 段待解码数据而言，可能仅需要较少次数的迭代就能够通过验证，而该意味着浪费了大量 的等待时间。
[0031] 在根据本发明实施例的上述解码装置中，增加了调度单元103,从而当判断出解码 数据通过校验时，控制所述解码单元对于下一数据包进行解码处理，而不是继续等待。通过 该样的配置，在信道好的条件下，能够充分利用上文中所述的等待时间，从而在预定时间段 内能够解码更多的数据包，大大提高了解码效率。在解码器设计等同的情况下，达到了提升 整体吞吐量的目的。
[0032] 另外，更优选地是，所述调度单元基于时钟周期而操作。时钟周期也称为振荡周 期，将其定义为时钟脉冲的倒数。可W该样来理解，时钟周期就是单片机外接晶振的倒数， 例如12M的晶振，它的时间周期就是1/12US。因此，时钟周期是计算机中最基本的、最小的 时间单位。在计算机中，为了便于管理，常把一条指令的执行过程划分为若干个阶段，每一 阶段完成一项工作。例如，取指令、存储器读、存储器写等，该每一项工作称为一个基本操 作。完成一个基本操作所需要的时间称为机器周期。一般来讲，一个机器周期=12个时钟 周期。指令周期是执行一条指令所需要的时间，一般由若干个机器周期组成。可见，与基于 指令周期进行软件协调调度的调度单元相比，基于时钟周期进行硬件协调调度的调度单元 具有更快的处理速度。
[0033] 解码单元102将解码完成的解码数据包经由第一路径发送到位于所述信道解码 装置上层的控制装置（MAC层)。
[0034] 调度单元103进一步基于从所述解码单元102接收到的校验结果，确定误码情况， 并根据预设条件将所述误码情况经由第二路径直接发送到所述信道解码装置上层的控制 装置。该里，第二路径是与第一路径不同的路径。误码情况可W包括诸如误码率W及误码 位置之类的信息。
[00巧]所述预设条件可W由用户设置，即；通过用户手动地使能上文中所述的误码情况 的通报。如果用户将该功能设置为开，则将所述误码情况经由第二路径直接发送到所述信 道解码装置上层的控制装置。另一方面，如果用户将该功能设置为关，则不将所述误码情况 经由第二路径直接发送到所述信道解码装置上层的控制装置。
[0036] 或者，所述预设条件也可W是由机器自动判定的条件。例如，可W设置关于迭代次 数的预定阔值。该阔值处于从1到最大迭代次数的范围之中。例如，关于迭代次数的阔值 可W是最大迭代次数的1/2。调度单元103判断解码单元102解码所进行的迭代次数是否 达到预定阔值。如果已经达到预定阔值，则将所述误码情况经由第二路径直接发送到所述 信道解码装置上层的控制装置。另一方面，如果尚未达到预定阔值，则暂时不将所述误码情 况经由第二路径直接发送到所述信道解码装置上层的控制装置。
[0037] 当然，所述预设条件并不仅限于上列列举的两种情况。本领域的技术人员可W理 解，任何其他可能的预设条件均包含在本发明的范围中。
[0038] 并且，假设调度单元103在第一时间点将误码情况发送到所述信道解码装置上层 的控制装置，而解码单元102在第二时间点将解码完成的数据包发送到所述信道解码装置 上层的控制装置，那么第一时间点必然早于第二时间点。
[0039] 传统的不包括调度单元的信道解码装置只有当数据包整体解码完成后才将其发 送给MAC层，而根据本发明实施例的信道解码装置能够在数据包整体解码完成之前向MAC 层通报误码情况，使得MAC层能够更早地知道信道质量情况，因此能够更加及时地针对不 同的信道情况采取相应的应对策略。例如，当误码情况比较严重时，即误码率较高时，MAC层 可W进行控制W便增大接收机功率或者增大解码单元102的迭代次数(下文中描述)。
[0040] 除此之外，在传统的不包括调度单元的信道解码装置中，在数据包整体解码完成 后，MAC层根据接收到的解码数据包仅更能够得到整个包的误码情况，即该解码数据包正确 还是错误，而无法得到具体的误码位置和误码率。相比之下，根据本发明实施例的信道解码 装置能够向上层MAC提供更加详细准确的误码信息。
[0041] 另外，在编码端设备包括加扰单元的情况下，信道解码装置100可W相应地进一 步包括解扰单元104。解扰单元104接收解码单元102的数据包，对解码数据包进行解扰， 并将解扰数据包经由第一路径发送到位于所述信道解码装置上层的控制装置。
[0042] 解码单元102的最大迭代次数由位于所述信道解码装置上层的控制装置确定，并 且由所述控制装置根据情况而动态地改变。例如，当MAC层通过误码情况确定当前的信道 环境很好时，可W适当地减小解码单元102的最大迭代次数，从而有利于缩短解码周期。而 当MAC层通过误码情况确定当前的信道环境很好时，可W适当地减小解码单元102的最大 迭代次数，从而有利于更准确地解码数据，降低误码率。
[0043] 在上文中，已经参照图1详细描述了根据本发明实施例的信道解码装置。接下来， 将参照图2详细描述根据本发明实施例的信道解码方法。
[0044] 所述信道解码方法应用于上文中所述的信道解码装置。如图6所示，所述信道解 码方法包括如下步骤：
[0045] 首先，在步骤S201，接收编码数据包。
[0046] 然后，在步骤S202,通过多次迭代对编码数据包进行解码，并在每次迭代后对解码 数据进行校验。
[0047] 接下来，在步骤S203,判断本次迭代后的解码数据是否通过校验。
[0048] 如果在步骤S203判断出解码数据通过校验，则处理进行到步骤S204。在步骤 S204,判断是否已经对接收到的所有数据包完成了解码处理。如果在步骤S204判断为是， 则处理结束。另一方面，如果在步骤S204判断为否，则处理进行到步骤S206。在步骤S206， 进行控制W对下一数据包进行解码。另一方面，如果在步骤S203判断出解码数据未通过校 验，则处理进行到步骤S205,判断是否达到最大迭代次数。如果在步骤S205判断为是，则处 理进行到步骤S204。另一方面，如果在步骤S205判断为否，则处理进行到步骤S202,并重 复之后的处理。
[0049] 在根据现有技术的信道解码方法中，不包含调度步骤(上文中所述的步骤S206)， 而是仅包括如下步骤：接收编码数据包，通过多次迭代对数据包进行解码，并在每次迭代后 对解码数据进行校验。由于没有调度步骤，因此如果校验通过，也只能等待，直至该段数据 所对应的处理时间结束为止，然后再对下一段待解码的数据进行如上所述的处理。该种配 置的信道解码方法的解码周期是固定的，不论信道条件是好还是坏。然而，该样做的问题在 于，当在信道好的条件下，对于一段待解码数据而言，可能仅需要较少次数的迭代就能够通 过验证，而该意味着浪费了大量的等待时间。
[0050] 在根据本发明实施例的上述信道解码方法中，增加了调度步骤，从而当判断出解 码数据通过校验时，控制所述解码单元对于下一数据进行解码，而不是继续等待。通过该样 的配置，在信道好的条件下，能够充分利用上文中所述的等待时间，从而在预定时间段内能 够解码更多的数据包，大大提高了解码效率，并达到了提升整体吞吐量的目的。
[0051] 在步骤S202之后，处理还可W进行到A。图3示出了关于A的详细流程。如图3 所示，所述信道解码方法还可W进一步包括如下步骤：
[0052] 在步骤S301，判断是否满足预设条件。如果在步骤S301判断出满足预设条件，贝U 处理进行到步骤S302。在步骤S302,基于校验结果确定误码情况，并根据预设条件将所述 误码情况经由第二路径发送到所述控制装置。
[0053] 然后，在步骤 S303,判断解码是否完成。如果在步骤S303判断为是，则处理进行到 步骤S304。在步骤S304,将解码完成的解码数据包经由第一路径发送到位于所述信道解码 装置上层的控制装置。另一方面，如果在步骤S303判断为否，则处理结束。
[0054] 传统的不包括调度步骤的信道解码方法只有当数据包整体解码完成后才将其发 送给MAC层，而根据本发明实施例的信道解码方法能够在数据包整体解码完成之前向MAC 层通报误码情况，使得MAC层能够更早地知道信道质量情况，因此能够更加及时地针对不 同的信道情况采取相应的应对策略。例如，当误码情况比较严重时，即误码率较高时，MAC层 可W进行控制W便增大接收机功率或者增大解码处理的迭代次数。
[0055] 除此之外，在传统的不包括调度步骤的信道解码方法中，在数据包整体解码完成 后，MAC层根据接收到的解码数据包仅更能够得到整个包的误码情况，即该解码数据包正确 还是错误，而无法得到具体的误码位置和误码率。相比之下，根据本发明实施例的信道解码 方法能够向上层MAC提供更加详细准确的误码信息。
[0056] 另外，更优选地是，判断步骤基于时钟周期而操作。与基于指令周期进行判断相 比，基于时钟周期进行判断具有更快的处理速度。
[0057] 最大迭代次数由位于所述信道解码装置上层的控制装置确定，并且由所述控制装 置根据情况而动态地改变。例如，例如，当MAC层通过误码情况确定当前的信道环境很好 时，可W适当地减小解码处理的最大迭代次数，从而有利于缩短解码周期。而当MAC层通过 误码情况确定当前的信道环境很好时，可W适当地减小解码处理的最大迭代次数，从而有 利于更准确地解码数据，降低误码率。
[0058] 另外，所述预设条件为所述解码单元解码时所进行的迭代次数达到预定阔值。例 女口，关于迭代次数的阔值可W是最大迭代次数的1/2。在步骤S301，判断解码所进行的迭代 次数是否达到预定阔值。如果已经达到预定阔值，则处理进行到步骤S302,将所述误码情况 经由第二路径直接发送到所述信道解码装置上层的控制装置。另一方面，如果尚未达到预 定阔值，则处理结束，即；暂时不将所述误码情况经由第二路径直接发送到所述信道解码装 置上层的控制装置。
[0059] 已经在上文中参照图1到图3详细描述了根据本发明实施例的信道解码装置和信 道解码方法。
[0060] 由于在整体系统框图上增加了调度单元，因此整体信道解码系统结构上不再是单 纯的管道模式。调度单元通过管理接收单元，根据LDPC动态解码能力W及实际信道的环境 条件来动态地调整解码周期。当信道环境好时，LDPC需要迭代解码的时间短，而信道环境 差时，LDPC需要迭代解码的时间长。相比于传统的管道传输模式相对固定的解码周期，根 据本发明的信道解码装置和方法能够提升整体的数据吞吐量。
[0061] 另外，整体系统框图上增加了调度单元，管理LDPC解码状态，并通过根据预设条 件向上层通报误码情况，W便MAC层能够更早知道信道质量情况。相比于无调度单元的 传统信道结构，根据本发明实施例的信道解码装置和方法可W提前采取数据传输的应对策 略，从而提升了整体信道的传输效率。
[0062] 需要说明的是，在本说明书中，术语"包括"、"包含"或者其任何其他变体意在涵 盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要 素，而且还包括没有明确列出的其他要素，或者是还包括为该种过程、方法、物品或者设备 所固有的要素。在没有更多限制的情况下，由语句"包括……"限定的要素，并不排除在包 括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0063] 最后，还需要说明的是，上述一系列处理不仅包括W该里所述的顺序按时间序列 执行的处理，而且包括并行或分别地、而不是按时间顺序执行的处理。
[0064] 通过W上的实施方式的描述，本领域的技术人员可W清楚地了解到本发明可借助 软件加必需的硬件平台的方式来实现，当然也可W全部通过软件来实施。基于该样的理解， 本发明的技术方案对【背景技术】做出贡献的全部或者部分可软件产品的形式体现出来， 该计算机软件产品可W存储在存储介质中，如R0M/RAM、磁碟、光盘等，包括若干指令用W使 得一台计算机设备(可W是个人计算机，服务器，或者网络设备等）执行本发明各个实施例 或者实施例的某些部分所述的方法。
[0065]W上对本发明进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方 式进行了阐述，W上实施例的说明只是用于帮助理解本发明的方法及其核也思想；同时，对 于本领域的一般技术人员，依据本发明的思想，在【具体实施方式】及应用范围上均会有改变 之处，综上所述，本说明书内容不应理解为对本发明的限制。
【主权项】
1. 一种信道解码装置，包括： 接收单元，用于接收编码数据包；解码单元，用于接收来自所述接收单元的编码数据 包，通过多次迭代对编码数据包进行解码，并在每次迭代后对解码数据进行校验； 调度单元，用于从所述解码单元接收校验结果，判断本次迭代后的解码数据是否通过 校验，并且当判断出解码数据通过校验时，控制所述接收单元以向所述解码单元发送下一 数据包。2. 根据权利要求1所述的信道解码装置，其中： 所述解码单元将解码完成的解码数据包经由第一路径发送到位于所述信道解码装置 上层的控制装置， 其中所述调度单元进一步基于从所述解码单元接收到的校验结果，确定误码情况，并 根据预设条件将所述误码情况经由第二路径直接发送到所述信道解码装置上层的控制装 置。3. 根据权利要求1所述的信道解码装置，其中所述调度单元基于时钟周期而操作。4. 根据权利要求1所述的信道解码装置，其中所述解码单元的最大迭代次数由位于所 述信道解码装置上层的控制装置确定，并且由所述控制装置根据情况而动态地改变。5. 根据权利要求2所述的信道解码装置，其中所述预设条件为所述解码单元解码时所 进行的迭代次数达到预定阈值。6. -种信道解码方法，用于信息解码装置，包括： 接收编码数据包； 通过多次迭代对编码数据包进行解码，并在每次迭代后对解码数据进行校验； 判断本次迭代后的解码数据是否通过校验； 当判断出解码数据通过校验时，进行控制以对下一数据包进行解码。7. 根据权利要求1所述的信道解码方法，进一步包括： 基于校验结果确定误码情况，并根据预设条件将所述误码情况经由第二路径发送到所 述控制装置， 将解码完成的解码数据包经由第一路径发送到位于所述信道解码装置上层的控制装 置。8. 根据权利要求1所述的信道解码方法，其中判断步骤基于时钟周期而操作。9. 根据权利要求1所述的信道解码方法，其中最大迭代次数由位于所述信道解码装置 上层的控制装置确定，并且由所述控制装置根据情况而动态地改变。10. 根据权利要求7所述的信道解码方法，其中所述预设条件为所述解码单元解码时 所进行的迭代次数达到预定阈值。
【专利摘要】公开了信道解码装置和方法。所述信道解码装置包括：接收单元，用于接收编码数据包；解码单元，用于接收来自所述接收单元的编码数据包，通过多次迭代对编码数据包进行解码，并在每次迭代后对解码数据进行校验；调度单元，用于从所述解码单元接收校验结果，判断本次迭代后的解码数据是否通过校验，并且当判断出解码数据通过校验时，控制所述接收单元以向所述解码单元发送下一数据包。
【IPC分类】H04L1/00, H03M13/11, H03M13/25
【公开号】CN104901766
【申请号】CN201410074497
【发明人】严小平
【申请人】联想(北京)有限公司
【公开日】2015年9月9日
【申请日】2014年3月3日
最新回复(0)