基于多级功率放大电路的混合保护型逻辑控制系统的制作方法
基于多级功率放大电路的混合保护型逻辑控制系统的制作方法
【技术领域】
[0001]本发明涉及一种逻辑控制系统，具体是指一种基于多级功率放大电路的混合保护型逻辑控制系统。
【背景技术】
[0002]目前，由于LED灯具有能耗低、使用寿命长以及安全环保等特点，其已经成为了人们生活照明的主流产品之一。由于LED灯不同于传统的白炽灯，其需要由专用的驱动电路来进行驱动，因此市面上便出现了各式各样的用于防止驱动系统免受内部或外部不利因素干扰的保护系统。
[0003]逻辑控制电路是LED灯保护系统中的一个重要控制部分，其运行速度的快慢和性能稳定与否直接决定了 LED灯保护系统的使用范围和性能好坏。但是，目前这些逻辑控制电路的结构都较为复杂，不仅其能耗较高，而且其运行速度较慢，不能很好的体现出逻辑控制的快速、低能耗的优势。
【发明内容】
[0004]本发明的目的在于克服目前LED灯保护系统用的逻辑控制电路结构复杂、能耗较高、运行速度较慢的缺陷，提供基于多级功率放大电路的混合保护型逻辑控制系统。
[0005]本发明的目的通过下述技术方案实现:
[0006]基于多级功率放大电路的混合保护型逻辑控制系统，主要由与非门IC4，输入端与与非门IC4的输出端相连接的非门IC5，输出端与与非门IC4的负极输入端相连接的非门IC3，与与非门IC4的正极输入端相连接的第一逻辑链路和第二逻辑链路，以及与第一逻辑链路、第二逻辑链路及非门IC5的输出端相连接的开关功率放大电路组成，其特征在于，在第一逻辑链路与与非门IC4的正极输入端之间还串接有逻辑保护放大电路，在开关功率放大电路上还设置有混合型保护电路；该逻辑保护放大电路主要由功率放大器P4，功率放大器P5，与非门IC7，与非门IC8，负极与功率放大器P4的正极输入端相连接、正极经电阻R16后与与非门IC8的负极输入端相连接的极性电容C8，一端与与非门IC7的负极输入端相连接、另一端与功率放大器P4的正极输入端相连接的电阻R13，串接在功率放大器P4的负极输入端与输出端之间的电阻R14，一端与与非门IC7的输出端相连接、另一端与功率放大器P5的负极输入端相连接的电阻R15，串接在功率放大器P5的正极输入端与输出端之间的极性电容C9，正极与与非门IC8的输出端相连接、负极顺次经稳压二极管D7和电阻R17后与功率放大器P4的输出端相连接的电容C10，P极与功率放大器P5的输出端相连接、N极顺次经电阻R19和电阻R18后与稳压二极管D7和电阻R17的连接点相连接的二极管D8，以及N极与电容ClO的负极相连接、P极与二极管D8和电阻R19的连接点相连接的稳压二极管D9组成；所述与非门IC7的正极输入端与功率放大器P4的负极输入端相连接；功率放大器P5的输出端与非门IC8的正极输入端相连接，其正极输入端则与功率放大器P4的输出端相连接；所述电阻R18和电阻R19的连接点与与非门IC4的正极输入端相连接，极性电容C8的正极则与第一逻辑链路的输出端相连接。
[0007]所述混合型保护电路由输入线路，稳压集成电路QlOl，时基集成电路Q102，三极管VT101，三极管VT102，三极管VT103，三极管VT104，运算放大器P101，运算放大器P102，负极接地、正极与输入线路相连接的电容ClOl，负极接地、正极与稳压集成电路QlOl的OUT管脚相连接的电容C102，一端与电容C102的正极相连接、另一端与运算放大器PlOl的负输入端相连接的电阻RlOl，N极与电容C102的正极相连接、P极与三极管VTlOl的集电极相连接的二极管DlOl，与二极管DlOl并联的继电器KlOl，一端与三极管VTlOl的集电极相连接、另一端经电阻R102后接地的电阻R103，一端与三极管VTlOl的基极相连接、另一端与运算放大器PlOl的输出端相连接的电阻R104，一端与二极管DlOl的N极相连接、另一端与三极管VT103的集电极相连接的电阻R105，一端接地、另一端与运算放大器PlOl的正输入端相连接的滑动变阻器TP101，负极接地、正极与运算放大器PlOl的正输入端相连接的电容C103，负极接地、正极经电阻R109后与稳压集成电路QlOl的OUT管脚相连接的电容C104，一端与稳压集成电路QlOl的OUT管脚相连接、另一端同时与运算放大器P102的负输入端和三极管VT102的集电极相连接的电阻R108，一端接地、另一端与运算放大器P102的负输入端相连接的电阻R107，一端与三极管VT102的基极相连接、另一端与运算放大器P102的输出端相连接的电阻R106，P极与运算放大器P102的正输入端相连接、N极与电容C104的正极相连接的稳压二极管D102，一端与电容C103的正极相连接、另一端与电容ClOl的正极相连接的电阻RlOl，负极与电容C104的正极相连接、正极与三极管VT104的集电极相连接的电容C105，一端与电容C105的正极相连接、另一端经继电器K102后与电容ClOl的正极相连接的电阻R110，N极与电容ClOl的正极相连接、P极经电阻Rlll后与三极管VT104的基极相连接的二极管D103，P极经电阻R112后与电容ClOl的正极相连接、N极与时基集成电路Q102的Discharge管脚相连接的二极管D105，P极与二极管D105的N极相连接、N极与三极管VT104的发射极相连接的二极管D104，一端与二极管D105的P极相连接、另一端与二极管D104的N极相连接、滑动端与时基集成电路Q102的Control voltage管脚相连接的滑动变阻器RP102，N极与二极管D105的P极相连接、P极接地的二极管D106，负极接地、正极与时基集成电路Q102的Trigger管脚和Thresshold管脚相连接的电容C106，与电容C106并联的热敏电阻RT101，以及一端与二极管D106的N极相连接、另一端经电阻R113后与电容C106的正极相连接的滑动变阻器RP103组成；其中，稳压集成电路QlOl的GND管脚接地、IN管脚与电容ClOl的正极相连接，所述继电器KlOl的常闭触点开关SlOl设置在输入线路上，继电器K102的常闭触点开关S102设置在输入线路上，三极管VTlOl的发射极和三极管VT102的发射极均与三极管VT103的基极相连接，三极管VT103的发射极接地，二极管D103的P极与继电器K102和电阻RllO的连接点相连接、且二极管D103的P极还与时基集成电路Q102的Discharge管脚相连接，三极管VT104的发射极接地，时基集成电路Q102的GND管脚接地、其Vcc管脚与Reset管脚均与二极管D106的N极相连接。
[0008]进一步地，所述开关功率放大电路主要由功率放大器Pl，功率放大器P2，功率放大器P3，串接在功率放大器Pl的输出端与负极输入端之间的电阻Rl和电容Cl，串接在功率放大器P2的输出端与正极输入端之间的电阻R2和电容C2，基极与功率放大器Pl的输出端相连接、集电极经电阻R3后与功率放大器P3的正极输入端相连接的三极管Q1，基极与三极管Ql的发射极相连接、集电极经电阻R4后与功率放大器P3的负极输入端相连接的三极管Q2，基极经电阻R6后与功率放大器P2的输出端相连接、集电极经电阻R5后与三极管Q2的基极相连接的三极管Q3，正极与功率放大器P3的负极输入端相连接、而负极与三极管Q2的发射极相连接并接地的电容C4，与电阻R6相并联的电容C3，一端与三极管Q3的基极相连接、另一端外接-4V电压的电阻R7，一端与三极管Q3的发射极相连接、另一端外接-4V电压的电阻R8，与电阻R8相并联的电容C5，以及N极与三极管Ql的集电极相连接、P极外接-4V电压的二极管D l组成；所述第一逻辑链路的输出端与功率放大器Pl的正极输入端相连接，第二逻辑链路的输出端与功率放大器P2的负极输入端相连接，而非门IC5的输出端则分别与功率放大器Pl的负极输入端和功率放大器P2的正极输入端相连接。
[0009]所述第一逻辑链路由非门IC1，输入端与非门ICl的输出端相连接、输出端顺次经电阻R12和二极管D4后与极性电容C8的正极相连接的非门IC2，P极与非门ICl的输入端相连接、N极顺次经电阻RlO和电容C6后与非门ICl的输入端相连接的二极管D2，以及与二极管D2相并联的电阻R9组成；所述电容C6与电阻RlO的连接点接地，且非门IC2的输出端与功率放大器Pl的正极输入端相连接。
[0010]所述的第二逻辑链路由异或门IC6，P极与与非门IC4的正极输入端相连接、N极与异或门IC6的第一输入端相连接的二极管D5，N极与非门IC3的输入端相连接、P极经二极管D6后与异或门IC6的第一输入端相连接的二极管D3，与二极管D3相并联的电阻R11，以及正极与二极管D3的N极相连接、负极接地的电容C7组成；所述异或门IC6的第二输入端与非门IC5的输出端相连接后再分别与功率放大器Pl的负极输入端和功率放大器P2的正极输入端相连接，异或门IC6的输出端则与功率放大器P2的负极输入端相连接。
[0011]为确保使用效果，所述电容Cl、电容C2、电容C6和电容C7均为贴片电容；所述电容C3、电容C4和电容C5均为电解电容，同时，所述电阻R1、电阻R2的阻值均为10ΚΩ，电阻R3、电阻R4、电阻R5、电阻R6、电阻R7和电阻R8的阻值均为20ΚΩ，电阻R9、电阻R10、电阻Rll和电阻R12的阻值均为15ΚΩ。
[0012]本发明较现有技术相比，具有以下优点及有益效果:
[0013](I)本发明的整体结构简单，其制作和使用非常方便。
[0014](2)本发明完全采用逻辑电子元件来实现其逻辑控制功能，因此其能耗非常低，运算速度快。
[0015](3)本发明充分的利用了开关功率放大器的稳定特性，使其与第一逻辑链路和第二逻辑链路很好的结合在一起，从而能确保逻辑控制信号的稳定性，可以适用于不同的场合环境。
[0016](4)本发明设置有混合型保护电路，能够在电路运行温度过高或者电压过高时断开电路，更好的保护了电路结构，提高了电路运行的安全性以及电路的使用寿命。
【附图说明】
[0017]图1为本发明的整体结构示意图。
[0018]图2为本发明的逻辑保护放大电路结构示意图。
[0019]图3为本发明的混合型保护电路的电路图。
[0020]附图标记说明:
[0021]10、混合型保护电路；20、逻辑保护放大电路。
【具体实施方式】
[0022]下面结合实施例对本发明作进一步地详细说明，但本发明的实施方式不限于此。
[0023]实施例
[0024]如图1所示，本发明主要由与非门IC4，输入端与与非门IC4的输出端相连接的非门IC5，输出端与与非门IC4的负极输入端相连接的非门IC3，与与非门IC4的正极输入端相连接的第一逻辑链路和第二逻辑链路，与第一逻辑链路、第二逻辑链路及非门IC5的输出端相连接的开关功率放大电路，以及设置在第一逻辑链路与与非门IC4的正极输入端之间的逻辑保护放大电路20以及在开关功率放大电路上还设置有混合型保护电路10组成。
[0025]其中，该开关功率放大电路主要由功率放大器Pl，功率放大器P2，功率放大器P3，三极管Ql，三极管Q2，三极管Q3，串接在功率放大器Pl的输出端与负极输入端之间的一级RC滤波电路，串接在功率放大器P2的输出端与正极输入端之间的二级RC滤波电路，以及电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电容C3、电容C4、电容C5及二极管Dl组成。
[0026]所述的一级RC滤波电路由电阻Rl和电容Cl并联而成，即电阻Rl和电容Cl均串接在功率放大器Pl的负极输入端与输出端之间；所述的二级Re滤波电路则由电阻R2和电容C2并联而成，即电阻R2和电容C2均串接在功率放大器P2的正极输入端与输出端之间。同时，功率放大器Pl的负极输入端还与功率放大器P2的正极输入端相连接。
[0027]三极管Ql的基极与功率放大器Pl的输出端相连接，其集电极经电阻R3后与功率放大器P3的正极输入端相连接，其发射极则与三极管Q2的基极相连接；三极管Q2的集电极经电阻R4后与功率放大器P3的负极输入端相连接，同时，该三极管Q2的集电极还外接+1V电压。
[0028]三极管Q3的基极经电阻R6后与功率放大器P2的输出端相连接，其集电极则经电阻R5后与三极管Q2的基极相连接。电容C3则与电阻R6相并联，为确保效果，该电容C3优先采用电解电容来实现。连接时，电容C3的负极与三极管Q3的基极相连接，其正极则与功率放大器P2的输出端相连接。电容C4的正极与功率放大器P3的负极输入端相连接，其负极则与三极管Q2的发射极相连接。同时，该电容C4的负极和三极管Q2的发射极均接地。
[0029]电阻R7的一端与三极管Q3的基极相连接，其另一端外接_4V的电压；而电阻R8的一端与三极管Q3的发射极相连接，其另一端则同样外接-4V的电压。电容C5则与电阻R8相并联。同样，所述电容C4和电容C5也均采用电解电容来实现。同时，所述二极管Dl的N极与三极管Ql的集电极相连接，其P极在外接-4V的电压。
[0030]为确保功率放大器Pl和功率放大器P2的正常运行，该电容Cl和电容C2均优先采用贴片电容来实现。而电阻R1、电阻R2的阻值均为101(0，电阻1?3、电阻1?4、电阻1?5、电阻R6、电阻R7和电阻R8的阻值均为20K Ω。
[0031]所述的第一逻辑链路由非门IC1、非门IC2、电阻R12、二极管D4、电阻R9、电阻R10、电容C6及二极管D2组成。连接时，非门IC2的输入端与非门ICl的输出端相连接，其输出端则顺次经电阻R12和二极管D4后与逻辑保护放大电路相连接。同时，该非门IC2的输出端还与功率放大器Pl的正极输入端相连接。
[0032]所述二极管D2的P极与非门ICl的输入端相连接，其N极顺次经电阻RlO和电容C6后与非门ICl的输入端相连接，即从二极管D2的N极顺次经电阻RlO和电容C6后需要与二极管D2的P极形成一个电回路。电阻R9则与二极管D2相并联。同时，所述电容C6与电阻RlO的连接点接地，二极管D2的N极形成本发明的一个输出端CT1，而功率放大器P3的输出端则形成本发明的第三个输出端CT3。
[0033]所述的第二逻辑链路由异或门IC6、二极管D5、二极管D6、二极管D3、电阻Rll和电容C7组成。连接时，二极管D5的P极与与非门IC4的正极输入端相连接，其N极与异或门IC6的第一输入端相连接。二极管D3的N极与非门IC3的输入端相连接，其P极则形成本发明的第二个输出端CT2，而电阻Rll要与二极管D3相并联。
[0034]电容C7的正极与二极管D3的N极相连接，其负极接地；二极管D6的N极与异或门IC6的第一输入端相连接，其P极则与二极管D3的P极相连接。同时，异或门IC6的第二输入端与非门IC5的输出端相连接后再分别与功率放大器Pl的负极输入端和功率放大器P2的正极输入端相连接，而异或门IC6的输出端则与功率放大器P2的负极输入端相连接。
[0035]为确保运行效果，该电容C6和电容C7均为贴片电容，而电阻R9、电阻R10、电阻Rll和电阻R12的阻值均为15ΚΩ。
[0036] 如图2所示，所述逻辑保护放大电路主要由功率放大器P4，功率放大器P5，与非门IC7，与非门IC8，负极与功率放大器P4的正极输入端相连接、正极经电阻R16后与与非门IC8的负极输入端相连接的极性电容C8，一端与与非门IC7的负极输入端相连接、另一端与功率放大器P4的正极输入端相连接的电阻R13，串接在功率放大器P4的负极输入端与输出端之间的电阻R14，一端与与非门IC7的输出端相连接、另一端与功率放大器P5的负极输入端相连接的电阻R15，串接在功率放大器P5的正极输入端与输出端之间的极性电容C9，正极与与非门IC8的输出端相连接、负极顺次经稳压二极管D7和电阻R17后与功率放大器P4的输出端相连接的电容C10，P极与功率放大器P5的输出端相连接、N极顺次经电阻R19和电阻R18后与稳压二极管D7和电阻R17的连接点相连接的二极管D8，以及N极与电容ClO的负极相连接、P极与二极管D8和电阻R19的连接点相连接的稳压二极管D9组成。
[0037]同时，所述与非门IC7的正极输入端与功率放大器P4的负极输入端相连接；功率放大器P5的输出端与非门IC8的正极输入端相连接，其正极输入端则与功率放大器P4的输出端相连接。所述电阻R18和电阻R19的连接点与与非门IC4的正极输入端相连接，极性电容C8的正极则与二极管D4的N极相连接。
[0038]如图3所示，所述混合型保护电路10由输入线路，稳压集成电路Q101，时基集成电路Q102，三极管VT101，三极管VT102，三极管VT103，三极管VT104，运算放大器P101，运算放大器P102，电阻R101，电阻R102，电阻R103，电阻R104，电阻R105，电阻R106，电阻R107，电阻R108，电阻R109，电阻R110，电阻R111,电阻R112，电阻R113，电容C101,电容C102，电容C103，电容C104，电容C105，电容C106，二极管D101，稳压二极管D102，二极管D103，二极管D104，二极管D105，二极管D106，滑动变阻器RP101，滑动变阻器RP102，滑动变阻器RP103，热敏电阻RTlOl组成；连接时，电容ClOl的负极接地、正极与输入线路相连接，电容C102的负极接地、正极与稳压集成电路QlOl的OUT管脚相连接，电阻RlOl的一端与电容C102的正极相连接、另一端与运算放大器PlOl的负输入端相连接，二极管DlOl的N极与电容C102的正极相连接、P极与三极管VTlOl的集电极相连接，继电器KlOl与二极管DlOl并联，电阻R103的一端与三极管VTlOl的集电极相连接、另一端经电阻R102后接地，电阻R104的一端与三极管VTlOl的基极相连接、另一端与运算放大器PlOl的输出端相连接，电阻R105的一端与二极管DlOl的N极相连接、另一端与三极管VT103的集电极相连接，滑动变阻器TPlOl的一端接地、另一端与运算放大器PlOl的正输入端相连接，电容C103的负极接地、正极与运算放大器PlOl的正输入端相连接，电容C104的负极接地、正极经电阻R109后与稳压集成电路QlOl的OUT管脚相连接，电阻R108的一端与稳压集成电路QlOl的OUT管脚相连接、另一端同时与运算放大器P102的负输入端和三极管VT102的集电极相连接，电阻R107的一端接地、另一端与运算放大器P102的负输入端相连接，电阻R106的一端与三极管VT102的基极相连接、另一端与运算放大器P102的输出端相连接，稳压二极管D102的P极与运算放大器P102的正输入端相连接、N极与电容C104的正极相连接，电阻RlOl的一端与电容C103的正极相连接、另一端与电容ClOl的正极相连接，电容C105的负极与电容C104的正极相连接、正极与三极管VT104的集电极相连接，电阻町10的一端与电容(:105的正极相连接、另一端经继电器K102后与电容ClOl的正极相连接，二极管D103的N极与电容ClOl的正极相连接、P极经电阻Rlll后与三极管VT104的基极相连接，二极管D105的P极经电阻R112后与电容ClOl的正极相连接、N极与时基集成电路Q102的Discharge管脚相连接，二极管D104的P极与二极管D105的N极相连接、N极与三极管VT104的发射极相连接，滑动变阻器RP102的一端与二极管D105的P极相连接、另一端与二极管D104的N极相连接、滑动端与时基集成电路Q102的Control voltage管脚相连接，二极管D106的N极与二极管D105的P极相连接、P极接地，电容C106的负极接地、正极与时基集成电路Q102的Trigger管脚和Thresshold管脚相连接，热敏电阻RTlOl与电容C106并联，滑动变阻器RP103的一端与二极管D106的N极相连接、另一端经电阻R113后与电容C106的正极相连接；其中，稳压集成电路QlOl的GND管脚接地、IN管脚与电容ClOl的正极相连接，所述继电器KlOl的常闭触点开关SlOl设置在输入线路上，继电器K102的常闭触点开关S102设置在输入线路上，三极管VTlOl的发射极和三极管VT102的发射极均与三极管VT103的基极相连接，三极管VT103的发射极接地，二极管D103的P极与继电器K102和电阻RllO的连接点相连接、且二极管D103的P极还与时基集成电路Q102的Discharge管脚相连接，三极管VT104的发射极接地，时基集成电路Q102的GND管脚接地、其Vcc管脚与Reset管脚均与二极管D106的N极相连接。当电压超过额定值时，继电器KlOl得电，常闭触点开关SlOl断开，使得电路供电断开，而当电路的运行温度超过额定温度时，热敏电阻RTlOl阻值变大，继电器K102得电，常闭触点开关S102断开，使得电路供电断开。
[0039]如上所述，便可以很好的实现本发明。
【主权项】
1.基于多级功率放大电路的混合保护型逻辑控制系统，主要由与非门IC4，输入端与与非门IC4的输出端相连接的非门IC5，输出端与与非门IC4的负极输入端相连接的非门IC3，与与非门IC4的正极输入端相连接的第一逻辑链路和第二逻辑链路，以及与第一逻辑链路、第二逻辑链路及非门IC5的输出端相连接的开关功率放大电路组成，其特征在于，在第一逻辑链路与与非门IC4的正极输入端之间还串接有逻辑保护放大电路(20)，在开关功率放大电路上还设置有混合型保护电路(10);该逻辑保护放大电路(20)主要由功率放大器P4，功率放大器P5，与非门IC7，与非门IC8，负极与功率放大器P4的正极输入端相连接、正极经电阻R16后与与非门IC8的负极输入端相连接的极性电容C8，一端与与非门IC7的负极输入端相连接、另一端与功率放大器P4的正极输入端相连接的电阻R13，串接在功率放大器P4的负极输入端与输出端之间的电阻R14，一端与与非门IC7的输出端相连接、另一端与功率放大器P5的负极输入端相连接的电阻R15，串接在功率放大器P5的正极输入端与输出端之间的极性电容C9，正极与与非门IC8的输出端相连接、负极顺次经稳压二极管D7和电阻R17后与功率放大器P4的输出端相连接的电容C10，P极与功率放大器P5的输出端相连接、N极顺次经电阻R19和电阻R18后与稳压二极管D7和电阻R17的连接点相连接的二极管D8，以及N极与电容ClO的负极相连接、P极与二极管D8和电阻R19的连接点相连接的稳压二极管D9组成；所述与非门IC7的正极输入端与功率放大器P4的负极输入端相连接；功率放大器P5的输出端与非门IC8的正极输入端相连接，其正极输入端则与功率放大器P4的输出端相连接；所述电阻R18和电阻R19的连接点与与非门IC4的正极输入端相连接，极性电容C8的正极则与第 一逻辑链路的输出端相连接； 所述混合型保护电路(10)由输入线路，稳压集成电路QlOl，时基集成电路Q102，三极管VT101，三极管VT102，三极管VT103，三极管VT104，运算放大器P101，运算放大器P102，负极接地、正极与输入线路相连接的电容ClOl，负极接地、正极与稳压集成电路QlOl的OUT管脚相连接的电容C102，一端与电容C102的正极相连接、另一端与运算放大器PlOl的负输入端相连接的电阻RlOl，N极与电容C102的正极相连接、P极与三极管VTlOl的集电极相连接的二极管DlOl，与二极管DlOl并联的继电器KlOl，一端与三极管VTlOl的集电极相连接、另一端经电阻R102后接地的电阻R103，一端与三极管VTlOl的基极相连接、另一端与运算放大器PlOl的输出端相连接的电阻R104，一端与二极管DlOl的N极相连接、另一端与三极管VT103的集电极相连接的电阻R105，一端接地、另一端与运算放大器PlOl的正输入端相连接的滑动变阻器TP101，负极接地、正极与运算放大器PlOl的正输入端相连接的电容C103，负极接地、正极经电阻R109后与稳压集成电路QlOl的OUT管脚相连接的电容C104，一端与稳压集成电路QlOl的OUT管脚相连接、另一端同时与运算放大器P102的负输入端和三极管VT102的集电极相连接的电阻R108，一端接地、另一端与运算放大器P102的负输入端相连接的电阻R107，一端与三极管VT102的基极相连接、另一端与运算放大器P102的输出端相连接的电阻R106，P极与运算放大器P102的正输入端相连接、N极与电容C104的正极相连接的稳压二极管D102，一端与电容C103的正极相连接、另一端与电容ClOl的正极相连接的电阻RlOl，负极与电容C104的正极相连接、正极与三极管VT104的集电极相连接的电容C105，一端与电容C105的正极相连接、另一端经继电器K102后与电容ClOl的正极相连接的电阻R110，N极与电容ClOl的正极相连接、P极经电阻Rlll后与三极管VT104的基极相连接的二极管D103，P极经电阻R112后与电容ClOl的正极相连接、N极与时基集成电路Q102的Discharge管脚相连接的二极管D105，P极与二极管D105的N极相连接、N极与三极管VT104的发射极相连接的二极管D104，一端与二极管D105的P极相连接、另一端与二极管D104的N极相连接、滑动端与时基集成电路Q102的Control voltage管脚相连接的滑动变阻器RP102，N极与二极管D105的P极相连接、P极接地的二极管D106，负极接地、正极与时基集成电路Q102的Trigger管脚和Thresshold管脚相连接的电容C106，与电容C106并联的热敏电阻RT101，以及一端与二极管D106的N极相连接、另一端经电阻R113后与电容C106的正极相连接的滑动变阻器RP103组成；其中，稳压集成电路QlOl的GND管脚接地、IN管脚与电容ClOl的正极相连接，所述继电器KlOl的常闭触点开关SlOl设置在输入线路上，继电器K102的常闭触点开关S102设置在输入线路上，三极管VTlOl的发射极和三极管VT102的发射极均与三极管VT103的基极相连接，三极管VT103的发射极接地，二极管D103的P极与继电器K102和电阻RllO的连接点相连接、且二极管D103的P极还与时基集成电路Q102的Discharge管脚相连接，三极管VT104的发射极接地，时基集成电路Q102的GND管脚接地、其Vcc管脚与Reset管脚均与二极管D106的N极相连接。2.根据权利要求1所述的基于多级功率放大电路的混合保护型逻辑控制系统，其特征在于，所述开关功率放大电路主要由功率放大器Pl，功率放大器P2，功率放大器P3，串接在功率放大器Pl的输出端与负极输入端之间的电阻Rl和电容Cl，串接在功率放大器P2的输出端与正极输入端之间的电阻R2和电容C2，基极与功率放大器PI的输出端相连接、集电极经电阻R3后与功率放大器P3的正极输入端相连接的三极管Q1，基极与三极管Ql的发射极相连接、集电极经电阻R4后与功率放大器P3的负极输入端相连接的三极管Q2，基极经电阻R6后与功率放大器P2的输出端相连接、集电极经电阻R5后与三极管Q2的基极相连接的三极管Q3，正极与功率放大器P3的负极输入端相连接、而负极与三极管Q2的发射极相连接并接地的电容C4，与电阻R6相并联的电容C3，一端与三极管Q3的基极相连接、另一端外接-4V电压的电阻R7，一端与三极管Q3的发射极相连接、另一端外接-4V电压的电阻R8，与电阻R8相并联的电容C5，以及N极与三极管Ql的集电极相连接、P极外接-4V电压的二极管Dl组成；所述第一逻辑链路的输出端与功率放大器Pl的正极输入端相连接，第二逻辑链路的输出端与功率放大器P2的负极输入端相连接，而非门IC5的输出端则分别与功率放大器Pl的负极输入端和功率放大器P2的正极输入端相连接。3.根据权利要求2所述的基于多级功率放大电路的混合保护型逻辑控制系统，其特征在于，所述第一逻辑链路由非门IC1，输入端与非门ICl的输出端相连接、输出端顺次经电阻R12和二极管D4后与极性电容C8的正极相连接的非门IC2，P极与非门ICl的输入端相连接、N极顺次经电阻RlO和电容C6后与非门ICl的输入端相连接的二极管D2，以及与二极管D2相并联的电阻R9组成；所述电容C6与电阻RlO的连接点接地，且非门IC2的输出端与功率放大器Pl的正极输入端相连接。4.根据权利要求3所述的基于多级功率放大电路的混合保护型逻辑控制系统，其特征在于，所述的第二逻辑链路由异或门IC6，P极与与非门IC4的正极输入端相连接、N极与异或门IC6的第一输入端相连接的二极管D5，N极与非门IC3的输入端相连接、P极经二极管D6后与异或门IC6的第一输入端相连接的二极管D3，与二极管D3相并联的电阻R11，以及正极与二极管D3的N极相连接、负极接地的电容C7组成；所述异或门IC6的第二输入端与非门IC5的输出端相连接后再分别与功率放大器Pl的负极输入端和功率放大器P2的正极输入端相连接，异或门IC6的输出端则与功率放大器P2的负极输入端相连接。5.根据权利要求4所述的基于多级功率放大电路的混合保护型逻辑控制系统，其特征在于，所述电容Cl、电容C2、电容C6和电容C7均为贴片电容；所述电容C3、电容C4和电容C5均为电解电容。6.根据权利要求5所述的基于多级功率放大电路的混合保护型逻辑控制系统，其特征在于，所述电阻R1、电阻R2的阻值均为10ΚΩ，电阻R3、电阻R4、电阻R5、电阻R6、电阻R7和电阻R8的阻值均为20ΚΩ，电阻R9、电阻R10、电阻Rll和电阻R12的阻值均为15ΚΩ。
【专利摘要】本发明公开了基于多级功率放大电路的混合保护型逻辑控制系统，主要由与非门IC4，非门IC5，非门IC3，第一逻辑链路和第二逻辑链路，开关功率放大电路，逻辑保护放大电路，混合型保护电路组成。本发明能够在电路运行温度过高或者电压过高时断开电路，更好的保护了电路结构，提高了电路运行的安全性以及电路的使用寿命，还充分的利用了开关功率放大器的稳定特性，使其与第一逻辑链路和第二逻辑链路很好的结合在一起，从而能确保逻辑控制信号的稳定性，可以适用于不同的场合环境。
【IPC分类】H05B37/02
【公开号】CN104902638
【申请号】CN201510310275
【发明人】黄涛
【申请人】成都雷克尔科技有限公司
【公开日】2015年9月9日
【申请日】2015年6月9日
【公告号】CN104470110A
【技术领域】
[0001]本发明涉及一种逻辑控制系统，具体是指一种基于多级功率放大电路的混合保护型逻辑控制系统。
【背景技术】
[0002]目前，由于LED灯具有能耗低、使用寿命长以及安全环保等特点，其已经成为了人们生活照明的主流产品之一。由于LED灯不同于传统的白炽灯，其需要由专用的驱动电路来进行驱动，因此市面上便出现了各式各样的用于防止驱动系统免受内部或外部不利因素干扰的保护系统。
[0003]逻辑控制电路是LED灯保护系统中的一个重要控制部分，其运行速度的快慢和性能稳定与否直接决定了 LED灯保护系统的使用范围和性能好坏。但是，目前这些逻辑控制电路的结构都较为复杂，不仅其能耗较高，而且其运行速度较慢，不能很好的体现出逻辑控制的快速、低能耗的优势。
【发明内容】
[0004]本发明的目的在于克服目前LED灯保护系统用的逻辑控制电路结构复杂、能耗较高、运行速度较慢的缺陷，提供基于多级功率放大电路的混合保护型逻辑控制系统。
[0005]本发明的目的通过下述技术方案实现:
[0006]基于多级功率放大电路的混合保护型逻辑控制系统，主要由与非门IC4，输入端与与非门IC4的输出端相连接的非门IC5，输出端与与非门IC4的负极输入端相连接的非门IC3，与与非门IC4的正极输入端相连接的第一逻辑链路和第二逻辑链路，以及与第一逻辑链路、第二逻辑链路及非门IC5的输出端相连接的开关功率放大电路组成，其特征在于，在第一逻辑链路与与非门IC4的正极输入端之间还串接有逻辑保护放大电路，在开关功率放大电路上还设置有混合型保护电路；该逻辑保护放大电路主要由功率放大器P4，功率放大器P5，与非门IC7，与非门IC8，负极与功率放大器P4的正极输入端相连接、正极经电阻R16后与与非门IC8的负极输入端相连接的极性电容C8，一端与与非门IC7的负极输入端相连接、另一端与功率放大器P4的正极输入端相连接的电阻R13，串接在功率放大器P4的负极输入端与输出端之间的电阻R14，一端与与非门IC7的输出端相连接、另一端与功率放大器P5的负极输入端相连接的电阻R15，串接在功率放大器P5的正极输入端与输出端之间的极性电容C9，正极与与非门IC8的输出端相连接、负极顺次经稳压二极管D7和电阻R17后与功率放大器P4的输出端相连接的电容C10，P极与功率放大器P5的输出端相连接、N极顺次经电阻R19和电阻R18后与稳压二极管D7和电阻R17的连接点相连接的二极管D8，以及N极与电容ClO的负极相连接、P极与二极管D8和电阻R19的连接点相连接的稳压二极管D9组成；所述与非门IC7的正极输入端与功率放大器P4的负极输入端相连接；功率放大器P5的输出端与非门IC8的正极输入端相连接，其正极输入端则与功率放大器P4的输出端相连接；所述电阻R18和电阻R19的连接点与与非门IC4的正极输入端相连接，极性电容C8的正极则与第一逻辑链路的输出端相连接。
[0007]所述混合型保护电路由输入线路，稳压集成电路QlOl，时基集成电路Q102，三极管VT101，三极管VT102，三极管VT103，三极管VT104，运算放大器P101，运算放大器P102，负极接地、正极与输入线路相连接的电容ClOl，负极接地、正极与稳压集成电路QlOl的OUT管脚相连接的电容C102，一端与电容C102的正极相连接、另一端与运算放大器PlOl的负输入端相连接的电阻RlOl，N极与电容C102的正极相连接、P极与三极管VTlOl的集电极相连接的二极管DlOl，与二极管DlOl并联的继电器KlOl，一端与三极管VTlOl的集电极相连接、另一端经电阻R102后接地的电阻R103，一端与三极管VTlOl的基极相连接、另一端与运算放大器PlOl的输出端相连接的电阻R104，一端与二极管DlOl的N极相连接、另一端与三极管VT103的集电极相连接的电阻R105，一端接地、另一端与运算放大器PlOl的正输入端相连接的滑动变阻器TP101，负极接地、正极与运算放大器PlOl的正输入端相连接的电容C103，负极接地、正极经电阻R109后与稳压集成电路QlOl的OUT管脚相连接的电容C104，一端与稳压集成电路QlOl的OUT管脚相连接、另一端同时与运算放大器P102的负输入端和三极管VT102的集电极相连接的电阻R108，一端接地、另一端与运算放大器P102的负输入端相连接的电阻R107，一端与三极管VT102的基极相连接、另一端与运算放大器P102的输出端相连接的电阻R106，P极与运算放大器P102的正输入端相连接、N极与电容C104的正极相连接的稳压二极管D102，一端与电容C103的正极相连接、另一端与电容ClOl的正极相连接的电阻RlOl，负极与电容C104的正极相连接、正极与三极管VT104的集电极相连接的电容C105，一端与电容C105的正极相连接、另一端经继电器K102后与电容ClOl的正极相连接的电阻R110，N极与电容ClOl的正极相连接、P极经电阻Rlll后与三极管VT104的基极相连接的二极管D103，P极经电阻R112后与电容ClOl的正极相连接、N极与时基集成电路Q102的Discharge管脚相连接的二极管D105，P极与二极管D105的N极相连接、N极与三极管VT104的发射极相连接的二极管D104，一端与二极管D105的P极相连接、另一端与二极管D104的N极相连接、滑动端与时基集成电路Q102的Control voltage管脚相连接的滑动变阻器RP102，N极与二极管D105的P极相连接、P极接地的二极管D106，负极接地、正极与时基集成电路Q102的Trigger管脚和Thresshold管脚相连接的电容C106，与电容C106并联的热敏电阻RT101，以及一端与二极管D106的N极相连接、另一端经电阻R113后与电容C106的正极相连接的滑动变阻器RP103组成；其中，稳压集成电路QlOl的GND管脚接地、IN管脚与电容ClOl的正极相连接，所述继电器KlOl的常闭触点开关SlOl设置在输入线路上，继电器K102的常闭触点开关S102设置在输入线路上，三极管VTlOl的发射极和三极管VT102的发射极均与三极管VT103的基极相连接，三极管VT103的发射极接地，二极管D103的P极与继电器K102和电阻RllO的连接点相连接、且二极管D103的P极还与时基集成电路Q102的Discharge管脚相连接，三极管VT104的发射极接地，时基集成电路Q102的GND管脚接地、其Vcc管脚与Reset管脚均与二极管D106的N极相连接。
[0008]进一步地，所述开关功率放大电路主要由功率放大器Pl，功率放大器P2，功率放大器P3，串接在功率放大器Pl的输出端与负极输入端之间的电阻Rl和电容Cl，串接在功率放大器P2的输出端与正极输入端之间的电阻R2和电容C2，基极与功率放大器Pl的输出端相连接、集电极经电阻R3后与功率放大器P3的正极输入端相连接的三极管Q1，基极与三极管Ql的发射极相连接、集电极经电阻R4后与功率放大器P3的负极输入端相连接的三极管Q2，基极经电阻R6后与功率放大器P2的输出端相连接、集电极经电阻R5后与三极管Q2的基极相连接的三极管Q3，正极与功率放大器P3的负极输入端相连接、而负极与三极管Q2的发射极相连接并接地的电容C4，与电阻R6相并联的电容C3，一端与三极管Q3的基极相连接、另一端外接-4V电压的电阻R7，一端与三极管Q3的发射极相连接、另一端外接-4V电压的电阻R8，与电阻R8相并联的电容C5，以及N极与三极管Ql的集电极相连接、P极外接-4V电压的二极管D l组成；所述第一逻辑链路的输出端与功率放大器Pl的正极输入端相连接，第二逻辑链路的输出端与功率放大器P2的负极输入端相连接，而非门IC5的输出端则分别与功率放大器Pl的负极输入端和功率放大器P2的正极输入端相连接。
[0009]所述第一逻辑链路由非门IC1，输入端与非门ICl的输出端相连接、输出端顺次经电阻R12和二极管D4后与极性电容C8的正极相连接的非门IC2，P极与非门ICl的输入端相连接、N极顺次经电阻RlO和电容C6后与非门ICl的输入端相连接的二极管D2，以及与二极管D2相并联的电阻R9组成；所述电容C6与电阻RlO的连接点接地，且非门IC2的输出端与功率放大器Pl的正极输入端相连接。
[0010]所述的第二逻辑链路由异或门IC6，P极与与非门IC4的正极输入端相连接、N极与异或门IC6的第一输入端相连接的二极管D5，N极与非门IC3的输入端相连接、P极经二极管D6后与异或门IC6的第一输入端相连接的二极管D3，与二极管D3相并联的电阻R11，以及正极与二极管D3的N极相连接、负极接地的电容C7组成；所述异或门IC6的第二输入端与非门IC5的输出端相连接后再分别与功率放大器Pl的负极输入端和功率放大器P2的正极输入端相连接，异或门IC6的输出端则与功率放大器P2的负极输入端相连接。
[0011]为确保使用效果，所述电容Cl、电容C2、电容C6和电容C7均为贴片电容；所述电容C3、电容C4和电容C5均为电解电容，同时，所述电阻R1、电阻R2的阻值均为10ΚΩ，电阻R3、电阻R4、电阻R5、电阻R6、电阻R7和电阻R8的阻值均为20ΚΩ，电阻R9、电阻R10、电阻Rll和电阻R12的阻值均为15ΚΩ。
[0012]本发明较现有技术相比，具有以下优点及有益效果:
[0013](I)本发明的整体结构简单，其制作和使用非常方便。
[0014](2)本发明完全采用逻辑电子元件来实现其逻辑控制功能，因此其能耗非常低，运算速度快。
[0015](3)本发明充分的利用了开关功率放大器的稳定特性，使其与第一逻辑链路和第二逻辑链路很好的结合在一起，从而能确保逻辑控制信号的稳定性，可以适用于不同的场合环境。
[0016](4)本发明设置有混合型保护电路，能够在电路运行温度过高或者电压过高时断开电路，更好的保护了电路结构，提高了电路运行的安全性以及电路的使用寿命。
【附图说明】
[0017]图1为本发明的整体结构示意图。
[0018]图2为本发明的逻辑保护放大电路结构示意图。
[0019]图3为本发明的混合型保护电路的电路图。
[0020]附图标记说明:
[0021]10、混合型保护电路；20、逻辑保护放大电路。
【具体实施方式】
[0022]下面结合实施例对本发明作进一步地详细说明，但本发明的实施方式不限于此。
[0023]实施例
[0024]如图1所示，本发明主要由与非门IC4，输入端与与非门IC4的输出端相连接的非门IC5，输出端与与非门IC4的负极输入端相连接的非门IC3，与与非门IC4的正极输入端相连接的第一逻辑链路和第二逻辑链路，与第一逻辑链路、第二逻辑链路及非门IC5的输出端相连接的开关功率放大电路，以及设置在第一逻辑链路与与非门IC4的正极输入端之间的逻辑保护放大电路20以及在开关功率放大电路上还设置有混合型保护电路10组成。
[0025]其中，该开关功率放大电路主要由功率放大器Pl，功率放大器P2，功率放大器P3，三极管Ql，三极管Q2，三极管Q3，串接在功率放大器Pl的输出端与负极输入端之间的一级RC滤波电路，串接在功率放大器P2的输出端与正极输入端之间的二级RC滤波电路，以及电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电容C3、电容C4、电容C5及二极管Dl组成。
[0026]所述的一级RC滤波电路由电阻Rl和电容Cl并联而成，即电阻Rl和电容Cl均串接在功率放大器Pl的负极输入端与输出端之间；所述的二级Re滤波电路则由电阻R2和电容C2并联而成，即电阻R2和电容C2均串接在功率放大器P2的正极输入端与输出端之间。同时，功率放大器Pl的负极输入端还与功率放大器P2的正极输入端相连接。
[0027]三极管Ql的基极与功率放大器Pl的输出端相连接，其集电极经电阻R3后与功率放大器P3的正极输入端相连接，其发射极则与三极管Q2的基极相连接；三极管Q2的集电极经电阻R4后与功率放大器P3的负极输入端相连接，同时，该三极管Q2的集电极还外接+1V电压。
[0028]三极管Q3的基极经电阻R6后与功率放大器P2的输出端相连接，其集电极则经电阻R5后与三极管Q2的基极相连接。电容C3则与电阻R6相并联，为确保效果，该电容C3优先采用电解电容来实现。连接时，电容C3的负极与三极管Q3的基极相连接，其正极则与功率放大器P2的输出端相连接。电容C4的正极与功率放大器P3的负极输入端相连接，其负极则与三极管Q2的发射极相连接。同时，该电容C4的负极和三极管Q2的发射极均接地。
[0029]电阻R7的一端与三极管Q3的基极相连接，其另一端外接_4V的电压；而电阻R8的一端与三极管Q3的发射极相连接，其另一端则同样外接-4V的电压。电容C5则与电阻R8相并联。同样，所述电容C4和电容C5也均采用电解电容来实现。同时，所述二极管Dl的N极与三极管Ql的集电极相连接，其P极在外接-4V的电压。
[0030]为确保功率放大器Pl和功率放大器P2的正常运行，该电容Cl和电容C2均优先采用贴片电容来实现。而电阻R1、电阻R2的阻值均为101(0，电阻1?3、电阻1?4、电阻1?5、电阻R6、电阻R7和电阻R8的阻值均为20K Ω。
[0031]所述的第一逻辑链路由非门IC1、非门IC2、电阻R12、二极管D4、电阻R9、电阻R10、电容C6及二极管D2组成。连接时，非门IC2的输入端与非门ICl的输出端相连接，其输出端则顺次经电阻R12和二极管D4后与逻辑保护放大电路相连接。同时，该非门IC2的输出端还与功率放大器Pl的正极输入端相连接。
[0032]所述二极管D2的P极与非门ICl的输入端相连接，其N极顺次经电阻RlO和电容C6后与非门ICl的输入端相连接，即从二极管D2的N极顺次经电阻RlO和电容C6后需要与二极管D2的P极形成一个电回路。电阻R9则与二极管D2相并联。同时，所述电容C6与电阻RlO的连接点接地，二极管D2的N极形成本发明的一个输出端CT1，而功率放大器P3的输出端则形成本发明的第三个输出端CT3。
[0033]所述的第二逻辑链路由异或门IC6、二极管D5、二极管D6、二极管D3、电阻Rll和电容C7组成。连接时，二极管D5的P极与与非门IC4的正极输入端相连接，其N极与异或门IC6的第一输入端相连接。二极管D3的N极与非门IC3的输入端相连接，其P极则形成本发明的第二个输出端CT2，而电阻Rll要与二极管D3相并联。
[0034]电容C7的正极与二极管D3的N极相连接，其负极接地；二极管D6的N极与异或门IC6的第一输入端相连接，其P极则与二极管D3的P极相连接。同时，异或门IC6的第二输入端与非门IC5的输出端相连接后再分别与功率放大器Pl的负极输入端和功率放大器P2的正极输入端相连接，而异或门IC6的输出端则与功率放大器P2的负极输入端相连接。
[0035]为确保运行效果，该电容C6和电容C7均为贴片电容，而电阻R9、电阻R10、电阻Rll和电阻R12的阻值均为15ΚΩ。
[0036] 如图2所示，所述逻辑保护放大电路主要由功率放大器P4，功率放大器P5，与非门IC7，与非门IC8，负极与功率放大器P4的正极输入端相连接、正极经电阻R16后与与非门IC8的负极输入端相连接的极性电容C8，一端与与非门IC7的负极输入端相连接、另一端与功率放大器P4的正极输入端相连接的电阻R13，串接在功率放大器P4的负极输入端与输出端之间的电阻R14，一端与与非门IC7的输出端相连接、另一端与功率放大器P5的负极输入端相连接的电阻R15，串接在功率放大器P5的正极输入端与输出端之间的极性电容C9，正极与与非门IC8的输出端相连接、负极顺次经稳压二极管D7和电阻R17后与功率放大器P4的输出端相连接的电容C10，P极与功率放大器P5的输出端相连接、N极顺次经电阻R19和电阻R18后与稳压二极管D7和电阻R17的连接点相连接的二极管D8，以及N极与电容ClO的负极相连接、P极与二极管D8和电阻R19的连接点相连接的稳压二极管D9组成。
[0037]同时，所述与非门IC7的正极输入端与功率放大器P4的负极输入端相连接；功率放大器P5的输出端与非门IC8的正极输入端相连接，其正极输入端则与功率放大器P4的输出端相连接。所述电阻R18和电阻R19的连接点与与非门IC4的正极输入端相连接，极性电容C8的正极则与二极管D4的N极相连接。
[0038]如图3所示，所述混合型保护电路10由输入线路，稳压集成电路Q101，时基集成电路Q102，三极管VT101，三极管VT102，三极管VT103，三极管VT104，运算放大器P101，运算放大器P102，电阻R101，电阻R102，电阻R103，电阻R104，电阻R105，电阻R106，电阻R107，电阻R108，电阻R109，电阻R110，电阻R111,电阻R112，电阻R113，电容C101,电容C102，电容C103，电容C104，电容C105，电容C106，二极管D101，稳压二极管D102，二极管D103，二极管D104，二极管D105，二极管D106，滑动变阻器RP101，滑动变阻器RP102，滑动变阻器RP103，热敏电阻RTlOl组成；连接时，电容ClOl的负极接地、正极与输入线路相连接，电容C102的负极接地、正极与稳压集成电路QlOl的OUT管脚相连接，电阻RlOl的一端与电容C102的正极相连接、另一端与运算放大器PlOl的负输入端相连接，二极管DlOl的N极与电容C102的正极相连接、P极与三极管VTlOl的集电极相连接，继电器KlOl与二极管DlOl并联，电阻R103的一端与三极管VTlOl的集电极相连接、另一端经电阻R102后接地，电阻R104的一端与三极管VTlOl的基极相连接、另一端与运算放大器PlOl的输出端相连接，电阻R105的一端与二极管DlOl的N极相连接、另一端与三极管VT103的集电极相连接，滑动变阻器TPlOl的一端接地、另一端与运算放大器PlOl的正输入端相连接，电容C103的负极接地、正极与运算放大器PlOl的正输入端相连接，电容C104的负极接地、正极经电阻R109后与稳压集成电路QlOl的OUT管脚相连接，电阻R108的一端与稳压集成电路QlOl的OUT管脚相连接、另一端同时与运算放大器P102的负输入端和三极管VT102的集电极相连接，电阻R107的一端接地、另一端与运算放大器P102的负输入端相连接，电阻R106的一端与三极管VT102的基极相连接、另一端与运算放大器P102的输出端相连接，稳压二极管D102的P极与运算放大器P102的正输入端相连接、N极与电容C104的正极相连接，电阻RlOl的一端与电容C103的正极相连接、另一端与电容ClOl的正极相连接，电容C105的负极与电容C104的正极相连接、正极与三极管VT104的集电极相连接，电阻町10的一端与电容(:105的正极相连接、另一端经继电器K102后与电容ClOl的正极相连接，二极管D103的N极与电容ClOl的正极相连接、P极经电阻Rlll后与三极管VT104的基极相连接，二极管D105的P极经电阻R112后与电容ClOl的正极相连接、N极与时基集成电路Q102的Discharge管脚相连接，二极管D104的P极与二极管D105的N极相连接、N极与三极管VT104的发射极相连接，滑动变阻器RP102的一端与二极管D105的P极相连接、另一端与二极管D104的N极相连接、滑动端与时基集成电路Q102的Control voltage管脚相连接，二极管D106的N极与二极管D105的P极相连接、P极接地，电容C106的负极接地、正极与时基集成电路Q102的Trigger管脚和Thresshold管脚相连接，热敏电阻RTlOl与电容C106并联，滑动变阻器RP103的一端与二极管D106的N极相连接、另一端经电阻R113后与电容C106的正极相连接；其中，稳压集成电路QlOl的GND管脚接地、IN管脚与电容ClOl的正极相连接，所述继电器KlOl的常闭触点开关SlOl设置在输入线路上，继电器K102的常闭触点开关S102设置在输入线路上，三极管VTlOl的发射极和三极管VT102的发射极均与三极管VT103的基极相连接，三极管VT103的发射极接地，二极管D103的P极与继电器K102和电阻RllO的连接点相连接、且二极管D103的P极还与时基集成电路Q102的Discharge管脚相连接，三极管VT104的发射极接地，时基集成电路Q102的GND管脚接地、其Vcc管脚与Reset管脚均与二极管D106的N极相连接。当电压超过额定值时，继电器KlOl得电，常闭触点开关SlOl断开，使得电路供电断开，而当电路的运行温度超过额定温度时，热敏电阻RTlOl阻值变大，继电器K102得电，常闭触点开关S102断开，使得电路供电断开。
[0039]如上所述，便可以很好的实现本发明。
【主权项】
1.基于多级功率放大电路的混合保护型逻辑控制系统，主要由与非门IC4，输入端与与非门IC4的输出端相连接的非门IC5，输出端与与非门IC4的负极输入端相连接的非门IC3，与与非门IC4的正极输入端相连接的第一逻辑链路和第二逻辑链路，以及与第一逻辑链路、第二逻辑链路及非门IC5的输出端相连接的开关功率放大电路组成，其特征在于，在第一逻辑链路与与非门IC4的正极输入端之间还串接有逻辑保护放大电路(20)，在开关功率放大电路上还设置有混合型保护电路(10);该逻辑保护放大电路(20)主要由功率放大器P4，功率放大器P5，与非门IC7，与非门IC8，负极与功率放大器P4的正极输入端相连接、正极经电阻R16后与与非门IC8的负极输入端相连接的极性电容C8，一端与与非门IC7的负极输入端相连接、另一端与功率放大器P4的正极输入端相连接的电阻R13，串接在功率放大器P4的负极输入端与输出端之间的电阻R14，一端与与非门IC7的输出端相连接、另一端与功率放大器P5的负极输入端相连接的电阻R15，串接在功率放大器P5的正极输入端与输出端之间的极性电容C9，正极与与非门IC8的输出端相连接、负极顺次经稳压二极管D7和电阻R17后与功率放大器P4的输出端相连接的电容C10，P极与功率放大器P5的输出端相连接、N极顺次经电阻R19和电阻R18后与稳压二极管D7和电阻R17的连接点相连接的二极管D8，以及N极与电容ClO的负极相连接、P极与二极管D8和电阻R19的连接点相连接的稳压二极管D9组成；所述与非门IC7的正极输入端与功率放大器P4的负极输入端相连接；功率放大器P5的输出端与非门IC8的正极输入端相连接，其正极输入端则与功率放大器P4的输出端相连接；所述电阻R18和电阻R19的连接点与与非门IC4的正极输入端相连接，极性电容C8的正极则与第 一逻辑链路的输出端相连接； 所述混合型保护电路(10)由输入线路，稳压集成电路QlOl，时基集成电路Q102，三极管VT101，三极管VT102，三极管VT103，三极管VT104，运算放大器P101，运算放大器P102，负极接地、正极与输入线路相连接的电容ClOl，负极接地、正极与稳压集成电路QlOl的OUT管脚相连接的电容C102，一端与电容C102的正极相连接、另一端与运算放大器PlOl的负输入端相连接的电阻RlOl，N极与电容C102的正极相连接、P极与三极管VTlOl的集电极相连接的二极管DlOl，与二极管DlOl并联的继电器KlOl，一端与三极管VTlOl的集电极相连接、另一端经电阻R102后接地的电阻R103，一端与三极管VTlOl的基极相连接、另一端与运算放大器PlOl的输出端相连接的电阻R104，一端与二极管DlOl的N极相连接、另一端与三极管VT103的集电极相连接的电阻R105，一端接地、另一端与运算放大器PlOl的正输入端相连接的滑动变阻器TP101，负极接地、正极与运算放大器PlOl的正输入端相连接的电容C103，负极接地、正极经电阻R109后与稳压集成电路QlOl的OUT管脚相连接的电容C104，一端与稳压集成电路QlOl的OUT管脚相连接、另一端同时与运算放大器P102的负输入端和三极管VT102的集电极相连接的电阻R108，一端接地、另一端与运算放大器P102的负输入端相连接的电阻R107，一端与三极管VT102的基极相连接、另一端与运算放大器P102的输出端相连接的电阻R106，P极与运算放大器P102的正输入端相连接、N极与电容C104的正极相连接的稳压二极管D102，一端与电容C103的正极相连接、另一端与电容ClOl的正极相连接的电阻RlOl，负极与电容C104的正极相连接、正极与三极管VT104的集电极相连接的电容C105，一端与电容C105的正极相连接、另一端经继电器K102后与电容ClOl的正极相连接的电阻R110，N极与电容ClOl的正极相连接、P极经电阻Rlll后与三极管VT104的基极相连接的二极管D103，P极经电阻R112后与电容ClOl的正极相连接、N极与时基集成电路Q102的Discharge管脚相连接的二极管D105，P极与二极管D105的N极相连接、N极与三极管VT104的发射极相连接的二极管D104，一端与二极管D105的P极相连接、另一端与二极管D104的N极相连接、滑动端与时基集成电路Q102的Control voltage管脚相连接的滑动变阻器RP102，N极与二极管D105的P极相连接、P极接地的二极管D106，负极接地、正极与时基集成电路Q102的Trigger管脚和Thresshold管脚相连接的电容C106，与电容C106并联的热敏电阻RT101，以及一端与二极管D106的N极相连接、另一端经电阻R113后与电容C106的正极相连接的滑动变阻器RP103组成；其中，稳压集成电路QlOl的GND管脚接地、IN管脚与电容ClOl的正极相连接，所述继电器KlOl的常闭触点开关SlOl设置在输入线路上，继电器K102的常闭触点开关S102设置在输入线路上，三极管VTlOl的发射极和三极管VT102的发射极均与三极管VT103的基极相连接，三极管VT103的发射极接地，二极管D103的P极与继电器K102和电阻RllO的连接点相连接、且二极管D103的P极还与时基集成电路Q102的Discharge管脚相连接，三极管VT104的发射极接地，时基集成电路Q102的GND管脚接地、其Vcc管脚与Reset管脚均与二极管D106的N极相连接。2.根据权利要求1所述的基于多级功率放大电路的混合保护型逻辑控制系统，其特征在于，所述开关功率放大电路主要由功率放大器Pl，功率放大器P2，功率放大器P3，串接在功率放大器Pl的输出端与负极输入端之间的电阻Rl和电容Cl，串接在功率放大器P2的输出端与正极输入端之间的电阻R2和电容C2，基极与功率放大器PI的输出端相连接、集电极经电阻R3后与功率放大器P3的正极输入端相连接的三极管Q1，基极与三极管Ql的发射极相连接、集电极经电阻R4后与功率放大器P3的负极输入端相连接的三极管Q2，基极经电阻R6后与功率放大器P2的输出端相连接、集电极经电阻R5后与三极管Q2的基极相连接的三极管Q3，正极与功率放大器P3的负极输入端相连接、而负极与三极管Q2的发射极相连接并接地的电容C4，与电阻R6相并联的电容C3，一端与三极管Q3的基极相连接、另一端外接-4V电压的电阻R7，一端与三极管Q3的发射极相连接、另一端外接-4V电压的电阻R8，与电阻R8相并联的电容C5，以及N极与三极管Ql的集电极相连接、P极外接-4V电压的二极管Dl组成；所述第一逻辑链路的输出端与功率放大器Pl的正极输入端相连接，第二逻辑链路的输出端与功率放大器P2的负极输入端相连接，而非门IC5的输出端则分别与功率放大器Pl的负极输入端和功率放大器P2的正极输入端相连接。3.根据权利要求2所述的基于多级功率放大电路的混合保护型逻辑控制系统，其特征在于，所述第一逻辑链路由非门IC1，输入端与非门ICl的输出端相连接、输出端顺次经电阻R12和二极管D4后与极性电容C8的正极相连接的非门IC2，P极与非门ICl的输入端相连接、N极顺次经电阻RlO和电容C6后与非门ICl的输入端相连接的二极管D2，以及与二极管D2相并联的电阻R9组成；所述电容C6与电阻RlO的连接点接地，且非门IC2的输出端与功率放大器Pl的正极输入端相连接。4.根据权利要求3所述的基于多级功率放大电路的混合保护型逻辑控制系统，其特征在于，所述的第二逻辑链路由异或门IC6，P极与与非门IC4的正极输入端相连接、N极与异或门IC6的第一输入端相连接的二极管D5，N极与非门IC3的输入端相连接、P极经二极管D6后与异或门IC6的第一输入端相连接的二极管D3，与二极管D3相并联的电阻R11，以及正极与二极管D3的N极相连接、负极接地的电容C7组成；所述异或门IC6的第二输入端与非门IC5的输出端相连接后再分别与功率放大器Pl的负极输入端和功率放大器P2的正极输入端相连接，异或门IC6的输出端则与功率放大器P2的负极输入端相连接。5.根据权利要求4所述的基于多级功率放大电路的混合保护型逻辑控制系统，其特征在于，所述电容Cl、电容C2、电容C6和电容C7均为贴片电容；所述电容C3、电容C4和电容C5均为电解电容。6.根据权利要求5所述的基于多级功率放大电路的混合保护型逻辑控制系统，其特征在于，所述电阻R1、电阻R2的阻值均为10ΚΩ，电阻R3、电阻R4、电阻R5、电阻R6、电阻R7和电阻R8的阻值均为20ΚΩ，电阻R9、电阻R10、电阻Rll和电阻R12的阻值均为15ΚΩ。
【专利摘要】本发明公开了基于多级功率放大电路的混合保护型逻辑控制系统，主要由与非门IC4，非门IC5，非门IC3，第一逻辑链路和第二逻辑链路，开关功率放大电路，逻辑保护放大电路，混合型保护电路组成。本发明能够在电路运行温度过高或者电压过高时断开电路，更好的保护了电路结构，提高了电路运行的安全性以及电路的使用寿命，还充分的利用了开关功率放大器的稳定特性，使其与第一逻辑链路和第二逻辑链路很好的结合在一起，从而能确保逻辑控制信号的稳定性，可以适用于不同的场合环境。
【IPC分类】H05B37/02
【公开号】CN104902638
【申请号】CN201510310275
【发明人】黄涛
【申请人】成都雷克尔科技有限公司
【公开日】2015年9月9日
【申请日】2015年6月9日
【公告号】CN104470110A
最新回复(0)