一种基于逻辑保护放大电路的混合保护型栅极驱动系统的制作方法
一种基于逻辑保护放大电路的混合保护型栅极驱动系统的制作方法
【技术领域】
[0001]本发明涉及一种LED驱动电路，具体是指一种基于逻辑保护放大电路的混合保护型栅极驱动系统。
【背景技术】
[0002]目前，由于LED灯具有能耗低、使用寿命长以及安全环保等特点，其已经成为了人们生活照明的主流产品之一。由于LED灯不同于传统的白炽灯，因此其需要由专用的驱动电路来进行驱动。然而，当前人们广泛使用的栅极驱动电路由于其设计结构的不合理性，导致了目前栅极驱动电路存在能耗较高、电流噪音较大以及启动时间较长等缺陷。
【发明内容】
[0003]本发明的目的在于克服目前栅极驱动电路存在的能耗较高、电流噪音较大以及启动时间较长的缺陷，提供一种结构设计合理，能有效降低能耗和电流噪音，明显缩短启动时间的一种基于逻辑保护放大电路的混合保护型栅极驱动系统。
[0004]本发明的目的通过下述技术方案实现:一种基于逻辑保护放大电路的混合保护型栅极驱动系统，主要由开关电流源，变压器T，驱动芯片M,串接于驱动芯片M的VCC管脚与BOOST管脚之间的二极管Dl，串接于驱动芯片M的BOOST管脚与TG管脚之间的电容C3，串接于驱动芯片M的TG管脚与TS管脚之间的电阻R7，串接于开关电流源与驱动芯片M之间的开关功率放大电路，以及基极与驱动芯片M的TG管脚相连接、集电极顺次经电容C4和电容C5后接地、而发射极接地的晶体管Q4组成；所述开关功率放大电路则由功率放大器P1，功率放大器P2，功率放大器P3，串接在功率放大器PI的输出端与负极输入端之间的电阻R9和电容C6，串接在功率放大器P2的输出端与正极输入端之间的电阻RlO和电容C7，基极与功率放大器Pl的输出端相连接、集电极经电阻Rll后与功率放大器P3的正极输入端相连接的三极管Q5，基极与三极管Q5的发射极相连接、集电极经电阻R12后与功率放大器P3的负极输入端相连接的三极管Q6，基极经电阻R14后与功率放大器P2的输出端相连接、集电极经电阻R13后与三极管Q6的基极相连接的三极管Q7，正极与功率放大器P3的负极输入端相连接、而负极与三极管Q6的发射极相连接并接地的电容C8，与电阻R14相并联的电容C9，一端与三极管Q7的基极相连接、另一端外接-4V电压的电阻R15，一端与三极管Q7的发射极相连接、另一端外接-4V电压的电阻R16，与电阻R16相并联的电容C10，以及N极与三极管Q5的集电极相连接、P极外接-4V电压的二极管D2组成；所述功率放大器Pl的负极输入端与功率放大器P2的正极输入端相连接，功率放大器P3的输出端与驱动芯片M的VCC管脚相连接，而功率放大器Pl的正极输入端和功率放大器P2的负极输入端则均与开关电流源相连接，在电阻R16与外界的-4V电压上还设置有混合型保护电路。
[0005]同时，在三极管Q7的集电极与驱动芯片M的INP管脚之间串接有逻辑保护放大电路，且该逻辑保护放大电路主要由功率放大器P4，功率放大器P5，与非门IC6，与非门IC7，负极与功率放大器P4的正极输入端相连接、正极经电阻R20后与与非门IC7的负极输入端相连接的极性电容C11，一端与与非门IC6的负极输入端相连接、另一端与功率放大器P4的正极输入端相连接的电阻R17，串接在功率放大器P4的负极输入端与输出端之间的电阻R18，一端与与非门IC6的输出端相连接、另一端与功率放大器P5的负极输入端相连接的电阻R19，串接在功率放大器P5的正极输入端与输出端之间的极性电容C12，正极与与非门IC7的输出端相连接、负极顺次经稳压二极管D3和电阻R21后与功率放大器P4的输出端相连接的电容C13，P极与功率放大器P5的输出端相连接、N极顺次经电阻R23和电阻R22后与稳压二极管D3和电阻R21的连接点相连接的二极管D4，以及N极与电容C13的负极相连接、P极与二极管D4和电阻R23的连接点相连接的稳压二极管D5组成；所述与非门IC6的正极输入端与功率放大器P4的负极输入端相连接；功率放大器P5的输出端与非门IC7的正极输入端相连接，其正极输入端则与功率放大器P4的输出端相连接；所述极性电容Cll的正极则与三极管Q7的集电极相连接，而电阻R22和电阻R23的连接点则与驱动芯片M的INP管脚相连接。
[0006]所述混合型保护电路由输入线路，稳压集成电路Q101，时基集成电路Q102，三极管VT101，三极管VT102，三极管VT103，三极管VT104，运算放大器P101，运算放大器P102，负极接地、正极与输入线路相连接的电容ClOl，负极接地、正极与稳压集成电路QlOl的OUT管脚相连接的电容C102，一端与电容C102的正极相连接、另一端与运算放大器PlOl的负输入端相连接的电阻RlOl，N极与电容C102的正极相连接、P极与三极管VTlOl的集电极相连接的二极管DlOl，与二极管DlOl并联的继电器KlOl，一端与三极管VTlOl的集电极相连接、另一端经电阻R102后接地的电阻R103，一端与三极管VTlOl的基极相连接、另一端与运算放大器PlOl的输出端相连接的电阻R104，一端与二极管DlOl的N极相连接、另一端与三极管VT103的集电极相连接的电阻R105，一端接地、另一端与运算放大器PlOl的正输入端相连接的滑动变阻器TP101，负极接地、正极与运算放大器PlOl的正输入端相连接的电容C103，负极接地、正极经电阻R109后与稳压集成电路QlOl的OUT管脚相连接的电容C104，一端与稳压集成电路QlOl的OUT管脚相连接、另一端同时与运算放大器P102的负输入端和三极管VT102的集电极相连接的电阻R108，一端接地、另一端与运算放大器P102的负输入端相连接的电阻R107，一端与三极管VT102的基极相连接、另一端与运算放大器P102的输出端相连接的电阻R106，P极与运算放大器P102的正输入端相连接、N极与电容C104的正极相连接的稳压二极管D102，一端与电容C103的正极相连接、另一端与电容ClOl的正极相连接的电阻RlOl，负极与电容C104的正极相连接、正极与三极管VT104的集电极相连接的电容C105，一端与电容C105的正极相连接、另一端经继电器K102后与电容ClOl的正极相连接的电阻R110，N极与电容ClOl的正极相连接、P极经电阻Rlll后与三极管VT104的基极相连接的二极管D103，P极经电阻R112后与电容ClOl的正极相连接、N极与时基集成电路Q102的Discharge管脚相连接的二极管D105，P极与二极管D105的N极相连接、N极与三极管VT104的发射极相连接的二极管D104，一端与二极管D105的P极相连接、另一端与二极管D104的N极相连接、滑动端与时基集成电路Q102的Control voltage管脚相连接的滑动变阻器RP102，N极与二极管D105的P极相连接、P极接地的二极管D106，负极接地、正极与时基集成电路Q102的Trigger管脚和Thresshold管脚相连接的电容C106，与电容C106并联的热敏电阻RT101，以及一端与二极管D106的N极相连接、另一端经电阻R113后与电容C106的正极相连接的滑动变阻器RP103组成；其中，稳压集成电路QlOl的GND管脚接地、IN管脚与电容ClOl的正极相连接，所述继电器KlOl的常闭触点开关SlOl设置在输入线路上，继电器K102的常闭触点开关S102设置在输入线路上，三极管VTlOl的发射极和三极管VT102的发射极均与三极管VT103的基极相连接，三极管VT103的发射极接地，二极管D103的P极与继电器K102和电阻RllO的连接点相连接、且二极管D103的P极还与时基集成电路Q102的Discharge管脚相连接，三极管VT104 的发射极接地，时基集成电路Q102的GND管脚接地、其Vcc管脚与Reset管脚均与二极管D106的N极相连接。
[0007]所述变压器T的原边线圈的同名端与电容C4和电容C5的连接点相连接，其非同名端则与晶体管Q4的发射极相连接后接地；同时，晶体管Q4的发射极还与驱动芯片M的TS管脚相连接，所述变压器T的副边线圈上设有抽头Yl和抽头Y2。
[0008]所述的开关电流源由晶体管Q1，晶体管Q2，晶体管Q3，直流电源S，串接在晶体管Ql的集电极与晶体管Q2的集电极之间的电阻R1，串接在晶体管Ql的发射极与直流电源S的负极之间的RC滤波电路，串接在晶体管Ql的基极与直流电源S的负极之间的电阻R2，与直流电源S相并联的电阻R5，串接在晶体管Q3的发射极与直流电源S的负极之间的电阻R6，串接在晶体管Q3的集电极与晶体管Q2的集电极之间的电阻R4，以及正极与晶体管Q2的集电极相连接、负极与直流电源S的负极相连接的极性电容C2组成；所述晶体管Q2的基极还与晶体管Ql的集电极相连接，而晶体管Q3的基极则分别与晶体管Q2的发射极和直流电源S的正极相连接；所述极性电容C2的正极与功率放大器Pl的正极输入端相连接，其负极则与功率放大器P2的负极输入端相连接。
[0009]为确保使用效果，所述驱动芯片M优先采用LTC4440A集成芯片来实现。
[0010]本发明较现有技术相比，具有以下优点及有益效果:
[0011](I)本发明不仅具有短路保护、过压保护及开路保护的功能，而且其功耗较低，其启动时间仅为传统栅极驱动电路启动时间的1/4。
[0012](2)本发明设有自带的开关电流源，因此能有效的避免外部电磁干扰，同时，能显著的降低电流噪音。
[0013](3)本发明设有开关功率放大电路，因此能确保输入驱动芯片M中的功率信号不会产生衰减，进而确保整体的性能稳定。
[0014](4)本发明设置有混合型保护电路，能够在电路运行温度过高或者电压过高时断开电路，更好的保护了电路结构，提高了电路运行的安全性以及电路的使用寿命。
【附图说明】
[0015]图1为本发明的整体结构示意图。
[0016]图2为本发明的逻辑保护放大电路结构示意图。
[0017]图3为本发明的混合型保护电路的电路图。
[0018]附图标记说明:
[0019]10、混合型保护电路；20、逻辑保护放大电路。
【具体实施方式】
[0020]下面结合实施例对本发明作进一步地详细说明，但本发明的实施方式不限于此。
[0021]实施例
[0022]如图1所示，本发明由晶体管Q4、变压器T、驱动芯片M、开关电流源、二极管D1、电容C3、电阻R7、电容C4、电容C5，开关功率放大电路，混合型保护电路，以及逻辑保护放大电路组成。连接时，开关电流源的输出端需要与开关功率放大电路的输入端相连接，而开关功率放大电路的输出端则需要与驱动芯片M相连接。所述的二极管Dl串接于驱动芯片M的VCC管脚与BOOST管脚之间，以确保当变压器T损坏时，其外部电流不会对驱动芯片M造成损害。电容C3串接于驱动芯片M的BOOST管脚与TG管脚之间，而电阻R7则串接于驱动芯片M的TG管脚与TS管脚之间。
[0023]所述晶体管Q4的基极与驱动芯片M的TG管脚相连接，其集电极顺次经电容C4和电容C5后接地，其发射极接地。同时，该晶体管Q4的集电极还需要外接+6V的驱动电压，以确保晶体管Q4能正常运行。
[0024]其中，变压器T的原边线圈的同名端与电容C4和电容C5的连接点相连接，其非同名端则与晶体管Q4的发射极相连接后接地。同时，晶体管Q4的发射极还与驱动芯片M的TS管脚相连接。
[0025]变压器T的副边线圈上设有抽头Yl和抽头Y2，即通过该抽头Yl和抽头Y2，本发明在变压器T的副边线圈上形成有4个输出端，即副边线圈的同名端，Yl抽头、Y2抽头和副边线圈的非同名端。
[0026]所述的开关功率放大电路，主要由功率放大器Pl，功率放大器P2，功率放大器P3，三极管Q5，三极管Q6，三极管Q7，串接在功率放大器Pl的输出端与负极输入端之间的一级RC滤波电路，串接在功率放大器P2的输出端与正极输入端之间的二级RC滤波电路，以及电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电容C8、电容C9、电容ClO及二极管D2组成。
[0027]其中，所述的一级RC滤波电路由电阻R9和电容C6并联而成，即电阻R9和电容C6均串接在功率放大器Pl的负极输入端与输出端之间；所述的二级RC滤波电路则由电阻RlO和电容C7并联而成，即电阻RlO和电容C7均串接在功率放大器P2的正极输入端与输出端之间。同时，功率放大器Pl的负极输入端还与功率放大器P2的正极输入端相连接。
[0028]三极管Q5的基极与功率放大器Pl的输出端相连接，其集电极经电阻Rll后与功率放大器P3的正极输入端相连接，其发射极则与三极管Q6的基极相连接；三极管Q6的集电极经电阻R12后与功率放大器P3的负极输入端相连接，同时，该三极管Q6的集电极还外接+1V电压。
[0029]三极管Q7的基极经电阻R14后与功率放大器P2的输出端相连接，其集电极则经电阻R13后与三极管Q6的基极相连接。电容C9则与电阻R14相并联，为确保效果，该电容C9优先采用电解电容来实现。连接时，电容C9的负极与三极管Q7的基极相连接，其正极则与功率放大器P2的输出端相连接。电容C8的正极与功率放大器P3的负极输入端相连接，其负极则与三极管Q6的发射极相连接。同时，该电容C8的负极和三极管Q6的发射极均接地。
[0030]电阻R15的一端与三极管Q7的基极相连接，其另一端外接_4V的电压；而电阻R16的一端与三极管Q7的发射极相连接，其另一端则同样外接-4V的电压。电容ClO则与电阻R16相并联。同样，所述电容ClO和电容C8也均采用电解电容来实现。
[0031]所述二极管D2的N极与三极管Q5的集电极相连接，其P极在外接-4V的电压。为确保功率放大器Pl和功率放大器P2的正常运行，该电容C6和电容C7均优先采用贴片电容来实现。
[0032]所述开关电流源用于向开关功率放大电路和驱动芯片M提供工作电源，其由晶体管Q1，晶体管Q2，晶体管Q3，直流电源S，串接在晶体管Ql的集电极与晶体管Q2的集电极之间的电阻R1，串接在晶体管Ql的发射极与直流电源S的负极之间的RC滤波电路，串接在晶体管Ql的基极与直流电源S的负极之间的电阻R2，与直流电源S相并联的电阻R5，串接在晶体管Q3的发射极与直流电源S的负极之间的电阻R6，串接在晶体管Q3的集电极与晶体管Q2的集电极之间的电阻R4，以及正极与晶体管Q2的集电极相连接、负极与直流电源S的负极相连接的极性电容C2组成。
[0033]同时，该晶体管Q2的基极还与晶体管Ql的集电极相连接，晶体管Q3的基极则分别与晶体管Q2的发射极和直流电源S的正极相连接。所述极性电容C2的正极要与功率放大器Pl的正极输入端相连接，而极性电容C2的负极则要与功率放大器P2的负极输入端相连接。
[0034]所述的RC滤波电路则由电阻R3和电容Cl并联而成，即电阻R3和电容Cl并联后，其一个公共端与晶体管Ql的发射极相连接、其另一个公共端则与直流电源S的负极相连接。
[0035]为确保使用效果，该驱动芯片M优先采用凌力尔特公司生产的高频率N沟道MOSFET栅极驱动芯片，即LTC4440A集成芯片。该驱动芯片能以高达80V的输入电压工作，在高达100V瞬态时可连续工作。
[0036] 所述逻辑保护放大电路的结构如图2所示，即该逻辑保护放大电路主要由功率放大器P4，功率放大器P5，与非门IC6，与非门IC7，负极与功率放大器P4的正极输入端相连接、正极经电阻R20后与与非门IC7的负极输入端相连接的极性电容C11，一端与与非门IC6的负极输入端相连接、另一端与功率放大器P4的正极输入端相连接的电阻R17，串接在功率放大器P4的负极输入端与输出端之间的电阻R18，一端与与非门IC6的输出端相连接、另一端与功率放大器P5的负极输入端相连接的电阻R19，串接在功率放大器P5的正极输入端与输出端之间的极性电容C12，正极与与非门IC7的输出端相连接、负极顺次经稳压二极管D3和电阻R21后与功率放大器P4的输出端相连接的电容C13，P极与功率放大器P5的输出端相连接、N极顺次经电阻R23和电阻R22后与稳压二极管D3和电阻R21的连接点相连接的二极管D4，以及N极与电容C13的负极相连接、P极与二极管D4和电阻R23的连接点相连接的稳压二极管D5组成。
[0037]同时，所述与非门IC6的正极输入端与功率放大器P4的负极输入端相连接；功率放大器P5的输出端与非门IC7的正极输入端相连接，其正极输入端则与功率放大器P4的输出?而相连接。
[0038]所述极性电容Cll的正极需要与三极管Q7的集电极相连接，而电阻R22和电阻R23的连接点则与驱动芯片M的INP管脚相连接。
[0039]如图3所示，所述混合型保护电路10由输入线路，稳压集成电路Q101，时基集成电路Q102，三极管VT101，三极管VT102，三极管VT103，三极管VT104，运算放大器Ρ101，运算放大器Ρ102，电阻R101，电阻R102，电阻R103，电阻R104，电阻R105，电阻R106，电阻R107，电阻R108，电阻R109，电阻R110，电阻R111,电阻R112，电阻R113，电容C101,电容C102，电容C103，电容C104，电容C105，电容C106，二极管D101，稳压二极管D102，二极管D103，二极管D104，二极管D105，二极管D106，滑动变阻器RP101，滑动变阻器RP102，滑动变阻器RP103，热敏电阻RTlOl组成；连接时，电容ClOl的负极接地、正极与输入线路相连接，电容C102的负极接地、正极与稳压集成电路QlOl的OUT管脚相连接，电阻RlOl的一端与电容C102的正极相连接、另一端与运算放大器PlOl的负输入端相连接，二极管DlOl的N极与电容C102的正极相连接、P极与三极管VTlOl的集电极相连接，继电器KlOl与二极管DlOl并联，电阻R103的一端与三极管VTlOl的集电极相连接、另一端经电阻R102后接地，电阻R104的一端与三极管VTlOl的基极相连接、另一端与运算放大器PlOl的输出端相连接，电阻R105的一端与二极管DlOl的N极相连接、另一端与三极管VT103的集电极相连接，滑动变阻器TPlOl的一端接地、另一端与运算放大器PlOl的正输入端相连接，电容C103的负极接地、正极与运算放大器PlOl的正输入端相连接，电容C104的负极接地、正极经电阻R109后与稳压集成电路QlOl的OUT管脚相连接，电阻R108的一端与稳压集成电路QlOl的OUT管脚相连接、另一端同时与运算放大器P102的负输入端和三极管VT102的集电极相连接，电阻R107的一端接地、另一端与运算放大器P102的负输入端相连接，电阻R106的一端与三极管VT102的基极相连接、另一端与运算放大器P102的输出端相连接，稳压二极管D102的P极与运算放大器P102的正输入端相连接、N极与电容C104的正极相连接，电阻RlOl的一端与电容C103的正极相连接、另一端与电容ClOl的正极相连接，电容C105的负极与电容C104的正极相连接、正极与三极管VT104的集电极相连接，电阻町10的一端与电容(:105的正极相连接、另一端经继电器K102后与电容ClOl的正极相连接，二极管D103的N极与电容ClOl的正极相连接、P极经电阻Rlll后与三极管VT104的基极相连接，二极管D105的P极经电阻R112后与电容ClOl的正极相连接、N极与时基集成电路Q102的Discharge管脚相连接，二极管D104的P极与二极管D105的N极相连接、N极与三极管VT104的发射极相连接，滑动变阻器RP102的一端与二极管D105的P极相连接、另一端与二极管D104的N极相连接、滑动端与时基集成电路Q102的Control voltage管脚相连接，二极管D106的N极与二极管D105的P极相连接、P极接地，电容C106的负极接地、正极与时基集成电路Q102的Trigger管脚和Thresshold管脚相连接，热敏电阻RTlOl与电容C106并联，滑动变阻器RP103的一端与二极管D106的N极相连接、另一端经电阻R113后与电容C106的正极相连接；其中，稳压集成电路QlOl的GND管脚接地、IN管脚与电容ClOl的正极相连接，所述继电器KlOl的常闭触点开关SlOl设置在输入线路上，继电器K102的常闭触点开关S102设置在输入线路上，三极管VTlOl的发射极和三极管VT102的发射极均与三极管VT103的基极相连接，三极管VT103的发射极接地，二极管D103的P极与继电器K102和电阻RllO的连接点相连接、且二极管D103的P极还与时基集成电路Q102的Discharge管脚相连接，三极管VT104的发射极接地，时基集成电路Q102的GND管脚接地、其Vcc管脚与Reset管脚均与二极管D106的N极相连接。当电压超过额定值时，继电器KlOl得电，常闭触点开关SlOl断开，使得电路供电断开，而当电路的运行温度超过额定温度时，热敏电阻RTlOl阻值变大，继电器K102得电，常闭触点开关S102断开，使得电路供电断开。
[0040]如上所述，便可以很好的实现本发明。
【主权项】
1.一种基于逻辑保护放大电路的混合保护型栅极驱动系统，主要由开关电流源，变压器T，驱动芯片M，串接于驱动芯片M的VCC管脚与BOOST管脚之间的二极管D1，串接于驱动芯片M的BOOST管脚与TG管脚之间的电容C3，串接于驱动芯片M的TG管脚与TS管脚之间的电阻R7，串接于开关电流源与驱动芯片M之间的开关功率放大电路，以及基极与驱动芯片M的TG管脚相连接、集电极顺次经电容C4和电容C5后接地、而发射极接地的晶体管Q4组成；所述开关功率放大电路则由功率放大器P1，功率放大器P2，功率放大器P3，串接在功率放大器Pl的输出端与负极输入端之间的电阻R9和电容C6，串接在功率放大器P2的输出端与正极输入端之间的电阻RlO和电容C7，基极与功率放大器Pl的输出端相连接、集电极经电阻Rll后与功率放大器P3的正极输入端相连接的三极管Q5，基极与三极管Q5的发射极相连接、集电极经电阻R12后与功率放大器P3的负极输入端相连接的三极管Q6，基极经电阻R14后与功率放大器P2的输出端相连接、集电极经电阻R13后与三极管Q6的基极相连接的三极管Q7，正极与功率放大器P3的负极输入端相连接、而负极与三极管Q6的发射极相连接并接地的电容C8，与电阻R14相并联的电容C9，一端与三极管Q7的基极相连接、另一端外接-4V电压的电阻R15，一端与三极管Q7的发射极相连接、另一端外接-4V电压的电阻R16，与电阻R16相并联的电容C10，以及N极与三极管Q5的集电极相连接、P极外接-4V电压的二极管D2组成；所述功率放大器Pl的负极输入端与功率放大器P2的正极输入端相连接，功率放大器P3的输出端与驱动芯片M的VCC管脚相连接，而功率放大器Pl的正极输入端和功率放大器P2的负极输入端则均与开关电流源相连接，其特征在于，在三极管Q7的集电极 与驱动芯片M的INP管脚之间串接有逻辑保护放大电路(20)，在电阻R16与外界的-4V电压上还设置有混合型保护电路(10)，且该逻辑保护放大电路主要由功率放大器P4，功率放大器P5，与非门IC6，与非门IC7，负极与功率放大器P4的正极输入端相连接、正极经电阻R20后与与非门IC7的负极输入端相连接的极性电容C11，一端与与非门IC6的负极输入端相连接、另一端与功率放大器P4的正极输入端相连接的电阻R17，串接在功率放大器P4的负极输入端与输出端之间的电阻R18，一端与与非门IC6的输出端相连接、另一端与功率放大器P5的负极输入端相连接的电阻R19，串接在功率放大器P5的正极输入端与输出端之间的极性电容C12，正极与与非门IC7的输出端相连接、负极顺次经稳压二极管D3和电阻R21后与功率放大器P4的输出端相连接的电容C13，P极与功率放大器P5的输出端相连接、N极顺次经电阻R23和电阻R22后与稳压二极管D3和电阻R21的连接点相连接的二极管D4，以及N极与电容C13的负极相连接、P极与二极管D4和电阻R23的连接点相连接的稳压二极管D5组成；所述与非门IC6的正极输入端与功率放大器P4的负极输入端相连接；功率放大器P5的输出端与非门IC7的正极输入端相连接，其正极输入端则与功率放大器P4的输出端相连接；所述极性电容Cll的正极则与三极管Q7的集电极相连接，而电阻R22和电阻R23的连接点则与驱动芯片M的INP管脚相连接； 所述混合型保护电路(10)由输入线路，稳压集成电路QlOl，时基集成电路Q102，三极管VT101，三极管VT102，三极管VT103，三极管VT104，运算放大器P101，运算放大器P102，负极接地、正极与输入线路相连接的电容ClOl，负极接地、正极与稳压集成电路QlOl的OUT管脚相连接的电容C102，一端与电容C102的正极相连接、另一端与运算放大器PlOl的负输入端相连接的电阻RlOl，N极与电容C102的正极相连接、P极与三极管VTlOl的集电极相连接的二极管DlOl，与二极管DlOl并联的继电器KlOl，一端与三极管VTlOl的集电极相连接、另一端经电阻R102后接地的电阻R103，一端与三极管VTlOl的基极相连接、另一端与运算放大器PlOl的输出端相连接的电阻R104，一端与二极管DlOl的N极相连接、另一端与三极管VT103的集电极相连接的电阻R105，一端接地、另一端与运算放大器PlOl的正输入端相连接的滑动变阻器TP101，负极接地、正极与运算放大器PlOl的正输入端相连接的电容C103，负极接地、正极经电阻R109后与稳压集成电路QlOl的OUT管脚相连接的电容C104，一端与稳压集成电路QlOl的OUT管脚相连接、另一端同时与运算放大器P102的负输入端和三极管VT102的集电极相连接的电阻R108，一端接地、另一端与运算放大器P102的负输入端相连接的电阻R107，一端与三极管VT102的基极相连接、另一端与运算放大器P102的输出端相连接的电阻R106，P极与运算放大器P102的正输入端相连接、N极与电容C104的正极相连接的稳压二极管D102，一端与电容C103的正极相连接、另一端与电容ClOl的正极相连接的电阻RlOl，负极与电容C104的正极相连接、正极与三极管VT104的集电极相连接的电容C105，一端与电容C105的正极相连接、另一端经继电器K102后与电容ClOl的正极相连接的电阻R110，N极与电容ClOl的正极相连接、P极经电阻Rlll后与三极管VT104的基极相连接的二极管D103，P极经电阻Rl 12后与电容ClOl的正极相连接、N极与时基集成电路Q102的Discharge管脚相连接的二极管D105，P极与二极管D105的N极相连接、N极与三极管VT104的发射极相连接的二极管D104，一端与二极管D105的P极相连接、另一端与二极管D104的N极相连接、滑动端与时基集成电路Q102的Controlvoltage管脚相连接的滑动变阻器RP102，N极与二极管D105的P极相连接、P极接地的二极管D106，负极接地、正极与时基集成电路Q102的Trigger管脚和Thresshold管脚相连接的电容C106，与电容C106并联的热敏电阻RT101，以及一端与二极管D106的N极相连接、另一端经电阻R113后与电容C106的正极相连接的滑动变阻器RP103组成；其中，稳压集成电路QlOl的GND管脚接地、IN管脚与电容ClOl的正极相连接，所述继电器KlOl的常闭触点开关SlOl设置在输入线路上，继电器K102的常闭触点开关S102设置在输入线路上，三极管VTlOl的发射极和三极管VT102的发射极均与三极管VT103的基极相连接，三极管VT103的发射极接地，二极管D103的P极与继电器K102和电阻RllO的连接点相连接、且二极管D103的P极还与时基集成电路Q102的Discharge管脚相连接，三极管VT104的发射极接地，时基集成电路Q102的GND管脚接地、其Vcc管脚与Reset管脚均与二极管D106的N极相连接。2.根据权利要求1所述的一种基于逻辑保护放大电路的混合保护型栅极驱动系统，其特征在于，所述变压器T的原边线圈的同名端与电容C4和电容C5的连接点相连接，其非同名端则与晶体管Q4的发射极相连接后接地；同时，晶体管Q4的发射极还与驱动芯片M的TS管脚相连接，所述变压器T的副边线圈上设有抽头Yl和抽头Y2。3.根据权利要求2所述的一种基于逻辑保护放大电路的混合保护型栅极驱动系统，其特征在于，所述的开关电流源由晶体管Ql，晶体管Q2，晶体管Q3，直流电源S，串接在晶体管Ql的集电极与晶体管Q2的集电极之间的电阻R1，串接在晶体管Ql的发射极与直流电源S的负极之间的RC滤波电路，串接在晶体管Ql的基极与直流电源S的负极之间的电阻R2，与直流电源S相并联的电阻R5，串接在晶体管Q3的发射极与直流电源S的负极之间的电阻R6，串接在晶体管Q3的集电极与晶体管Q2的集电极之间的电阻R4，以及正极与晶体管Q2的集电极相连接、负极与直流电源S的负极相连接的极性电容C2组成；所述晶体管Q2的基极还与晶体管Ql的集电极相连接，而晶体管Q3的基极则分别与晶体管Q2的发射极和直流电源S的正极相连接；所述极性电容C2的正极与功率放大器Pl的正极输入端相连接，其负极则与功率放大器P2的负极输入端相连接。4.根据权利要求1?3任一项所述的一种基于逻辑保护放大电路的混合保护型栅极驱动系统，其特征在于，所述驱动芯片M为LTC4440A集成芯片。
【专利摘要】本发明公开了一种基于逻辑保护放大电路的混合保护型栅极驱动系统，主要由开关电流源，变压器T，驱动芯片M，串接于驱动芯片M的VCC管脚与BOOST管脚之间的二极管D1，串接于驱动芯片M的BOOST管脚与TG管脚之间的电容C3，串接于驱动芯片M的TG管脚与TS管脚之间的电阻R7等组成，其特征在于，在驱动芯片M与开关功率放大电路之间还串接有逻辑保护放大电路。本发明能够在电路运行温度过高或者电压过高时断开电路，更好的保护了电路结构，提高了电路运行的安全性以及电路的使用寿命，还具有短路保护、过压保护及开路保护的功能，而且其功耗较低，其启动时间仅为传统栅极驱动电路启动时间的1/4；同时，本发明设有开关功率放大电路，因此能确保输入驱动芯片M中的功率信号不会产生衰减，进而确保整体的性能稳定。
【IPC分类】H05B37/02
【公开号】CN104902639
【申请号】CN201510310330
【发明人】黄涛
【申请人】成都雷克尔科技有限公司
【公开日】2015年9月9日
【申请日】2015年6月9日
【公告号】CN104411056A
【技术领域】
[0001]本发明涉及一种LED驱动电路，具体是指一种基于逻辑保护放大电路的混合保护型栅极驱动系统。
【背景技术】
[0002]目前，由于LED灯具有能耗低、使用寿命长以及安全环保等特点，其已经成为了人们生活照明的主流产品之一。由于LED灯不同于传统的白炽灯，因此其需要由专用的驱动电路来进行驱动。然而，当前人们广泛使用的栅极驱动电路由于其设计结构的不合理性，导致了目前栅极驱动电路存在能耗较高、电流噪音较大以及启动时间较长等缺陷。
【发明内容】
[0003]本发明的目的在于克服目前栅极驱动电路存在的能耗较高、电流噪音较大以及启动时间较长的缺陷，提供一种结构设计合理，能有效降低能耗和电流噪音，明显缩短启动时间的一种基于逻辑保护放大电路的混合保护型栅极驱动系统。
[0004]本发明的目的通过下述技术方案实现:一种基于逻辑保护放大电路的混合保护型栅极驱动系统，主要由开关电流源，变压器T，驱动芯片M,串接于驱动芯片M的VCC管脚与BOOST管脚之间的二极管Dl，串接于驱动芯片M的BOOST管脚与TG管脚之间的电容C3，串接于驱动芯片M的TG管脚与TS管脚之间的电阻R7，串接于开关电流源与驱动芯片M之间的开关功率放大电路，以及基极与驱动芯片M的TG管脚相连接、集电极顺次经电容C4和电容C5后接地、而发射极接地的晶体管Q4组成；所述开关功率放大电路则由功率放大器P1，功率放大器P2，功率放大器P3，串接在功率放大器PI的输出端与负极输入端之间的电阻R9和电容C6，串接在功率放大器P2的输出端与正极输入端之间的电阻RlO和电容C7，基极与功率放大器Pl的输出端相连接、集电极经电阻Rll后与功率放大器P3的正极输入端相连接的三极管Q5，基极与三极管Q5的发射极相连接、集电极经电阻R12后与功率放大器P3的负极输入端相连接的三极管Q6，基极经电阻R14后与功率放大器P2的输出端相连接、集电极经电阻R13后与三极管Q6的基极相连接的三极管Q7，正极与功率放大器P3的负极输入端相连接、而负极与三极管Q6的发射极相连接并接地的电容C8，与电阻R14相并联的电容C9，一端与三极管Q7的基极相连接、另一端外接-4V电压的电阻R15，一端与三极管Q7的发射极相连接、另一端外接-4V电压的电阻R16，与电阻R16相并联的电容C10，以及N极与三极管Q5的集电极相连接、P极外接-4V电压的二极管D2组成；所述功率放大器Pl的负极输入端与功率放大器P2的正极输入端相连接，功率放大器P3的输出端与驱动芯片M的VCC管脚相连接，而功率放大器Pl的正极输入端和功率放大器P2的负极输入端则均与开关电流源相连接，在电阻R16与外界的-4V电压上还设置有混合型保护电路。
[0005]同时，在三极管Q7的集电极与驱动芯片M的INP管脚之间串接有逻辑保护放大电路，且该逻辑保护放大电路主要由功率放大器P4，功率放大器P5，与非门IC6，与非门IC7，负极与功率放大器P4的正极输入端相连接、正极经电阻R20后与与非门IC7的负极输入端相连接的极性电容C11，一端与与非门IC6的负极输入端相连接、另一端与功率放大器P4的正极输入端相连接的电阻R17，串接在功率放大器P4的负极输入端与输出端之间的电阻R18，一端与与非门IC6的输出端相连接、另一端与功率放大器P5的负极输入端相连接的电阻R19，串接在功率放大器P5的正极输入端与输出端之间的极性电容C12，正极与与非门IC7的输出端相连接、负极顺次经稳压二极管D3和电阻R21后与功率放大器P4的输出端相连接的电容C13，P极与功率放大器P5的输出端相连接、N极顺次经电阻R23和电阻R22后与稳压二极管D3和电阻R21的连接点相连接的二极管D4，以及N极与电容C13的负极相连接、P极与二极管D4和电阻R23的连接点相连接的稳压二极管D5组成；所述与非门IC6的正极输入端与功率放大器P4的负极输入端相连接；功率放大器P5的输出端与非门IC7的正极输入端相连接，其正极输入端则与功率放大器P4的输出端相连接；所述极性电容Cll的正极则与三极管Q7的集电极相连接，而电阻R22和电阻R23的连接点则与驱动芯片M的INP管脚相连接。
[0006]所述混合型保护电路由输入线路，稳压集成电路Q101，时基集成电路Q102，三极管VT101，三极管VT102，三极管VT103，三极管VT104，运算放大器P101，运算放大器P102，负极接地、正极与输入线路相连接的电容ClOl，负极接地、正极与稳压集成电路QlOl的OUT管脚相连接的电容C102，一端与电容C102的正极相连接、另一端与运算放大器PlOl的负输入端相连接的电阻RlOl，N极与电容C102的正极相连接、P极与三极管VTlOl的集电极相连接的二极管DlOl，与二极管DlOl并联的继电器KlOl，一端与三极管VTlOl的集电极相连接、另一端经电阻R102后接地的电阻R103，一端与三极管VTlOl的基极相连接、另一端与运算放大器PlOl的输出端相连接的电阻R104，一端与二极管DlOl的N极相连接、另一端与三极管VT103的集电极相连接的电阻R105，一端接地、另一端与运算放大器PlOl的正输入端相连接的滑动变阻器TP101，负极接地、正极与运算放大器PlOl的正输入端相连接的电容C103，负极接地、正极经电阻R109后与稳压集成电路QlOl的OUT管脚相连接的电容C104，一端与稳压集成电路QlOl的OUT管脚相连接、另一端同时与运算放大器P102的负输入端和三极管VT102的集电极相连接的电阻R108，一端接地、另一端与运算放大器P102的负输入端相连接的电阻R107，一端与三极管VT102的基极相连接、另一端与运算放大器P102的输出端相连接的电阻R106，P极与运算放大器P102的正输入端相连接、N极与电容C104的正极相连接的稳压二极管D102，一端与电容C103的正极相连接、另一端与电容ClOl的正极相连接的电阻RlOl，负极与电容C104的正极相连接、正极与三极管VT104的集电极相连接的电容C105，一端与电容C105的正极相连接、另一端经继电器K102后与电容ClOl的正极相连接的电阻R110，N极与电容ClOl的正极相连接、P极经电阻Rlll后与三极管VT104的基极相连接的二极管D103，P极经电阻R112后与电容ClOl的正极相连接、N极与时基集成电路Q102的Discharge管脚相连接的二极管D105，P极与二极管D105的N极相连接、N极与三极管VT104的发射极相连接的二极管D104，一端与二极管D105的P极相连接、另一端与二极管D104的N极相连接、滑动端与时基集成电路Q102的Control voltage管脚相连接的滑动变阻器RP102，N极与二极管D105的P极相连接、P极接地的二极管D106，负极接地、正极与时基集成电路Q102的Trigger管脚和Thresshold管脚相连接的电容C106，与电容C106并联的热敏电阻RT101，以及一端与二极管D106的N极相连接、另一端经电阻R113后与电容C106的正极相连接的滑动变阻器RP103组成；其中，稳压集成电路QlOl的GND管脚接地、IN管脚与电容ClOl的正极相连接，所述继电器KlOl的常闭触点开关SlOl设置在输入线路上，继电器K102的常闭触点开关S102设置在输入线路上，三极管VTlOl的发射极和三极管VT102的发射极均与三极管VT103的基极相连接，三极管VT103的发射极接地，二极管D103的P极与继电器K102和电阻RllO的连接点相连接、且二极管D103的P极还与时基集成电路Q102的Discharge管脚相连接，三极管VT104 的发射极接地，时基集成电路Q102的GND管脚接地、其Vcc管脚与Reset管脚均与二极管D106的N极相连接。
[0007]所述变压器T的原边线圈的同名端与电容C4和电容C5的连接点相连接，其非同名端则与晶体管Q4的发射极相连接后接地；同时，晶体管Q4的发射极还与驱动芯片M的TS管脚相连接，所述变压器T的副边线圈上设有抽头Yl和抽头Y2。
[0008]所述的开关电流源由晶体管Q1，晶体管Q2，晶体管Q3，直流电源S，串接在晶体管Ql的集电极与晶体管Q2的集电极之间的电阻R1，串接在晶体管Ql的发射极与直流电源S的负极之间的RC滤波电路，串接在晶体管Ql的基极与直流电源S的负极之间的电阻R2，与直流电源S相并联的电阻R5，串接在晶体管Q3的发射极与直流电源S的负极之间的电阻R6，串接在晶体管Q3的集电极与晶体管Q2的集电极之间的电阻R4，以及正极与晶体管Q2的集电极相连接、负极与直流电源S的负极相连接的极性电容C2组成；所述晶体管Q2的基极还与晶体管Ql的集电极相连接，而晶体管Q3的基极则分别与晶体管Q2的发射极和直流电源S的正极相连接；所述极性电容C2的正极与功率放大器Pl的正极输入端相连接，其负极则与功率放大器P2的负极输入端相连接。
[0009]为确保使用效果，所述驱动芯片M优先采用LTC4440A集成芯片来实现。
[0010]本发明较现有技术相比，具有以下优点及有益效果:
[0011](I)本发明不仅具有短路保护、过压保护及开路保护的功能，而且其功耗较低，其启动时间仅为传统栅极驱动电路启动时间的1/4。
[0012](2)本发明设有自带的开关电流源，因此能有效的避免外部电磁干扰，同时，能显著的降低电流噪音。
[0013](3)本发明设有开关功率放大电路，因此能确保输入驱动芯片M中的功率信号不会产生衰减，进而确保整体的性能稳定。
[0014](4)本发明设置有混合型保护电路，能够在电路运行温度过高或者电压过高时断开电路，更好的保护了电路结构，提高了电路运行的安全性以及电路的使用寿命。
【附图说明】
[0015]图1为本发明的整体结构示意图。
[0016]图2为本发明的逻辑保护放大电路结构示意图。
[0017]图3为本发明的混合型保护电路的电路图。
[0018]附图标记说明:
[0019]10、混合型保护电路；20、逻辑保护放大电路。
【具体实施方式】
[0020]下面结合实施例对本发明作进一步地详细说明，但本发明的实施方式不限于此。
[0021]实施例
[0022]如图1所示，本发明由晶体管Q4、变压器T、驱动芯片M、开关电流源、二极管D1、电容C3、电阻R7、电容C4、电容C5，开关功率放大电路，混合型保护电路，以及逻辑保护放大电路组成。连接时，开关电流源的输出端需要与开关功率放大电路的输入端相连接，而开关功率放大电路的输出端则需要与驱动芯片M相连接。所述的二极管Dl串接于驱动芯片M的VCC管脚与BOOST管脚之间，以确保当变压器T损坏时，其外部电流不会对驱动芯片M造成损害。电容C3串接于驱动芯片M的BOOST管脚与TG管脚之间，而电阻R7则串接于驱动芯片M的TG管脚与TS管脚之间。
[0023]所述晶体管Q4的基极与驱动芯片M的TG管脚相连接，其集电极顺次经电容C4和电容C5后接地，其发射极接地。同时，该晶体管Q4的集电极还需要外接+6V的驱动电压，以确保晶体管Q4能正常运行。
[0024]其中，变压器T的原边线圈的同名端与电容C4和电容C5的连接点相连接，其非同名端则与晶体管Q4的发射极相连接后接地。同时，晶体管Q4的发射极还与驱动芯片M的TS管脚相连接。
[0025]变压器T的副边线圈上设有抽头Yl和抽头Y2，即通过该抽头Yl和抽头Y2，本发明在变压器T的副边线圈上形成有4个输出端，即副边线圈的同名端，Yl抽头、Y2抽头和副边线圈的非同名端。
[0026]所述的开关功率放大电路，主要由功率放大器Pl，功率放大器P2，功率放大器P3，三极管Q5，三极管Q6，三极管Q7，串接在功率放大器Pl的输出端与负极输入端之间的一级RC滤波电路，串接在功率放大器P2的输出端与正极输入端之间的二级RC滤波电路，以及电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电容C8、电容C9、电容ClO及二极管D2组成。
[0027]其中，所述的一级RC滤波电路由电阻R9和电容C6并联而成，即电阻R9和电容C6均串接在功率放大器Pl的负极输入端与输出端之间；所述的二级RC滤波电路则由电阻RlO和电容C7并联而成，即电阻RlO和电容C7均串接在功率放大器P2的正极输入端与输出端之间。同时，功率放大器Pl的负极输入端还与功率放大器P2的正极输入端相连接。
[0028]三极管Q5的基极与功率放大器Pl的输出端相连接，其集电极经电阻Rll后与功率放大器P3的正极输入端相连接，其发射极则与三极管Q6的基极相连接；三极管Q6的集电极经电阻R12后与功率放大器P3的负极输入端相连接，同时，该三极管Q6的集电极还外接+1V电压。
[0029]三极管Q7的基极经电阻R14后与功率放大器P2的输出端相连接，其集电极则经电阻R13后与三极管Q6的基极相连接。电容C9则与电阻R14相并联，为确保效果，该电容C9优先采用电解电容来实现。连接时，电容C9的负极与三极管Q7的基极相连接，其正极则与功率放大器P2的输出端相连接。电容C8的正极与功率放大器P3的负极输入端相连接，其负极则与三极管Q6的发射极相连接。同时，该电容C8的负极和三极管Q6的发射极均接地。
[0030]电阻R15的一端与三极管Q7的基极相连接，其另一端外接_4V的电压；而电阻R16的一端与三极管Q7的发射极相连接，其另一端则同样外接-4V的电压。电容ClO则与电阻R16相并联。同样，所述电容ClO和电容C8也均采用电解电容来实现。
[0031]所述二极管D2的N极与三极管Q5的集电极相连接，其P极在外接-4V的电压。为确保功率放大器Pl和功率放大器P2的正常运行，该电容C6和电容C7均优先采用贴片电容来实现。
[0032]所述开关电流源用于向开关功率放大电路和驱动芯片M提供工作电源，其由晶体管Q1，晶体管Q2，晶体管Q3，直流电源S，串接在晶体管Ql的集电极与晶体管Q2的集电极之间的电阻R1，串接在晶体管Ql的发射极与直流电源S的负极之间的RC滤波电路，串接在晶体管Ql的基极与直流电源S的负极之间的电阻R2，与直流电源S相并联的电阻R5，串接在晶体管Q3的发射极与直流电源S的负极之间的电阻R6，串接在晶体管Q3的集电极与晶体管Q2的集电极之间的电阻R4，以及正极与晶体管Q2的集电极相连接、负极与直流电源S的负极相连接的极性电容C2组成。
[0033]同时，该晶体管Q2的基极还与晶体管Ql的集电极相连接，晶体管Q3的基极则分别与晶体管Q2的发射极和直流电源S的正极相连接。所述极性电容C2的正极要与功率放大器Pl的正极输入端相连接，而极性电容C2的负极则要与功率放大器P2的负极输入端相连接。
[0034]所述的RC滤波电路则由电阻R3和电容Cl并联而成，即电阻R3和电容Cl并联后，其一个公共端与晶体管Ql的发射极相连接、其另一个公共端则与直流电源S的负极相连接。
[0035]为确保使用效果，该驱动芯片M优先采用凌力尔特公司生产的高频率N沟道MOSFET栅极驱动芯片，即LTC4440A集成芯片。该驱动芯片能以高达80V的输入电压工作，在高达100V瞬态时可连续工作。
[0036] 所述逻辑保护放大电路的结构如图2所示，即该逻辑保护放大电路主要由功率放大器P4，功率放大器P5，与非门IC6，与非门IC7，负极与功率放大器P4的正极输入端相连接、正极经电阻R20后与与非门IC7的负极输入端相连接的极性电容C11，一端与与非门IC6的负极输入端相连接、另一端与功率放大器P4的正极输入端相连接的电阻R17，串接在功率放大器P4的负极输入端与输出端之间的电阻R18，一端与与非门IC6的输出端相连接、另一端与功率放大器P5的负极输入端相连接的电阻R19，串接在功率放大器P5的正极输入端与输出端之间的极性电容C12，正极与与非门IC7的输出端相连接、负极顺次经稳压二极管D3和电阻R21后与功率放大器P4的输出端相连接的电容C13，P极与功率放大器P5的输出端相连接、N极顺次经电阻R23和电阻R22后与稳压二极管D3和电阻R21的连接点相连接的二极管D4，以及N极与电容C13的负极相连接、P极与二极管D4和电阻R23的连接点相连接的稳压二极管D5组成。
[0037]同时，所述与非门IC6的正极输入端与功率放大器P4的负极输入端相连接；功率放大器P5的输出端与非门IC7的正极输入端相连接，其正极输入端则与功率放大器P4的输出?而相连接。
[0038]所述极性电容Cll的正极需要与三极管Q7的集电极相连接，而电阻R22和电阻R23的连接点则与驱动芯片M的INP管脚相连接。
[0039]如图3所示，所述混合型保护电路10由输入线路，稳压集成电路Q101，时基集成电路Q102，三极管VT101，三极管VT102，三极管VT103，三极管VT104，运算放大器Ρ101，运算放大器Ρ102，电阻R101，电阻R102，电阻R103，电阻R104，电阻R105，电阻R106，电阻R107，电阻R108，电阻R109，电阻R110，电阻R111,电阻R112，电阻R113，电容C101,电容C102，电容C103，电容C104，电容C105，电容C106，二极管D101，稳压二极管D102，二极管D103，二极管D104，二极管D105，二极管D106，滑动变阻器RP101，滑动变阻器RP102，滑动变阻器RP103，热敏电阻RTlOl组成；连接时，电容ClOl的负极接地、正极与输入线路相连接，电容C102的负极接地、正极与稳压集成电路QlOl的OUT管脚相连接，电阻RlOl的一端与电容C102的正极相连接、另一端与运算放大器PlOl的负输入端相连接，二极管DlOl的N极与电容C102的正极相连接、P极与三极管VTlOl的集电极相连接，继电器KlOl与二极管DlOl并联，电阻R103的一端与三极管VTlOl的集电极相连接、另一端经电阻R102后接地，电阻R104的一端与三极管VTlOl的基极相连接、另一端与运算放大器PlOl的输出端相连接，电阻R105的一端与二极管DlOl的N极相连接、另一端与三极管VT103的集电极相连接，滑动变阻器TPlOl的一端接地、另一端与运算放大器PlOl的正输入端相连接，电容C103的负极接地、正极与运算放大器PlOl的正输入端相连接，电容C104的负极接地、正极经电阻R109后与稳压集成电路QlOl的OUT管脚相连接，电阻R108的一端与稳压集成电路QlOl的OUT管脚相连接、另一端同时与运算放大器P102的负输入端和三极管VT102的集电极相连接，电阻R107的一端接地、另一端与运算放大器P102的负输入端相连接，电阻R106的一端与三极管VT102的基极相连接、另一端与运算放大器P102的输出端相连接，稳压二极管D102的P极与运算放大器P102的正输入端相连接、N极与电容C104的正极相连接，电阻RlOl的一端与电容C103的正极相连接、另一端与电容ClOl的正极相连接，电容C105的负极与电容C104的正极相连接、正极与三极管VT104的集电极相连接，电阻町10的一端与电容(:105的正极相连接、另一端经继电器K102后与电容ClOl的正极相连接，二极管D103的N极与电容ClOl的正极相连接、P极经电阻Rlll后与三极管VT104的基极相连接，二极管D105的P极经电阻R112后与电容ClOl的正极相连接、N极与时基集成电路Q102的Discharge管脚相连接，二极管D104的P极与二极管D105的N极相连接、N极与三极管VT104的发射极相连接，滑动变阻器RP102的一端与二极管D105的P极相连接、另一端与二极管D104的N极相连接、滑动端与时基集成电路Q102的Control voltage管脚相连接，二极管D106的N极与二极管D105的P极相连接、P极接地，电容C106的负极接地、正极与时基集成电路Q102的Trigger管脚和Thresshold管脚相连接，热敏电阻RTlOl与电容C106并联，滑动变阻器RP103的一端与二极管D106的N极相连接、另一端经电阻R113后与电容C106的正极相连接；其中，稳压集成电路QlOl的GND管脚接地、IN管脚与电容ClOl的正极相连接，所述继电器KlOl的常闭触点开关SlOl设置在输入线路上，继电器K102的常闭触点开关S102设置在输入线路上，三极管VTlOl的发射极和三极管VT102的发射极均与三极管VT103的基极相连接，三极管VT103的发射极接地，二极管D103的P极与继电器K102和电阻RllO的连接点相连接、且二极管D103的P极还与时基集成电路Q102的Discharge管脚相连接，三极管VT104的发射极接地，时基集成电路Q102的GND管脚接地、其Vcc管脚与Reset管脚均与二极管D106的N极相连接。当电压超过额定值时，继电器KlOl得电，常闭触点开关SlOl断开，使得电路供电断开，而当电路的运行温度超过额定温度时，热敏电阻RTlOl阻值变大，继电器K102得电，常闭触点开关S102断开，使得电路供电断开。
[0040]如上所述，便可以很好的实现本发明。
【主权项】
1.一种基于逻辑保护放大电路的混合保护型栅极驱动系统，主要由开关电流源，变压器T，驱动芯片M，串接于驱动芯片M的VCC管脚与BOOST管脚之间的二极管D1，串接于驱动芯片M的BOOST管脚与TG管脚之间的电容C3，串接于驱动芯片M的TG管脚与TS管脚之间的电阻R7，串接于开关电流源与驱动芯片M之间的开关功率放大电路，以及基极与驱动芯片M的TG管脚相连接、集电极顺次经电容C4和电容C5后接地、而发射极接地的晶体管Q4组成；所述开关功率放大电路则由功率放大器P1，功率放大器P2，功率放大器P3，串接在功率放大器Pl的输出端与负极输入端之间的电阻R9和电容C6，串接在功率放大器P2的输出端与正极输入端之间的电阻RlO和电容C7，基极与功率放大器Pl的输出端相连接、集电极经电阻Rll后与功率放大器P3的正极输入端相连接的三极管Q5，基极与三极管Q5的发射极相连接、集电极经电阻R12后与功率放大器P3的负极输入端相连接的三极管Q6，基极经电阻R14后与功率放大器P2的输出端相连接、集电极经电阻R13后与三极管Q6的基极相连接的三极管Q7，正极与功率放大器P3的负极输入端相连接、而负极与三极管Q6的发射极相连接并接地的电容C8，与电阻R14相并联的电容C9，一端与三极管Q7的基极相连接、另一端外接-4V电压的电阻R15，一端与三极管Q7的发射极相连接、另一端外接-4V电压的电阻R16，与电阻R16相并联的电容C10，以及N极与三极管Q5的集电极相连接、P极外接-4V电压的二极管D2组成；所述功率放大器Pl的负极输入端与功率放大器P2的正极输入端相连接，功率放大器P3的输出端与驱动芯片M的VCC管脚相连接，而功率放大器Pl的正极输入端和功率放大器P2的负极输入端则均与开关电流源相连接，其特征在于，在三极管Q7的集电极 与驱动芯片M的INP管脚之间串接有逻辑保护放大电路(20)，在电阻R16与外界的-4V电压上还设置有混合型保护电路(10)，且该逻辑保护放大电路主要由功率放大器P4，功率放大器P5，与非门IC6，与非门IC7，负极与功率放大器P4的正极输入端相连接、正极经电阻R20后与与非门IC7的负极输入端相连接的极性电容C11，一端与与非门IC6的负极输入端相连接、另一端与功率放大器P4的正极输入端相连接的电阻R17，串接在功率放大器P4的负极输入端与输出端之间的电阻R18，一端与与非门IC6的输出端相连接、另一端与功率放大器P5的负极输入端相连接的电阻R19，串接在功率放大器P5的正极输入端与输出端之间的极性电容C12，正极与与非门IC7的输出端相连接、负极顺次经稳压二极管D3和电阻R21后与功率放大器P4的输出端相连接的电容C13，P极与功率放大器P5的输出端相连接、N极顺次经电阻R23和电阻R22后与稳压二极管D3和电阻R21的连接点相连接的二极管D4，以及N极与电容C13的负极相连接、P极与二极管D4和电阻R23的连接点相连接的稳压二极管D5组成；所述与非门IC6的正极输入端与功率放大器P4的负极输入端相连接；功率放大器P5的输出端与非门IC7的正极输入端相连接，其正极输入端则与功率放大器P4的输出端相连接；所述极性电容Cll的正极则与三极管Q7的集电极相连接，而电阻R22和电阻R23的连接点则与驱动芯片M的INP管脚相连接； 所述混合型保护电路(10)由输入线路，稳压集成电路QlOl，时基集成电路Q102，三极管VT101，三极管VT102，三极管VT103，三极管VT104，运算放大器P101，运算放大器P102，负极接地、正极与输入线路相连接的电容ClOl，负极接地、正极与稳压集成电路QlOl的OUT管脚相连接的电容C102，一端与电容C102的正极相连接、另一端与运算放大器PlOl的负输入端相连接的电阻RlOl，N极与电容C102的正极相连接、P极与三极管VTlOl的集电极相连接的二极管DlOl，与二极管DlOl并联的继电器KlOl，一端与三极管VTlOl的集电极相连接、另一端经电阻R102后接地的电阻R103，一端与三极管VTlOl的基极相连接、另一端与运算放大器PlOl的输出端相连接的电阻R104，一端与二极管DlOl的N极相连接、另一端与三极管VT103的集电极相连接的电阻R105，一端接地、另一端与运算放大器PlOl的正输入端相连接的滑动变阻器TP101，负极接地、正极与运算放大器PlOl的正输入端相连接的电容C103，负极接地、正极经电阻R109后与稳压集成电路QlOl的OUT管脚相连接的电容C104，一端与稳压集成电路QlOl的OUT管脚相连接、另一端同时与运算放大器P102的负输入端和三极管VT102的集电极相连接的电阻R108，一端接地、另一端与运算放大器P102的负输入端相连接的电阻R107，一端与三极管VT102的基极相连接、另一端与运算放大器P102的输出端相连接的电阻R106，P极与运算放大器P102的正输入端相连接、N极与电容C104的正极相连接的稳压二极管D102，一端与电容C103的正极相连接、另一端与电容ClOl的正极相连接的电阻RlOl，负极与电容C104的正极相连接、正极与三极管VT104的集电极相连接的电容C105，一端与电容C105的正极相连接、另一端经继电器K102后与电容ClOl的正极相连接的电阻R110，N极与电容ClOl的正极相连接、P极经电阻Rlll后与三极管VT104的基极相连接的二极管D103，P极经电阻Rl 12后与电容ClOl的正极相连接、N极与时基集成电路Q102的Discharge管脚相连接的二极管D105，P极与二极管D105的N极相连接、N极与三极管VT104的发射极相连接的二极管D104，一端与二极管D105的P极相连接、另一端与二极管D104的N极相连接、滑动端与时基集成电路Q102的Controlvoltage管脚相连接的滑动变阻器RP102，N极与二极管D105的P极相连接、P极接地的二极管D106，负极接地、正极与时基集成电路Q102的Trigger管脚和Thresshold管脚相连接的电容C106，与电容C106并联的热敏电阻RT101，以及一端与二极管D106的N极相连接、另一端经电阻R113后与电容C106的正极相连接的滑动变阻器RP103组成；其中，稳压集成电路QlOl的GND管脚接地、IN管脚与电容ClOl的正极相连接，所述继电器KlOl的常闭触点开关SlOl设置在输入线路上，继电器K102的常闭触点开关S102设置在输入线路上，三极管VTlOl的发射极和三极管VT102的发射极均与三极管VT103的基极相连接，三极管VT103的发射极接地，二极管D103的P极与继电器K102和电阻RllO的连接点相连接、且二极管D103的P极还与时基集成电路Q102的Discharge管脚相连接，三极管VT104的发射极接地，时基集成电路Q102的GND管脚接地、其Vcc管脚与Reset管脚均与二极管D106的N极相连接。2.根据权利要求1所述的一种基于逻辑保护放大电路的混合保护型栅极驱动系统，其特征在于，所述变压器T的原边线圈的同名端与电容C4和电容C5的连接点相连接，其非同名端则与晶体管Q4的发射极相连接后接地；同时，晶体管Q4的发射极还与驱动芯片M的TS管脚相连接，所述变压器T的副边线圈上设有抽头Yl和抽头Y2。3.根据权利要求2所述的一种基于逻辑保护放大电路的混合保护型栅极驱动系统，其特征在于，所述的开关电流源由晶体管Ql，晶体管Q2，晶体管Q3，直流电源S，串接在晶体管Ql的集电极与晶体管Q2的集电极之间的电阻R1，串接在晶体管Ql的发射极与直流电源S的负极之间的RC滤波电路，串接在晶体管Ql的基极与直流电源S的负极之间的电阻R2，与直流电源S相并联的电阻R5，串接在晶体管Q3的发射极与直流电源S的负极之间的电阻R6，串接在晶体管Q3的集电极与晶体管Q2的集电极之间的电阻R4，以及正极与晶体管Q2的集电极相连接、负极与直流电源S的负极相连接的极性电容C2组成；所述晶体管Q2的基极还与晶体管Ql的集电极相连接，而晶体管Q3的基极则分别与晶体管Q2的发射极和直流电源S的正极相连接；所述极性电容C2的正极与功率放大器Pl的正极输入端相连接，其负极则与功率放大器P2的负极输入端相连接。4.根据权利要求1?3任一项所述的一种基于逻辑保护放大电路的混合保护型栅极驱动系统，其特征在于，所述驱动芯片M为LTC4440A集成芯片。
【专利摘要】本发明公开了一种基于逻辑保护放大电路的混合保护型栅极驱动系统，主要由开关电流源，变压器T，驱动芯片M，串接于驱动芯片M的VCC管脚与BOOST管脚之间的二极管D1，串接于驱动芯片M的BOOST管脚与TG管脚之间的电容C3，串接于驱动芯片M的TG管脚与TS管脚之间的电阻R7等组成，其特征在于，在驱动芯片M与开关功率放大电路之间还串接有逻辑保护放大电路。本发明能够在电路运行温度过高或者电压过高时断开电路，更好的保护了电路结构，提高了电路运行的安全性以及电路的使用寿命，还具有短路保护、过压保护及开路保护的功能，而且其功耗较低，其启动时间仅为传统栅极驱动电路启动时间的1/4；同时，本发明设有开关功率放大电路，因此能确保输入驱动芯片M中的功率信号不会产生衰减，进而确保整体的性能稳定。
【IPC分类】H05B37/02
【公开号】CN104902639
【申请号】CN201510310330
【发明人】黄涛
【申请人】成都雷克尔科技有限公司
【公开日】2015年9月9日
【申请日】2015年6月9日
【公告号】CN104411056A
最新回复(0)