基于逻辑保护放大电路的led灯保护型晶体振荡控制系统的制作方法
基于逻辑保护放大电路的led灯保护型晶体振荡控制系统的制作方法
【技术领域】
[0001]本发明涉及一种LED保护电路，具体是指基于逻辑保护放大电路的LED灯保护型晶体振荡控制系统。
【背景技术】
[0002]目前，由于LED灯具有能耗低、使用寿命长以及安全环保等特点，其已经成为了人们生活照明的主流产品之一。由于LED灯不同于传统的白炽灯，其需要由专用的驱动电路来进行驱动，因此市面上便出现了各式各样的用于防止驱动系统免受内部或外部不利因素干扰的保护系统。
[0003]逻辑控制电路是LED灯保护系统中的一个重要控制部分，其运行速度的快慢和性能稳定与否直接决定了 LED灯保护系统的使用范围和性能好坏。但是，目前这些逻辑控制电路的结构都较为复杂，不仅其能耗较高，而且其运行速度较慢，不能很好的体现出逻辑控制的快速、低能耗的优势。
【发明内容】
[0004]本发明的目的在于克服目前LED灯保护系统用的逻辑控制电路结构复杂、能耗较高、运行速度较慢的缺陷，提供基于逻辑保护放大电路的LED灯保护型晶体振荡控制系统。
[0005]本发明的目的通过下述技术方案实现:
[0006]基于逻辑保护放大电路的LED灯保护型晶体振荡控制系统，主要由与非门IC4，输入端与与非门IC4的输出端相连接的非门IC5，输出端与与非门IC4的负极输入端相连接的非门IC3，以及与与非门IC4的正极输入端相连接的第一逻辑链路和第二逻辑链路组成，其特征在于，在第一逻辑链路和非门IC5的输出端之间串接有缓冲晶体振荡电路，在第一逻辑链路与与非门IC4的正极输入端之间则串接有逻辑保护放大电路，在逻辑保护放大电路上还设置有混合型保护电路；所述缓冲晶体振荡电路由倒相放大器U1，输入端与倒相放大器Ul的输出端相连接的倒相放大器U2，正极与倒相放大器Ul的输入端相连接、负极顺次经电感L2和电感LI后与倒相放大器Ul的输出端相连接的可调电容C4，一端与倒相放大器Ul的输入端相连接、另一端与电感LI和电感L2的连接点相连接的晶体振荡器X，一端与倒相放大器Ul的输入端相连接、另一端与倒相放大器U2的输出端相连接的电阻R5，以及与电阻R5相并联的电容C3组成；所述倒相放大器Ul的输入端则同时与非门IC5的输出端、第一逻辑链路和地方二逻辑链路相连接；所述逻辑保护放大电路主要由功率放大器P1，功率放大器P2，与非门IC7，与非门IC8，负极与功率放大器Pl的正极输入端相连接、正极经电阻R9后与与非门IC8的负极输入端相连接的极性电容C5，一端与与非门IC7的负极输入端相连接、另一端与功率放大器Pl的正极输入端相连接的电阻R6，串接在功率放大器Pl的负极输入端与输出端之间的电阻R7，一端与与非门IC7的输出端相连接、另一端与功率放大器P2的负极输入端相连接的电阻R8，串接在功率放大器P2的正极输入端与输出端之间的极性电容C6，正极与与非门IC8的输出端相连接、负极顺次经稳压二极管D6和电阻RlO后与功率放大器Pl的输出端相连接的电容C7，P极与功率放大器P2的输出端相连接、N极顺次经电阻R12和电阻Rll后与稳压二极管D6和电阻RlO的连接点相连接的二极管D7，以及N极与电容C7的负极相连接、P极与二极管D7和电阻R12的连接点相连接的稳压二极管D8组成；所述与非门IC7的正极输入端与功率放大器Pl的负极输入端相连接；功率放大器P2的输出端与非门IC8的正极输入端相连接，其正极输入端则与功率放大器Pl的输出端相连接；所述极性电容C5的正极与第一逻辑链路相连接，而电阻R12与电阻Rll的连接点则与与非门IC4的正极输入端相连接。
[0007]所述混合型保护电路由输入线路，稳压集成电路Q101，时基集成电路Q102，三极管VT101，三极管VT102，三极管VT103，三极管VT104，运算放大器P101，运算放大器P102，负极接地、正极与输入线路相连接的电容ClOl，负极接地、正极与稳压集成电路QlOl的OUT管脚相连接的电容C102，一端与电容C102的正极相连接、另一端与运算放大器PlOl的负输入端相连接的电阻RlOl，N极与电容C102的正极相连接、P极与三极管VTlOl的集电极相连接的二极管DlOl，与二极管DlOl并联的继电器KlOl，一端与三极管VTlOl的集电极相连接、另一端经电阻R102后接地的电阻R103，一端与三极管VTlOl的基极相连接、另一端与运算放大器PlOl的输出端相连接的电阻R104，一端与二极管DlOl的N极相连接、另一端与三极管VT103的集电极相连接的电阻R105，一端接地、另一端与运算放大器PlOl的正输入端相连接的滑动变阻器TP101，负极接地、正极与运算放大器PlOl的正输入端相连接的电容C103，负极接地、正极经电阻R109后与稳压集成电路QlOl的OUT管脚相连接的电容C104，一端与稳压集成电路QlOl的OUT管脚相连接、另一端同时与运算放大器P102的负输入端和三极管VT102的集电极相连接的电阻R108，一端接地、另一端与运算放大器P102的负输入端相连接的电阻R107，一端与三极管VT102的基极相连接、另一端与运算放大器P102的输出端相连接的电阻R106，P极与运算放大器P102的正输入端相连接、N极与电容C104的正极相连接的稳压二极管D102，一端与电容C103的正极相连接、另一端与电容ClOl的正极相连接的电阻RlOl，负极与电容C104的正极相连接、正极与三极管VT104的集电极相连接的电容C105，一端与电容C105的正极相连接、另一端经继电器K102后与电容ClOl的正极相连接的电阻R110，N极与电容ClOl的正极相连接、P极经电阻Rlll后与三极管VT104的基极相连接的二极管D103，P极经电阻R112后与电容ClOl的正极相连接、N极与时基集成电路Q102的Discharge管脚相连接的二极管D105，P极与二极管D105的N极相连接、N极与三极管VT104的发射极相连接的二极管D104，一端与二极管D105的P极相连接、另一端与二极管D104的N极相连接、滑动端与时基集成电路Q102的Control voltage管脚相连接的滑动变阻器RP102，N极与二极管D105的P极相连接、P极接地的二极管D106，负极接地、正极与时基集成电路Q102的Trigger管脚和Thresshold管脚相连接的电容C106，与电容C106并联的热敏电阻RT101，以及一端与二极管D106的N极相连接、另一端经电阻R113后与电容C106的正极相连接的滑动变阻器RP103组成；其中，稳压集成电路QlOl的GND管脚接地、IN管脚与电容ClOl的正极相连接，所述继电器KlOl的常闭触点开关SlOl设置在输入线路上，继电器K102的常闭触点开关S102设置在输入线路上，三极管VTlOl的发射极和三极管VT102的发射极均与三极管VT103的基极相连接，三极管VT103的发射极接地，二极管D103的P极与继电器K102和电阻RllO的连接点相连接、且二极管D103的P极还与时基集成电路Q102的Discharge管脚相连接，三极管VT104的发射极接地，时基集成电路Q102的GND管脚接地、其Vcc管脚与Reset管脚均与二极管D106的N极相连接，输入线路与电容C5的正极相连接。
[0008]所述第一逻辑链路由非门IC1，输入端与非门ICl的输出端相连接、输出端顺次经电阻R3、二极管D2后与倒相放大器Ul的输入端相连接的非门IC2，P极与非门ICl的输入端相连接、N极顺次经电阻R2和电容Cl后与非门ICl的输入端相连接的二极管D1，以及与二极管Dl相并联的电阻Rl组成；所述非门ICl的输出端则与极性电容C5的正极相连接。
[0009]所述的第二逻辑链路由异或门IC6，P极与与非门IC4的正极输入端相连接、N极与异或门IC6的第一输入端相连接的二极管D4，N极与非门IC3的输入端相连接、P极经二极管D5后与异或门IC6的第一输入端相连接的二极管D3，与二极管D3相并联的电阻R4，以及正极与二极管D3的N极相连接、负极接地的电容C2组成；所述异或门IC6的第二输入端则分别与非门IC5的输出端和倒相放大器Ul的输入端相连接。
[0010]本发明较现有技术相比，具有以下优点及有益效果:
[0011](I)本发明的整体结构简单，其制作和使用非常方便。
[0012](2)本发明完全采用逻辑电子元件来实现其逻辑控制功能，因此其能耗非常低，运算速度快。
[0013](3)本发明的性能非常稳定，可以适用于不同的环境温度。
[0014](4)本发明设置有混合型保护电路，能够在电路运行温度过高或 者电压过高时断开电路，更好的保护了电路结构，提高了电路运行的安全性以及电路的使用寿命。
【附图说明】
[0015]图1为本发明的整体结构示意图。
[0016]图2为本发明的逻辑保护放大电路结构示意图。
[0017]图3为本发明的混合型保护电路的电路图。
[0018]附图标记说明:
[0019]10、混合型保护电路；20、逻辑保护放大电路。
【具体实施方式】
[0020]下面结合实施例对本发明作进一步地详细说明，但本发明的实施方式不限于此。
[0021]实施例
[0022]如图1所示，本发明主要由与非门IC4、非门IC5、非门IC3，缓冲晶体振荡电路、第一逻辑链路和第二逻辑链路，串接在与非门IC4与第一逻辑链路之间的逻辑保护放大电路20，以及与逻辑保护放大电路20相连接的混合型保护电路10组成。
[0023]连接时，非门IC5的输入端要与与非门IC4的输出端相连接，非门IC3的输出端则与与非门IC4的负极输入端相连接，同时，非门ICl的输出端要与非门IC2的输入端相连接。
[0024]所述缓冲晶体振荡电路由倒相放大器U1、倒相放大器U2、晶体振荡器X、可调电容C4、电阻R5、电容C3及电感LI和电感L2组成。连接时，倒相放大器U2的输入端与倒相放大器Ul的输出端相连接；可调电容C4的正极与倒相放大器Ul的输入端相连接，其负极顺次经电感L2和电感LI后与倒相放大器Ul的输出端相连接；晶体振荡器X的一端与倒相放大器Ul的输入端相连接，其另一端与电感LI和电感L2的连接点相连接。
[0025]电阻R5和电容C3组成RC滤波电路，连接时，电阻R5的一端与倒相放大器Ul的输入端相连接，其另一端与倒相放大器U2的输出端相连接。所述电容C3则与电阻R5相并联。
[0026]所述第一逻辑链路由非门IC1、非门IC2、电阻R3、二极管D2、二极管D1、电阻R1、电阻R2和电容Cl组成。其中，非门IC2的输入端与非门ICl的输出端相连接，而非门IC2的输出端则顺次经电阻R3、二极管D2后与倒相放大器Ul的输入端相连接；二极管Dl的P极与非门ICl的输入端相连接，其N极顺次经电阻R2和电容Cl后与非门ICl的输入端相连接；电阻Rl与二极管Dl相并联。同时，所述电阻R2与电容Cl的连接点需要接地。
[0027]所述的第二逻辑链路由异或门IC6、二极管3、二极管D4、二极管D5、电阻R4和电容C2组成。连接时，二极管D4的P极与与非门IC4的正极输入端相连接，其N极与异或门IC6的第一输入端相连接；二极管D3的N极与非门IC3的输入端相连接，其P极经二极管D5后与异或门IC6的第一输入端相连接的。同时，电阻R4与二极管D3相并联，而电容C2的正极与二极管D3的N极相连接，其负极接地。
[0028]所述异或门IC6的第二输入端则分别与非门IC5的输出端和倒相放大器Ul的输入端相连接。
[0029]所述逻辑保护放大电路20的结构如图2所示，其由功率放大器P1，功率放大器P2，与非门IC7，与非门IC8，负极与功率放大器Pl的正极输入端相连接、正极经电阻R9后与与非门IC8的负极输入端相连接的极性电容C5，一端与与非门IC7的负极输入端相连接、另一端与功率放大器Pl的正极输入端相连接的电阻R6，串接在功率放大器Pl的负极输入端与输出端之间的电阻R7，一端与与非门IC7的输出端相连接、另一端与功率放大器P2的负极输入端相连接的电阻R8，串接在功率放大器P2的正极输入端与输出端之间的极性电容C6，正极与与非门IC8的输出端相连接、负极顺次经稳压二极管D6和电阻RlO后与功率放大器Pl的输出端相连接的电容C7，P极与功率放大器P2的输出端相连接、N极顺次经电阻R12和电阻Rll后与稳压二极管D6和电阻RlO的连接点相连接的二极管D7，以及N极与电容C7的负极相连接、P极与二极管D7和电阻R12的连接点相连接的稳压二极管D8组成。
[0030]同时，所述与非门IC7的正极输入端与功率放大器Pl的负极输入端相连接；功率放大器P2的输出端与非门IC8的正极输入端相连接，其正极输入端则与功率放大器Pl的输出?而相连接。
[0031]连接时，极性电容C5的正极要与非门ICl的输出端相连接，而电阻R12与电阻Rll的连接点则与与非门IC4的正极输入端相连接。
[0032]如图3所示，所述混合型保护电路10由输入线路，稳压集成电路Q101，时基集成电路Q102，三极管VT101，三极管VT102，三极管VT103，三极管VT104，运算放大器Ρ101，运算放大器Ρ102，电阻R101，电阻R102，电阻R103，电阻R104，电阻R105，电阻R106，电阻R107，电阻R108，电阻R109，电阻R110，电阻R111,电阻R112，电阻R113，电容C101,电容C102，电容C103，电容C104，电容C105，电容C106，二极管D101，稳压二极管D102，二极管D103，二极管D104，二极管D105，二极管D106，滑动变阻器RP101，滑动变阻器RP102，滑动变阻器RP103，热敏电阻RTlOl组成；连接时，电容ClOl的负极接地、正极与输入线路相连接，电容C102的负极接地、正极与稳压集成电路QlOl的OUT管脚相连接，电阻RlOl的一端与电容C102的正极相连接、另一端与运算放大器PlOl的负输入端相连接，二极管DlOl的N极与电容C102的正极相连接、P极与三极管VTlOl的集电极相连接，继电器KlOl与二极管DlOl并联，电阻R103的一端与三极管VTlOl的集电极相连接、另一端经电阻R102后接地，电阻R104的一端与三极管VTlOl的基极相连接、另一端与运算放大器PlOl的输出端相连接，电阻R105的一端与二极管DlOl的N极相连接、另一端与三极管VT103的集电极相连接，滑动变阻器TPlOl的一端接地、另一端与运算放大器PlOl的正输入端相连接，电容C103的负极接地、正极与运算放大器PlOl的正输入端相连接，电容C104的负极接地、正极经电阻R109后与稳压集成电路QlOl的OUT管脚相连接，电阻R108的一端与稳压集成电路QlOl的OUT管脚相连接、另一端同时与运算放大器P102的负输入端和三极管VT102的集电极相连接，电阻R107的一端接地、另一端与运算放大器P102的负输入端相连接，电阻R106的一端与三极管VT102的基极相连接、另一端与运算放大器P102的输出端相连接，稳压二极管D102的P极与运算放大器P102的正输入端相连接、N极与电容C104的正极相连接，电阻RlOl的一端与电容C103的正极相连接、另一端与电容ClOl的正极相连接，电容C105的负极与电容C104的正极相连接、正极与三极管VT104的集电极相连接，电阻町10的一端与电容(:105的正极相连接、另一端经继电器K102后与电容ClOl的正极相连接，二极管D103的N极与电容ClOl的正极相连接、P极经电阻Rlll后与三极管VT104的基极相连接，二极管D105的P极经电阻R112后与电容ClOl的正极相连接、N极与时基集成电路Q102的Discharge管脚相连接，二极管D104的P极与二极管D105的N极相连接、N极与三极管VT104的发射极相连接，滑动变阻器RP102的一端与二极管D105的P极相连接、另一端与二极管D104的N极相连接、滑动端与时基集成电路Q102的Control voltage管脚相连接，二极管D106的N极与二极管D105的P极相连接、P极接地，电容C106的负极接地、正极与时基集成电路Q102的Trigger管脚和Thresshold管脚相连接，热敏电阻RTlOl与电容C106并联，滑动变阻器RP103的一端与二极管D106的N极相连接、另一端经电阻R113后与电容C106的正极相连接；其中，稳压集成电路QlOl的GND管脚接地、IN管脚与电容ClOl的正极相连接，所述继电器KlOl的常闭触点开关SlOl设置在输入线路上，继电器K102的常闭触点开关S102设置在输入线路上，三极管VTlOl的发射极和三极管VT102的发射极均与三极管VT103的基极相连接，三极管VT103的发射极接地，二极管D103的P极与继电器K102和电阻RllO的连接点相连接、且二极管D103的P极还与时基集成电路Q102的Discharge管脚相连接，三极管VT104的发射极接地，时基集成电路Q102的GND管脚接地、其Vcc管脚与Reset管脚均与二极管D106的N极相连接，输入线路与电容C5的正极相连接。当电压超过额定值时，继电器KlOl得电，常闭触点开关 SlOl断开，使得电路供电断开，而当电路的运行温度超过额定温度时，热敏电阻RTlOl阻值变大，继电器K102得电，常闭触点开关S102断开，使得电路供电断开。
[0033]本发明形成有4个输出端，S卩CT1、CT2、CT3和CT4。其中，输出端CTl由二极管Dl的N极引出形成，输出端CT2有二极管D3的P极引出形成，输出端CT3由倒相放大器U2的输出端引出形成，输出端CT4由异或门IC6的输出端引出形成。
[0034]如上所述，便可以很好的实现本发明。
【主权项】
1.基于逻辑保护放大电路的LED灯保护型晶体振荡控制系统，主要由与非门IC4，输入端与与非门IC4的输出端相连接的非门IC5，输出端与与非门IC4的负极输入端相连接的非门IC3，以及与与非门IC4的正极输入端相连接的第一逻辑链路和第二逻辑链路组成，其特征在于，在第一逻辑链路和非门IC5的输出端之间串接有缓冲晶体振荡电路，在第一逻辑链路与与非门IC4的正极输入端之间则串接有逻辑保护放大电路(20)，在逻辑保护放大电路(20)上还设置有混合型保护电路(10);所述缓冲晶体振荡电路由倒相放大器U1，输入端与倒相放大器Ul的输出端相连接的倒相放大器U2，正极与倒相放大器Ul的输入端相连接、负极顺次经电感L2和电感LI后与倒相放大器Ul的输出端相连接的可调电容C4，一端与倒相放大器Ul的输入端相连接、另一端与电感LI和电感L2的连接点相连接的晶体振荡器X，一端与倒相放大器Ul的输入端相连接、另一端与倒相放大器U2的输出端相连接的电阻R5，以及与电阻R5相并联的电容C3组成；所述倒相放大器Ul的输入端则同时与非门IC5的输出端、第一逻辑链路和地方二逻辑链路相连接；所述逻辑保护放大电路(20)主要由功率放大器Pl，功率放大器P2，与非门IC7，与非门IC8，负极与功率放大器Pl的正极输入端相连接、正极经电阻R9后与与非门IC8的负极输入端相连接的极性电容C5，一端与与非门IC7的负极输入端相连接、另一端与功率放大器Pl的正极输入端相连接的电阻R6，串接在功率放大器Pl的负极输入端与输出端之间的电阻R7，一端与与非门IC7的输出端相连接、另一端与功率放大器P2的负极输入端相连接的电阻R8，串接在功率放大器P2的正极输入端与输出端之间的极性电容C6，正极与与非门IC8的输出端相连接、负极顺次经稳压二极管D6和电阻RlO后与功率放大器Pl的输出端相连接的电容C7，P极与功率放大器P2的输出端相连接、N极顺次经电阻R12和电阻Rll后与稳压二极管D6和电阻RlO的连接点相连接的二极管D7，以及N极与电容C7的负极相连接、P极与二极管D7和电阻R12的连接点相连接的稳压二极管D8组成；所述与非门IC7的正极输入端与功率放大器Pl的负极输入端相连接；功率放大器P2的输出端与非门IC8的正极输入端相连接，其正极输入端则与功率放大器Pl的输出端相连接；所述极性电容C5的正极与第一逻辑链路相连接，而电阻R12与电阻Rll的连接点则与与非门IC4的正极输入端相连接； 所述混合型保护电路(10)由输入线路，稳压集成电路QlOl，时基集成电路Q102，三极管VT101，三极管VT102，三极管VT103，三极管VT104，运算放大器P101，运算放大器P102，负极接地、正极与输入线路相连接的电容ClOl，负极接地、正极与稳压集成电路QlOl的OUT管脚相连接的电容C102，一端与电容C102的正极相连接、另一端与运算放大器PlOl的负输入端相连接的电阻RlOl，N极与电容C102的正极相连接、P极与三极管VTlOl的集电极相连接的二极管DlOl，与二极管DlOl并联的继电器KlOl，一端与三极管VTlOl的集电极相连接、另一端经电阻R102后接地的电阻R103，一端与三极管VTlOl的基极相连接、另一端与运算放大器PlOl的输出端相连接的电阻R104，一端与二极管DlOl的N极相连接、另一端与三极管VT103的集电极相连接的电阻R105，一端接地、另一端与运算放大器PlOl的正输入端相连接的滑动变阻器TP101，负极接地、正极与运算放大器PlOl的正输入端相连接的电容C103，负极接地、正极经电阻R109后与稳压集成电路QlOl的OUT管脚相连接的电容C104，一端与稳压集成电路QlOl的OUT管脚相连接、另一端同时与运算放大器P102的负输入端和三极管VT102的集电极相连接的电阻R108，一端接地、另一端与运算放大器P102的负输入端相连接的电阻R107，一端与三极管VT102的基极相连接、另一端与运算放大器P102的输出端相连接的电阻R106，P极与运算放大器P102的正输入端相连接、N极与电容C104的正极相连接的稳压二极管D102，一端与电容C103的正极相连接、另一端与电容ClOl的正极相连接的电阻RlOl，负极与电容C104的正极相连接、正极与三极管VT104的集电极相连接的电容C105，一端与电容C105的正极相连接、另一端经继电器K102后与电容ClOl的正极相连接的电阻R110，N极与电容ClOl的正极相连接、P极经电阻Rlll后与三极管VT104的基极相连接的二极管D103，P极经电阻R112后与电容ClOl的正极相连接、N极与时基集成电路Q102的Discharge管脚相连接的二极管D105，P极与二极管D105的N极相连接、N极与三极管VT104的发射极相连接的二极管D104，一端与二极管D105的P极相连接、另一端与二极管D104的N极相连接、滑动端与时基集成电路Q102的Control voltage管脚相连接的滑动变阻器RP102，N极与二极管D105的P极相连接、P极接地的二极管D106，负极接地、正极与时基集成电路Q102的Trigger管脚和Thresshold管脚相连接的电容C106，与电容C106并联的热敏电阻RT101，以及一端与二极管D106的N极相连接、另一端经电阻R113后与电容C106的正极相连接的滑动变阻器RP103组成；其中，稳压集成电路QlOl的GND管脚接地、IN管脚与电容ClOl的正极相连接，所述继电器KlOl的常闭触点开关SlOl设置在输入线路上，继电器K102的常闭触点开关S102设置在输入线路上，三极管VTlOl的发射极和三极管VT102的发射极均与三极管VT103的基极相连接，三极管VT103的发射极接地，二极管D103的P极与继电器K102和电阻RllO的连接点相连接、且二极管D103的P极还与时基集成电路Q102的Discharge管脚相连接，三极管VT104的发射极接地，时基集成电路Q102的GND管脚接地、其Vcc管脚与Reset管脚均与二极管D106的N极相连接，输入线路与电容C5的正极相连接。2.根据权利要求1所述的基于逻辑保护放大电路的LED灯保护型晶体振荡控制系统，其特征在于，所述第一逻辑链路由非门IC1，输入端与非门ICl的输出端相连接、输出端顺次经电阻R3、二极管D2后与倒相放大器Ul的输入端相连接的非门IC2，P极与非门ICl的输入端相连接、N极顺次经电阻R2和电容Cl后与非门ICl的输入端相连接的二极管D1，以及与二极管Dl相并联的电阻Rl组成；所述非门ICl的输出端则与极性电容C5的正极相连接。3.根据权利要求2所述的基于逻辑保护放大电路的LED灯保护型晶体振荡控制系统，其特征在于，所述的第二逻辑链路由异或门IC6，P极与与非门IC4的正极输入端相连接、N极与异或门IC6的第一输入端相连接的二极管D4，N极与非门IC3的输入端相连接、P极经二极管D5后与异或门IC6的第一输入端相连接的二极管D3，与二极管D3相并联的电阻R4，以及正极与二极管D3的N极相连接、负极接地的电容C2组成；所述异或门IC6的第二输入端则分别与非门IC5的输出端和倒相放大器Ul的输入端相连接。
【专利摘要】本发明公开了基于逻辑保护放大电路的LED灯保护型晶体振荡控制系统，主要由与非门IC4，非门IC5，非门IC3，第一逻辑链路，第二逻辑链路，缓冲晶体振荡电路，逻辑保护放大电路，以及混合型保护电路组成。本发明能够在电路运行温度过高或者电压过高时断开电路，更好的保护了电路结构，提高了电路运行的安全性以及电路的使用寿命，且整体结构简单，其制作和使用非常方便。同时，本发明完全采用逻辑电子元件来实现其逻辑控制功能，因此其能耗非常低，运算速度快。
【IPC分类】H05B37/02
【公开号】CN104902641
【申请号】CN201510310372
【发明人】黄涛
【申请人】成都雷克尔科技有限公司
【公开日】2015年9月9日
【申请日】2015年6月9日
【公告号】CN104411057A
【技术领域】
[0001]本发明涉及一种LED保护电路，具体是指基于逻辑保护放大电路的LED灯保护型晶体振荡控制系统。
【背景技术】
[0002]目前，由于LED灯具有能耗低、使用寿命长以及安全环保等特点，其已经成为了人们生活照明的主流产品之一。由于LED灯不同于传统的白炽灯，其需要由专用的驱动电路来进行驱动，因此市面上便出现了各式各样的用于防止驱动系统免受内部或外部不利因素干扰的保护系统。
[0003]逻辑控制电路是LED灯保护系统中的一个重要控制部分，其运行速度的快慢和性能稳定与否直接决定了 LED灯保护系统的使用范围和性能好坏。但是，目前这些逻辑控制电路的结构都较为复杂，不仅其能耗较高，而且其运行速度较慢，不能很好的体现出逻辑控制的快速、低能耗的优势。
【发明内容】
[0004]本发明的目的在于克服目前LED灯保护系统用的逻辑控制电路结构复杂、能耗较高、运行速度较慢的缺陷，提供基于逻辑保护放大电路的LED灯保护型晶体振荡控制系统。
[0005]本发明的目的通过下述技术方案实现:
[0006]基于逻辑保护放大电路的LED灯保护型晶体振荡控制系统，主要由与非门IC4，输入端与与非门IC4的输出端相连接的非门IC5，输出端与与非门IC4的负极输入端相连接的非门IC3，以及与与非门IC4的正极输入端相连接的第一逻辑链路和第二逻辑链路组成，其特征在于，在第一逻辑链路和非门IC5的输出端之间串接有缓冲晶体振荡电路，在第一逻辑链路与与非门IC4的正极输入端之间则串接有逻辑保护放大电路，在逻辑保护放大电路上还设置有混合型保护电路；所述缓冲晶体振荡电路由倒相放大器U1，输入端与倒相放大器Ul的输出端相连接的倒相放大器U2，正极与倒相放大器Ul的输入端相连接、负极顺次经电感L2和电感LI后与倒相放大器Ul的输出端相连接的可调电容C4，一端与倒相放大器Ul的输入端相连接、另一端与电感LI和电感L2的连接点相连接的晶体振荡器X，一端与倒相放大器Ul的输入端相连接、另一端与倒相放大器U2的输出端相连接的电阻R5，以及与电阻R5相并联的电容C3组成；所述倒相放大器Ul的输入端则同时与非门IC5的输出端、第一逻辑链路和地方二逻辑链路相连接；所述逻辑保护放大电路主要由功率放大器P1，功率放大器P2，与非门IC7，与非门IC8，负极与功率放大器Pl的正极输入端相连接、正极经电阻R9后与与非门IC8的负极输入端相连接的极性电容C5，一端与与非门IC7的负极输入端相连接、另一端与功率放大器Pl的正极输入端相连接的电阻R6，串接在功率放大器Pl的负极输入端与输出端之间的电阻R7，一端与与非门IC7的输出端相连接、另一端与功率放大器P2的负极输入端相连接的电阻R8，串接在功率放大器P2的正极输入端与输出端之间的极性电容C6，正极与与非门IC8的输出端相连接、负极顺次经稳压二极管D6和电阻RlO后与功率放大器Pl的输出端相连接的电容C7，P极与功率放大器P2的输出端相连接、N极顺次经电阻R12和电阻Rll后与稳压二极管D6和电阻RlO的连接点相连接的二极管D7，以及N极与电容C7的负极相连接、P极与二极管D7和电阻R12的连接点相连接的稳压二极管D8组成；所述与非门IC7的正极输入端与功率放大器Pl的负极输入端相连接；功率放大器P2的输出端与非门IC8的正极输入端相连接，其正极输入端则与功率放大器Pl的输出端相连接；所述极性电容C5的正极与第一逻辑链路相连接，而电阻R12与电阻Rll的连接点则与与非门IC4的正极输入端相连接。
[0007]所述混合型保护电路由输入线路，稳压集成电路Q101，时基集成电路Q102，三极管VT101，三极管VT102，三极管VT103，三极管VT104，运算放大器P101，运算放大器P102，负极接地、正极与输入线路相连接的电容ClOl，负极接地、正极与稳压集成电路QlOl的OUT管脚相连接的电容C102，一端与电容C102的正极相连接、另一端与运算放大器PlOl的负输入端相连接的电阻RlOl，N极与电容C102的正极相连接、P极与三极管VTlOl的集电极相连接的二极管DlOl，与二极管DlOl并联的继电器KlOl，一端与三极管VTlOl的集电极相连接、另一端经电阻R102后接地的电阻R103，一端与三极管VTlOl的基极相连接、另一端与运算放大器PlOl的输出端相连接的电阻R104，一端与二极管DlOl的N极相连接、另一端与三极管VT103的集电极相连接的电阻R105，一端接地、另一端与运算放大器PlOl的正输入端相连接的滑动变阻器TP101，负极接地、正极与运算放大器PlOl的正输入端相连接的电容C103，负极接地、正极经电阻R109后与稳压集成电路QlOl的OUT管脚相连接的电容C104，一端与稳压集成电路QlOl的OUT管脚相连接、另一端同时与运算放大器P102的负输入端和三极管VT102的集电极相连接的电阻R108，一端接地、另一端与运算放大器P102的负输入端相连接的电阻R107，一端与三极管VT102的基极相连接、另一端与运算放大器P102的输出端相连接的电阻R106，P极与运算放大器P102的正输入端相连接、N极与电容C104的正极相连接的稳压二极管D102，一端与电容C103的正极相连接、另一端与电容ClOl的正极相连接的电阻RlOl，负极与电容C104的正极相连接、正极与三极管VT104的集电极相连接的电容C105，一端与电容C105的正极相连接、另一端经继电器K102后与电容ClOl的正极相连接的电阻R110，N极与电容ClOl的正极相连接、P极经电阻Rlll后与三极管VT104的基极相连接的二极管D103，P极经电阻R112后与电容ClOl的正极相连接、N极与时基集成电路Q102的Discharge管脚相连接的二极管D105，P极与二极管D105的N极相连接、N极与三极管VT104的发射极相连接的二极管D104，一端与二极管D105的P极相连接、另一端与二极管D104的N极相连接、滑动端与时基集成电路Q102的Control voltage管脚相连接的滑动变阻器RP102，N极与二极管D105的P极相连接、P极接地的二极管D106，负极接地、正极与时基集成电路Q102的Trigger管脚和Thresshold管脚相连接的电容C106，与电容C106并联的热敏电阻RT101，以及一端与二极管D106的N极相连接、另一端经电阻R113后与电容C106的正极相连接的滑动变阻器RP103组成；其中，稳压集成电路QlOl的GND管脚接地、IN管脚与电容ClOl的正极相连接，所述继电器KlOl的常闭触点开关SlOl设置在输入线路上，继电器K102的常闭触点开关S102设置在输入线路上，三极管VTlOl的发射极和三极管VT102的发射极均与三极管VT103的基极相连接，三极管VT103的发射极接地，二极管D103的P极与继电器K102和电阻RllO的连接点相连接、且二极管D103的P极还与时基集成电路Q102的Discharge管脚相连接，三极管VT104的发射极接地，时基集成电路Q102的GND管脚接地、其Vcc管脚与Reset管脚均与二极管D106的N极相连接，输入线路与电容C5的正极相连接。
[0008]所述第一逻辑链路由非门IC1，输入端与非门ICl的输出端相连接、输出端顺次经电阻R3、二极管D2后与倒相放大器Ul的输入端相连接的非门IC2，P极与非门ICl的输入端相连接、N极顺次经电阻R2和电容Cl后与非门ICl的输入端相连接的二极管D1，以及与二极管Dl相并联的电阻Rl组成；所述非门ICl的输出端则与极性电容C5的正极相连接。
[0009]所述的第二逻辑链路由异或门IC6，P极与与非门IC4的正极输入端相连接、N极与异或门IC6的第一输入端相连接的二极管D4，N极与非门IC3的输入端相连接、P极经二极管D5后与异或门IC6的第一输入端相连接的二极管D3，与二极管D3相并联的电阻R4，以及正极与二极管D3的N极相连接、负极接地的电容C2组成；所述异或门IC6的第二输入端则分别与非门IC5的输出端和倒相放大器Ul的输入端相连接。
[0010]本发明较现有技术相比，具有以下优点及有益效果:
[0011](I)本发明的整体结构简单，其制作和使用非常方便。
[0012](2)本发明完全采用逻辑电子元件来实现其逻辑控制功能，因此其能耗非常低，运算速度快。
[0013](3)本发明的性能非常稳定，可以适用于不同的环境温度。
[0014](4)本发明设置有混合型保护电路，能够在电路运行温度过高或 者电压过高时断开电路，更好的保护了电路结构，提高了电路运行的安全性以及电路的使用寿命。
【附图说明】
[0015]图1为本发明的整体结构示意图。
[0016]图2为本发明的逻辑保护放大电路结构示意图。
[0017]图3为本发明的混合型保护电路的电路图。
[0018]附图标记说明:
[0019]10、混合型保护电路；20、逻辑保护放大电路。
【具体实施方式】
[0020]下面结合实施例对本发明作进一步地详细说明，但本发明的实施方式不限于此。
[0021]实施例
[0022]如图1所示，本发明主要由与非门IC4、非门IC5、非门IC3，缓冲晶体振荡电路、第一逻辑链路和第二逻辑链路，串接在与非门IC4与第一逻辑链路之间的逻辑保护放大电路20，以及与逻辑保护放大电路20相连接的混合型保护电路10组成。
[0023]连接时，非门IC5的输入端要与与非门IC4的输出端相连接，非门IC3的输出端则与与非门IC4的负极输入端相连接，同时，非门ICl的输出端要与非门IC2的输入端相连接。
[0024]所述缓冲晶体振荡电路由倒相放大器U1、倒相放大器U2、晶体振荡器X、可调电容C4、电阻R5、电容C3及电感LI和电感L2组成。连接时，倒相放大器U2的输入端与倒相放大器Ul的输出端相连接；可调电容C4的正极与倒相放大器Ul的输入端相连接，其负极顺次经电感L2和电感LI后与倒相放大器Ul的输出端相连接；晶体振荡器X的一端与倒相放大器Ul的输入端相连接，其另一端与电感LI和电感L2的连接点相连接。
[0025]电阻R5和电容C3组成RC滤波电路，连接时，电阻R5的一端与倒相放大器Ul的输入端相连接，其另一端与倒相放大器U2的输出端相连接。所述电容C3则与电阻R5相并联。
[0026]所述第一逻辑链路由非门IC1、非门IC2、电阻R3、二极管D2、二极管D1、电阻R1、电阻R2和电容Cl组成。其中，非门IC2的输入端与非门ICl的输出端相连接，而非门IC2的输出端则顺次经电阻R3、二极管D2后与倒相放大器Ul的输入端相连接；二极管Dl的P极与非门ICl的输入端相连接，其N极顺次经电阻R2和电容Cl后与非门ICl的输入端相连接；电阻Rl与二极管Dl相并联。同时，所述电阻R2与电容Cl的连接点需要接地。
[0027]所述的第二逻辑链路由异或门IC6、二极管3、二极管D4、二极管D5、电阻R4和电容C2组成。连接时，二极管D4的P极与与非门IC4的正极输入端相连接，其N极与异或门IC6的第一输入端相连接；二极管D3的N极与非门IC3的输入端相连接，其P极经二极管D5后与异或门IC6的第一输入端相连接的。同时，电阻R4与二极管D3相并联，而电容C2的正极与二极管D3的N极相连接，其负极接地。
[0028]所述异或门IC6的第二输入端则分别与非门IC5的输出端和倒相放大器Ul的输入端相连接。
[0029]所述逻辑保护放大电路20的结构如图2所示，其由功率放大器P1，功率放大器P2，与非门IC7，与非门IC8，负极与功率放大器Pl的正极输入端相连接、正极经电阻R9后与与非门IC8的负极输入端相连接的极性电容C5，一端与与非门IC7的负极输入端相连接、另一端与功率放大器Pl的正极输入端相连接的电阻R6，串接在功率放大器Pl的负极输入端与输出端之间的电阻R7，一端与与非门IC7的输出端相连接、另一端与功率放大器P2的负极输入端相连接的电阻R8，串接在功率放大器P2的正极输入端与输出端之间的极性电容C6，正极与与非门IC8的输出端相连接、负极顺次经稳压二极管D6和电阻RlO后与功率放大器Pl的输出端相连接的电容C7，P极与功率放大器P2的输出端相连接、N极顺次经电阻R12和电阻Rll后与稳压二极管D6和电阻RlO的连接点相连接的二极管D7，以及N极与电容C7的负极相连接、P极与二极管D7和电阻R12的连接点相连接的稳压二极管D8组成。
[0030]同时，所述与非门IC7的正极输入端与功率放大器Pl的负极输入端相连接；功率放大器P2的输出端与非门IC8的正极输入端相连接，其正极输入端则与功率放大器Pl的输出?而相连接。
[0031]连接时，极性电容C5的正极要与非门ICl的输出端相连接，而电阻R12与电阻Rll的连接点则与与非门IC4的正极输入端相连接。
[0032]如图3所示，所述混合型保护电路10由输入线路，稳压集成电路Q101，时基集成电路Q102，三极管VT101，三极管VT102，三极管VT103，三极管VT104，运算放大器Ρ101，运算放大器Ρ102，电阻R101，电阻R102，电阻R103，电阻R104，电阻R105，电阻R106，电阻R107，电阻R108，电阻R109，电阻R110，电阻R111,电阻R112，电阻R113，电容C101,电容C102，电容C103，电容C104，电容C105，电容C106，二极管D101，稳压二极管D102，二极管D103，二极管D104，二极管D105，二极管D106，滑动变阻器RP101，滑动变阻器RP102，滑动变阻器RP103，热敏电阻RTlOl组成；连接时，电容ClOl的负极接地、正极与输入线路相连接，电容C102的负极接地、正极与稳压集成电路QlOl的OUT管脚相连接，电阻RlOl的一端与电容C102的正极相连接、另一端与运算放大器PlOl的负输入端相连接，二极管DlOl的N极与电容C102的正极相连接、P极与三极管VTlOl的集电极相连接，继电器KlOl与二极管DlOl并联，电阻R103的一端与三极管VTlOl的集电极相连接、另一端经电阻R102后接地，电阻R104的一端与三极管VTlOl的基极相连接、另一端与运算放大器PlOl的输出端相连接，电阻R105的一端与二极管DlOl的N极相连接、另一端与三极管VT103的集电极相连接，滑动变阻器TPlOl的一端接地、另一端与运算放大器PlOl的正输入端相连接，电容C103的负极接地、正极与运算放大器PlOl的正输入端相连接，电容C104的负极接地、正极经电阻R109后与稳压集成电路QlOl的OUT管脚相连接，电阻R108的一端与稳压集成电路QlOl的OUT管脚相连接、另一端同时与运算放大器P102的负输入端和三极管VT102的集电极相连接，电阻R107的一端接地、另一端与运算放大器P102的负输入端相连接，电阻R106的一端与三极管VT102的基极相连接、另一端与运算放大器P102的输出端相连接，稳压二极管D102的P极与运算放大器P102的正输入端相连接、N极与电容C104的正极相连接，电阻RlOl的一端与电容C103的正极相连接、另一端与电容ClOl的正极相连接，电容C105的负极与电容C104的正极相连接、正极与三极管VT104的集电极相连接，电阻町10的一端与电容(:105的正极相连接、另一端经继电器K102后与电容ClOl的正极相连接，二极管D103的N极与电容ClOl的正极相连接、P极经电阻Rlll后与三极管VT104的基极相连接，二极管D105的P极经电阻R112后与电容ClOl的正极相连接、N极与时基集成电路Q102的Discharge管脚相连接，二极管D104的P极与二极管D105的N极相连接、N极与三极管VT104的发射极相连接，滑动变阻器RP102的一端与二极管D105的P极相连接、另一端与二极管D104的N极相连接、滑动端与时基集成电路Q102的Control voltage管脚相连接，二极管D106的N极与二极管D105的P极相连接、P极接地，电容C106的负极接地、正极与时基集成电路Q102的Trigger管脚和Thresshold管脚相连接，热敏电阻RTlOl与电容C106并联，滑动变阻器RP103的一端与二极管D106的N极相连接、另一端经电阻R113后与电容C106的正极相连接；其中，稳压集成电路QlOl的GND管脚接地、IN管脚与电容ClOl的正极相连接，所述继电器KlOl的常闭触点开关SlOl设置在输入线路上，继电器K102的常闭触点开关S102设置在输入线路上，三极管VTlOl的发射极和三极管VT102的发射极均与三极管VT103的基极相连接，三极管VT103的发射极接地，二极管D103的P极与继电器K102和电阻RllO的连接点相连接、且二极管D103的P极还与时基集成电路Q102的Discharge管脚相连接，三极管VT104的发射极接地，时基集成电路Q102的GND管脚接地、其Vcc管脚与Reset管脚均与二极管D106的N极相连接，输入线路与电容C5的正极相连接。当电压超过额定值时，继电器KlOl得电，常闭触点开关 SlOl断开，使得电路供电断开，而当电路的运行温度超过额定温度时，热敏电阻RTlOl阻值变大，继电器K102得电，常闭触点开关S102断开，使得电路供电断开。
[0033]本发明形成有4个输出端，S卩CT1、CT2、CT3和CT4。其中，输出端CTl由二极管Dl的N极引出形成，输出端CT2有二极管D3的P极引出形成，输出端CT3由倒相放大器U2的输出端引出形成，输出端CT4由异或门IC6的输出端引出形成。
[0034]如上所述，便可以很好的实现本发明。
【主权项】
1.基于逻辑保护放大电路的LED灯保护型晶体振荡控制系统，主要由与非门IC4，输入端与与非门IC4的输出端相连接的非门IC5，输出端与与非门IC4的负极输入端相连接的非门IC3，以及与与非门IC4的正极输入端相连接的第一逻辑链路和第二逻辑链路组成，其特征在于，在第一逻辑链路和非门IC5的输出端之间串接有缓冲晶体振荡电路，在第一逻辑链路与与非门IC4的正极输入端之间则串接有逻辑保护放大电路(20)，在逻辑保护放大电路(20)上还设置有混合型保护电路(10);所述缓冲晶体振荡电路由倒相放大器U1，输入端与倒相放大器Ul的输出端相连接的倒相放大器U2，正极与倒相放大器Ul的输入端相连接、负极顺次经电感L2和电感LI后与倒相放大器Ul的输出端相连接的可调电容C4，一端与倒相放大器Ul的输入端相连接、另一端与电感LI和电感L2的连接点相连接的晶体振荡器X，一端与倒相放大器Ul的输入端相连接、另一端与倒相放大器U2的输出端相连接的电阻R5，以及与电阻R5相并联的电容C3组成；所述倒相放大器Ul的输入端则同时与非门IC5的输出端、第一逻辑链路和地方二逻辑链路相连接；所述逻辑保护放大电路(20)主要由功率放大器Pl，功率放大器P2，与非门IC7，与非门IC8，负极与功率放大器Pl的正极输入端相连接、正极经电阻R9后与与非门IC8的负极输入端相连接的极性电容C5，一端与与非门IC7的负极输入端相连接、另一端与功率放大器Pl的正极输入端相连接的电阻R6，串接在功率放大器Pl的负极输入端与输出端之间的电阻R7，一端与与非门IC7的输出端相连接、另一端与功率放大器P2的负极输入端相连接的电阻R8，串接在功率放大器P2的正极输入端与输出端之间的极性电容C6，正极与与非门IC8的输出端相连接、负极顺次经稳压二极管D6和电阻RlO后与功率放大器Pl的输出端相连接的电容C7，P极与功率放大器P2的输出端相连接、N极顺次经电阻R12和电阻Rll后与稳压二极管D6和电阻RlO的连接点相连接的二极管D7，以及N极与电容C7的负极相连接、P极与二极管D7和电阻R12的连接点相连接的稳压二极管D8组成；所述与非门IC7的正极输入端与功率放大器Pl的负极输入端相连接；功率放大器P2的输出端与非门IC8的正极输入端相连接，其正极输入端则与功率放大器Pl的输出端相连接；所述极性电容C5的正极与第一逻辑链路相连接，而电阻R12与电阻Rll的连接点则与与非门IC4的正极输入端相连接； 所述混合型保护电路(10)由输入线路，稳压集成电路QlOl，时基集成电路Q102，三极管VT101，三极管VT102，三极管VT103，三极管VT104，运算放大器P101，运算放大器P102，负极接地、正极与输入线路相连接的电容ClOl，负极接地、正极与稳压集成电路QlOl的OUT管脚相连接的电容C102，一端与电容C102的正极相连接、另一端与运算放大器PlOl的负输入端相连接的电阻RlOl，N极与电容C102的正极相连接、P极与三极管VTlOl的集电极相连接的二极管DlOl，与二极管DlOl并联的继电器KlOl，一端与三极管VTlOl的集电极相连接、另一端经电阻R102后接地的电阻R103，一端与三极管VTlOl的基极相连接、另一端与运算放大器PlOl的输出端相连接的电阻R104，一端与二极管DlOl的N极相连接、另一端与三极管VT103的集电极相连接的电阻R105，一端接地、另一端与运算放大器PlOl的正输入端相连接的滑动变阻器TP101，负极接地、正极与运算放大器PlOl的正输入端相连接的电容C103，负极接地、正极经电阻R109后与稳压集成电路QlOl的OUT管脚相连接的电容C104，一端与稳压集成电路QlOl的OUT管脚相连接、另一端同时与运算放大器P102的负输入端和三极管VT102的集电极相连接的电阻R108，一端接地、另一端与运算放大器P102的负输入端相连接的电阻R107，一端与三极管VT102的基极相连接、另一端与运算放大器P102的输出端相连接的电阻R106，P极与运算放大器P102的正输入端相连接、N极与电容C104的正极相连接的稳压二极管D102，一端与电容C103的正极相连接、另一端与电容ClOl的正极相连接的电阻RlOl，负极与电容C104的正极相连接、正极与三极管VT104的集电极相连接的电容C105，一端与电容C105的正极相连接、另一端经继电器K102后与电容ClOl的正极相连接的电阻R110，N极与电容ClOl的正极相连接、P极经电阻Rlll后与三极管VT104的基极相连接的二极管D103，P极经电阻R112后与电容ClOl的正极相连接、N极与时基集成电路Q102的Discharge管脚相连接的二极管D105，P极与二极管D105的N极相连接、N极与三极管VT104的发射极相连接的二极管D104，一端与二极管D105的P极相连接、另一端与二极管D104的N极相连接、滑动端与时基集成电路Q102的Control voltage管脚相连接的滑动变阻器RP102，N极与二极管D105的P极相连接、P极接地的二极管D106，负极接地、正极与时基集成电路Q102的Trigger管脚和Thresshold管脚相连接的电容C106，与电容C106并联的热敏电阻RT101，以及一端与二极管D106的N极相连接、另一端经电阻R113后与电容C106的正极相连接的滑动变阻器RP103组成；其中，稳压集成电路QlOl的GND管脚接地、IN管脚与电容ClOl的正极相连接，所述继电器KlOl的常闭触点开关SlOl设置在输入线路上，继电器K102的常闭触点开关S102设置在输入线路上，三极管VTlOl的发射极和三极管VT102的发射极均与三极管VT103的基极相连接，三极管VT103的发射极接地，二极管D103的P极与继电器K102和电阻RllO的连接点相连接、且二极管D103的P极还与时基集成电路Q102的Discharge管脚相连接，三极管VT104的发射极接地，时基集成电路Q102的GND管脚接地、其Vcc管脚与Reset管脚均与二极管D106的N极相连接，输入线路与电容C5的正极相连接。2.根据权利要求1所述的基于逻辑保护放大电路的LED灯保护型晶体振荡控制系统，其特征在于，所述第一逻辑链路由非门IC1，输入端与非门ICl的输出端相连接、输出端顺次经电阻R3、二极管D2后与倒相放大器Ul的输入端相连接的非门IC2，P极与非门ICl的输入端相连接、N极顺次经电阻R2和电容Cl后与非门ICl的输入端相连接的二极管D1，以及与二极管Dl相并联的电阻Rl组成；所述非门ICl的输出端则与极性电容C5的正极相连接。3.根据权利要求2所述的基于逻辑保护放大电路的LED灯保护型晶体振荡控制系统，其特征在于，所述的第二逻辑链路由异或门IC6，P极与与非门IC4的正极输入端相连接、N极与异或门IC6的第一输入端相连接的二极管D4，N极与非门IC3的输入端相连接、P极经二极管D5后与异或门IC6的第一输入端相连接的二极管D3，与二极管D3相并联的电阻R4，以及正极与二极管D3的N极相连接、负极接地的电容C2组成；所述异或门IC6的第二输入端则分别与非门IC5的输出端和倒相放大器Ul的输入端相连接。
【专利摘要】本发明公开了基于逻辑保护放大电路的LED灯保护型晶体振荡控制系统，主要由与非门IC4，非门IC5，非门IC3，第一逻辑链路，第二逻辑链路，缓冲晶体振荡电路，逻辑保护放大电路，以及混合型保护电路组成。本发明能够在电路运行温度过高或者电压过高时断开电路，更好的保护了电路结构，提高了电路运行的安全性以及电路的使用寿命，且整体结构简单，其制作和使用非常方便。同时，本发明完全采用逻辑电子元件来实现其逻辑控制功能，因此其能耗非常低，运算速度快。
【IPC分类】H05B37/02
【公开号】CN104902641
【申请号】CN201510310372
【发明人】黄涛
【申请人】成都雷克尔科技有限公司
【公开日】2015年9月9日
【申请日】2015年6月9日
【公告号】CN104411057A
最新回复(0)