制造线路的方法及具有电路图案的陶瓷基板的制作方法
制造线路的方法及具有电路图案的陶瓷基板的制作方法
【技术领域】
[0001]本发明涉及一种制造线路的方法，具体地涉及一种无需使用黄光微影处理在陶瓷基板上制造线路的方法。
【背景技术】
[0002]在半导体产业中，陶瓷基板已广泛被使用在半导体芯片的封装上，特别是针对高功率的电子产品，具高散热系数的氮化铝基板的使用更是主流。例如对于LED产品而言，在陶瓷基板表面镀上铜层后制成线路，可作为与LED晶粒结合、电导通导线以及散热媒介使用。
[0003]请参阅图1，其为本领域已知的基板上以金属薄膜沉积方式形成线路的制造方法的流程图，其中所述基板可以是陶瓷散热基板，而所述制造方法的步骤包括:
[0004]步骤101:提供基板；
[0005]步骤102:依设计所需位置，对所述基板进行钻孔；
[0006]步骤103:在所述基板表面沉积金属层，以形成导电层；
[0007]步骤104:对所述基板进行黄光处理，包括清洗、涂覆光阻膜、烘烤、曝光及显影等步骤，利用光阻在所述金属层上方形成部分被光阻遮盖、而部分未被光阻遮盖的图案，以利后续处理的进行；
[0008]步骤105:将覆有光阻图案的所述基板送入电镀(electroplating)处理,对未被光阻覆盖而使所述金属层裸露的区域进行厚金属层电镀，以及对通孔进行填孔，使得基板上两面导电层可借由孔壁上的金属镀膜层而导通；
[0009]步骤106:对基板进行磨刷处理，以增加电镀铜层的均匀性；
[0010]步骤107:对所述基板进行剥膜处理，以将其上的光阻去除；
[0011]步骤108:对表面金属层进行蚀刻以形成线路以及焊垫；
[0012]步骤109:对基板表面进行防焊(solder mask)层的印刷；以及
[0013]步骤110:对镀铜层进行表面处理，以增加后续焊接强度、焊接良率以及焊接信赖性。
[0014]本领域已知的线路制作流程是在基板长成基底金属层后，需经过黄光微影处理以形成线路图案，其流程依序为压膜(dry film laminat1n)、曝光及显影，其中曝光处理所使用的半导体级设备需在无尘室中生产，凡是规划使用黄光微影处理于大量生产时，其所需的设备投资金额往往很高。此外，黄光微影处理的流程长，造成生产效率低，加上所使用的昂贵的设备及原物料成本，将导致整体黄光微影处理成本偏高，约占整体成本15?20%,但迟迟未见可大幅降低生产成本及生产时间的制造方法。
[0015]此外，本领域已知的黄光微影处理所使用的电镀用感光光阻层，通常有可抗酸但不抗碱的性质，因此当需使用碱性镀液，例如镀银时，便会产生干膜附着力不佳的问题，进而影响产品良率。
[0016]除了图1所示的薄膜沉积金属处理外，本领域已知的技术还有以网印方式在陶瓷基板上直接印刷铜浆或银浆电路图案，再进行高温烧结以形成具金属线路图案的陶瓷基板。虽然此种厚膜处理无需使用高成本的黄光微影设备，但其线路附着力较差，且线路精细度低，无法符合市场需求。
[0017]由此，有鉴于已知技术的缺失，本发明提供了制造线路的方法，以改善上述缺失。
【发明内容】
[0018]本发明的第一方面是提供一种制造线路的方法，包括下列步骤:提供陶瓷基板，提供非感光性层，所述非感光性层具有镂空部位，以及执行第一操作及第二操作的其中之一，其中:执行所述第一操作的步骤包括下列子步骤:将所述非感光性层置于所述陶瓷基板上，通过所述镂空部位来在所述陶瓷基板上选择性沉积第一导电层，移除所述非感光性层，以及在所述第一导电层上沉积第二导电层，以形成所述线路，以及执行所述第二操作的步骤包括下列子步骤:在所述陶瓷基板上沉积第三导电层，将所述非感光性层置于所述第三导电层上，以在所述第三导电层上选择性沉积第四导电层，移除所述非感光性层，其中所述第四导电层使所述第三导电层具有暴露部分，以及移除所述第三导电层的所述暴露部分，以形成所述线路。
[0019]本发明的第二方面是提供一种具有电路图案的陶瓷基板，包括:陶瓷基板本体，金属线路图案，所述金属线路图案是利用溅镀、蒸镀或离子镀膜处理直接形成于所述陶瓷基板本体上，化镀铜层，所述化镀铜层是利用化学镀铜处理直接形成于所述金属线路图案上，以及表面处理层，所述表面处理层直接形成于所述化镀铜层上，以构成所述具有电路图案的陶瓷基板。
[0020]本发明的第三方面是提供一种在陶瓷产品上形成电子电路的方法，包括下列步骤:a.提供陶瓷基板，b.提供可重复使用的非感光性层，其中所述可重复使用的非感光性层具有镂空部位，并于步骤b之前或步骤b之后，在所述陶瓷基板上形成第一金属层，c.以电镀或化学镀方式，透过所述镂空部位在所述第一金属层上形成第二金属层，以便于所述陶瓷基板形成所述电子电路，以及d.移除所述可重复使用的非感光性层，以供下一次使用。
【附图说明】
[0021]图1:本领域已知的在基板上形成线路的制造方法的流程图。
[0022]图2:本发明实施例1的基板本体上形成线路的制造方法的流程图。
[0023]图3A?3F:本发明所述实施例1的基板本体上形成线路的截面示意图。
[0024]图4:本发明实施例2的基板本体上形成线路的制造方法的流程图。
[0025]图5A?5E:本发明所述实施例2的基板本体上形成线路的截面示意图。
[0026]附图标记:
[0027]30、50基板本体
[0028]31第一线路
[0029]32第一表面
[0030]33、53 通孔
[0031]34、38、48、54、58、68 插销孔
[0032]35、55 内壁
[0033]36第一治具
[0034]37第一镂空部位
[0035]39、44第一导电层
[0036]40第二导电层
[0037]41第二线路
[0038]42第二表面
[0039]43、63 插销
[0040]45、65 防焊层
[0041]46第二治具
[0042]47第二镂空部位
[0043]49、69表面处理层
[0044]51第二线路
[0045]52第二表面
[0046]56第二治具
[0047]57第二镂空部位
[0048]59第三导电层
[0049]60第四导电层
[0050]61第三线路
[0051]62第四表面
[0052]66第四治具
[0053]67第四镂空部位
[0054]101 ?110、201 ?210、401 ?411 步骤
【具体实施方式】
[0055]本发明的实施例的详细描述如下所述，然而，除了所述详细描述之外，本发明还可以广泛地以其他的实施例来施行。亦即，本发明的范围并不受已提出的实施例所限制，而应以本发明提出的权利要求为准。
[0056]本发明提出一种可重复使用的非感光性治具，可取代光阻材料，因此不需使用黄光微影处理，即可简单完成陶瓷线路基板制作，可以大幅缩短处理长度、快速大量生产所需产品、以及降低生产成本约30%。
[0057]请参阅图2及图3A?3F。图2为本发明实施例1的基板本体30上形成第一线路31及/或第二线路41的制造方法的流程图，而图3A?3F为所述基板本体30上形成所述第一线路31及/或所述第二线路41的截面示意图，其中所述基板本体30是陶瓷基板，而所述制造方法包含下列步骤:
[0058]步骤201:提供所述基板本体30，所述基板本体30具有第一表面32及第二表面42 ；
[0059]步骤202:依设计所需位置，对所述基板本体30的所述第一表面32及/或所述第二表面42进行钻孔，以形成至少通孔33以及至少一个插销孔34，所述通孔33具有内壁 35 ；
[0060]步骤203:提供第一治具36，其外形尺寸与所述基板本体30的外形尺寸相同，所述第一治具36具有第一镂空部位37及至少一个插销孔38，所述第一镂空部位37是对应于所述基板本体30的所述第一表面32上所要形成的所述第一线路31 (其包括导线图案、通孔图案及/或焊垫图案)，且所述第一治具36为非感光性治具，因此所述第一治具36可重复使用，与本领域已知的使用的涂覆光阻的感光性层不同；此外，可再提供第二治具46，其外形尺寸与所述基板本体30的外形尺寸也相同，所述第二治具46也具有第二镂空部位47及至少一个插销孔48，所述第二镂空部位46是对应于所述基板本体30的所述第二表面上所要形成的所述第二线路41 (其包括导线图案、通孔图案及/或焊垫图案)，且所述第二治具46也为非感光性治具，因此所述第二治具也可重复使用；
[0061]步骤204:将所述第一治具36叠置于所述基板本体30的所述第一表面32上及/或将所述第二治具46叠置于所述基板本体30的所述第二表面42上。由于所述第一治具36、第二治具46及所述基板本体30至少分别具有对应的供对位及固定的所述插销孔38、48、34，加上对应数量所述插销43以供插入所述对应的所述插销孔38、48、34，使所述第一治具36及/或第二治具46与所述基板本体30接合及固定。若是需要对所述基板本体 30的两面同时沉积第一导电层39，则所述第一治具36及第二治具46需同时使用；若是只需要对所述基板本体30的所述第一表面32或所述第二表面42其中之一沉积所述第一导电层39，则可仅使用所述第一治具36及所述第二治具46其中之一；
[0062]步骤205:于所述基板本体30的所述第一表面32及/或所述第二表面42，以及所述通孔33的内壁35，透过所述第一治具36的第一镂空部位37及/或第二治具46的第二镂空部位47沉积所述第一导电层39，所述第一导电层39可以是钛层加上铜层，所述沉积方式可以采用派镀(sputtering)、蒸镀(evaporat1n)或是离子镀膜(1n plating)等处理；
[0063]步骤206:将所述插销43取下后，将所使用的所述第一治具36及/或所述第二治具46从所述基板本体30的所述第一表面32及/或所述第二表面42移除，对已沉积所述第一导电层39的所述基板本体30执行后述的步骤207。当所述第一治具36及/或所述第二治具46为导体材质时，可视情况送至退洗处理，利用适当的碱液或酸液浸泡、或采用喷砂的方式将所述第一治具36及/或所述第二治具46上所沉积的所述第一导电层44去除，使所述第一治具36及/或所述第二治具46可重复使用；
[0064]步骤207:将已沉积所述第一导电层39的所述基板本体30送至化学镀的处理，于所述第一导电层39上以及已沉积所述第一导电层39的所述通孔33的所述内壁35沉积第二导电层40，所述第二导电层40材质可以与所述第一导电层39相同或不同。由于化学镀的处理所沉积的所述第二导电层40的厚度(约2?15um)比所述第一导电层39的厚度(通常约I?1.5um)大，借此得到所述第一导电层39及所述第二导电层40所述目标总厚度，以增加导电性，以形成所述第一线路31及/或所述第二线路41，于此步骤中，第二导电层40可填满或不填满通孔33，视产品的线路设计需求而定；
[0065]步骤208:对已沉积所述第一导电层39及所述第二导电层40的所述基板本体30进行烘烤回火，所述回火的温度约为300摄氏度，使所述第一导电层39及/或第二导电层40更为致密；
[0066]步骤209:于所述基板本体30的所述第一表面32及/或第二表面42上之一部分进行防焊层45的印刷，步骤209是视产品设计需求而定，亦可省略而直接进行步骤210 ;以及
[0067]步骤210:于所述第一线路31及所述第二线路41上形成表面处理层49，以防止第二导电层40氧化，并增加后续焊接强度、焊接良率以及焊接信赖性，当通孔33未被填满时，表面处理层49也将形成于通孔33中的第二导电层40上。
[0068]所述第一导电层39的材质例如为钛/铜，而所述第二导电层40的材质优选为铜。所述表面处理例如为化学镀处理，其是将金、银、镍/银、镍/金或镍/钯/金层镀于第二导电层40上。所述第一治具36及第二治具46的材质为陶瓷、不锈钢(例如SUS304或SUS316)、硅、硅胶、高分子材料或铝。所述第一治具36及所述第二治具46可以使用例如CNC成型机(router)来进行加工，于所述第一治具36及所述第二治具46的内部形成所述第一镂空部位37、所述第二镂空部位47及所述插销孔38、48。为了所述第一治具36及所述第二治具46所使用的材料方便取得，也可使用与所述基板本体30相同的材料。
[0069]请参阅图4及图5A?5E。图4是本发明实施例2的基板本体50上形成第三线路51及/或第四线路61的制造方法的流程图，而图5A?5E是所述基板本体50上形成所述第三线路51及/或所述第四线路61的截面示意图，其中所述基板本体50是陶瓷基板，而所述制造方法包含下列步骤:
[0070]步骤401:提供所述基板本体50，所述基板本体50具有第三表面52及第四表面62 ；
[0071]步骤402:依设计所需位置，对所述基板本体50的所述第三表面52及/或所述第四表面62进行钻孔，以形成至少通孔53及至少一个插销孔54，所述通孔53具有内壁55 ；
[0072]步骤403:于所述基板本体50的所述第三表面52及/或所述第四表面62沉积第三导电层59，所述第三导电层59可以是钛层加上铜层，所述沉积方式可以采用溅镀、蒸镀或是离子镀膜等处理；
[0073]步骤404:提供第三治具56，其外形尺寸与所述基板本体50的外形尺寸相同。所述第三治具56具有第三镂空部位57，所述第三镂空部位57是对应于所述基板本体50的所述第三表面52上所要形成的线路、通孔及/或焊垫的图案，且所述第三治具56为非感光性治具，因此所述第三治具56可重复使用，与本领域已知使用的涂覆光阻的感光性层不同。此外，可再提供第四治具66，其外形尺寸与所述基板本体50的外形尺寸也相同。所述第四治具66也具有第四镂空部位67，所述第四镂空部位67是对应于所述基板本体50的所述第四表面62上所要形成的线路、通孔及/或焊垫的图案，且所述第四治具66也为非感光性治具，因此所述第四治具66也可重复使用；
[0074]步骤405:将所述第三治具56叠置于所述基板本体50的已沉积所述第三导电层59的所述第三表面52上及/或将所述第四治具66叠置于所述基板本体50的已沉积所述第三导电层59的所述第四表面62上。由于所述第三治具56、第四治具66及所述基板本体50至少分别具有对应的供对位及固定的所述插销孔58、68、54，加上对应数量的所述插销63以供插入所述对应的所述插销孔58、68、54，使所述第一治具56及/或第二治具66与所述基板本体50接合及固定。若是需要对所述基板本体50的两面同时沉积第四导电层60 (如下述步骤406)，则所述第三治具56及/或第四治具66需同时使用；若是只需要对所述基板本体50的所述第三表面52及第四表面62其中之一沉积所述第四导电层60，则可仅使用所述第三治具56及所述第四治具66其中之一；
[0075]步骤406:于所述第三导电层59上以及已沉积所述第三导电层59的所述通孔53的所述内壁55以电镀的处理沉积所述第四导电层60，所述第四导电层60的材质可以与所述第三导电层59相同或不同。由于电镀的处理所沉积的所述第四导电层60的厚度(通常约1um以上)比所述第三导电层59的厚度(通常为I?1.5um)大，借此得到所述第三导电层59及所述第四导电层60的目标总厚度，以增加导电性，于此步骤中，第四导电层60可填满或不填满通孔53，视产品之线路设计需求而定；
[0076]步骤407:对已沉积所述第三导电层59及所述第四导电层60的所述基板本体50进行磨刷处理，以提高电镀金属层的均匀性；
[0077]步骤408:于设计为焊垫的所述第三线路31及所述第四线路41上电镀形成表面处理层69，以防止第四导电层60氧化，并增加后续焊接强度、焊接良率以及焊接信赖性，步骤408也可为化学镀处理，并移至步骤410后执行，当通孔53于步骤406中未被填满时，表面处理层69也将形成于通孔53中的第四导电层60上；
[0078]步骤409:将所述插销63取下后，将所使用的所述第三治具56及/或所述第四治具66从所述基板本体50的所述第三表面52及/或所述第四表面62移除，对已沉积所述第三导电层59及所述第四导电层60的所述基板本体50执行后述的步骤410 ；
[0079]步骤410:对已沉积所述第三导电层59及所述第四导电层60的所述基板本体50进行等深蚀刻，使未被所述第四导电层60所覆盖的所述第三导电层59被完全蚀刻而去除；以及
[0080]步骤411:视产品设计需求于所述基板本体50的所述第三表面52及/或所述第四表面62上之一部分进行防焊层65的印刷。
[0081]所述第三导电层59的材质例如为钛/铜，且所述第四导电层60的材质优选为铜。所述表面处理为电镀或化学镀处理，其是将金、银、镍/银、镍/金或镍/钯/金层镀于所述第四导电层60上。所述第三治具56及所述第四治具66的材质优选为绝缘材料，例如陶瓷、硅、硅胶、高分子材料等。所述第三治具56及第四治具66可以使用例如CNC成型机(router)来进行加工，于所述第三治具56及所述第四治具66的内部形成所述第三镂空部位57、所述第四镂空部位67及所述定位销孔58、68。为了所述第三治具56及所述第四治具66所使用的材料方便取得，也可使用与所述基板本体50相同的材料，例如陶瓷材料。
[0082]于上述实施例中，是以具有贯通孔33、53的陶瓷基板30、50作为实施例，然而也可于不具有通孔的基板上直接应用本发明，即，步骤202、402是可以省略的，而以可重复使用的非感光性层作为图案掩膜，于陶瓷基板30、50上直接形成单面或双面金属线路图案。
[0083]本发明所述的化学镀,又称无电解电镀或自身催化镀(autocatalytic plating),是指于水溶液中的金属离子在被控制的环境下，予以化学还原，不需电力而被镀敷在基材上。相较于需提供外加电力的电镀铜，化镀铜层非常均匀，因它没有电流分布不均的困难，镀件内外都显出均匀性，锐边及角等节状镀层情形可完全消除，镀层孔率较少，其耐蚀性亦比电镀铜佳。
[0084]本发明的技术方案可以直接适用线路精细度要求较低的产品，特别是取代现有的厚膜制程产品，由于本发明仍采用薄膜沉积处理在陶瓷基板上制作金属线路，因此金属线路与基板具有极佳的附着力。经 由拉力测试，当使用l_x Imm的焊垫测试，本发明产品的接着力可高达7牛顿(N)以上，若于2mmX 2mm的焊垫测试，其接着力可达15牛顿(N)以上。又本发明产品的线路精细度是依所述非感光性材料的治具的线路精细度而定，因此亦可设计应用于线路精细度要求较高的产品，例如当治具的线宽线距达ΙΟΟμπι以下时，产品的线宽线距也可达到相同精细度，而相较于本领域已知的使用黄光微影处理的高精细度产品，本发明将具有极佳成本优势。
[0085]借由本发明的非感光性材料的治具，不需使用黄光微影处理，除了可以有效降低生产成本达30%及缩短生产时间之外，更因为未使用光阻，在防焊及表面处理之前的陶瓷基板本体与各沉积导电层的表面之间，并不会有光阻剥膜所产生的光阻有机物残留，可完全避免由于光阻有机物残留所造成的产品尺寸异常，以及增加基板本体与各沉积导电层之间的接着力，从而有效提升产品的良率。
[0086]本发明以优选的实施例说明如上，仅用于借以帮助了解本发明的实施，非用以限定本发明的精神，而本领域技术人员在领悟本发明的精神后，在不脱离本发明的精神范围内，当可作些许更动润饰及等同的变化替换，其专利保护范围当视后附的权利要求及其等同领域而定。
[0087]实施例1:
[0088]一种制造线路的方法，包括下列步骤:
[0089]提供陶瓷基板；
[0090]提供非感光性层，所述非感光性层具有镂空部位；以及
[0091]执行第一操作及第二操作的其中之一，其中:
[0092]执行所述第一操作的步骤包括下列子步骤:
[0093]将所述非感光性层置于所述陶瓷基板上；
[0094]通过所述镂空部位来在所述陶瓷基板上选择性沉积第一导电层；
[0095]移除所述非感光性层；以及
[0096]于所述第一导电层上沉积第二导电层，以形成所述线路；以及
[0097]执行所述第二操作的步骤包括下列子步骤:
[0098]于所述陶瓷基板上沉积第三导电层；
[0099]将所述非感光性层置于所述第三导电层上，以在所述第三导电层上选择性沉积第四导电层；
[0100]移除所述非感光性层，其中所述第四导电层使所述第三导电层具有暴露部分；以及
[0101]移除所述第三导电层的所述暴露部分，以形成所述线路。
[0102]实施例2
[0103]如实施例1所述的方法，其中:
[0104]利用派镀(sputtering)、蒸镀(evaporat1n)或离子镀膜(1nplating)处理沉积所述第一导电层；以及
[0105]利用溅镀、蒸镀或离子镀膜处理沉积所述第三导电层。
[0106]实施例3
[0107]如实施例1?2所述的方法，进一步包括下列步骤:
[0108]对所述第二导电层的表面及/或所述第四导电层的表面进行表面处理处理，其中所述表面处理是使用电镀或化学镀处理方式于所述第二导电层的表面及/或所述第四导电层的表面形成金、银、镍/银、镍/金或镍/钯/金层。
[0109]实施例4
[0110]如实施例1?3所述的方法，其中沉积所述第二导电层是利用化学镀铜处理，并进一步包括下列步骤:
[0111]回火步骤，其中所述回火步骤的温度为约300摄氏度。
[0112]实施例5
[0113]如实施例1?4所述的方法，其中沉积所述第四导电层是利用电镀处理。
[0114]实施例6
[0115]如实施例1?5所述的方法，其中所述非感光性层的材质为陶瓷、不锈钢、硅、硅胶、高分子材料或铝，且所述非感光性层是可重复使用的治具。
[0116]实施例7 —种具有电路图案的陶瓷基板，包括:
[0117]陶瓷基板本体；
[0118]金属线路图案，是利用溅镀、蒸镀或离子镀膜处理直接形成于所述陶瓷基板本体上；
[0119]化镀铜层，是利用化学镀铜处理直接形成于所述金属线路图案上；以及
[0120]表面处理层，是直接形成于所述化镀铜层上，以构成所述具有电路图案的陶瓷基板。
[0121]实施例8 一种在陶瓷产品上形成电子电路的方法，包括下列步骤:
[0122]a.提供陶瓷基板；
[0123]b.提供可重复使用的非感光性层，其中所述可重复使用的非感光性层具有镂空部位，并于步骤b之前或步骤b之后，在所述陶瓷基板上形成第一金属层；
[0124]c.以电镀或化学镀方式，透过所述镂空部位在所述第一金属层上形成第二金属层，以于所述陶瓷基板形成所述电子电路；以及
[0125]d.移除所述可重复使用的非感光性层，以供下一次使用。
[0126]实施例9
[0127]如实施例8所述的方法，其中:
[0128]若于所述步骤b之前在所述陶瓷基板上形成所述第一金属层，则于所述步骤d后，进一步包括dl步骤:蚀刻所述陶瓷基板之一表面，直到露出所述第一金属层的所有表面的一部分而不是全部。
[0129]实施例10
[0130]如实施例8?9所述的方法，其中:
[0131]所述可重复使用的非感光性层的材质为陶瓷、不锈钢、硅、硅胶、高分子材料或铝；以及
[0132]所述第一金属层的材质为钛/铜，且所述第二金属层的材质为铜。
【主权项】
1.一种制造线路的方法，包括下列步骤: 提供陶瓷基板； 提供非感光性层，所述非感光性层具有镂空部位；以及 执行第一操作及第二操作的其中之一，其中: 执行所述第一操作的步骤包括下列子步骤: 将所述非感光性层置于所述陶瓷基板上； 通过所述镂空部位来在所述陶瓷基板上选择性沉积第一导电层； 移除所述非感光性层；以及 于所述第一导电层上沉积第二导电层，以形成所述线路；以及 执行所述第二操作的步骤包括下列子步骤: 于所述陶瓷基板上沉积第三导电层； 将所述非感光性层置于所述第三导电层上，以在所述第三导电层上选择性沉积第四导电层； 移除所述非感光性层，其中所述第四导电层使所述第三导电层具有暴露部分；以及 移除所述第三导电层的所述暴露部分，以形成所述线路。2.如权利要求1所述的方法，其中: 利用溅镀、蒸镀或离子镀膜处理沉积所述第一导电层；以及 利用溅镀、蒸镀或离子镀膜处理沉积所述第三导电层。3.如权利要求1所述的方法，进一步包括下列步骤: 对所述第二导电层的表面及/或所述第四导电层的表面进行表面处理，其中所述表面处理是利用电镀或化学镀处理方式在所述第二导电层的表面及/或所述第四导电层的表面形成金、银、镍/银、镍/金或镍/钯/金层。4.如权利要求1所述的方法，其中利用化学镀铜处理沉积所述第二导电层，并进一步包括下列步骤: 回火步骤，其中所述回火步骤的温度为约300摄氏度。5.如权利要求1所述的方法，其中利用电镀处理沉积所述第四导电层。6.如权利要求1所述的方法，其中所述非感光性层的材质为陶瓷、不锈钢、硅、硅胶、高分子材料或铝，且所述非感光性层可重复使用的治具。7.一种具有电路图案的陶瓷基板，包括: 陶瓷基板本体； 金属线路图案，所述金属线路图案是利用溅镀、蒸镀或离子镀膜处理直接形成于所述陶瓷基板本体上； 化镀铜层，所述化镀铜层是利用化学镀铜处理直接形成于所述金属线路图案上；以及表面处理层，所述表面处理层直接形成于所述化镀铜层上，以构成所述具有电路图案的陶瓷基板。8.一种在陶瓷产品上形成电子电路的方法，包括下列步骤: a.提供陶瓷基板； b.提供可重复使用的非感光性层，其中所述可重复使用的非感光性层具有镂空部位，并在步骤b之前或步骤b之后，在所述陶瓷基板上形成第一金属层； C.以电镀或化学镀方式，透过所述镂空部位在所述第一金属层上形成第二金属层，以便在所述陶瓷基板形成所述电子电路；以及 d.移除所述可重复使用的非感光性层，以便供下一次使用。9.如权利要求8所述的方法，其中: 若是在所述步骤b之前在所述陶瓷基板上形成所述第一金属层，则在所述步骤d后，进一步包括dl步骤:蚀刻所述陶瓷基板的表面，直到露出所述第一金属层的所有表面的一部分而不是全部。10.如权利要求8所述的方法，其中: 所述可重复使用的非感光性层的材质为陶瓷、不锈钢、硅、硅胶、高分子材料或铝；以及 所述第一金属层的材质为钛/铜，且所述第二金属层的材质为铜。
【专利摘要】本发明提供了一种制造线路的方法，包括下列步骤：提供陶瓷基板；提供非感光性层，所述非感光性层具有镂空部位；以及执行第一操作步骤：将所述非感光性层置于所述陶瓷基板上；通过所述镂空部位来在所述陶瓷基板上选择性沉积第一导电层；以及于所述第一导电层上沉积第二导电层，以形成所述线路；或是执行第二操作步骤：于所述陶瓷基板上沉积第三导电层；将所述非感光性层置于所述第三导电层上，以在所述第三导电层上选择性沉积第四导电层，其中所述第四导电层使所述第三导电层具有暴露部分；以及移除所述第三导电层的所述暴露部分，以形成所述线路。
【IPC分类】H05K1/11, H05K3/10
【公开号】CN104902689
【申请号】CN201410079387
【发明人】曾翔玮, 吴万福
【申请人】立诚光电股份有限公司
【公开日】2015年9月9日
【申请日】2014年3月5日
【技术领域】
[0001]本发明涉及一种制造线路的方法，具体地涉及一种无需使用黄光微影处理在陶瓷基板上制造线路的方法。
【背景技术】
[0002]在半导体产业中，陶瓷基板已广泛被使用在半导体芯片的封装上，特别是针对高功率的电子产品，具高散热系数的氮化铝基板的使用更是主流。例如对于LED产品而言，在陶瓷基板表面镀上铜层后制成线路，可作为与LED晶粒结合、电导通导线以及散热媒介使用。
[0003]请参阅图1，其为本领域已知的基板上以金属薄膜沉积方式形成线路的制造方法的流程图，其中所述基板可以是陶瓷散热基板，而所述制造方法的步骤包括:
[0004]步骤101:提供基板；
[0005]步骤102:依设计所需位置，对所述基板进行钻孔；
[0006]步骤103:在所述基板表面沉积金属层，以形成导电层；
[0007]步骤104:对所述基板进行黄光处理，包括清洗、涂覆光阻膜、烘烤、曝光及显影等步骤，利用光阻在所述金属层上方形成部分被光阻遮盖、而部分未被光阻遮盖的图案，以利后续处理的进行；
[0008]步骤105:将覆有光阻图案的所述基板送入电镀(electroplating)处理,对未被光阻覆盖而使所述金属层裸露的区域进行厚金属层电镀，以及对通孔进行填孔，使得基板上两面导电层可借由孔壁上的金属镀膜层而导通；
[0009]步骤106:对基板进行磨刷处理，以增加电镀铜层的均匀性；
[0010]步骤107:对所述基板进行剥膜处理，以将其上的光阻去除；
[0011]步骤108:对表面金属层进行蚀刻以形成线路以及焊垫；
[0012]步骤109:对基板表面进行防焊(solder mask)层的印刷；以及
[0013]步骤110:对镀铜层进行表面处理，以增加后续焊接强度、焊接良率以及焊接信赖性。
[0014]本领域已知的线路制作流程是在基板长成基底金属层后，需经过黄光微影处理以形成线路图案，其流程依序为压膜(dry film laminat1n)、曝光及显影，其中曝光处理所使用的半导体级设备需在无尘室中生产，凡是规划使用黄光微影处理于大量生产时，其所需的设备投资金额往往很高。此外，黄光微影处理的流程长，造成生产效率低，加上所使用的昂贵的设备及原物料成本，将导致整体黄光微影处理成本偏高，约占整体成本15?20%,但迟迟未见可大幅降低生产成本及生产时间的制造方法。
[0015]此外，本领域已知的黄光微影处理所使用的电镀用感光光阻层，通常有可抗酸但不抗碱的性质，因此当需使用碱性镀液，例如镀银时，便会产生干膜附着力不佳的问题，进而影响产品良率。
[0016]除了图1所示的薄膜沉积金属处理外，本领域已知的技术还有以网印方式在陶瓷基板上直接印刷铜浆或银浆电路图案，再进行高温烧结以形成具金属线路图案的陶瓷基板。虽然此种厚膜处理无需使用高成本的黄光微影设备，但其线路附着力较差，且线路精细度低，无法符合市场需求。
[0017]由此，有鉴于已知技术的缺失，本发明提供了制造线路的方法，以改善上述缺失。
【发明内容】
[0018]本发明的第一方面是提供一种制造线路的方法，包括下列步骤:提供陶瓷基板，提供非感光性层，所述非感光性层具有镂空部位，以及执行第一操作及第二操作的其中之一，其中:执行所述第一操作的步骤包括下列子步骤:将所述非感光性层置于所述陶瓷基板上，通过所述镂空部位来在所述陶瓷基板上选择性沉积第一导电层，移除所述非感光性层，以及在所述第一导电层上沉积第二导电层，以形成所述线路，以及执行所述第二操作的步骤包括下列子步骤:在所述陶瓷基板上沉积第三导电层，将所述非感光性层置于所述第三导电层上，以在所述第三导电层上选择性沉积第四导电层，移除所述非感光性层，其中所述第四导电层使所述第三导电层具有暴露部分，以及移除所述第三导电层的所述暴露部分，以形成所述线路。
[0019]本发明的第二方面是提供一种具有电路图案的陶瓷基板，包括:陶瓷基板本体，金属线路图案，所述金属线路图案是利用溅镀、蒸镀或离子镀膜处理直接形成于所述陶瓷基板本体上，化镀铜层，所述化镀铜层是利用化学镀铜处理直接形成于所述金属线路图案上，以及表面处理层，所述表面处理层直接形成于所述化镀铜层上，以构成所述具有电路图案的陶瓷基板。
[0020]本发明的第三方面是提供一种在陶瓷产品上形成电子电路的方法，包括下列步骤:a.提供陶瓷基板，b.提供可重复使用的非感光性层，其中所述可重复使用的非感光性层具有镂空部位，并于步骤b之前或步骤b之后，在所述陶瓷基板上形成第一金属层，c.以电镀或化学镀方式，透过所述镂空部位在所述第一金属层上形成第二金属层，以便于所述陶瓷基板形成所述电子电路，以及d.移除所述可重复使用的非感光性层，以供下一次使用。
【附图说明】
[0021]图1:本领域已知的在基板上形成线路的制造方法的流程图。
[0022]图2:本发明实施例1的基板本体上形成线路的制造方法的流程图。
[0023]图3A?3F:本发明所述实施例1的基板本体上形成线路的截面示意图。
[0024]图4:本发明实施例2的基板本体上形成线路的制造方法的流程图。
[0025]图5A?5E:本发明所述实施例2的基板本体上形成线路的截面示意图。
[0026]附图标记:
[0027]30、50基板本体
[0028]31第一线路
[0029]32第一表面
[0030]33、53 通孔
[0031]34、38、48、54、58、68 插销孔
[0032]35、55 内壁
[0033]36第一治具
[0034]37第一镂空部位
[0035]39、44第一导电层
[0036]40第二导电层
[0037]41第二线路
[0038]42第二表面
[0039]43、63 插销
[0040]45、65 防焊层
[0041]46第二治具
[0042]47第二镂空部位
[0043]49、69表面处理层
[0044]51第二线路
[0045]52第二表面
[0046]56第二治具
[0047]57第二镂空部位
[0048]59第三导电层
[0049]60第四导电层
[0050]61第三线路
[0051]62第四表面
[0052]66第四治具
[0053]67第四镂空部位
[0054]101 ?110、201 ?210、401 ?411 步骤
【具体实施方式】
[0055]本发明的实施例的详细描述如下所述，然而，除了所述详细描述之外，本发明还可以广泛地以其他的实施例来施行。亦即，本发明的范围并不受已提出的实施例所限制，而应以本发明提出的权利要求为准。
[0056]本发明提出一种可重复使用的非感光性治具，可取代光阻材料，因此不需使用黄光微影处理，即可简单完成陶瓷线路基板制作，可以大幅缩短处理长度、快速大量生产所需产品、以及降低生产成本约30%。
[0057]请参阅图2及图3A?3F。图2为本发明实施例1的基板本体30上形成第一线路31及/或第二线路41的制造方法的流程图，而图3A?3F为所述基板本体30上形成所述第一线路31及/或所述第二线路41的截面示意图，其中所述基板本体30是陶瓷基板，而所述制造方法包含下列步骤:
[0058]步骤201:提供所述基板本体30，所述基板本体30具有第一表面32及第二表面42 ；
[0059]步骤202:依设计所需位置，对所述基板本体30的所述第一表面32及/或所述第二表面42进行钻孔，以形成至少通孔33以及至少一个插销孔34，所述通孔33具有内壁 35 ；
[0060]步骤203:提供第一治具36，其外形尺寸与所述基板本体30的外形尺寸相同，所述第一治具36具有第一镂空部位37及至少一个插销孔38，所述第一镂空部位37是对应于所述基板本体30的所述第一表面32上所要形成的所述第一线路31 (其包括导线图案、通孔图案及/或焊垫图案)，且所述第一治具36为非感光性治具，因此所述第一治具36可重复使用，与本领域已知的使用的涂覆光阻的感光性层不同；此外，可再提供第二治具46，其外形尺寸与所述基板本体30的外形尺寸也相同，所述第二治具46也具有第二镂空部位47及至少一个插销孔48，所述第二镂空部位46是对应于所述基板本体30的所述第二表面上所要形成的所述第二线路41 (其包括导线图案、通孔图案及/或焊垫图案)，且所述第二治具46也为非感光性治具，因此所述第二治具也可重复使用；
[0061]步骤204:将所述第一治具36叠置于所述基板本体30的所述第一表面32上及/或将所述第二治具46叠置于所述基板本体30的所述第二表面42上。由于所述第一治具36、第二治具46及所述基板本体30至少分别具有对应的供对位及固定的所述插销孔38、48、34，加上对应数量所述插销43以供插入所述对应的所述插销孔38、48、34，使所述第一治具36及/或第二治具46与所述基板本体30接合及固定。若是需要对所述基板本体 30的两面同时沉积第一导电层39，则所述第一治具36及第二治具46需同时使用；若是只需要对所述基板本体30的所述第一表面32或所述第二表面42其中之一沉积所述第一导电层39，则可仅使用所述第一治具36及所述第二治具46其中之一；
[0062]步骤205:于所述基板本体30的所述第一表面32及/或所述第二表面42，以及所述通孔33的内壁35，透过所述第一治具36的第一镂空部位37及/或第二治具46的第二镂空部位47沉积所述第一导电层39，所述第一导电层39可以是钛层加上铜层，所述沉积方式可以采用派镀(sputtering)、蒸镀(evaporat1n)或是离子镀膜(1n plating)等处理；
[0063]步骤206:将所述插销43取下后，将所使用的所述第一治具36及/或所述第二治具46从所述基板本体30的所述第一表面32及/或所述第二表面42移除，对已沉积所述第一导电层39的所述基板本体30执行后述的步骤207。当所述第一治具36及/或所述第二治具46为导体材质时，可视情况送至退洗处理，利用适当的碱液或酸液浸泡、或采用喷砂的方式将所述第一治具36及/或所述第二治具46上所沉积的所述第一导电层44去除，使所述第一治具36及/或所述第二治具46可重复使用；
[0064]步骤207:将已沉积所述第一导电层39的所述基板本体30送至化学镀的处理，于所述第一导电层39上以及已沉积所述第一导电层39的所述通孔33的所述内壁35沉积第二导电层40，所述第二导电层40材质可以与所述第一导电层39相同或不同。由于化学镀的处理所沉积的所述第二导电层40的厚度(约2?15um)比所述第一导电层39的厚度(通常约I?1.5um)大，借此得到所述第一导电层39及所述第二导电层40所述目标总厚度，以增加导电性，以形成所述第一线路31及/或所述第二线路41，于此步骤中，第二导电层40可填满或不填满通孔33，视产品的线路设计需求而定；
[0065]步骤208:对已沉积所述第一导电层39及所述第二导电层40的所述基板本体30进行烘烤回火，所述回火的温度约为300摄氏度，使所述第一导电层39及/或第二导电层40更为致密；
[0066]步骤209:于所述基板本体30的所述第一表面32及/或第二表面42上之一部分进行防焊层45的印刷，步骤209是视产品设计需求而定，亦可省略而直接进行步骤210 ;以及
[0067]步骤210:于所述第一线路31及所述第二线路41上形成表面处理层49，以防止第二导电层40氧化，并增加后续焊接强度、焊接良率以及焊接信赖性，当通孔33未被填满时，表面处理层49也将形成于通孔33中的第二导电层40上。
[0068]所述第一导电层39的材质例如为钛/铜，而所述第二导电层40的材质优选为铜。所述表面处理例如为化学镀处理，其是将金、银、镍/银、镍/金或镍/钯/金层镀于第二导电层40上。所述第一治具36及第二治具46的材质为陶瓷、不锈钢(例如SUS304或SUS316)、硅、硅胶、高分子材料或铝。所述第一治具36及所述第二治具46可以使用例如CNC成型机(router)来进行加工，于所述第一治具36及所述第二治具46的内部形成所述第一镂空部位37、所述第二镂空部位47及所述插销孔38、48。为了所述第一治具36及所述第二治具46所使用的材料方便取得，也可使用与所述基板本体30相同的材料。
[0069]请参阅图4及图5A?5E。图4是本发明实施例2的基板本体50上形成第三线路51及/或第四线路61的制造方法的流程图，而图5A?5E是所述基板本体50上形成所述第三线路51及/或所述第四线路61的截面示意图，其中所述基板本体50是陶瓷基板，而所述制造方法包含下列步骤:
[0070]步骤401:提供所述基板本体50，所述基板本体50具有第三表面52及第四表面62 ；
[0071]步骤402:依设计所需位置，对所述基板本体50的所述第三表面52及/或所述第四表面62进行钻孔，以形成至少通孔53及至少一个插销孔54，所述通孔53具有内壁55 ；
[0072]步骤403:于所述基板本体50的所述第三表面52及/或所述第四表面62沉积第三导电层59，所述第三导电层59可以是钛层加上铜层，所述沉积方式可以采用溅镀、蒸镀或是离子镀膜等处理；
[0073]步骤404:提供第三治具56，其外形尺寸与所述基板本体50的外形尺寸相同。所述第三治具56具有第三镂空部位57，所述第三镂空部位57是对应于所述基板本体50的所述第三表面52上所要形成的线路、通孔及/或焊垫的图案，且所述第三治具56为非感光性治具，因此所述第三治具56可重复使用，与本领域已知使用的涂覆光阻的感光性层不同。此外，可再提供第四治具66，其外形尺寸与所述基板本体50的外形尺寸也相同。所述第四治具66也具有第四镂空部位67，所述第四镂空部位67是对应于所述基板本体50的所述第四表面62上所要形成的线路、通孔及/或焊垫的图案，且所述第四治具66也为非感光性治具，因此所述第四治具66也可重复使用；
[0074]步骤405:将所述第三治具56叠置于所述基板本体50的已沉积所述第三导电层59的所述第三表面52上及/或将所述第四治具66叠置于所述基板本体50的已沉积所述第三导电层59的所述第四表面62上。由于所述第三治具56、第四治具66及所述基板本体50至少分别具有对应的供对位及固定的所述插销孔58、68、54，加上对应数量的所述插销63以供插入所述对应的所述插销孔58、68、54，使所述第一治具56及/或第二治具66与所述基板本体50接合及固定。若是需要对所述基板本体50的两面同时沉积第四导电层60 (如下述步骤406)，则所述第三治具56及/或第四治具66需同时使用；若是只需要对所述基板本体50的所述第三表面52及第四表面62其中之一沉积所述第四导电层60，则可仅使用所述第三治具56及所述第四治具66其中之一；
[0075]步骤406:于所述第三导电层59上以及已沉积所述第三导电层59的所述通孔53的所述内壁55以电镀的处理沉积所述第四导电层60，所述第四导电层60的材质可以与所述第三导电层59相同或不同。由于电镀的处理所沉积的所述第四导电层60的厚度(通常约1um以上)比所述第三导电层59的厚度(通常为I?1.5um)大，借此得到所述第三导电层59及所述第四导电层60的目标总厚度，以增加导电性，于此步骤中，第四导电层60可填满或不填满通孔53，视产品之线路设计需求而定；
[0076]步骤407:对已沉积所述第三导电层59及所述第四导电层60的所述基板本体50进行磨刷处理，以提高电镀金属层的均匀性；
[0077]步骤408:于设计为焊垫的所述第三线路31及所述第四线路41上电镀形成表面处理层69，以防止第四导电层60氧化，并增加后续焊接强度、焊接良率以及焊接信赖性，步骤408也可为化学镀处理，并移至步骤410后执行，当通孔53于步骤406中未被填满时，表面处理层69也将形成于通孔53中的第四导电层60上；
[0078]步骤409:将所述插销63取下后，将所使用的所述第三治具56及/或所述第四治具66从所述基板本体50的所述第三表面52及/或所述第四表面62移除，对已沉积所述第三导电层59及所述第四导电层60的所述基板本体50执行后述的步骤410 ；
[0079]步骤410:对已沉积所述第三导电层59及所述第四导电层60的所述基板本体50进行等深蚀刻，使未被所述第四导电层60所覆盖的所述第三导电层59被完全蚀刻而去除；以及
[0080]步骤411:视产品设计需求于所述基板本体50的所述第三表面52及/或所述第四表面62上之一部分进行防焊层65的印刷。
[0081]所述第三导电层59的材质例如为钛/铜，且所述第四导电层60的材质优选为铜。所述表面处理为电镀或化学镀处理，其是将金、银、镍/银、镍/金或镍/钯/金层镀于所述第四导电层60上。所述第三治具56及所述第四治具66的材质优选为绝缘材料，例如陶瓷、硅、硅胶、高分子材料等。所述第三治具56及第四治具66可以使用例如CNC成型机(router)来进行加工，于所述第三治具56及所述第四治具66的内部形成所述第三镂空部位57、所述第四镂空部位67及所述定位销孔58、68。为了所述第三治具56及所述第四治具66所使用的材料方便取得，也可使用与所述基板本体50相同的材料，例如陶瓷材料。
[0082]于上述实施例中，是以具有贯通孔33、53的陶瓷基板30、50作为实施例，然而也可于不具有通孔的基板上直接应用本发明，即，步骤202、402是可以省略的，而以可重复使用的非感光性层作为图案掩膜，于陶瓷基板30、50上直接形成单面或双面金属线路图案。
[0083]本发明所述的化学镀,又称无电解电镀或自身催化镀(autocatalytic plating),是指于水溶液中的金属离子在被控制的环境下，予以化学还原，不需电力而被镀敷在基材上。相较于需提供外加电力的电镀铜，化镀铜层非常均匀，因它没有电流分布不均的困难，镀件内外都显出均匀性，锐边及角等节状镀层情形可完全消除，镀层孔率较少，其耐蚀性亦比电镀铜佳。
[0084]本发明的技术方案可以直接适用线路精细度要求较低的产品，特别是取代现有的厚膜制程产品，由于本发明仍采用薄膜沉积处理在陶瓷基板上制作金属线路，因此金属线路与基板具有极佳的附着力。经 由拉力测试，当使用l_x Imm的焊垫测试，本发明产品的接着力可高达7牛顿(N)以上，若于2mmX 2mm的焊垫测试，其接着力可达15牛顿(N)以上。又本发明产品的线路精细度是依所述非感光性材料的治具的线路精细度而定，因此亦可设计应用于线路精细度要求较高的产品，例如当治具的线宽线距达ΙΟΟμπι以下时，产品的线宽线距也可达到相同精细度，而相较于本领域已知的使用黄光微影处理的高精细度产品，本发明将具有极佳成本优势。
[0085]借由本发明的非感光性材料的治具，不需使用黄光微影处理，除了可以有效降低生产成本达30%及缩短生产时间之外，更因为未使用光阻，在防焊及表面处理之前的陶瓷基板本体与各沉积导电层的表面之间，并不会有光阻剥膜所产生的光阻有机物残留，可完全避免由于光阻有机物残留所造成的产品尺寸异常，以及增加基板本体与各沉积导电层之间的接着力，从而有效提升产品的良率。
[0086]本发明以优选的实施例说明如上，仅用于借以帮助了解本发明的实施，非用以限定本发明的精神，而本领域技术人员在领悟本发明的精神后，在不脱离本发明的精神范围内，当可作些许更动润饰及等同的变化替换，其专利保护范围当视后附的权利要求及其等同领域而定。
[0087]实施例1:
[0088]一种制造线路的方法，包括下列步骤:
[0089]提供陶瓷基板；
[0090]提供非感光性层，所述非感光性层具有镂空部位；以及
[0091]执行第一操作及第二操作的其中之一，其中:
[0092]执行所述第一操作的步骤包括下列子步骤:
[0093]将所述非感光性层置于所述陶瓷基板上；
[0094]通过所述镂空部位来在所述陶瓷基板上选择性沉积第一导电层；
[0095]移除所述非感光性层；以及
[0096]于所述第一导电层上沉积第二导电层，以形成所述线路；以及
[0097]执行所述第二操作的步骤包括下列子步骤:
[0098]于所述陶瓷基板上沉积第三导电层；
[0099]将所述非感光性层置于所述第三导电层上，以在所述第三导电层上选择性沉积第四导电层；
[0100]移除所述非感光性层，其中所述第四导电层使所述第三导电层具有暴露部分；以及
[0101]移除所述第三导电层的所述暴露部分，以形成所述线路。
[0102]实施例2
[0103]如实施例1所述的方法，其中:
[0104]利用派镀(sputtering)、蒸镀(evaporat1n)或离子镀膜(1nplating)处理沉积所述第一导电层；以及
[0105]利用溅镀、蒸镀或离子镀膜处理沉积所述第三导电层。
[0106]实施例3
[0107]如实施例1?2所述的方法，进一步包括下列步骤:
[0108]对所述第二导电层的表面及/或所述第四导电层的表面进行表面处理处理，其中所述表面处理是使用电镀或化学镀处理方式于所述第二导电层的表面及/或所述第四导电层的表面形成金、银、镍/银、镍/金或镍/钯/金层。
[0109]实施例4
[0110]如实施例1?3所述的方法，其中沉积所述第二导电层是利用化学镀铜处理，并进一步包括下列步骤:
[0111]回火步骤，其中所述回火步骤的温度为约300摄氏度。
[0112]实施例5
[0113]如实施例1?4所述的方法，其中沉积所述第四导电层是利用电镀处理。
[0114]实施例6
[0115]如实施例1?5所述的方法，其中所述非感光性层的材质为陶瓷、不锈钢、硅、硅胶、高分子材料或铝，且所述非感光性层是可重复使用的治具。
[0116]实施例7 —种具有电路图案的陶瓷基板，包括:
[0117]陶瓷基板本体；
[0118]金属线路图案，是利用溅镀、蒸镀或离子镀膜处理直接形成于所述陶瓷基板本体上；
[0119]化镀铜层，是利用化学镀铜处理直接形成于所述金属线路图案上；以及
[0120]表面处理层，是直接形成于所述化镀铜层上，以构成所述具有电路图案的陶瓷基板。
[0121]实施例8 一种在陶瓷产品上形成电子电路的方法，包括下列步骤:
[0122]a.提供陶瓷基板；
[0123]b.提供可重复使用的非感光性层，其中所述可重复使用的非感光性层具有镂空部位，并于步骤b之前或步骤b之后，在所述陶瓷基板上形成第一金属层；
[0124]c.以电镀或化学镀方式，透过所述镂空部位在所述第一金属层上形成第二金属层，以于所述陶瓷基板形成所述电子电路；以及
[0125]d.移除所述可重复使用的非感光性层，以供下一次使用。
[0126]实施例9
[0127]如实施例8所述的方法，其中:
[0128]若于所述步骤b之前在所述陶瓷基板上形成所述第一金属层，则于所述步骤d后，进一步包括dl步骤:蚀刻所述陶瓷基板之一表面，直到露出所述第一金属层的所有表面的一部分而不是全部。
[0129]实施例10
[0130]如实施例8?9所述的方法，其中:
[0131]所述可重复使用的非感光性层的材质为陶瓷、不锈钢、硅、硅胶、高分子材料或铝；以及
[0132]所述第一金属层的材质为钛/铜，且所述第二金属层的材质为铜。
【主权项】
1.一种制造线路的方法，包括下列步骤: 提供陶瓷基板； 提供非感光性层，所述非感光性层具有镂空部位；以及 执行第一操作及第二操作的其中之一，其中: 执行所述第一操作的步骤包括下列子步骤: 将所述非感光性层置于所述陶瓷基板上； 通过所述镂空部位来在所述陶瓷基板上选择性沉积第一导电层； 移除所述非感光性层；以及 于所述第一导电层上沉积第二导电层，以形成所述线路；以及 执行所述第二操作的步骤包括下列子步骤: 于所述陶瓷基板上沉积第三导电层； 将所述非感光性层置于所述第三导电层上，以在所述第三导电层上选择性沉积第四导电层； 移除所述非感光性层，其中所述第四导电层使所述第三导电层具有暴露部分；以及 移除所述第三导电层的所述暴露部分，以形成所述线路。2.如权利要求1所述的方法，其中: 利用溅镀、蒸镀或离子镀膜处理沉积所述第一导电层；以及 利用溅镀、蒸镀或离子镀膜处理沉积所述第三导电层。3.如权利要求1所述的方法，进一步包括下列步骤: 对所述第二导电层的表面及/或所述第四导电层的表面进行表面处理，其中所述表面处理是利用电镀或化学镀处理方式在所述第二导电层的表面及/或所述第四导电层的表面形成金、银、镍/银、镍/金或镍/钯/金层。4.如权利要求1所述的方法，其中利用化学镀铜处理沉积所述第二导电层，并进一步包括下列步骤: 回火步骤，其中所述回火步骤的温度为约300摄氏度。5.如权利要求1所述的方法，其中利用电镀处理沉积所述第四导电层。6.如权利要求1所述的方法，其中所述非感光性层的材质为陶瓷、不锈钢、硅、硅胶、高分子材料或铝，且所述非感光性层可重复使用的治具。7.一种具有电路图案的陶瓷基板，包括: 陶瓷基板本体； 金属线路图案，所述金属线路图案是利用溅镀、蒸镀或离子镀膜处理直接形成于所述陶瓷基板本体上； 化镀铜层，所述化镀铜层是利用化学镀铜处理直接形成于所述金属线路图案上；以及表面处理层，所述表面处理层直接形成于所述化镀铜层上，以构成所述具有电路图案的陶瓷基板。8.一种在陶瓷产品上形成电子电路的方法，包括下列步骤: a.提供陶瓷基板； b.提供可重复使用的非感光性层，其中所述可重复使用的非感光性层具有镂空部位，并在步骤b之前或步骤b之后，在所述陶瓷基板上形成第一金属层； C.以电镀或化学镀方式，透过所述镂空部位在所述第一金属层上形成第二金属层，以便在所述陶瓷基板形成所述电子电路；以及 d.移除所述可重复使用的非感光性层，以便供下一次使用。9.如权利要求8所述的方法，其中: 若是在所述步骤b之前在所述陶瓷基板上形成所述第一金属层，则在所述步骤d后，进一步包括dl步骤:蚀刻所述陶瓷基板的表面，直到露出所述第一金属层的所有表面的一部分而不是全部。10.如权利要求8所述的方法，其中: 所述可重复使用的非感光性层的材质为陶瓷、不锈钢、硅、硅胶、高分子材料或铝；以及 所述第一金属层的材质为钛/铜，且所述第二金属层的材质为铜。
【专利摘要】本发明提供了一种制造线路的方法，包括下列步骤：提供陶瓷基板；提供非感光性层，所述非感光性层具有镂空部位；以及执行第一操作步骤：将所述非感光性层置于所述陶瓷基板上；通过所述镂空部位来在所述陶瓷基板上选择性沉积第一导电层；以及于所述第一导电层上沉积第二导电层，以形成所述线路；或是执行第二操作步骤：于所述陶瓷基板上沉积第三导电层；将所述非感光性层置于所述第三导电层上，以在所述第三导电层上选择性沉积第四导电层，其中所述第四导电层使所述第三导电层具有暴露部分；以及移除所述第三导电层的所述暴露部分，以形成所述线路。
【IPC分类】H05K1/11, H05K3/10
【公开号】CN104902689
【申请号】CN201410079387
【发明人】曾翔玮, 吴万福
【申请人】立诚光电股份有限公司
【公开日】2015年9月9日
【申请日】2014年3月5日
最新回复(0)