具有薄缓冲层的iii-v族衬底材料及制造方法
具有薄缓冲层的iii-v族衬底材料及制造方法
【技术领域】
[0001] 下文设及一种可用于电子器件的制造的半导电衬底和一种形成半导电衬底的方 法，并且具体地，设及使衬底成形及改进由该种衬底形成的器件的方法。
【背景技术】
[0002] 半导电-基化合物，包括III-V族材料，例如氮化嫁佑aN) 元化合物，例如铜嫁 氮（InGaN)和嫁侣氮（GaAlN) 及甚至四元化合物（AlGaInN)为直接带隙半导体。该些 材料已被公认为具有很大潜力W用于短波长发射，并且因此适合用于发光二极管（LE化）、 激光二极管（LDs)、UV探测器W及高温电子器件的制造。
[0003] 然而，围绕该些材料的加工的困难，特别是材料的高质量单晶形态的形成（其对 于光电子学中的短波长发射的制造是必须的），阻碍了该种半导电材料的发展。GaN被发现 为并非自然形成化合物，而因此不能像娃、神化嫁或藍宝石那样烙化和从晶锭拉出得到，该 是因为在常压下氮化嫁的理论烙化温度超过了其的分解温度。作为选择，行业已经转向了 利用外延生长工艺的体GaN晶体的形成。然而，对于外延的方法仍然存在问题，包括适宜的 低缺陷密度的体GaN材料的形成和其他晶体形态差异（包括晶体弓曲（CTystallinebow)) 的存在。
[0004] 扩展缺陷（螺旋位错、堆煤层错W及反相晶界）的存在造成了显著变差的性能并 且导致了器件的工作寿命缩短。更具体地，位错起到非福射中屯、的作用，因此降低了由该些 材料制成的发光二极管和激光二极管的发光效率。此外，其他因素，例如晶体取向会负面地 影响在GaN材料上形成的器件的性能。
【发明内容】
[0005] 根据一个方面，本申请描述了一种包括III-V族材料并具有上表面的衬底，该衬 底包括限定在所述上表面与晶体参考面之间的切角（a)(offcutangle),该衬底进一步包 括不大于1度的切角变化量（2 0 )。
[0006] 根据另一方面，本申请描述了一种衬底，其包括；主体，其包括III-V族材料并具 有上表面；和缓冲层，其包括III-V族材料且与所述主体的上表面邻接，其中该缓冲层具有 不大于1. 3ym的平均厚度。
[0007] 而根据另一方面，本申请描述了一种衬底，其包括；主体，其包括III-V族材料并 具有上表面，该主体包括限定在所述上表面与晶体参考面之间的切角（a)，该主体进一步 包括切角变化量（20) 及缓冲层，其包括III-V族材料且与所述主体的上表面邻接，其 中该缓冲层具有不大于约1. 3ym的平均厚度。
[000引而根据另一方面，本申请描述了一种衬底，其包括主体和缓冲层；所述主体包括III-V族材料且具有上表面，并且包括限定在所述上表面与晶体参考面之间的切角（a), 所述主体进一步包括切角变化量（2 0);所述缓冲层包括III-V族材料且与所述主体的 上表面邻接，其中所述缓冲层具有上表面，所述缓冲层和所述主体包括限定在所述缓冲层 的上表面与晶体参考面之间的切角（a),所述缓冲层和所述主体进一步包括切角变化量 (2 0 )，该切角变化量（2 0 )大于所述主体的切角变化量（2 0 )。
[0009] 而根据另一方面，本申请描述了包括至少20个衬底的衬底生产批次，该批次中的 衬底的每一个包括III-V族材料并具有上表面，所述主体包括限定在所述上表面与晶体参 考面之间的切角（a),所述衬底进一步包括不大于约1度的切角变化量（20)。
[0010] 而根据另一方面，本申请描述了包括了至少20个衬底的衬底生产批次，该批次中 的衬底的每一个都包括III-V族材料并具有上表面，所述主体包括限定在所述上表面与晶 体参考面之间的切角（a),所述衬底进一步包括不大于约1度的切角变化量（20)。
[0011] 而根据另一个方面，本申请描述了包括主体和缓冲层的衬底，所述主体包括III-V 族材料并具有上表面，所述缓冲层包括III-V族材料且覆盖在所述主体的上表面上，并且 具有不大于约1.3ym的平均厚度，其中，所述衬底配置为提供用于形成多个光电子器件的 表面，所述多个光电子器件覆盖在所述缓冲层上，并且在约400nm到约550nm的范围内的波 长具有不大于约0. 〇641nm/cm2的归一化的光发射波长标准偏差（n0)。
[0012] 而根据另一个方面，本申请描述了一种衬底结构，其包括；衬底，其包括III-V族 材料且具有上表面；和多个光电子器件，各覆盖在所述衬底的上表面上，其中，在约400nm 至约550nm的范围内的波长，覆盖在所述衬底的上表面上的多个光电子器件具有不大于约 0. 0641nm/cm2的归一化的光发射波长标准偏差（n〇 )。
[0013] 而根据另一方面，本申请描述了包括了至少约20个衬底结构的衬底结构生产批 次，其中，每一个衬底结构包括衬底和布置在所述衬底上的多个光电子器件，在约400nm至 约550nm的范围内的波长，所述多个光电子器件具有不大于约0. 0641nm/cm2的归一化的批 次光发射波长标准偏差（n0)。
[0014] 而根据另一方面，本申请描述了一种光电子结构，该光电子结构包括在包括III-V 族材料并具有上表面的衬底上形成的多个光电子器件，所述衬底包括限定在所述上表面与 晶体参考面之间的切角（a),所述衬底进一步包括了切角变化量（20)，其中，所述多个光 电子结构具有不大于1. 3nm的平均光波长标准偏差。
[0015] 而根据另一个方面，本申请描述了形成衬底的方法，其包括：提供包括III-V族材 料的主体；并且在主体的上表面形成包括III-V族材料的缓冲层，该缓冲层具有上表面W 及不大于1. 3ym的厚度。
[0016] 而根据另一个方面，本申请描述了形成衬底的方法，其包括：提供包括III-V族材 料的主体，该主体具有上表面和与上表面相对的后表面，其中，所述主体的上表面具有台面 和台阶的排列；对所述主体的上表面进行至少一道精加工工艺；W及在所述主体的上表面 形成包括III-V族材料的缓冲层，该缓冲层具有上表面和与所述主体邻接的后表面，其中， 所述缓冲层的上表面具有比所述主体的上表面更均匀的台面和台阶排列。
【附图说明】
[0017] 通过参考附图，本申请可W更好地得到理解，并且使本申请的多个特征和优点对 于本领域相关的技术人员来说变得明显。
[0018] 图1包括提供了根据实施方案的用于形成电子器件的半导电衬底材料的形成方 法的流程图。
[0019] 图2A包括根据实施方案的在半导电衬底的形成过程中形成的层的截面图。
[0020] 图2B包括了根据实施方案的由半导电衬底（包括了具有凹形弯曲的主体）形成 的独立的衬底的截面图。
[0021] 图2C包括了根据实施方案的由半导电衬底（包括了具有凸形弯曲的主体）形成 的独立衬底的截面图。
[0022] 图3包括示出精加工的独立衬底的主体的上表面的截面图。
[0023] 图4包括示出具有薄缓冲层的精加工的独立衬底的上表面的截面图。
[0024] 图5包括示出具有厚缓冲层的精加工的独立衬底的上表面的截面图。
[0025] 在不同附图中相同的附图标记指代相似或相同的项目。
【具体实施方式】
[0026] 下文大体上设及一种衬底材料，并且具体地，设及一种由半导体材料制成的衬 底，其可W用于电子器件的制造。更具体地，在此的实施方案的衬底可W用于发光二极管 (LEDs)或激光二极管（LDs)的形成。实施方案的衬底可W包括III-V族材料，该III-V族 材料包括例如氮化嫁（GaN)。应当了解，关于III-V族材料，其包括具有至少一个来自元素 周期表的III族的元素和至少一个来自元素周期表的V族的元素的化合物。
[0027] 图1包括显示了根据实施方案的用于形成半导体衬底的方法的流程图，所述半导 体衬底包括适合于电子器件在其上制造的半导体材料。如所示出的，工艺可W在步骤101 通过提供衬底而开始，该衬底又称为模板衬底。所述模板衬底可W是适合于支撑多个形成 于其上的层的结构，并且用作用于在其上形成多个层的异质外延支撑结构。
[002引根据一个实施方案，模板衬底可W为无机材料。一些适宜的无机材料可W包括氧 化物、碳化物、氮化物、棚化物、碳氧化物、棚氧化物、氮氧化物W及其组合。在某些示例中模 板衬底可W包括氧化侣，并且更特别地，可W包括单晶氧化侣（即藍宝石）。一个实施方案 使用基本上由藍宝石构成的衬底。
[0029] 工艺能够在步骤103通过形成覆盖在衬底上的缓冲层而继续。简单地参考图2A， 其显示了根据实施方案半导体衬底200。可W注意到，半导体衬底200可W包括衬底201 (即 模板衬底）和覆盖在衬底201上的缓冲层203。特别地，缓冲层203可W覆在衬底201的上 主表面之上，并且更具体地，缓冲层203可W直接接触衬底201的上主表面。
[0030] 形成缓冲层203可W包括淀积工艺。例如，衬底可W载入反应室，并且当在反应 室内提供适宜的环境之后，缓冲层可W淀积于衬底上。根据一个实施方案，适宜的淀积技 术可W包括化学气相淀积。在一个具体示例中，淀积工艺可W包括金属有机化学气相淀积 (MOCVD)〇
[0031] 缓冲层203可W由多个膜形成。例如，如图2A所示，缓冲层203可W包括膜204和 膜206。根据实施方案，其中至少一个膜可W包括晶体材料。在更特别的示例中，膜204(其 可W直接接触衬底201的表面）可W包括娃，并且可W基本上由娃构成。膜204可W促进 衬底201与如在此所述的覆盖在膜204上的半导体层之间的分离。
[0032] 如图2A所示，膜206可W覆盖膜204,并且更特别地，可W直接接触膜204。膜206 可W具有随后形成于其上的层的外延形成所需的适宜的晶体学特征。特别地，在一个实施 方案中，膜204可W包括半导体材料。适宜的半导体材料可W包括III-V族化合物材料。在 一个具体示例中，膜206可W包括氮化物材料。在另一个示例中，膜206可W包括嫁、侣、铜 及其组合。此外，在一个具体实施方案中，膜206可W包括氮化侣，并且更特别地地，膜206 可W基本由氮化侣构成。
[0033] 在示例性结构中，缓冲层203可W形成为使得膜204包括娃，并且使得膜204直接 接触衬底201的主表面。此外，膜206可W直接接触膜204的表面并且包括III-V族材料。
[0034] 当在步骤103形成了缓冲层之后，工艺可W在步骤105通过形成覆盖在缓冲层203 上的基层而继续。简单地参考图2A，半导体衬底200可W包括覆盖在缓冲层203上的基层 205。特别地，基层205可W形成为使其覆盖在缓冲层203的表面上，并且更特别地，基层可 W直接接触缓冲层203的膜206。
[0035] 同样应当了解，根据在此的实施方案的半导体衬底的形成可W实现而不必通过刻 槽或粗化、或者通过蚀刻技术的使用而制造掩膜或修改衬底的表面。
[0036] 根据实施方案，一旦适当地形成了缓冲层203,衬底201和缓冲层203可W放置在 反应室内W进行外延生长工艺。基层205可W通过外延生长工艺而形成，例如氨化物气相 外延（HVP巧。在一个具体示例中，基层205可W由III-V族材料制成。一些适宜的III-V 族材料可W包括氮化物材料。此外，基层205可W括嫁。在具体示例中，基层205可W包括 氮化嫁（GaN)，并且更特别地，基层可W基本由氮化嫁构成。
[0037] 可W进行形成基层205的特定的方法。例如，基层205的外延生长可多种生 长模式进行，其中，基层205的下部区域208可第一模式生长，而基层205的上部区域 210可不同于第一模式的第二模式生长。例如，在一个实施方案中，基层205最初可W 形成为W=维（3D)生长模式生长的外延层，使得基层205的下部区域208可3D生长 模式形成。3D生长模式可W包括基层205材料沿着多个晶向的同步生长。3D生长工艺可 W包括在缓冲层203上的岛状特征的自发形成。自发地形成的岛状特征可W随机地设置在 缓冲层203上，限定了具有多个切面的平台和在平台之间的凹部。
[003引可选地，或附加的，基层205可W使用2维（2D)外延生长模式形成。2D生长模式 具有如下特征：在一个晶面上材料的优先生长，及沿着其它晶向的晶体材料的受限生长。例 如，在一个实施方案中，基层205 (包括GaN)W2D生长模式的形成包括在C-面（0001)的 GaN的优先生长。
[0039]如上文所表明的，基层205可W利用3D生长模式和2D生长模式的结合来形成。例 如，基层205的下部区域208最初可WW3D生长模式形成，其中，岛状特征自发地形成并且 作为材料的非连续层随机地布置在缓冲层203上。然而，如果继续3D模式生长，那么层会变 得连续，呈现出具有小切面的外貌和大体上不均匀的厚度。在3D生长模式之后，可W修改 生长参数W转变为2D生长模式，2D生长模式中有利于横向生长并且能够提高厚度均匀性。 W该种方式，基层205的上部区域210可W通过2D生长模式形成。结合3D生长模式和2D 生长模式能够促进基层205的位错密度的降低并改变（例如增大）基层205上的内应变。
[0040] 应当了解，基层205的形成可W包括生长模式的多重改变。例如，在一个实施方案 中，基层可W最初由3D生长模式形成，随后由2D生长模式形成，并且再次W3D生长模式生 长。
[0041]生长模式之间的切换可W通过某些生长参数的修改来完成，该些生长参数包括生 长温度、生长速率、气相反应物和非反应物材料的气压、在反应气氛中反应物和非反应物材 料的比例、生长室气压w及它们的结合。在此所引用的反应物材料包括例如含氮材料（例 如氨）的反应物材料。其他反应物材料可W包括面化物相成分，包括例如金属面化物成分 (例如氯化嫁）。非反应物材料可W包括某些类型的气体，包括例如稀有气体、惰性气体等。 在具体示例中非反应物材料可W包括气体，例如氮气或氨气。
[0042] 对于某些工艺，可W改变生长温度W促进3D生长模式和2D生长模式之间的转变。 在一个实施方案中，生长温度的改变可W包括生长温度的升高W从3D生长模式转变至2D 生长模式。例如，在从3D生长模式到2D生长模式的转变中，温度可W改变至少约5°C，例如 至少约10°C、至少约15°C、至少约20°C、至少约30°C、至少约35°C或甚至至少约40°C。在 另一个实施方案中，在从3D生长模式到2D生长模式的转变中，生长温度可W改变不大于约 100°C，例如不大于约90°C、不大于约80°C、不大于约70°C或甚至不大于约60°C。应当了解， 生长温度的改变可W是在W上所提到的最小值和最大值的任何值之间的范围内。
[0043] 根据某些实施方案，形成基层205的工艺可W在至少50微米每小时（微米/小 时）的生长速率 下进行。在其它实施方案中，形成基层205的速率可W更大，例如至少约75 微米每小时、至少约100微米每小时、至少约150微米每小时、至少约200微米每小时或甚 至至少约250微米每小时。在另一个实施方案中，形成基层205的工艺可W在不大于约1mm 每小时的速率下进行，例如不大于约750微米每小时、不大于约500微米每小时或甚至不大 于约300微米每小时。应当了解，形成基层的工艺可W在W上所提到的最小值和最大值的 任何值之间的范围内进行。
[0044] 对于某些工艺，可W改变生长速率W促进3D生长模式和2D生长模式之间的转变。 例如，在从3D生长模式到2D生长模式的转变中生长速率可W降低。具体地，从3D生长模 式到2D生长模式的转变可W包括将生长速率改变至少5微米每小时（即微米/小时）。然 而在其它实施方案中，在从3D生长模式到2D生长模式的转变中，可W将生长速率改变不大 于约200微米每小时。应当了解，生长速率的改变可W在W上所提到的最小值和最大值的 任何值之间的范围内。应当了解，生长速率的改变可W是当从3D生长模式转变到2D生长 模式时生长速率的降低。
[0045] 根据其它实施方案，从3D生长模式到2D生长模式的转变过程可W通过将生长速 率W2倍的系数改变而引发。例如，在从3D生长模式到2D生长模式的转变中生长速率可 W下降至少2分之1。在其它实施方案中，生长速率可W下降至少约3分之2,至少约4分 之3或甚至至少约5分之4。在具体示例中，生长速率的下降不大于约8分之7、不大于约 7分之6或者不大于约6分之5。
[0046] 应当了解，在改变生长模式中，可W改变一个或多个W上指定的倍率。例如，可W 改变生长温度，同时使生长速率保持稳定。可选地，可W改变生长速率而同时使生长温度保 持不变。但是，在另一个实施方案中，可W同时改变生长速率和生长温度W实行生长模式的 转变。
[0047] 在适当地形成了基层205之后，基层205的平均厚度可W足够地厚W支撑其自身， 并且在某些后成形工艺之后为电子器件在其上的形成提供适当的衬底表面。例如，基层205 的平均厚度可W是不大于约5mm，例如不大于约4mm、不大于3mm、不大于约2mm或甚至不大 于约1. 5mm。然而，应当了解，基层205可W形成为使其具有至少约0. 1mm的平均厚度，例 如至少0. 2mm、至少0. 5mm、至少0. 8mm或甚至至少1mm。应当了解，基层205可W具有在W 上所提到的最小值和最大值的任何值之间的范围内的平均厚度，包括例如在约0. 1mm和约 5mm之间的范围内。
[0048] 基层205可W形成为具有特定的位错密度。一经形成，基层205的位错密度可W在 基层的上表面测量。测量位错密度的适宜方法包括在lOkeV电子束、70光斑尺寸的条件下， 使用在室温下操作的阴极发光显微镜和不使用单色仪的多色光探测，其中机器型号为沈M JSM-5510,可从巧化公司购买。对于大约108cnT2的位错密度测量，放大倍数为4000X并且 面积典型地为700ym2。对于大约l〇6cnT2的位错密度测量，放大倍数典型地为500-1000X 并且面积典型地为0.Imm2。
[0049] 根据一个实施方案，如在基层205的上表面所测得的，基层205可W具有不大于约 IX1〇8位错/cm2的位错密度。在其它实施方案中，基层205的位错密度可W更小，使得其不 大于约1X1〇7位错/cm2、不大于约6X1〇6位错/cm2或甚至不大于约1X10 6位错/cm2。然 而，基层205可W具有至少约IX105位错/cm2的位错密度，例如至少2X10 5位错/cm2、至 少3X105位错/cm2或甚至至少5x10 5位错/cm2。应当了解，基层可W具有W上所提到的最 小值和最大值的任何值之间的范围内的位错密度。
[0化0] 在半导体层（包括例如，基层205)形成的工艺的过程中，衬底201可W与基层205 分离。该种分离可W通过一部分缓冲层203的分解促成，并且特别地地，由缓冲层203内膜 的分解促成。根据实施方案，缓冲层203可W包括膜（例如娃），其中在连续生长工艺的过 程中使用的提高的温度中，该膜会发生热分解。热分解促进了衬底201与多个半导体层之 间的分离。因此，当生长工艺完成时，基层205可W完全从衬底201移除。
[0化1] 在将衬底201从基层205分离之后，由基层205的材料形成了独立的衬底。该独 立的衬底可W具有主体240,该主体240可W具有弯曲或弓曲。在具体示例中，主体240可W具有上表面244 (代表Ga-面）和后表面246 (代表N-面），并且主体240可W具有基于 后表面246的弯曲的凹形弯曲，例如图2B所示的主体。在其它示例中，主体240可W具有 上表面244 (代表Ga-面）和后表面246 (代表N-面），并且主体240可W具有基于后表面 246的弯曲的凸形弯曲，例如图2C所示的主体。
[0化2] 再次参考图1，在形成了独立的衬底之后，可W在109对主体进行精加工。精加工 可W包括适宜的材料去除工艺（包括例如，磨削、研磨、抛光等），W形成具有适宜几何特征 的独立衬底主体。精加工也可W包括成形操作，例如在美国第13/630, 858号申请中所公开 的那样，该申请通过引用结合于此。例如，成形工艺可W在其他精加工工艺之前或之后进 行，并且在具体实施方案中，成形工艺在其他精加工工艺之前进行。根据一个具体实施方 案，精加工工艺可W包括双面工艺，其中主体布置在两个精加工表面之间（例如研磨头，磨 削头，抛光头等）。
[0化3] 在精加工之后，在111，薄缓冲层可W形成为与独立衬底主体的上表面邻接，并且 更特别地地，该薄缓冲层可W直接接触衬底的上主表面。
[0化4] 形成薄缓冲层可W包括淀积工艺。例如，主体可W载入反应室，并且当在给反应 室内提供适宜的环境之后，缓冲层可W淀积于衬底上。根据一个实施方案，适当的淀积技 术可W包括化学气相淀积。在一个具体示例中，淀积工艺可W包括金属有机化学气相淀积 (M0CVD)。在更特别的实施方案中，淀积工艺可W包括在2D生长模式下的M0CVD，其可W通 过如W上所讨论的相同方法实现。
[0055]薄缓冲层可W具有厚度为不大于约1.3ym、不大于约1.2ym、不大于约1.lym、 不大于约1ym、不大于约0. 9ym、不大于约0. 8ym、不大于约0. 7ym、不大于约0. 6ym、不 大于约0. 5ym、不大于约0. 45ym、不大于约0. 4ym、不大于约0. 35ym、不大于约0. 3ym、 不大于约0. 25ym、不大于约0. 2ym、不大于约0. 15ym、不大于约0. 1ym。在进一步的实施 方案中，薄缓冲层可W具有厚度为至少约0. 0001ym、至少约0. 0005ym、至少约0. 001ym、 至少约0. 005ym、至少约0. 01ym、至少约0. 02ym、至少约0. 04ym、至少约0. 05ym、至少 约0. 08ym、至少约0. 1ym、至少约0. 15ym、至少约0. 2ym、至少约0. 25ym或甚至至少约 0. 3ym。薄缓冲层的厚度可W在包括W上所提到的最小值和最大值的任何值的范围内。 [0化6] 根据实施方案，薄缓冲层的厚度可W在至少约0. 01ym到不大于约1. 3ym之间的 范围内，在至少约0. 02ym到不大于约1. 2ym之间的范围内，在至少约0. 04ym到不大于 约1.lym之间的范围内，在至少约0.08ym到不大于约1.0ym之间的范围内，或者在至少 约0.lym到不大于约0.8ym之间的范围内。在某些实施方案中，薄缓冲层的厚度可W在 约0. 2ym到不大于约0. 5ym之间的范围内。在具体的而非限制性的实施方案中，薄缓冲 层的厚度可W是约0. 3ym。
[0057]缓冲层可W由晶体材料构成。缓冲层可W具有适宜的晶体学特征，W用于随后在 其上形成的层的外延形成。特别地，在一个实施方案中，缓冲层可W包括半导体材料。适宜 的半导体材料可W包括III-V族化合物材料。在一个具体示例中，缓冲层可W包括氮化物 材料。在另一个案例中，缓冲层可W包括嫁、侣、铜及其组合。而在一个特别的实施方案中， 缓冲层可W包括氮化嫁（GaN)，并且更特别地，缓冲层可W基本由氮化嫁构成。
[005引为了更好地描述主体上表面的表面形貌和缓冲层上表面的表面形貌，参考图3,其 显示了如在此所述地形成与加工的主体320的上表面310。由于主体320为天然结晶，因此 主体的上表面310包括了多个台面330和台阶340。如所示出的，多个台面330和台阶340 在其尺寸上具有一定量的变化或不均匀性。例如，台面330在其宽度上可W具有大的变化。 同样地，在阶梯的高度上可W存在不均匀性。
[0化9]图4显示了图3所描绘的主体320和与主体320的上表面直接接触形成的薄缓冲 层450。如所示出的，在缓冲层450的上表面410上的台面430和台阶440比在主体320的 上表面310上的台面330和台阶340更均匀。在不受理论约束的情况下，可W认为通过如在 此所述地在完成的主体320的上表面310上形成薄缓冲层450,缓冲层450的上表面410的 表面形貌不同于主体320的上表面310的表面形貌，从而使得多个台面和台阶尺寸变得更 加均匀。当大于某一厚度之后，可W认为缓冲层上表面可W具有与主体上表面的表面形貌 更为一致的表面形貌，从而使得在缓冲层上表面仍然实质上保留了与在主体上表面等量的 台面和台阶的不均匀性。例如，图5显示了比缓冲层450具有更大平均厚度的缓冲层550。 如所示出的，缓冲层550的上表面510的表面形貌与主体320的上表面310的表面形貌一 致。
[0060] 再次参考图4,在具体的实施方案中，当将薄缓冲层增加至少约10%、至少约 20 %、至少约30 %、至少约40 %、至少约50 %、至少约60 %、至少约70 %或甚至至少约80 % 之后，台面330和台阶340的尺寸的变化可W减小。
[0061] 在进一步的具体实施方案中，当添加了薄缓冲层450之后，越过独立的衬底的上 表面的台面的平均宽度可W增大。在某些实施方案中，台面的平均宽度可W增大至少10%、 至少约20%、至少约30%、至少约40%、至少约50%、至少约60%、至少约70%或甚至至少 约 80%。
[0062] 在更进一步的具体实施方案中，当添加薄缓冲层之后，在整个独立衬底的上表面 的台面的数量可W减少。在某些实施方案中，台面的数量可W减少至少10%、至少约20%、 至少约30%、至少约40%、至少约50%、至少约60%、至少约70%或甚至至少约80%。
[0063] 可W进一步认为，主体上表面的表面形貌通过添加薄缓冲而重新排列，从而使得 越过主体表面的特定晶体特性（例如，切角变化量）得到修改。具体地，如在此所描述的， 当添加了薄缓冲层之后，独立的衬底可W具有特定的几何学和晶体学特征。
[0064] 例如，在一个实施方案中，当添加了薄缓冲层之后，独立的衬底可W具有特定的切 角（a),该切角（a)在独立衬底的中央测量，作为上表面与晶体材料内晶体参考面之间 的夹角。为了脱离参考在此描述的某些参数，图3包括了通过常规方法形成的常规衬底主 体的截面图，而图4为包括示出了根据在此的实施方案形成的衬底主体和薄缓冲层的截面 图。如所示出的，图3的常规主体展现了台面和台阶排列的大的不均匀性。相比之下，且如 图4所示，具有根据在此的实施方案形成的具有薄缓冲层的衬底展现了台面和台阶的更为 均匀的排列。
[00化]根据一个实施方案，当添加了薄缓冲层之后，独立的衬底可W具有不大于约2度 的切角（a)，例如不大于约1. 5度、不大于约1度、不大于约0. 8度或甚至不大于约0. 6度。 然而，切角（a)可W为至少约0.01度，例如至少约0.05度、至少约0. 1度、至少约0.2度、 至少约0. 3度或甚至至少约0. 6度。切角可W在包括W上所提到的最小值和最大值的任何 值的范围内。
[0066] 应当了解，对切角的方向也可W进行具体地控制。例如，切角方向可W有目的性地 向m-面[l-100]，a-面[11-20]及其组合，或者其他任何方向成角。根据另一个实施方案， 主体可W展现具体的切角变化量（2 0 )，该切角变化量（2 0 )通过使用X'PertPro帕纳 科装置经由X射线衍射法测得。利用X'PertPro帕纳科装置，切角（a)可W利用到一个 中屯、点和4个间隔90度并且与衬底主体的中屯、相隔22mm(半径尺寸的95% )距离的点通 过X射线衍射而确定。沿着直径的切角变化量（2 0 )基于X射线分析而使用软件X'化的 Epita巧V. 4.2计算得到。通常，计算基于W间隔9 = 90°:进行的4次《扫描（有时也称作 摇摆曲线）的使用。显示《值在纵坐标Y上而9值在横坐标X上的曲线图。的四个值 (对应于四次《扫描的四个最大峰值）根据它们的9值（例如0°、90°、180°、270° ) 而绘制。然后将包括至少该4个点的曲线图利用正弦函数进行拟合。该函数具有关系式： u) = A + a>cos(Pi叩P-CV180)，其中，"A"为常数（不同的测量的的平均值），"a"为切 角值（单位为度），"C"确切的切角的相对方向的9角。应当了解，在《扫描分析期间，探 测器保持固定而试样围绕《轴旋转。
[0067] 在具体的实施方案中，当添加了薄缓冲层之后，独立的衬底可W具有不大于约1 度、不大于约0. 95度、不大于约0. 9度、不大于约0. 85度、不大于约0. 8度、不大于约0. 75 度、不大于约0. 7度、不大于约0. 6度、不大于约0. 4度、不大于约0. 2度、不大于约0. 16度、 不大于约0. 14度或甚至不大于约0. 1度、不大于约0. 08度或甚至不大于约0. 06度的切角 变化量（2 0 )。然而，穿过晶片的切角变化量可W为至少约0. 005度或至少约0. 008度。切 角变化量可w在包括w上所提到的最小值和最大值的任何值的范围内。在进一步的实施方 案中，当添加薄缓冲层之后，独立衬底的切角变化量（20)并没有改变。
[0068] 独立的衬底的主体可W包括III-V族材料，特别地为含氮化物材料，并且更特别 地为含嫁材料。在某些示例中，主体可W是独立的氮化嫁衬底，该衬底可W基本上由氮化嫁 构成，不包括渗杂材料。
[0069] 主体可W形成为使其在上表面和后表面之间具有至少约10微米的厚度。在其它 示例中，主体的平均厚度可W更大，例如至少约20微米、至少约30微米、至少约40微米或 甚至至少约50微米。然而，主体的平均厚度可W不大于约3mm，例如不大于约2mm、不大于 约1mm、不大于约800微米，或甚至不大于约500微米、不大于约300微米、不大于约200微 米或甚至不大于约100微米。应当了解，主体可W具有在W上所提到的最小值和最大值的 任何值之间的范围内的平均厚度。
[0070] 根据一个实施方案，晶体参 考面可W是a-面、m-面或C-面。更特别地，晶体参考 面可W是向a-面或m-面倾斜的C-面。应当了解，晶体参考面可W包括各种特定平面，包 括例如但不限于，C和-C极面（0002)和（000-2)，非极面例如m-面族{1-100}的，a-面族 {11-20}，或半极性面例如{11-22}、{10-12}、{30-31}、{20-21}或{30-3-1}。
[0071] 根据本实施方案的某些独立主体可W具有特定的物理弓曲。弓曲可W根据表面从 按照对衬底的表面的最佳最小二乘法拟合限定的平面最大偏差来测量。目P，例如，主体的弯 曲可W很低，显示出基本上几乎没有弓曲。根据一个实施方案，主体可W具有对应于至少 约1.5m的曲率半径的弓曲。在另外的案例中，主体的弓曲可W对应于至少约1.8m、至少约 2m、至少约2. 5m、至少约3m、至少约5m、至少约10m、至少约50m、至少约100m或甚至至少约 200m的曲率半径。
[0072] 根据实施方案，弓曲根据W下关系式测量；zC-0. 25x(zS+z化zE+zW)，其中zC为 位于主体（或主体和缓冲层一起）中屯、的点的高度，而符号zS、zN、zE及zW代表四个点的高 度，该四个点位于距离2英寸的主体中屯、点24mm处，并且规则地围绕中屯、点间隔90°。高 度沿着在主体中屯、处基本垂直于主体的表面的Z轴测得。与衬底直径（d)相比弓曲值化） 可W很小。垂直方向可W是测量工具的基准面（衬底置于该基准面上）的法线。对于不同 直径的衬底，用于测量弓曲的远离中屯、的四个点可W位于距离主体中屯、至少约90%半径大 小的位置，并且优选地位于距离主体中屯、95%半径大小的位置。例如，在具有4英寸直径的 衬底主体上，环形上的四个点可W位于距离主体中屯、点48mm的位置。弓曲化）、衬底主体直 径（d)W及物理曲率半径（P)之间的关系可W限定为P=d2/她。
[0073] 此外，根据在此的实施方案的工艺形成的主体可W具有特定的总厚度变化（total thicknessvariation,TTV)。例如，TTV可W不大于约SOum，例如不大于约20]im、不大 于约10ym、不大于约5ym或甚至不大于约2ym。TTV可W利用来自SygmaTech的标准计 量学工具测量。然而，在某些示例中，TTV可W为至少约5ym，例如至少约10ym或至少约 15ym。应当了解，主体可W具有在W上所提到的最小值和最大值的任何值之间的范围内的 TTV。
[0074] 通常，独立的衬底可W具有限定了特定直径的圆盘状形状。例如，主体的直径可W 为至少约2英寸（大约5. 1cm)、至少约3英寸（大约7. 6cm)、至少约10cm(大约4英寸）、 至少约15cm(大约6英寸）、至少约20cm(大约8英寸）或甚至至少约30. 5cm(大约12英 寸）。在另外的实施方案中，不大于约12英寸（大约30. 5cm)、不大于约11英寸（大约 27. 9cm)、不大于约10英寸（大约25. 4cm)或者不大于约9英寸（大约22. 9cm)。应当了 解，衬底的直径可W在W上所提到的最小值和最大值的任何值之间的范围内。例如，衬底的 直径可W在至少约2英寸（大约5. 1cm)到不大于约12英寸（大约30. 5cm)之间的范围内， 在至少约3英寸（大约7. 6cm)到不大于约11英寸（大约27. 9cm)之间的范围内，在至少 约4英寸（大约10cm)到不大于约10英寸（大约25. 4cm)之间的范围内，或者在至少约5 英寸（大约12. 7cm)到不大于约9英寸（大约22. 9cm)之间的范围内。
[0075] 在某些实施方案中，独立的衬底可W具有衬底上表面的表面面积。在某些实施方 案中，该表面面积可W为至少约20. 2cm2、至少约45. 4cm2、至少约78. 5cm2、至少约176. 6cm2、 至少约314. 2cm2或者至少约730. 6cm2。在进一步的实施方案中，该表面面积可W不大于 约730. 6cm2,不大于约615. 8cm2,不大于约506. 7cm2,不大于约415. 5cm2。应当了解，该表 面面积可W在W上所提到的最小值和最大值的任何值之间的范围内。例如，该表面面积 可W在至少约20. 2cm2到不大于约730. 6cm2之间的范围内，在至少约45. 4cm2到不大于约 615. 8cm2之间的范围内，在至少约78. 5cm2到不大于约506. 7cm2之间的范围内，或者在至少 约176. 6cm2到不大于约415. 5cm2之间的范围内。
[0076] 在本实施方案的一个具体方面，对于100X100ym2的区域，主体可W具有不大于 约1微米、不大于约0. 1微米、不大于约0. 05微米、不大于约0. 01微米、不大于约0. 001微 米（Inm)或甚至不大于约0. 0001微米（0.Inm)的上表面和/或后表面的平均表面粗趟度 化)。
[0077] 特别地，半导体衬底的主体可W形成为具有特定的晶体弓曲。特别地，虽然物理弓 曲可W利用计量法直接测得，而晶体弓曲可W从通过X射线衍射对晶体的曲率半径的测量 得到。物理弓曲与晶体弓曲可W是相同的，而在更多情况下（取决于精加工工艺）可W是 明显不同的。
[007引晶体弓曲可W按照半导体衬底主体内的晶体材料的弯曲根据相对于完美平 面的晶体形态的偏差来测量。晶体的测量通过X射线衍射根据下述方法来执行，所述 方法公开在由PaulF.Fewster编写的"半导体X射线散射狂-rayscatteringfrom semiconductors)"书中的第4. 3. 5章中，基于公式4. 12得到曲率半径p= (X1-X2) / (? 1-?。，其中"P"为曲率半径，"X"为试样的位置，而"《 "为在该个位置在《扫描中的 的衍射峰值的最大值的角度位置。目P，例如，主体的弯曲可W很小而显示为基本没有弓曲。 根据一个实施方案，主体可W具有小于约200微米的晶体弓曲。在另外的示例中，弓曲可W 更小，例如不大于约100微米、不大于约75微米、不大于约50微米、不大于约25微米、不大 于约10微米或甚至不大于约2微米。曲率半径P可W利用X'PertPro帕纳科装置通过 X射线衍射法测得。对于2英寸直径的晶片，曲率半径（P)由沿着直径越过40mm的范围的 9个《扫描峰位来确定。
[0079] 根据另一个实施方案，独立衬底生产批次可W利用在此的实施方案的方法来形 成。具体地，生产批次可W包括至少10个衬底、至少20个衬底或者至少50个衬底，该些衬 底可W从更大存储量的衬底中随机选取。生产批次可W包括，但并不必须包括，一系列使用 相同的工艺形成并且旨在具有相同的几何学和晶体学特征的衬底。在某些实施方案中，生 产批次可W包括至少10个衬底、至少20个衬底、至少50个衬底、至少100个衬底、至少500 个衬底或者至少1000个衬底。该些衬底的每个具有本发明所描述的那些特征。对于具体 的实施方案，可W形成至少20个衬底的生产批次，其中，衬底的每一个具有本发明所描述 的那些特征。
[0080] 此外，生产批次作为整体，可W具有特定的特征。例如，衬底生产批次可W具有不 大于约1度的切角批次标准偏差。切角批次标准偏差可W为基于对于生产批次中衬底的每 个的平均切角（a)的标准偏差。即，对于每个衬底，可W计算出平均切角（a),并且标准 偏差由对于20个衬底中的每个衬底在每个衬底的中屯、计算得到的平均切角而计算得出。 在另一个实施方案中，生产批次包括不大于约0. 05度、不大于约0. 03度、不大于约0. 02 度、不大于约0. 01度、不大于约0. 005度或甚至不大于约0. 001度的批次切角标准偏差 (STa)。然而，在某些示例中，批次切角标准偏差可W为至少约0. 0001度或至少约0. 0005 度。应当了解，批次切角标准偏差可W在W上所提到的最小值和最大值的任何值之间的范 围内。
[0081] 衬底生产批次也可W具有切角变化量标准偏差（ST2 0 )。对于生产批次的切角变 化量标准偏差（ST2 0)是在生成批次中的20个衬底的每个的平均切角变化量（2 0)的标 准偏差。目P，对于每一个衬底，可W计算出切角变化量（20)，并且由对于20个衬底的每 个的平均切角变化量（2 0 )，可W计算出对于整个生产批次的平均切角变化量的标准偏差 (ST2 0 )。在一个实施方案中，生产批次可W具有不大于约1度、不大于约0. 95度、不大于 约0. 9度、不大于约0. 85度、不大于约0. 8度、不大于约0. 75度、不大于约0. 7度、不大于 约0. 6度、不大于约0. 4度、不大于约0. 1度、不大于约0. 09度、不大于约0. 05度、不大于 约0. 03度、不大于约0. 01度、不大于约0. 008度、不大于约0. 005度或者不大于约0. 001 度的批次切角变化量标准偏差。然而，在某些示例中，对于生产批次的切角变化量标准偏差 可W为至少约0. 0001度或至少约0. 0005度。应当了解，生产批次的切角变化量可W在W 上所提到的最小值和最大值的任何值之间的范围内。
[0082] 衬底生产批次也可W具有平均批次直径。平均批次直径可W是批次中每个衬底直 径的平均值。在某些实施方案中，生产批次可W具有至少约2英寸（5. 1cm)、至少约3英寸 (7. 6cm)、至少约4英寸（10cm)、至少约5英寸（12. 7cm)或者至少约6英寸（15cm)的衬底平 均批次直径。在进一步的实施方案中，生产批次可W具有不大于约12英寸（大约30. 5cm)、 不大于约11英寸（大约27. 9cm)、不大于约10英寸（大约25. 4cm)或者不大于约9英寸 (大约22. 9cm)平均批次直径。应当了解，生产批次可W具有在W上所提到的最小值和最 大值的任何值之间的范围内的平均批次衬底直径。例如，生产批次可W具有在至少约2英 寸（大约5. 1cm)到不大于约12英寸（大约30. 5cm)之间的范围内、在至少约3英寸（大 约7. 6cm)到不大于约11英寸（大约27. 9cm)之间的范围内、在至少约4英寸（大约10cm) 到不大于约10英寸（大约25. 4cm)之间的范围内或者在至少约5英寸（大约12. 7cm)到 不大于约9英寸（大约22. 9cm)之间的范围内的衬底平均批次直径。
[0083] 衬底生产批次也可W具有平均批次表面面积。平均批次表面面积可W是批次中 每个衬底表面面积的平均值。在某些实施方案中，生产批次可W具有至少约20. 2cm2、至少 约45. 4cm2、至少约78. 5cm2、至少约126. 7cm2或至少约176. 6cm2的平均批次表面面积。在 进一步的实施方案中，生产批次可W具有不大于约730. 6cm2,不大于约615. 8cm2,不大于约 506. 7cm2,不大于约415. 5cm2的平均批次表面面积。应当了解，平均批次表面面积可W在 w上所提到的最小值和最大值的任何值之间的范围内。例如，生产批次可w具有在至少约 20. 2畑12到不大于约730. 6畑12之间的范围内，在至少约45. 4畑12到不大于约615. 8畑12之间 的范围内，在至少约78. 5cm2到不大于约506. 7cm2之间的范围内，或者在至少约176. 6cm2到 不大于约415. 5cm2之间的范围内的平均表面面积。
[0084] 在某些实施方案中，生产批次可W包括多个衬底，其中每个衬底可W包括覆盖在 生产批次中的每个衬底上的薄缓冲层。如在此所描述的，薄缓冲层的每一个利用相同的工 艺形成并旨在具有相同的几何学与晶体学特征。根据该些实施方案，生产批次可W具有平 均批次缓冲层厚度。平均批次缓冲层厚度为每个缓冲层厚度的平均值。根据另一个实施 方案，平均批次缓冲层厚度可W不大于约1.2ym、不大于约1.lym、不大于约1.0ym、不大 于约0. 9ym、不大于约0. 8ym、不大于约0. 7ym、不大于约0. 6ym、不大于约0. 5ym、不大 于约0. 4ym或者不大于约0. 3ym。根据另一个实施方案，平均批次缓冲层厚度可W为至 少约0. 02ym、至少约0. 04ym、至少约0. 08ym、至少约0. 1ym、至少约0. 2ym或者至少约 0. 3ym。应当了解，平均批次缓冲层厚度可W在W上所提到的最小值和最大值的任何值之 间的范围内。例如，平均批次缓冲层厚度可W在至少约0. 02ym到不大于约1. 2ym之间的 范围内，在至少约0. 05ym到不大于约1. 1ym之间的范围内，在至少约0. 08ym到不大于 约1. 0ym之间的范围内，在至少约0. 1ym到不大于约0. 8ym之间的范围内，或者在至少 约0. 2到不大于约0. 5ym之间的范围内。在具体而非限制性的实施方案中，平均批次缓冲 层厚度可W为约0.3ym。
[0085] 已经注意到，在半导体材料（例如氮化嫁）中某些元素（例如铜（In))的结合会 随着切角（a)而变化。实际上，随着切角增大，铜结合效率会下降。在In,Gai_yN合金中的 铜成分决定了发光二极管和激光二极管（LE化和LDs)中的发射波长。根据行业标准，在 整个晶片的波长变化范围不应超过2nm，并且标准偏差应该低于Inm。根据关于藍宝石衬 底的报告结果，0. 5°的切角会诱发L邸波长改变lOnm，该对于藍光L邸生产是无法接受 的。因此，为了将在整个晶片上的L邸发光波长控制在Inm的范围内，无关于衬底的尺寸， 要将在整个藍宝石衬底的切角变化量控制为小于0. 2度（+/-0. 1度）。根据实施方案，在 本发明所述的独立衬底上可W形成多个电子结构。该电子结构可W包括光电子器件，例如 发光二极管（LEDs)、激光二极管（LDs)或者配置为发射特定光波长的其他微电子结构。在 某些实施方案中，形成于衬底上的电子结构（例如光电子器件）可W具有光发射波长标 准偏差（0)。光发射波长标准偏差可W利用相关技术中已知的方法测量，例如光致发光 (地otoluminescences，PL)。根据实施方案，化扫描可W在室温下在形成于衬底上的LED 结构上进行。L邸结构可可见光谱发射。光发射波长可W在约400nm到约550nm之间 的范围内。可W精确地测量最大发射强度的波长变化，并且可W确定光发射波长标准偏差。
[0086] 根据另一个实施方案，光发射波长标准偏差可W不大于约1.3nm、不大于约 1. 2nm、不大于约1.Inm、不大于约Inm、不大于约0. 9nm或者不大于约0. 8nm。根据另一个实 施方案，光发射波长标准偏差（0 )可W为至少约0. 01皿、至少约0. 05皿、至少约0. 1皿、至 少约0. 2nm、至少约0. 3nm或者至少约0. 5nm。应当了解，波长标准偏差可W在W上所提到 的最小值和最大值的任何值之间的范围内。例如，光发射波长标准偏差（0)可W在至少约 0.Olnm到不大于约1. 3nm之间的范围内，在至少约0. 05nm到至少约1. 2nm之间的范围内， 在至少约0. 1皿到不大于约1皿之间的范围内，或者在至少约0. 2皿到不大于约0. 9皿之 间 的范围内。
[0087] 在另一个实施方案中，在约400皿到约550皿之间的波长范围内的波长，形成于衬 底上的光电子器件可W具有归一化的光发射波长标准偏差（n曰）。
[008引归一化的光发射波长标准偏差为对衬底的表面面积进行归一化后的发射波长标 准偏差（0)。根据实施方案，归一化的光发射波长标准偏差（n0)可W不大于约0. 0641nm/ cm2、不大于约0. 0588nm/cm2、不大于约0. 0539nm/cm2、不大于约0. 0490nm/cm2、不大于约 0. 0441nm/cm2或者不大于约0. 0392nm/cm2。根据另一个实施方案，归一化的光发射波长标 准偏差可W为至少约1. 4Xl0-5nm/cm2、至少约1. 6Xl0-5nm/cm2、至少约2. 0Xl0-5nm/cm2或 者至少约2.4Xl(T5nm/cm2。应当了解，归一化的光发射波长标准偏差可W在W上所提到的 最小值和最大值的任何值之间的范围内。例如，归一化的光发射波长标准偏差可W在至少 约1. 4Xl0-5nm/cm2到不大于约0. 0641nm/cm2之间的范围内，在至少约1. 6Xl0-5nm/cm2到不 大于约0. 0588nm/cm2之间的范围内，在至少约2.OXlO^nm/cm2到不大于约0. 0539nm/cm2之 间的范围内，或者在至少约2. 4Xl0-5nm/cm2到不大于约0. 0490nm/cm2之间的范围内。
[0089] 根据另一个实施方案，电子结构可W形成于如本发明所述的独立衬底上的缓冲层 的上表面上。根据可选的实施方案，电子结构可W形成于覆盖在缓冲层上表面之上的外延 层上。电子结构可W包括光电子结构（例如LEDs或LDs)或者微电子结构（例如晶体管）。 在某些实施方案中，光电子结构可W包括多个形成于如本发明所描述的具有缓冲层的独立 衬底上的光电子器件。根据实施方案，形成于缓冲层的上表面之上的多个光电子器件可W 直接接触缓冲层。
[0090] 根据一个实施方案，多个光电子器件可W形成于本发明所描述的衬底生产批次的 每个衬底之上。在进一步的实施方案中，在约400nm到550nm之间的范围内的波长，生产批 次可W具有不大于约1. 3nm发射标准偏差，例如，不大于约1. 2nm、不大于约1.Inm、不大于 约Inm、不大于约0. 9nm或者不大于约0. 8nm。在另一个实施方案中，批次光发射波长标准 偏差（0 )可W为至少约0. 01皿、至少约0. 05皿、至少约0. 1皿、至少约0. 2皿、至少约0. 3皿 或者至少约〇.5nm。应当了解，批次光发射波长标准偏差（0)可W在至少约O.Olnm到不 大于约1. 3nm之间的范围内，在至少约0. 05nm到不大于约1. 2nm之间的范围内，在至少约 0. 1皿到不大于约1皿之间的范围内，或者在至少约0. 2皿到不大于约0. 9皿之间的范围 内。
[OOW] 根据另一个实施方案，在约400nm到550nm之间的范围内的波长，具有形成于每 个衬底之上的光电子器件的衬底生产批次可W具有不大于约0. 〇641nm/cm2的归一化的批 次光发射波长标准偏差，例如不大于约0. 〇588nm/cm2、不大于约0. 0539nm/cm2、不大于约 0. 0490nm/cm2、不大于约0. 0441nm/cm2或者不大于约0. 0392nm/cm2。而在另一个实施方案 中，为至少约7. 9Xl〇-7nm/cm2、至少约1. 2Xl〇-6nm/cm2、至少约2. 2Xl〇-6nm/cm2或者至少约 4. 9Xl(T6nm/cm2。应当了解，归一化的批次光发射标准偏差可W在W上所提到的最小值和 最大值的任何值之间的范围内。
[0092] 许多不同的方面和实施方案是可能的。该些方面和实施方案的一些在此进行了描 述。在阅读本说明书后，本领域技术人员将会了解，该些方面和实施方案仅是说明性的，而 并不限制本发明的范围。此外，本领域技术人员将会理解，对于某些包括模拟电路的实施方 案，利用数字电路也可类似地实现，反之亦然。实施方案可W参照如下所列项目中的任何一 个或多个项目。
[0093] 项目1.包括III-V族材料并具有上表面的衬底，该衬底包括限定在所述上表面与 晶体参考面之间的切角（a),所述衬底进一步包括不大于1度的切角变化量（20)。
[0094] 项目2.衬底包括；主体，其包括III-V族材料并具有上表面，该主体包括限定在 所述上表面与晶体参考面之间的切角（a),该主体进一步包括切角变化量（20);缓冲层， 其包括III-V族材料并与主体的上表面邻接，其中该缓冲层具有不大于约1. 3ym的平均厚 度。
[0095] 项目3.衬底包括；主体，其包括III-V族材料并具有上表面，该主体包括限定在 所述上表面与晶体参考面之间的切角（a),该主体进一步包括切角变化量（20);缓冲层， 其包括III-V族材料并与所述主体的上表面邻接，其中该缓冲层具有上表面，该缓冲层和 所述主体包括限定在所述缓冲层的上表面与晶体参考面之间的切角（a)，所述缓冲层和 所述主体进一步包括切角变化量（20)，该切角变化量（20)小于所述主体的切角变化量 (20)。
[0096] 项目4.根据项目2-3中任何一项所述的衬底，其中，所述主体为精加工主体。
[0097] 项目5.根据前述项目中任何一项所述的衬底，其中，所述衬底进一步包括多个布 置为与所述缓冲层上表面邻接的光电子器件，其中，所述多个光电子器件具有不大于1. 3nm 的平均光发射波长标准偏差。
[0098] 项目6.根据项目5所述的衬底，其中，所述多个光电子器件具有不大于约1.2nm、 不大于约Inm、不大于约0. 9nm或者甚至不大于约0. 8nm的平均光发射波长标准偏差。
[0099] 项目7.根据项目6所述的衬底，其中，所述多个光电子器件具有不大于约Inm的 平均光发射波长标准偏差。
[0100] 项目8.根据前述项目中任何一项所述的衬底，其中，主体和缓冲层的切角（a)不 大于约2度、不大于约1. 5度、不大于约1度、不大于约0. 8度、不大于约0. 6度、不大于约 0.4度或者不大于约0.2度。
[OW] 项目9.根据前述项目中任何一项所述的衬底，其中，主体和缓冲层的切角（a)为 至少约0. 1度、至少约0. 2度、至少约0. 3度或者甚至至少约0. 6度。
[0102] 项目10.根据前述项目中任何一项所述的衬底，其中，主体和缓冲层的切角变化 量（20)不大于约1度、不大于约0.95度、不大于约0.9度、不大于约0.85度、不大于约 0. 8度、不大于约0. 75度、不大于约0. 7度、不大于约0. 6度、不大于约0. 4度、不大于约0. 2 度、不大于约0. 16度、不大于约0. 14度，或者甚至不大于约0. 1度、不大于约0. 08度，或者 甚至不大于约0.06度。
[0103] 项目11.根据前述项目中任何一项所述的衬底，其中，主体和缓冲层的切角变化 量（2 0 )为至少约0. 005度或至少约0. 008度。
[0104] 项目12.根据前述项目中任何一项所述的衬底，其中，所述主体包括氮元素。
[01化]项目13.根据前述项目中任何一项所述的衬底，其中，所述主体包括嫁元素。
[0106] 项目14.根据前述项目中任何一项所述的衬底，其中，所述主体包括氮化嫁。
[0107] 项目15.根据项目14所述的衬底，其中，所述主体基本上由氮化嫁构成。
[0108] 项目16.根据前述项目中任何一项所述的衬底，其中，所述主体包括平均厚度为 不大于约3mm、不大于约2mm、不大于约1mm、不大于约800微米、不大于约500微米、不大于 约400微米、不大于约300微米、不大于约200微米或者不大于约100微米。
[0109] 项目17.根据前述项目中任何一项所述的衬底，其中，所述缓冲层包括氮元素。
[0110] 项目18.根据前述项目中任何一项所述的衬底，其中，所述缓冲层包括嫁元素。
[0111] 项目19.根据前述项目中任何一项所述的衬底，其中，所述缓冲层包括氮化嫁。
[0112] 项目20.根据前述项目中任何一项所述的衬底，其中，所述缓冲层基本上由氮化 嫁构成。
[0113] 项目21.根据前述项目中任何一项所述的衬底，其中，主体的上表面包括GaN晶体 的Ga-面。
[0114] 项目22.根据前述项目中任何一项所述的衬底，其中，缓冲层的上表面包括GaN晶 体的Ga-面。
[0115] 项目23.根据前述项目中任何一项所述的衬底，其中，所述晶体参考面包括选自 下组的面；a-面、m-面、r-面、C-面和半极面。
[0116] 项目24.根据项目23所述的衬底，其中，所述晶体参考面为C-面。
[0117] 项目25.根据前述项目中任何一项所述的衬底，其中，晶体学参考面向选自下组 的晶面倾斜；a-面、r-面、m-面和C-面。
[0118] 项目26.根据前述项目中任何一项所述的衬底，其中，主体和缓冲层包括弓曲，所 述弓曲限定至少约3m、至少约5m、至少约10m、至少约50m、至少约100m或甚至至少约200m 的曲率半径。
[0119] 项目27.根据前述项目中任何一项所述的衬底，其中，所述主体包括至少约2英寸 (5. 1cm)、至少约3英寸（7. 6cm)、至少约4英寸（10cm)的直径。
[0120] 项目28.根据前述项目中任何一项所述的衬底，其中，缓冲层的上表面包括不大 于约1微米、不大于约0. 1微米、不大于约0. 05微米、不大于约0. 001微米甚至不大于约 0. 0001微米（0.Inm)的平均表面粗趟度。
[0121] 项目29.根据前述项目中任何一项所述的衬底，其中，主体的上表面包括不大于 约lxl〇8cnT2,、不大于约5xl〇7cnT2、不大于约ixi〇7cnT2、不大于约5xl〇6cnT2或者不大于约 lxl06cm-2的缺陷密度。
[0122] 项目30.包括至少20个衬底的衬底生产批次，批次中的衬底的每一个包括III-V 族材料并具有上表面，主体包括限定在上表面与晶体参考面之间的切角（a)，所述衬底进 一步包括不大于约1度的切角变化量（2 0 )。
[0123] 项目31.包括了至少20个衬底的衬底生产批次，批次中衬底的每一个包括III-V 族材料并具有上表面，主体包括限定在所述上表面与晶体参考面之间的切角（a)，所述衬 底进一步包括不大于约1度的切角变化量（2 0 )。
[0124] 项目32.根据项目30-31中任何一项所述的衬底生产批次，其中，生产批次中的衬 底的每一个的主体和缓冲层都包括氮元素。
[01巧]项目33.根据项目30-32中任何一项所述的衬底生产批次，其中，生产批次中的衬 底的每一个的主体和缓冲层都包括嫁元素。
[01%] 项目34.根据项目30-33中任何一项所述的衬底生产批次，其中，生产批次中的衬 底的每一个的主体和缓冲层都包括氮化嫁。
[0127]项目35.根据项目30-34中任何一项所述的衬底生产批次，其中，生产批次中的衬 底的每一个的主体和缓冲层都包括弓曲，所述弓曲限定至少约1. 5m、至少约1. 8m、至少约 2m、至少约2. 5m、至少约3m、至少约5m、至少约10m、至少约50m、至少约100m或甚至至少约 200m的曲率半径。
[012引项目36.根据项目30-35中任何一项所述的衬底生产批次，其中，生产批次中的衬 底的每一个的主体和缓冲层都包括不大于约3ym的总厚度变化量（TTV)。
[0129] 项目37.根据项目30-36中任何一项所述的衬底生产批次，其中，生产批次中衬底 的每一个的主体都包括至少约2英寸（5. 1cm)、至少约3英寸（7. 6cm)、至少约4英寸（10cm) 的直径。
[0130] 项目38.根据项目30-37中任何一项所述的衬底生产批次，其中，切角变化量 (2 0 )不大于约1度、不大于约0. 95度、不大于约0. 9度、不大于约0. 85度、不大于约0. 8 度、不大于约0. 75度、不大于约0. 7度、不大于约0. 6度、不大于约0. 4度、不大于约0. 16 度、不大于约0. 14度，甚至不大于约0. 1度、不大于约0. 08度甚至不大于约0. 06度。
[0131] 项目39.根据项目30-38中任何一项所述的衬底生产批次，其中，切角变化量 (2 0 )为至少约0. 005度或至少约0. 008度。
[0132] 项目40.根据项目30-39中任何一项所述的衬底生产批次，其中，切角（a)为不 大于约2度、不大于约1. 5度、不大于约1度、不大于约0. 8度或者不大于约0. 6度。
[0133] 项目41.根据项目30-40中任何一项所述的衬底生产批次，其中，切角（a)为至 少约0. 1度、至少约0. 2度、至少约0. 3度或甚至至少约0. 6度。
[0134] 项目42.根据项目30-41中任何一项所述的衬底生产批次，其中，所述生产批次 包括不大于约0. 05度、不大于约0. 03度、不大于约0. 02度、不大于约0. 01度、不大于约 0. 005度或者不大于约0. 001度W及至少约0. 0001度或至少约0. 0005度的批次切角标准 偏差（STa)。
[01巧]项目43.根据项目30-42中任何一项所述的衬底生产批次，其中，所述生产批次包 括批次中所有衬底之间的不大于约1度、不大于约0. 95度、不大于约0. 9度、不大于约0. 85 度、不大于约0. 8度、不大于约0. 75度、不大于约0. 7度、不大于约0. 6度、不大于约0. 4度、 不大于约0. 1度、不大于约0. 09度、不大于约0. 05度、不大于约0. 03度、不大于约0. 01度、 不大于约0. 008度、不大于约0. 005度或者不大于约0. 001度，W及至少约为0. 0001度或 至少约为0. 0005度的切角变化量标准偏差（ST2 0 )。
[0136] 项目44.光电子结构包括形成于包括III-V族材料并具有上表面的衬底上的多个 光电子器件，所述衬底包括限定在所述上表面与晶体参考面之间的切角（a)，所述衬底进 一步包括了切角变化量（20)，其中，所述多个光电子器件具有不大于1.3nm的平均光波长 标准偏差。
[0137] 项目45.根据项目44所述的光电子结构，其中，所述多个光电子器件具有不大于 1. 3nm、不大于1. 2nm、不大于Inm、不大于0. 9nm或甚至不大于0. 8nm的平均光发射波长标 准偏差。
[0138] 项目46.-种形成衬底的方法包括；提供包括III-V族材料的主体，该主体具有上 表面和相对于上表面的后表面，其中，所述主体的 上表面具有台面和台阶的排列；对所述主 体的上表面进行至少一道精加工操作；W及在所述主体的上表面形成包括III-V族材料的 缓冲层，该缓冲层具有上表面和与所述主体邻接的后表面，其中，所述缓冲层的上表面具有 比所述主体的上表面更均匀的台面和台阶的排列。
[0139] 项目47.根据项目46的方法，其中，在形成了缓冲层之后，所述主体包括限定在所 述上表面和晶体参考面之间的切角。
[0140] 项目48.根据项目47所述的方法，其中，在形成缓冲层之后，所述切角（a)为不 大于约2度、不大于约1. 5度、不大于约1度、不大于约0. 8度或者不大于约0. 6度。
[0141] 项目49.根据项目46-48的任何一项所述的方法，其中，在形成了缓冲层之后，所 述衬底包括不大于约1度、不大于约0. 8度、不大于约0. 6度、不大于约0. 5度、不大于约 0. 4度、不大于约0. 3度、不大于约0. 2度、不大于约0. 16度、不大于约0. 14度或甚至不大 于约0. 1度、不大于约0. 08度或甚至不大于约0. 06度的切角变化量（2 0 )。
[0142] 项目50.根据项目46-49的任何一项所述的方法，进一步包括通过III-V族材料 的外延生长形成主体。
[0143] 项目51.根据项目50所述的方法，其中，形成所述主体包括在衬底上的III-V族 材料的异质外延生长。
[0144] 项目52.根据前述项目中的任何一项所述的方法，其中，缓冲层通过外延淀积形 成。
[0145] 项目53.根据前述项目中的任何一项所述的方法，其中，缓冲层通过MOCVD工艺形 成。
[0146] 项目54.根据前述项目中的任何一项所述的方法，其中，缓冲层W2D生长模式形 成。
[0147] 项目55.衬底包括；主体，其包括III-V族材料并具有上表面；和缓冲层，其包括 III-V族材料并与所述主体的上表面邻接，其中，所述缓冲层具有在至少约0. 01ym到不大 于约1. 3ym之间的范围内的平均厚度。
[0148] 项目56.根据项目55所述的衬底，其中，所述缓冲层具有不大于约1.2ym、不大于 约1. 1ym、不大于约1. 0ym、不大于约0. 9ym、不大于约0. 8ym、不大于约0. 7ym、不大于 约0. 6ym、不大于约0. 5ym、不大于约0. 4ym或者不大于约0. 3ym的平均厚度。
[0149] 项目57.根据项目55所述的衬底，其中，所述缓冲层具有至少约0.02ym、至少约 0. 04ym、至少约0. 08ym、至少约0. 1ym、至少约0. 2ym或者至少约0. 3ym的平均厚度。
[0150] 项目58.根据项目55所述的衬底，其中，所述缓冲层具有在至少约0.02ym到不 大于约1.2ym之间的范围内，在至少约0.04ym到不大于约1.lym之间的范围内，在至少 约0. 08ym到不大于约1. 0ym之间的范围内，或者在至少约0. 1ym到不大于约0. 8ym之 间的范围内的平均厚度。
[0151] 项目59.根据项目55所述的衬底，其中，所述缓冲层直接接触所述主体。
[0152] 项目60.根据项目55所述的衬底，其中，所述主体包括氮元素。
[0153] 项目61.根据项目55所述的衬底，其中，所述主体包括嫁元素。
[0154] 项目62.根据项目55所述的衬底，其中，所述主体包括氮化嫁。
[0巧5] 项目63.根据项目55所述的衬底，其中，所述缓冲层包括氮化嫁。
[0156] 项目64.根据项目55所述的衬底，其中，所述缓冲层基本上由氮化嫁构成。
[0157] 项目65.衬底结构包括；衬底，其包括III-V族材料并具有上表面；和多个光电子 器件，各覆盖在所述衬底的上表面，其中，在约400nm到约550nm的范围内的波长，覆盖在所 述衬底上表面上的多个光电子器件具有不大于约0. 〇641nm/cm2的归一化的光发射波长标 准偏差（n0 )。
[015引项目66.根据项目65所述的衬底结构，其中，no为对衬底的表面面积进行归一 化的光发射波长标准偏差，所述衬底具有至少约2英寸（5. 1cm)的直径。
[0159] 项目67.根据项目65所述的衬底，其中，所述衬底具有至少约2英寸（5. 1cm)、 至少约3英寸（7. 6cm)、至少约4英寸（10cm)、至少约5英寸（12. 7cm)或者至少约6英寸 (15cm)的直径。
[0160] 项目68.根据项目65所述的衬底，其中，所述衬底具有不大于约12英寸（大约 30. 5cm)、不大于约11英寸（大约27. 9cm)、不大于约10英寸（大约25. 4cm)或者不大于约 9英寸（大约22. 9cm)的直径。
[0161] 项目69.根据项目65所述的衬底，其中，所述衬底具有直径，所述直径在至少约2 英寸（大约5. 1cm)到不大于约12英寸（大约30. 5cm)之间的范围内，在至少约3英寸（大 约7. 6cm)到不大于约11英寸（大约27. 9cm)之间的范围内，在至少约4英寸（大约10cm) 到不大于约10英寸（大约25. 4cm)之间的范围内，或者在至少约5英寸（大约12. 7cm)到 不大于9英寸（大约22. 9cm)之间的范围内。
[0162] 项目70.根据项目65所述的衬底，其中，所述衬底具有至少约20. 2cm2、至少约 45. 4cm2、至少约78. 5cm2、至少约126. 7cm2或至少约176. 6cm2的表面面积。
[0163] 项目71.根据项目65所述的衬底，其中，所述衬底具有不大于约730. 6cm2,不大于 约615. 8cm2,不大于约506. 7cm2,不大于约415. 5cm2的表面面积。
[0164] 项目72.根据项目65所述的衬底，其中，所述衬底具有表面面积，所述表面面积在 至少约20. 2cm2到不大于约730. 6cm2之间的范围内，在至少约45. 4cm2到不大于约615. 8cm2 之间的范围内，在至少约78. 5cm2到不大于506. 7cm2之间的范围内，或者在至少约176. 6cm2 到不大于约415. 5cm2之间的范围内。
[01化]项目73.根据项目65所述的衬底，其中，光发射波长标准偏差不大于约1.3nm、不 大于约1. 2nm、不大于约1.Inm、不大于约Inm、不大于约0. 9nm或者不大于约0. 8nm。
[0166] 项目74.根据项目65所述的衬底，其中，光发射波长标准偏差（0)为至少约 0. 01皿、至少约0. 05皿、至少约0. 1皿、至少约0. 2皿、至少约0. 3皿或者至少约0. 5皿。
[0167] 项目75.根据项目65所述的衬底，其中，光发射波长标准偏差（0)在至少约 0. 01皿到不大于约1. 3皿之间的范围内，在至少约0. 05皿到不大于约1. 2皿之间的范围 内，在至少约0.Inm到不大于约Inm之间的范围内，或者在至少约0.2到不大于约0.9nm之 间的范围内。
[0168] 项目76.根据项目65所述的衬底，其中，no不大于约0.0588nm/cm2、不大于约 0. 0539nm/cm2、不大于约 0. 0490nm/cm2、不大于约 0. 0441nm/cm2或者不大于约 0. 0392nm/cm]。
[0169] 项目77.根据项目65所述的衬底，其中，n0为至少约1. 4Xl(T5nm/cm2、至少约 1. 6Xl〇-5nm/cm2、至少约 2.OXl〇-5nm/cm2或者至少约 2. 4X10 -5nm/cm2。
[0170] 项目78.根据项目65所述的衬底，其中，n0在至少约1. 4Xl(T5nm/cm2到不大 于约0. 0641nm/cm2之间的范围内，在至少约1. 6X10-5nm/cm2到不大于约0. 0588nm/cm2之 间的范围内，在至少约2. 0Xl(T5nm/cm2到不大于约0. 0539nm/cm2之间的范围内，在至少约 2. 4Xl〇-5nm/cm2到不大于约0. 0490nm/cm2之间的范围内。
[0171] 项目79.根据项目65所述的衬底，包括与上表面邻接的III-V族材料的缓冲层， 其中，所述缓冲层具有在至少约0. 01ym到不大于约1. 3ym之间的范围内的平均厚度。
[0172] 项目80.根据项目65所述的衬底，其中，所述衬底包括氮元素。
[0173] 项目81.根据项目65所述的衬底，其中，所述衬底包括嫁元素。
[0174] 项目82.根据项目79所述的衬底，其中，所述缓冲层包括氮化嫁。
[01巧]项目83.根据项目79所述的衬底，其中，所述缓冲层基本上由氮化嫁构成。
[0176] 项目84.根据项目79所述的衬底，其中，所述缓冲层具有厚度为在至少约0. 02ym 到不大于约1.2ym之间的范围内，在至少约0.04ym到不大于约1.lym之间的范围内，在 至少约0. 08ym到不大于约1. 0ym之间的范围内，在至少约0. 1ym到不大于约0. 8ym之 间的范围内，或者在至少约0. 2ym到不大于约0. 5ym之间的范围内。
[0177] 项目85.根据项目65所述的衬底，其中，多个光电子器件包括III-V族材料。
[0178] 项目86.根据项目65所述的衬底，其中，多个光电子器件包括合金。
[0179] 项目87.根据项目65所述的衬底，其中，多个光电子器件包括In脚i_xN，0<X<l。
[0180] 项目88.衬底包括；主体，其包括III-V族材料并具有上表面；和缓冲层，其包 括III-V族材料且覆盖在所述主体的上表面之上，并具有在至少约0. 01ym到不大于约 1. 3ym之间的范围内的平均厚度；其中，所述衬底配置为提供用于形成多个光电子器件的 表面，所述多个光电子器件覆盖在所述缓冲层上，并且在约420nm到约500nm的范围内的波 长具有不大于约0. 〇641nm/cm2的归一化的光发射波长标准偏差（n0)。
[0181] 项目89.根据项目88所述的衬底，其中，所述缓冲层具有厚度为在至少约0. 02ym 到不大于约1.2ym之间的范围内，在至少约0.04ym到不大于约1.lym之间的范围内，在 至少约0. 08ym到不大于约1. 0ym之间的范围内，在至少约0. 1ym到不大于约0. 8ym之 间的范围内，或者在至少约0. 2ym到不大于约0. 5ym之间的范围内。
[0182] 项目90.根据项目88所述的衬底，其中，n0为对衬底的表面面积进行归一化后 的光发射波长标准偏差，所述衬底具有至少约2英寸（5. 1cm)的直径。
[0183] 项目91.根据项目90所述的衬底，其中，所述光发射波长标准偏差不大于约 1. 3nm、不大于约1. 2nm、不大于约1. 1、不大于约Inm、不大于约0. 9nm或者不大于约0. 8nm。
[0184] 项目92.根据项目90所述的衬底，其中，所述光发射波长标准偏差为至少约 0. 01皿、至少约0. 05皿、至少约0. 1皿、至少约0. 2皿、至少约0. 3皿或者至少约0. 5皿。
[01化]项目93.根据项目90所述的衬底，其中，所述光发射波长标准偏差在至少约 0. 01皿到不大于约1. 3皿之间的范围内，在至少约0. 05皿到不大于约1. 2皿之间的范围 内，在至少约0.Inm到不大于约1.Inm之间的范围内，或者在至少约0. 2nm到不大于约Inm 之间的范围内。
[0186] 项目94.根据项目90所述的衬底，其中，no不大于约0. 0588nm/cm2、不大于约 0. 0539nm/cm2、不大于约 0. 0490nm/cm2、不大于约 0. 0441nm/cm2或者不大于约 0. 0392nm/ cm]。
[0187] 项目95.根据项目90所述的衬底，其中，n0为至少约1. 4Xl〇-5nm/cm2、至少约 1. 6Xl〇-5nm/cm2、至少约 2.OXl〇-5nm/cm2或者至少约 2. 4X10 -5nm/cm2。
[0188] 项目96.根据项目90所述的衬底，其中，n0在至少约1. 4Xl(T5nm/cm2到不大于 约0. 0641nm/cm2之间的范围内，在至少约1. 6 X 10-5nm/cm2到不大于约0. 0588nm/cm 2之间 的范围内，在至少约2. 0X l(T5nm/cm2到不大于约0. 0539nm/cm2之间的范围内，或者在至少 约2. 4X l〇-5nm/cm2到不大于约0. 0490nm/cm 2之间的范围内。
[0189] 项目97.根据项目88所述的衬底，其中，所述主体包括氮元素。
[0190] 项目98.根据项目88所述的衬底，其中，所述主体包括嫁元素。
[0191] 项目99.根据项目88所述的衬底，其中，所述缓冲层包括氮化嫁。
[0192] 项目100.根据项目88所述的衬底，其中，所述缓冲层基本上由氮化嫁构成。
[0193] 项目101.根据项目88所述的衬底，其中，所述多个光电子器件包括III-V族材 料。
[0194] 项目102.根据项目88所述的衬底，其中，所述多个光电子器件包括合金。
[019引项目103.根据项目88所述的衬底，其中，所述多个光电子器件包括In脚1_趴 0<X<10
[0196] 项目104.包括了至少大约10个衬底结构的衬底结构生产批次，其中，每一个衬底 结构包括衬底和布置在所述衬底上的多个光电子器件，在约420nm至约500nm的波长，所述 多个光电子器件具有不大于约0. 〇641nm/cm2的归一化的批次光发射波长标准偏差。
[0197] 项目105.根据项目105所述的生产批次，其中，衬底的每一个包括主体和缓冲层， 所述主体包括III-V族材料并具有上表面，所述缓冲层覆盖在主体的上表面上，其中，所述 生成批次具有在至少约0. 01ym到不大于约1. 3ym之间的范围内的平均批次缓冲层厚度。
[0198] 项目106.根据项目105所述的生产批次，其中，缓冲层的平均批次厚度在至少约 0. 02ym到不大于约1. 2ym之间的范围内，在至少约0. 05ym到不大于约1. 1ym之间的 范围内，在至少约0. 08ym到不大于约1.0ym之间的范围内，在至少约0.1ym到不大于约 0.8ym之间的范围内，或者在至少约0. 2ym到不大于约0. 5ym之间的范围内。
[0199] 项目107.根据项目104所述的生产批次，其中，所述生产批次具有平均批次衬底 直径为至少约2英寸（5. 1cm)、至少约3英寸（7.6cm)、至少约4英寸（10cm)、至少约 5英寸 (12. 7cm)或者至少约6英寸（15cm)。
[0200] 项目108.根据项目104所述的生产批次，其中，所述生产批次具有不大于约12英 寸（大约30. 5cm)、不大于约11英寸（大约27. 9cm)、不大于约10英寸（大约25. 4cm)或 者不大于约9英寸（大约22. 9cm)的平均批次衬底直径。
[0201] 项目109.根据项目104所述的生产批次，其中，所述生产批次具有平均批次衬底 直径为在至少约2英寸（大约5. 1cm)到不大于约12英寸（大约30. 5cm)之间的范围内、 在至少约3英寸（大约7. 6cm)到不大于约11英寸（大约27. 9cm)之间的范围内、在至少 约4英寸（大约10cm)到不大于约10英寸（大约25. 4cm)之间的范围内或者在至少约5 英寸（大约12. 7cm)到不大于约9英寸（大约22. 9cm)之间的范围内。 悦0引项目110.根据项目104所述的生产批次，其中，所述生产批次具有至少约20. 2cm2、至少约45. 4cm2、至少约78. 5cm2、至少约126. 7cm2或至少约176. 6cm2的平均表面 面积。
[0203]项目111.根据项目104所述的生产批次，其中，所述生产批次具有不大于约 730. 6cm2、不大于约615. 8cm2、不大于约506. 7cm2,不大于约415. 5cm2的平均批次衬底表面 面积。
[0204] 项目112.根据项目104所述的生产批次，其中，所述生产批次具有衬底平均表面 面积为在至少约20. 2cm2到不大于约730.6cm2之间的范围内，在至少约45. 4cm2到不大于 约615. 8cm2之间的范围内，在至少约78. 5cm2到不大于506. 7cm2之间的范围内，或者在至 少约176. 6cm2到不大于约415. 5cm2之间的范围内。
[0205] 项目113.根据项目104所述的生产批次，其中，归一化的光发射波长标准偏差 (n曰）为对平均批次表面面积进行归一化后的批次光发射标准偏差，所述生产批次具有至 少2英寸（5. 1cm)的平均批次衬底直径。
[0206] 项目114.根据项目113所述的生产批次，其中，批次光发射波长标准偏差不大于 约1. 3nm、不大于约1. 2nm、不大于约Inm、不大于约0. 9nm或者不大于约0.8nm。
[0207] 项目115.根据项目113所述的生产批次，其中，批次光发射波长标准偏差为至少 约0. 01皿、至少约0. 05皿、至少约0. 1皿、至少约0. 2皿、至少约0. 3皿或者至少约0. 5皿。
[0208] 项目116.根据项目113所述的生产批次，其中，批次光发射波长标准偏差在至少 约0.Olnm到不大于约1. 3nm之间的范围内，在至少约0. 05nm到不大于约1. 2nm之间的范围 内，在至少约0.Inm到不大于约Inm之间的范围内，或者在至少约0. 2nm到不大于约0. 9nm 之间的范围内。
[0209] 项目117.根据项目113所述的生产批次，其中，no不大于约0. 0588nm/cm2、 不大于约0. 0539nm/cm2、不大于约0. 0490nm/cm2、不大于约0. 0441nm/cm2或者不大于约 0. 039化m/cm2。
[0210] 项目118.根据项目113所述的生产批次，其中，no为至少约1.4Xl〇-5nm/cm2、至 少约 1.6Xl〇-5nm/cm2、至少约 2. 0Xl〇-5nm/cm2或者至少约 2. 4X10 -5nm/cm2。
[0211] 项目119.根据项目113所述的生产批次，其中，n0在至少约1. 4Xl(T5nm/cm2到 不大于约0. 0641nm/cm2之间的范围内，在至少约1.6Xl〇-5nm/cm2到不大于约0. 0588nm/cm2 之间的范围内，在至少约2. 0Xl(T5nm/cm2到不大于约0. 0539nm/cm2之间的范围内，或者在 至少约2. 4Xl〇-5nm/cm2到不大于约0. 0490nm/cm2之间的范围内。
[0212] 项目120.根据项目105所述的生产批次，其中，每个主体包括氮元素。
[0213] 项目121.根据项目105所述的生产批次，其中，每个主体包括嫁元素。
[0214] 项目122.根据项目105所述的生产批次，其中，每个主体包括氮化嫁。
[0215] 项目123.根据项目105所述的生产批次，其中，每个缓冲层包括氮化嫁。
[0216] 项目124.根据项目105所述的生产批次，其中，每个缓冲层基本上由氮化嫁构成。
[0217] 项目125.形成衬底的方法包括：提供包括III-V族材料的主体；在所述主体的 上表面上形成包括III-V族材料的缓冲层，所述缓冲层具有上表面，并且具有在至少约 0. 01ym到不大于约1. 3ym之间的范围内的厚度。
[0218] 项目126.根据项目125所述的方法，其中，形成缓冲层包括形成缓冲层，所述缓冲 层具有不大于约1. 2ym、不大于约1. 1ym、不大于约1. 0ym、不大于约0. 9ym、不大于约 0.8ym、不大于约0. 7ym、不大于约0.6ym或者不大于约0. 5ym的厚度。
[0219] 项目127.根据项目125所述的方法，其中，形成缓冲层包括形成具有至少约 0. 02ym、至少约0. 04ym、至少约0. 08ym、至少约0. 1ym或者至少约0. 2ym的厚度的缓 冲层。
[0220] 项目128.根据项目125所述的方法，其中，形成缓冲层包括形成具有该样的厚度 的缓冲层，所述厚度在至少约0. 02ym到不大于1. 2ym之间的范围内，在至少约0. 04ym到不大于约1. 1ym之间的范围内，在至少约0. 08ym到不大于约1. 0ym之间的范围内，在 至少约0. 1ym到不大于约0. 8ym之间的范围内，或者在至少约0. 2ym到不大于约0. 5ym 之间的范围内。
[0221] 项目129.根据项目125所述的方法，进一步包括在所述缓冲层的上表面上形成多 个光电子器件，其中，在约420nm到约500nm的范围内的波长，所述多个光电子器件具有不 大于约0.0641nm/cm2的归一化的光发射波长标准偏差（no),其中no为对所述衬底的表 面面积进行归一化后的光发射波长标准偏差，所述衬底具有至少约2英寸（5. 1cm)的直径。 悦2引项目130.根据项目129所述的方法，其中，所述多个光电子器件具有不大于约 1. 3皿、不大于约1. 2皿、不大于约1. 1皿、不大于约1. 0皿或者不大于约0.8皿的光发射波 长标准偏差。
[0223] 项目131.根据项目129所述的方法，其中，所述多个光电子器件具有至少约 0. 01皿、至少约0. 05皿、至少约0. 1皿、至少约0. 2皿、至少约0. 3皿或者至少约0. 5皿的光 发射波长标准偏差。
[0224] 项目132.根据项目129所述的方法，其中，所述光发射波长标准偏差在O.Olnm到 1. 3皿之间的范围内，在0. 05皿到1. 2皿之间的范围内，在0. 1到1. 4之间的范围内，或者 在0. 2到0. 9皿之间的范围内。
[02巧]项目133.根据项目129所述的方法，其中，所述主体包括氮元素。
[0226] 项目134.根据项目129所述的方法，其中，所述主体包括嫁元素。
[0227] 项目135.根据项目129所述的方法，其中所述缓冲层包括氮化嫁。
[0228] 项目136.根据项目129所述的方法，其中，所述缓冲层基本上由氮化嫁构成。
[0229] 项目137.根据项目129所述的方法，其中，所述多个光电子器件包括III-V族材 料。
[0230] 项目138.根据项目129所述的方法，其中，所述多个光电子器件包括合金。 悦川项目139.根据项目129所述的方法，其中，所述多个光电子器件包括In脚1_趴 0<X<1〇 悦对案例
[0233] 提供下面的案例W帮助阐明在此描述的改进。
[0234]L邸试样2-15制造在GaN衬底2-15上。衬底的每个具有约为2英寸的直径。LED 试样具有相同的结构并且在同样的条件下进行制造与测试，不同之处在于衬底厚度（300nm 和400nm)、GaN缓冲层厚度、GaN衬底晶体曲率半径W及在整个衬底的切角变化量。
[0235] 晶体曲率半径和切角变化范围通过X射线分析确定。提供试样1(藍宝石衬底） W供对比。对各个特性的测量如在此所述而进行。
[0236]表1 ;
[0237]
[0239]本发明的实施方案表现出与相关技术的脱离。虽然已形成某些体GaN衬底，但是 该些工艺通常不设及在精加工操作之后在独立的GaN衬底上形成缓冲层。此外，并没有有 效地应对在衬底直径上的切角变化。本申请公开了用于形成使用特定的特征的结合的半导 电衬底的具体工艺，包括形成具有特定参数的薄缓冲层。所述形成工艺便利于带具有特定 特征的结合的主体的独立III-V族衬底的制造，所述特征包括但不限于切角、切角变化量、 弓曲、晶体弓曲、TTV、厚度、直径、表面粗趟度、晶体取向、光发射波长标准偏差W及它们的 组合。此外，在独立的衬底上形成薄缓冲层不一定会改变衬底的参数（包括切角、切角变化 量、弓曲W及晶体弓曲）。此外，形成于如本发明所公开的独立衬底上的光电子器件可W在 整个独立衬底上具有更优的光波长标准偏差。此外，已证明本发明实施方案的工艺在形成 具有改进的尺寸特性和晶体学特性的衬底生产批次中是有用的。虽然并没有完全理解，并 且不希望联系于特定的理论，但是已经可W注意到对缓冲层厚度的控制可W影响覆盖层和 /或器件的形貌，并且值得注意且非常出乎意料地促进了具有改进的性能的器件的形成。在 上文中，对具体的实施方案的参考和某些部件的连接是说明性的。如在执行本发明所讨论 的方法时所应了解的那样，应当了解，关于部件接合或连接是指在所述部件之间的直接连 接或者通过一个或多个中间部件的间接连接。同样地，W上所公开的主题应认为是说明性 的，而非限制性的，并且所附权利要求旨在覆盖落入本发明的真实范围的所有该些修改形 式、增强形式W及其他实施方案。因此，在法律所允许的最大范围内，本发明的范围由对所 附权利要求及其等价形式的所允许的最宽泛的解释来确定，并且不应受W上详细描述的约 束或限制。
[0240] 本申请的摘要遵从专利法提供，并且W其不会用于解释或限制权利要求的范围与 含义的理解提交。此外，在上述【具体实施方式】中，为了简化本申请的目的，各个特征可W集 合在一起，或者在单一实施方案中进行描述。本申请不应当被解释为表明所要求的实施方 案需要比清晰地记载在每条权利要求中的特征更多的特征。更确切地说，如随附权利要求 所表明的那样，发明的主题可W设及比公开的实施方案中的任何一个的所有特征更少的特 征。因此，随附的权利要求结合在【具体实施方式】中，每一条权利要求独自成立，限定各自所 要求的主题。
【主权项】
1. 衬底，包括： 主体，其包括III-V族材料并具有上表面；以及 缓冲层，其包括III-V族材料，并与所述主体的上表面邻接，其中，所述缓冲层具有在 至少约0.Olym到不大于约I. 3ym之间的范围内的平均厚度。2. 根据权利要求1所述的衬底，其中，所述缓冲层具有在至少约0.Iym到不大于约 0. 8ym之间的范围内的平均厚度。3. 根据权利要求1所述的衬底，其中，所述主体包括氮化镓。4. 根据权利要求1所述的衬底，其中，所述缓冲层包括氮化镓。5. 根据权利要求1所述的衬底，其中，所述衬底配置为提供用于多个光电子器件形成 的表面，所述多个光电子器件覆盖在所述缓冲层上，并且在约400nm到约550nm之间的范围 内的波长具有不大于约〇. 〇641nm/cm2的归一化的光发射波长标准偏差（n〇 )。6. 衬底结构，包括； 衬底，其包括III-V族材料，并具有上表面；以及 多个光电子器件，各覆盖在所述衬底的上表面上，其中，在约400nm到约550nm之间的 范围内的波长，覆盖在所述衬底的上表面上的多个光电子器件具有不大于约〇. 〇641nm/cm2 的归一化的光发射波长标准偏差（n〇 )。7. 根据权利要求6所述的衬底结构，其中，no为对衬底的表面面积进行归一化后的光 发射波长标准偏差，所述衬底具有至少约2英寸（5.Icm)的直径。8. 根据权利要求7所述的衬底，其中，所述光发射波长标准偏差（〇 )不大于约I. 3nm。9. 根据权利要求6所述的衬底，其中，所述衬底具有在至少约20. 2cm2到不大于约 730. 6cm2之间的范围内的表面面积。10. 根据权利要求6所述的衬底，其包括与所述上表面邻接的III-V族材料的缓冲层， 所述缓冲层具有在至少约〇. 01Um到不大于约I. 3ym之间的范围内的平均厚度，其中，多 个光电子器件布置在所述缓冲层上。11. 根据权利要求6所述的衬底，其中，所述衬底包括切角（a)和切角变化量（20)， 所述切角限定在所述上表面和晶体参考面之间，而所述切角变化量不大于约1度。12. 包括至少约20个衬底结构的衬底结构生产批次，其中，每个衬底结构包括衬底和 布置在所述衬底上的多个光电子器件，在约400nm至约550nm的波长，所述多个光电子器件 具有不大于约〇. 〇641nm/cm2的归一化的批次光发射波长标准偏差。13. 根据权利要求12所述的生产批次，其中，归一化的光发射波长标准偏差（no)为 对平均批次衬底表面面积进行归一化后的批次光发射标准偏差，所述生产批次具有至少约 2英寸（5.Icm)的平均批次衬底直径。14. 根据权利要求12所述的生产批次，其中，每个衬底结构进一步包括缓冲层，所述缓 冲层具有在至少约〇. 01Um到不大于约I. 3ym之间的范围内的厚度并且覆盖所述衬底，其 中，所述多个光电子器件形成于所述缓冲层上。15. 根据权利要求12所述的生产批次，其中，每个衬底包括氮化镓。
【专利摘要】衬底包括具有上表面的III-V族材料和缓冲层，所述缓冲层具有不大于约1.3μm的厚度并且覆盖在衬底的上表面上。多个光电子器件形成于衬底上，并且在约400nm到约550nm之间的范围内的波长具有不大于约0.0641nm/cm2的归一化的光发射波长标准偏差。
【IPC分类】H01L33/00, H01L21/20
【公开号】CN104903993
【申请号】CN201380068804
【发明人】J-P·福里, B·博蒙
【申请人】圣戈班晶体及检测公司
【公开日】2015年9月9日
【申请日】2013年12月31日
【公告号】EP2939259A1, US9130120, US20140185639, WO2014102601A1
【技术领域】
[0001] 下文设及一种可用于电子器件的制造的半导电衬底和一种形成半导电衬底的方 法，并且具体地，设及使衬底成形及改进由该种衬底形成的器件的方法。
【背景技术】
[0002] 半导电-基化合物，包括III-V族材料，例如氮化嫁佑aN) 元化合物，例如铜嫁 氮（InGaN)和嫁侣氮（GaAlN) 及甚至四元化合物（AlGaInN)为直接带隙半导体。该些 材料已被公认为具有很大潜力W用于短波长发射，并且因此适合用于发光二极管（LE化）、 激光二极管（LDs)、UV探测器W及高温电子器件的制造。
[0003] 然而，围绕该些材料的加工的困难，特别是材料的高质量单晶形态的形成（其对 于光电子学中的短波长发射的制造是必须的），阻碍了该种半导电材料的发展。GaN被发现 为并非自然形成化合物，而因此不能像娃、神化嫁或藍宝石那样烙化和从晶锭拉出得到，该 是因为在常压下氮化嫁的理论烙化温度超过了其的分解温度。作为选择，行业已经转向了 利用外延生长工艺的体GaN晶体的形成。然而，对于外延的方法仍然存在问题，包括适宜的 低缺陷密度的体GaN材料的形成和其他晶体形态差异（包括晶体弓曲（CTystallinebow)) 的存在。
[0004] 扩展缺陷（螺旋位错、堆煤层错W及反相晶界）的存在造成了显著变差的性能并 且导致了器件的工作寿命缩短。更具体地，位错起到非福射中屯、的作用，因此降低了由该些 材料制成的发光二极管和激光二极管的发光效率。此外，其他因素，例如晶体取向会负面地 影响在GaN材料上形成的器件的性能。
【发明内容】
[0005] 根据一个方面，本申请描述了一种包括III-V族材料并具有上表面的衬底，该衬 底包括限定在所述上表面与晶体参考面之间的切角（a)(offcutangle),该衬底进一步包 括不大于1度的切角变化量（2 0 )。
[0006] 根据另一方面，本申请描述了一种衬底，其包括；主体，其包括III-V族材料并具 有上表面；和缓冲层，其包括III-V族材料且与所述主体的上表面邻接，其中该缓冲层具有 不大于1. 3ym的平均厚度。
[0007] 而根据另一方面，本申请描述了一种衬底，其包括；主体，其包括III-V族材料并 具有上表面，该主体包括限定在所述上表面与晶体参考面之间的切角（a)，该主体进一步 包括切角变化量（20) 及缓冲层，其包括III-V族材料且与所述主体的上表面邻接，其 中该缓冲层具有不大于约1. 3ym的平均厚度。
[000引而根据另一方面，本申请描述了一种衬底，其包括主体和缓冲层；所述主体包括III-V族材料且具有上表面，并且包括限定在所述上表面与晶体参考面之间的切角（a), 所述主体进一步包括切角变化量（2 0);所述缓冲层包括III-V族材料且与所述主体的 上表面邻接，其中所述缓冲层具有上表面，所述缓冲层和所述主体包括限定在所述缓冲层 的上表面与晶体参考面之间的切角（a),所述缓冲层和所述主体进一步包括切角变化量 (2 0 )，该切角变化量（2 0 )大于所述主体的切角变化量（2 0 )。
[0009] 而根据另一方面，本申请描述了包括至少20个衬底的衬底生产批次，该批次中的 衬底的每一个包括III-V族材料并具有上表面，所述主体包括限定在所述上表面与晶体参 考面之间的切角（a),所述衬底进一步包括不大于约1度的切角变化量（20)。
[0010] 而根据另一方面，本申请描述了包括了至少20个衬底的衬底生产批次，该批次中 的衬底的每一个都包括III-V族材料并具有上表面，所述主体包括限定在所述上表面与晶 体参考面之间的切角（a),所述衬底进一步包括不大于约1度的切角变化量（20)。
[0011] 而根据另一个方面，本申请描述了包括主体和缓冲层的衬底，所述主体包括III-V 族材料并具有上表面，所述缓冲层包括III-V族材料且覆盖在所述主体的上表面上，并且 具有不大于约1.3ym的平均厚度，其中，所述衬底配置为提供用于形成多个光电子器件的 表面，所述多个光电子器件覆盖在所述缓冲层上，并且在约400nm到约550nm的范围内的波 长具有不大于约0. 〇641nm/cm2的归一化的光发射波长标准偏差（n0)。
[0012] 而根据另一个方面，本申请描述了一种衬底结构，其包括；衬底，其包括III-V族 材料且具有上表面；和多个光电子器件，各覆盖在所述衬底的上表面上，其中，在约400nm 至约550nm的范围内的波长，覆盖在所述衬底的上表面上的多个光电子器件具有不大于约 0. 0641nm/cm2的归一化的光发射波长标准偏差（n〇 )。
[0013] 而根据另一方面，本申请描述了包括了至少约20个衬底结构的衬底结构生产批 次，其中，每一个衬底结构包括衬底和布置在所述衬底上的多个光电子器件，在约400nm至 约550nm的范围内的波长，所述多个光电子器件具有不大于约0. 0641nm/cm2的归一化的批 次光发射波长标准偏差（n0)。
[0014] 而根据另一方面，本申请描述了一种光电子结构，该光电子结构包括在包括III-V 族材料并具有上表面的衬底上形成的多个光电子器件，所述衬底包括限定在所述上表面与 晶体参考面之间的切角（a),所述衬底进一步包括了切角变化量（20)，其中，所述多个光 电子结构具有不大于1. 3nm的平均光波长标准偏差。
[0015] 而根据另一个方面，本申请描述了形成衬底的方法，其包括：提供包括III-V族材 料的主体；并且在主体的上表面形成包括III-V族材料的缓冲层，该缓冲层具有上表面W 及不大于1. 3ym的厚度。
[0016] 而根据另一个方面，本申请描述了形成衬底的方法，其包括：提供包括III-V族材 料的主体，该主体具有上表面和与上表面相对的后表面，其中，所述主体的上表面具有台面 和台阶的排列；对所述主体的上表面进行至少一道精加工工艺；W及在所述主体的上表面 形成包括III-V族材料的缓冲层，该缓冲层具有上表面和与所述主体邻接的后表面，其中， 所述缓冲层的上表面具有比所述主体的上表面更均匀的台面和台阶排列。
【附图说明】
[0017] 通过参考附图，本申请可W更好地得到理解，并且使本申请的多个特征和优点对 于本领域相关的技术人员来说变得明显。
[0018] 图1包括提供了根据实施方案的用于形成电子器件的半导电衬底材料的形成方 法的流程图。
[0019] 图2A包括根据实施方案的在半导电衬底的形成过程中形成的层的截面图。
[0020] 图2B包括了根据实施方案的由半导电衬底（包括了具有凹形弯曲的主体）形成 的独立的衬底的截面图。
[0021] 图2C包括了根据实施方案的由半导电衬底（包括了具有凸形弯曲的主体）形成 的独立衬底的截面图。
[0022] 图3包括示出精加工的独立衬底的主体的上表面的截面图。
[0023] 图4包括示出具有薄缓冲层的精加工的独立衬底的上表面的截面图。
[0024] 图5包括示出具有厚缓冲层的精加工的独立衬底的上表面的截面图。
[0025] 在不同附图中相同的附图标记指代相似或相同的项目。
【具体实施方式】
[0026] 下文大体上设及一种衬底材料，并且具体地，设及一种由半导体材料制成的衬 底，其可W用于电子器件的制造。更具体地，在此的实施方案的衬底可W用于发光二极管 (LEDs)或激光二极管（LDs)的形成。实施方案的衬底可W包括III-V族材料，该III-V族 材料包括例如氮化嫁（GaN)。应当了解，关于III-V族材料，其包括具有至少一个来自元素 周期表的III族的元素和至少一个来自元素周期表的V族的元素的化合物。
[0027] 图1包括显示了根据实施方案的用于形成半导体衬底的方法的流程图，所述半导 体衬底包括适合于电子器件在其上制造的半导体材料。如所示出的，工艺可W在步骤101 通过提供衬底而开始，该衬底又称为模板衬底。所述模板衬底可W是适合于支撑多个形成 于其上的层的结构，并且用作用于在其上形成多个层的异质外延支撑结构。
[002引根据一个实施方案，模板衬底可W为无机材料。一些适宜的无机材料可W包括氧 化物、碳化物、氮化物、棚化物、碳氧化物、棚氧化物、氮氧化物W及其组合。在某些示例中模 板衬底可W包括氧化侣，并且更特别地，可W包括单晶氧化侣（即藍宝石）。一个实施方案 使用基本上由藍宝石构成的衬底。
[0029] 工艺能够在步骤103通过形成覆盖在衬底上的缓冲层而继续。简单地参考图2A， 其显示了根据实施方案半导体衬底200。可W注意到，半导体衬底200可W包括衬底201 (即 模板衬底）和覆盖在衬底201上的缓冲层203。特别地，缓冲层203可W覆在衬底201的上 主表面之上，并且更具体地，缓冲层203可W直接接触衬底201的上主表面。
[0030] 形成缓冲层203可W包括淀积工艺。例如，衬底可W载入反应室，并且当在反应 室内提供适宜的环境之后，缓冲层可W淀积于衬底上。根据一个实施方案，适宜的淀积技 术可W包括化学气相淀积。在一个具体示例中，淀积工艺可W包括金属有机化学气相淀积 (MOCVD)〇
[0031] 缓冲层203可W由多个膜形成。例如，如图2A所示，缓冲层203可W包括膜204和 膜206。根据实施方案，其中至少一个膜可W包括晶体材料。在更特别的示例中，膜204(其 可W直接接触衬底201的表面）可W包括娃，并且可W基本上由娃构成。膜204可W促进 衬底201与如在此所述的覆盖在膜204上的半导体层之间的分离。
[0032] 如图2A所示，膜206可W覆盖膜204,并且更特别地，可W直接接触膜204。膜206 可W具有随后形成于其上的层的外延形成所需的适宜的晶体学特征。特别地，在一个实施 方案中，膜204可W包括半导体材料。适宜的半导体材料可W包括III-V族化合物材料。在 一个具体示例中，膜206可W包括氮化物材料。在另一个示例中，膜206可W包括嫁、侣、铜 及其组合。此外，在一个具体实施方案中，膜206可W包括氮化侣，并且更特别地地，膜206 可W基本由氮化侣构成。
[0033] 在示例性结构中，缓冲层203可W形成为使得膜204包括娃，并且使得膜204直接 接触衬底201的主表面。此外，膜206可W直接接触膜204的表面并且包括III-V族材料。
[0034] 当在步骤103形成了缓冲层之后，工艺可W在步骤105通过形成覆盖在缓冲层203 上的基层而继续。简单地参考图2A，半导体衬底200可W包括覆盖在缓冲层203上的基层 205。特别地，基层205可W形成为使其覆盖在缓冲层203的表面上，并且更特别地，基层可 W直接接触缓冲层203的膜206。
[0035] 同样应当了解，根据在此的实施方案的半导体衬底的形成可W实现而不必通过刻 槽或粗化、或者通过蚀刻技术的使用而制造掩膜或修改衬底的表面。
[0036] 根据实施方案，一旦适当地形成了缓冲层203,衬底201和缓冲层203可W放置在 反应室内W进行外延生长工艺。基层205可W通过外延生长工艺而形成，例如氨化物气相 外延（HVP巧。在一个具体示例中，基层205可W由III-V族材料制成。一些适宜的III-V 族材料可W包括氮化物材料。此外，基层205可W括嫁。在具体示例中，基层205可W包括 氮化嫁（GaN)，并且更特别地，基层可W基本由氮化嫁构成。
[0037] 可W进行形成基层205的特定的方法。例如，基层205的外延生长可多种生 长模式进行，其中，基层205的下部区域208可第一模式生长，而基层205的上部区域 210可不同于第一模式的第二模式生长。例如，在一个实施方案中，基层205最初可W 形成为W=维（3D)生长模式生长的外延层，使得基层205的下部区域208可3D生长 模式形成。3D生长模式可W包括基层205材料沿着多个晶向的同步生长。3D生长工艺可 W包括在缓冲层203上的岛状特征的自发形成。自发地形成的岛状特征可W随机地设置在 缓冲层203上，限定了具有多个切面的平台和在平台之间的凹部。
[003引可选地，或附加的，基层205可W使用2维（2D)外延生长模式形成。2D生长模式 具有如下特征：在一个晶面上材料的优先生长，及沿着其它晶向的晶体材料的受限生长。例 如，在一个实施方案中，基层205 (包括GaN)W2D生长模式的形成包括在C-面（0001)的 GaN的优先生长。
[0039]如上文所表明的，基层205可W利用3D生长模式和2D生长模式的结合来形成。例 如，基层205的下部区域208最初可WW3D生长模式形成，其中，岛状特征自发地形成并且 作为材料的非连续层随机地布置在缓冲层203上。然而，如果继续3D模式生长，那么层会变 得连续，呈现出具有小切面的外貌和大体上不均匀的厚度。在3D生长模式之后，可W修改 生长参数W转变为2D生长模式，2D生长模式中有利于横向生长并且能够提高厚度均匀性。 W该种方式，基层205的上部区域210可W通过2D生长模式形成。结合3D生长模式和2D 生长模式能够促进基层205的位错密度的降低并改变（例如增大）基层205上的内应变。
[0040] 应当了解，基层205的形成可W包括生长模式的多重改变。例如，在一个实施方案 中，基层可W最初由3D生长模式形成，随后由2D生长模式形成，并且再次W3D生长模式生 长。
[0041]生长模式之间的切换可W通过某些生长参数的修改来完成，该些生长参数包括生 长温度、生长速率、气相反应物和非反应物材料的气压、在反应气氛中反应物和非反应物材 料的比例、生长室气压w及它们的结合。在此所引用的反应物材料包括例如含氮材料（例 如氨）的反应物材料。其他反应物材料可W包括面化物相成分，包括例如金属面化物成分 (例如氯化嫁）。非反应物材料可W包括某些类型的气体，包括例如稀有气体、惰性气体等。 在具体示例中非反应物材料可W包括气体，例如氮气或氨气。
[0042] 对于某些工艺，可W改变生长温度W促进3D生长模式和2D生长模式之间的转变。 在一个实施方案中，生长温度的改变可W包括生长温度的升高W从3D生长模式转变至2D 生长模式。例如，在从3D生长模式到2D生长模式的转变中，温度可W改变至少约5°C，例如 至少约10°C、至少约15°C、至少约20°C、至少约30°C、至少约35°C或甚至至少约40°C。在 另一个实施方案中，在从3D生长模式到2D生长模式的转变中，生长温度可W改变不大于约 100°C，例如不大于约90°C、不大于约80°C、不大于约70°C或甚至不大于约60°C。应当了解， 生长温度的改变可W是在W上所提到的最小值和最大值的任何值之间的范围内。
[0043] 根据某些实施方案，形成基层205的工艺可W在至少50微米每小时（微米/小 时）的生长速率 下进行。在其它实施方案中，形成基层205的速率可W更大，例如至少约75 微米每小时、至少约100微米每小时、至少约150微米每小时、至少约200微米每小时或甚 至至少约250微米每小时。在另一个实施方案中，形成基层205的工艺可W在不大于约1mm 每小时的速率下进行，例如不大于约750微米每小时、不大于约500微米每小时或甚至不大 于约300微米每小时。应当了解，形成基层的工艺可W在W上所提到的最小值和最大值的 任何值之间的范围内进行。
[0044] 对于某些工艺，可W改变生长速率W促进3D生长模式和2D生长模式之间的转变。 例如，在从3D生长模式到2D生长模式的转变中生长速率可W降低。具体地，从3D生长模 式到2D生长模式的转变可W包括将生长速率改变至少5微米每小时（即微米/小时）。然 而在其它实施方案中，在从3D生长模式到2D生长模式的转变中，可W将生长速率改变不大 于约200微米每小时。应当了解，生长速率的改变可W在W上所提到的最小值和最大值的 任何值之间的范围内。应当了解，生长速率的改变可W是当从3D生长模式转变到2D生长 模式时生长速率的降低。
[0045] 根据其它实施方案，从3D生长模式到2D生长模式的转变过程可W通过将生长速 率W2倍的系数改变而引发。例如，在从3D生长模式到2D生长模式的转变中生长速率可 W下降至少2分之1。在其它实施方案中，生长速率可W下降至少约3分之2,至少约4分 之3或甚至至少约5分之4。在具体示例中，生长速率的下降不大于约8分之7、不大于约 7分之6或者不大于约6分之5。
[0046] 应当了解，在改变生长模式中，可W改变一个或多个W上指定的倍率。例如，可W 改变生长温度，同时使生长速率保持稳定。可选地，可W改变生长速率而同时使生长温度保 持不变。但是，在另一个实施方案中，可W同时改变生长速率和生长温度W实行生长模式的 转变。
[0047] 在适当地形成了基层205之后，基层205的平均厚度可W足够地厚W支撑其自身， 并且在某些后成形工艺之后为电子器件在其上的形成提供适当的衬底表面。例如，基层205 的平均厚度可W是不大于约5mm，例如不大于约4mm、不大于3mm、不大于约2mm或甚至不大 于约1. 5mm。然而，应当了解，基层205可W形成为使其具有至少约0. 1mm的平均厚度，例 如至少0. 2mm、至少0. 5mm、至少0. 8mm或甚至至少1mm。应当了解，基层205可W具有在W 上所提到的最小值和最大值的任何值之间的范围内的平均厚度，包括例如在约0. 1mm和约 5mm之间的范围内。
[0048] 基层205可W形成为具有特定的位错密度。一经形成，基层205的位错密度可W在 基层的上表面测量。测量位错密度的适宜方法包括在lOkeV电子束、70光斑尺寸的条件下， 使用在室温下操作的阴极发光显微镜和不使用单色仪的多色光探测，其中机器型号为沈M JSM-5510,可从巧化公司购买。对于大约108cnT2的位错密度测量，放大倍数为4000X并且 面积典型地为700ym2。对于大约l〇6cnT2的位错密度测量，放大倍数典型地为500-1000X 并且面积典型地为0.Imm2。
[0049] 根据一个实施方案，如在基层205的上表面所测得的，基层205可W具有不大于约 IX1〇8位错/cm2的位错密度。在其它实施方案中，基层205的位错密度可W更小，使得其不 大于约1X1〇7位错/cm2、不大于约6X1〇6位错/cm2或甚至不大于约1X10 6位错/cm2。然 而，基层205可W具有至少约IX105位错/cm2的位错密度，例如至少2X10 5位错/cm2、至 少3X105位错/cm2或甚至至少5x10 5位错/cm2。应当了解，基层可W具有W上所提到的最 小值和最大值的任何值之间的范围内的位错密度。
[0化0] 在半导体层（包括例如，基层205)形成的工艺的过程中，衬底201可W与基层205 分离。该种分离可W通过一部分缓冲层203的分解促成，并且特别地地，由缓冲层203内膜 的分解促成。根据实施方案，缓冲层203可W包括膜（例如娃），其中在连续生长工艺的过 程中使用的提高的温度中，该膜会发生热分解。热分解促进了衬底201与多个半导体层之 间的分离。因此，当生长工艺完成时，基层205可W完全从衬底201移除。
[0化1] 在将衬底201从基层205分离之后，由基层205的材料形成了独立的衬底。该独 立的衬底可W具有主体240,该主体240可W具有弯曲或弓曲。在具体示例中，主体240可W具有上表面244 (代表Ga-面）和后表面246 (代表N-面），并且主体240可W具有基于 后表面246的弯曲的凹形弯曲，例如图2B所示的主体。在其它示例中，主体240可W具有 上表面244 (代表Ga-面）和后表面246 (代表N-面），并且主体240可W具有基于后表面 246的弯曲的凸形弯曲，例如图2C所示的主体。
[0化2] 再次参考图1，在形成了独立的衬底之后，可W在109对主体进行精加工。精加工 可W包括适宜的材料去除工艺（包括例如，磨削、研磨、抛光等），W形成具有适宜几何特征 的独立衬底主体。精加工也可W包括成形操作，例如在美国第13/630, 858号申请中所公开 的那样，该申请通过引用结合于此。例如，成形工艺可W在其他精加工工艺之前或之后进 行，并且在具体实施方案中，成形工艺在其他精加工工艺之前进行。根据一个具体实施方 案，精加工工艺可W包括双面工艺，其中主体布置在两个精加工表面之间（例如研磨头，磨 削头，抛光头等）。
[0化3] 在精加工之后，在111，薄缓冲层可W形成为与独立衬底主体的上表面邻接，并且 更特别地地，该薄缓冲层可W直接接触衬底的上主表面。
[0化4] 形成薄缓冲层可W包括淀积工艺。例如，主体可W载入反应室，并且当在给反应 室内提供适宜的环境之后，缓冲层可W淀积于衬底上。根据一个实施方案，适当的淀积技 术可W包括化学气相淀积。在一个具体示例中，淀积工艺可W包括金属有机化学气相淀积 (M0CVD)。在更特别的实施方案中，淀积工艺可W包括在2D生长模式下的M0CVD，其可W通 过如W上所讨论的相同方法实现。
[0055]薄缓冲层可W具有厚度为不大于约1.3ym、不大于约1.2ym、不大于约1.lym、 不大于约1ym、不大于约0. 9ym、不大于约0. 8ym、不大于约0. 7ym、不大于约0. 6ym、不 大于约0. 5ym、不大于约0. 45ym、不大于约0. 4ym、不大于约0. 35ym、不大于约0. 3ym、 不大于约0. 25ym、不大于约0. 2ym、不大于约0. 15ym、不大于约0. 1ym。在进一步的实施 方案中，薄缓冲层可W具有厚度为至少约0. 0001ym、至少约0. 0005ym、至少约0. 001ym、 至少约0. 005ym、至少约0. 01ym、至少约0. 02ym、至少约0. 04ym、至少约0. 05ym、至少 约0. 08ym、至少约0. 1ym、至少约0. 15ym、至少约0. 2ym、至少约0. 25ym或甚至至少约 0. 3ym。薄缓冲层的厚度可W在包括W上所提到的最小值和最大值的任何值的范围内。 [0化6] 根据实施方案，薄缓冲层的厚度可W在至少约0. 01ym到不大于约1. 3ym之间的 范围内，在至少约0. 02ym到不大于约1. 2ym之间的范围内，在至少约0. 04ym到不大于 约1.lym之间的范围内，在至少约0.08ym到不大于约1.0ym之间的范围内，或者在至少 约0.lym到不大于约0.8ym之间的范围内。在某些实施方案中，薄缓冲层的厚度可W在 约0. 2ym到不大于约0. 5ym之间的范围内。在具体的而非限制性的实施方案中，薄缓冲 层的厚度可W是约0. 3ym。
[0057]缓冲层可W由晶体材料构成。缓冲层可W具有适宜的晶体学特征，W用于随后在 其上形成的层的外延形成。特别地，在一个实施方案中，缓冲层可W包括半导体材料。适宜 的半导体材料可W包括III-V族化合物材料。在一个具体示例中，缓冲层可W包括氮化物 材料。在另一个案例中，缓冲层可W包括嫁、侣、铜及其组合。而在一个特别的实施方案中， 缓冲层可W包括氮化嫁（GaN)，并且更特别地，缓冲层可W基本由氮化嫁构成。
[005引为了更好地描述主体上表面的表面形貌和缓冲层上表面的表面形貌，参考图3,其 显示了如在此所述地形成与加工的主体320的上表面310。由于主体320为天然结晶，因此 主体的上表面310包括了多个台面330和台阶340。如所示出的，多个台面330和台阶340 在其尺寸上具有一定量的变化或不均匀性。例如，台面330在其宽度上可W具有大的变化。 同样地，在阶梯的高度上可W存在不均匀性。
[0化9]图4显示了图3所描绘的主体320和与主体320的上表面直接接触形成的薄缓冲 层450。如所示出的，在缓冲层450的上表面410上的台面430和台阶440比在主体320的 上表面310上的台面330和台阶340更均匀。在不受理论约束的情况下，可W认为通过如在 此所述地在完成的主体320的上表面310上形成薄缓冲层450,缓冲层450的上表面410的 表面形貌不同于主体320的上表面310的表面形貌，从而使得多个台面和台阶尺寸变得更 加均匀。当大于某一厚度之后，可W认为缓冲层上表面可W具有与主体上表面的表面形貌 更为一致的表面形貌，从而使得在缓冲层上表面仍然实质上保留了与在主体上表面等量的 台面和台阶的不均匀性。例如，图5显示了比缓冲层450具有更大平均厚度的缓冲层550。 如所示出的，缓冲层550的上表面510的表面形貌与主体320的上表面310的表面形貌一 致。
[0060] 再次参考图4,在具体的实施方案中，当将薄缓冲层增加至少约10%、至少约 20 %、至少约30 %、至少约40 %、至少约50 %、至少约60 %、至少约70 %或甚至至少约80 % 之后，台面330和台阶340的尺寸的变化可W减小。
[0061] 在进一步的具体实施方案中，当添加了薄缓冲层450之后，越过独立的衬底的上 表面的台面的平均宽度可W增大。在某些实施方案中，台面的平均宽度可W增大至少10%、 至少约20%、至少约30%、至少约40%、至少约50%、至少约60%、至少约70%或甚至至少 约 80%。
[0062] 在更进一步的具体实施方案中，当添加薄缓冲层之后，在整个独立衬底的上表面 的台面的数量可W减少。在某些实施方案中，台面的数量可W减少至少10%、至少约20%、 至少约30%、至少约40%、至少约50%、至少约60%、至少约70%或甚至至少约80%。
[0063] 可W进一步认为，主体上表面的表面形貌通过添加薄缓冲而重新排列，从而使得 越过主体表面的特定晶体特性（例如，切角变化量）得到修改。具体地，如在此所描述的， 当添加了薄缓冲层之后，独立的衬底可W具有特定的几何学和晶体学特征。
[0064] 例如，在一个实施方案中，当添加了薄缓冲层之后，独立的衬底可W具有特定的切 角（a),该切角（a)在独立衬底的中央测量，作为上表面与晶体材料内晶体参考面之间 的夹角。为了脱离参考在此描述的某些参数，图3包括了通过常规方法形成的常规衬底主 体的截面图，而图4为包括示出了根据在此的实施方案形成的衬底主体和薄缓冲层的截面 图。如所示出的，图3的常规主体展现了台面和台阶排列的大的不均匀性。相比之下，且如 图4所示，具有根据在此的实施方案形成的具有薄缓冲层的衬底展现了台面和台阶的更为 均匀的排列。
[00化]根据一个实施方案，当添加了薄缓冲层之后，独立的衬底可W具有不大于约2度 的切角（a)，例如不大于约1. 5度、不大于约1度、不大于约0. 8度或甚至不大于约0. 6度。 然而，切角（a)可W为至少约0.01度，例如至少约0.05度、至少约0. 1度、至少约0.2度、 至少约0. 3度或甚至至少约0. 6度。切角可W在包括W上所提到的最小值和最大值的任何 值的范围内。
[0066] 应当了解，对切角的方向也可W进行具体地控制。例如，切角方向可W有目的性地 向m-面[l-100]，a-面[11-20]及其组合，或者其他任何方向成角。根据另一个实施方案， 主体可W展现具体的切角变化量（2 0 )，该切角变化量（2 0 )通过使用X'PertPro帕纳 科装置经由X射线衍射法测得。利用X'PertPro帕纳科装置，切角（a)可W利用到一个 中屯、点和4个间隔90度并且与衬底主体的中屯、相隔22mm(半径尺寸的95% )距离的点通 过X射线衍射而确定。沿着直径的切角变化量（2 0 )基于X射线分析而使用软件X'化的 Epita巧V. 4.2计算得到。通常，计算基于W间隔9 = 90°:进行的4次《扫描（有时也称作 摇摆曲线）的使用。显示《值在纵坐标Y上而9值在横坐标X上的曲线图。的四个值 (对应于四次《扫描的四个最大峰值）根据它们的9值（例如0°、90°、180°、270° ) 而绘制。然后将包括至少该4个点的曲线图利用正弦函数进行拟合。该函数具有关系式： u) = A + a>cos(Pi叩P-CV180)，其中，"A"为常数（不同的测量的的平均值），"a"为切 角值（单位为度），"C"确切的切角的相对方向的9角。应当了解，在《扫描分析期间，探 测器保持固定而试样围绕《轴旋转。
[0067] 在具体的实施方案中，当添加了薄缓冲层之后，独立的衬底可W具有不大于约1 度、不大于约0. 95度、不大于约0. 9度、不大于约0. 85度、不大于约0. 8度、不大于约0. 75 度、不大于约0. 7度、不大于约0. 6度、不大于约0. 4度、不大于约0. 2度、不大于约0. 16度、 不大于约0. 14度或甚至不大于约0. 1度、不大于约0. 08度或甚至不大于约0. 06度的切角 变化量（2 0 )。然而，穿过晶片的切角变化量可W为至少约0. 005度或至少约0. 008度。切 角变化量可w在包括w上所提到的最小值和最大值的任何值的范围内。在进一步的实施方 案中，当添加薄缓冲层之后，独立衬底的切角变化量（20)并没有改变。
[0068] 独立的衬底的主体可W包括III-V族材料，特别地为含氮化物材料，并且更特别 地为含嫁材料。在某些示例中，主体可W是独立的氮化嫁衬底，该衬底可W基本上由氮化嫁 构成，不包括渗杂材料。
[0069] 主体可W形成为使其在上表面和后表面之间具有至少约10微米的厚度。在其它 示例中，主体的平均厚度可W更大，例如至少约20微米、至少约30微米、至少约40微米或 甚至至少约50微米。然而，主体的平均厚度可W不大于约3mm，例如不大于约2mm、不大于 约1mm、不大于约800微米，或甚至不大于约500微米、不大于约300微米、不大于约200微 米或甚至不大于约100微米。应当了解，主体可W具有在W上所提到的最小值和最大值的 任何值之间的范围内的平均厚度。
[0070] 根据一个实施方案，晶体参 考面可W是a-面、m-面或C-面。更特别地，晶体参考 面可W是向a-面或m-面倾斜的C-面。应当了解，晶体参考面可W包括各种特定平面，包 括例如但不限于，C和-C极面（0002)和（000-2)，非极面例如m-面族{1-100}的，a-面族 {11-20}，或半极性面例如{11-22}、{10-12}、{30-31}、{20-21}或{30-3-1}。
[0071] 根据本实施方案的某些独立主体可W具有特定的物理弓曲。弓曲可W根据表面从 按照对衬底的表面的最佳最小二乘法拟合限定的平面最大偏差来测量。目P，例如，主体的弯 曲可W很低，显示出基本上几乎没有弓曲。根据一个实施方案，主体可W具有对应于至少 约1.5m的曲率半径的弓曲。在另外的案例中，主体的弓曲可W对应于至少约1.8m、至少约 2m、至少约2. 5m、至少约3m、至少约5m、至少约10m、至少约50m、至少约100m或甚至至少约 200m的曲率半径。
[0072] 根据实施方案，弓曲根据W下关系式测量；zC-0. 25x(zS+z化zE+zW)，其中zC为 位于主体（或主体和缓冲层一起）中屯、的点的高度，而符号zS、zN、zE及zW代表四个点的高 度，该四个点位于距离2英寸的主体中屯、点24mm处，并且规则地围绕中屯、点间隔90°。高 度沿着在主体中屯、处基本垂直于主体的表面的Z轴测得。与衬底直径（d)相比弓曲值化） 可W很小。垂直方向可W是测量工具的基准面（衬底置于该基准面上）的法线。对于不同 直径的衬底，用于测量弓曲的远离中屯、的四个点可W位于距离主体中屯、至少约90%半径大 小的位置，并且优选地位于距离主体中屯、95%半径大小的位置。例如，在具有4英寸直径的 衬底主体上，环形上的四个点可W位于距离主体中屯、点48mm的位置。弓曲化）、衬底主体直 径（d)W及物理曲率半径（P)之间的关系可W限定为P=d2/她。
[0073] 此外，根据在此的实施方案的工艺形成的主体可W具有特定的总厚度变化（total thicknessvariation,TTV)。例如，TTV可W不大于约SOum，例如不大于约20]im、不大 于约10ym、不大于约5ym或甚至不大于约2ym。TTV可W利用来自SygmaTech的标准计 量学工具测量。然而，在某些示例中，TTV可W为至少约5ym，例如至少约10ym或至少约 15ym。应当了解，主体可W具有在W上所提到的最小值和最大值的任何值之间的范围内的 TTV。
[0074] 通常，独立的衬底可W具有限定了特定直径的圆盘状形状。例如，主体的直径可W 为至少约2英寸（大约5. 1cm)、至少约3英寸（大约7. 6cm)、至少约10cm(大约4英寸）、 至少约15cm(大约6英寸）、至少约20cm(大约8英寸）或甚至至少约30. 5cm(大约12英 寸）。在另外的实施方案中，不大于约12英寸（大约30. 5cm)、不大于约11英寸（大约 27. 9cm)、不大于约10英寸（大约25. 4cm)或者不大于约9英寸（大约22. 9cm)。应当了 解，衬底的直径可W在W上所提到的最小值和最大值的任何值之间的范围内。例如，衬底的 直径可W在至少约2英寸（大约5. 1cm)到不大于约12英寸（大约30. 5cm)之间的范围内， 在至少约3英寸（大约7. 6cm)到不大于约11英寸（大约27. 9cm)之间的范围内，在至少 约4英寸（大约10cm)到不大于约10英寸（大约25. 4cm)之间的范围内，或者在至少约5 英寸（大约12. 7cm)到不大于约9英寸（大约22. 9cm)之间的范围内。
[0075] 在某些实施方案中，独立的衬底可W具有衬底上表面的表面面积。在某些实施方 案中，该表面面积可W为至少约20. 2cm2、至少约45. 4cm2、至少约78. 5cm2、至少约176. 6cm2、 至少约314. 2cm2或者至少约730. 6cm2。在进一步的实施方案中，该表面面积可W不大于 约730. 6cm2,不大于约615. 8cm2,不大于约506. 7cm2,不大于约415. 5cm2。应当了解，该表 面面积可W在W上所提到的最小值和最大值的任何值之间的范围内。例如，该表面面积 可W在至少约20. 2cm2到不大于约730. 6cm2之间的范围内，在至少约45. 4cm2到不大于约 615. 8cm2之间的范围内，在至少约78. 5cm2到不大于约506. 7cm2之间的范围内，或者在至少 约176. 6cm2到不大于约415. 5cm2之间的范围内。
[0076] 在本实施方案的一个具体方面，对于100X100ym2的区域，主体可W具有不大于 约1微米、不大于约0. 1微米、不大于约0. 05微米、不大于约0. 01微米、不大于约0. 001微 米（Inm)或甚至不大于约0. 0001微米（0.Inm)的上表面和/或后表面的平均表面粗趟度 化)。
[0077] 特别地，半导体衬底的主体可W形成为具有特定的晶体弓曲。特别地，虽然物理弓 曲可W利用计量法直接测得，而晶体弓曲可W从通过X射线衍射对晶体的曲率半径的测量 得到。物理弓曲与晶体弓曲可W是相同的，而在更多情况下（取决于精加工工艺）可W是 明显不同的。
[007引晶体弓曲可W按照半导体衬底主体内的晶体材料的弯曲根据相对于完美平 面的晶体形态的偏差来测量。晶体的测量通过X射线衍射根据下述方法来执行，所述 方法公开在由PaulF.Fewster编写的"半导体X射线散射狂-rayscatteringfrom semiconductors)"书中的第4. 3. 5章中，基于公式4. 12得到曲率半径p= (X1-X2) / (? 1-?。，其中"P"为曲率半径，"X"为试样的位置，而"《 "为在该个位置在《扫描中的 的衍射峰值的最大值的角度位置。目P，例如，主体的弯曲可W很小而显示为基本没有弓曲。 根据一个实施方案，主体可W具有小于约200微米的晶体弓曲。在另外的示例中，弓曲可W 更小，例如不大于约100微米、不大于约75微米、不大于约50微米、不大于约25微米、不大 于约10微米或甚至不大于约2微米。曲率半径P可W利用X'PertPro帕纳科装置通过 X射线衍射法测得。对于2英寸直径的晶片，曲率半径（P)由沿着直径越过40mm的范围的 9个《扫描峰位来确定。
[0079] 根据另一个实施方案，独立衬底生产批次可W利用在此的实施方案的方法来形 成。具体地，生产批次可W包括至少10个衬底、至少20个衬底或者至少50个衬底，该些衬 底可W从更大存储量的衬底中随机选取。生产批次可W包括，但并不必须包括，一系列使用 相同的工艺形成并且旨在具有相同的几何学和晶体学特征的衬底。在某些实施方案中，生 产批次可W包括至少10个衬底、至少20个衬底、至少50个衬底、至少100个衬底、至少500 个衬底或者至少1000个衬底。该些衬底的每个具有本发明所描述的那些特征。对于具体 的实施方案，可W形成至少20个衬底的生产批次，其中，衬底的每一个具有本发明所描述 的那些特征。
[0080] 此外，生产批次作为整体，可W具有特定的特征。例如，衬底生产批次可W具有不 大于约1度的切角批次标准偏差。切角批次标准偏差可W为基于对于生产批次中衬底的每 个的平均切角（a)的标准偏差。即，对于每个衬底，可W计算出平均切角（a),并且标准 偏差由对于20个衬底中的每个衬底在每个衬底的中屯、计算得到的平均切角而计算得出。 在另一个实施方案中，生产批次包括不大于约0. 05度、不大于约0. 03度、不大于约0. 02 度、不大于约0. 01度、不大于约0. 005度或甚至不大于约0. 001度的批次切角标准偏差 (STa)。然而，在某些示例中，批次切角标准偏差可W为至少约0. 0001度或至少约0. 0005 度。应当了解，批次切角标准偏差可W在W上所提到的最小值和最大值的任何值之间的范 围内。
[0081] 衬底生产批次也可W具有切角变化量标准偏差（ST2 0 )。对于生产批次的切角变 化量标准偏差（ST2 0)是在生成批次中的20个衬底的每个的平均切角变化量（2 0)的标 准偏差。目P，对于每一个衬底，可W计算出切角变化量（20)，并且由对于20个衬底的每 个的平均切角变化量（2 0 )，可W计算出对于整个生产批次的平均切角变化量的标准偏差 (ST2 0 )。在一个实施方案中，生产批次可W具有不大于约1度、不大于约0. 95度、不大于 约0. 9度、不大于约0. 85度、不大于约0. 8度、不大于约0. 75度、不大于约0. 7度、不大于 约0. 6度、不大于约0. 4度、不大于约0. 1度、不大于约0. 09度、不大于约0. 05度、不大于 约0. 03度、不大于约0. 01度、不大于约0. 008度、不大于约0. 005度或者不大于约0. 001 度的批次切角变化量标准偏差。然而，在某些示例中，对于生产批次的切角变化量标准偏差 可W为至少约0. 0001度或至少约0. 0005度。应当了解，生产批次的切角变化量可W在W 上所提到的最小值和最大值的任何值之间的范围内。
[0082] 衬底生产批次也可W具有平均批次直径。平均批次直径可W是批次中每个衬底直 径的平均值。在某些实施方案中，生产批次可W具有至少约2英寸（5. 1cm)、至少约3英寸 (7. 6cm)、至少约4英寸（10cm)、至少约5英寸（12. 7cm)或者至少约6英寸（15cm)的衬底平 均批次直径。在进一步的实施方案中，生产批次可W具有不大于约12英寸（大约30. 5cm)、 不大于约11英寸（大约27. 9cm)、不大于约10英寸（大约25. 4cm)或者不大于约9英寸 (大约22. 9cm)平均批次直径。应当了解，生产批次可W具有在W上所提到的最小值和最 大值的任何值之间的范围内的平均批次衬底直径。例如，生产批次可W具有在至少约2英 寸（大约5. 1cm)到不大于约12英寸（大约30. 5cm)之间的范围内、在至少约3英寸（大 约7. 6cm)到不大于约11英寸（大约27. 9cm)之间的范围内、在至少约4英寸（大约10cm) 到不大于约10英寸（大约25. 4cm)之间的范围内或者在至少约5英寸（大约12. 7cm)到 不大于约9英寸（大约22. 9cm)之间的范围内的衬底平均批次直径。
[0083] 衬底生产批次也可W具有平均批次表面面积。平均批次表面面积可W是批次中 每个衬底表面面积的平均值。在某些实施方案中，生产批次可W具有至少约20. 2cm2、至少 约45. 4cm2、至少约78. 5cm2、至少约126. 7cm2或至少约176. 6cm2的平均批次表面面积。在 进一步的实施方案中，生产批次可W具有不大于约730. 6cm2,不大于约615. 8cm2,不大于约 506. 7cm2,不大于约415. 5cm2的平均批次表面面积。应当了解，平均批次表面面积可W在 w上所提到的最小值和最大值的任何值之间的范围内。例如，生产批次可w具有在至少约 20. 2畑12到不大于约730. 6畑12之间的范围内，在至少约45. 4畑12到不大于约615. 8畑12之间 的范围内，在至少约78. 5cm2到不大于约506. 7cm2之间的范围内，或者在至少约176. 6cm2到 不大于约415. 5cm2之间的范围内的平均表面面积。
[0084] 在某些实施方案中，生产批次可W包括多个衬底，其中每个衬底可W包括覆盖在 生产批次中的每个衬底上的薄缓冲层。如在此所描述的，薄缓冲层的每一个利用相同的工 艺形成并旨在具有相同的几何学与晶体学特征。根据该些实施方案，生产批次可W具有平 均批次缓冲层厚度。平均批次缓冲层厚度为每个缓冲层厚度的平均值。根据另一个实施 方案，平均批次缓冲层厚度可W不大于约1.2ym、不大于约1.lym、不大于约1.0ym、不大 于约0. 9ym、不大于约0. 8ym、不大于约0. 7ym、不大于约0. 6ym、不大于约0. 5ym、不大 于约0. 4ym或者不大于约0. 3ym。根据另一个实施方案，平均批次缓冲层厚度可W为至 少约0. 02ym、至少约0. 04ym、至少约0. 08ym、至少约0. 1ym、至少约0. 2ym或者至少约 0. 3ym。应当了解，平均批次缓冲层厚度可W在W上所提到的最小值和最大值的任何值之 间的范围内。例如，平均批次缓冲层厚度可W在至少约0. 02ym到不大于约1. 2ym之间的 范围内，在至少约0. 05ym到不大于约1. 1ym之间的范围内，在至少约0. 08ym到不大于 约1. 0ym之间的范围内，在至少约0. 1ym到不大于约0. 8ym之间的范围内，或者在至少 约0. 2到不大于约0. 5ym之间的范围内。在具体而非限制性的实施方案中，平均批次缓冲 层厚度可W为约0.3ym。
[0085] 已经注意到，在半导体材料（例如氮化嫁）中某些元素（例如铜（In))的结合会 随着切角（a)而变化。实际上，随着切角增大，铜结合效率会下降。在In,Gai_yN合金中的 铜成分决定了发光二极管和激光二极管（LE化和LDs)中的发射波长。根据行业标准，在 整个晶片的波长变化范围不应超过2nm，并且标准偏差应该低于Inm。根据关于藍宝石衬 底的报告结果，0. 5°的切角会诱发L邸波长改变lOnm，该对于藍光L邸生产是无法接受 的。因此，为了将在整个晶片上的L邸发光波长控制在Inm的范围内，无关于衬底的尺寸， 要将在整个藍宝石衬底的切角变化量控制为小于0. 2度（+/-0. 1度）。根据实施方案，在 本发明所述的独立衬底上可W形成多个电子结构。该电子结构可W包括光电子器件，例如 发光二极管（LEDs)、激光二极管（LDs)或者配置为发射特定光波长的其他微电子结构。在 某些实施方案中，形成于衬底上的电子结构（例如光电子器件）可W具有光发射波长标 准偏差（0)。光发射波长标准偏差可W利用相关技术中已知的方法测量，例如光致发光 (地otoluminescences，PL)。根据实施方案，化扫描可W在室温下在形成于衬底上的LED 结构上进行。L邸结构可可见光谱发射。光发射波长可W在约400nm到约550nm之间 的范围内。可W精确地测量最大发射强度的波长变化，并且可W确定光发射波长标准偏差。
[0086] 根据另一个实施方案，光发射波长标准偏差可W不大于约1.3nm、不大于约 1. 2nm、不大于约1.Inm、不大于约Inm、不大于约0. 9nm或者不大于约0. 8nm。根据另一个实 施方案，光发射波长标准偏差（0 )可W为至少约0. 01皿、至少约0. 05皿、至少约0. 1皿、至 少约0. 2nm、至少约0. 3nm或者至少约0. 5nm。应当了解，波长标准偏差可W在W上所提到 的最小值和最大值的任何值之间的范围内。例如，光发射波长标准偏差（0)可W在至少约 0.Olnm到不大于约1. 3nm之间的范围内，在至少约0. 05nm到至少约1. 2nm之间的范围内， 在至少约0. 1皿到不大于约1皿之间的范围内，或者在至少约0. 2皿到不大于约0. 9皿之 间 的范围内。
[0087] 在另一个实施方案中，在约400皿到约550皿之间的波长范围内的波长，形成于衬 底上的光电子器件可W具有归一化的光发射波长标准偏差（n曰）。
[008引归一化的光发射波长标准偏差为对衬底的表面面积进行归一化后的发射波长标 准偏差（0)。根据实施方案，归一化的光发射波长标准偏差（n0)可W不大于约0. 0641nm/ cm2、不大于约0. 0588nm/cm2、不大于约0. 0539nm/cm2、不大于约0. 0490nm/cm2、不大于约 0. 0441nm/cm2或者不大于约0. 0392nm/cm2。根据另一个实施方案，归一化的光发射波长标 准偏差可W为至少约1. 4Xl0-5nm/cm2、至少约1. 6Xl0-5nm/cm2、至少约2. 0Xl0-5nm/cm2或 者至少约2.4Xl(T5nm/cm2。应当了解，归一化的光发射波长标准偏差可W在W上所提到的 最小值和最大值的任何值之间的范围内。例如，归一化的光发射波长标准偏差可W在至少 约1. 4Xl0-5nm/cm2到不大于约0. 0641nm/cm2之间的范围内，在至少约1. 6Xl0-5nm/cm2到不 大于约0. 0588nm/cm2之间的范围内，在至少约2.OXlO^nm/cm2到不大于约0. 0539nm/cm2之 间的范围内，或者在至少约2. 4Xl0-5nm/cm2到不大于约0. 0490nm/cm2之间的范围内。
[0089] 根据另一个实施方案，电子结构可W形成于如本发明所述的独立衬底上的缓冲层 的上表面上。根据可选的实施方案，电子结构可W形成于覆盖在缓冲层上表面之上的外延 层上。电子结构可W包括光电子结构（例如LEDs或LDs)或者微电子结构（例如晶体管）。 在某些实施方案中，光电子结构可W包括多个形成于如本发明所描述的具有缓冲层的独立 衬底上的光电子器件。根据实施方案，形成于缓冲层的上表面之上的多个光电子器件可W 直接接触缓冲层。
[0090] 根据一个实施方案，多个光电子器件可W形成于本发明所描述的衬底生产批次的 每个衬底之上。在进一步的实施方案中，在约400nm到550nm之间的范围内的波长，生产批 次可W具有不大于约1. 3nm发射标准偏差，例如，不大于约1. 2nm、不大于约1.Inm、不大于 约Inm、不大于约0. 9nm或者不大于约0. 8nm。在另一个实施方案中，批次光发射波长标准 偏差（0 )可W为至少约0. 01皿、至少约0. 05皿、至少约0. 1皿、至少约0. 2皿、至少约0. 3皿 或者至少约〇.5nm。应当了解，批次光发射波长标准偏差（0)可W在至少约O.Olnm到不 大于约1. 3nm之间的范围内，在至少约0. 05nm到不大于约1. 2nm之间的范围内，在至少约 0. 1皿到不大于约1皿之间的范围内，或者在至少约0. 2皿到不大于约0. 9皿之间的范围 内。
[OOW] 根据另一个实施方案，在约400nm到550nm之间的范围内的波长，具有形成于每 个衬底之上的光电子器件的衬底生产批次可W具有不大于约0. 〇641nm/cm2的归一化的批 次光发射波长标准偏差，例如不大于约0. 〇588nm/cm2、不大于约0. 0539nm/cm2、不大于约 0. 0490nm/cm2、不大于约0. 0441nm/cm2或者不大于约0. 0392nm/cm2。而在另一个实施方案 中，为至少约7. 9Xl〇-7nm/cm2、至少约1. 2Xl〇-6nm/cm2、至少约2. 2Xl〇-6nm/cm2或者至少约 4. 9Xl(T6nm/cm2。应当了解，归一化的批次光发射标准偏差可W在W上所提到的最小值和 最大值的任何值之间的范围内。
[0092] 许多不同的方面和实施方案是可能的。该些方面和实施方案的一些在此进行了描 述。在阅读本说明书后，本领域技术人员将会了解，该些方面和实施方案仅是说明性的，而 并不限制本发明的范围。此外，本领域技术人员将会理解，对于某些包括模拟电路的实施方 案，利用数字电路也可类似地实现，反之亦然。实施方案可W参照如下所列项目中的任何一 个或多个项目。
[0093] 项目1.包括III-V族材料并具有上表面的衬底，该衬底包括限定在所述上表面与 晶体参考面之间的切角（a),所述衬底进一步包括不大于1度的切角变化量（20)。
[0094] 项目2.衬底包括；主体，其包括III-V族材料并具有上表面，该主体包括限定在 所述上表面与晶体参考面之间的切角（a),该主体进一步包括切角变化量（20);缓冲层， 其包括III-V族材料并与主体的上表面邻接，其中该缓冲层具有不大于约1. 3ym的平均厚 度。
[0095] 项目3.衬底包括；主体，其包括III-V族材料并具有上表面，该主体包括限定在 所述上表面与晶体参考面之间的切角（a),该主体进一步包括切角变化量（20);缓冲层， 其包括III-V族材料并与所述主体的上表面邻接，其中该缓冲层具有上表面，该缓冲层和 所述主体包括限定在所述缓冲层的上表面与晶体参考面之间的切角（a)，所述缓冲层和 所述主体进一步包括切角变化量（20)，该切角变化量（20)小于所述主体的切角变化量 (20)。
[0096] 项目4.根据项目2-3中任何一项所述的衬底，其中，所述主体为精加工主体。
[0097] 项目5.根据前述项目中任何一项所述的衬底，其中，所述衬底进一步包括多个布 置为与所述缓冲层上表面邻接的光电子器件，其中，所述多个光电子器件具有不大于1. 3nm 的平均光发射波长标准偏差。
[0098] 项目6.根据项目5所述的衬底，其中，所述多个光电子器件具有不大于约1.2nm、 不大于约Inm、不大于约0. 9nm或者甚至不大于约0. 8nm的平均光发射波长标准偏差。
[0099] 项目7.根据项目6所述的衬底，其中，所述多个光电子器件具有不大于约Inm的 平均光发射波长标准偏差。
[0100] 项目8.根据前述项目中任何一项所述的衬底，其中，主体和缓冲层的切角（a)不 大于约2度、不大于约1. 5度、不大于约1度、不大于约0. 8度、不大于约0. 6度、不大于约 0.4度或者不大于约0.2度。
[OW] 项目9.根据前述项目中任何一项所述的衬底，其中，主体和缓冲层的切角（a)为 至少约0. 1度、至少约0. 2度、至少约0. 3度或者甚至至少约0. 6度。
[0102] 项目10.根据前述项目中任何一项所述的衬底，其中，主体和缓冲层的切角变化 量（20)不大于约1度、不大于约0.95度、不大于约0.9度、不大于约0.85度、不大于约 0. 8度、不大于约0. 75度、不大于约0. 7度、不大于约0. 6度、不大于约0. 4度、不大于约0. 2 度、不大于约0. 16度、不大于约0. 14度，或者甚至不大于约0. 1度、不大于约0. 08度，或者 甚至不大于约0.06度。
[0103] 项目11.根据前述项目中任何一项所述的衬底，其中，主体和缓冲层的切角变化 量（2 0 )为至少约0. 005度或至少约0. 008度。
[0104] 项目12.根据前述项目中任何一项所述的衬底，其中，所述主体包括氮元素。
[01化]项目13.根据前述项目中任何一项所述的衬底，其中，所述主体包括嫁元素。
[0106] 项目14.根据前述项目中任何一项所述的衬底，其中，所述主体包括氮化嫁。
[0107] 项目15.根据项目14所述的衬底，其中，所述主体基本上由氮化嫁构成。
[0108] 项目16.根据前述项目中任何一项所述的衬底，其中，所述主体包括平均厚度为 不大于约3mm、不大于约2mm、不大于约1mm、不大于约800微米、不大于约500微米、不大于 约400微米、不大于约300微米、不大于约200微米或者不大于约100微米。
[0109] 项目17.根据前述项目中任何一项所述的衬底，其中，所述缓冲层包括氮元素。
[0110] 项目18.根据前述项目中任何一项所述的衬底，其中，所述缓冲层包括嫁元素。
[0111] 项目19.根据前述项目中任何一项所述的衬底，其中，所述缓冲层包括氮化嫁。
[0112] 项目20.根据前述项目中任何一项所述的衬底，其中，所述缓冲层基本上由氮化 嫁构成。
[0113] 项目21.根据前述项目中任何一项所述的衬底，其中，主体的上表面包括GaN晶体 的Ga-面。
[0114] 项目22.根据前述项目中任何一项所述的衬底，其中，缓冲层的上表面包括GaN晶 体的Ga-面。
[0115] 项目23.根据前述项目中任何一项所述的衬底，其中，所述晶体参考面包括选自 下组的面；a-面、m-面、r-面、C-面和半极面。
[0116] 项目24.根据项目23所述的衬底，其中，所述晶体参考面为C-面。
[0117] 项目25.根据前述项目中任何一项所述的衬底，其中，晶体学参考面向选自下组 的晶面倾斜；a-面、r-面、m-面和C-面。
[0118] 项目26.根据前述项目中任何一项所述的衬底，其中，主体和缓冲层包括弓曲，所 述弓曲限定至少约3m、至少约5m、至少约10m、至少约50m、至少约100m或甚至至少约200m 的曲率半径。
[0119] 项目27.根据前述项目中任何一项所述的衬底，其中，所述主体包括至少约2英寸 (5. 1cm)、至少约3英寸（7. 6cm)、至少约4英寸（10cm)的直径。
[0120] 项目28.根据前述项目中任何一项所述的衬底，其中，缓冲层的上表面包括不大 于约1微米、不大于约0. 1微米、不大于约0. 05微米、不大于约0. 001微米甚至不大于约 0. 0001微米（0.Inm)的平均表面粗趟度。
[0121] 项目29.根据前述项目中任何一项所述的衬底，其中，主体的上表面包括不大于 约lxl〇8cnT2,、不大于约5xl〇7cnT2、不大于约ixi〇7cnT2、不大于约5xl〇6cnT2或者不大于约 lxl06cm-2的缺陷密度。
[0122] 项目30.包括至少20个衬底的衬底生产批次，批次中的衬底的每一个包括III-V 族材料并具有上表面，主体包括限定在上表面与晶体参考面之间的切角（a)，所述衬底进 一步包括不大于约1度的切角变化量（2 0 )。
[0123] 项目31.包括了至少20个衬底的衬底生产批次，批次中衬底的每一个包括III-V 族材料并具有上表面，主体包括限定在所述上表面与晶体参考面之间的切角（a)，所述衬 底进一步包括不大于约1度的切角变化量（2 0 )。
[0124] 项目32.根据项目30-31中任何一项所述的衬底生产批次，其中，生产批次中的衬 底的每一个的主体和缓冲层都包括氮元素。
[01巧]项目33.根据项目30-32中任何一项所述的衬底生产批次，其中，生产批次中的衬 底的每一个的主体和缓冲层都包括嫁元素。
[01%] 项目34.根据项目30-33中任何一项所述的衬底生产批次，其中，生产批次中的衬 底的每一个的主体和缓冲层都包括氮化嫁。
[0127]项目35.根据项目30-34中任何一项所述的衬底生产批次，其中，生产批次中的衬 底的每一个的主体和缓冲层都包括弓曲，所述弓曲限定至少约1. 5m、至少约1. 8m、至少约 2m、至少约2. 5m、至少约3m、至少约5m、至少约10m、至少约50m、至少约100m或甚至至少约 200m的曲率半径。
[012引项目36.根据项目30-35中任何一项所述的衬底生产批次，其中，生产批次中的衬 底的每一个的主体和缓冲层都包括不大于约3ym的总厚度变化量（TTV)。
[0129] 项目37.根据项目30-36中任何一项所述的衬底生产批次，其中，生产批次中衬底 的每一个的主体都包括至少约2英寸（5. 1cm)、至少约3英寸（7. 6cm)、至少约4英寸（10cm) 的直径。
[0130] 项目38.根据项目30-37中任何一项所述的衬底生产批次，其中，切角变化量 (2 0 )不大于约1度、不大于约0. 95度、不大于约0. 9度、不大于约0. 85度、不大于约0. 8 度、不大于约0. 75度、不大于约0. 7度、不大于约0. 6度、不大于约0. 4度、不大于约0. 16 度、不大于约0. 14度，甚至不大于约0. 1度、不大于约0. 08度甚至不大于约0. 06度。
[0131] 项目39.根据项目30-38中任何一项所述的衬底生产批次，其中，切角变化量 (2 0 )为至少约0. 005度或至少约0. 008度。
[0132] 项目40.根据项目30-39中任何一项所述的衬底生产批次，其中，切角（a)为不 大于约2度、不大于约1. 5度、不大于约1度、不大于约0. 8度或者不大于约0. 6度。
[0133] 项目41.根据项目30-40中任何一项所述的衬底生产批次，其中，切角（a)为至 少约0. 1度、至少约0. 2度、至少约0. 3度或甚至至少约0. 6度。
[0134] 项目42.根据项目30-41中任何一项所述的衬底生产批次，其中，所述生产批次 包括不大于约0. 05度、不大于约0. 03度、不大于约0. 02度、不大于约0. 01度、不大于约 0. 005度或者不大于约0. 001度W及至少约0. 0001度或至少约0. 0005度的批次切角标准 偏差（STa)。
[01巧]项目43.根据项目30-42中任何一项所述的衬底生产批次，其中，所述生产批次包 括批次中所有衬底之间的不大于约1度、不大于约0. 95度、不大于约0. 9度、不大于约0. 85 度、不大于约0. 8度、不大于约0. 75度、不大于约0. 7度、不大于约0. 6度、不大于约0. 4度、 不大于约0. 1度、不大于约0. 09度、不大于约0. 05度、不大于约0. 03度、不大于约0. 01度、 不大于约0. 008度、不大于约0. 005度或者不大于约0. 001度，W及至少约为0. 0001度或 至少约为0. 0005度的切角变化量标准偏差（ST2 0 )。
[0136] 项目44.光电子结构包括形成于包括III-V族材料并具有上表面的衬底上的多个 光电子器件，所述衬底包括限定在所述上表面与晶体参考面之间的切角（a)，所述衬底进 一步包括了切角变化量（20)，其中，所述多个光电子器件具有不大于1.3nm的平均光波长 标准偏差。
[0137] 项目45.根据项目44所述的光电子结构，其中，所述多个光电子器件具有不大于 1. 3nm、不大于1. 2nm、不大于Inm、不大于0. 9nm或甚至不大于0. 8nm的平均光发射波长标 准偏差。
[0138] 项目46.-种形成衬底的方法包括；提供包括III-V族材料的主体，该主体具有上 表面和相对于上表面的后表面，其中，所述主体的 上表面具有台面和台阶的排列；对所述主 体的上表面进行至少一道精加工操作；W及在所述主体的上表面形成包括III-V族材料的 缓冲层，该缓冲层具有上表面和与所述主体邻接的后表面，其中，所述缓冲层的上表面具有 比所述主体的上表面更均匀的台面和台阶的排列。
[0139] 项目47.根据项目46的方法，其中，在形成了缓冲层之后，所述主体包括限定在所 述上表面和晶体参考面之间的切角。
[0140] 项目48.根据项目47所述的方法，其中，在形成缓冲层之后，所述切角（a)为不 大于约2度、不大于约1. 5度、不大于约1度、不大于约0. 8度或者不大于约0. 6度。
[0141] 项目49.根据项目46-48的任何一项所述的方法，其中，在形成了缓冲层之后，所 述衬底包括不大于约1度、不大于约0. 8度、不大于约0. 6度、不大于约0. 5度、不大于约 0. 4度、不大于约0. 3度、不大于约0. 2度、不大于约0. 16度、不大于约0. 14度或甚至不大 于约0. 1度、不大于约0. 08度或甚至不大于约0. 06度的切角变化量（2 0 )。
[0142] 项目50.根据项目46-49的任何一项所述的方法，进一步包括通过III-V族材料 的外延生长形成主体。
[0143] 项目51.根据项目50所述的方法，其中，形成所述主体包括在衬底上的III-V族 材料的异质外延生长。
[0144] 项目52.根据前述项目中的任何一项所述的方法，其中，缓冲层通过外延淀积形 成。
[0145] 项目53.根据前述项目中的任何一项所述的方法，其中，缓冲层通过MOCVD工艺形 成。
[0146] 项目54.根据前述项目中的任何一项所述的方法，其中，缓冲层W2D生长模式形 成。
[0147] 项目55.衬底包括；主体，其包括III-V族材料并具有上表面；和缓冲层，其包括 III-V族材料并与所述主体的上表面邻接，其中，所述缓冲层具有在至少约0. 01ym到不大 于约1. 3ym之间的范围内的平均厚度。
[0148] 项目56.根据项目55所述的衬底，其中，所述缓冲层具有不大于约1.2ym、不大于 约1. 1ym、不大于约1. 0ym、不大于约0. 9ym、不大于约0. 8ym、不大于约0. 7ym、不大于 约0. 6ym、不大于约0. 5ym、不大于约0. 4ym或者不大于约0. 3ym的平均厚度。
[0149] 项目57.根据项目55所述的衬底，其中，所述缓冲层具有至少约0.02ym、至少约 0. 04ym、至少约0. 08ym、至少约0. 1ym、至少约0. 2ym或者至少约0. 3ym的平均厚度。
[0150] 项目58.根据项目55所述的衬底，其中，所述缓冲层具有在至少约0.02ym到不 大于约1.2ym之间的范围内，在至少约0.04ym到不大于约1.lym之间的范围内，在至少 约0. 08ym到不大于约1. 0ym之间的范围内，或者在至少约0. 1ym到不大于约0. 8ym之 间的范围内的平均厚度。
[0151] 项目59.根据项目55所述的衬底，其中，所述缓冲层直接接触所述主体。
[0152] 项目60.根据项目55所述的衬底，其中，所述主体包括氮元素。
[0153] 项目61.根据项目55所述的衬底，其中，所述主体包括嫁元素。
[0154] 项目62.根据项目55所述的衬底，其中，所述主体包括氮化嫁。
[0巧5] 项目63.根据项目55所述的衬底，其中，所述缓冲层包括氮化嫁。
[0156] 项目64.根据项目55所述的衬底，其中，所述缓冲层基本上由氮化嫁构成。
[0157] 项目65.衬底结构包括；衬底，其包括III-V族材料并具有上表面；和多个光电子 器件，各覆盖在所述衬底的上表面，其中，在约400nm到约550nm的范围内的波长，覆盖在所 述衬底上表面上的多个光电子器件具有不大于约0. 〇641nm/cm2的归一化的光发射波长标 准偏差（n0 )。
[015引项目66.根据项目65所述的衬底结构，其中，no为对衬底的表面面积进行归一 化的光发射波长标准偏差，所述衬底具有至少约2英寸（5. 1cm)的直径。
[0159] 项目67.根据项目65所述的衬底，其中，所述衬底具有至少约2英寸（5. 1cm)、 至少约3英寸（7. 6cm)、至少约4英寸（10cm)、至少约5英寸（12. 7cm)或者至少约6英寸 (15cm)的直径。
[0160] 项目68.根据项目65所述的衬底，其中，所述衬底具有不大于约12英寸（大约 30. 5cm)、不大于约11英寸（大约27. 9cm)、不大于约10英寸（大约25. 4cm)或者不大于约 9英寸（大约22. 9cm)的直径。
[0161] 项目69.根据项目65所述的衬底，其中，所述衬底具有直径，所述直径在至少约2 英寸（大约5. 1cm)到不大于约12英寸（大约30. 5cm)之间的范围内，在至少约3英寸（大 约7. 6cm)到不大于约11英寸（大约27. 9cm)之间的范围内，在至少约4英寸（大约10cm) 到不大于约10英寸（大约25. 4cm)之间的范围内，或者在至少约5英寸（大约12. 7cm)到 不大于9英寸（大约22. 9cm)之间的范围内。
[0162] 项目70.根据项目65所述的衬底，其中，所述衬底具有至少约20. 2cm2、至少约 45. 4cm2、至少约78. 5cm2、至少约126. 7cm2或至少约176. 6cm2的表面面积。
[0163] 项目71.根据项目65所述的衬底，其中，所述衬底具有不大于约730. 6cm2,不大于 约615. 8cm2,不大于约506. 7cm2,不大于约415. 5cm2的表面面积。
[0164] 项目72.根据项目65所述的衬底，其中，所述衬底具有表面面积，所述表面面积在 至少约20. 2cm2到不大于约730. 6cm2之间的范围内，在至少约45. 4cm2到不大于约615. 8cm2 之间的范围内，在至少约78. 5cm2到不大于506. 7cm2之间的范围内，或者在至少约176. 6cm2 到不大于约415. 5cm2之间的范围内。
[01化]项目73.根据项目65所述的衬底，其中，光发射波长标准偏差不大于约1.3nm、不 大于约1. 2nm、不大于约1.Inm、不大于约Inm、不大于约0. 9nm或者不大于约0. 8nm。
[0166] 项目74.根据项目65所述的衬底，其中，光发射波长标准偏差（0)为至少约 0. 01皿、至少约0. 05皿、至少约0. 1皿、至少约0. 2皿、至少约0. 3皿或者至少约0. 5皿。
[0167] 项目75.根据项目65所述的衬底，其中，光发射波长标准偏差（0)在至少约 0. 01皿到不大于约1. 3皿之间的范围内，在至少约0. 05皿到不大于约1. 2皿之间的范围 内，在至少约0.Inm到不大于约Inm之间的范围内，或者在至少约0.2到不大于约0.9nm之 间的范围内。
[0168] 项目76.根据项目65所述的衬底，其中，no不大于约0.0588nm/cm2、不大于约 0. 0539nm/cm2、不大于约 0. 0490nm/cm2、不大于约 0. 0441nm/cm2或者不大于约 0. 0392nm/cm]。
[0169] 项目77.根据项目65所述的衬底，其中，n0为至少约1. 4Xl(T5nm/cm2、至少约 1. 6Xl〇-5nm/cm2、至少约 2.OXl〇-5nm/cm2或者至少约 2. 4X10 -5nm/cm2。
[0170] 项目78.根据项目65所述的衬底，其中，n0在至少约1. 4Xl(T5nm/cm2到不大 于约0. 0641nm/cm2之间的范围内，在至少约1. 6X10-5nm/cm2到不大于约0. 0588nm/cm2之 间的范围内，在至少约2. 0Xl(T5nm/cm2到不大于约0. 0539nm/cm2之间的范围内，在至少约 2. 4Xl〇-5nm/cm2到不大于约0. 0490nm/cm2之间的范围内。
[0171] 项目79.根据项目65所述的衬底，包括与上表面邻接的III-V族材料的缓冲层， 其中，所述缓冲层具有在至少约0. 01ym到不大于约1. 3ym之间的范围内的平均厚度。
[0172] 项目80.根据项目65所述的衬底，其中，所述衬底包括氮元素。
[0173] 项目81.根据项目65所述的衬底，其中，所述衬底包括嫁元素。
[0174] 项目82.根据项目79所述的衬底，其中，所述缓冲层包括氮化嫁。
[01巧]项目83.根据项目79所述的衬底，其中，所述缓冲层基本上由氮化嫁构成。
[0176] 项目84.根据项目79所述的衬底，其中，所述缓冲层具有厚度为在至少约0. 02ym 到不大于约1.2ym之间的范围内，在至少约0.04ym到不大于约1.lym之间的范围内，在 至少约0. 08ym到不大于约1. 0ym之间的范围内，在至少约0. 1ym到不大于约0. 8ym之 间的范围内，或者在至少约0. 2ym到不大于约0. 5ym之间的范围内。
[0177] 项目85.根据项目65所述的衬底，其中，多个光电子器件包括III-V族材料。
[0178] 项目86.根据项目65所述的衬底，其中，多个光电子器件包括合金。
[0179] 项目87.根据项目65所述的衬底，其中，多个光电子器件包括In脚i_xN，0<X<l。
[0180] 项目88.衬底包括；主体，其包括III-V族材料并具有上表面；和缓冲层，其包 括III-V族材料且覆盖在所述主体的上表面之上，并具有在至少约0. 01ym到不大于约 1. 3ym之间的范围内的平均厚度；其中，所述衬底配置为提供用于形成多个光电子器件的 表面，所述多个光电子器件覆盖在所述缓冲层上，并且在约420nm到约500nm的范围内的波 长具有不大于约0. 〇641nm/cm2的归一化的光发射波长标准偏差（n0)。
[0181] 项目89.根据项目88所述的衬底，其中，所述缓冲层具有厚度为在至少约0. 02ym 到不大于约1.2ym之间的范围内，在至少约0.04ym到不大于约1.lym之间的范围内，在 至少约0. 08ym到不大于约1. 0ym之间的范围内，在至少约0. 1ym到不大于约0. 8ym之 间的范围内，或者在至少约0. 2ym到不大于约0. 5ym之间的范围内。
[0182] 项目90.根据项目88所述的衬底，其中，n0为对衬底的表面面积进行归一化后 的光发射波长标准偏差，所述衬底具有至少约2英寸（5. 1cm)的直径。
[0183] 项目91.根据项目90所述的衬底，其中，所述光发射波长标准偏差不大于约 1. 3nm、不大于约1. 2nm、不大于约1. 1、不大于约Inm、不大于约0. 9nm或者不大于约0. 8nm。
[0184] 项目92.根据项目90所述的衬底，其中，所述光发射波长标准偏差为至少约 0. 01皿、至少约0. 05皿、至少约0. 1皿、至少约0. 2皿、至少约0. 3皿或者至少约0. 5皿。
[01化]项目93.根据项目90所述的衬底，其中，所述光发射波长标准偏差在至少约 0. 01皿到不大于约1. 3皿之间的范围内，在至少约0. 05皿到不大于约1. 2皿之间的范围 内，在至少约0.Inm到不大于约1.Inm之间的范围内，或者在至少约0. 2nm到不大于约Inm 之间的范围内。
[0186] 项目94.根据项目90所述的衬底，其中，no不大于约0. 0588nm/cm2、不大于约 0. 0539nm/cm2、不大于约 0. 0490nm/cm2、不大于约 0. 0441nm/cm2或者不大于约 0. 0392nm/ cm]。
[0187] 项目95.根据项目90所述的衬底，其中，n0为至少约1. 4Xl〇-5nm/cm2、至少约 1. 6Xl〇-5nm/cm2、至少约 2.OXl〇-5nm/cm2或者至少约 2. 4X10 -5nm/cm2。
[0188] 项目96.根据项目90所述的衬底，其中，n0在至少约1. 4Xl(T5nm/cm2到不大于 约0. 0641nm/cm2之间的范围内，在至少约1. 6 X 10-5nm/cm2到不大于约0. 0588nm/cm 2之间 的范围内，在至少约2. 0X l(T5nm/cm2到不大于约0. 0539nm/cm2之间的范围内，或者在至少 约2. 4X l〇-5nm/cm2到不大于约0. 0490nm/cm 2之间的范围内。
[0189] 项目97.根据项目88所述的衬底，其中，所述主体包括氮元素。
[0190] 项目98.根据项目88所述的衬底，其中，所述主体包括嫁元素。
[0191] 项目99.根据项目88所述的衬底，其中，所述缓冲层包括氮化嫁。
[0192] 项目100.根据项目88所述的衬底，其中，所述缓冲层基本上由氮化嫁构成。
[0193] 项目101.根据项目88所述的衬底，其中，所述多个光电子器件包括III-V族材 料。
[0194] 项目102.根据项目88所述的衬底，其中，所述多个光电子器件包括合金。
[019引项目103.根据项目88所述的衬底，其中，所述多个光电子器件包括In脚1_趴 0<X<10
[0196] 项目104.包括了至少大约10个衬底结构的衬底结构生产批次，其中，每一个衬底 结构包括衬底和布置在所述衬底上的多个光电子器件，在约420nm至约500nm的波长，所述 多个光电子器件具有不大于约0. 〇641nm/cm2的归一化的批次光发射波长标准偏差。
[0197] 项目105.根据项目105所述的生产批次，其中，衬底的每一个包括主体和缓冲层， 所述主体包括III-V族材料并具有上表面，所述缓冲层覆盖在主体的上表面上，其中，所述 生成批次具有在至少约0. 01ym到不大于约1. 3ym之间的范围内的平均批次缓冲层厚度。
[0198] 项目106.根据项目105所述的生产批次，其中，缓冲层的平均批次厚度在至少约 0. 02ym到不大于约1. 2ym之间的范围内，在至少约0. 05ym到不大于约1. 1ym之间的 范围内，在至少约0. 08ym到不大于约1.0ym之间的范围内，在至少约0.1ym到不大于约 0.8ym之间的范围内，或者在至少约0. 2ym到不大于约0. 5ym之间的范围内。
[0199] 项目107.根据项目104所述的生产批次，其中，所述生产批次具有平均批次衬底 直径为至少约2英寸（5. 1cm)、至少约3英寸（7.6cm)、至少约4英寸（10cm)、至少约 5英寸 (12. 7cm)或者至少约6英寸（15cm)。
[0200] 项目108.根据项目104所述的生产批次，其中，所述生产批次具有不大于约12英 寸（大约30. 5cm)、不大于约11英寸（大约27. 9cm)、不大于约10英寸（大约25. 4cm)或 者不大于约9英寸（大约22. 9cm)的平均批次衬底直径。
[0201] 项目109.根据项目104所述的生产批次，其中，所述生产批次具有平均批次衬底 直径为在至少约2英寸（大约5. 1cm)到不大于约12英寸（大约30. 5cm)之间的范围内、 在至少约3英寸（大约7. 6cm)到不大于约11英寸（大约27. 9cm)之间的范围内、在至少 约4英寸（大约10cm)到不大于约10英寸（大约25. 4cm)之间的范围内或者在至少约5 英寸（大约12. 7cm)到不大于约9英寸（大约22. 9cm)之间的范围内。 悦0引项目110.根据项目104所述的生产批次，其中，所述生产批次具有至少约20. 2cm2、至少约45. 4cm2、至少约78. 5cm2、至少约126. 7cm2或至少约176. 6cm2的平均表面 面积。
[0203]项目111.根据项目104所述的生产批次，其中，所述生产批次具有不大于约 730. 6cm2、不大于约615. 8cm2、不大于约506. 7cm2,不大于约415. 5cm2的平均批次衬底表面 面积。
[0204] 项目112.根据项目104所述的生产批次，其中，所述生产批次具有衬底平均表面 面积为在至少约20. 2cm2到不大于约730.6cm2之间的范围内，在至少约45. 4cm2到不大于 约615. 8cm2之间的范围内，在至少约78. 5cm2到不大于506. 7cm2之间的范围内，或者在至 少约176. 6cm2到不大于约415. 5cm2之间的范围内。
[0205] 项目113.根据项目104所述的生产批次，其中，归一化的光发射波长标准偏差 (n曰）为对平均批次表面面积进行归一化后的批次光发射标准偏差，所述生产批次具有至 少2英寸（5. 1cm)的平均批次衬底直径。
[0206] 项目114.根据项目113所述的生产批次，其中，批次光发射波长标准偏差不大于 约1. 3nm、不大于约1. 2nm、不大于约Inm、不大于约0. 9nm或者不大于约0.8nm。
[0207] 项目115.根据项目113所述的生产批次，其中，批次光发射波长标准偏差为至少 约0. 01皿、至少约0. 05皿、至少约0. 1皿、至少约0. 2皿、至少约0. 3皿或者至少约0. 5皿。
[0208] 项目116.根据项目113所述的生产批次，其中，批次光发射波长标准偏差在至少 约0.Olnm到不大于约1. 3nm之间的范围内，在至少约0. 05nm到不大于约1. 2nm之间的范围 内，在至少约0.Inm到不大于约Inm之间的范围内，或者在至少约0. 2nm到不大于约0. 9nm 之间的范围内。
[0209] 项目117.根据项目113所述的生产批次，其中，no不大于约0. 0588nm/cm2、 不大于约0. 0539nm/cm2、不大于约0. 0490nm/cm2、不大于约0. 0441nm/cm2或者不大于约 0. 039化m/cm2。
[0210] 项目118.根据项目113所述的生产批次，其中，no为至少约1.4Xl〇-5nm/cm2、至 少约 1.6Xl〇-5nm/cm2、至少约 2. 0Xl〇-5nm/cm2或者至少约 2. 4X10 -5nm/cm2。
[0211] 项目119.根据项目113所述的生产批次，其中，n0在至少约1. 4Xl(T5nm/cm2到 不大于约0. 0641nm/cm2之间的范围内，在至少约1.6Xl〇-5nm/cm2到不大于约0. 0588nm/cm2 之间的范围内，在至少约2. 0Xl(T5nm/cm2到不大于约0. 0539nm/cm2之间的范围内，或者在 至少约2. 4Xl〇-5nm/cm2到不大于约0. 0490nm/cm2之间的范围内。
[0212] 项目120.根据项目105所述的生产批次，其中，每个主体包括氮元素。
[0213] 项目121.根据项目105所述的生产批次，其中，每个主体包括嫁元素。
[0214] 项目122.根据项目105所述的生产批次，其中，每个主体包括氮化嫁。
[0215] 项目123.根据项目105所述的生产批次，其中，每个缓冲层包括氮化嫁。
[0216] 项目124.根据项目105所述的生产批次，其中，每个缓冲层基本上由氮化嫁构成。
[0217] 项目125.形成衬底的方法包括：提供包括III-V族材料的主体；在所述主体的 上表面上形成包括III-V族材料的缓冲层，所述缓冲层具有上表面，并且具有在至少约 0. 01ym到不大于约1. 3ym之间的范围内的厚度。
[0218] 项目126.根据项目125所述的方法，其中，形成缓冲层包括形成缓冲层，所述缓冲 层具有不大于约1. 2ym、不大于约1. 1ym、不大于约1. 0ym、不大于约0. 9ym、不大于约 0.8ym、不大于约0. 7ym、不大于约0.6ym或者不大于约0. 5ym的厚度。
[0219] 项目127.根据项目125所述的方法，其中，形成缓冲层包括形成具有至少约 0. 02ym、至少约0. 04ym、至少约0. 08ym、至少约0. 1ym或者至少约0. 2ym的厚度的缓 冲层。
[0220] 项目128.根据项目125所述的方法，其中，形成缓冲层包括形成具有该样的厚度 的缓冲层，所述厚度在至少约0. 02ym到不大于1. 2ym之间的范围内，在至少约0. 04ym到不大于约1. 1ym之间的范围内，在至少约0. 08ym到不大于约1. 0ym之间的范围内，在 至少约0. 1ym到不大于约0. 8ym之间的范围内，或者在至少约0. 2ym到不大于约0. 5ym 之间的范围内。
[0221] 项目129.根据项目125所述的方法，进一步包括在所述缓冲层的上表面上形成多 个光电子器件，其中，在约420nm到约500nm的范围内的波长，所述多个光电子器件具有不 大于约0.0641nm/cm2的归一化的光发射波长标准偏差（no),其中no为对所述衬底的表 面面积进行归一化后的光发射波长标准偏差，所述衬底具有至少约2英寸（5. 1cm)的直径。 悦2引项目130.根据项目129所述的方法，其中，所述多个光电子器件具有不大于约 1. 3皿、不大于约1. 2皿、不大于约1. 1皿、不大于约1. 0皿或者不大于约0.8皿的光发射波 长标准偏差。
[0223] 项目131.根据项目129所述的方法，其中，所述多个光电子器件具有至少约 0. 01皿、至少约0. 05皿、至少约0. 1皿、至少约0. 2皿、至少约0. 3皿或者至少约0. 5皿的光 发射波长标准偏差。
[0224] 项目132.根据项目129所述的方法，其中，所述光发射波长标准偏差在O.Olnm到 1. 3皿之间的范围内，在0. 05皿到1. 2皿之间的范围内，在0. 1到1. 4之间的范围内，或者 在0. 2到0. 9皿之间的范围内。
[02巧]项目133.根据项目129所述的方法，其中，所述主体包括氮元素。
[0226] 项目134.根据项目129所述的方法，其中，所述主体包括嫁元素。
[0227] 项目135.根据项目129所述的方法，其中所述缓冲层包括氮化嫁。
[0228] 项目136.根据项目129所述的方法，其中，所述缓冲层基本上由氮化嫁构成。
[0229] 项目137.根据项目129所述的方法，其中，所述多个光电子器件包括III-V族材 料。
[0230] 项目138.根据项目129所述的方法，其中，所述多个光电子器件包括合金。 悦川项目139.根据项目129所述的方法，其中，所述多个光电子器件包括In脚1_趴 0<X<1〇 悦对案例
[0233] 提供下面的案例W帮助阐明在此描述的改进。
[0234]L邸试样2-15制造在GaN衬底2-15上。衬底的每个具有约为2英寸的直径。LED 试样具有相同的结构并且在同样的条件下进行制造与测试，不同之处在于衬底厚度（300nm 和400nm)、GaN缓冲层厚度、GaN衬底晶体曲率半径W及在整个衬底的切角变化量。
[0235] 晶体曲率半径和切角变化范围通过X射线分析确定。提供试样1(藍宝石衬底） W供对比。对各个特性的测量如在此所述而进行。
[0236]表1 ;
[0237]
[0239]本发明的实施方案表现出与相关技术的脱离。虽然已形成某些体GaN衬底，但是 该些工艺通常不设及在精加工操作之后在独立的GaN衬底上形成缓冲层。此外，并没有有 效地应对在衬底直径上的切角变化。本申请公开了用于形成使用特定的特征的结合的半导 电衬底的具体工艺，包括形成具有特定参数的薄缓冲层。所述形成工艺便利于带具有特定 特征的结合的主体的独立III-V族衬底的制造，所述特征包括但不限于切角、切角变化量、 弓曲、晶体弓曲、TTV、厚度、直径、表面粗趟度、晶体取向、光发射波长标准偏差W及它们的 组合。此外，在独立的衬底上形成薄缓冲层不一定会改变衬底的参数（包括切角、切角变化 量、弓曲W及晶体弓曲）。此外，形成于如本发明所公开的独立衬底上的光电子器件可W在 整个独立衬底上具有更优的光波长标准偏差。此外，已证明本发明实施方案的工艺在形成 具有改进的尺寸特性和晶体学特性的衬底生产批次中是有用的。虽然并没有完全理解，并 且不希望联系于特定的理论，但是已经可W注意到对缓冲层厚度的控制可W影响覆盖层和 /或器件的形貌，并且值得注意且非常出乎意料地促进了具有改进的性能的器件的形成。在 上文中，对具体的实施方案的参考和某些部件的连接是说明性的。如在执行本发明所讨论 的方法时所应了解的那样，应当了解，关于部件接合或连接是指在所述部件之间的直接连 接或者通过一个或多个中间部件的间接连接。同样地，W上所公开的主题应认为是说明性 的，而非限制性的，并且所附权利要求旨在覆盖落入本发明的真实范围的所有该些修改形 式、增强形式W及其他实施方案。因此，在法律所允许的最大范围内，本发明的范围由对所 附权利要求及其等价形式的所允许的最宽泛的解释来确定，并且不应受W上详细描述的约 束或限制。
[0240] 本申请的摘要遵从专利法提供，并且W其不会用于解释或限制权利要求的范围与 含义的理解提交。此外，在上述【具体实施方式】中，为了简化本申请的目的，各个特征可W集 合在一起，或者在单一实施方案中进行描述。本申请不应当被解释为表明所要求的实施方 案需要比清晰地记载在每条权利要求中的特征更多的特征。更确切地说，如随附权利要求 所表明的那样，发明的主题可W设及比公开的实施方案中的任何一个的所有特征更少的特 征。因此，随附的权利要求结合在【具体实施方式】中，每一条权利要求独自成立，限定各自所 要求的主题。
【主权项】
1. 衬底，包括： 主体，其包括III-V族材料并具有上表面；以及 缓冲层，其包括III-V族材料，并与所述主体的上表面邻接，其中，所述缓冲层具有在 至少约0.Olym到不大于约I. 3ym之间的范围内的平均厚度。2. 根据权利要求1所述的衬底，其中，所述缓冲层具有在至少约0.Iym到不大于约 0. 8ym之间的范围内的平均厚度。3. 根据权利要求1所述的衬底，其中，所述主体包括氮化镓。4. 根据权利要求1所述的衬底，其中，所述缓冲层包括氮化镓。5. 根据权利要求1所述的衬底，其中，所述衬底配置为提供用于多个光电子器件形成 的表面，所述多个光电子器件覆盖在所述缓冲层上，并且在约400nm到约550nm之间的范围 内的波长具有不大于约〇. 〇641nm/cm2的归一化的光发射波长标准偏差（n〇 )。6. 衬底结构，包括； 衬底，其包括III-V族材料，并具有上表面；以及 多个光电子器件，各覆盖在所述衬底的上表面上，其中，在约400nm到约550nm之间的 范围内的波长，覆盖在所述衬底的上表面上的多个光电子器件具有不大于约〇. 〇641nm/cm2 的归一化的光发射波长标准偏差（n〇 )。7. 根据权利要求6所述的衬底结构，其中，no为对衬底的表面面积进行归一化后的光 发射波长标准偏差，所述衬底具有至少约2英寸（5.Icm)的直径。8. 根据权利要求7所述的衬底，其中，所述光发射波长标准偏差（〇 )不大于约I. 3nm。9. 根据权利要求6所述的衬底，其中，所述衬底具有在至少约20. 2cm2到不大于约 730. 6cm2之间的范围内的表面面积。10. 根据权利要求6所述的衬底，其包括与所述上表面邻接的III-V族材料的缓冲层， 所述缓冲层具有在至少约〇. 01Um到不大于约I. 3ym之间的范围内的平均厚度，其中，多 个光电子器件布置在所述缓冲层上。11. 根据权利要求6所述的衬底，其中，所述衬底包括切角（a)和切角变化量（20)， 所述切角限定在所述上表面和晶体参考面之间，而所述切角变化量不大于约1度。12. 包括至少约20个衬底结构的衬底结构生产批次，其中，每个衬底结构包括衬底和 布置在所述衬底上的多个光电子器件，在约400nm至约550nm的波长，所述多个光电子器件 具有不大于约〇. 〇641nm/cm2的归一化的批次光发射波长标准偏差。13. 根据权利要求12所述的生产批次，其中，归一化的光发射波长标准偏差（no)为 对平均批次衬底表面面积进行归一化后的批次光发射标准偏差，所述生产批次具有至少约 2英寸（5.Icm)的平均批次衬底直径。14. 根据权利要求12所述的生产批次，其中，每个衬底结构进一步包括缓冲层，所述缓 冲层具有在至少约〇. 01Um到不大于约I. 3ym之间的范围内的厚度并且覆盖所述衬底，其 中，所述多个光电子器件形成于所述缓冲层上。15. 根据权利要求12所述的生产批次，其中，每个衬底包括氮化镓。
【专利摘要】衬底包括具有上表面的III-V族材料和缓冲层，所述缓冲层具有不大于约1.3μm的厚度并且覆盖在衬底的上表面上。多个光电子器件形成于衬底上，并且在约400nm到约550nm之间的范围内的波长具有不大于约0.0641nm/cm2的归一化的光发射波长标准偏差。
【IPC分类】H01L33/00, H01L21/20
【公开号】CN104903993
【申请号】CN201380068804
【发明人】J-P·福里, B·博蒙
【申请人】圣戈班晶体及检测公司
【公开日】2015年9月9日
【申请日】2013年12月31日
【公告号】EP2939259A1, US9130120, US20140185639, WO2014102601A1
最新回复(0)