薄膜晶体管及其制造方法
薄膜晶体管及其制造方法
【技术领域】
[0001] 本发明设及用于液晶显示器或有机化显示器等显示装置的薄膜晶体管（Thin FilmTransistor、TFT)及其制造方法。 技术背景
[0002] 非晶（非晶质）氧化物半导体与通用的非晶娃（a-Si)相比，具有高载流子迁移度 (也称为场效应迁移率。W下，有时仅称为"迁移率"。），光学带隙大，能够W低温成膜。因 此，期待其面向要求大型、高分辨率、高速驱动的新一代显示器、耐热性低的树脂基板等的 应用。
[0003]作为所述氧化物半导体，由铜（In)、嫁（Ga)、锋狂n)及氧（0)构成的非晶氧化物 半导体化-Ga-化-0、W下有时称作"IGZ0"。）、由铜化）、锋姑）、锡（Sn)及氧做构成 的非晶氧化物半导体（In-化-Sn-〇、W下有时称作"IZT0"。）由于具有高的迁移率而被使 用。
[0004] 另外，使用了所述氧化物半导体的底栅型TFT的结构大致分为图1(a)所示的具有 蚀刻阻挡层9的蚀刻阻挡型巧化型）、和图1化）所示的不具有蚀刻阻挡层的背沟道蚀刻型 炬CE型）该两种。
[0005] 上述图1(b)的不具有蚀刻阻挡层的BCE型TFT在制造工序中，不需要蚀刻阻挡层 形成的工序，因此生产率优异。
[0006] 但是，该BCE型TFT的制造工序中存在W下那样的问题。即，在氧化物半导体层上 形成源-漏电极用薄膜，在对该源-漏电极用薄膜进行图案化时使用湿蚀刻液（例如包含 磯酸、硝酸、醋酸等的酸系蚀刻液）。氧化物半导体层的暴露于所述酸系蚀刻液的部分被削 去或受到损伤，其结果是，可能产生TFT特性降低该样的问题。
[0007] 例如前述的IGZ0对于用作源-漏电极的湿蚀刻液的无机酸系湿蚀刻液的可溶性 高，极容易被无机酸系湿蚀刻液蚀刻。因此，存在IGZ0膜消失而TFT的制作变得困难、或者 TFT特性降低等问题。另外，对于源-漏电极用薄膜，在图案化时进行干蚀刻的情况下，认为 氧化物半导体层也会受到损伤，而TFT特性降低。需要说明的是，W下对进行湿蚀刻的情况 进行叙述。
[0008] 在上述BCE型TFT中，作为抑制氧化物半导体层的损伤的技术，提出有例如下述的 专利文献1~3的技术。该些技术是通过在氧化物半导体层与源-漏电极之间形成牺牲层 (或陷入部），从而抑制对氧化物半导体层的损伤的技术。但是，为了形成上述牺牲层（或 陷入部），需要增加工序。另外，非专利文献1中虽然示出了除去氧化物半导体层表面的损 伤层，但难W均匀地除去该损伤层。
[0009] 现有技术文献
[0010] 专利文献
[0011] 专利文献1 ;日本特开2012-146956号公报
[0012] 专利文献2;日本特开2011-54812号公报
[0013] 专利文献3 ;日本特开2009-4787号公报
[0014] 非专利文献
[0015] 非专利文献 1 ;C.-J.Kimet.al，Electrochem.Solid-StateLett. 12 (4)， H95-H97(2009)
【发明内容】
[0016] 发明要解决的课题
[0017] 本发明是鉴于上述情况而完成的，其目的在于，提供一种不具有蚀刻阻挡层的BCE 型TFT,其具备氧化物半导体层，所述氧化物半导体层保持高的场效应迁移率，并且应力耐 受性优异（即，相对于光或偏压应力等来说阔值电压的变化量小）。
[0018] 用于解决课题的手段
[0019] 能够解决上述课题的本发明的薄膜晶体管的特征在于，是一种在基板上至少依次 具有栅电极、栅极绝缘膜、氧化物半导体层、源-漏电极、W及保护所述源-漏电极的保护膜 的薄膜晶体管，所述氧化物半导体层由Sn;选自In、Ga及化中的1种W上的元素；和0构 成，在薄膜晶体管的层叠方向截面中，通过[100X(源-漏电极端正下方的氧化物半导体层 的膜厚-氧化物半导体层中央部的膜厚）/源-漏电极端正下方的氧化物半导体层的膜厚] 求得的值为5%W下。
[0020] 在本发明的优选实施方式中，利用X射线光电子能谱法测定所述氧化物半导体层 的表面时，氧Is光谱的强度最高的峰的能量在529. 0~531. 3eV的范围内。
[0021] 在本发明的优选实施方式中，所述氧化物半导体层满足Sn的含量相对于全部金 属元素为5原子％W上且50原子％W下。
[0022] 在本发明的优选实施方式中，所述氧化物半导体层由In、Ga、化及Sn和0构成，且 将In、Ga、化及Sn的合计量设为100原子％时，满足In的含量为15原子％W上且25原 子％W下、Ga的含量为5原子％W上且20原子％ ^下、化含量为40原子％W上且60原 子％W下、W及Sn的含量为5原子％W上且25原子％W下。
[0023] 在本发明的优选实施方式中，所述氧化物半导体层包含化，且其表层的化浓度 (单位：原子％ )为该氧化物半导体层的化含量（单位：原子％ )的1. 0~1. 6倍。
[0024] 在本发明的优选实施方式中，所述源-漏电极包含导电性氧化物层，且该导电性 氧化物层与所述氧化物半导体层直接接合。
[0025] 在本发明的优选实施方式中，所述源-漏电极包含所述导电性氧化物层。
[0026] 在本发明的优选实施方式中，所述源-漏电极具有如下层叠结构；从所述氧化物 半导体层侧开始依次为所述导电性氧化物层；和包含选自A1、化、Mo、化、Ti、化及W中的1 种W上的元素的1层W上的金属层狂层，包括A1合金层）。
[0027] 在本发明的优选实施方式中，所述金属层狂层）具有如下层叠结构；从所述氧化 物半导体层侧开始依次为包含选自Mo、化、Ti、化及W中的1种W上的元素的金属层狂2 层）；和选自纯A1层、A1合金层、纯化层及化合金层中的1个W上的金属层狂1层）。
[0028] 在本发明的优选实施方式中，所述金属层狂层）具有如下层叠结构；从所述氧化 物半导体层侧开始依次为选自纯A1层、A1合金层、纯化层及化合金层中的1个W上的金 属层狂1层）；和包含选自Mo、化、Ti、化及W中的1种W上的元素的金属层狂2层）。
[0029] 在本发明的优选实施方式中，所述金属层狂层）具有如下层叠结构；从所述氧化 物半导体层侧开始依次为包含选自Mo、化、Ti、化及W中的1种W上的元素的金属层狂2 层）；选自纯A1层、A1合金层、纯化层及化合金层中的1个W上的金属层狂1层）；和包 含选自Mo、化、Ti、化及W中的1种W上的元素的金属层狂2层）。
[0030] 在本发明的优选实施方式中，所述A1合金层包含0. 1原子％ ^上的选自Ni、Co、 化、Ge、化、Mo、Hf、Zr、Ti、佩、W及稀±元素中的1种W上的元素。
[0031] 在本发明的优选实施方式中，所述导电性氧化物层为非晶结构。
[0032] 在本发明的优选实施方式中，所述导电性氧化物层由选自In、Ga、化及Sn中的1 种W上的元素、和0构成。
[0033] 在本发明的优选实施方式中，所述源-漏电极具有如下层叠结构；从所述氧化物 半导体层侧开始依次为由选自Mo、化、Ti、化及W中的1种W上的元素构成的阻挡金属层； 和A1合金层。
[0034] 在本发明的优选实施方式中，所述源-漏电极中的所述阻挡金属层由纯Mo或Mo 合金构成。
[00巧]在本发明的优选实施方式中，所述源-漏电极中的所述A1合金层合计包含0. 1~ 4原子％的选自Ni和Co中的1种W上的元素。
[0036] 在本发明的优选实施方式中，所述源-漏电极中的所述A1合金层合计包含 0. 05~2原子％的选自化和Ge中的1种W上的元素。
[0037] 在本发明的优选实施方式中，所述源-漏电极中的所述A1合金层还包含选自化I、 Y、Fe、Ti、V、Zr、佩、Mo、Hf、化、Mg、化、Mn、Ru、化、Pd、Ir、Pt、La、Gd、化、Dy、Sr、Sm、Ge及 Bi中的至少1种元素。
[003引在本发明的优选实施方式中，所述源-漏电极中的所述A1合金层包含选自化ULa及Gd中的至少1种元素。
[0039] 本发明中，还包括所述薄膜晶体管的制造方法。该制造方法的特征在于，使用酸系 蚀刻液进行形成在所述氧化物半导体层上的所述源-漏电极的图案化，然后，对所述氧化 物半导体层的至少暴露于所述酸系蚀刻液的部分进行氧化处理后，形成所述保护膜。
[0040] 在本发明的优选实施方式中，所述氧化处理是热处理和馬0等离子处理中的至少 一种（更优选为热处理和馬0等离子处理）。
[0041] 在本发明的优选实施方式中，所述热处理在130°CW上（更优选为250°cw上）且 700°CW下的加热温度下进行。
[004引发明效果
[0043] 根据本发明，能够提供一种应力耐受性优异的BCE型TFT，其在BCE型TFT的制造 工序中，使在源-漏电极形成时暴露于使用的酸系蚀刻液的氧化物半导体层包含Sn，并且 该氧化物半导体层在暴露于所述酸系蚀刻液后实施氧化处理，因此该氧化物半导体层的膜 厚均匀且该氧化物半导体层的表面状态良好。
[0044] 另外，根据本发明的方法，能够W湿蚀刻进行源-漏电极的形成，因此能够容易且 W低成本得到特性高的显示装置。
[0045] 而且，本发明的TFT由于如上所述不具有蚀刻阻挡层，TFT制造工序阻挡掩膜形成 工序数少，能够充分削减成本。另外，BCE型TFT由于不像E化型TFT那样具有蚀刻阻挡层 与源-漏电极的重叠部分，因此比起E化型TFT能够实现TFT的小型化。
【附图说明】
[0046] 图1 (a)是用于说明现有的薄膜晶体管巧化型）的示意截面图，图1化）是用于说 明本发明的薄膜晶体管炬CE型）的示意截面图。
[0047] 图2(a)~（e)是示意性示出本发明的薄膜晶体管中的源-漏电极的截面结构的 图。
[004引图3是用于说明本发明的薄膜晶体管的示意截面图。
[0049] 图 4 是实施例中的本发明例的FE-SEM(Field血ission-ScanningElectron Microscope)观察照片，图4(b)是将图4(a)的虚线框放大的照片。
[0050] 图5是实施例中的比较例的阳-SEM观察照片，图5化）是将图5 (a)的虚线框放大 的照片。
[0051] 图6表示实施例中的应力耐受性试验结果（比较例、未氧化处理）。
[0052] 图7表示实施例中的应力耐受性试验结果（本发明例、氧化处理为热处理）。
[0053] 图8表示实施例中的应力耐受性试验结果（本发明例、氧化处理为馬0等离子处 理）。
[0054] 图9表示实施例中的应力耐受性试验结果（本发明例、氧化处理为热处理和馬0等 离子处理）。
[0055] 图10表示实施例中的X射线光电子能谱分析狂-ray化otoelectron Spectroscopy、XP巧观察结果。
[0056] 图11是表示实施例中的TFT(No. 1)的Id-Vg特性的图。
[0057] 图12是表示实施例中的TFT(No. 2)的Id-Vg特性的图。
[0058] 图13是表示实施例中的TFT(No. 4)的Id-Vg特性的图。
[0059] 图14是表示实施例中的TFT(No. 5)的Id-Vg特性的图。
[0060] 图15表示实施例中的应力耐受性试验结果（No. 4)。
[0061] 图16表示实施例中的应力耐受性试验结果（No. 5)。
[0062] 图17是在实施例中，使用纯Mo电极作为源-漏电极时的、热处理温度与（迁移率、 AVth)的关系的图。
[006引图18是在实施例中，使用IZ0电极作为源-漏电极时的、热处理温度与（迁移率、AVth)的关系的图。
[0064] 图19表示实施例中的分析试样1的XPS狂射线光电子能谱分析）观察结果。
[0065] 图20表示实施例中的分析试样2的XPS狂射线光电子能谱分析）观察结果。
[0066] 图21表示实施例中的XPS狂射线光电子能谱分析）观察结果（氧化物半导体层 的膜厚方向的组成分布测定结果）。
[0067] 图22是表示实施例中的热处理温度与表层化浓度比的关系的图。
【具体实施方式】
[006引本发明人等在BCE型TFT中，为了解决上述课题而反复深入研究。其结果是，通过
[0069] ?使源-漏电极形成时暴露于酸系蚀刻液的氧化物半导体层包含Sn;W及
[0070] ?在TFT制造工序中，在源-漏电极形成后（即，进行酸蚀刻后），对所述氧化物半 导体层的至少暴露于酸系蚀刻液的部分实施后述的氧化处理，
[0071] 由此能够利用湿蚀刻（酸蚀刻）除去污染物、损伤。而且发现其结果能够得到氧 化物半导体层的膜厚均匀且具有良好的应力耐受性的TFT，从而完成本发明。
[0072] 首先，对本发明的氧化物半导体层的成分组成和构成进行说明。
[0073] 本发明的TFT中的氧化物半导体层的特征在于，包含Sn作为必须成分。通过像该 样包含Sn，能够抑制酸 系蚀刻液造成的该氧化物半导体层的蚀刻，并平滑地保持氧化物半 导体层的表面。
[0074] 为了充分发挥上述效果，氧化物半导体层的Sn量（是指相对于氧化物半导体层中 所含全部金属元素的比例。W下，对于其它金属元素量同样）优选设为5原子％^上。更 优选为9原子％ ^上，进一步优选为15原子％ ^上，更进一步优选为19原子％W上。
[0075] 另一方面，若氧化物半导体层的Sn量过多，则应力耐受性降低，并且氧化物半导 体层相对于加工用湿蚀刻液的蚀刻速率有时降低。因此，上述Sn量优选为50原子％W下， 更优选为30原子％ ^下，进一步优选为28原子％ ^下，更进一步优选为25原子％W下。
[0076] 在为了形成源-漏电极的湿蚀刻时，氧化物半导体层暴露于酸系蚀刻液。但是如 上所述通过使氧化物半导体层包含Sn，该氧化物半导体层的蚀刻被抑制（更具体来说，利 用酸系蚀刻液的氧化物半导体层的蚀刻速率被抑制在1A/secW下）。其结果是，得到的 TFT中，源-漏电极端正下方的氧化物半导体层的膜厚与氧化物半导体层中央部（是指连接 源电极端与漏电极端的最短线的中间位置）的膜厚之差（100X[源-漏电极端正下方的氧 化物半导体层的膜厚-氧化物半导体层中央部的膜厚]/源-漏电极端正下方的氧化物半 导体层的膜厚）被抑制在5%W下。在上述膜厚的差大于5%而不均匀地蚀刻的情况下，在 氧化物半导体层的同一面内在金属元素间产生蚀刻差，招致组成偏差。所述膜厚之差优选 为3%W下，最优选没有差，即为0%。
[0077] 所述氧化物半导体层除了上述SnW外包含选自In、Ga及化中的1种W上的元素 作为金属元素。
[0078] In是对氧化物半导体层的电阻降低有效的元素。为了有效地体现该样的效果而含 有In的情况下，In量优选为1原子％ ^上，更优选为3原子％ ^上，进一步优选为5原子％ W上。更进一步优选为15原子％^上。另一方面，若In量过多则应力耐受性容易降低，因 此In量优选为25原子％ ^下，更优选为23原子％ ^下，进一步优选为20原子％W下。
[0079]Ga是抑制氧缺损的发生、对应力耐受性提高有效的元素。为了有效地体现该样的 效果而含有Ga的情况下，Ga量优选为5原子％ ^上，更优选为10原子％ ^上，进一步优选 为15原子上为宜。另一方面，若Ga量过多，则承担电子的导电通路的In、Sn的含量相 对地降低，其结果是，迁移率有时降低。因此，Ga量优选为40原子％ ^下，更优选为30原 子％W下，进一步优选为25原子％ ^下，更进一步优选为20原子％W下。
[0080] 化是影响湿蚀刻速率的元素，是有助于氧化物半导体层的加工时的湿蚀刻性提高 的元素。另外，化也是得到稳定的非晶结构的氧化物半导体层，并对TFT的稳定且良好的 切换操作确保有效的元素。为了充分发挥该些效果而含有化的情况下，化量优选为35原 子％ ^上、更优选为40原子％ ^上、进一步优选为45原子％W上为宜。另一方面，若化量 过多，则氧化物半导体层的加工时湿蚀刻速率变得过快，而容易变得难W形成所期望的图 案形状。另外，有时氧化物半导体层结晶化，或In、Sn等的含量相对地减少而应力耐受性劣 化。因此，化量优选为65原子％ ^下，更优选为60原子％W下。
[0081] 作为所述氧化物半导体层，可W举出In-Ga-化-Sn-O(IGZTO)等。
[008引 所述氧化物半导体层在上述In-Ga-ai-Sn-O(IGZT0)、即由In、Ga、化及Sn和0构 成的情况下，将In、Ga、化及Sn的合计量设为100原子％时，优选满足In的含量为15原 子％W上且25原子％W下、Ga的含量为5原子％W上且20原子％ ^下、化含量为40原 子％W上且60原子％W下、W及Sn的含量为5原子％W上且25原子％W下。
[0083] 考虑到上述各金属元素的平衡，所述氧化物半导体层的组成优选设定适当的范围 W使所期望的特性有效地发挥。可W举出例如所述氧化物半导体层中所含In、Ga及Sn的 比率满足In:Ga:Sn(原子比）=1:1:1~2:2:1。
[0084] 所述氧化物半导体层包含化，且其表层的化浓度（表层化浓度、单位为原子％。 W下同样）优选为该氧化物半导体层的化含量（单位为原子％。W下同样）的1. 0~1. 6 倍。W下，对氧化物半导体层的表层的化浓度进行说明，包括W至于该样控制。
[0085] 氧化物半导体层由于TFT制造工序的源-漏电极加工时使用的酸系蚀刻液而受到 损伤，该氧化物半导体层表面的组成变动容易发生。特别是Zn氧化物容易溶解于酸系蚀刻 液，因此氧化物半导体层表面的化浓度容易变低。本发明人等经过确认，首先查明了由于 该氧化物半导体层表面的Zn浓度变低，从而在氧化物半导体层表面产生大量氧缺损，会降 低TFT特性（迁移率、可靠性）。
[0086] 因此，为了抑制上述氧缺损的发生，着眼于氧化物半导体层的表面（与保护膜相 接的面）的化浓度（表层化浓度）进行了研究。其结果得知，该表层化浓度若为氧化物 半导体层的化含量的1. 0倍W上，则氧缺损充分恢复，因而优选。所述表层化浓度相对于 所述氧化物半导体层的Zn含量的倍率（"表层Zn浓度/氧化物半导体层的Zn含量"（原 子比）。W下，将该倍率称作"表层化浓度比"）更优选为1. 1倍W上，进一步优选为1. 2 倍W上。所述表层化浓度比越高所述效果越提高，因而优选，但若斟酌本发明中推荐的制 造条件，则其上限为1. 6倍W下。所述表层化浓度比更优选为1. 5倍W下，进一步优选为 1.4倍W下。所述表层化浓度比可W通过后述的实施例中记载的方法求出。另外，所述表 层化浓度比可W通过进行后述的氧化处理（热处理或馬0等离子处理、特别是热处理，优 选如后所述在更高温下的热处理），使化向氧化物半导体层表面侧扩散、稠化从而达成。
[0087] 氧化物半导体层的厚度没有特别限定。可W举出例如将该厚度设为优选20nmW 上、更优选30皿W上、优选200皿W下，更优选100皿W下。
[0088] 本发明中，如上所述，为了确保对源-漏电极形成时使用的酸系蚀刻液的耐性，使 氧化物半导体层特别包含Sn。但是仅此来说，与具有蚀刻阻挡层的防L型TFT相比，不能得 到良好的应力耐受性。因此，本发明进一步在TFT的制造工序中，在源-漏电极形成后且保 护膜形成前，如下述所详述的那样实施氧化处理。
[0089] 通过该氧化处理，暴露于酸系蚀刻液而受到损伤等的氧化物半导体层的表面恢复 到酸蚀刻前的状态。
[0090] 具体如下。目P，在为了形成源-漏电极而进行湿蚀刻（酸蚀刻）时，在暴露于酸系 蚀刻液的氧化物半导体层引入0H、C该样的污染。由于该些0H、C该样的污染而产生氧缺 损，由于该氧缺损而形成电子陷阱，TFT特性变得容易劣化。但是通过在上述湿蚀刻后实施 氧化处理，上述污染与氧置换，即，OH、C等被除去而恢复（recover)到湿蚀刻前的表面状 态，因此即使是BCE型的TFT也能得到优异的TFT特性。
[0091] 本发明人等通过如下方式确认了此事，如后述的实施例（后述的图10)中详述，通 过XPS狂射线光电子能谱分析）观察"氧化物半导体层刚形成后（as-deposited)"、"酸蚀 刻后"及"氧化处理后"的各阶段的氧化物半导体层的表面，并对比01s光谱的强度最高的 峰的能量。
[0092] 所述氧化物半导体层刚形成后（as-deposited状态）的表面的0(氧）Is光谱峰 (后述图10的（1))大约在530. 8eV。但是，在对上述as-cbposited状态的氧化物半导体 层实施上述酸蚀刻的情况下（未进行氧化处理的状态。目P，相当于现有的TFT制造方法的 情况），氧化物半导体层表面的01s光谱峰（后述图10的（2))接近532. 3eV(有氧缺损）， 从as-deposited状态的情况（大约530. 8eV)偏移。该峰值偏移意味着，构成氧化物半导 体层的金属氧化物中的0被附着的0H、C置换，氧化物半导体层的表面处于氧缺损的状态。
[0093] 另一方面，上述酸蚀刻后，进一步进行氧化处理的情况下，即，本发明的TFT中的 氧化物半导体层表面的01s光谱峰（后述图10的（3))比上述酸蚀刻后的氧化物半导体层 表面的01s光谱峰的能量小，向as-deposited状态的峰的方向偏移。上述氧化处理后的氧 化物半导体层表面的01s光谱峰在例如529. 0~531. 3eV的范围内。需要说明的是，在后 述的实施例中大约在530. 8eV(530. 8 + 0. 5eV的范围内），与所述氧化物半导体层刚形成后 的01s光谱峰大致处于相同的位置。由此可W认为，通过氧化处理，氧化物半导体层的表面 如上所述0H、C等被除去而恢复到湿蚀刻前的表面状态。
[0094] 作为所述氧化处理，可W举出热处理和馬0等离子处理中的至少一种。优选进行 热处理和馬0等离子处理该二者。该种情况下，热处理和馬0等离子处理的顺序没有特别限 定。
[0095] 所述热处理可W举出在W下条件下进行。目P，加热气氛可W举出例如水蒸气气氛、 氧气氛。加热温度优选为130°CW上。更优选为250°CW上，进一步优选为300°CW上，更 进一步优选为350°CW上。另一方面，若加热温度过高，则构成源-漏电极的材料容易变 质。因此，加热温度优选为700°CW下。更优选为650°CW下。需要说明的是，从抑制构成 源-漏电极的材料的变质的观点出发，进一步优选为600°CW下。在上述加热温度的保持时 间（加热时间）优选为5分钟W上。更优选为60分钟W上。上述加热时间过长生产能力 (t虹0U曲put)也差，并不能期待一定W上的效果，因此上述加热时间优选为120分钟W下， 更优选为90分钟W下。
[0096] 所述馬0等离子处理、即利用馬0气体的等离子处理可W举出例如在功率；100W、气 压；133化、处理温度；200°C、处理时间；10秒钟~20分钟的条件下实施。
[0097] 本发明的TFT的氧化物半导体层满足上述的必要条件即可，对于其它构成没有特 别限定。目P，例如在基板上，至少具有栅电极、栅极绝缘膜、上述氧化物半导体层、源-漏电 极及保护膜即可。因此，构成TFT的上述栅电极等若为通常使用的栅电极则没有特别限定， 但从确实地提高TFT特性的观点出发，优选如下述方式控制上述源-漏电极的构成。
[0098] 源-漏电极由纯A1或纯Mo、Al合金、Mo合金等构成的情况下，在实施后述的氧化 处理时，该电极的表面、经蚀刻加工的端部有时被氧化。若电极表面被氧化而形成氧化物， 则有时与进一步在其上形成的光致蚀刻剂、保护膜的密合性降低；或与像素电极的接触电 阻上升等对TFT特性和制造工艺带来不良影响。另外还有变色的问题。而且，若电极的端 部氧化，则氧化物半导体层与源-漏电极之间的电阻有可能上升。根据本发明人等的研讨， 可知由于电极材料的端部氧化，Id-Vg特性中的S值容易增加，TFT特性（特别是静特性） 的劣化容易发生。
[0099] 通过上述理由，本发明人等发现，作为源-漏电极而言，包含对于氧化来说电学特 性等物性变化少的导电性氧化物层，若形成该导电性氧化物层与所述氧化物半导体层直接 接合的形态，则能够抑制S值增加等劣化现象，其结果是，能够在不使TFT的静特性（特别 是S值）劣化的条件下，提高光应力耐受性。
[0100] 构成所述导电性氧化物层的材料若为显导电性的氧化物且溶于源-漏电极形成 时所使用的酸系蚀刻液（例如后述的实施例中使用的PAN系蚀刻液）的材料则没有限定。
[0101] 所述导电性氧化物层优选由选自In、Ga、化及Sn中的1种W上的元素、和0构成。 作为导电性氧化物例如口0、IZ0是代表性的，还可W使用ZA0(A1添加化0)、GZ0佑a添加 化〇)等。优选为口O(In-Sn-O)、IZO(In-ai-O)。
[0102] 所述导电性氧化物层优选为非晶结构。该是由于若为多晶则由于湿蚀刻而产生残 渣，或蚀刻容易变得困难，但若为非晶结构则难W产生该些问题。
[0103] 如图2(a)中示意性所示，在氧化物半导体层4上形成的所述源-漏电极5除了形 成导电性氧化物层11的单层之外，还可W如后述的图2(b)~（e)所示，为包含导电性氧化 物层11的层叠结构。
[0104] 构成所述源-漏电极的所述导电性氧化物层的膜厚在仅导电性氧化物层（单层） 的情况下，可W设为10~500nm，在导电性氧化物层与在下述详述的X层的层叠的情况下可 W设为10~lOOnm。
[0105] 使所述源-漏电极为层叠结构的情况下，所述源-漏电极如图2(b)示意性所示， 可W设为如下层叠结构：
[0106] 所述导电性氧化物层11 ;和
[0107] 包含选自A1、化、Mo、化、Ti、化及W中的1种W上的元素的1层W上的金属层狂 层）（符号X)。
[0108] 需要说明的是，在源-漏电极为单层或叠层的任一种情况下，都优选导电性氧化 物层与氧化物半导体层直接接合。
[0109] 导电性氧化物与金属材料相比电阻率高。因此，从降低源-漏电极的电阻的观点 出发，推荐将源-漏电极如上所述设为所述导电性氧化物层；和金属层狂层）的层叠结构。
[0110] 所述"包含1种W上的元素"包括由该元素构成的纯金属W及W该元素为主成分 (例如50原子 ％ ^上）的合金。
[0111] 作为所述X层，若使其包含选自纯A1层、A1合金层、纯化层及化合金层中的1 个W上的金属层狂1层，W下有时将纯A1层和A1合金层统称为"A1系层"，将纯化层和化 合金层统称为"Cu系层"），则能够进一步降低源-漏电极的电阻，因而优选。
[0112] 作为所述XI层，若使其包含A1合金层，则能够防止该层的加热导致的凸起 化illock)，提高耐蚀性，提高与和源-漏电极连接的像素电极（IT0、IZ0)的电接合性。作 为该A1合金层，使用包含优选0. 1原子％ ^上、更优选0. 5原子％ ^上、且优选6原子％W 下的选自化、(：〇、〇1、66、化、]\1〇、册、21'、1'1、佩、胖及稀±元素中的1种^上的元素的41合 金层为宜。该种情况下，余量为A1及不可避免的杂质。上述稀±元素是指包含铜系元素 (从La到Lu的15种元素）W及Sc(轨）和Y(锭）的意思。
[0113] 作为该A1合金层，特别如下述所示，更优选使用符合目的的A1合金层。
[0114] (i)为了提高A1合金层的耐蚀性、耐热性，作为合金元素，优选包含Nd、La、Y等稀 ±元素、13、21'、佩、1'；[、]/[0、册等高烙点金属元素。该些元素的含量可1^从了。1'的制造工艺 温度和配线电阻值出发调整最适合的量。
[0115] (ii)为了提高A1合金层与像素电极的电接合性，作为合金元素，优选含有Ni、Co。 通过进一步含有化、Ge，能够使析出物细微化，能够进一步提高耐蚀性、电接合性。
[0116] 所述XI层的厚度可W设为例如50~500皿。
[0117] 另外，作为所述X层，可W包含含有选自Mo、化、Ti、化及W中的1种W上的元素 的金属层狂2层）。该X2层一般被称为阻挡金属（层）。所述X2层如下述详述，有助于电 接合性等的提高。
[0118] 所述X2层在组合使用导电性氧化物层和XI层的情况下，为了提高该些层的密合 性和电接合性、防止相互扩散，可W在该些层之间形成。
[0119] 具体来说，作为源-漏电极，在使用导电性氧化物层和作为XI层的A1系层的情况 下，为了在加热导致的A1系层的凸起防止、在之后的工序中提高与和源-漏电极连接的像 素电极（IT0、IZ0)的电接合性，可W在导电性氧化物层与A1系层之间形成X2层。
[0120] 另外，作为源-漏电极，在使用导电性氧化物层和作为XI层的化系层的情况下， 为了抑制上述化系层表面的氧化，可W在它们之间形成X2层。
[0121] 另外，如后述的形态（III)，也可W在XI层的氧化物半导体层侧和相反侧的双方 形成X2层。
[0122] X2层（阻挡金属层）的厚度可W设为例如50~500皿。
[0123] 作为所述X层的形态，除了仅由XI层（单层或叠层）构成的情况W外，还可W举 出组合XI层（单层或叠层）与X2层（单层或叠层）的情况。
[0124] X层为XI层与X2层的组合的情况下，作为源-漏电极的形态，具体来说可W举出 下述（I)~（III)的形态。
[0125] (I)如图2(c)所示，具有从氧化物半导体层4侧开始依次为导电性氧化物层11 ; X2层（符号X2);和XI层（符号XI)的层叠结构的形态
[0126] (II)如图2(d)所示，具有从氧化物半导体层4侧开始依次为导电性氧化物层11 ; XI层（符号XI);和X2层（符号X2)的层叠结构的形态
[0127] (III)如图2(e)所示，具有从氧化物半导体层4侧开始依次为导电性氧化物层 11 ;X2层（符号X2) ;X1层（符号XI);和X2层（符号X2)的层叠结构的形态
[012引另外，作为所述源-漏电极，通用的是由选自Mo、化、Ti、化及W中的1种W上的 元素构成的阻挡金属层。但是在源-漏电极的表面（与基板相反侧的表面）由上述阻挡金 属层构成的情况下，通过进行上述氧化处理，电极的表面、经蚀刻加工的端部被氧化而形成 厚的氧化膜，容易发生TFT特性（特别是静特性）的劣化、与上层（保护膜等）的密合性降 低导致的膜剥落。进而，还有产生类似于W下的问题的情况。例如作为所述阻挡金属层，一 般使用纯Mo膜单层、纯Mo/纯A1/纯Mo该3层结构的层叠膜，将该些膜用于源-漏电极的 情况下，在源-漏电极加工工序中的水洗工序中，有时氧化物（例如Mo氧化物）溶于水，而 在玻璃基板表面（未被栅极绝缘膜覆盖的部分）、源-漏电极表面存在上述氧化物的残渣。
[0129] 该氧化物（例如Mo氧化物）的残渣成为漏电流增加的原因，并且，还成为招致作 为比源-漏电极更上层而成膜的保护绝缘膜、光致蚀刻剂等与源-漏电极的密合性的降低， 上述保护绝缘膜等剥落的原因。
[0130] 通过上述理由，本发明人等发现，作为源-漏电极而言，从氧化物半导体层侧开始 依次设为阻挡金属层（例如纯Mo层）和A1合金层的层叠膜即可。若成为上述层叠膜，贝U 能够极力减少上述源-漏电极加工工序中的水洗工序中的纯Mo层的露出量，其结果是，能 够抑制水洗处理导致的Mo氧化物的溶解。另外，能够使构成源-漏电极的阻挡金属层（例 如纯Mo层）的膜厚比该阻挡金属层单层的情况下更相对地薄。其结果是，能够抑制与氧化 物半导体直接接触部分的上述氧化物的成长，不会使TFT的静特性劣化（特别是不会使S 值增加），能够提高光应力耐受性。
[0131] 作为所述源-漏电极中的A1合金层，优选
[0132] 合计包含0. 1~4原子％的A组元素：选自Ni和Co中的1种W上的元素的A1合 金层；
[0133] 代替上述A组元素，或与上述A组元素同时，
[0134] 合计包含0. 05~2原子％的B组元素：选自化和Ge中的1种W上的元素的A1 合金层。W下，对该A1合金层进行说明。
[0135] 源-漏电极的表面（与基板相反侧的面）的一部分与作为像素电极使用的IT0膜、 IZ0膜等透明导电性氧化物膜直接接合。上述源-漏电极的表面若为纯A1，则在该纯A1与 上述透明导电性氧化物膜之间形成氧化侣的绝缘膜，存在不能取得欧姆接触而接触电阻上 升的风险。
[0136] 本发明中，作为构成源-漏电极的表面（与基板相反侧的面）的A1合金层，优选 使其包含上述A组元素：选自Ni和Co中的1种W上的元素。由此，在A1合金层与所述像 素电极（透明导电性氧化物膜）的界面，能够使Ni、Co的化合物析出，降低与上述透明导电 性氧化物膜直接接合时的接触电阻。而且其结果是，能够省略由上述纯Mo/纯A1/纯Mo该 3层结构的层叠膜构成的源-漏电极的上部阻挡金属层（纯Mo层）。为了发挥该效果，优 选将上述A组元素的总含量设为0. 1原子％ ^上。更优选为0. 2原子％ ^上，进一步优选 为0. 4原子％ ^上。另一方面，上述A组元素的总含量若过多，则A1合金层的电阻率变高， 因此优选设为4原子％ ^下。更优选为3. 0原子％ ^下，进一步优选为2. 0原子％W下。
[0137] 上述B组元素化、Ge是对提高A1基合金膜的耐蚀性有效的元素。为了发挥该效 果，优选将上述B组元素的总含量设为0. 05原子％ ^上。更优选为0. 1原子％ ^上，进一 步优选为0. 2原子％ ^上。另一方面，上述B组元素的总含量若过多，则A1合金层的电阻 率变高，因此优选设为2原子％ ^下。更优选为1原子％ ^下，进一步优选为0. 8原子％W 下。
[0138] 所述A1 合金层可W进一步包含选自由Nd、Y、Fe、Ti、V、Zr、Nb、Mo、Hf、I'a、Mg、Cr、 Mn、Ru、化、Pd、Ir、Pt、La、Gd、化、Dy、Sr、Sm、Ge及Bi构成的组（C组）中的至少1种元素 (C组元素）。
[0139] 上述C组元素是提高A1合金层的耐热性、对防止在该A1合金层的表面形成的凸 起有效的元素。为了发挥该效果，优选将C组元素的总含量设为0.1原子％^上。更优选 为0.2原子％^上，进一步优选为0.3原子％^上。另一方面，C组元素的总含量若过多， 则A1合金层的电阻率变高，因此优选设为1原子％ ^下。更优选为0. 8原子％ ^下，进一 步优选为0.6原子％W下。
[0140] 上述C组元素中，优选为选自化I、La及Gd中的至少1种元素。
[0141] 作为所述A1合金层，可W举出包含上述A组元素、上述A组元素+上述B组元素、 上述A组元素+上述C组元素、上述A组元素+上述B组元素+上述C组元素、上述B组元 素、或上述B组元素+上述C组元素，余量包含A1及不可避的杂质的A1合金层。
[0142] 所述阻挡金属层的膜厚从膜厚的均匀性的观点出发优选为3nmW上。更优选为 5nmW上，进一步优选为lOnmW上。但是若过厚，则阻挡金属相对于总膜厚的比例变多而配 线电阻增加。因此，所述膜厚优选为lOOnmW下，更优选为80nmW下，进一步优选为60nm W下。
[0143] 从配线的低电阻化的观点出发，所述A1合金层的膜厚优选为lOOnmW上。更优选 为150nmW上，进一步优选为200nmW上。但是若过厚，则需要成膜、蚀刻加工花费的时间 而产生制造成本增加该样的问题。因此，所述膜厚优选为1000皿W下，更优选为800皿W 下，进一步优选为600nmW下。
[0144] 从阻挡金属的阻挡性的观点出发，阻挡金属层相对于总膜厚的膜厚比优选为0. 02 W上，更优选为0.04W上，进一步优选为0.05W上。但是上述膜厚比若过大，则配线电阻 增加，因此上述膜厚比优选为0. 5W下，更优选为0. 4W下，进一步优选为0. 3W下。
[0145] W下，边参照图3边对包括上述氧化处理的本发明的TFT的制造方法进行说明。图 3和W下的说明示出本发明的优选实施方式的一例，并没有限定于此的意思。
[0146] 图3中，在基板1上形成有栅电极2和栅极绝缘膜3,在其上形成有氧化物半导体 层4。进一步在其上形成有源-漏电极5,在其上形成有保护膜（绝缘膜）6,透明导电膜8 通过接触孔7与漏电极5电连接。
[0147] 在基板1上形成栅电极2和栅极绝缘膜3的方法没有特别限定，可W采用通常使 用的方法。另外，栅电极2和栅极绝缘膜3的种类也没有特别限定，可W使用通用的栅电极 和栅极绝缘膜。例如作为栅电极2,可W优选使用电阻率低的A1、化金属；耐热性高的Mo、 化、Ti等高烙点金属；或它们的合金。另外，作为栅极绝缘膜3,可W代表性地例示出娃氮化 膜仪脚、娃氧化膜（Si〇2)、娃氧氮化膜（SiON)等。除此之外，还可W使用Al2〇3、Y203等氧 化物、或将它们层叠的膜。
[014引接下来形成氧化物半导体层4。氧化物半导体层4优选利用瓣射法值C瓣射法或RF瓣射法），使用瓣射祀（W下有时称作"祀"。）成膜。根据瓣射法，能够容易地形成成分、 膜厚的膜面内均匀性优异的薄膜。另外，可W通过涂布法等化学成膜法形成氧化物半导体 层4。
[0149] 作为瓣射法中使用的祀，优选使用包含前述的元素且与所期望的氧化物同一组成 的瓣射祀。由此，能够形成组成偏差少且具有所期望的成分组成的薄膜。
[0150] 具体来说，作为用于所述氧化物半导体层的成膜的祀，使用由金属元素（Sn和选 自In、Ga及化中的1种W上的元素）的氧化物构成且与所期望的氧化物同一组成的氧化 物祀即可。或者可W利用将组成不同的两个祀同时放电的组合瓣射法成膜。上述祀可W通 过例如粉末烧结法来制造。
[0151] 上述瓣射可W举出在W下条件下进行。基板温度可W举出设为大约室温~200°C。 氧添加量根据瓣射装置的构成、祀组成等来适当控制W作为半导体工作即可。氧添加量优 选按照半导体载流子浓度成为大约1〇15~10 i6cnT3的方式进行控制。
[0152] 另外，瓣射成膜时的气压优选为大约1~3mTorr的范围内。向瓣射祀的输入功率 推荐设定在大约200WW上。
[0153] 如上所述，将氧化物半导体层4成膜后，对该氧化物半导体层4进行湿蚀刻，进行 图案化。上述图案化后，优选为了氧化物半导体层4的膜质改善而进行热处理（预退火）。通 过该热处理，晶体管特性的通态电流和场效应迁移率上升，晶体管性能提高。作为预退火的 条件，可W举出例如在大气气氛下或水蒸气气氛下，例如，设为加热温度：约250~400°C、 加热时间：约10分钟~1小时等。
[0154] 在所述预退火之后形成源-漏电极5。源-漏电极5的种类没有特别限定，可W使 用通用的源-漏电极。源-漏电极可W在利用瓣射法成膜后，利用光刻和湿蚀刻法或干蚀 刻法形成。本发明中，由于在用于形成源-漏电极5的图案化中使用酸系蚀刻液，因此构成 源-漏电极5的材料使用A1合金、纯Mo、Mo合金等为宜。另外如上所述，从确保更优异的 TFT特性的观点出发，优选将源-漏电极5设为包含导电性氧化物层11且该导电性氧化物 层11与所述氧化物半导体层4直接接合的结构。该种情况下，源-漏电极5可W仅为所述 导电性氧化物层11、或使所述导电性氧化物层11与X层狂1层、XI层和X2层）层叠的结 构。
[0155] 源-漏电极5仅由金属薄膜构成的情况下，例如可W通过磁控瓣射法将金属薄膜 成膜后，通过光刻和使用酸系蚀刻液的湿蚀刻（酸蚀刻）进行图案化而形成。源-漏电极 5由上述导电性氧化物层11的单层膜构成的情况下， 可W通过与前述的氧化物半导体层4 的形成同样地利用瓣射法将该导电性氧化物层11成膜后，通过光刻和使用酸系蚀刻液的 湿蚀刻（酸蚀刻）进行图案化。另外，在源-漏电极5为导电性氧化物层11与X层（金属 膜）的叠层的情况下，可W在使所述导电性氧化物层11的单层、W及X层狂1层、XI层和 X2层）层叠后，通过光刻和使用酸系蚀刻液的湿蚀刻（酸蚀刻）进行图案化而形成。作为 源-漏电极的所述蚀刻法，可W利用干蚀刻法。
[0156] 另外，作为源-漏电极5,在形成阻挡金属层与A1合金层的层叠膜的情况下，可W 在将各个层（金属薄膜）通过例如磁控瓣射法成膜后，通过光刻和使用酸系蚀刻液的湿蚀 刻（酸蚀刻）进行图案化而形成。
[0157] 接着，如上述中详述进行氧化处理。在氧化物半导体层4、源-漏电极5上通过 CVD烟lemical Vapor D巧osition)法进一步将保护膜6成膜。作为保护膜6,可W使用娃 氮化膜（SiN)、娃氧化膜（Si化）、娃氧氮化膜（SiON)、或将它们层叠的膜。上述保护膜6可 W利用瓣射法形成。
[0158] 接着，基于常法，通过接触孔将透明导电膜8电连接于漏电极5。所述透明导电膜 8的种类没有特别限定，可W使用通常使用的导电膜。
[0159] 本发明的TFT的制造方法由于不含蚀刻阻挡层，因此TFT制造工序中形成的掩膜 数减少。因此，能够充分削减成本。
[0160] 本申请主张基于2012年12月28日申请的日本国专利申请第2012-288944号和 2013年3月5日申请的日本国专利申请第2013-043058号的优先权的利益。2012年12月 28日申请的日本国专利申请第2012-288944号的说明书的全部内容W及2013年3月5日 申请的日本国专利申请第2013-043058号的说明书的全部内容用于本申请的参考被援引。
[0161] 【实施例】
[0162] W下例举实施例进一步具体说明本发明，但本发明本来不受下述实施例限制，当 然可W在能够适合前、后述的主旨的范围内加W适当变更来实施，该些均包含于本发明的 技术范围内。
[0163] [实施例1]
[0164] [本发明例的TFT的制作]
[0165] 基于前述的方法，制作图3所示的薄膜晶体管（TFT)，评价TFT特性（应力耐受 性）。
[0166] 首先，在玻璃基板1 (康宁公司制EAGLEXG、直径lOOmmX厚度0. 7mm)上，依次作 为栅电极2将纯Mo膜成膜100皿，W及作为栅极绝缘膜3将Si〇2膜（膜厚250nm)成膜。上 述栅电极2使用纯Mo的瓣射祀，通过DC瓣射法，在成膜温度：室温、成膜功率；300W、载气： Ar、气压；2mTorr的条件下成膜。另外，上述栅极绝缘膜3利用等离子CVD法，在载气；SiH4 与馬0的混合气体、成膜功率；300W、成膜温度；350°C的条件下成膜。
[0167] 接着，按照如下方式将氧化物半导体层4成膜。目P，在上述栅极绝缘膜3上将氧化 物半导体层 4(Ga-In-&i-Sn-〇、原子比为Ga:In:Zn:Sn=16. 8 : 16. 6 : 47. 2 : 19. 4) 成膜。
[0168] 所述氧化物半导体层4的成膜使用金属元素为上述比率的Ga-In-化-Sn-0瓣射 祀。
[0169] 所述氧化物半导体层4利用DC瓣射法成膜。用于瓣射的装置为（株）ULVAC公司 审IJ"CS-200"，瓣射条件如下所述。
[0170] (瓣射条件）
[0171] 基板温度；室温
[0172] 成膜功率；DC200W [017引 气压；ImTorr
[0174] 氧分压；100Xcy(Ar+〇2) = 4%
[0175] 如上所述将氧化物半导体层4成膜后，通过光刻和湿蚀刻（酸蚀刻）进行图案化。 作为酸系蚀刻液（湿蚀刻液），使用关东化学公司制"IT0-07N"(草酸与水的混合液），将液 温设为室温。在本实施例中，对于进行了实验的所有氧化物薄膜，确认没有湿蚀刻带来的残 渣，能够适当地蚀刻。
[0176] 如上所述将氧化物半导体层4图案化后，为了提高氧化物半导体层4的膜质，进行 预退火处理。预退火处理在大气气氛下W350°C进行60分钟。
[0177]接着，形成源-漏电极5。具体来说，首先将纯Mo膜与前述的栅电极同样地利用 DC瓣射法成膜（膜厚为lOOnm)，然后，通过光刻和湿蚀刻进行图案化。作为酸系蚀刻液，使 用磯酸：硝酸：醋酸：水=70 : 1.9 : 10 : 12(体积比）的混酸（PAN系），且液温为室 温。通过图案化将TFT的沟道长度设为10ym，将沟道宽度设为25ym。为了确实地进行图 案化W防止源-漏电极5的短路，使其进一步在上述酸系蚀刻液中浸溃（过度蚀刻）相对 于源-漏电极5的膜厚为50%对应的时间量。
[0178] 接下来作为氧化处理，在大气气氛下W350°C实施60分钟的热处理。另外作为 其它实施方式，在该热处理后，或者代替该热处理，在功率；100W、气压；133化、处理温度； 200°C、处理时间；1分钟的条件下实施馬0等离子处理。
[0179] 然后形成保护膜6。作为保护膜6,使用Si〇2(膜厚lOOnm)与SiN(膜厚150nm)的 层叠膜（合计膜厚250nm)。上述Si〇2与SiN的形成使用SAMC0制"PD-22CML"，利用等离 子CVD法进行。在本实施例中，作为前处理利用馬0气体进行等离子处理60秒后，依次形成 Si〇2膜及SiN膜。此时的利用N2〇气体的等离子条件设为功率100W、气压133Pa、处理温度 200°C。Si〇2膜的形成使用N2〇与SiH4的混合气体，SiN膜的形成使用SiH4、馬、畑3的混合 气体。任一情况下均将成膜功率设为100W、将成膜温度设为200°C。
[0180] 接着通过光刻、W及干蚀刻，在保护膜6形成晶体管特性评价用的用于探测的接 触孔7,得到相对于本发明例的TFT。
[0181][对酸系蚀刻液的耐性的评价]
[0182] 按如下方式评价氧化物半导体层对源-漏电极形成时所使用的酸系蚀刻液的耐 性。需要说明的是，为了仅确认成分组成（Sn的有无）对所述耐性的影响，供评价的TFT未 进行前述的氧化处理。
[0183] 首先，除了未进行氧化处理，与上述本发明例同样地制作TFT。需要说明的是，如后 述的图4和图5所示，本评价中使用的TFT具有在Si基板12上依次层叠有氧化物半导体 层4、源-漏电极5、碳蒸锻膜13、保护膜6的结构。上述碳蒸锻膜13是为了样品观察（电 子显微镜观察）而设置的保护膜，而不是构成本发明的TFT的膜。另外，作为比较例，除了 形成IGZ0(In-Ga-化-0、原子比为In:Ga:化=1 : 1 : 1、不含Sn)单层作为氧化物半 导体层、W及未进行氧化处理之外，与上述本发明例同样地制作TFT。
[0184] 然后，用FE-SEM观察所得到的各TFT的层叠方向截面。其观察照片分别示于图 4 (形成含Sn的氧化物半导体层）、图5 (形成不含Sn的氧化物半导体层）。
[0185] 由图4可知，在暴露于酸系蚀刻液的氧化物半导体层4包含Sn的情况下，没有 发生所述过度蚀刻导致的该氧化物半导体层4的膜厚的减少（膜变薄）。目P，源-漏电 极5端正下方的氧化物半导体层4的膜厚、与氧化物半导体层4中央部的膜厚之差（由 (100X[源-漏电极5端正下方的氧化物半导体层4的膜厚-氧化物半导体层4中央部的膜 厚]/源-漏电极5端正下方的氧化物半导体层4的膜厚）求出的值。W下同样）为0%。 因此，制作成了氧化物半导体层4的面内均匀的TFT。
[0186] 与此相对，由图5可知，在暴露于酸系蚀刻液的氧化物半导体层4不含Sn的情况 下，发生所述过度蚀刻导致的膜变薄。目P，源-漏电极5端正下方的氧化物半导体层4的膜 厚、与所述氧化物半导体层4中央部的膜厚之差超过50%。
[0187][应力耐受性的评价]
[0188]使用所述TFT(进行了所述氧化处理的本发明例的TFT)，按W下方式进行应力耐 受性的评价。
[0189] 需要说明的是，作为比较例，还进行了在所述源-漏电极5的形成后未进行氧化处 理，除此W外与上述本发明例同样地制作的TFT的应力耐受性的评价。
[0190] 应力耐受性通过进行边对栅电极施加负偏压边照射光的应力施加试验来评价。应 力施加条件如下。
[0191] ?栅电压；-20V
[0192] ?源/漏电压；10V
[0193] ?基板温度；60°C
[0194] ?光应力条件
[0195] 应力施加时间；2小时
[0196]光强度；25000NIT
[0197] 光源；白色LED
[0198] 将其结果示于图6(比较例、未氧化处理）、图7(本发明例、氧化处理为热处理）、 图8 (本发明例、氧化处理为馬0等离子处理）及图9 (本发明例、氧化处理为热处理和馬0 等离子处理）。由图6可知，比较例随着应力施加时间的经过而阔值电压向负侧偏移，2小 时时的阔值电压变化量AVth为7. 50V。可W认为该是由于，通过光照射生成的空穴通过偏 压施加而积蓄在栅极绝缘膜和半导体界面、半导体背沟道和纯化界面，因此阔值电压偏移。
[0199] 与此相对，作为氧化处理实施热处理时，如图7所示，可知TFT的阔值电压变化量 AVth在2小时为3. 50V，相对于所述比较例而言Vth的变化充分小，应力耐受性优异。另 夕F，作为氧化处理仅实施利用馬0气体的等离子处理时，如图8所示，可知TFT的阔值电压 变化量AVth为2. 50V，相对于所述比较例而言Vth的变化充分小，应力耐受性优异。进一 步，作为氧化处理实施所述热处理和所述利用馬0气体的等离子处理二者时，如图9所示， 可知TFT的阔值电压变化量AVth为1. 25V，相对于所述比较例而言Vth的变化更小，应力 耐受性非常优异。
[0200] 像该样，为了确认通过进行所述氧化处理能够得到优异的应力耐受性的理由，按 下述方式进行利用XPS的氧化物半导体层的表面分析。
[0201][利用XPS的氧化物半导体层的表面分析]
[0202] 下述表面分析中，进行了上述暴露于酸系蚀刻液的氧化物半导体层的表面分析。 该表面分析中，使用进行了氧化处理（W350°C在60分钟、大气气氛的条件下热处理）的 TFT。
[020引而且，为了确认该TFT制作途中的、
[0204] (1)氧化物半导体层刚形成后（as-deposited状态）的氧化物半导体层表面、
[0205] (2)刚对氧化物半导体层的表面进行湿蚀刻（酸蚀亥Ij、使用PAN系蚀刻液）后的氧 化物半导体层的表面、W及
[0206] 做在所述似的湿蚀刻后（酸蚀刻后），实施所述氧化处理（热处理）后的氧化 物半导体层的表面
[0207] 各自的状态，利用XPS进行01s光谱峰的观察。
[020引将该些观察结果一并示于图10中。需要说明的是，在图10中分别用纵虚线表示 的、530. 8eV表示无氧缺损时的01s光谱峰值，532. 3eV表示有氧缺损时的01s光谱峰值， 533. 2eV表示0H基团的光谱峰值（对于后述的图19和图20也同样）。
[0209]由该图10可知如下内容。即，若比较氧化物半导体层表面的（l)as-cbposited状 态、（2)湿蚀刻后（酸蚀刻后）、W及（3)氧化处理后（热处理后）的各01s光谱峰的位置， 则（1)as-deposited状态的01s光谱峰大约在530. 8eV，与此相对，（2)湿蚀刻后（酸蚀刻 后）的01s光谱峰比上述（l)as-(kposited状态更向左侧偏移。但是，在（3)上述湿蚀刻 后（酸蚀刻后）实施氧化处理（热处理）的情况下，01s光谱峰与（l)as-cbposited状态 的峰处于同一位置。
[0210] 通过该图10的结果，关于上述氧化处理的有无对表面状态造成的影响，可知W下 内容。通过湿蚀刻（酸蚀刻）而01s光谱峰比as-(kposited状态更向左偏移。该是指如下 状态；通过湿蚀刻（酸蚀刻）而〇H、C该样的污染物附着于氧化物半导体层的表面，构成氧 化物半导体层的金属氧化物的氧与该些污染物结合，构成氧化物半导体层的氧发生缺损。 但是，可W认为通过在上述湿蚀刻（酸蚀刻）后实施热处理，上述〇H、C该样的污染物与氧 置换，可成为电子陷阱的〇H、C被除去，因此01s光谱峰回到as-cbposited状态。该样的现 象在作为氧化处理进行馬0等离子处理时也能够确认。
[0211] [实施例2]
[0引引 [TFT的制作]
[0213] 按下述形成源-漏电极5 ;W及在进行源-漏电极形成后进行的氧化处理时，如 表1所示，在大气气氛下W350°C进行60分钟的热处理，或在功率；100W、气压；133化、处理 温度；20(TC、处理时间；1分钟的条件下实施馬0等离子处理，除此W外，与实施例1同样地 制作TFT。需要说明的是，表1的氧化物半导体层（IGZT0)与实施例1的氧化物半导体层 4(Ga-In-&i-Sn-0、原子比为Ga:In:化：Sn= 16. 8 : 16. 6 : 47. 2 : 19. 4)相同。在 任一例中均确认了薄膜晶体管的层叠方向截面的、源-漏电极端正下方的氧化物半导体层 的膜厚、与所述氧化物半导体层中央部的膜厚之差为5%W下。
[0214] 源-漏电极5按如下方式形成。如表1所示，作为源-漏电极，形成导电性氧化物 层（IZ0、GZ0、或口0)的单层、或该导电性氧化物层和XI层（A1系层、化系层），进一步形 成纯Mo层作为X2层（阻挡金属层）。
[02巧]作为所述导电性氧化物层，形成IZ0(In:Zn(质量比）=70 : 30)、GZ0佑a:Zn(质量比）=10 : 90)、或IT0(In:Sn(质量比）=90 : 10)。所述导电性 氧化物层的膜厚均为20nm。所述导电性氧化物层利用DC瓣射法，在祀尺寸：(!) 101. 6mm、输 入功率；DC200W、气压；2mTorr、气体流量；Ar/〇2= 24/lsccm的条件下成膜。另外，所述XI 层、X2层使用构成皮膜的金属元素的瓣射祀，通过DC瓣射法，在成膜温度：室温、成膜功率： 300W、载气；Ar、气压；2mTorr的条件下成膜。所述XI层、X2层的膜厚分别为80皿。
[0216] 需要说明的是，在源-漏电极为叠层的情况下，在氧化物半导体层正上面从表1中 的"源-漏电极"一栏的左侧开始依次形成各层。
[0217] 使用得到的TFT，如下所述进行静特性的评价和应力耐受性的评价。
[021引[静特性（场效应迁移率（迁移率、FE)、阔值电压Vth、S值）的评价]
[0219] 使用所述TFT测定Id-Vg特性。Id-Vg特性按W下方式设定栅电压、源-漏电极的 电压，使用探针W及半导体参数分析仪化eithley4200SC巧进行测定。
[0220] 栅电压；-30 ~30V(步进 0. 25V)
[0221] 源电压；0V
[0222] 漏电压；10V
[0223] 测走温度；室温
[0224] 由测定的Id-Vg特性算出场效应迁移率（FE)、阔值电压Vth、S值。其结果示于表 1中。另外在图11~14中示出TFT的Id-Vg特性。图11表示表1的No. 1的测定结果， 图12表示表1的No.2的测定结果，图13表示表1的No.4的测定结果，另外图14表示表1的No.5的测定结果。
[0225][应力特性的评价]
[0226] 应力耐受性的评价与实施例1同样地进行。其结果示于表1中。另外在图15和图 16中示出应力耐受性的结果。图15表示表1的No.4的测定结果，图16表示表1的No.5 的测定结果。
[0227] 表1中，S值为1. 0W下时设为S值的判定"0"(良好），S值超过1. 0时设为S 值的判定"A"(稍好）。另外，AVth为6VW下时设为应力耐受性（光应力耐受性）的判 定"0"(良好），AVth超过6V时设为应力耐受性（光应力耐受性）的判定"X"(不良）。 而且作为综合判定，S值和应力耐受性均为0时评价为"◎"(非常良好），S值为A且应力 耐受性为〇时评价为"〇"(良好），S值为0且应力耐受性为X时评价为"X"(不良）。
[0228][利用XPS的氧化物半导体层的表面分析]
[0229] 与上述实施例1同样地，进行as-cbposited状态、湿蚀刻后（酸蚀刻后）W及氧化 处理后（No. 1和No.4是未氧化处理的状态）的氧化物半导体层的利用XI^S的表面分析，求 出〇(氧）Is光谱的强度最高的峰（01s光谱峰）的能量值。而且，将所述氧化处理后的01s 光谱峰的能量值小于所述酸蚀刻后的01s光谱峰时评价为"有峰值偏移"，不是上述情况时 评价为"无峰值偏移"。另外，将确认到所述氧化处理后的强度最高的峰在529. 0~531. 3eV 的范围内时评价为"有"，将没有确认到上述峰在该范围内时评价为"无"。将其结果一并记 在表1中。
[0230]【表1】
[0231]
[0232] 由表1和图11~16可知如下内容。首先对静特性进行叙述。
[0233] 通过表1形成纯Mo层作为源-漏电极的情况（No. 1~3)中，不进行氧化处理时 (No. 1)，S值低，但氧化物半导体层表面的01s光谱峰没有比酸蚀刻后的氧化物半导体层表 面的01s光谱峰更向能量小的方向偏移，氧缺损的恢复不充分，未得到优异的应力耐受性。 另外，进行了氧化处理时（No. 2和3)S值变高。
[0234] 若对比表示上述No. 1的Id-Vg特性的图11与表示上述No. 2的Id-Vg特性的图 12,可知源-漏电极仅为纯Mo层时，若进行大气热处理则S值增加，Id-Vg特性的上升纯化。 若S值增加，则不得不增大使漏电流变化所需的电压，因此上述S值的增加意味着静特性的 降低。
[0235] 与此相对，如表1的No. 4和No. 5,在源-漏电极中使用导电性氧化物层（IZ0层） 时（且该导电性氧化物层与所述氧化物半导体层直接接合），由表示它们的Id-Vg特性的图 13与图14的对比可明确如下内容。即，可知大气热处理的有无不会导致S值的变化，进行 大气热处理时Id-Vg特性的上升也是急剧的，而得到低S值。需要说明的是，No. 4由于未 进行氧化处理，因此氧化物半导体层表面的01s光谱峰没有比酸蚀刻后的氧化物半导体层 表面的01s光谱峰更向能量小的方向偏移，氧缺损的恢复不充分，结果应力耐受性差。
[0236] 上述图12所示的S值的增加可W认为是由于构成源-漏电极的Mo通过大气中的 热处理而氧化，源-漏电极端部的传导特性降低造成的。与此相对，在源-漏电极中使用 IZ0那样的导电性氧化物时，可W认为氧化（热处理）导致的导电性的变化小而能够抑制静 特性的降低。
[0237] 除上述No. 5W外，由No. 6~19的结果也可知，在源-漏电极中使用导电性氧化物 层时，即使进行氧化处理S值也低。另外，如No. 8~19,可知作为源-漏电极，在导电性氧 化物层上即使进一步层叠金属膜（即，纯Mo层、A1系层、化系层）时，也看不到作为源-漏 电极仅形成纯Mo层时那样的S值的增加，而得到良好的静特性。
[023引接着，对应力耐受性进行叙述。由表1的No. 4与No. 5~19的结果的对比可知， 在源-漏电极的与氧化物半导体相接的部分使用导电性氧化物，且在源-漏电极形成后进 行大气热处理时（No. 5~19)，阔值电压偏移量（AVth)与不进行大气热处理时（No. 4)相 比均被改善。
[0239] 特别将No. 4 (无热处理）与No. 5 (有热处理）的应力耐受性的评价结果分别示于 图15、图16中。通过图15与图16的对比，形成IZ0层作为源-漏电极，且未进行大气热 处理时（图15)，阔值电压的偏移量相当大，为11. 5V。与此相对，形成IZ0层作为源-漏电 极，且进行了大气热处理时（图16)，阔值电压偏移量为4. 7V，可知通过大气热处理应力耐 受性大幅提高。
[0240] 通过W上的结果可知，通过在源-漏电极中使用导电性氧化物，能够抑制氧化处 理（大气热处理）导致的源-漏电极端部的电学特性变化。目P，可知通过将导电性氧化物 用于源-漏电极的与氧化物半导体相接的部分，且在源-漏电极形成后进行大气热处理，能 够确实地实现TFT的优异的静特性和优异的应力耐受性的兼顾。
[0241][实施例引 [024引[TFT的制作]
[0243] 按如下方式形成源-漏电极5 ;W及进行在源-漏电极形成后进行的氧化处理时， 如表2所示，在大气气氛下W350°C实施60分钟的热处理，除此之外，与实施例1同样地制 作TFT。在任一例中均确认了薄膜晶体管的层叠方向截面的源-漏电极端正下方的氧化物 半导体层的膜厚、与所述氧化物半导体层中央部的膜厚之差为5 %W下。
[0244] 源-漏电极5按如下方式形成。如表2所示，作为源-漏电极、从氧化物半导体层 侧开始依次按照金属层（阻挡金属层）、A1合金层的顺序形成。所述金属层（阻挡金属层） 和A1合金层使用构成皮膜的金属元素的瓣射祀，通过DC瓣射法，在成膜温度；室温、成膜功 率；300W、载气；Ar、气压；2mTorr的条件下成膜。所述金属层（阻挡金属层）和A1合金层 的膜厚分别如表2所示。
[0245] 使用得到的TFT，与实施例2同样地进行静特性的评价（实施例3中，场效应迁移 率（迁移率、FE)、S值）和应力耐受性的评价。需要说明的是，在本实施例中，对于场效应 迁移率而言，将6cmVVsW上作为合格。将该些结果示于表2中。
[0246]【表2】
[0247]
[024引由表2可知如下内容。良P，如No. 1、3、5和7所示，未进行规定的氧化处理时，显示 出场效应迁移率为6cmVVs W上、且S值为0. 3V/decade左右的良好的切换特性，但A Vth 大而光应力耐受性差。
[0249] 与此相对，上述No.W外的例中，进行氧化处理，可知光应力耐受性（AVth)为 2~4V左右该样良好。
[0250]No. 2中，源-漏电极为纯Mo膜的单层，在该种情况下，光应力耐受性如上所述是良 好的，静特性中的S值增加，与No. 1相比切换特性由于氧化处理而略差。
[0251]No. 4、6、8~11是源-漏电极为阻挡金属层（纯Mo膜、纯Ti膜）与A1合金层的 层叠体的例子。若将该些例子与No.2(S值为0.95V/decade)进行比较，则在该些例子中进 行氧化处理后S值也被抑制为约0. 6~0. 8V/decade，可知通过将源-漏电极设为上述层叠 体，能够抑制氧化处理导致的S值的增加。推测该S值增加的抑制是由于，通过将源-漏电 极设为上述层叠体，且将层叠体中所占纯Mo膜的膜厚减薄，由此阻挡金属层通过A1合金层 被充分保护，其结果是，氧化处理导致的纯Mo膜端部的氧化被抑制。
[0巧2] 通过W上结果可知，通过将源-漏电极设为阻挡金属层（纯Mo)与A1合金层的层 叠结构，能够抑制源-漏电极形成时的水洗工序中的氧化物残渣的产生，且能够抑制上述 氧化处理导致的源-漏电极端部的电学特性变化，作为结果，能够更确实地提高TFT的静特 性与应力耐受性该两种特性。
[0巧引[实施例句
[0254][TFT的制作]
[0255] 如下所述形成构成源-漏电极5的薄膜；如下所述实施在源-漏电极形成后进行 的氧化处理；W及将保护膜6的形成设为如下所述，除此之外，与实施例1同样地制作TFT。
[0256] 作为所述源-漏电极5,使用纯Mo膜（纯Mo电极）或IZ0 (In-Zn-0)薄膜（IZ0电 极）。所述IZ0薄膜的组成W质量比计为In:化=90 : 10。所述纯Mo膜或IZ0薄膜使 用纯Mo的瓣射祀或IZ0瓣射祀，通过DC瓣射法成膜（膜厚为lOOnm)。各电极的成膜条件 设为如下。
[0257](纯Mo膜（纯Mo电极）的形成）
[0巧8] 输入功率（成膜功率）；DC200W，气压；2mTorr，气体流量；Ar20sccm，基板温度 (成膜温度）；室温
[0巧9] (IZ0膜（IZ0电极）的形成）
[0260] 输入功率（成膜功率）；DC2〇OW，气压；ImTorr，气体流量；Ar24sccm，Alsccm，基 板温度（成膜温度）；室温
[0261] 作为在源-漏电极形成后进行的氧化处理，在大气气氛下W300~600°C实施60 分钟的热处理。另外作为比较还制作了未进行上述热处理的样品。
[0262] 作为保护膜6,使用Si〇2(膜厚lOOnm)与SiN(膜厚150nm)的层叠膜（合计膜厚 250nm)。上述Si化与SiN的形成使用SAMC0制"PD-22(ML"，利用等离子CVD法进行。SiO2 膜的形成中使用馬0与SiH4的混合气体，SiN膜的形成使用SiH4、N2、NHs的混合气体。成膜 温度分别设为230°C、150°C，成膜功率均设为RF100W。
[0263] 使用得到的TFT，如下所述进行静特性和应力耐受性的评价。另外，如下所述制作 分析试样，进行氧化物半导体层表面的氧结合状态的评价和氧化物半导体层表层的评价。
[0264][静特性和应力耐受性的评价]
[0265] 与上述实施例2同样地进行静特性（场效应迁移率（迁移率、Uw)、阔值电压 vth)的评价。另外为了进行应力耐受性的评价，与实施例1同样地进行应力施加试验，求出AVth。其结果示于图17和图18中。
[0266] 图17和图18是将源-漏电极的图案化后的热处理（氧化处理）的温度对迁移率 和AVth造成的影响按照源-漏电极的种类（纯Mo电极、IZ0电极）进行整理的图。
[0267] 由图17 (使用Mo电极作为源-漏电极）可知，迁移率不太受热处理温度的影响， 为7cmVVs左右。另一方面，AVth在热处理温度10(rC(相当于无热处理。是没有热处理 时的TFT制造工序的热历程的最高温度）时，为AVth= 8. 0V，但通过在130°CW上、进一 步在250°CW上进行热处理，AVth减少到约4. 0VW下，对光应力的可靠性提高。另外，可 知通过在350°CW上进行热处理，AVth减少到约3. 0VW下，对光应力的可靠性充分提高。 [026引另外，图18是使用IZ0电极作为源-漏电极5的情况，与Mo电极 的情况同样，迁 移率不依赖于热处理温度。另一方面，图18中的AVth与上述图17同样在130°CW上、进 一步在250°CW上、特别是在300°CW上显示出减少倾向。可知热处理温度为600°C时减少 到2. 0V左右。由该图18也可知，源-漏电极形成后的热处理优选为高温，热处理温度设为 300°CW上为宜。
[0269] 由W上的图17和图18的结果可知，作为源-漏电极使用纯Mo膜、IZ0薄膜中的 任一个时，在源-漏电极的形成后优选在130°CW上、更优选在250°CW上、进一步优选在 300°CW上的温度下进行大气中热处理，由此可靠性都恢复。推测该是由于，如上所述通过 热处理，在源-漏电极形成工序中产生的氧化物半导体层表面的氧缺损被修复。也就是说， 可知大气中的热处理是有效的。另外，可知热处理温度（加热温度）越高温可靠性恢复的 效果越大，通过高温化到600°C能够得到更高的可靠性。
[0270][利用XPS的氧化物半导体层的表面分析]
[0271] 为了调查TFT制作工序中的氧化物半导体层表面的氧结合状态，利用XPS狂射线 光电子能谱法），如下所述准备分析试样1和2进行氧化物半导体层的表面分析（氧Is光 谱的调查）。需要说明的是，如上所述，氧化物半导体层的氧缺损通过使氧化物半导体层 浸溃于酸系蚀刻液而产生，因此所述氧Is光谱的调查如下所述，调查了酸系蚀刻液浸溃前 (1A)、酸系蚀刻液浸溃后（2A)、W及酸系蚀刻液浸溃后的进一步热处理后（3A)的状态。
[0272] 分析试样1 (使用纯Mo电极作为源-漏电极）
[027引在娃基板上将Ga-In-化-Sn-0系氧化物半导体层成膜100皿后，在大气气氛下W350°C进行1小时的热处理（预退火）（1A)。接着，在所述氧化物半导体层的表面将纯Mo膜 (源-漏电极）成膜为膜厚100皿，然后，使用PAN蚀刻液，将所述纯Mo膜全部除去（2A)。 再然后，进行在大气气氛下W350°C加热1小时的热处理（氧化处理）（3A)。制作分别将处 理进行到上述工序（1A)、（2A)、（3A)的样品，实施各样品的XI^S测定。
[0274] 分析试样2 (使用IZ0电极作为源-漏电极）
[027引在娃基板上将Ga-In-化-Sn-0系氧化物半导体层成膜100皿后，在大气气氛下W350°C进行1小时的热处理（预退火）（1A)。接着，在所述氧化物半导体层的表面将IZ0薄膜 (源-漏电极）成膜为膜厚lOOnm，然后，使用PAN蚀刻液，将所述IZ0薄膜全部除去（2A)。 再然后，进行在大气气氛下^ 3501：、5001：、6001：各温度加热1小时的热处理（34)。制作 分别将处理进行到上述工序（1A)、（2A)、（3A)的样品，实施各样品的XI^S测定。
[0276] 将对分析试样1、2进行的上述各样品的XI^S测定结果分别示于图19、图20中。
[0277]由图19可知如下内容。即，蚀刻处理前（lA)的0(氧）Is光谱峰处于530.0eV， 表示氧化物半导体层表面的氧缺损少的状态。另一方面，若进行蚀刻处理（2A)，则该峰向 531. 5eV的高能量侧偏移。可W认为该是由于通过进行湿蚀刻（酸蚀刻）从而氧化物半导 体层表面的氧缺损增加。若在所述蚀刻处理后W350°C进行热处理（3A)，则峰位置再次向 530. 8eV附近的低能量侧偏移。由该些结果可W推测，通过在所述蚀刻处理后进行所述热处 理，所述蚀刻处理中产生的氧缺损的一部分被修复。
[027引另外由图20可知如下内容。可知使用IZ0电极作为源-漏电极时，也与上述图 19同样，蚀刻处理前（1A)的01s光谱峰处于530.OeV，但在蚀刻处理后（2A) 01s光谱峰向 531. 4eV的高能量侧偏移而氧缺损增加。可知在蚀刻处理后W350°C或500°C进行热处理 时（3A)，峰的顶点几乎不发生变化而峰形在530. 8eV附近按照有肩的方式变化。由此，可 W认为若在蚀刻处理后W350°C或500°C进行热处理，则在表示氧缺损少的状态的530. 8eV 附近具有峰的成分的比例增加，氧缺损的一部分通过上述热处理被修复。另一方面，可知在 蚀刻处理后W600°C进行热处理时（3A)，峰的顶点（峰的主要成分）为530.8eV，通过使热 处理温度从500°C高温化到600°C从而氧缺损量进一步降低。与前述的TFT特性评价结果 (上述图18)进行对照，也可W认为使用IZ0电极作为源-漏电极时，通过将热处理温度从 500°C提高到600°C从而AVth量大幅降低，因此高温化到600°C对可靠性改善是有效的。
[0279][氧化物半导体层的表层的组成分布测定狂n稠化层的有无的测定）]
[0280] 利用XI^S调查了氧化物半导体层的表层的组成分布。分析样品使用用于前述的氧 结合状态评价的分析试样2的分别处理到（2A)、（3A)(热处理温度为600°C)的样品。详 细而言，从氧化物半导体层的表面开始沿膜厚方向测定化、Sn、In、Ga各金属元素相对于全 部金属元素的含量。将其结果依照酸蚀刻后（2A)、酸蚀刻后进一步热处理后（3A)分别示于 图 21 (a)、图 21(b)中。
[02引]由图21(a)可知，对于酸蚀刻后（2A)的氧化物半导体层而言，Zn、Ga及Sn的浓度 根据深度而大不同，氧化物半导体层的特别是表层的Zn和Ga的浓度相比于氧化物半导体 层的内部（是指从氧化物半导体层的表面到深度10~20nm左右。W下同样）大幅减少。 与此相对，可知若在酸蚀刻后进一步W600°C进行热处理（3A)，则氧化物半导体层的表层 的化浓度与上述图21 (a)不同，比氧化物半导体层的内部更增加。需要说明的是，图21化） 的表层化浓度比为1.39倍。
[0282] 接着，将整理了将酸蚀刻后的热处理的温度（热处理温度）设为ioo°c、5〇(rc、 350°C、或600°C时的所述表层化浓度比与热处理温度的关系的图示于图22中。
[0283] 由该图22可知，通过提高热处理温度从而氧化物半导体层表面的化浓度增加。可 W认为通过进一步提高热处理温度，化容易扩散到表面，如上述图20所示氧化物半导体层 表面的氧化被促进（氧缺损恢复），如上述图18所示，TFT特性提高。
[0284] 符号说明
[0285] 1基板
[0286] 2栅电极
[0287] 3栅极绝缘膜
[028引 4氧化物半导体层
[0289] 5 源-漏电极（S/D)
[0290] 6保护膜（绝缘膜）
[0291] 7接触孔
[0292] 8透明导电膜
[0293] 9蚀刻阻挡层
[0294] 11导电性氧化物层
[029引 XX层
[0296] XIXI层
[0297] X2X2 层
[029引 12Si基板
[0299] 13碳蒸锻膜
【主权项】
1. 一种薄膜晶体管，其特征在于，是在基板上至少依次具有栅电极、栅极绝缘膜、氧化 物半导体层、源-漏电极以及保护所述源-漏电极的保护膜的薄膜晶体管，其中， 所述氧化物半导体层由Sn和选自In、Ga及Zn中的1种以上的元素以及O构成， 在薄膜晶体管的层叠方向截面中，通过[100X(源-漏电极端正下方的氧化物半导体 层的膜厚一氧化物半导体层中央部的膜厚）/源-漏电极端正下方的氧化物半导体层的膜 厚]求得的值为5%以下。2. 如权利要求1所述的薄膜晶体管，其中，用X射线光电子能谱法观察所述氧化物半导 体层的表面时，氧Is光谱的强度最高的峰的能量在529.O~531. 3eV的范围内。3. 如权利要求1或2所述的薄膜晶体管，其中，所述氧化物半导体层满足Sn的含量相 对于全部金属元素为5原子％以上且50原子％以下。4. 如权利要求1或2所述的薄膜晶体管，其中，所述氧化物半导体层由In、Ga、Zn及Sn 和O构成，且将In、Ga、Zn及Sn的合计量设为100原子％时，满足 In的含量为15原子％以上且25原子％以下、 Ga的含量为5原子％以上且20原子％以下、 Zn含量为40原子％以上且60原子％以下、以及Sn的含量为5原子％以上且25原子％以下。5. 如权利要求1或2所述的薄膜晶体管，其中，所述氧化物半导体层包含Zn，且以原 子％单位计，其表层的Zn浓度为该氧化物半导体层的Zn含量的I. 0~1. 6倍。6. 如权利要求1或2所述的薄膜晶体管，其中，所述源-漏电极包含导电性氧化物层， 且该导电性氧化物层与所述氧化物半导体层直接接合。7. 如权利要求6所述的薄膜晶体管，其中，所述源-漏电极具有如下层叠结构： 从所述氧化物半导体层侧开始依次为所述导电性氧化物层；和 包含选自六1、&1、11〇、(>、11、1&及1中的1种以上的元素的1层以上的金属层（乂层， 包含Al合金层）。8. 如权利要求7所述的薄膜晶体管，其中，所述金属层（X层）具有如下层叠结构： 从所述氧化物半导体层侧开始依次为包含选自Mo、Cr、Ti、Ta及W中的1种以上的元 素的金属层（X2层）；和 选自纯Al层、Al合金层、纯Cu层及Cu合金层中的1个以上的金属层（XI层）。9. 如权利要求7所述的薄膜晶体管，其中，所述金属层（X层）具有如下层叠结构： 从所述氧化物半导体层侧开始依次为选自纯Al层、Al合金层、纯Cu层及Cu合金层中 的1个以上的金属层（XI层）；和 包含选自此、0、!1、1&及1中的1种以上的元素的金属层阳层）。10. 如权利要求7所述的薄膜晶体管，其中，所述金属层（X层）具有如下层叠结构： 从所述氧化物半导体层侧开始依次为包含选自Mo、Cr、Ti、Ta及W中的1种以上的元 素的金属层（X2层）； 选自纯Al层、Al合金层、纯Cu层及Cu合金层中的1个以上的金属层（XI层）；和 包含选自此、0、!1、1&及1中的1种以上的元素的金属层阳层）。11. 如权利要求7所述的薄膜晶体管，其中，所述Al合金层包含0. 1原子％以上的选自 附、(：〇、(：11、66、1&、]\1〇、1^、21'、11、恥、1及稀土元素中的1种以上的元素。12. 如权利要求6所述的薄膜晶体管，其中，所述导电性氧化物层由O和选自In、Ga、Zn 及Sn中的1种以上的元素构成。13. 如权利要求1或2所述的薄膜晶体管，其中，所述源-漏电极具有如下层叠结构： 从所述氧化物半导体层侧开始依次为由选自Mo、Cr、Ti、Ta及W中的1种以上的元素 构成的阻挡金属层；和Al合金层。14. 如权利要求13所述的薄膜晶体管，其中，所述源-漏电极中的所述阻挡金属层由纯 Mo或Mo合金构成。15. 如权利要求13所述的薄膜晶体管，其中，所述源-漏电极中的所述Al合金层合计 包含0. 1~4原子％的选自Ni和Co中的1种以上的元素。16. 如权利要求13所述的薄膜晶体管，其中，所述源-漏电极中的所述Al合金层合计 包含0.05~2原子％的选自Cu和Ge中的1种以上的元素。17. 如权利要求15所述的薄膜晶体管，其中，所述源-漏电极中的所述Al合金层还包 含选自Nd、Y、Fe、Ti、V、Zr、Nb、Mo、Hf、Ta、Mg、Cr、Mn、Ru、Rh、Pd、Ir、Pt、La、Gd、Tb、Dy、Sr、 Sm、Ge及Bi中的至少1种元素。18. -种薄膜晶体管的制造方法，其特征在于，其是权利要求1或2所述的薄膜晶体管 的制造方法，其中， 使用酸系蚀刻液进行形成在所述氧化物半导体层上的所述源-漏电极的图案化，然 后，对所述氧化物半导体层的至少暴露于所述酸系蚀刻液的部分进行氧化处理后，形成所 述保护膜。19. 如权利要求18所述的薄膜晶体管的制造方法，其中，所述氧化处理为热处理和N2O 等离子处理中的至少一种。20. 如权利要求19所述的薄膜晶体管的制造方法，其中，进行所述热处理和所述N2O等 离子处理。21. 如权利要求19所述的薄膜晶体管的制造方法，其中，所述热处理在130°C以上且 700°C以下的加热温度下进行。22. 如权利要求21所述的薄膜晶体管的制造方法，其中，将所述加热温度设为250°C以 上。
【专利摘要】本发明提供一种不具有蚀刻阻挡层的背沟道蚀刻型(BCE型)的薄膜晶体管(TFT)，所述薄膜晶体管TFT的氧化物半导体层对TFT制造时的源-漏电极形成时所使用的酸蚀刻溶液的耐性优异，且应力耐受性优异。所述薄膜晶体管的特征在于，在基板上至少依次具有栅电极、栅极绝缘膜、氧化物半导体层、源-漏电极、以及保护所述源-漏电极的保护膜，所述氧化物半导体层由Sn、选自In、Ga及Zn中的1种以上的元素、和O构成，在薄膜晶体管的层叠方向截面中，通过[100×(源-漏电极端正下方的氧化物半导体层的膜厚-氧化物半导体层中央部的膜厚)/源-漏电极端正下方的氧化物半导体层的膜厚]求得的值为5％以下。
【IPC分类】C01G19/00, H01L21/336, H01L29/786
【公开号】CN104904017
【申请号】CN201380067793
【发明人】森田晋也, 越智元隆, 后藤裕史, 钉宫敏洋, 广濑研太, 田尾博昭, 高梨泰幸
【申请人】株式会社神户制钢所
【公开日】2015年9月9日
【申请日】2013年12月26日
【公告号】US20150318400, WO2014104229A1
【技术领域】
[0001] 本发明设及用于液晶显示器或有机化显示器等显示装置的薄膜晶体管（Thin FilmTransistor、TFT)及其制造方法。 技术背景
[0002] 非晶（非晶质）氧化物半导体与通用的非晶娃（a-Si)相比，具有高载流子迁移度 (也称为场效应迁移率。W下，有时仅称为"迁移率"。），光学带隙大，能够W低温成膜。因 此，期待其面向要求大型、高分辨率、高速驱动的新一代显示器、耐热性低的树脂基板等的 应用。
[0003]作为所述氧化物半导体，由铜（In)、嫁（Ga)、锋狂n)及氧（0)构成的非晶氧化物 半导体化-Ga-化-0、W下有时称作"IGZ0"。）、由铜化）、锋姑）、锡（Sn)及氧做构成 的非晶氧化物半导体（In-化-Sn-〇、W下有时称作"IZT0"。）由于具有高的迁移率而被使 用。
[0004] 另外，使用了所述氧化物半导体的底栅型TFT的结构大致分为图1(a)所示的具有 蚀刻阻挡层9的蚀刻阻挡型巧化型）、和图1化）所示的不具有蚀刻阻挡层的背沟道蚀刻型 炬CE型）该两种。
[0005] 上述图1(b)的不具有蚀刻阻挡层的BCE型TFT在制造工序中，不需要蚀刻阻挡层 形成的工序，因此生产率优异。
[0006] 但是，该BCE型TFT的制造工序中存在W下那样的问题。即，在氧化物半导体层上 形成源-漏电极用薄膜，在对该源-漏电极用薄膜进行图案化时使用湿蚀刻液（例如包含 磯酸、硝酸、醋酸等的酸系蚀刻液）。氧化物半导体层的暴露于所述酸系蚀刻液的部分被削 去或受到损伤，其结果是，可能产生TFT特性降低该样的问题。
[0007] 例如前述的IGZ0对于用作源-漏电极的湿蚀刻液的无机酸系湿蚀刻液的可溶性 高，极容易被无机酸系湿蚀刻液蚀刻。因此，存在IGZ0膜消失而TFT的制作变得困难、或者 TFT特性降低等问题。另外，对于源-漏电极用薄膜，在图案化时进行干蚀刻的情况下，认为 氧化物半导体层也会受到损伤，而TFT特性降低。需要说明的是，W下对进行湿蚀刻的情况 进行叙述。
[0008] 在上述BCE型TFT中，作为抑制氧化物半导体层的损伤的技术，提出有例如下述的 专利文献1~3的技术。该些技术是通过在氧化物半导体层与源-漏电极之间形成牺牲层 (或陷入部），从而抑制对氧化物半导体层的损伤的技术。但是，为了形成上述牺牲层（或 陷入部），需要增加工序。另外，非专利文献1中虽然示出了除去氧化物半导体层表面的损 伤层，但难W均匀地除去该损伤层。
[0009] 现有技术文献
[0010] 专利文献
[0011] 专利文献1 ;日本特开2012-146956号公报
[0012] 专利文献2;日本特开2011-54812号公报
[0013] 专利文献3 ;日本特开2009-4787号公报
[0014] 非专利文献
[0015] 非专利文献 1 ;C.-J.Kimet.al，Electrochem.Solid-StateLett. 12 (4)， H95-H97(2009)
【发明内容】
[0016] 发明要解决的课题
[0017] 本发明是鉴于上述情况而完成的，其目的在于，提供一种不具有蚀刻阻挡层的BCE 型TFT,其具备氧化物半导体层，所述氧化物半导体层保持高的场效应迁移率，并且应力耐 受性优异（即，相对于光或偏压应力等来说阔值电压的变化量小）。
[0018] 用于解决课题的手段
[0019] 能够解决上述课题的本发明的薄膜晶体管的特征在于，是一种在基板上至少依次 具有栅电极、栅极绝缘膜、氧化物半导体层、源-漏电极、W及保护所述源-漏电极的保护膜 的薄膜晶体管，所述氧化物半导体层由Sn;选自In、Ga及化中的1种W上的元素；和0构 成，在薄膜晶体管的层叠方向截面中，通过[100X(源-漏电极端正下方的氧化物半导体层 的膜厚-氧化物半导体层中央部的膜厚）/源-漏电极端正下方的氧化物半导体层的膜厚] 求得的值为5%W下。
[0020] 在本发明的优选实施方式中，利用X射线光电子能谱法测定所述氧化物半导体层 的表面时，氧Is光谱的强度最高的峰的能量在529. 0~531. 3eV的范围内。
[0021] 在本发明的优选实施方式中，所述氧化物半导体层满足Sn的含量相对于全部金 属元素为5原子％W上且50原子％W下。
[0022] 在本发明的优选实施方式中，所述氧化物半导体层由In、Ga、化及Sn和0构成，且 将In、Ga、化及Sn的合计量设为100原子％时，满足In的含量为15原子％W上且25原 子％W下、Ga的含量为5原子％W上且20原子％ ^下、化含量为40原子％W上且60原 子％W下、W及Sn的含量为5原子％W上且25原子％W下。
[0023] 在本发明的优选实施方式中，所述氧化物半导体层包含化，且其表层的化浓度 (单位：原子％ )为该氧化物半导体层的化含量（单位：原子％ )的1. 0~1. 6倍。
[0024] 在本发明的优选实施方式中，所述源-漏电极包含导电性氧化物层，且该导电性 氧化物层与所述氧化物半导体层直接接合。
[0025] 在本发明的优选实施方式中，所述源-漏电极包含所述导电性氧化物层。
[0026] 在本发明的优选实施方式中，所述源-漏电极具有如下层叠结构；从所述氧化物 半导体层侧开始依次为所述导电性氧化物层；和包含选自A1、化、Mo、化、Ti、化及W中的1 种W上的元素的1层W上的金属层狂层，包括A1合金层）。
[0027] 在本发明的优选实施方式中，所述金属层狂层）具有如下层叠结构；从所述氧化 物半导体层侧开始依次为包含选自Mo、化、Ti、化及W中的1种W上的元素的金属层狂2 层）；和选自纯A1层、A1合金层、纯化层及化合金层中的1个W上的金属层狂1层）。
[0028] 在本发明的优选实施方式中，所述金属层狂层）具有如下层叠结构；从所述氧化 物半导体层侧开始依次为选自纯A1层、A1合金层、纯化层及化合金层中的1个W上的金 属层狂1层）；和包含选自Mo、化、Ti、化及W中的1种W上的元素的金属层狂2层）。
[0029] 在本发明的优选实施方式中，所述金属层狂层）具有如下层叠结构；从所述氧化 物半导体层侧开始依次为包含选自Mo、化、Ti、化及W中的1种W上的元素的金属层狂2 层）；选自纯A1层、A1合金层、纯化层及化合金层中的1个W上的金属层狂1层）；和包 含选自Mo、化、Ti、化及W中的1种W上的元素的金属层狂2层）。
[0030] 在本发明的优选实施方式中，所述A1合金层包含0. 1原子％ ^上的选自Ni、Co、 化、Ge、化、Mo、Hf、Zr、Ti、佩、W及稀±元素中的1种W上的元素。
[0031] 在本发明的优选实施方式中，所述导电性氧化物层为非晶结构。
[0032] 在本发明的优选实施方式中，所述导电性氧化物层由选自In、Ga、化及Sn中的1 种W上的元素、和0构成。
[0033] 在本发明的优选实施方式中，所述源-漏电极具有如下层叠结构；从所述氧化物 半导体层侧开始依次为由选自Mo、化、Ti、化及W中的1种W上的元素构成的阻挡金属层； 和A1合金层。
[0034] 在本发明的优选实施方式中，所述源-漏电极中的所述阻挡金属层由纯Mo或Mo 合金构成。
[00巧]在本发明的优选实施方式中，所述源-漏电极中的所述A1合金层合计包含0. 1~ 4原子％的选自Ni和Co中的1种W上的元素。
[0036] 在本发明的优选实施方式中，所述源-漏电极中的所述A1合金层合计包含 0. 05~2原子％的选自化和Ge中的1种W上的元素。
[0037] 在本发明的优选实施方式中，所述源-漏电极中的所述A1合金层还包含选自化I、 Y、Fe、Ti、V、Zr、佩、Mo、Hf、化、Mg、化、Mn、Ru、化、Pd、Ir、Pt、La、Gd、化、Dy、Sr、Sm、Ge及 Bi中的至少1种元素。
[003引在本发明的优选实施方式中，所述源-漏电极中的所述A1合金层包含选自化ULa及Gd中的至少1种元素。
[0039] 本发明中，还包括所述薄膜晶体管的制造方法。该制造方法的特征在于，使用酸系 蚀刻液进行形成在所述氧化物半导体层上的所述源-漏电极的图案化，然后，对所述氧化 物半导体层的至少暴露于所述酸系蚀刻液的部分进行氧化处理后，形成所述保护膜。
[0040] 在本发明的优选实施方式中，所述氧化处理是热处理和馬0等离子处理中的至少 一种（更优选为热处理和馬0等离子处理）。
[0041] 在本发明的优选实施方式中，所述热处理在130°CW上（更优选为250°cw上）且 700°CW下的加热温度下进行。
[004引发明效果
[0043] 根据本发明，能够提供一种应力耐受性优异的BCE型TFT，其在BCE型TFT的制造 工序中，使在源-漏电极形成时暴露于使用的酸系蚀刻液的氧化物半导体层包含Sn，并且 该氧化物半导体层在暴露于所述酸系蚀刻液后实施氧化处理，因此该氧化物半导体层的膜 厚均匀且该氧化物半导体层的表面状态良好。
[0044] 另外，根据本发明的方法，能够W湿蚀刻进行源-漏电极的形成，因此能够容易且 W低成本得到特性高的显示装置。
[0045] 而且，本发明的TFT由于如上所述不具有蚀刻阻挡层，TFT制造工序阻挡掩膜形成 工序数少，能够充分削减成本。另外，BCE型TFT由于不像E化型TFT那样具有蚀刻阻挡层 与源-漏电极的重叠部分，因此比起E化型TFT能够实现TFT的小型化。
【附图说明】
[0046] 图1 (a)是用于说明现有的薄膜晶体管巧化型）的示意截面图，图1化）是用于说 明本发明的薄膜晶体管炬CE型）的示意截面图。
[0047] 图2(a)~（e)是示意性示出本发明的薄膜晶体管中的源-漏电极的截面结构的 图。
[004引图3是用于说明本发明的薄膜晶体管的示意截面图。
[0049] 图 4 是实施例中的本发明例的FE-SEM(Field血ission-ScanningElectron Microscope)观察照片，图4(b)是将图4(a)的虚线框放大的照片。
[0050] 图5是实施例中的比较例的阳-SEM观察照片，图5化）是将图5 (a)的虚线框放大 的照片。
[0051] 图6表示实施例中的应力耐受性试验结果（比较例、未氧化处理）。
[0052] 图7表示实施例中的应力耐受性试验结果（本发明例、氧化处理为热处理）。
[0053] 图8表示实施例中的应力耐受性试验结果（本发明例、氧化处理为馬0等离子处 理）。
[0054] 图9表示实施例中的应力耐受性试验结果（本发明例、氧化处理为热处理和馬0等 离子处理）。
[0055] 图10表示实施例中的X射线光电子能谱分析狂-ray化otoelectron Spectroscopy、XP巧观察结果。
[0056] 图11是表示实施例中的TFT(No. 1)的Id-Vg特性的图。
[0057] 图12是表示实施例中的TFT(No. 2)的Id-Vg特性的图。
[0058] 图13是表示实施例中的TFT(No. 4)的Id-Vg特性的图。
[0059] 图14是表示实施例中的TFT(No. 5)的Id-Vg特性的图。
[0060] 图15表示实施例中的应力耐受性试验结果（No. 4)。
[0061] 图16表示实施例中的应力耐受性试验结果（No. 5)。
[0062] 图17是在实施例中，使用纯Mo电极作为源-漏电极时的、热处理温度与（迁移率、 AVth)的关系的图。
[006引图18是在实施例中，使用IZ0电极作为源-漏电极时的、热处理温度与（迁移率、AVth)的关系的图。
[0064] 图19表示实施例中的分析试样1的XPS狂射线光电子能谱分析）观察结果。
[0065] 图20表示实施例中的分析试样2的XPS狂射线光电子能谱分析）观察结果。
[0066] 图21表示实施例中的XPS狂射线光电子能谱分析）观察结果（氧化物半导体层 的膜厚方向的组成分布测定结果）。
[0067] 图22是表示实施例中的热处理温度与表层化浓度比的关系的图。
【具体实施方式】
[006引本发明人等在BCE型TFT中，为了解决上述课题而反复深入研究。其结果是，通过
[0069] ?使源-漏电极形成时暴露于酸系蚀刻液的氧化物半导体层包含Sn;W及
[0070] ?在TFT制造工序中，在源-漏电极形成后（即，进行酸蚀刻后），对所述氧化物半 导体层的至少暴露于酸系蚀刻液的部分实施后述的氧化处理，
[0071] 由此能够利用湿蚀刻（酸蚀刻）除去污染物、损伤。而且发现其结果能够得到氧 化物半导体层的膜厚均匀且具有良好的应力耐受性的TFT，从而完成本发明。
[0072] 首先，对本发明的氧化物半导体层的成分组成和构成进行说明。
[0073] 本发明的TFT中的氧化物半导体层的特征在于，包含Sn作为必须成分。通过像该 样包含Sn，能够抑制酸 系蚀刻液造成的该氧化物半导体层的蚀刻，并平滑地保持氧化物半 导体层的表面。
[0074] 为了充分发挥上述效果，氧化物半导体层的Sn量（是指相对于氧化物半导体层中 所含全部金属元素的比例。W下，对于其它金属元素量同样）优选设为5原子％^上。更 优选为9原子％ ^上，进一步优选为15原子％ ^上，更进一步优选为19原子％W上。
[0075] 另一方面，若氧化物半导体层的Sn量过多，则应力耐受性降低，并且氧化物半导 体层相对于加工用湿蚀刻液的蚀刻速率有时降低。因此，上述Sn量优选为50原子％W下， 更优选为30原子％ ^下，进一步优选为28原子％ ^下，更进一步优选为25原子％W下。
[0076] 在为了形成源-漏电极的湿蚀刻时，氧化物半导体层暴露于酸系蚀刻液。但是如 上所述通过使氧化物半导体层包含Sn，该氧化物半导体层的蚀刻被抑制（更具体来说，利 用酸系蚀刻液的氧化物半导体层的蚀刻速率被抑制在1A/secW下）。其结果是，得到的 TFT中，源-漏电极端正下方的氧化物半导体层的膜厚与氧化物半导体层中央部（是指连接 源电极端与漏电极端的最短线的中间位置）的膜厚之差（100X[源-漏电极端正下方的氧 化物半导体层的膜厚-氧化物半导体层中央部的膜厚]/源-漏电极端正下方的氧化物半 导体层的膜厚）被抑制在5%W下。在上述膜厚的差大于5%而不均匀地蚀刻的情况下，在 氧化物半导体层的同一面内在金属元素间产生蚀刻差，招致组成偏差。所述膜厚之差优选 为3%W下，最优选没有差，即为0%。
[0077] 所述氧化物半导体层除了上述SnW外包含选自In、Ga及化中的1种W上的元素 作为金属元素。
[0078] In是对氧化物半导体层的电阻降低有效的元素。为了有效地体现该样的效果而含 有In的情况下，In量优选为1原子％ ^上，更优选为3原子％ ^上，进一步优选为5原子％ W上。更进一步优选为15原子％^上。另一方面，若In量过多则应力耐受性容易降低，因 此In量优选为25原子％ ^下，更优选为23原子％ ^下，进一步优选为20原子％W下。
[0079]Ga是抑制氧缺损的发生、对应力耐受性提高有效的元素。为了有效地体现该样的 效果而含有Ga的情况下，Ga量优选为5原子％ ^上，更优选为10原子％ ^上，进一步优选 为15原子上为宜。另一方面，若Ga量过多，则承担电子的导电通路的In、Sn的含量相 对地降低，其结果是，迁移率有时降低。因此，Ga量优选为40原子％ ^下，更优选为30原 子％W下，进一步优选为25原子％ ^下，更进一步优选为20原子％W下。
[0080] 化是影响湿蚀刻速率的元素，是有助于氧化物半导体层的加工时的湿蚀刻性提高 的元素。另外，化也是得到稳定的非晶结构的氧化物半导体层，并对TFT的稳定且良好的 切换操作确保有效的元素。为了充分发挥该些效果而含有化的情况下，化量优选为35原 子％ ^上、更优选为40原子％ ^上、进一步优选为45原子％W上为宜。另一方面，若化量 过多，则氧化物半导体层的加工时湿蚀刻速率变得过快，而容易变得难W形成所期望的图 案形状。另外，有时氧化物半导体层结晶化，或In、Sn等的含量相对地减少而应力耐受性劣 化。因此，化量优选为65原子％ ^下，更优选为60原子％W下。
[0081] 作为所述氧化物半导体层，可W举出In-Ga-化-Sn-O(IGZTO)等。
[008引 所述氧化物半导体层在上述In-Ga-ai-Sn-O(IGZT0)、即由In、Ga、化及Sn和0构 成的情况下，将In、Ga、化及Sn的合计量设为100原子％时，优选满足In的含量为15原 子％W上且25原子％W下、Ga的含量为5原子％W上且20原子％ ^下、化含量为40原 子％W上且60原子％W下、W及Sn的含量为5原子％W上且25原子％W下。
[0083] 考虑到上述各金属元素的平衡，所述氧化物半导体层的组成优选设定适当的范围 W使所期望的特性有效地发挥。可W举出例如所述氧化物半导体层中所含In、Ga及Sn的 比率满足In:Ga:Sn(原子比）=1:1:1~2:2:1。
[0084] 所述氧化物半导体层包含化，且其表层的化浓度（表层化浓度、单位为原子％。 W下同样）优选为该氧化物半导体层的化含量（单位为原子％。W下同样）的1. 0~1. 6 倍。W下，对氧化物半导体层的表层的化浓度进行说明，包括W至于该样控制。
[0085] 氧化物半导体层由于TFT制造工序的源-漏电极加工时使用的酸系蚀刻液而受到 损伤，该氧化物半导体层表面的组成变动容易发生。特别是Zn氧化物容易溶解于酸系蚀刻 液，因此氧化物半导体层表面的化浓度容易变低。本发明人等经过确认，首先查明了由于 该氧化物半导体层表面的Zn浓度变低，从而在氧化物半导体层表面产生大量氧缺损，会降 低TFT特性（迁移率、可靠性）。
[0086] 因此，为了抑制上述氧缺损的发生，着眼于氧化物半导体层的表面（与保护膜相 接的面）的化浓度（表层化浓度）进行了研究。其结果得知，该表层化浓度若为氧化物 半导体层的化含量的1. 0倍W上，则氧缺损充分恢复，因而优选。所述表层化浓度相对于 所述氧化物半导体层的Zn含量的倍率（"表层Zn浓度/氧化物半导体层的Zn含量"（原 子比）。W下，将该倍率称作"表层化浓度比"）更优选为1. 1倍W上，进一步优选为1. 2 倍W上。所述表层化浓度比越高所述效果越提高，因而优选，但若斟酌本发明中推荐的制 造条件，则其上限为1. 6倍W下。所述表层化浓度比更优选为1. 5倍W下，进一步优选为 1.4倍W下。所述表层化浓度比可W通过后述的实施例中记载的方法求出。另外，所述表 层化浓度比可W通过进行后述的氧化处理（热处理或馬0等离子处理、特别是热处理，优 选如后所述在更高温下的热处理），使化向氧化物半导体层表面侧扩散、稠化从而达成。
[0087] 氧化物半导体层的厚度没有特别限定。可W举出例如将该厚度设为优选20nmW 上、更优选30皿W上、优选200皿W下，更优选100皿W下。
[0088] 本发明中，如上所述，为了确保对源-漏电极形成时使用的酸系蚀刻液的耐性，使 氧化物半导体层特别包含Sn。但是仅此来说，与具有蚀刻阻挡层的防L型TFT相比，不能得 到良好的应力耐受性。因此，本发明进一步在TFT的制造工序中，在源-漏电极形成后且保 护膜形成前，如下述所详述的那样实施氧化处理。
[0089] 通过该氧化处理，暴露于酸系蚀刻液而受到损伤等的氧化物半导体层的表面恢复 到酸蚀刻前的状态。
[0090] 具体如下。目P，在为了形成源-漏电极而进行湿蚀刻（酸蚀刻）时，在暴露于酸系 蚀刻液的氧化物半导体层引入0H、C该样的污染。由于该些0H、C该样的污染而产生氧缺 损，由于该氧缺损而形成电子陷阱，TFT特性变得容易劣化。但是通过在上述湿蚀刻后实施 氧化处理，上述污染与氧置换，即，OH、C等被除去而恢复（recover)到湿蚀刻前的表面状 态，因此即使是BCE型的TFT也能得到优异的TFT特性。
[0091] 本发明人等通过如下方式确认了此事，如后述的实施例（后述的图10)中详述，通 过XPS狂射线光电子能谱分析）观察"氧化物半导体层刚形成后（as-deposited)"、"酸蚀 刻后"及"氧化处理后"的各阶段的氧化物半导体层的表面，并对比01s光谱的强度最高的 峰的能量。
[0092] 所述氧化物半导体层刚形成后（as-deposited状态）的表面的0(氧）Is光谱峰 (后述图10的（1))大约在530. 8eV。但是，在对上述as-cbposited状态的氧化物半导体 层实施上述酸蚀刻的情况下（未进行氧化处理的状态。目P，相当于现有的TFT制造方法的 情况），氧化物半导体层表面的01s光谱峰（后述图10的（2))接近532. 3eV(有氧缺损）， 从as-deposited状态的情况（大约530. 8eV)偏移。该峰值偏移意味着，构成氧化物半导 体层的金属氧化物中的0被附着的0H、C置换，氧化物半导体层的表面处于氧缺损的状态。
[0093] 另一方面，上述酸蚀刻后，进一步进行氧化处理的情况下，即，本发明的TFT中的 氧化物半导体层表面的01s光谱峰（后述图10的（3))比上述酸蚀刻后的氧化物半导体层 表面的01s光谱峰的能量小，向as-deposited状态的峰的方向偏移。上述氧化处理后的氧 化物半导体层表面的01s光谱峰在例如529. 0~531. 3eV的范围内。需要说明的是，在后 述的实施例中大约在530. 8eV(530. 8 + 0. 5eV的范围内），与所述氧化物半导体层刚形成后 的01s光谱峰大致处于相同的位置。由此可W认为，通过氧化处理，氧化物半导体层的表面 如上所述0H、C等被除去而恢复到湿蚀刻前的表面状态。
[0094] 作为所述氧化处理，可W举出热处理和馬0等离子处理中的至少一种。优选进行 热处理和馬0等离子处理该二者。该种情况下，热处理和馬0等离子处理的顺序没有特别限 定。
[0095] 所述热处理可W举出在W下条件下进行。目P，加热气氛可W举出例如水蒸气气氛、 氧气氛。加热温度优选为130°CW上。更优选为250°CW上，进一步优选为300°CW上，更 进一步优选为350°CW上。另一方面，若加热温度过高，则构成源-漏电极的材料容易变 质。因此，加热温度优选为700°CW下。更优选为650°CW下。需要说明的是，从抑制构成 源-漏电极的材料的变质的观点出发，进一步优选为600°CW下。在上述加热温度的保持时 间（加热时间）优选为5分钟W上。更优选为60分钟W上。上述加热时间过长生产能力 (t虹0U曲put)也差，并不能期待一定W上的效果，因此上述加热时间优选为120分钟W下， 更优选为90分钟W下。
[0096] 所述馬0等离子处理、即利用馬0气体的等离子处理可W举出例如在功率；100W、气 压；133化、处理温度；200°C、处理时间；10秒钟~20分钟的条件下实施。
[0097] 本发明的TFT的氧化物半导体层满足上述的必要条件即可，对于其它构成没有特 别限定。目P，例如在基板上，至少具有栅电极、栅极绝缘膜、上述氧化物半导体层、源-漏电 极及保护膜即可。因此，构成TFT的上述栅电极等若为通常使用的栅电极则没有特别限定， 但从确实地提高TFT特性的观点出发，优选如下述方式控制上述源-漏电极的构成。
[0098] 源-漏电极由纯A1或纯Mo、Al合金、Mo合金等构成的情况下，在实施后述的氧化 处理时，该电极的表面、经蚀刻加工的端部有时被氧化。若电极表面被氧化而形成氧化物， 则有时与进一步在其上形成的光致蚀刻剂、保护膜的密合性降低；或与像素电极的接触电 阻上升等对TFT特性和制造工艺带来不良影响。另外还有变色的问题。而且，若电极的端 部氧化，则氧化物半导体层与源-漏电极之间的电阻有可能上升。根据本发明人等的研讨， 可知由于电极材料的端部氧化，Id-Vg特性中的S值容易增加，TFT特性（特别是静特性） 的劣化容易发生。
[0099] 通过上述理由，本发明人等发现，作为源-漏电极而言，包含对于氧化来说电学特 性等物性变化少的导电性氧化物层，若形成该导电性氧化物层与所述氧化物半导体层直接 接合的形态，则能够抑制S值增加等劣化现象，其结果是，能够在不使TFT的静特性（特别 是S值）劣化的条件下，提高光应力耐受性。
[0100] 构成所述导电性氧化物层的材料若为显导电性的氧化物且溶于源-漏电极形成 时所使用的酸系蚀刻液（例如后述的实施例中使用的PAN系蚀刻液）的材料则没有限定。
[0101] 所述导电性氧化物层优选由选自In、Ga、化及Sn中的1种W上的元素、和0构成。 作为导电性氧化物例如口0、IZ0是代表性的，还可W使用ZA0(A1添加化0)、GZ0佑a添加 化〇)等。优选为口O(In-Sn-O)、IZO(In-ai-O)。
[0102] 所述导电性氧化物层优选为非晶结构。该是由于若为多晶则由于湿蚀刻而产生残 渣，或蚀刻容易变得困难，但若为非晶结构则难W产生该些问题。
[0103] 如图2(a)中示意性所示，在氧化物半导体层4上形成的所述源-漏电极5除了形 成导电性氧化物层11的单层之外，还可W如后述的图2(b)~（e)所示，为包含导电性氧化 物层11的层叠结构。
[0104] 构成所述源-漏电极的所述导电性氧化物层的膜厚在仅导电性氧化物层（单层） 的情况下，可W设为10~500nm，在导电性氧化物层与在下述详述的X层的层叠的情况下可 W设为10~lOOnm。
[0105] 使所述源-漏电极为层叠结构的情况下，所述源-漏电极如图2(b)示意性所示， 可W设为如下层叠结构：
[0106] 所述导电性氧化物层11 ;和
[0107] 包含选自A1、化、Mo、化、Ti、化及W中的1种W上的元素的1层W上的金属层狂 层）（符号X)。
[0108] 需要说明的是，在源-漏电极为单层或叠层的任一种情况下，都优选导电性氧化 物层与氧化物半导体层直接接合。
[0109] 导电性氧化物与金属材料相比电阻率高。因此，从降低源-漏电极的电阻的观点 出发，推荐将源-漏电极如上所述设为所述导电性氧化物层；和金属层狂层）的层叠结构。
[0110] 所述"包含1种W上的元素"包括由该元素构成的纯金属W及W该元素为主成分 (例如50原子 ％ ^上）的合金。
[0111] 作为所述X层，若使其包含选自纯A1层、A1合金层、纯化层及化合金层中的1 个W上的金属层狂1层，W下有时将纯A1层和A1合金层统称为"A1系层"，将纯化层和化 合金层统称为"Cu系层"），则能够进一步降低源-漏电极的电阻，因而优选。
[0112] 作为所述XI层，若使其包含A1合金层，则能够防止该层的加热导致的凸起 化illock)，提高耐蚀性，提高与和源-漏电极连接的像素电极（IT0、IZ0)的电接合性。作 为该A1合金层，使用包含优选0. 1原子％ ^上、更优选0. 5原子％ ^上、且优选6原子％W 下的选自化、(：〇、〇1、66、化、]\1〇、册、21'、1'1、佩、胖及稀±元素中的1种^上的元素的41合 金层为宜。该种情况下，余量为A1及不可避免的杂质。上述稀±元素是指包含铜系元素 (从La到Lu的15种元素）W及Sc(轨）和Y(锭）的意思。
[0113] 作为该A1合金层，特别如下述所示，更优选使用符合目的的A1合金层。
[0114] (i)为了提高A1合金层的耐蚀性、耐热性，作为合金元素，优选包含Nd、La、Y等稀 ±元素、13、21'、佩、1'；[、]/[0、册等高烙点金属元素。该些元素的含量可1^从了。1'的制造工艺 温度和配线电阻值出发调整最适合的量。
[0115] (ii)为了提高A1合金层与像素电极的电接合性，作为合金元素，优选含有Ni、Co。 通过进一步含有化、Ge，能够使析出物细微化，能够进一步提高耐蚀性、电接合性。
[0116] 所述XI层的厚度可W设为例如50~500皿。
[0117] 另外，作为所述X层，可W包含含有选自Mo、化、Ti、化及W中的1种W上的元素 的金属层狂2层）。该X2层一般被称为阻挡金属（层）。所述X2层如下述详述，有助于电 接合性等的提高。
[0118] 所述X2层在组合使用导电性氧化物层和XI层的情况下，为了提高该些层的密合 性和电接合性、防止相互扩散，可W在该些层之间形成。
[0119] 具体来说，作为源-漏电极，在使用导电性氧化物层和作为XI层的A1系层的情况 下，为了在加热导致的A1系层的凸起防止、在之后的工序中提高与和源-漏电极连接的像 素电极（IT0、IZ0)的电接合性，可W在导电性氧化物层与A1系层之间形成X2层。
[0120] 另外，作为源-漏电极，在使用导电性氧化物层和作为XI层的化系层的情况下， 为了抑制上述化系层表面的氧化，可W在它们之间形成X2层。
[0121] 另外，如后述的形态（III)，也可W在XI层的氧化物半导体层侧和相反侧的双方 形成X2层。
[0122] X2层（阻挡金属层）的厚度可W设为例如50~500皿。
[0123] 作为所述X层的形态，除了仅由XI层（单层或叠层）构成的情况W外，还可W举 出组合XI层（单层或叠层）与X2层（单层或叠层）的情况。
[0124] X层为XI层与X2层的组合的情况下，作为源-漏电极的形态，具体来说可W举出 下述（I)~（III)的形态。
[0125] (I)如图2(c)所示，具有从氧化物半导体层4侧开始依次为导电性氧化物层11 ; X2层（符号X2);和XI层（符号XI)的层叠结构的形态
[0126] (II)如图2(d)所示，具有从氧化物半导体层4侧开始依次为导电性氧化物层11 ; XI层（符号XI);和X2层（符号X2)的层叠结构的形态
[0127] (III)如图2(e)所示，具有从氧化物半导体层4侧开始依次为导电性氧化物层 11 ;X2层（符号X2) ;X1层（符号XI);和X2层（符号X2)的层叠结构的形态
[012引另外，作为所述源-漏电极，通用的是由选自Mo、化、Ti、化及W中的1种W上的 元素构成的阻挡金属层。但是在源-漏电极的表面（与基板相反侧的表面）由上述阻挡金 属层构成的情况下，通过进行上述氧化处理，电极的表面、经蚀刻加工的端部被氧化而形成 厚的氧化膜，容易发生TFT特性（特别是静特性）的劣化、与上层（保护膜等）的密合性降 低导致的膜剥落。进而，还有产生类似于W下的问题的情况。例如作为所述阻挡金属层，一 般使用纯Mo膜单层、纯Mo/纯A1/纯Mo该3层结构的层叠膜，将该些膜用于源-漏电极的 情况下，在源-漏电极加工工序中的水洗工序中，有时氧化物（例如Mo氧化物）溶于水，而 在玻璃基板表面（未被栅极绝缘膜覆盖的部分）、源-漏电极表面存在上述氧化物的残渣。
[0129] 该氧化物（例如Mo氧化物）的残渣成为漏电流增加的原因，并且，还成为招致作 为比源-漏电极更上层而成膜的保护绝缘膜、光致蚀刻剂等与源-漏电极的密合性的降低， 上述保护绝缘膜等剥落的原因。
[0130] 通过上述理由，本发明人等发现，作为源-漏电极而言，从氧化物半导体层侧开始 依次设为阻挡金属层（例如纯Mo层）和A1合金层的层叠膜即可。若成为上述层叠膜，贝U 能够极力减少上述源-漏电极加工工序中的水洗工序中的纯Mo层的露出量，其结果是，能 够抑制水洗处理导致的Mo氧化物的溶解。另外，能够使构成源-漏电极的阻挡金属层（例 如纯Mo层）的膜厚比该阻挡金属层单层的情况下更相对地薄。其结果是，能够抑制与氧化 物半导体直接接触部分的上述氧化物的成长，不会使TFT的静特性劣化（特别是不会使S 值增加），能够提高光应力耐受性。
[0131] 作为所述源-漏电极中的A1合金层，优选
[0132] 合计包含0. 1~4原子％的A组元素：选自Ni和Co中的1种W上的元素的A1合 金层；
[0133] 代替上述A组元素，或与上述A组元素同时，
[0134] 合计包含0. 05~2原子％的B组元素：选自化和Ge中的1种W上的元素的A1 合金层。W下，对该A1合金层进行说明。
[0135] 源-漏电极的表面（与基板相反侧的面）的一部分与作为像素电极使用的IT0膜、 IZ0膜等透明导电性氧化物膜直接接合。上述源-漏电极的表面若为纯A1，则在该纯A1与 上述透明导电性氧化物膜之间形成氧化侣的绝缘膜，存在不能取得欧姆接触而接触电阻上 升的风险。
[0136] 本发明中，作为构成源-漏电极的表面（与基板相反侧的面）的A1合金层，优选 使其包含上述A组元素：选自Ni和Co中的1种W上的元素。由此，在A1合金层与所述像 素电极（透明导电性氧化物膜）的界面，能够使Ni、Co的化合物析出，降低与上述透明导电 性氧化物膜直接接合时的接触电阻。而且其结果是，能够省略由上述纯Mo/纯A1/纯Mo该 3层结构的层叠膜构成的源-漏电极的上部阻挡金属层（纯Mo层）。为了发挥该效果，优 选将上述A组元素的总含量设为0. 1原子％ ^上。更优选为0. 2原子％ ^上，进一步优选 为0. 4原子％ ^上。另一方面，上述A组元素的总含量若过多，则A1合金层的电阻率变高， 因此优选设为4原子％ ^下。更优选为3. 0原子％ ^下，进一步优选为2. 0原子％W下。
[0137] 上述B组元素化、Ge是对提高A1基合金膜的耐蚀性有效的元素。为了发挥该效 果，优选将上述B组元素的总含量设为0. 05原子％ ^上。更优选为0. 1原子％ ^上，进一 步优选为0. 2原子％ ^上。另一方面，上述B组元素的总含量若过多，则A1合金层的电阻 率变高，因此优选设为2原子％ ^下。更优选为1原子％ ^下，进一步优选为0. 8原子％W 下。
[0138] 所述A1 合金层可W进一步包含选自由Nd、Y、Fe、Ti、V、Zr、Nb、Mo、Hf、I'a、Mg、Cr、 Mn、Ru、化、Pd、Ir、Pt、La、Gd、化、Dy、Sr、Sm、Ge及Bi构成的组（C组）中的至少1种元素 (C组元素）。
[0139] 上述C组元素是提高A1合金层的耐热性、对防止在该A1合金层的表面形成的凸 起有效的元素。为了发挥该效果，优选将C组元素的总含量设为0.1原子％^上。更优选 为0.2原子％^上，进一步优选为0.3原子％^上。另一方面，C组元素的总含量若过多， 则A1合金层的电阻率变高，因此优选设为1原子％ ^下。更优选为0. 8原子％ ^下，进一 步优选为0.6原子％W下。
[0140] 上述C组元素中，优选为选自化I、La及Gd中的至少1种元素。
[0141] 作为所述A1合金层，可W举出包含上述A组元素、上述A组元素+上述B组元素、 上述A组元素+上述C组元素、上述A组元素+上述B组元素+上述C组元素、上述B组元 素、或上述B组元素+上述C组元素，余量包含A1及不可避的杂质的A1合金层。
[0142] 所述阻挡金属层的膜厚从膜厚的均匀性的观点出发优选为3nmW上。更优选为 5nmW上，进一步优选为lOnmW上。但是若过厚，则阻挡金属相对于总膜厚的比例变多而配 线电阻增加。因此，所述膜厚优选为lOOnmW下，更优选为80nmW下，进一步优选为60nm W下。
[0143] 从配线的低电阻化的观点出发，所述A1合金层的膜厚优选为lOOnmW上。更优选 为150nmW上，进一步优选为200nmW上。但是若过厚，则需要成膜、蚀刻加工花费的时间 而产生制造成本增加该样的问题。因此，所述膜厚优选为1000皿W下，更优选为800皿W 下，进一步优选为600nmW下。
[0144] 从阻挡金属的阻挡性的观点出发，阻挡金属层相对于总膜厚的膜厚比优选为0. 02 W上，更优选为0.04W上，进一步优选为0.05W上。但是上述膜厚比若过大，则配线电阻 增加，因此上述膜厚比优选为0. 5W下，更优选为0. 4W下，进一步优选为0. 3W下。
[0145] W下，边参照图3边对包括上述氧化处理的本发明的TFT的制造方法进行说明。图 3和W下的说明示出本发明的优选实施方式的一例，并没有限定于此的意思。
[0146] 图3中，在基板1上形成有栅电极2和栅极绝缘膜3,在其上形成有氧化物半导体 层4。进一步在其上形成有源-漏电极5,在其上形成有保护膜（绝缘膜）6,透明导电膜8 通过接触孔7与漏电极5电连接。
[0147] 在基板1上形成栅电极2和栅极绝缘膜3的方法没有特别限定，可W采用通常使 用的方法。另外，栅电极2和栅极绝缘膜3的种类也没有特别限定，可W使用通用的栅电极 和栅极绝缘膜。例如作为栅电极2,可W优选使用电阻率低的A1、化金属；耐热性高的Mo、 化、Ti等高烙点金属；或它们的合金。另外，作为栅极绝缘膜3,可W代表性地例示出娃氮化 膜仪脚、娃氧化膜（Si〇2)、娃氧氮化膜（SiON)等。除此之外，还可W使用Al2〇3、Y203等氧 化物、或将它们层叠的膜。
[014引接下来形成氧化物半导体层4。氧化物半导体层4优选利用瓣射法值C瓣射法或RF瓣射法），使用瓣射祀（W下有时称作"祀"。）成膜。根据瓣射法，能够容易地形成成分、 膜厚的膜面内均匀性优异的薄膜。另外，可W通过涂布法等化学成膜法形成氧化物半导体 层4。
[0149] 作为瓣射法中使用的祀，优选使用包含前述的元素且与所期望的氧化物同一组成 的瓣射祀。由此，能够形成组成偏差少且具有所期望的成分组成的薄膜。
[0150] 具体来说，作为用于所述氧化物半导体层的成膜的祀，使用由金属元素（Sn和选 自In、Ga及化中的1种W上的元素）的氧化物构成且与所期望的氧化物同一组成的氧化 物祀即可。或者可W利用将组成不同的两个祀同时放电的组合瓣射法成膜。上述祀可W通 过例如粉末烧结法来制造。
[0151] 上述瓣射可W举出在W下条件下进行。基板温度可W举出设为大约室温~200°C。 氧添加量根据瓣射装置的构成、祀组成等来适当控制W作为半导体工作即可。氧添加量优 选按照半导体载流子浓度成为大约1〇15~10 i6cnT3的方式进行控制。
[0152] 另外，瓣射成膜时的气压优选为大约1~3mTorr的范围内。向瓣射祀的输入功率 推荐设定在大约200WW上。
[0153] 如上所述，将氧化物半导体层4成膜后，对该氧化物半导体层4进行湿蚀刻，进行 图案化。上述图案化后，优选为了氧化物半导体层4的膜质改善而进行热处理（预退火）。通 过该热处理，晶体管特性的通态电流和场效应迁移率上升，晶体管性能提高。作为预退火的 条件，可W举出例如在大气气氛下或水蒸气气氛下，例如，设为加热温度：约250~400°C、 加热时间：约10分钟~1小时等。
[0154] 在所述预退火之后形成源-漏电极5。源-漏电极5的种类没有特别限定，可W使 用通用的源-漏电极。源-漏电极可W在利用瓣射法成膜后，利用光刻和湿蚀刻法或干蚀 刻法形成。本发明中，由于在用于形成源-漏电极5的图案化中使用酸系蚀刻液，因此构成 源-漏电极5的材料使用A1合金、纯Mo、Mo合金等为宜。另外如上所述，从确保更优异的 TFT特性的观点出发，优选将源-漏电极5设为包含导电性氧化物层11且该导电性氧化物 层11与所述氧化物半导体层4直接接合的结构。该种情况下，源-漏电极5可W仅为所述 导电性氧化物层11、或使所述导电性氧化物层11与X层狂1层、XI层和X2层）层叠的结 构。
[0155] 源-漏电极5仅由金属薄膜构成的情况下，例如可W通过磁控瓣射法将金属薄膜 成膜后，通过光刻和使用酸系蚀刻液的湿蚀刻（酸蚀刻）进行图案化而形成。源-漏电极 5由上述导电性氧化物层11的单层膜构成的情况下， 可W通过与前述的氧化物半导体层4 的形成同样地利用瓣射法将该导电性氧化物层11成膜后，通过光刻和使用酸系蚀刻液的 湿蚀刻（酸蚀刻）进行图案化。另外，在源-漏电极5为导电性氧化物层11与X层（金属 膜）的叠层的情况下，可W在使所述导电性氧化物层11的单层、W及X层狂1层、XI层和 X2层）层叠后，通过光刻和使用酸系蚀刻液的湿蚀刻（酸蚀刻）进行图案化而形成。作为 源-漏电极的所述蚀刻法，可W利用干蚀刻法。
[0156] 另外，作为源-漏电极5,在形成阻挡金属层与A1合金层的层叠膜的情况下，可W 在将各个层（金属薄膜）通过例如磁控瓣射法成膜后，通过光刻和使用酸系蚀刻液的湿蚀 刻（酸蚀刻）进行图案化而形成。
[0157] 接着，如上述中详述进行氧化处理。在氧化物半导体层4、源-漏电极5上通过 CVD烟lemical Vapor D巧osition)法进一步将保护膜6成膜。作为保护膜6,可W使用娃 氮化膜（SiN)、娃氧化膜（Si化）、娃氧氮化膜（SiON)、或将它们层叠的膜。上述保护膜6可 W利用瓣射法形成。
[0158] 接着，基于常法，通过接触孔将透明导电膜8电连接于漏电极5。所述透明导电膜 8的种类没有特别限定，可W使用通常使用的导电膜。
[0159] 本发明的TFT的制造方法由于不含蚀刻阻挡层，因此TFT制造工序中形成的掩膜 数减少。因此，能够充分削减成本。
[0160] 本申请主张基于2012年12月28日申请的日本国专利申请第2012-288944号和 2013年3月5日申请的日本国专利申请第2013-043058号的优先权的利益。2012年12月 28日申请的日本国专利申请第2012-288944号的说明书的全部内容W及2013年3月5日 申请的日本国专利申请第2013-043058号的说明书的全部内容用于本申请的参考被援引。
[0161] 【实施例】
[0162] W下例举实施例进一步具体说明本发明，但本发明本来不受下述实施例限制，当 然可W在能够适合前、后述的主旨的范围内加W适当变更来实施，该些均包含于本发明的 技术范围内。
[0163] [实施例1]
[0164] [本发明例的TFT的制作]
[0165] 基于前述的方法，制作图3所示的薄膜晶体管（TFT)，评价TFT特性（应力耐受 性）。
[0166] 首先，在玻璃基板1 (康宁公司制EAGLEXG、直径lOOmmX厚度0. 7mm)上，依次作 为栅电极2将纯Mo膜成膜100皿，W及作为栅极绝缘膜3将Si〇2膜（膜厚250nm)成膜。上 述栅电极2使用纯Mo的瓣射祀，通过DC瓣射法，在成膜温度：室温、成膜功率；300W、载气： Ar、气压；2mTorr的条件下成膜。另外，上述栅极绝缘膜3利用等离子CVD法，在载气；SiH4 与馬0的混合气体、成膜功率；300W、成膜温度；350°C的条件下成膜。
[0167] 接着，按照如下方式将氧化物半导体层4成膜。目P，在上述栅极绝缘膜3上将氧化 物半导体层 4(Ga-In-&i-Sn-〇、原子比为Ga:In:Zn:Sn=16. 8 : 16. 6 : 47. 2 : 19. 4) 成膜。
[0168] 所述氧化物半导体层4的成膜使用金属元素为上述比率的Ga-In-化-Sn-0瓣射 祀。
[0169] 所述氧化物半导体层4利用DC瓣射法成膜。用于瓣射的装置为（株）ULVAC公司 审IJ"CS-200"，瓣射条件如下所述。
[0170] (瓣射条件）
[0171] 基板温度；室温
[0172] 成膜功率；DC200W [017引 气压；ImTorr
[0174] 氧分压；100Xcy(Ar+〇2) = 4%
[0175] 如上所述将氧化物半导体层4成膜后，通过光刻和湿蚀刻（酸蚀刻）进行图案化。 作为酸系蚀刻液（湿蚀刻液），使用关东化学公司制"IT0-07N"(草酸与水的混合液），将液 温设为室温。在本实施例中，对于进行了实验的所有氧化物薄膜，确认没有湿蚀刻带来的残 渣，能够适当地蚀刻。
[0176] 如上所述将氧化物半导体层4图案化后，为了提高氧化物半导体层4的膜质，进行 预退火处理。预退火处理在大气气氛下W350°C进行60分钟。
[0177]接着，形成源-漏电极5。具体来说，首先将纯Mo膜与前述的栅电极同样地利用 DC瓣射法成膜（膜厚为lOOnm)，然后，通过光刻和湿蚀刻进行图案化。作为酸系蚀刻液，使 用磯酸：硝酸：醋酸：水=70 : 1.9 : 10 : 12(体积比）的混酸（PAN系），且液温为室 温。通过图案化将TFT的沟道长度设为10ym，将沟道宽度设为25ym。为了确实地进行图 案化W防止源-漏电极5的短路，使其进一步在上述酸系蚀刻液中浸溃（过度蚀刻）相对 于源-漏电极5的膜厚为50%对应的时间量。
[0178] 接下来作为氧化处理，在大气气氛下W350°C实施60分钟的热处理。另外作为 其它实施方式，在该热处理后，或者代替该热处理，在功率；100W、气压；133化、处理温度； 200°C、处理时间；1分钟的条件下实施馬0等离子处理。
[0179] 然后形成保护膜6。作为保护膜6,使用Si〇2(膜厚lOOnm)与SiN(膜厚150nm)的 层叠膜（合计膜厚250nm)。上述Si〇2与SiN的形成使用SAMC0制"PD-22CML"，利用等离 子CVD法进行。在本实施例中，作为前处理利用馬0气体进行等离子处理60秒后，依次形成 Si〇2膜及SiN膜。此时的利用N2〇气体的等离子条件设为功率100W、气压133Pa、处理温度 200°C。Si〇2膜的形成使用N2〇与SiH4的混合气体，SiN膜的形成使用SiH4、馬、畑3的混合 气体。任一情况下均将成膜功率设为100W、将成膜温度设为200°C。
[0180] 接着通过光刻、W及干蚀刻，在保护膜6形成晶体管特性评价用的用于探测的接 触孔7,得到相对于本发明例的TFT。
[0181][对酸系蚀刻液的耐性的评价]
[0182] 按如下方式评价氧化物半导体层对源-漏电极形成时所使用的酸系蚀刻液的耐 性。需要说明的是，为了仅确认成分组成（Sn的有无）对所述耐性的影响，供评价的TFT未 进行前述的氧化处理。
[0183] 首先，除了未进行氧化处理，与上述本发明例同样地制作TFT。需要说明的是，如后 述的图4和图5所示，本评价中使用的TFT具有在Si基板12上依次层叠有氧化物半导体 层4、源-漏电极5、碳蒸锻膜13、保护膜6的结构。上述碳蒸锻膜13是为了样品观察（电 子显微镜观察）而设置的保护膜，而不是构成本发明的TFT的膜。另外，作为比较例，除了 形成IGZ0(In-Ga-化-0、原子比为In:Ga:化=1 : 1 : 1、不含Sn)单层作为氧化物半 导体层、W及未进行氧化处理之外，与上述本发明例同样地制作TFT。
[0184] 然后，用FE-SEM观察所得到的各TFT的层叠方向截面。其观察照片分别示于图 4 (形成含Sn的氧化物半导体层）、图5 (形成不含Sn的氧化物半导体层）。
[0185] 由图4可知，在暴露于酸系蚀刻液的氧化物半导体层4包含Sn的情况下，没有 发生所述过度蚀刻导致的该氧化物半导体层4的膜厚的减少（膜变薄）。目P，源-漏电 极5端正下方的氧化物半导体层4的膜厚、与氧化物半导体层4中央部的膜厚之差（由 (100X[源-漏电极5端正下方的氧化物半导体层4的膜厚-氧化物半导体层4中央部的膜 厚]/源-漏电极5端正下方的氧化物半导体层4的膜厚）求出的值。W下同样）为0%。 因此，制作成了氧化物半导体层4的面内均匀的TFT。
[0186] 与此相对，由图5可知，在暴露于酸系蚀刻液的氧化物半导体层4不含Sn的情况 下，发生所述过度蚀刻导致的膜变薄。目P，源-漏电极5端正下方的氧化物半导体层4的膜 厚、与所述氧化物半导体层4中央部的膜厚之差超过50%。
[0187][应力耐受性的评价]
[0188]使用所述TFT(进行了所述氧化处理的本发明例的TFT)，按W下方式进行应力耐 受性的评价。
[0189] 需要说明的是，作为比较例，还进行了在所述源-漏电极5的形成后未进行氧化处 理，除此W外与上述本发明例同样地制作的TFT的应力耐受性的评价。
[0190] 应力耐受性通过进行边对栅电极施加负偏压边照射光的应力施加试验来评价。应 力施加条件如下。
[0191] ?栅电压；-20V
[0192] ?源/漏电压；10V
[0193] ?基板温度；60°C
[0194] ?光应力条件
[0195] 应力施加时间；2小时
[0196]光强度；25000NIT
[0197] 光源；白色LED
[0198] 将其结果示于图6(比较例、未氧化处理）、图7(本发明例、氧化处理为热处理）、 图8 (本发明例、氧化处理为馬0等离子处理）及图9 (本发明例、氧化处理为热处理和馬0 等离子处理）。由图6可知，比较例随着应力施加时间的经过而阔值电压向负侧偏移，2小 时时的阔值电压变化量AVth为7. 50V。可W认为该是由于，通过光照射生成的空穴通过偏 压施加而积蓄在栅极绝缘膜和半导体界面、半导体背沟道和纯化界面，因此阔值电压偏移。
[0199] 与此相对，作为氧化处理实施热处理时，如图7所示，可知TFT的阔值电压变化量 AVth在2小时为3. 50V，相对于所述比较例而言Vth的变化充分小，应力耐受性优异。另 夕F，作为氧化处理仅实施利用馬0气体的等离子处理时，如图8所示，可知TFT的阔值电压 变化量AVth为2. 50V，相对于所述比较例而言Vth的变化充分小，应力耐受性优异。进一 步，作为氧化处理实施所述热处理和所述利用馬0气体的等离子处理二者时，如图9所示， 可知TFT的阔值电压变化量AVth为1. 25V，相对于所述比较例而言Vth的变化更小，应力 耐受性非常优异。
[0200] 像该样，为了确认通过进行所述氧化处理能够得到优异的应力耐受性的理由，按 下述方式进行利用XPS的氧化物半导体层的表面分析。
[0201][利用XPS的氧化物半导体层的表面分析]
[0202] 下述表面分析中，进行了上述暴露于酸系蚀刻液的氧化物半导体层的表面分析。 该表面分析中，使用进行了氧化处理（W350°C在60分钟、大气气氛的条件下热处理）的 TFT。
[020引而且，为了确认该TFT制作途中的、
[0204] (1)氧化物半导体层刚形成后（as-deposited状态）的氧化物半导体层表面、
[0205] (2)刚对氧化物半导体层的表面进行湿蚀刻（酸蚀亥Ij、使用PAN系蚀刻液）后的氧 化物半导体层的表面、W及
[0206] 做在所述似的湿蚀刻后（酸蚀刻后），实施所述氧化处理（热处理）后的氧化 物半导体层的表面
[0207] 各自的状态，利用XPS进行01s光谱峰的观察。
[020引将该些观察结果一并示于图10中。需要说明的是，在图10中分别用纵虚线表示 的、530. 8eV表示无氧缺损时的01s光谱峰值，532. 3eV表示有氧缺损时的01s光谱峰值， 533. 2eV表示0H基团的光谱峰值（对于后述的图19和图20也同样）。
[0209]由该图10可知如下内容。即，若比较氧化物半导体层表面的（l)as-cbposited状 态、（2)湿蚀刻后（酸蚀刻后）、W及（3)氧化处理后（热处理后）的各01s光谱峰的位置， 则（1)as-deposited状态的01s光谱峰大约在530. 8eV，与此相对，（2)湿蚀刻后（酸蚀刻 后）的01s光谱峰比上述（l)as-(kposited状态更向左侧偏移。但是，在（3)上述湿蚀刻 后（酸蚀刻后）实施氧化处理（热处理）的情况下，01s光谱峰与（l)as-cbposited状态 的峰处于同一位置。
[0210] 通过该图10的结果，关于上述氧化处理的有无对表面状态造成的影响，可知W下 内容。通过湿蚀刻（酸蚀刻）而01s光谱峰比as-(kposited状态更向左偏移。该是指如下 状态；通过湿蚀刻（酸蚀刻）而〇H、C该样的污染物附着于氧化物半导体层的表面，构成氧 化物半导体层的金属氧化物的氧与该些污染物结合，构成氧化物半导体层的氧发生缺损。 但是，可W认为通过在上述湿蚀刻（酸蚀刻）后实施热处理，上述〇H、C该样的污染物与氧 置换，可成为电子陷阱的〇H、C被除去，因此01s光谱峰回到as-cbposited状态。该样的现 象在作为氧化处理进行馬0等离子处理时也能够确认。
[0211] [实施例2]
[0引引 [TFT的制作]
[0213] 按下述形成源-漏电极5 ;W及在进行源-漏电极形成后进行的氧化处理时，如 表1所示，在大气气氛下W350°C进行60分钟的热处理，或在功率；100W、气压；133化、处理 温度；20(TC、处理时间；1分钟的条件下实施馬0等离子处理，除此W外，与实施例1同样地 制作TFT。需要说明的是，表1的氧化物半导体层（IGZT0)与实施例1的氧化物半导体层 4(Ga-In-&i-Sn-0、原子比为Ga:In:化：Sn= 16. 8 : 16. 6 : 47. 2 : 19. 4)相同。在 任一例中均确认了薄膜晶体管的层叠方向截面的、源-漏电极端正下方的氧化物半导体层 的膜厚、与所述氧化物半导体层中央部的膜厚之差为5%W下。
[0214] 源-漏电极5按如下方式形成。如表1所示，作为源-漏电极，形成导电性氧化物 层（IZ0、GZ0、或口0)的单层、或该导电性氧化物层和XI层（A1系层、化系层），进一步形 成纯Mo层作为X2层（阻挡金属层）。
[02巧]作为所述导电性氧化物层，形成IZ0(In:Zn(质量比）=70 : 30)、GZ0佑a:Zn(质量比）=10 : 90)、或IT0(In:Sn(质量比）=90 : 10)。所述导电性 氧化物层的膜厚均为20nm。所述导电性氧化物层利用DC瓣射法，在祀尺寸：(!) 101. 6mm、输 入功率；DC200W、气压；2mTorr、气体流量；Ar/〇2= 24/lsccm的条件下成膜。另外，所述XI 层、X2层使用构成皮膜的金属元素的瓣射祀，通过DC瓣射法，在成膜温度：室温、成膜功率： 300W、载气；Ar、气压；2mTorr的条件下成膜。所述XI层、X2层的膜厚分别为80皿。
[0216] 需要说明的是，在源-漏电极为叠层的情况下，在氧化物半导体层正上面从表1中 的"源-漏电极"一栏的左侧开始依次形成各层。
[0217] 使用得到的TFT，如下所述进行静特性的评价和应力耐受性的评价。
[021引[静特性（场效应迁移率（迁移率、FE)、阔值电压Vth、S值）的评价]
[0219] 使用所述TFT测定Id-Vg特性。Id-Vg特性按W下方式设定栅电压、源-漏电极的 电压，使用探针W及半导体参数分析仪化eithley4200SC巧进行测定。
[0220] 栅电压；-30 ~30V(步进 0. 25V)
[0221] 源电压；0V
[0222] 漏电压；10V
[0223] 测走温度；室温
[0224] 由测定的Id-Vg特性算出场效应迁移率（FE)、阔值电压Vth、S值。其结果示于表 1中。另外在图11~14中示出TFT的Id-Vg特性。图11表示表1的No. 1的测定结果， 图12表示表1的No.2的测定结果，图13表示表1的No.4的测定结果，另外图14表示表1的No.5的测定结果。
[0225][应力特性的评价]
[0226] 应力耐受性的评价与实施例1同样地进行。其结果示于表1中。另外在图15和图 16中示出应力耐受性的结果。图15表示表1的No.4的测定结果，图16表示表1的No.5 的测定结果。
[0227] 表1中，S值为1. 0W下时设为S值的判定"0"(良好），S值超过1. 0时设为S 值的判定"A"(稍好）。另外，AVth为6VW下时设为应力耐受性（光应力耐受性）的判 定"0"(良好），AVth超过6V时设为应力耐受性（光应力耐受性）的判定"X"(不良）。 而且作为综合判定，S值和应力耐受性均为0时评价为"◎"(非常良好），S值为A且应力 耐受性为〇时评价为"〇"(良好），S值为0且应力耐受性为X时评价为"X"(不良）。
[0228][利用XPS的氧化物半导体层的表面分析]
[0229] 与上述实施例1同样地，进行as-cbposited状态、湿蚀刻后（酸蚀刻后）W及氧化 处理后（No. 1和No.4是未氧化处理的状态）的氧化物半导体层的利用XI^S的表面分析，求 出〇(氧）Is光谱的强度最高的峰（01s光谱峰）的能量值。而且，将所述氧化处理后的01s 光谱峰的能量值小于所述酸蚀刻后的01s光谱峰时评价为"有峰值偏移"，不是上述情况时 评价为"无峰值偏移"。另外，将确认到所述氧化处理后的强度最高的峰在529. 0~531. 3eV 的范围内时评价为"有"，将没有确认到上述峰在该范围内时评价为"无"。将其结果一并记 在表1中。
[0230]【表1】
[0231]
[0232] 由表1和图11~16可知如下内容。首先对静特性进行叙述。
[0233] 通过表1形成纯Mo层作为源-漏电极的情况（No. 1~3)中，不进行氧化处理时 (No. 1)，S值低，但氧化物半导体层表面的01s光谱峰没有比酸蚀刻后的氧化物半导体层表 面的01s光谱峰更向能量小的方向偏移，氧缺损的恢复不充分，未得到优异的应力耐受性。 另外，进行了氧化处理时（No. 2和3)S值变高。
[0234] 若对比表示上述No. 1的Id-Vg特性的图11与表示上述No. 2的Id-Vg特性的图 12,可知源-漏电极仅为纯Mo层时，若进行大气热处理则S值增加，Id-Vg特性的上升纯化。 若S值增加，则不得不增大使漏电流变化所需的电压，因此上述S值的增加意味着静特性的 降低。
[0235] 与此相对，如表1的No. 4和No. 5,在源-漏电极中使用导电性氧化物层（IZ0层） 时（且该导电性氧化物层与所述氧化物半导体层直接接合），由表示它们的Id-Vg特性的图 13与图14的对比可明确如下内容。即，可知大气热处理的有无不会导致S值的变化，进行 大气热处理时Id-Vg特性的上升也是急剧的，而得到低S值。需要说明的是，No. 4由于未 进行氧化处理，因此氧化物半导体层表面的01s光谱峰没有比酸蚀刻后的氧化物半导体层 表面的01s光谱峰更向能量小的方向偏移，氧缺损的恢复不充分，结果应力耐受性差。
[0236] 上述图12所示的S值的增加可W认为是由于构成源-漏电极的Mo通过大气中的 热处理而氧化，源-漏电极端部的传导特性降低造成的。与此相对，在源-漏电极中使用 IZ0那样的导电性氧化物时，可W认为氧化（热处理）导致的导电性的变化小而能够抑制静 特性的降低。
[0237] 除上述No. 5W外，由No. 6~19的结果也可知，在源-漏电极中使用导电性氧化物 层时，即使进行氧化处理S值也低。另外，如No. 8~19,可知作为源-漏电极，在导电性氧 化物层上即使进一步层叠金属膜（即，纯Mo层、A1系层、化系层）时，也看不到作为源-漏 电极仅形成纯Mo层时那样的S值的增加，而得到良好的静特性。
[023引接着，对应力耐受性进行叙述。由表1的No. 4与No. 5~19的结果的对比可知， 在源-漏电极的与氧化物半导体相接的部分使用导电性氧化物，且在源-漏电极形成后进 行大气热处理时（No. 5~19)，阔值电压偏移量（AVth)与不进行大气热处理时（No. 4)相 比均被改善。
[0239] 特别将No. 4 (无热处理）与No. 5 (有热处理）的应力耐受性的评价结果分别示于 图15、图16中。通过图15与图16的对比，形成IZ0层作为源-漏电极，且未进行大气热 处理时（图15)，阔值电压的偏移量相当大，为11. 5V。与此相对，形成IZ0层作为源-漏电 极，且进行了大气热处理时（图16)，阔值电压偏移量为4. 7V，可知通过大气热处理应力耐 受性大幅提高。
[0240] 通过W上的结果可知，通过在源-漏电极中使用导电性氧化物，能够抑制氧化处 理（大气热处理）导致的源-漏电极端部的电学特性变化。目P，可知通过将导电性氧化物 用于源-漏电极的与氧化物半导体相接的部分，且在源-漏电极形成后进行大气热处理，能 够确实地实现TFT的优异的静特性和优异的应力耐受性的兼顾。
[0241][实施例引 [024引[TFT的制作]
[0243] 按如下方式形成源-漏电极5 ;W及进行在源-漏电极形成后进行的氧化处理时， 如表2所示，在大气气氛下W350°C实施60分钟的热处理，除此之外，与实施例1同样地制 作TFT。在任一例中均确认了薄膜晶体管的层叠方向截面的源-漏电极端正下方的氧化物 半导体层的膜厚、与所述氧化物半导体层中央部的膜厚之差为5 %W下。
[0244] 源-漏电极5按如下方式形成。如表2所示，作为源-漏电极、从氧化物半导体层 侧开始依次按照金属层（阻挡金属层）、A1合金层的顺序形成。所述金属层（阻挡金属层） 和A1合金层使用构成皮膜的金属元素的瓣射祀，通过DC瓣射法，在成膜温度；室温、成膜功 率；300W、载气；Ar、气压；2mTorr的条件下成膜。所述金属层（阻挡金属层）和A1合金层 的膜厚分别如表2所示。
[0245] 使用得到的TFT，与实施例2同样地进行静特性的评价（实施例3中，场效应迁移 率（迁移率、FE)、S值）和应力耐受性的评价。需要说明的是，在本实施例中，对于场效应 迁移率而言，将6cmVVsW上作为合格。将该些结果示于表2中。
[0246]【表2】
[0247]
[024引由表2可知如下内容。良P，如No. 1、3、5和7所示，未进行规定的氧化处理时，显示 出场效应迁移率为6cmVVs W上、且S值为0. 3V/decade左右的良好的切换特性，但A Vth 大而光应力耐受性差。
[0249] 与此相对，上述No.W外的例中，进行氧化处理，可知光应力耐受性（AVth)为 2~4V左右该样良好。
[0250]No. 2中，源-漏电极为纯Mo膜的单层，在该种情况下，光应力耐受性如上所述是良 好的，静特性中的S值增加，与No. 1相比切换特性由于氧化处理而略差。
[0251]No. 4、6、8~11是源-漏电极为阻挡金属层（纯Mo膜、纯Ti膜）与A1合金层的 层叠体的例子。若将该些例子与No.2(S值为0.95V/decade)进行比较，则在该些例子中进 行氧化处理后S值也被抑制为约0. 6~0. 8V/decade，可知通过将源-漏电极设为上述层叠 体，能够抑制氧化处理导致的S值的增加。推测该S值增加的抑制是由于，通过将源-漏电 极设为上述层叠体，且将层叠体中所占纯Mo膜的膜厚减薄，由此阻挡金属层通过A1合金层 被充分保护，其结果是，氧化处理导致的纯Mo膜端部的氧化被抑制。
[0巧2] 通过W上结果可知，通过将源-漏电极设为阻挡金属层（纯Mo)与A1合金层的层 叠结构，能够抑制源-漏电极形成时的水洗工序中的氧化物残渣的产生，且能够抑制上述 氧化处理导致的源-漏电极端部的电学特性变化，作为结果，能够更确实地提高TFT的静特 性与应力耐受性该两种特性。
[0巧引[实施例句
[0254][TFT的制作]
[0255] 如下所述形成构成源-漏电极5的薄膜；如下所述实施在源-漏电极形成后进行 的氧化处理；W及将保护膜6的形成设为如下所述，除此之外，与实施例1同样地制作TFT。
[0256] 作为所述源-漏电极5,使用纯Mo膜（纯Mo电极）或IZ0 (In-Zn-0)薄膜（IZ0电 极）。所述IZ0薄膜的组成W质量比计为In:化=90 : 10。所述纯Mo膜或IZ0薄膜使 用纯Mo的瓣射祀或IZ0瓣射祀，通过DC瓣射法成膜（膜厚为lOOnm)。各电极的成膜条件 设为如下。
[0257](纯Mo膜（纯Mo电极）的形成）
[0巧8] 输入功率（成膜功率）；DC200W，气压；2mTorr，气体流量；Ar20sccm，基板温度 (成膜温度）；室温
[0巧9] (IZ0膜（IZ0电极）的形成）
[0260] 输入功率（成膜功率）；DC2〇OW，气压；ImTorr，气体流量；Ar24sccm，Alsccm，基 板温度（成膜温度）；室温
[0261] 作为在源-漏电极形成后进行的氧化处理，在大气气氛下W300~600°C实施60 分钟的热处理。另外作为比较还制作了未进行上述热处理的样品。
[0262] 作为保护膜6,使用Si〇2(膜厚lOOnm)与SiN(膜厚150nm)的层叠膜（合计膜厚 250nm)。上述Si化与SiN的形成使用SAMC0制"PD-22(ML"，利用等离子CVD法进行。SiO2 膜的形成中使用馬0与SiH4的混合气体，SiN膜的形成使用SiH4、N2、NHs的混合气体。成膜 温度分别设为230°C、150°C，成膜功率均设为RF100W。
[0263] 使用得到的TFT，如下所述进行静特性和应力耐受性的评价。另外，如下所述制作 分析试样，进行氧化物半导体层表面的氧结合状态的评价和氧化物半导体层表层的评价。
[0264][静特性和应力耐受性的评价]
[0265] 与上述实施例2同样地进行静特性（场效应迁移率（迁移率、Uw)、阔值电压 vth)的评价。另外为了进行应力耐受性的评价，与实施例1同样地进行应力施加试验，求出AVth。其结果示于图17和图18中。
[0266] 图17和图18是将源-漏电极的图案化后的热处理（氧化处理）的温度对迁移率 和AVth造成的影响按照源-漏电极的种类（纯Mo电极、IZ0电极）进行整理的图。
[0267] 由图17 (使用Mo电极作为源-漏电极）可知，迁移率不太受热处理温度的影响， 为7cmVVs左右。另一方面，AVth在热处理温度10(rC(相当于无热处理。是没有热处理 时的TFT制造工序的热历程的最高温度）时，为AVth= 8. 0V，但通过在130°CW上、进一 步在250°CW上进行热处理，AVth减少到约4. 0VW下，对光应力的可靠性提高。另外，可 知通过在350°CW上进行热处理，AVth减少到约3. 0VW下，对光应力的可靠性充分提高。 [026引另外，图18是使用IZ0电极作为源-漏电极5的情况，与Mo电极 的情况同样，迁 移率不依赖于热处理温度。另一方面，图18中的AVth与上述图17同样在130°CW上、进 一步在250°CW上、特别是在300°CW上显示出减少倾向。可知热处理温度为600°C时减少 到2. 0V左右。由该图18也可知，源-漏电极形成后的热处理优选为高温，热处理温度设为 300°CW上为宜。
[0269] 由W上的图17和图18的结果可知，作为源-漏电极使用纯Mo膜、IZ0薄膜中的 任一个时，在源-漏电极的形成后优选在130°CW上、更优选在250°CW上、进一步优选在 300°CW上的温度下进行大气中热处理，由此可靠性都恢复。推测该是由于，如上所述通过 热处理，在源-漏电极形成工序中产生的氧化物半导体层表面的氧缺损被修复。也就是说， 可知大气中的热处理是有效的。另外，可知热处理温度（加热温度）越高温可靠性恢复的 效果越大，通过高温化到600°C能够得到更高的可靠性。
[0270][利用XPS的氧化物半导体层的表面分析]
[0271] 为了调查TFT制作工序中的氧化物半导体层表面的氧结合状态，利用XPS狂射线 光电子能谱法），如下所述准备分析试样1和2进行氧化物半导体层的表面分析（氧Is光 谱的调查）。需要说明的是，如上所述，氧化物半导体层的氧缺损通过使氧化物半导体层 浸溃于酸系蚀刻液而产生，因此所述氧Is光谱的调查如下所述，调查了酸系蚀刻液浸溃前 (1A)、酸系蚀刻液浸溃后（2A)、W及酸系蚀刻液浸溃后的进一步热处理后（3A)的状态。
[0272] 分析试样1 (使用纯Mo电极作为源-漏电极）
[027引在娃基板上将Ga-In-化-Sn-0系氧化物半导体层成膜100皿后，在大气气氛下W350°C进行1小时的热处理（预退火）（1A)。接着，在所述氧化物半导体层的表面将纯Mo膜 (源-漏电极）成膜为膜厚100皿，然后，使用PAN蚀刻液，将所述纯Mo膜全部除去（2A)。 再然后，进行在大气气氛下W350°C加热1小时的热处理（氧化处理）（3A)。制作分别将处 理进行到上述工序（1A)、（2A)、（3A)的样品，实施各样品的XI^S测定。
[0274] 分析试样2 (使用IZ0电极作为源-漏电极）
[027引在娃基板上将Ga-In-化-Sn-0系氧化物半导体层成膜100皿后，在大气气氛下W350°C进行1小时的热处理（预退火）（1A)。接着，在所述氧化物半导体层的表面将IZ0薄膜 (源-漏电极）成膜为膜厚lOOnm，然后，使用PAN蚀刻液，将所述IZ0薄膜全部除去（2A)。 再然后，进行在大气气氛下^ 3501：、5001：、6001：各温度加热1小时的热处理（34)。制作 分别将处理进行到上述工序（1A)、（2A)、（3A)的样品，实施各样品的XI^S测定。
[0276] 将对分析试样1、2进行的上述各样品的XI^S测定结果分别示于图19、图20中。
[0277]由图19可知如下内容。即，蚀刻处理前（lA)的0(氧）Is光谱峰处于530.0eV， 表示氧化物半导体层表面的氧缺损少的状态。另一方面，若进行蚀刻处理（2A)，则该峰向 531. 5eV的高能量侧偏移。可W认为该是由于通过进行湿蚀刻（酸蚀刻）从而氧化物半导 体层表面的氧缺损增加。若在所述蚀刻处理后W350°C进行热处理（3A)，则峰位置再次向 530. 8eV附近的低能量侧偏移。由该些结果可W推测，通过在所述蚀刻处理后进行所述热处 理，所述蚀刻处理中产生的氧缺损的一部分被修复。
[027引另外由图20可知如下内容。可知使用IZ0电极作为源-漏电极时，也与上述图 19同样，蚀刻处理前（1A)的01s光谱峰处于530.OeV，但在蚀刻处理后（2A) 01s光谱峰向 531. 4eV的高能量侧偏移而氧缺损增加。可知在蚀刻处理后W350°C或500°C进行热处理 时（3A)，峰的顶点几乎不发生变化而峰形在530. 8eV附近按照有肩的方式变化。由此，可 W认为若在蚀刻处理后W350°C或500°C进行热处理，则在表示氧缺损少的状态的530. 8eV 附近具有峰的成分的比例增加，氧缺损的一部分通过上述热处理被修复。另一方面，可知在 蚀刻处理后W600°C进行热处理时（3A)，峰的顶点（峰的主要成分）为530.8eV，通过使热 处理温度从500°C高温化到600°C从而氧缺损量进一步降低。与前述的TFT特性评价结果 (上述图18)进行对照，也可W认为使用IZ0电极作为源-漏电极时，通过将热处理温度从 500°C提高到600°C从而AVth量大幅降低，因此高温化到600°C对可靠性改善是有效的。
[0279][氧化物半导体层的表层的组成分布测定狂n稠化层的有无的测定）]
[0280] 利用XI^S调查了氧化物半导体层的表层的组成分布。分析样品使用用于前述的氧 结合状态评价的分析试样2的分别处理到（2A)、（3A)(热处理温度为600°C)的样品。详 细而言，从氧化物半导体层的表面开始沿膜厚方向测定化、Sn、In、Ga各金属元素相对于全 部金属元素的含量。将其结果依照酸蚀刻后（2A)、酸蚀刻后进一步热处理后（3A)分别示于 图 21 (a)、图 21(b)中。
[02引]由图21(a)可知，对于酸蚀刻后（2A)的氧化物半导体层而言，Zn、Ga及Sn的浓度 根据深度而大不同，氧化物半导体层的特别是表层的Zn和Ga的浓度相比于氧化物半导体 层的内部（是指从氧化物半导体层的表面到深度10~20nm左右。W下同样）大幅减少。 与此相对，可知若在酸蚀刻后进一步W600°C进行热处理（3A)，则氧化物半导体层的表层 的化浓度与上述图21 (a)不同，比氧化物半导体层的内部更增加。需要说明的是，图21化） 的表层化浓度比为1.39倍。
[0282] 接着，将整理了将酸蚀刻后的热处理的温度（热处理温度）设为ioo°c、5〇(rc、 350°C、或600°C时的所述表层化浓度比与热处理温度的关系的图示于图22中。
[0283] 由该图22可知，通过提高热处理温度从而氧化物半导体层表面的化浓度增加。可 W认为通过进一步提高热处理温度，化容易扩散到表面，如上述图20所示氧化物半导体层 表面的氧化被促进（氧缺损恢复），如上述图18所示，TFT特性提高。
[0284] 符号说明
[0285] 1基板
[0286] 2栅电极
[0287] 3栅极绝缘膜
[028引 4氧化物半导体层
[0289] 5 源-漏电极（S/D)
[0290] 6保护膜（绝缘膜）
[0291] 7接触孔
[0292] 8透明导电膜
[0293] 9蚀刻阻挡层
[0294] 11导电性氧化物层
[029引 XX层
[0296] XIXI层
[0297] X2X2 层
[029引 12Si基板
[0299] 13碳蒸锻膜
【主权项】
1. 一种薄膜晶体管，其特征在于，是在基板上至少依次具有栅电极、栅极绝缘膜、氧化 物半导体层、源-漏电极以及保护所述源-漏电极的保护膜的薄膜晶体管，其中， 所述氧化物半导体层由Sn和选自In、Ga及Zn中的1种以上的元素以及O构成， 在薄膜晶体管的层叠方向截面中，通过[100X(源-漏电极端正下方的氧化物半导体 层的膜厚一氧化物半导体层中央部的膜厚）/源-漏电极端正下方的氧化物半导体层的膜 厚]求得的值为5%以下。2. 如权利要求1所述的薄膜晶体管，其中，用X射线光电子能谱法观察所述氧化物半导 体层的表面时，氧Is光谱的强度最高的峰的能量在529.O~531. 3eV的范围内。3. 如权利要求1或2所述的薄膜晶体管，其中，所述氧化物半导体层满足Sn的含量相 对于全部金属元素为5原子％以上且50原子％以下。4. 如权利要求1或2所述的薄膜晶体管，其中，所述氧化物半导体层由In、Ga、Zn及Sn 和O构成，且将In、Ga、Zn及Sn的合计量设为100原子％时，满足 In的含量为15原子％以上且25原子％以下、 Ga的含量为5原子％以上且20原子％以下、 Zn含量为40原子％以上且60原子％以下、以及Sn的含量为5原子％以上且25原子％以下。5. 如权利要求1或2所述的薄膜晶体管，其中，所述氧化物半导体层包含Zn，且以原 子％单位计，其表层的Zn浓度为该氧化物半导体层的Zn含量的I. 0~1. 6倍。6. 如权利要求1或2所述的薄膜晶体管，其中，所述源-漏电极包含导电性氧化物层， 且该导电性氧化物层与所述氧化物半导体层直接接合。7. 如权利要求6所述的薄膜晶体管，其中，所述源-漏电极具有如下层叠结构： 从所述氧化物半导体层侧开始依次为所述导电性氧化物层；和 包含选自六1、&1、11〇、(>、11、1&及1中的1种以上的元素的1层以上的金属层（乂层， 包含Al合金层）。8. 如权利要求7所述的薄膜晶体管，其中，所述金属层（X层）具有如下层叠结构： 从所述氧化物半导体层侧开始依次为包含选自Mo、Cr、Ti、Ta及W中的1种以上的元 素的金属层（X2层）；和 选自纯Al层、Al合金层、纯Cu层及Cu合金层中的1个以上的金属层（XI层）。9. 如权利要求7所述的薄膜晶体管，其中，所述金属层（X层）具有如下层叠结构： 从所述氧化物半导体层侧开始依次为选自纯Al层、Al合金层、纯Cu层及Cu合金层中 的1个以上的金属层（XI层）；和 包含选自此、0、!1、1&及1中的1种以上的元素的金属层阳层）。10. 如权利要求7所述的薄膜晶体管，其中，所述金属层（X层）具有如下层叠结构： 从所述氧化物半导体层侧开始依次为包含选自Mo、Cr、Ti、Ta及W中的1种以上的元 素的金属层（X2层）； 选自纯Al层、Al合金层、纯Cu层及Cu合金层中的1个以上的金属层（XI层）；和 包含选自此、0、!1、1&及1中的1种以上的元素的金属层阳层）。11. 如权利要求7所述的薄膜晶体管，其中，所述Al合金层包含0. 1原子％以上的选自 附、(：〇、(：11、66、1&、]\1〇、1^、21'、11、恥、1及稀土元素中的1种以上的元素。12. 如权利要求6所述的薄膜晶体管，其中，所述导电性氧化物层由O和选自In、Ga、Zn 及Sn中的1种以上的元素构成。13. 如权利要求1或2所述的薄膜晶体管，其中，所述源-漏电极具有如下层叠结构： 从所述氧化物半导体层侧开始依次为由选自Mo、Cr、Ti、Ta及W中的1种以上的元素 构成的阻挡金属层；和Al合金层。14. 如权利要求13所述的薄膜晶体管，其中，所述源-漏电极中的所述阻挡金属层由纯 Mo或Mo合金构成。15. 如权利要求13所述的薄膜晶体管，其中，所述源-漏电极中的所述Al合金层合计 包含0. 1~4原子％的选自Ni和Co中的1种以上的元素。16. 如权利要求13所述的薄膜晶体管，其中，所述源-漏电极中的所述Al合金层合计 包含0.05~2原子％的选自Cu和Ge中的1种以上的元素。17. 如权利要求15所述的薄膜晶体管，其中，所述源-漏电极中的所述Al合金层还包 含选自Nd、Y、Fe、Ti、V、Zr、Nb、Mo、Hf、Ta、Mg、Cr、Mn、Ru、Rh、Pd、Ir、Pt、La、Gd、Tb、Dy、Sr、 Sm、Ge及Bi中的至少1种元素。18. -种薄膜晶体管的制造方法，其特征在于，其是权利要求1或2所述的薄膜晶体管 的制造方法，其中， 使用酸系蚀刻液进行形成在所述氧化物半导体层上的所述源-漏电极的图案化，然 后，对所述氧化物半导体层的至少暴露于所述酸系蚀刻液的部分进行氧化处理后，形成所 述保护膜。19. 如权利要求18所述的薄膜晶体管的制造方法，其中，所述氧化处理为热处理和N2O 等离子处理中的至少一种。20. 如权利要求19所述的薄膜晶体管的制造方法，其中，进行所述热处理和所述N2O等 离子处理。21. 如权利要求19所述的薄膜晶体管的制造方法，其中，所述热处理在130°C以上且 700°C以下的加热温度下进行。22. 如权利要求21所述的薄膜晶体管的制造方法，其中，将所述加热温度设为250°C以 上。
【专利摘要】本发明提供一种不具有蚀刻阻挡层的背沟道蚀刻型(BCE型)的薄膜晶体管(TFT)，所述薄膜晶体管TFT的氧化物半导体层对TFT制造时的源-漏电极形成时所使用的酸蚀刻溶液的耐性优异，且应力耐受性优异。所述薄膜晶体管的特征在于，在基板上至少依次具有栅电极、栅极绝缘膜、氧化物半导体层、源-漏电极、以及保护所述源-漏电极的保护膜，所述氧化物半导体层由Sn、选自In、Ga及Zn中的1种以上的元素、和O构成，在薄膜晶体管的层叠方向截面中，通过[100×(源-漏电极端正下方的氧化物半导体层的膜厚-氧化物半导体层中央部的膜厚)/源-漏电极端正下方的氧化物半导体层的膜厚]求得的值为5％以下。
【IPC分类】C01G19/00, H01L21/336, H01L29/786
【公开号】CN104904017
【申请号】CN201380067793
【发明人】森田晋也, 越智元隆, 后藤裕史, 钉宫敏洋, 广濑研太, 田尾博昭, 高梨泰幸
【申请人】株式会社神户制钢所
【公开日】2015年9月9日
【申请日】2013年12月26日
【公告号】US20150318400, WO2014104229A1
最新回复(0)