用于氮化镓垂直晶体管的方法和系统的制作方法
用于氮化镓垂直晶体管的方法和系统的制作方法
【专利说明】用于氮化嫁垂直晶体管的方法和系统
[0001] 相关申请的交叉引用
[0002] W下两个常规美国专利申请（包括本申请）为同时提交的，并且将另一申请的全 部公开内容通过引用并入本申请中用于所有目的：
[0003] ?申请号13/735,897,2013年1月7日提交，题为"具有六边形单元结构的氮化嫁 垂直J阳T(GAUJUMNITRIDEVERTICALJ阳TWITH肥XAG0NALCE化STRUCTURE) ";W及
[0004] ?申请号13/735,912,2013年1月7日提交，题为"用于氮化嫁垂直晶体管的方法 和系统（MET册DANDSYSTEMFORAGAUJUMNITRIDEVERTICALTRANSISTOR)"。
【背景技术】
[0005] 功率电子器件广泛用在各种应用中。功率电子器件通常用在电路中W调节电能的 形式（例如，从交流到直流，从一个电压电平到另一电压电平或者W-些其他方式）。该样 的器件可W在宽范围的功率水平（从可移动装置中的几毫瓦到高压输电系统中的几百兆 瓦）内操作。尽管在功率电子器件中取得了进展，但是在本领域中还对改善的电子系统和 操作该改善的电子系统的方法存在需求。
【发明内容】
[0006] 本发明一般性设及电子器件。更具体地，本发明设及用于使用氮化嫁（GaN)基外 延层制造垂直的结型场效应晶体管（JFET)的方法和系统。仅通过示例的方式，本发明的实 施方案利用具有在预定的晶体取向上取向的六边形单元结构的GaN外延结构。本发明的另 一实施方案利用两部分源极沟道结构（two-partsourcechannelstructure)作为JPET 器件的组成部分。该方法和技术可W应用于包括垂直JFET、电接触结构、二极管结构等的多 种化合物半导体系统。
[0007] 根据本发明的实施方案，提供了一种GaN基垂直JFET的阵列。该阵列包括：包含 一个或更多个JFET中的漏极的GaN衬底，和禪接到GaN衬底的一个或更多个外延层。该阵 列还包括禪接到一个或更多个外延层并且沿垂直于GaN衬底的方向延伸的多个六边形单 元。多个六边形单元的侧壁基本上与GaN衬底的晶面对准。该阵列还包括；多个沟道区，每 个沟道区具有与多个六边形单元的侧壁相邻的部分；一个或更多个JFET的多个栅极区，每 个栅极区电禪接到多个沟道区中的一个或更多个；电禪接到多个沟道区中的一个或更多个 沟道区的一个或更多个JFET的多个源极区。
[0008] 根据本发明的另一实施方案，提供了一种垂直JFET。该垂直JFET包括；第III族 氮化物衬底；禪接到第HI族氮化物衬底的第HI族氮化物外延层；和禪接到第一第HI族 氮化物外延层的第III族氮化物外延结构。第III族氮化物外延结构包括；一组六边形再 生长基座，每个六边形再生长基座具有顶表面和侧壁，其包括横向沟道层和一组源极沟道 区，每个源极沟道区包围该组六边形再生长基座中之一。每个源极沟道区包括与侧壁相邻 的第一部分和设置在横向沟道层中的第二部分。第HI族氮化物外延结构还包括一组栅极 区，每个栅极区包围所述源极区中之一。所述垂直JFET还包括电禪接到第HI族氮化物衬 底的漏极区。
[0009] 根据本发明的具体实施方案，提供了一种制造垂直JFET的方法。该方法包括提供 包含第HI族氮化物衬底和禪接到第HI族氮化物衬底的多个外延层的第HI族氮化物外 延结构。该方法还包括移除多个外延层的一部分W形成向多个外延层中延伸预定距离的一 组凹部。该组凹部设置在多个外延层的剩余部分之间。该方法还包括再生长与多个外延层 中之一的至少一部分和多个外延层中的剩余部分禪接的多个再生长外延层。多个再生长外 延层中之一电禪接到多个外延层中之一。此外，该方法包括：移除多个再生长外延层中的一 部分W露出多个外延层中之一的一部分；形成电禪接到多个外延层中之一的源极接触部； 形成电禪接到多个外延层中的另一个的栅极接触部；W及形成电禪接到第III族氮化物衬 底的漏极接触部。
[0010] 根据本发明的另一具体实施方案，提供了一种垂直JFET。该垂直JFET包括；包含 JFET的漏极的GaN衬底，和禪接到GaN衬底的多个图案化外延层。相对于GaN衬底的远端外 延层包括源极沟道的第一部分，并且相邻的图案化外延层被具有预定距离的间隙隔开。垂 直JFET还包括禪接到远端外延层并且设置在间隙的至少一部分中的多个再生长外延层。 相对于GaN衬底的近端再生长外延层包括源极沟道的第二部分。垂直JFET还包括；穿过相 对于GaN衬底的远端再生长外延层的部分并且与源极沟道电接触的源极接触部，与相对于 GaN衬底的远端再生长外延层电接触的栅极接触部，W及与GaN衬底电接触的漏极接触部。
[0011] 通过本发明的方法实现了优于常规技术的许多益处。例如，与常规技术相比，本发 明的实施方案提供具有提高的外延层质量的器件。此外，本发明的实施方案向器件设计者 提供了单独控制源极沟道的元件，使得能够优化器件，而该优化对于传统设计是不可能的。 结合下文W及附图对本发明的该些实施方案和其他实施方案W及本发明的许多优点和特 征进行详细描述。
【附图说明】
[0012] 图1为六方晶体的晶体结构的简化示意图；
[0013] 图2A为根据本发明的一个实施方案的适于外延再生长的六边形凸起的简化平面 图；
[0014] 图2B为具有露出的a面的六边形凸起的简化平面图；
[0015] 图3为根据本发明的一个实施方案的用于垂直JFET的六边形单元结构的平面 图；
[0016] 图4为不出根据本发明的一个实施方案的垂直JFET的简化截面图；
[0017] 图5A至图化为示出制造根据本发明的一个实施方案的垂直JFET的简化工艺流 程；
[0018] 图6A为根据本发明的一个实施方案的垂直JFET的简化截面图；
[0019] 图她为根据本发明的一个替代方案的垂直JFET的简化截面图；
[0020] 图7为示出制造根据本发明的一个实施方案的JFET的方法的简化流程图；
[0021] 图8A为用于根据本发明的一个实施方案的垂直JFET的六边形单元结构的平面 图；化及
[0022] 图8B为图8A中所示的垂直JFET的简化截面图。
【具体实施方式】
[0023] 本发明的实施方案设及电子器件。更具体地，本发明设及用于使用氮化嫁（GaN) 基外延层制造垂直的结型场效应晶体管（JFET)的方法和系统。仅通过示例的方式，本发明 的实施方案利用具有在预定的晶体取向上取向的六边形单元结构的GaN外延结构。本发明 的另一实施方案利用两部分源极沟道结构作为JFET器件的组成部分。该方法和技术可W 应用于包括垂直JFET、电接触结构、二极管结构等的多种化合物半导体系统。
[0024]GaN基电子器件和光电子器件正经历快速发展。与GaNW及相关的合金和异质 结构相关联的期望特性包括对于可见光发射和紫外光发射的高带隙能量、有利的传输特 性（例如，高电子迁移率和高饱和速率）、高击穿电场W及高热导率。根据本发明的实施方 案，利用在拟块体（pseudo-bu化)GaN衬底上的氮化嫁（GaN)外延生长来制造不能使用常规 技术制造的GaN基半导体器件。例如生长GaN的常规方法包括使用异质衬底例如碳化娃 (SiC)。该可由于GaN层与异质衬底之间的热膨胀系数和晶格常数的不同而限制生长在异 质衬底上的可用GaN层的厚度。GaN与异质衬底之间的界面处的高缺陷密度进一步使制造 包括功率电子器件（例如JFET和其他场效应晶体管）的垂直器件的尝试复杂化。
[0025] 另一方面，在本文中所描述的实施方案中利用在块体GaN衬底上的同质外延GaN 层来提供比常规技术和器件优异的特性。例如，对于给定的本底渗杂水平N，电子迁移率y 更高。该提供了低电阻率P，原因是电阻率与电子迁移率成反比，如公式（1)所示：
[0026]
…
[0027] 其中q为元电荷。
[0028] 在块体GaN衬底上的同质外延GaN层所提供的另一优异特性为对于雪崩击穿的高 临界电场。高临界电场使得与具有较低临界电场的材料相比能够在更小的长度L上支持更 大的电压。电流流经更小的长度与低电阻率一起导致比其他材料更低的电阻R，原因是电阻 可W通过W下公式确定：
[0029]
(2)
[0030] 其中A为沟道或电流路径的截面积。
[0031] 通常，在器件的关断状态中需要支持高电压的器件的物理尺寸与使电流在导通状 态下经过具有低电阻的相同器件的能力之间存在折衷。在许多情况下GaN在使该折衷最小 化和使性能最大化方面比其他材料优选。另外，与在不匹配的衬 底上生长的层相比，在块体 GaN衬底上生长的GaN层具有低缺陷密度。低缺陷密度会产生优异的热导率、较少的陷阱相 关的效应（例如动态导通电阻）W及更好的可靠性。
[0032] 所预期的垂直器件结构之一为垂直J阳T。取决于渗杂水平、物理尺寸、导电类型 (例如，n型或P型材料）W及其他因素，垂直JFET可W设计为具有常断功能性或常通功能 性。常断型垂直JFET由于其在电压未施加到栅极的情况下防止电流流动的能力而特别有 用，该常断型垂直JFET可W用作在电力应用中使用的垂直JFET的安全装置等。
[0033] 常断型垂直J阳T可各种方式制造。例如，可W通过P+栅极在任一侧上对从 源极到漏极的n型电流路径进行栅控。通过足够低的背景渗杂化及由于P+栅极中的高空 穴浓度引起的高正电荷，沟道可W在零偏压下载流子耗尽或夹断。在将正电压施加到栅极 时，沟道可W重新打开W使器件导通。因而，在本发明的实施方案中，因为电流穿过栅控区 在源极与漏极之间沿大致垂直方向流动而将器件称为垂直结型场效应晶体管。如本文中更 全面地描述，本发明的实施方案还可W提供设计成电流沿垂直路径和水平路径穿过栅控区 流动的JFET。
[0034] 除支持新范围内高电压的能力、低电阻J阳T应用之外，本文中所描述的GaN垂直 JFET可W在其他方面不同于常规垂直JFET。改变制造模式，可W利用具有不同性质的其他 半导体（例如SiC)来制造垂直JFET。此外，GaN外延层的使用可W允许在垂直JFET的各 个层内作为厚度的函数的非均一渗杂剂浓度，该可W优化器件的性能。
[00巧]图1为示出六方晶体的晶体结构的简化示意图。对本领域的一个技术人员明显的 是，GaN基纤锋矿晶体结构为六方的。如图1所示，六方晶体100 (包括GaN晶体）具有沿附 图中的垂直方向或m面取向的六面（101至106)。m面在相邻的平面之间成60°内角。在 图1中还示出a面120,a面120垂直于ai轴。出于清楚的目的，未示出与a2轴和a3轴垂 直的另外的a面。C面包括由S个轴ai轴、a2轴和a3轴所限定的平面。
[0036] 根据本发明的实施方案，使用GaN基外延结构进行GaN基外延层和结构的外延生 长，在所述GaN基外延结构上已经通过蚀刻限定了六边形台面结构，促进在GaN基外延结构 的预定晶面上外延生长。尽管一些实施方案中就GaN衬底上的外延生长进行了讨论，但是 本发明的实施方案不限于GaN衬底。其他第III-V族材料，尤其是第HI族氮化物材料，包 括在本发明的范围内，并且不仅可W替换示出的GaN衬底，还可W替换本文中所描述的其 他GaN基层和GaN基结构。作为实施例，二元第III-V族（例如，第III族氮化物）材料、 立元第III-V族（例如，第m族氮化物）材料（例如InGaN和AlGaN)化及四元第III-V 族（例如，第III族氮化物）材料（例如AlInGaN)也包括在本发明的范围内。此外，实施 方案可W使用与所示的那些材料具有相反导电类型的材料来为器件提供不同的功能性。例 如，本文中所提供的实施方案专注于形成具有n型漏极区和沟道区的JFET。然而，可对 本领域的一个技术人员明显的类似方式通过使用具有相反导电性的材料（例如，用P型材 料替代n型材料，并且反之亦然）形成P型JFET。
[0037] 如本文所述，本发明人已经确定，在露出的m面上的GaN基外延层的外延生长提供 了具有比在露出的a面或其他高指数晶面上的GaN基外延层的外延生长更高质量特性的外 延层。因此，本发明的实施方案图案化GaN基外延结构W提供被取向成提供适于外延再生 长的露出的m面的多个六边形结构。
[0038] 图2A为根据本发明的实施方案的适于外延再生长的六边形凸起的简化平面图。 参照图2A，示出具有a面平面210的GaN衬底200。六边形凸起215的阵列沿基本垂直于 GaN衬底200的方向延伸。六边形凸起从顶部看具有六边形形状，并且具有延伸成距衬底表 面预定距离的侧壁。外延的嫁面为附图中的平面所在的面（即，在该平面图中六边形凸起 的顶表面）。如W下更全面地描述的，六边形凸起可W包括不同的导电类型的多个外延层， 提供在制造垂直JFET的栅极部分W及源极区中所使用的材料。
[0039] 六边形凸起215可W使用包括电感禪合等离子体（ICP)蚀刻和/或其他的GaN刻 蚀工艺的多种制造技术来形成。六边形凸起215的取向在形成过程中被限定为使得沿基本 垂直于衬底表面的方向延伸的六边形凸起的面（即，侧壁）基本上与GaN晶体的m面对准。 因此，在该图中，支持再生长的面是嫁面（即顶表面）和与m面对准的6个面（被称为侧壁 或再生长面）。
[0040] 出于比较的目的，图2B为具有露出的a面的六边形凸起的简化平面图。在图2B 中示出的六边形凸起相对于衬底（未示出）取向成使得再生长面与a面对准。本发明人已 经确定，与如图2A中所示的在其中再生长面与m面对准的六边形凸起相比，在与图2B中所 示的六边形凸起相关联的a面（或其他高指数晶面）上的再生长得到差的结果。
[0041] 为了形成图2A中所示的结构，六边形结构的形成工艺（例如，蚀刻工艺）可W利 用与a面平面（或其他合适的参考）对准的六边形的掩模使得六边形的侧边230和232垂 直于a面平面对准。换句话说，六边形由沿着垂直于a面平面的方向对准的顶点A和顶点 B取向。因此，由形成工艺导致的六边形凸起的m面为再生长面，并且C面将为六边形凸起 的顶面。与一些常规方法相反，提供再生长表面的六边形凸起的侧面相对于GaN衬底的晶 面（尤其是m面）对准。
[0042] 图3为根据本发明的一个实施方案的用于垂直JFET的六边形单元结构的平面图。 如图3所示，晶体管被布置成六边形图案W提供由于平铺布局的高电流密度的操作。在沟 槽310的蚀刻和限定中使用六边形图案W产生用于再生工艺的再生长基座。在一个实施方 案中，使用合适的缓冲层从多层外延结构中的一层（例如，P型栅极层）制造再生长基座， 所述多层外延结构还包括形成在第III族氮化物（例如，GaN)衬底上的漂移层（例如，n型 GaN)。每个六边形再生长基座包括六个侧壁和一个顶表面。
[0043] 如W下更全面地描述的，本发明的实施方案利用两部分沟道来形成垂直晶体管的 沟道区的元件，包括具有再生长于再生长基座的侧壁上的材料的层的第一部分。因此，在实 施方案中，每个沟道区包括与再生长基座的侧壁相邻的第一部分。两部分沟道的第二部分 包括形成在再生长基座的顶表面上的第二部分。第一部分和第二部分可W被分别称为垂直 沟道和横向沟道，因为电流是在与侧壁相邻的垂直方向上W及在通过再生长基座的顶表面 的横向方向或水平方向上流过两部分沟道的。
[0044] 设置在横向沟道区中的是栅极区。在实施方案中，所述栅极区包括设置在穿过再 生长基座的平面中（即，平行于衬底的平面的水平平面或横向平面）的再生长材料。该种 再生长材料生长在具有与再生基座的一层或更多层的导电类型相同的导电类型的沟槽310 中。本领域的一个普通技术人员将认识到许多变化方案、修改方案和替代方案。
[0045] 为了向垂直晶体管的源极提供电接触，源极区320被分别限定（如六边形结构所 示）为具有形成在如较小的六边形结构的源极区内的源极接触区322与源极插头区324。 如果需要，源极插头结构用于源极与底栅极层的电连接。除了六边形结构，该些元件中的一 个或更多个元件可W使用其它形状，包括矩形、圆形或楠圆形来实现。
[0046] 尽管在图3中未示出，但是在该器件的另一部分处设置有栅极接触部，W向垂直 JFET的栅极区提供电连接。本领域的一个普通技术人员将认识到许多变化方案、修改方案 和替代方案。
[0047] 图4为不出根据本发明的一个实施方案的垂直JFET的简化截面图。如图4所不， 垂直JFET包括多个晶体管，所述多个晶体管布置成在位于导通状态下提供流过垂直构造 的晶体管结构的电流。如参照图3所描述的，在一些实施方案中多个晶体管排列成六边形 阵列w提供包括高堆积密度和由此产生的高电流密度的益处。此外，如在整个说明书更全 面地描述的，由本发明的实施方案提供的垂直JFET利用两部分沟道区，其包括被取向为平 行于衬底的组成部分W及被取向为基本垂直于衬底的组成部分。
[0048]W下参照图5A至图化对垂直J阳T晶体管的制造工艺进行描述。概括地说，在第 III族氮化物衬底405上形成一个或更多个外延层（例如，所示的漂移层407,其可W为n 型第III族氮化物（例如，GaN)层或组合层，W及示为P型第III族氮化物层的将被图案 化W制造再生基座的外延层408)并且所述一个或更多个外延层被图案化W形成再生长基 座410。在再生长基座的侧壁和顶面上再生长源极沟道材料W提供具有从漏极区420到源 极区430的基本垂直取向的电流路径。随后，在再生长基座之间的沟槽中再生长栅极材料， 使得具有第一导电类型 （例如，n型）的源极沟道区设置在第二导电型（P型）的材料之间。 在所示的实施方案中，源极沟道包括取向基本垂直的第一部分432 (也被称为部或区）和取 向基本上水平的第二部分434。因为第一部分432和第二部分434可W分别优化，所W本发 明的实施方案提供使用常规的设计不能得到的设计灵活性。
[0049]然后在再生长基座之间的沟槽的其他区域中再生长栅极材料440,并且形成栅极 接触部442W为栅极连接提供电连接。形成源极接触区450和源极接触部452,W典型地通 过如本文所述的沉积和图案化的绝缘材料（例如，层间电介质）。
[0050] 在于2011年8月24日提交的美国专利申请第13/198,655号中对利用垂直电流 路径的垂直JFET的操作进行附加的详细描述，其全部公开内容出于所有目的通过引用并 入本申请中。与其中所描述的垂直JFET进行比较，本发明的实施方案利用垂直源极沟道区 W及横向源极沟道区两者，其默认的操作模式可W为常断。在常断操作模式下，在没有外部 偏压施加到栅极接触部的情况下，耗尽区在垂直源极沟道区或横向源极沟道区或两者的一 个或多个部分处交叠，从而防止电流从漏极流过源极沟道区到达源极。在栅极接触部与源 极接触部之间施加电压导致耗尽区的分离，使得电流沿垂直方向从漏极420流动通过漂移 区407、垂直源极沟道区432、横向源极沟道区434到达源极430。因此，在本实施方案中，施 加电压至栅极接触部通过降低耗尽区的尺寸并由此提供通过两部分沟道的电流路径使垂 直JFET导通。
[0051]在一些实施方式中，在对具有两部分沟道的器件进行操作期间，在反向偏置下，垂 直源极沟道区432将首先夹断，从而为横向源极沟道区434提供保护。由于在一些实施方 案中横向源极沟道为原生（as-grown)外延层，所W与常规源极沟道相比，沟道的该部分可 W短、横截面窄并且高渗杂（在所述横向源极沟道区夹断的情况下，横截面窄和高渗杂该 两者都倾向于使反向偏置电压降低）。在一些实施方式中，器件的几何形状导致耗尽区穿透 不同深度进入横向源极沟道区434和垂直源极沟道区432,使得能够比沟道的导电性更高 级别的控制。因此，在反向偏压下，与常规的设计相比，漏电流可W减少。
[0052] 返回参考图3,在沟槽310内侧的六边形结构可W包括与再生长基座410相关联的 六边形凸起。因此，在图4中所示的截面可W与图3中的截面A-A'相关联。
[0053] 图5A至图化为示出根据本发明的实施方案的垂直JFET的制造的简化工艺流程 图。在图5A至图化中所示的制造工艺利用其中在n型衬底上方生长n型漂移层的工艺流 程。参照图5A，提供衬底505。在所示的实施方案中，将与垂直JFET的漏极相关联的衬底 505为n型第III族氮化物（例如，GaN)衬底，但本发明不限于此具体材料。GaN衬底505 可w具有渗杂剂浓度为1X10"cnT3至1X10i9cnT3的n+导电类型。在其他实施方案中，使用 具有P型渗杂的衬底。此外，尽管图5A中示出了GaN衬底，但是本发明的实施方案并不限 于GaN衬底。其他第III-V材料（尤其是第III族氮化物材料）包括在本发明的范围内， 并且不仅可W替代示出的GaN衬底，还可W替代本文中所描述的其他GaN基层和GaN基结 构。作为实施例，二元第III-V族（例如，第III族氮化物）材料、S元第III-V族（例如， 第III族氮化物）材料（例如InGaN和AlGaN)、四元第HI族氮化物材料（例如AlInGaN) W及该些材料的渗杂形式等均包括在本发明的范围之内。此外，实施方案可W使用具有相 反导电类型的材料W提供具有不同功能性的器件。
[0054] 尽管一些实施方案中就GaN衬底和GaN外延层进行了讨论，但是本发明不限于该 些具体的二元第III-V族材料，而是适用于更广泛类别的第III-V族材料（尤其是第III族氮化物材料）。因此，尽管一些实施例设及渗杂有娃的n型GaN外延层的生长，但是在其 他实施方案中，本文所描述的技术可适用于高度或轻度渗杂的材料、P型材料、渗杂有除娃 之外的或者不同于娃的渗杂剂例如Mg、Ca、Be、Ge、Se、S、0、Te等的材料的生长。本文所讨 论的衬底可W包括单一材料系统或包含多个层的复合结构的多材料系统。本领域的一个普 通技术人员将认识到许多变化方案、修改方案和替代方案。
[00巧]生长禪接到衬底505的第一外延层510,该将为垂直JFET提供n型GaN材料的漂 移区。用作漂移层的第一外延层510将具有例如由晶体管设计所决定的厚度和渗杂浓度的 性质，并且第一外延层510的性质也可W根据期望的功能性而变化。作为用于垂直JFET的 漂移区，第一外延层510可W为相对低渗杂的材料。例如，第一外延层510可W具有渗杂剂 浓度为1Xl〇i4cnT哇1X10iScnT3的n-导电类型。此外，渗杂剂浓度可W为均一的，或者可 W例如作为外延层的厚度的函数而变化。
[0056] 第一外延层510的厚度也可W根据期望的功能性而显著变化。如上所述，同质外 延生长可W使第一外延层510能够生长为远厚于使用常规方法形成的层。通常，在一些实 施方案中，厚度可W在0. 5ym至100ym之间变化（例如，厚度大于5ym)。得到的垂直JFET 的击穿电压可W根据实施方案而变化。一些实施方案提供了至少100V、300V、600V、1.2kV、 1. 7kV、3. 3kV、5. 5kV、13kV或 20kV的击穿电压。
[0057] 可W使用不同的渗杂剂来制造本文中所公开的n型和p型GaN外延层和GaN外延 结构。例如，n型渗杂剂可W包含娃、氧等。P型渗杂剂可W包含儀、被、锋等。在于2011年 8月24日提交的美国专利申请第13/198, 661号中提供了设及厚度、渗杂剂浓度和漂移区的 击穿电压的更多的描述，其全部公开内容通过引用并入本申请中。
[005引形成第二外延层512W提供可W制造参照图2A和图3所讨论的再生长基座（即， 六边形凸起）的材料。第二外延层512的性质将根据具体的应用而变化，但可W包括在一 些实施方案中将为源极沟道材料W及栅极材料提供再生长表面的一部分的P型第HI族氮 化物（例如，GaN)材料。在一个实施方案中，第二外延层的厚度为约0. 1ym至约0. 5ym， 例如，0.2ym。与常规设计相比，第二外延层的厚度减小使得能够制造更加平坦的结构，提 高器件的良品率和性能。此外，如本文所讨论的，使用两部分源极沟道结构使得源极沟道的 元件的隔离最优化，所述两部分源极沟道结构包括使用原生外延材料制造的一部分（即， W下讨论的第S外延层514)和使用再生长外延材料制造的另一部分（即，W下讨论的第一 再生长层522)。
[0059] 形成第S外延层514W提供将被用作垂直JFET的横向源极沟道区的材料。根据 具体器件的设计，第S外延层514可W使用渗杂剂浓度在1XIQiScnT3与1X10iScnT3之间的 n型材料。如W下更全面地描述，第S外延层514的厚度将限定横向源极沟道区的一个维 度，并且渗杂将是限定JFET的导通电阻的因素。可W从JFET的其他部分（即，垂直源极沟 道区）独立地控制该些参数，提供与传统设计相比不能得到的设计灵活性。在一个实施方 案中，渗杂浓度在约2Xl〇i6cnT3至约2X10iScnT3的范围内，并且厚度在约25皿至约0. 5ym 的范围内。在具体的实施方案中，厚度为0.lym，渗杂浓度为5X10"cnT3。
[0060] 在一些实施方案中，第S外延层514包括GaN材料、AlGaN材料及其组合等。恰当 设计的AlGaN和GaN异质界面由于大的感应极化场而形成二维电子气（2DEG)。在该种情况 下，在横向沟道中在不使用重渗杂的情况下可W实现高横向电导率。尽管示出了AlGaN层， 并且其特征在于比GaN大的带隙，该不是本发明所需要的，并且其他实施方案可W利用其 他第III族氮化物材料，例如InAlN、A1N或该些材料的组合作为第S或附加的外延层。本 领域的一个普通技术人员将认识到许多变化方案、修改方案和替代方案。
[0061] 参照图5B，例如，使用蚀刻工艺形成掩模（未示出），并且移除第二外延层512的 部分和第=外延层514的部分。移除工艺之后，在相邻的再生基座522之间形成沟槽520。 在平面图中，在一些实施方案中沟槽520为六边形形状，对应于图3中所示的六边形沟槽 310。在一些实施方案中，蚀刻工艺包括接近第一外延层510时选择性终止蚀刻工艺的一个 或更多个部分。在其他实施方案中，在蚀刻工艺期间可W移除第一外延层510的一部分。本 领域的一个普通技术人员将认识到许多变化方案、修改方案和替代方案。掩模和移除工艺 之后，在再生长基座522的侧壁523上提供再生长表面，包括第二外延层512的露出部分和 第S外延层514的露出部分W及第S外延层514的顶表面。
[0062] 图5C示出了多个外 延层在预先形成的沟槽520(图5B中所示的）中W及在再生 基座上两者的再生长。第一再生长层526提供了适合用于制造垂直JFET的垂直源极沟道 区（参见图4中的432)的材料，并且第二再生长层528提供适合用于制造垂直J阳T的栅 极区的部分（参见图4中的440)的材料。如W下将更全面地描述的，通过在与现存在于再 生基座中的第二外延层512相关联的栅极材料之间施加偏压，垂直源极沟道区和横向沟道 区处于导通状态或关断状态，并且栅极材料存在于第二再生长层528中。
[0063] 第一再生长层526和第二再生长层528的参数将取决于具体的实施方式。作 为实施例，第一再生长层526的厚度可W在约25皿至约0.Sum的范围内，例如50皿至 200皿之间。根据具体的实施方式第一再生长层526的渗杂浓度可W在约5XIQiScnT3至约 2Xl〇i8cnT3的范围内。
[0064] 第二再生长层528的厚度可W在约50nm至约1.0ym的范围内，尽管第二再生长 层528示出为未完全填充沟槽，但是在一些实施方案中，第二再生长层528可W填充沟槽并 且形成平面结构，尽管该不是本发明所需要的。根据具体的实施方式第二再生长层528的 渗杂浓度可W在约5X10"cnT3至约5X10i9cnT3的范围内。
[0065] 图抓示出了例如通过蚀刻形成掩模（未示出）并且移除第二再生长层528和第 一再生长层526的部分W形成源极区530的源极限定工艺。参照图3,在一些实施方案中源 极区320形成为六边形图案。源极限定工艺露出第=外延层514,W在源极结构与横向源极 沟道区532和垂直源极沟道区534之间提供电连接。在一些实施方式中，源极限定工艺利 用选择性蚀刻，其优选终止于第S外延层514 (例如，AlGaN层）。
[0066] 图祀示出例如通过沉积和图案化形成与第=外延层514电接触的源极接触部 536。参照图3,在一些实施方案中源极接触区322形成为源极区320内的六边形图案。典 型地，在形成之后对源极接触部536进行退火。尽管可W使用沉积和图案化，但是根据本发 明的实施方案可W利用其他的成型工艺，包括剥离工艺。
[0067] 在图5F中，示出在形成源极通孔538的工艺的部分期间移除第S外延层514的部 分，该提供了随后由垂直JFET的源极金属填充的区域。如图5F所示，当第S外延层514的 源极接触部536之间用作掩模的区域被移除时，预先形成的源极接触部536使得移除工艺 (例如蚀刻）能够自对准。在一些实施方案中，在图3的平面图中，移除的材料可W为设置 在源极接触区322的六边形图案内六边形324的形状。尽管在该图中移除工艺延伸至顶表 面或延伸入第二外延层512中，但该不是本发明所需要的，并且移除工艺可W终止在第= 外延层514内。在一些实施方案，如W下更全面地描述的，为了提供在源极接触与第二外延 层之间的电连接，移除工艺露出第二外延层512的一部分，导致第二外延层具有与源极区 相等的电势。在该种方式中，垂直JFET的源极和漏极可W形成由作为漂移层的第一外延层 510分开的p-n结体二极管。
[0068] 参照图5G，源极接触部545形成为与第S外延层（即，横向源极沟道区532)电连 接，并且由此，电连接至垂直源极沟道区534和底层的漂移层。同时，或在不同的工艺期间， 栅极接触部546形成为与栅极区电连接。在图5G中，示出连接至相邻的再生长基座之间的 栅极的部分。如图化所示，附加栅极接触至在再生长基座中栅极的部分被形成在器件结构 不同的截面。参照图化，为了提供用于形成一个栅极区的埋置的P型层的电接触，移除第 S外延层514的部分W露出第二外延层512。在示出的实施方案中，利用电流阻挡垫590， 尽管该不是本发明所需要的。接触金属592沉积或W其他方式形成为电接触至第二外延层 512中的埋置的P型栅极材料。在示出的实施方案中，利用层间电介质（ILD)594和衬垫金 属596W提供到达其他栅极区的连接和与源极区的电隔离。根据具体的实施方案，可W利 用在源极金属化步骤期间形成的金属化W补充所示的栅极金属。本领域的一个普通技术人 员将认识到许多变化方案、修改方案和替代方案。
[0069] 应当指出的是，源极接触部545被短接到第二外延层512(例如，埋置的栅极材 料），使第二外延层位于与源极接触部相同的电势。该种几何形状防止设备操作期间第二外 延层512电势漂移。在垂直JFET的连接背栅的源极与漏极之间形成由作为漂移层的第一 外延层隔离的P-n结体二极管。因此，来自源极的电流流过源极沟道的横向部分和源极沟 道的垂直部分。
[0070] 本文描述的结构与各种边缘终端技术相容。在于2011年12月22日提交的美国 专利申请第 13/3；34, 742 号题为"MethodandSystemforJunctionTerminationinGaN Materials化ingCon化ctivityMo化lation"中对设及边缘终端技术相关的附加描述进行 了描述，其全部公开内容出于所有目的通过引用并入本申请中。
[0071] 仅仅通过示例的方式，W下对适于边缘终端的示例性结构进行描述。本具体结构 不是本发明所需要的，并且其他适合的边缘终端结构包括在本发明的范围内。为了在一个 示例性实施方案中提供边缘终端，如图甜所示进行结终端工艺。使用合适的处理技术限定 边缘终端结构550。边缘终端结构550的结构可W根据具体的应用而变化。
[0072] 尽管一些实施方案可W使用离子注入工艺W形成边缘终端结构550,但该不是本 发明所需要的。用于形成边缘终端结构的其他技术，包括通过蚀刻和外延再生长，W及其他 适合的技术，都包括在本发明的范围内。
[0073] 图51示出了层间电介质（ILD) 555的沉积和延伸通过ILD555的多个通孔556的 形成W露出源极接触545的部分。层间电介质555示出为沉积在栅极区和边缘终端结构上 方。如W下所描述的，穿过ILD555的通孔556能够形成源极金属化，W提供源极区与外部 驱动器之间的电连接。各种适合的材料包括旋涂玻璃、二氧化娃材料、氮化娃材料等都可W 用来制造ILD。
[0074] 图5J示出了在ILD555上方和在通孔556中形成源极金属化560。再次参照图 5以栅极金属化也将形成在与器件结构不同的截面处，提供电连接至栅极接触部546并电 连接至图化中所示的与再生长基座的栅极材料（埋置P型层）电连接的栅极接触部592。 图5K示出了在第III族氮化物衬底的表面上形成漏极金属化565。可W使用引线接合、焊 接、烧结或其他技术经由电极来使得连接到外部系统。
[00巧]图6A为根据本发明的实施方案的垂直JFET的简化截面图。在图6A中所示的结 构与图4中所示的结构共有相似之处。参照图4所提供的描述在合适的时候可用于图6A。 垂直JFET包括与并行操作的JFET的阵列的漏极相关联的第III族氮化物衬底610 (例如， n型GaN衬底）。垂直JFET还包括禪接到第HI族氮化物衬底的一个或多个外延层。如图 6A所示，该些可W被称为原生外延层的外延层包括n-漂移层612 (例如，n型GaN)、P型栅 极层614和n型横向源极沟道层616。在一些实施方案中，横向源极沟道层616包括AlGaN 材料、GaN材料及其组合等。因此，根据具体的应用可W适当地利用缓冲层和界面层。
[0076] 沟槽620形成在P型栅极层614和横向源极沟道层616中，并且进行再生长W形 成垂直源极沟道再生长层622和再生长栅极层624。两部分沟道因此包括与沟槽620相邻 的第一部分621 (例如，使用再生长GaN基材料）和使用横向源极沟道层616的一部分形成 的第二部分623。两部分沟道的第二部分示出为形成在再生长基座的顶层中，该可W如本文 所述排列为多个六边形单元。
[0077] 在一些实施方案中，沟槽620限定为六边形图案，形成包括P型栅极层和横向源极 沟道层的部分的多个六边形再生基座。如上所讨论的，本发明人已经确定，当多个六边形单 元（即，禪接到一个或更多个外延层和/或形成为从一个或更多个外延层，并且沿垂直于第 III族氮化物衬底的方向延伸的再生长底座）具有基本上于第III族氮化物衬底的晶面对 准的侧壁，然后与相对于晶面不对准的单元相比，再生长材料的质量可W得到提高。作为实 施例，可W将再生长基座对准使得第HI族氮化物衬底的m面为再生长表面（即侧壁）。除 了与m面对准W外，近似对准，例如：在侧壁与m面之间的角度小于15°、小于10°、小于 5°、小于4〇、小于3°、小于2〇、小于r等都包括在本发明的范围内。
[0078] 栅极接触部，包括栅极接触部630,形成为分别与再生长栅极层624和P型栅极层 614电接触（该些栅极接触部未在图6A中所示的截面中示出）。
[0079] 为了向横向源极沟道层616提供电连接，移除再生长外 延层的部分W提供源极接 触632和源极金属化634和636。如先前所讨论的，可W利用ILD640W提供JFET的各种 元件之间的电隔离。
[0080] 图6B为根据本发明的替代方案的垂直JFET的简化截面。在图6B中所示的结构 与图6A所示的结构存在相似性，并且参照图6A提供的描述在合适的时候可用于图6B。如 图6B所示，n型重渗杂结构650形成为与每个源极区相关联。n型重渗杂结构650电禪接 到横向沟道源极层616,W有助于减少在源极接触与横向沟道之间的串联电阻。可W使用再 生长工艺、离子注入工艺等来制造n型重渗杂结构。
[0081] 图7为示出制造根据本发明的实施方案的JFET的方法的简化流程图。方法700 包括；提供包括第III族氮化物衬底和禪接到第III族氮化物衬底的多个外延层的第III 族氮化物外延结构（710)。该方法还包括移除多个外延层的一部分W形成延伸到多个外延 层中预定距离的一组凹部（712)。一组凹部被设置在多个外延层的剩余部分之间。该组凹 部可W被图案化为六边形结构W提供一组六边形再生基座。
[0082] 该方法还包括再生长与多个外延层中之一的至少一部分和多个外延层的剩余部 分禪接的多个再生长外延层（714)。多个再生长外延层中之一（例如，第一再生长外延层） 电禪接到多个外延层中之一（例如，多个外延层中的最后一个）。作为实施例，再生长多个 再生长外延层可W包括再生长第一导电类型的第一外延层（电连接到漂移层的n型层）和 再生长具有与第一导电类型不同的第二导电类型的第二外延层（适合用于形成栅极区的P 型层）。在一些实施方案中，多个再生长外延层中的至少之一为共形层。
[0083] 在实施方案中，再生长外延层中之一（例如，第一再生长层）形成源极沟道的第一 部分，并且多个外延层中之一（例如，最后生长层）形成源极沟道的第二部分，多个外延层 中的另一个（例如，最后生长层下面的层）包括垂直JFET的栅极区。在一些实施方式中， 多个再生长外延层的特征在于其厚度等于预定距离。
[0084] 该方法还包括移除多个再生长外延层的一部分W露出多个外延层中之一的一部 分（716)。参照图6A，源极限定工艺移除再生长外延层622和624的部分W露出第二再生 长外延层616。
[0085] 此外，该方法包括：形成电禪接到多个外延层中之一的源极接触部（718);形成电 禪接到多个外延层中的另一个的栅极接触部（720) 及形成电禪接到第III族氮化物衬 底的漏极接触部（722)。
[0086] 图8A为用于根据本发明的实施方案的垂直JFET的六边形单元结构的平面图。图 8B为图8A中所示的垂直JFET的简化截面。图8A和图8B该些附图一起示出了在垂直JFET 的六边形单元结构的元件之间的空间关系。如W上所讨论的，在一些实施方案中，垂直JFET 排列成六边形图案W提供包括高堆积密度的益处。参照图8A和8B，栅极区810a示出为包 围一组较小的六边形或其它合适的形状的六边形单元结构。在截面中，栅极区81化出现在 晶体管的两侧，在某些配置中位于源极接触部82化中屯、。
[0087] 源极限定区与具有由830'所限定的宽度的六边形单元830a相关联。在六边形单 元830a的外边缘与栅极区810a的内边缘之间，横向源极沟道的部分存在于如图8A中所示 的六边形单元820a中。在一些实施方案中，横向源极沟道的长度从约0. 2ym至约5ym变 化，例如，2ym。六边形单元840a由840'所限定的宽度限定了源极金属区。在一些实施方 式中，在源极金属区的外边缘与源极限定区的内边缘之间存在间隙，但是该不是本发明的 实施方案所需要的。
[0088] 源极接触部与六边形850a相关联，其宽度等于850'的宽度。最内部特点是P型 插头通孔，与区域860a相关联，其宽度为860'的宽度。在一些实施方案中，P型插头通孔 为六边形，但是也可w为其他形状，包括圆形、矩形等。使用p型通孔掩模图案化源极金属 结构使得自对准形成如本文所述的通孔。应当理解，根据图5F和图5G所示的通孔的形成 来形成源极接触部。
[0089] 还应当理解，本文所述的实施例和实施方案仅用于示例性目的，并且鉴于其的各 种修改或改变将被建议给本领域的技术人员，并且包括在本申请的精神和范围内W及所附 的权利要求的范围内。
【主权项】
1. 一种制造垂直JFET的方法，所述方法包括： 提供第III族氮化物外延结构，其包括： 第III族氮化物衬底；以及 耦接到所述第III族氮化物衬底的多个外延层； 移除所述多个外延层的一部分以形成向所述多个外延层中延伸预定距离的一组凹部， 其中所述一组凹部设置在所述多个外延层的剩余部分之间； 再生长耦接至所述多个外延层的剩余部分和所述多个外延层中之一的至少一部分的 多个再生长外延层，其中所述多个再生长外延层中之一电耦接到所述多个外延层中之一； 移除所述多个再生长外延层的一部分以露出所述多个外延层中之一的一部分； 形成电耦接到所述多个外延层中之一的源极接触部； 形成电耦接到所述多个外延层中的另一个的栅极接触部；以及 形成电耦接到所述第III族氮化物衬底的漏极接触部。2. 根据权利要求1所述的方法，其中再生长所述多个再生长外延层包括： 再生长第一导电类型的第一外延层；以及 再生长不同于所述第一导电类型的第二导电类型的第二外延层。3. 根据权利要求1所述的方法，其中所述多个再生长外延层中的至少之一为共形层。4. 根据权利要求1所述的方法，其中所述多个外延层中之一包括源极沟道的第一部 分，并且所述再生长外延层中之一包括所述源极沟道的第二部分。5. 根据权利要求4所述的方法，其中所述多个外延层中的另一个包括所述垂直JFET的 栅极区。6. 根据权利要求5所述的方法，其中所述源极沟道的第一部分电短接至第二沟道的第 二部分，并且所述源极沟道的特征在于掺杂为与所述栅极区相反。7. 根据权利要求1所述的方法，其中所述多个再生长外延层的特征在于厚度等于所述 预定距离。8. 根据权利要求1所述的方法，其中所述多个外延层中之一包括形成二维电子气 (2DEG)的n型掺杂GaN材料或AlGaN/GaN材料中的至少一种。9. 根据权利要求8所述的方法，其中所述多个外延层中之一包括源极沟道的第一部 分。10. -种垂直JFET，包括： 包含所述JFET的漏极的GaN衬底； 耦接到所述GaN衬底的多个图案化外延层，其中相对于所述GaN衬底的远端外延层包 括源极沟道的第一部分，并且相邻的图案化外延层被具有预定距离的间隙隔开； 耦接到所述远端外延层并且设置在所述间隙的至少一部分中的多个再生长外延层，其 中相对于所述GaN衬底的近端再生长外延层包括所述源极沟道的第二部分； 穿过相对于所述GaN衬底的远端再生长外延层的部分并且与所述源极沟道电接触的 源极接触部； 与相对于所述GaN衬底的远端再生长外延层电接触的栅极接触部；以及 与所述GaN衬底电接触的漏极接触部。11. 根据权利要求10所述的垂直JFET，还包括与相对于所述GaN衬底的近端外延层电 接触的第二栅极接触部。12. 根据权利要求10所述的垂直JFET，其中所述多个图案化外延层以六边形方式排 列。13. 根据权利要求12所述的垂直JFET，其中所述多个图案化外延层中的每一个包括与 所述GaN衬底的晶面基本上对准的侧壁。14. 根据权利要求13所述的垂直JFET，其中所述晶面为所述GaN衬底的m面。15. 根据权利要求13所述的垂直JFET，其中所述近端再生长外延层再生长在所述侧壁 上。16. 根据权利要求10所述的垂直JFET，其中所述源极沟道的所述第一部分相邻于所述 源极接触部，并且所述源极沟道的所述第二部分相邻于所述近端外延层。
【专利摘要】一种垂直JFET包括：包含JFET的漏极的GaN衬底和耦接到GaN衬底的多个图案化外延层。远端外延层包括源极沟道的第一部分，并且相邻的图案化外延层被具有预定距离的间隙隔开。垂直JFET还包括耦接到远端外延层并且设置在所述间隙的至少一部分中的多个再生长外延层。近端再生长外延层包括源极沟道的第二部分。垂直JFET还包括穿过远端外延层的部分并且与源极沟道电接触的源极接触部；与远端再生长外延层电接触的栅极接触部；以及与GaN衬底电接触的漏极接触部。
【IPC分类】H01L29/808
【公开号】CN104904019
【申请号】CN201380069597
【发明人】聂辉, 安德鲁·P·爱德华兹, 伊舍克·克孜勒亚尔勒, 大卫·P·布尔, 托马斯·R·普朗蒂, 昆廷·迪杜克
【申请人】阿沃吉有限公司
【公开日】2015年9月9日
【申请日】2013年12月18日
【公告号】US9059199, US20140191242, US20150243758, WO2014107305A1
【专利说明】用于氮化嫁垂直晶体管的方法和系统
[0001] 相关申请的交叉引用
[0002] W下两个常规美国专利申请（包括本申请）为同时提交的，并且将另一申请的全 部公开内容通过引用并入本申请中用于所有目的：
[0003] ?申请号13/735,897,2013年1月7日提交，题为"具有六边形单元结构的氮化嫁 垂直J阳T(GAUJUMNITRIDEVERTICALJ阳TWITH肥XAG0NALCE化STRUCTURE) ";W及
[0004] ?申请号13/735,912,2013年1月7日提交，题为"用于氮化嫁垂直晶体管的方法 和系统（MET册DANDSYSTEMFORAGAUJUMNITRIDEVERTICALTRANSISTOR)"。
【背景技术】
[0005] 功率电子器件广泛用在各种应用中。功率电子器件通常用在电路中W调节电能的 形式（例如，从交流到直流，从一个电压电平到另一电压电平或者W-些其他方式）。该样 的器件可W在宽范围的功率水平（从可移动装置中的几毫瓦到高压输电系统中的几百兆 瓦）内操作。尽管在功率电子器件中取得了进展，但是在本领域中还对改善的电子系统和 操作该改善的电子系统的方法存在需求。
【发明内容】
[0006] 本发明一般性设及电子器件。更具体地，本发明设及用于使用氮化嫁（GaN)基外 延层制造垂直的结型场效应晶体管（JFET)的方法和系统。仅通过示例的方式，本发明的实 施方案利用具有在预定的晶体取向上取向的六边形单元结构的GaN外延结构。本发明的另 一实施方案利用两部分源极沟道结构（two-partsourcechannelstructure)作为JPET 器件的组成部分。该方法和技术可W应用于包括垂直JFET、电接触结构、二极管结构等的多 种化合物半导体系统。
[0007] 根据本发明的实施方案，提供了一种GaN基垂直JFET的阵列。该阵列包括：包含 一个或更多个JFET中的漏极的GaN衬底，和禪接到GaN衬底的一个或更多个外延层。该阵 列还包括禪接到一个或更多个外延层并且沿垂直于GaN衬底的方向延伸的多个六边形单 元。多个六边形单元的侧壁基本上与GaN衬底的晶面对准。该阵列还包括；多个沟道区，每 个沟道区具有与多个六边形单元的侧壁相邻的部分；一个或更多个JFET的多个栅极区，每 个栅极区电禪接到多个沟道区中的一个或更多个；电禪接到多个沟道区中的一个或更多个 沟道区的一个或更多个JFET的多个源极区。
[0008] 根据本发明的另一实施方案，提供了一种垂直JFET。该垂直JFET包括；第III族 氮化物衬底；禪接到第HI族氮化物衬底的第HI族氮化物外延层；和禪接到第一第HI族 氮化物外延层的第III族氮化物外延结构。第III族氮化物外延结构包括；一组六边形再 生长基座，每个六边形再生长基座具有顶表面和侧壁，其包括横向沟道层和一组源极沟道 区，每个源极沟道区包围该组六边形再生长基座中之一。每个源极沟道区包括与侧壁相邻 的第一部分和设置在横向沟道层中的第二部分。第HI族氮化物外延结构还包括一组栅极 区，每个栅极区包围所述源极区中之一。所述垂直JFET还包括电禪接到第HI族氮化物衬 底的漏极区。
[0009] 根据本发明的具体实施方案，提供了一种制造垂直JFET的方法。该方法包括提供 包含第HI族氮化物衬底和禪接到第HI族氮化物衬底的多个外延层的第HI族氮化物外 延结构。该方法还包括移除多个外延层的一部分W形成向多个外延层中延伸预定距离的一 组凹部。该组凹部设置在多个外延层的剩余部分之间。该方法还包括再生长与多个外延层 中之一的至少一部分和多个外延层中的剩余部分禪接的多个再生长外延层。多个再生长外 延层中之一电禪接到多个外延层中之一。此外，该方法包括：移除多个再生长外延层中的一 部分W露出多个外延层中之一的一部分；形成电禪接到多个外延层中之一的源极接触部； 形成电禪接到多个外延层中的另一个的栅极接触部；W及形成电禪接到第III族氮化物衬 底的漏极接触部。
[0010] 根据本发明的另一具体实施方案，提供了一种垂直JFET。该垂直JFET包括；包含 JFET的漏极的GaN衬底，和禪接到GaN衬底的多个图案化外延层。相对于GaN衬底的远端外 延层包括源极沟道的第一部分，并且相邻的图案化外延层被具有预定距离的间隙隔开。垂 直JFET还包括禪接到远端外延层并且设置在间隙的至少一部分中的多个再生长外延层。 相对于GaN衬底的近端再生长外延层包括源极沟道的第二部分。垂直JFET还包括；穿过相 对于GaN衬底的远端再生长外延层的部分并且与源极沟道电接触的源极接触部，与相对于 GaN衬底的远端再生长外延层电接触的栅极接触部，W及与GaN衬底电接触的漏极接触部。
[0011] 通过本发明的方法实现了优于常规技术的许多益处。例如，与常规技术相比，本发 明的实施方案提供具有提高的外延层质量的器件。此外，本发明的实施方案向器件设计者 提供了单独控制源极沟道的元件，使得能够优化器件，而该优化对于传统设计是不可能的。 结合下文W及附图对本发明的该些实施方案和其他实施方案W及本发明的许多优点和特 征进行详细描述。
【附图说明】
[0012] 图1为六方晶体的晶体结构的简化示意图；
[0013] 图2A为根据本发明的一个实施方案的适于外延再生长的六边形凸起的简化平面 图；
[0014] 图2B为具有露出的a面的六边形凸起的简化平面图；
[0015] 图3为根据本发明的一个实施方案的用于垂直JFET的六边形单元结构的平面 图；
[0016] 图4为不出根据本发明的一个实施方案的垂直JFET的简化截面图；
[0017] 图5A至图化为示出制造根据本发明的一个实施方案的垂直JFET的简化工艺流 程；
[0018] 图6A为根据本发明的一个实施方案的垂直JFET的简化截面图；
[0019] 图她为根据本发明的一个替代方案的垂直JFET的简化截面图；
[0020] 图7为示出制造根据本发明的一个实施方案的JFET的方法的简化流程图；
[0021] 图8A为用于根据本发明的一个实施方案的垂直JFET的六边形单元结构的平面 图；化及
[0022] 图8B为图8A中所示的垂直JFET的简化截面图。
【具体实施方式】
[0023] 本发明的实施方案设及电子器件。更具体地，本发明设及用于使用氮化嫁（GaN) 基外延层制造垂直的结型场效应晶体管（JFET)的方法和系统。仅通过示例的方式，本发明 的实施方案利用具有在预定的晶体取向上取向的六边形单元结构的GaN外延结构。本发明 的另一实施方案利用两部分源极沟道结构作为JFET器件的组成部分。该方法和技术可W 应用于包括垂直JFET、电接触结构、二极管结构等的多种化合物半导体系统。
[0024]GaN基电子器件和光电子器件正经历快速发展。与GaNW及相关的合金和异质 结构相关联的期望特性包括对于可见光发射和紫外光发射的高带隙能量、有利的传输特 性（例如，高电子迁移率和高饱和速率）、高击穿电场W及高热导率。根据本发明的实施方 案，利用在拟块体（pseudo-bu化)GaN衬底上的氮化嫁（GaN)外延生长来制造不能使用常规 技术制造的GaN基半导体器件。例如生长GaN的常规方法包括使用异质衬底例如碳化娃 (SiC)。该可由于GaN层与异质衬底之间的热膨胀系数和晶格常数的不同而限制生长在异 质衬底上的可用GaN层的厚度。GaN与异质衬底之间的界面处的高缺陷密度进一步使制造 包括功率电子器件（例如JFET和其他场效应晶体管）的垂直器件的尝试复杂化。
[0025] 另一方面，在本文中所描述的实施方案中利用在块体GaN衬底上的同质外延GaN 层来提供比常规技术和器件优异的特性。例如，对于给定的本底渗杂水平N，电子迁移率y 更高。该提供了低电阻率P，原因是电阻率与电子迁移率成反比，如公式（1)所示：
[0026]
…
[0027] 其中q为元电荷。
[0028] 在块体GaN衬底上的同质外延GaN层所提供的另一优异特性为对于雪崩击穿的高 临界电场。高临界电场使得与具有较低临界电场的材料相比能够在更小的长度L上支持更 大的电压。电流流经更小的长度与低电阻率一起导致比其他材料更低的电阻R，原因是电阻 可W通过W下公式确定：
[0029]
(2)
[0030] 其中A为沟道或电流路径的截面积。
[0031] 通常，在器件的关断状态中需要支持高电压的器件的物理尺寸与使电流在导通状 态下经过具有低电阻的相同器件的能力之间存在折衷。在许多情况下GaN在使该折衷最小 化和使性能最大化方面比其他材料优选。另外，与在不匹配的衬 底上生长的层相比，在块体 GaN衬底上生长的GaN层具有低缺陷密度。低缺陷密度会产生优异的热导率、较少的陷阱相 关的效应（例如动态导通电阻）W及更好的可靠性。
[0032] 所预期的垂直器件结构之一为垂直J阳T。取决于渗杂水平、物理尺寸、导电类型 (例如，n型或P型材料）W及其他因素，垂直JFET可W设计为具有常断功能性或常通功能 性。常断型垂直JFET由于其在电压未施加到栅极的情况下防止电流流动的能力而特别有 用，该常断型垂直JFET可W用作在电力应用中使用的垂直JFET的安全装置等。
[0033] 常断型垂直J阳T可各种方式制造。例如，可W通过P+栅极在任一侧上对从 源极到漏极的n型电流路径进行栅控。通过足够低的背景渗杂化及由于P+栅极中的高空 穴浓度引起的高正电荷，沟道可W在零偏压下载流子耗尽或夹断。在将正电压施加到栅极 时，沟道可W重新打开W使器件导通。因而，在本发明的实施方案中，因为电流穿过栅控区 在源极与漏极之间沿大致垂直方向流动而将器件称为垂直结型场效应晶体管。如本文中更 全面地描述，本发明的实施方案还可W提供设计成电流沿垂直路径和水平路径穿过栅控区 流动的JFET。
[0034] 除支持新范围内高电压的能力、低电阻J阳T应用之外，本文中所描述的GaN垂直 JFET可W在其他方面不同于常规垂直JFET。改变制造模式，可W利用具有不同性质的其他 半导体（例如SiC)来制造垂直JFET。此外，GaN外延层的使用可W允许在垂直JFET的各 个层内作为厚度的函数的非均一渗杂剂浓度，该可W优化器件的性能。
[00巧]图1为示出六方晶体的晶体结构的简化示意图。对本领域的一个技术人员明显的 是，GaN基纤锋矿晶体结构为六方的。如图1所示，六方晶体100 (包括GaN晶体）具有沿附 图中的垂直方向或m面取向的六面（101至106)。m面在相邻的平面之间成60°内角。在 图1中还示出a面120,a面120垂直于ai轴。出于清楚的目的，未示出与a2轴和a3轴垂 直的另外的a面。C面包括由S个轴ai轴、a2轴和a3轴所限定的平面。
[0036] 根据本发明的实施方案，使用GaN基外延结构进行GaN基外延层和结构的外延生 长，在所述GaN基外延结构上已经通过蚀刻限定了六边形台面结构，促进在GaN基外延结构 的预定晶面上外延生长。尽管一些实施方案中就GaN衬底上的外延生长进行了讨论，但是 本发明的实施方案不限于GaN衬底。其他第III-V族材料，尤其是第HI族氮化物材料，包 括在本发明的范围内，并且不仅可W替换示出的GaN衬底，还可W替换本文中所描述的其 他GaN基层和GaN基结构。作为实施例，二元第III-V族（例如，第III族氮化物）材料、 立元第III-V族（例如，第m族氮化物）材料（例如InGaN和AlGaN)化及四元第III-V 族（例如，第III族氮化物）材料（例如AlInGaN)也包括在本发明的范围内。此外，实施 方案可W使用与所示的那些材料具有相反导电类型的材料来为器件提供不同的功能性。例 如，本文中所提供的实施方案专注于形成具有n型漏极区和沟道区的JFET。然而，可对 本领域的一个技术人员明显的类似方式通过使用具有相反导电性的材料（例如，用P型材 料替代n型材料，并且反之亦然）形成P型JFET。
[0037] 如本文所述，本发明人已经确定，在露出的m面上的GaN基外延层的外延生长提供 了具有比在露出的a面或其他高指数晶面上的GaN基外延层的外延生长更高质量特性的外 延层。因此，本发明的实施方案图案化GaN基外延结构W提供被取向成提供适于外延再生 长的露出的m面的多个六边形结构。
[0038] 图2A为根据本发明的实施方案的适于外延再生长的六边形凸起的简化平面图。 参照图2A，示出具有a面平面210的GaN衬底200。六边形凸起215的阵列沿基本垂直于 GaN衬底200的方向延伸。六边形凸起从顶部看具有六边形形状，并且具有延伸成距衬底表 面预定距离的侧壁。外延的嫁面为附图中的平面所在的面（即，在该平面图中六边形凸起 的顶表面）。如W下更全面地描述的，六边形凸起可W包括不同的导电类型的多个外延层， 提供在制造垂直JFET的栅极部分W及源极区中所使用的材料。
[0039] 六边形凸起215可W使用包括电感禪合等离子体（ICP)蚀刻和/或其他的GaN刻 蚀工艺的多种制造技术来形成。六边形凸起215的取向在形成过程中被限定为使得沿基本 垂直于衬底表面的方向延伸的六边形凸起的面（即，侧壁）基本上与GaN晶体的m面对准。 因此，在该图中，支持再生长的面是嫁面（即顶表面）和与m面对准的6个面（被称为侧壁 或再生长面）。
[0040] 出于比较的目的，图2B为具有露出的a面的六边形凸起的简化平面图。在图2B 中示出的六边形凸起相对于衬底（未示出）取向成使得再生长面与a面对准。本发明人已 经确定，与如图2A中所示的在其中再生长面与m面对准的六边形凸起相比，在与图2B中所 示的六边形凸起相关联的a面（或其他高指数晶面）上的再生长得到差的结果。
[0041] 为了形成图2A中所示的结构，六边形结构的形成工艺（例如，蚀刻工艺）可W利 用与a面平面（或其他合适的参考）对准的六边形的掩模使得六边形的侧边230和232垂 直于a面平面对准。换句话说，六边形由沿着垂直于a面平面的方向对准的顶点A和顶点 B取向。因此，由形成工艺导致的六边形凸起的m面为再生长面，并且C面将为六边形凸起 的顶面。与一些常规方法相反，提供再生长表面的六边形凸起的侧面相对于GaN衬底的晶 面（尤其是m面）对准。
[0042] 图3为根据本发明的一个实施方案的用于垂直JFET的六边形单元结构的平面图。 如图3所示，晶体管被布置成六边形图案W提供由于平铺布局的高电流密度的操作。在沟 槽310的蚀刻和限定中使用六边形图案W产生用于再生工艺的再生长基座。在一个实施方 案中，使用合适的缓冲层从多层外延结构中的一层（例如，P型栅极层）制造再生长基座， 所述多层外延结构还包括形成在第III族氮化物（例如，GaN)衬底上的漂移层（例如，n型 GaN)。每个六边形再生长基座包括六个侧壁和一个顶表面。
[0043] 如W下更全面地描述的，本发明的实施方案利用两部分沟道来形成垂直晶体管的 沟道区的元件，包括具有再生长于再生长基座的侧壁上的材料的层的第一部分。因此，在实 施方案中，每个沟道区包括与再生长基座的侧壁相邻的第一部分。两部分沟道的第二部分 包括形成在再生长基座的顶表面上的第二部分。第一部分和第二部分可W被分别称为垂直 沟道和横向沟道，因为电流是在与侧壁相邻的垂直方向上W及在通过再生长基座的顶表面 的横向方向或水平方向上流过两部分沟道的。
[0044] 设置在横向沟道区中的是栅极区。在实施方案中，所述栅极区包括设置在穿过再 生长基座的平面中（即，平行于衬底的平面的水平平面或横向平面）的再生长材料。该种 再生长材料生长在具有与再生基座的一层或更多层的导电类型相同的导电类型的沟槽310 中。本领域的一个普通技术人员将认识到许多变化方案、修改方案和替代方案。
[0045] 为了向垂直晶体管的源极提供电接触，源极区320被分别限定（如六边形结构所 示）为具有形成在如较小的六边形结构的源极区内的源极接触区322与源极插头区324。 如果需要，源极插头结构用于源极与底栅极层的电连接。除了六边形结构，该些元件中的一 个或更多个元件可W使用其它形状，包括矩形、圆形或楠圆形来实现。
[0046] 尽管在图3中未示出，但是在该器件的另一部分处设置有栅极接触部，W向垂直 JFET的栅极区提供电连接。本领域的一个普通技术人员将认识到许多变化方案、修改方案 和替代方案。
[0047] 图4为不出根据本发明的一个实施方案的垂直JFET的简化截面图。如图4所不， 垂直JFET包括多个晶体管，所述多个晶体管布置成在位于导通状态下提供流过垂直构造 的晶体管结构的电流。如参照图3所描述的，在一些实施方案中多个晶体管排列成六边形 阵列w提供包括高堆积密度和由此产生的高电流密度的益处。此外，如在整个说明书更全 面地描述的，由本发明的实施方案提供的垂直JFET利用两部分沟道区，其包括被取向为平 行于衬底的组成部分W及被取向为基本垂直于衬底的组成部分。
[0048]W下参照图5A至图化对垂直J阳T晶体管的制造工艺进行描述。概括地说，在第 III族氮化物衬底405上形成一个或更多个外延层（例如，所示的漂移层407,其可W为n 型第III族氮化物（例如，GaN)层或组合层，W及示为P型第III族氮化物层的将被图案 化W制造再生基座的外延层408)并且所述一个或更多个外延层被图案化W形成再生长基 座410。在再生长基座的侧壁和顶面上再生长源极沟道材料W提供具有从漏极区420到源 极区430的基本垂直取向的电流路径。随后，在再生长基座之间的沟槽中再生长栅极材料， 使得具有第一导电类型 （例如，n型）的源极沟道区设置在第二导电型（P型）的材料之间。 在所示的实施方案中，源极沟道包括取向基本垂直的第一部分432 (也被称为部或区）和取 向基本上水平的第二部分434。因为第一部分432和第二部分434可W分别优化，所W本发 明的实施方案提供使用常规的设计不能得到的设计灵活性。
[0049]然后在再生长基座之间的沟槽的其他区域中再生长栅极材料440,并且形成栅极 接触部442W为栅极连接提供电连接。形成源极接触区450和源极接触部452,W典型地通 过如本文所述的沉积和图案化的绝缘材料（例如，层间电介质）。
[0050] 在于2011年8月24日提交的美国专利申请第13/198,655号中对利用垂直电流 路径的垂直JFET的操作进行附加的详细描述，其全部公开内容出于所有目的通过引用并 入本申请中。与其中所描述的垂直JFET进行比较，本发明的实施方案利用垂直源极沟道区 W及横向源极沟道区两者，其默认的操作模式可W为常断。在常断操作模式下，在没有外部 偏压施加到栅极接触部的情况下，耗尽区在垂直源极沟道区或横向源极沟道区或两者的一 个或多个部分处交叠，从而防止电流从漏极流过源极沟道区到达源极。在栅极接触部与源 极接触部之间施加电压导致耗尽区的分离，使得电流沿垂直方向从漏极420流动通过漂移 区407、垂直源极沟道区432、横向源极沟道区434到达源极430。因此，在本实施方案中，施 加电压至栅极接触部通过降低耗尽区的尺寸并由此提供通过两部分沟道的电流路径使垂 直JFET导通。
[0051]在一些实施方式中，在对具有两部分沟道的器件进行操作期间，在反向偏置下，垂 直源极沟道区432将首先夹断，从而为横向源极沟道区434提供保护。由于在一些实施方 案中横向源极沟道为原生（as-grown)外延层，所W与常规源极沟道相比，沟道的该部分可 W短、横截面窄并且高渗杂（在所述横向源极沟道区夹断的情况下，横截面窄和高渗杂该 两者都倾向于使反向偏置电压降低）。在一些实施方式中，器件的几何形状导致耗尽区穿透 不同深度进入横向源极沟道区434和垂直源极沟道区432,使得能够比沟道的导电性更高 级别的控制。因此，在反向偏压下，与常规的设计相比，漏电流可W减少。
[0052] 返回参考图3,在沟槽310内侧的六边形结构可W包括与再生长基座410相关联的 六边形凸起。因此，在图4中所示的截面可W与图3中的截面A-A'相关联。
[0053] 图5A至图化为示出根据本发明的实施方案的垂直JFET的制造的简化工艺流程 图。在图5A至图化中所示的制造工艺利用其中在n型衬底上方生长n型漂移层的工艺流 程。参照图5A，提供衬底505。在所示的实施方案中，将与垂直JFET的漏极相关联的衬底 505为n型第III族氮化物（例如，GaN)衬底，但本发明不限于此具体材料。GaN衬底505 可w具有渗杂剂浓度为1X10"cnT3至1X10i9cnT3的n+导电类型。在其他实施方案中，使用 具有P型渗杂的衬底。此外，尽管图5A中示出了GaN衬底，但是本发明的实施方案并不限 于GaN衬底。其他第III-V材料（尤其是第III族氮化物材料）包括在本发明的范围内， 并且不仅可W替代示出的GaN衬底，还可W替代本文中所描述的其他GaN基层和GaN基结 构。作为实施例，二元第III-V族（例如，第III族氮化物）材料、S元第III-V族（例如， 第III族氮化物）材料（例如InGaN和AlGaN)、四元第HI族氮化物材料（例如AlInGaN) W及该些材料的渗杂形式等均包括在本发明的范围之内。此外，实施方案可W使用具有相 反导电类型的材料W提供具有不同功能性的器件。
[0054] 尽管一些实施方案中就GaN衬底和GaN外延层进行了讨论，但是本发明不限于该 些具体的二元第III-V族材料，而是适用于更广泛类别的第III-V族材料（尤其是第III族氮化物材料）。因此，尽管一些实施例设及渗杂有娃的n型GaN外延层的生长，但是在其 他实施方案中，本文所描述的技术可适用于高度或轻度渗杂的材料、P型材料、渗杂有除娃 之外的或者不同于娃的渗杂剂例如Mg、Ca、Be、Ge、Se、S、0、Te等的材料的生长。本文所讨 论的衬底可W包括单一材料系统或包含多个层的复合结构的多材料系统。本领域的一个普 通技术人员将认识到许多变化方案、修改方案和替代方案。
[00巧]生长禪接到衬底505的第一外延层510,该将为垂直JFET提供n型GaN材料的漂 移区。用作漂移层的第一外延层510将具有例如由晶体管设计所决定的厚度和渗杂浓度的 性质，并且第一外延层510的性质也可W根据期望的功能性而变化。作为用于垂直JFET的 漂移区，第一外延层510可W为相对低渗杂的材料。例如，第一外延层510可W具有渗杂剂 浓度为1Xl〇i4cnT哇1X10iScnT3的n-导电类型。此外，渗杂剂浓度可W为均一的，或者可 W例如作为外延层的厚度的函数而变化。
[0056] 第一外延层510的厚度也可W根据期望的功能性而显著变化。如上所述，同质外 延生长可W使第一外延层510能够生长为远厚于使用常规方法形成的层。通常，在一些实 施方案中，厚度可W在0. 5ym至100ym之间变化（例如，厚度大于5ym)。得到的垂直JFET 的击穿电压可W根据实施方案而变化。一些实施方案提供了至少100V、300V、600V、1.2kV、 1. 7kV、3. 3kV、5. 5kV、13kV或 20kV的击穿电压。
[0057] 可W使用不同的渗杂剂来制造本文中所公开的n型和p型GaN外延层和GaN外延 结构。例如，n型渗杂剂可W包含娃、氧等。P型渗杂剂可W包含儀、被、锋等。在于2011年 8月24日提交的美国专利申请第13/198, 661号中提供了设及厚度、渗杂剂浓度和漂移区的 击穿电压的更多的描述，其全部公开内容通过引用并入本申请中。
[005引形成第二外延层512W提供可W制造参照图2A和图3所讨论的再生长基座（即， 六边形凸起）的材料。第二外延层512的性质将根据具体的应用而变化，但可W包括在一 些实施方案中将为源极沟道材料W及栅极材料提供再生长表面的一部分的P型第HI族氮 化物（例如，GaN)材料。在一个实施方案中，第二外延层的厚度为约0. 1ym至约0. 5ym， 例如，0.2ym。与常规设计相比，第二外延层的厚度减小使得能够制造更加平坦的结构，提 高器件的良品率和性能。此外，如本文所讨论的，使用两部分源极沟道结构使得源极沟道的 元件的隔离最优化，所述两部分源极沟道结构包括使用原生外延材料制造的一部分（即， W下讨论的第S外延层514)和使用再生长外延材料制造的另一部分（即，W下讨论的第一 再生长层522)。
[0059] 形成第S外延层514W提供将被用作垂直JFET的横向源极沟道区的材料。根据 具体器件的设计，第S外延层514可W使用渗杂剂浓度在1XIQiScnT3与1X10iScnT3之间的 n型材料。如W下更全面地描述，第S外延层514的厚度将限定横向源极沟道区的一个维 度，并且渗杂将是限定JFET的导通电阻的因素。可W从JFET的其他部分（即，垂直源极沟 道区）独立地控制该些参数，提供与传统设计相比不能得到的设计灵活性。在一个实施方 案中，渗杂浓度在约2Xl〇i6cnT3至约2X10iScnT3的范围内，并且厚度在约25皿至约0. 5ym 的范围内。在具体的实施方案中，厚度为0.lym，渗杂浓度为5X10"cnT3。
[0060] 在一些实施方案中，第S外延层514包括GaN材料、AlGaN材料及其组合等。恰当 设计的AlGaN和GaN异质界面由于大的感应极化场而形成二维电子气（2DEG)。在该种情况 下，在横向沟道中在不使用重渗杂的情况下可W实现高横向电导率。尽管示出了AlGaN层， 并且其特征在于比GaN大的带隙，该不是本发明所需要的，并且其他实施方案可W利用其 他第III族氮化物材料，例如InAlN、A1N或该些材料的组合作为第S或附加的外延层。本 领域的一个普通技术人员将认识到许多变化方案、修改方案和替代方案。
[0061] 参照图5B，例如，使用蚀刻工艺形成掩模（未示出），并且移除第二外延层512的 部分和第=外延层514的部分。移除工艺之后，在相邻的再生基座522之间形成沟槽520。 在平面图中，在一些实施方案中沟槽520为六边形形状，对应于图3中所示的六边形沟槽 310。在一些实施方案中，蚀刻工艺包括接近第一外延层510时选择性终止蚀刻工艺的一个 或更多个部分。在其他实施方案中，在蚀刻工艺期间可W移除第一外延层510的一部分。本 领域的一个普通技术人员将认识到许多变化方案、修改方案和替代方案。掩模和移除工艺 之后，在再生长基座522的侧壁523上提供再生长表面，包括第二外延层512的露出部分和 第S外延层514的露出部分W及第S外延层514的顶表面。
[0062] 图5C示出了多个外 延层在预先形成的沟槽520(图5B中所示的）中W及在再生 基座上两者的再生长。第一再生长层526提供了适合用于制造垂直JFET的垂直源极沟道 区（参见图4中的432)的材料，并且第二再生长层528提供适合用于制造垂直J阳T的栅 极区的部分（参见图4中的440)的材料。如W下将更全面地描述的，通过在与现存在于再 生基座中的第二外延层512相关联的栅极材料之间施加偏压，垂直源极沟道区和横向沟道 区处于导通状态或关断状态，并且栅极材料存在于第二再生长层528中。
[0063] 第一再生长层526和第二再生长层528的参数将取决于具体的实施方式。作 为实施例，第一再生长层526的厚度可W在约25皿至约0.Sum的范围内，例如50皿至 200皿之间。根据具体的实施方式第一再生长层526的渗杂浓度可W在约5XIQiScnT3至约 2Xl〇i8cnT3的范围内。
[0064] 第二再生长层528的厚度可W在约50nm至约1.0ym的范围内，尽管第二再生长 层528示出为未完全填充沟槽，但是在一些实施方案中，第二再生长层528可W填充沟槽并 且形成平面结构，尽管该不是本发明所需要的。根据具体的实施方式第二再生长层528的 渗杂浓度可W在约5X10"cnT3至约5X10i9cnT3的范围内。
[0065] 图抓示出了例如通过蚀刻形成掩模（未示出）并且移除第二再生长层528和第 一再生长层526的部分W形成源极区530的源极限定工艺。参照图3,在一些实施方案中源 极区320形成为六边形图案。源极限定工艺露出第=外延层514,W在源极结构与横向源极 沟道区532和垂直源极沟道区534之间提供电连接。在一些实施方式中，源极限定工艺利 用选择性蚀刻，其优选终止于第S外延层514 (例如，AlGaN层）。
[0066] 图祀示出例如通过沉积和图案化形成与第=外延层514电接触的源极接触部 536。参照图3,在一些实施方案中源极接触区322形成为源极区320内的六边形图案。典 型地，在形成之后对源极接触部536进行退火。尽管可W使用沉积和图案化，但是根据本发 明的实施方案可W利用其他的成型工艺，包括剥离工艺。
[0067] 在图5F中，示出在形成源极通孔538的工艺的部分期间移除第S外延层514的部 分，该提供了随后由垂直JFET的源极金属填充的区域。如图5F所示，当第S外延层514的 源极接触部536之间用作掩模的区域被移除时，预先形成的源极接触部536使得移除工艺 (例如蚀刻）能够自对准。在一些实施方案中，在图3的平面图中，移除的材料可W为设置 在源极接触区322的六边形图案内六边形324的形状。尽管在该图中移除工艺延伸至顶表 面或延伸入第二外延层512中，但该不是本发明所需要的，并且移除工艺可W终止在第= 外延层514内。在一些实施方案，如W下更全面地描述的，为了提供在源极接触与第二外延 层之间的电连接，移除工艺露出第二外延层512的一部分，导致第二外延层具有与源极区 相等的电势。在该种方式中，垂直JFET的源极和漏极可W形成由作为漂移层的第一外延层 510分开的p-n结体二极管。
[0068] 参照图5G，源极接触部545形成为与第S外延层（即，横向源极沟道区532)电连 接，并且由此，电连接至垂直源极沟道区534和底层的漂移层。同时，或在不同的工艺期间， 栅极接触部546形成为与栅极区电连接。在图5G中，示出连接至相邻的再生长基座之间的 栅极的部分。如图化所示，附加栅极接触至在再生长基座中栅极的部分被形成在器件结构 不同的截面。参照图化，为了提供用于形成一个栅极区的埋置的P型层的电接触，移除第 S外延层514的部分W露出第二外延层512。在示出的实施方案中，利用电流阻挡垫590， 尽管该不是本发明所需要的。接触金属592沉积或W其他方式形成为电接触至第二外延层 512中的埋置的P型栅极材料。在示出的实施方案中，利用层间电介质（ILD)594和衬垫金 属596W提供到达其他栅极区的连接和与源极区的电隔离。根据具体的实施方案，可W利 用在源极金属化步骤期间形成的金属化W补充所示的栅极金属。本领域的一个普通技术人 员将认识到许多变化方案、修改方案和替代方案。
[0069] 应当指出的是，源极接触部545被短接到第二外延层512(例如，埋置的栅极材 料），使第二外延层位于与源极接触部相同的电势。该种几何形状防止设备操作期间第二外 延层512电势漂移。在垂直JFET的连接背栅的源极与漏极之间形成由作为漂移层的第一 外延层隔离的P-n结体二极管。因此，来自源极的电流流过源极沟道的横向部分和源极沟 道的垂直部分。
[0070] 本文描述的结构与各种边缘终端技术相容。在于2011年12月22日提交的美国 专利申请第 13/3；34, 742 号题为"MethodandSystemforJunctionTerminationinGaN Materials化ingCon化ctivityMo化lation"中对设及边缘终端技术相关的附加描述进行 了描述，其全部公开内容出于所有目的通过引用并入本申请中。
[0071] 仅仅通过示例的方式，W下对适于边缘终端的示例性结构进行描述。本具体结构 不是本发明所需要的，并且其他适合的边缘终端结构包括在本发明的范围内。为了在一个 示例性实施方案中提供边缘终端，如图甜所示进行结终端工艺。使用合适的处理技术限定 边缘终端结构550。边缘终端结构550的结构可W根据具体的应用而变化。
[0072] 尽管一些实施方案可W使用离子注入工艺W形成边缘终端结构550,但该不是本 发明所需要的。用于形成边缘终端结构的其他技术，包括通过蚀刻和外延再生长，W及其他 适合的技术，都包括在本发明的范围内。
[0073] 图51示出了层间电介质（ILD) 555的沉积和延伸通过ILD555的多个通孔556的 形成W露出源极接触545的部分。层间电介质555示出为沉积在栅极区和边缘终端结构上 方。如W下所描述的，穿过ILD555的通孔556能够形成源极金属化，W提供源极区与外部 驱动器之间的电连接。各种适合的材料包括旋涂玻璃、二氧化娃材料、氮化娃材料等都可W 用来制造ILD。
[0074] 图5J示出了在ILD555上方和在通孔556中形成源极金属化560。再次参照图 5以栅极金属化也将形成在与器件结构不同的截面处，提供电连接至栅极接触部546并电 连接至图化中所示的与再生长基座的栅极材料（埋置P型层）电连接的栅极接触部592。 图5K示出了在第III族氮化物衬底的表面上形成漏极金属化565。可W使用引线接合、焊 接、烧结或其他技术经由电极来使得连接到外部系统。
[00巧]图6A为根据本发明的实施方案的垂直JFET的简化截面图。在图6A中所示的结 构与图4中所示的结构共有相似之处。参照图4所提供的描述在合适的时候可用于图6A。 垂直JFET包括与并行操作的JFET的阵列的漏极相关联的第III族氮化物衬底610 (例如， n型GaN衬底）。垂直JFET还包括禪接到第HI族氮化物衬底的一个或多个外延层。如图 6A所示，该些可W被称为原生外延层的外延层包括n-漂移层612 (例如，n型GaN)、P型栅 极层614和n型横向源极沟道层616。在一些实施方案中，横向源极沟道层616包括AlGaN 材料、GaN材料及其组合等。因此，根据具体的应用可W适当地利用缓冲层和界面层。
[0076] 沟槽620形成在P型栅极层614和横向源极沟道层616中，并且进行再生长W形 成垂直源极沟道再生长层622和再生长栅极层624。两部分沟道因此包括与沟槽620相邻 的第一部分621 (例如，使用再生长GaN基材料）和使用横向源极沟道层616的一部分形成 的第二部分623。两部分沟道的第二部分示出为形成在再生长基座的顶层中，该可W如本文 所述排列为多个六边形单元。
[0077] 在一些实施方案中，沟槽620限定为六边形图案，形成包括P型栅极层和横向源极 沟道层的部分的多个六边形再生基座。如上所讨论的，本发明人已经确定，当多个六边形单 元（即，禪接到一个或更多个外延层和/或形成为从一个或更多个外延层，并且沿垂直于第 III族氮化物衬底的方向延伸的再生长底座）具有基本上于第III族氮化物衬底的晶面对 准的侧壁，然后与相对于晶面不对准的单元相比，再生长材料的质量可W得到提高。作为实 施例，可W将再生长基座对准使得第HI族氮化物衬底的m面为再生长表面（即侧壁）。除 了与m面对准W外，近似对准，例如：在侧壁与m面之间的角度小于15°、小于10°、小于 5°、小于4〇、小于3°、小于2〇、小于r等都包括在本发明的范围内。
[0078] 栅极接触部，包括栅极接触部630,形成为分别与再生长栅极层624和P型栅极层 614电接触（该些栅极接触部未在图6A中所示的截面中示出）。
[0079] 为了向横向源极沟道层616提供电连接，移除再生长外 延层的部分W提供源极接 触632和源极金属化634和636。如先前所讨论的，可W利用ILD640W提供JFET的各种 元件之间的电隔离。
[0080] 图6B为根据本发明的替代方案的垂直JFET的简化截面。在图6B中所示的结构 与图6A所示的结构存在相似性，并且参照图6A提供的描述在合适的时候可用于图6B。如 图6B所示，n型重渗杂结构650形成为与每个源极区相关联。n型重渗杂结构650电禪接 到横向沟道源极层616,W有助于减少在源极接触与横向沟道之间的串联电阻。可W使用再 生长工艺、离子注入工艺等来制造n型重渗杂结构。
[0081] 图7为示出制造根据本发明的实施方案的JFET的方法的简化流程图。方法700 包括；提供包括第III族氮化物衬底和禪接到第III族氮化物衬底的多个外延层的第III 族氮化物外延结构（710)。该方法还包括移除多个外延层的一部分W形成延伸到多个外延 层中预定距离的一组凹部（712)。一组凹部被设置在多个外延层的剩余部分之间。该组凹 部可W被图案化为六边形结构W提供一组六边形再生基座。
[0082] 该方法还包括再生长与多个外延层中之一的至少一部分和多个外延层的剩余部 分禪接的多个再生长外延层（714)。多个再生长外延层中之一（例如，第一再生长外延层） 电禪接到多个外延层中之一（例如，多个外延层中的最后一个）。作为实施例，再生长多个 再生长外延层可W包括再生长第一导电类型的第一外延层（电连接到漂移层的n型层）和 再生长具有与第一导电类型不同的第二导电类型的第二外延层（适合用于形成栅极区的P 型层）。在一些实施方案中，多个再生长外延层中的至少之一为共形层。
[0083] 在实施方案中，再生长外延层中之一（例如，第一再生长层）形成源极沟道的第一 部分，并且多个外延层中之一（例如，最后生长层）形成源极沟道的第二部分，多个外延层 中的另一个（例如，最后生长层下面的层）包括垂直JFET的栅极区。在一些实施方式中， 多个再生长外延层的特征在于其厚度等于预定距离。
[0084] 该方法还包括移除多个再生长外延层的一部分W露出多个外延层中之一的一部 分（716)。参照图6A，源极限定工艺移除再生长外延层622和624的部分W露出第二再生 长外延层616。
[0085] 此外，该方法包括：形成电禪接到多个外延层中之一的源极接触部（718);形成电 禪接到多个外延层中的另一个的栅极接触部（720) 及形成电禪接到第III族氮化物衬 底的漏极接触部（722)。
[0086] 图8A为用于根据本发明的实施方案的垂直JFET的六边形单元结构的平面图。图 8B为图8A中所示的垂直JFET的简化截面。图8A和图8B该些附图一起示出了在垂直JFET 的六边形单元结构的元件之间的空间关系。如W上所讨论的，在一些实施方案中，垂直JFET 排列成六边形图案W提供包括高堆积密度的益处。参照图8A和8B，栅极区810a示出为包 围一组较小的六边形或其它合适的形状的六边形单元结构。在截面中，栅极区81化出现在 晶体管的两侧，在某些配置中位于源极接触部82化中屯、。
[0087] 源极限定区与具有由830'所限定的宽度的六边形单元830a相关联。在六边形单 元830a的外边缘与栅极区810a的内边缘之间，横向源极沟道的部分存在于如图8A中所示 的六边形单元820a中。在一些实施方案中，横向源极沟道的长度从约0. 2ym至约5ym变 化，例如，2ym。六边形单元840a由840'所限定的宽度限定了源极金属区。在一些实施方 式中，在源极金属区的外边缘与源极限定区的内边缘之间存在间隙，但是该不是本发明的 实施方案所需要的。
[0088] 源极接触部与六边形850a相关联，其宽度等于850'的宽度。最内部特点是P型 插头通孔，与区域860a相关联，其宽度为860'的宽度。在一些实施方案中，P型插头通孔 为六边形，但是也可w为其他形状，包括圆形、矩形等。使用p型通孔掩模图案化源极金属 结构使得自对准形成如本文所述的通孔。应当理解，根据图5F和图5G所示的通孔的形成 来形成源极接触部。
[0089] 还应当理解，本文所述的实施例和实施方案仅用于示例性目的，并且鉴于其的各 种修改或改变将被建议给本领域的技术人员，并且包括在本申请的精神和范围内W及所附 的权利要求的范围内。
【主权项】
1. 一种制造垂直JFET的方法，所述方法包括： 提供第III族氮化物外延结构，其包括： 第III族氮化物衬底；以及 耦接到所述第III族氮化物衬底的多个外延层； 移除所述多个外延层的一部分以形成向所述多个外延层中延伸预定距离的一组凹部， 其中所述一组凹部设置在所述多个外延层的剩余部分之间； 再生长耦接至所述多个外延层的剩余部分和所述多个外延层中之一的至少一部分的 多个再生长外延层，其中所述多个再生长外延层中之一电耦接到所述多个外延层中之一； 移除所述多个再生长外延层的一部分以露出所述多个外延层中之一的一部分； 形成电耦接到所述多个外延层中之一的源极接触部； 形成电耦接到所述多个外延层中的另一个的栅极接触部；以及 形成电耦接到所述第III族氮化物衬底的漏极接触部。2. 根据权利要求1所述的方法，其中再生长所述多个再生长外延层包括： 再生长第一导电类型的第一外延层；以及 再生长不同于所述第一导电类型的第二导电类型的第二外延层。3. 根据权利要求1所述的方法，其中所述多个再生长外延层中的至少之一为共形层。4. 根据权利要求1所述的方法，其中所述多个外延层中之一包括源极沟道的第一部 分，并且所述再生长外延层中之一包括所述源极沟道的第二部分。5. 根据权利要求4所述的方法，其中所述多个外延层中的另一个包括所述垂直JFET的 栅极区。6. 根据权利要求5所述的方法，其中所述源极沟道的第一部分电短接至第二沟道的第 二部分，并且所述源极沟道的特征在于掺杂为与所述栅极区相反。7. 根据权利要求1所述的方法，其中所述多个再生长外延层的特征在于厚度等于所述 预定距离。8. 根据权利要求1所述的方法，其中所述多个外延层中之一包括形成二维电子气 (2DEG)的n型掺杂GaN材料或AlGaN/GaN材料中的至少一种。9. 根据权利要求8所述的方法，其中所述多个外延层中之一包括源极沟道的第一部 分。10. -种垂直JFET，包括： 包含所述JFET的漏极的GaN衬底； 耦接到所述GaN衬底的多个图案化外延层，其中相对于所述GaN衬底的远端外延层包 括源极沟道的第一部分，并且相邻的图案化外延层被具有预定距离的间隙隔开； 耦接到所述远端外延层并且设置在所述间隙的至少一部分中的多个再生长外延层，其 中相对于所述GaN衬底的近端再生长外延层包括所述源极沟道的第二部分； 穿过相对于所述GaN衬底的远端再生长外延层的部分并且与所述源极沟道电接触的 源极接触部； 与相对于所述GaN衬底的远端再生长外延层电接触的栅极接触部；以及 与所述GaN衬底电接触的漏极接触部。11. 根据权利要求10所述的垂直JFET，还包括与相对于所述GaN衬底的近端外延层电 接触的第二栅极接触部。12. 根据权利要求10所述的垂直JFET，其中所述多个图案化外延层以六边形方式排 列。13. 根据权利要求12所述的垂直JFET，其中所述多个图案化外延层中的每一个包括与 所述GaN衬底的晶面基本上对准的侧壁。14. 根据权利要求13所述的垂直JFET，其中所述晶面为所述GaN衬底的m面。15. 根据权利要求13所述的垂直JFET，其中所述近端再生长外延层再生长在所述侧壁 上。16. 根据权利要求10所述的垂直JFET，其中所述源极沟道的所述第一部分相邻于所述 源极接触部，并且所述源极沟道的所述第二部分相邻于所述近端外延层。
【专利摘要】一种垂直JFET包括：包含JFET的漏极的GaN衬底和耦接到GaN衬底的多个图案化外延层。远端外延层包括源极沟道的第一部分，并且相邻的图案化外延层被具有预定距离的间隙隔开。垂直JFET还包括耦接到远端外延层并且设置在所述间隙的至少一部分中的多个再生长外延层。近端再生长外延层包括源极沟道的第二部分。垂直JFET还包括穿过远端外延层的部分并且与源极沟道电接触的源极接触部；与远端再生长外延层电接触的栅极接触部；以及与GaN衬底电接触的漏极接触部。
【IPC分类】H01L29/808
【公开号】CN104904019
【申请号】CN201380069597
【发明人】聂辉, 安德鲁·P·爱德华兹, 伊舍克·克孜勒亚尔勒, 大卫·P·布尔, 托马斯·R·普朗蒂, 昆廷·迪杜克
【申请人】阿沃吉有限公司
【公开日】2015年9月9日
【申请日】2013年12月18日
【公告号】US9059199, US20140191242, US20150243758, WO2014107305A1
最新回复(0)