用于将电力递送到消费型电子装置的电路的制作方法
用于将电力递送到消费型电子装置的电路的制作方法
【专利说明】
[0001] 相关申请的交叉引用
[0002] 本申请要求2014年10月28日提交的美国临时专利申请号62/069, 672的优先权， 要求2014年3月6日提交的美国临时专利申请号61/949, 171的优先权，且要求2013年10 月28日提交的美国临时专利申请号61/896, 557的优先权，上述临时专利申请全部出于所 有目的W全文引用的方式并入本文中。
技术领域
[0003] 本发明大体上设及电力电路，且更明确地说，设及用于提供电力来用于为消费型 电子装置充电和/或供电的电力电路。
【背景技术】
[0004] 能源危机需要降低电流负载的需求侧响应。能源危机在全世界正在到来。举例来 说，美国的能源部预测，到2015年，平均起来，将没有足够的电力来供应美国的平均需求。
[0005] 可控罪魅祸首之一是"吸血鬼负载"。也称为"插墙式电力"或"待机电力"，美国能 源部值犯）估计此电力浪费每年超过1000亿kW，造成上百亿美元的能源浪费。吸血鬼负载 产生者包括手机充电器、膝上型计算机充电器、笔记本型计算机充电器、计算器充电器、小 家电W及其它电池供电的消费型装置。
[0006] 美国能源部在2008年说；
[0007] "许多电器在关掉后仍继续汲取少量的电力。该些"幽灵"负载在使用电的大多数 电器中发生，例如VCR、电视机、音响、计算机和厨房电器。该可通过拔去所述电器的插头，或 使用电源插排并在所述电源插排上使用开关来切断到所述电器的所有电力来避免。"
[000引根据美国能源部的说法，W下类型的装置消耗待机电力：
[0009] 1.用于电压转换的变压器。（包括使用壁式充电器的手机、膝上型计算机和笔记 本、计算器和其它电池供电的装置）。
[0010] 2.为关掉的装置供电的插墙式电力供给。（包括手机、膝上型计算机和笔记本、计 算器、电池供电的钻孔机和工具，其全部具有壁式充电器且其电池已完全充满电，或实际上 与所述装置断开）。
[0011] 3.许多装置具有随开即用功能，其立即响应用户动作，而无热身延迟。
[0012] 4.处于待机模式的电子和电气装置可通过遥控器来唤醒，例如一些空调、视听设 备，例如电视机接收器。
[0013] 5.电子和电气装置，其可甚至在被关掉时也进行一些功能，例如具有电动定时器。 大多数现代计算机消耗待机电力，从而允许它们被远程唤醒（通过LAN唤醒等），或在指定 时间唤醒。即使不需要，该些功能也总是被启用；可通过从电源（有时通过背后的开关）断 开来节约电力，但只有在不需要功能性的情况下。
[0014] 6.不间断电力供给帅巧
[0015] 所有该一切都意味着即使在手机、膝上型计算机或类似装置被完全充电时，电流 也仍在流动，但不完成任何事情且浪费电。最近制造的装置和电器仍然整天、每天汲取电 流，并且花费您的钱，还增加全世界的能源危机。
[0016] 国家标准和技术协会（NIST)(美国商务部的一个部口）在2010年通过其建筑技 术研发小组陈述了其减少"插头负载"的目标，陈述如下：
[0017] "插头负载对总消费量的冲击相当大。对于商业建筑，估计插头负载占总能量使用 的35 %，对于住宅为25 %，且对于学校为10 %。
[001引降低插头负载的机会包括：
[0019] 1)更高效插拔的装置和电器，
[0020] 。自动化的开关装置，且断开不用的电器，并减小来自变压器W及其它小型但总 是接通的电器的"吸血鬼"负载，或
[0021] 3)改变占用人行为"。
[0022] 实际上，所有现代电子器件所经历的问题之一是电力供给（不管是外部还是嵌入 式"电力模块"）不是节能的。该是真的，原因很多，其中之一要追溯到1831年，迈克尔?法 拉第发明变压器的时候。变压器本来就是低效的，因为作为模拟装置，它们只能为每一特定 绕组产生一个电力输出。因此，如果两个电力输出是必要的，那么需要两个二次绕组。此外， 通常存在超过50个必需结合变压器工作的零件和工件，来创造常见的现代外部电力供给， 对于内部或嵌入式电力模块，数字只是稍低。电力供给中的所述数目的零件本来就是低效 的，因为电流必须在各种零件中、围绕各种零件和穿过各种零件行进，每一零件具有不同的 功耗因子；且甚至电路迹线导致造成能源浪费的电阻性损耗。
[0023] 另外，变压器的工作方式是形成磁场和使磁场崩溃。由于无法通过磁场形成/崩 溃来重获所有电子，因此那些逃逸的电子通常作为热量而逃逸，该就是手机、膝上型计算机 和平板计算机充电器摸起来觉得暖或烫的原因。该也是所有消费型电子器件均产生热量的 主要原因，该不仅浪费能源/电，而且通过其它相关联电子零件的发热，造成最终耗损。
[0024] 当前电子器件中发现的另一低效性是需要多个内部电力供给来运行不同零件。举 例来说，在现代世界电力模块中，MOSFET已成为电路中的"真实世界"接口的越来越重要的 部分。
[0025] 金属氧化物半导体场效晶体管（MOSFET)实现切换、电动机/螺线管驱动、变压器 介接W及许多其它功能。另一方面是微处理器。微处理器的特征在于稳定的降低的操作电 压和电流，其可为5伏、3. 3伏、2. 7伏或甚至1. 5伏。在大多数系统中，M0S阳T和微处理器 一起或组合使用，来使电路工作。然而，最常见的是，微处理器和用于MOSFET的驱动器W不 同电压操作，从而导致电路内需要多个电力供给。
[0026] 标准的高压NM0SM0S阳T需要可递送5到20伏的栅极电压来成功将其接通和断 开的驱动器。在接通的情况下，实际上存在栅极驱动器电压超过轨电力为有效的要求。已 为此目的设计了使用电荷累技术的专业驱动器。高压MOSFET栅极驱动器的另一主要功能 是具有降低的输入驱动要求，使得其可与现代CMOS处理器的输出驱动能力兼容。
[0027] 此MOSFET/驱动器布置（在大多数外部电力供给如充电器中是常见的）实际上需 要S个单独的电力供给。需要的第一电力供给为主电力轨，其通常由供应到MOSFET的在 127VDC到375VDC的范围内的经整流线电压组成。需要的第二电力供给为M0S阳T驱动器所 需的15伏（或更高）。最后，微处理器需要另一隔离的电力供给来用于其许多不同且变化 的电压。
[002引在典型的电视机中找到电流低效性和能源浪费的有力实例，典型的电视机需要至 多达四个到六个不同的电力供应模块来运行屏幕、背光、主电路板，W及声音和辅助板。此 电流系统需要多个变压器W及数十个零件来用于所需的每一电力供给。变压器和零件（包 括MOSFET)通过其重复的低效性而增加热量，该是电视机的背部摸起来总是发烫的一个原 因。另外，各种电力输出需要的变压器越多，就需要越多的零件，且造成能源浪费的越多原 因。
[0029] 除热量问题之外，基于多变压器的电力供给全部需要通常从四十到六十个零件来 操作，从而对于典型的基于变压器的电视机电力供应模块来说，需要数十个零件，该增加了 成本和总组件大小，同时降低了可靠性。伴随着零件多样性的是增加的系统电阻，其W作为 热量的浪费能源告终。
[0030] 本发明旨在解决上文所确定的问题中的一个或多个问题，W提供更好地有效性， 且产生对来自轨来源的电涌流的较多控制。
【发明内容】
[0031] 在本发明的一个方面中，提供一种用于提供电力来用于充电应用和/或为电子装 置的恒定供应电路供电的电路。所述电路包括；一次电力电路，其适于电禪合到电力源；W 及二次电力电路，其电禪合到所述一次电力电路。一次电力电路被配置来接收来自所述电 力源的交流（AC)输入电力信号，且产生中间直流值C)电力信号。在AC输入情况下，中间 DC电力信号是在小于AC输入电力信号的电压电平的第一电压电平下产生。二次电力电路 被配置来接收来自所述一次电力电路的中间DC电力信号，并将输出DC电力信号递送到电 子装置。所述输出DC电力信号是在小于中间DC电力信号的第一电压电平的输出电压电平 下递送。
[0032] 在本发明的另一方面中，提供一种用于提供电力来用于为电子装置供电的电力模 块，所述电子装置如监视器、电视机、大型家电、数据中屯、W及电信电路板。所述电力模块包 括整流器电路、开关电容器电压击穿电路和控制器集成电路，W及正向转换器电路。所述整 流器电路接收来自电力源的AC电力输入信号，且产生经整流的DC电力信号。所述开关电 容器电压击穿电路和控制器集成电路接收所述经整流的DC电力信号，且基于感测所述AC 电力输入信号的电压电平的集成控制器来产生中间DC电力信号，并依据所述感测到的电 压电平来调整开关电容器电压击穿电路的增益。所述正向转换器电路包括变压器，其接收 所述中间DC电力信号，且产生待递送到所述电子装置的输出DC电力信号。
[003引在本发明的另一方面中，提供一种用于AC到DC和DC到DC转换的高效开关电容 器电压击穿电路。所述高效开关电容器电压击穿电路包括：一对并行电禪合的反激电容器； W及多个开关组合件，其电禪合到所述对反激电容器中的每一反激电容器。在一个实施方 案中，电容器之间的栅极是共享的。可操作所述开关组合件来在充电阶段期间，选择性地将 输入DC电力信号递送到所述对反激电容器中的每一反激电容器，且在具有比输入DC电力 信号低的电压电平的放电阶段期间，选择性地将输出DC电力信号递送到电子装置。至少一 个开关组合件可包括N-沟道MOSFET开关W及电平移位器，所述电平移位器用于将控制信 号递送到所述N-沟道M0S阳T开关。另外，迪克森电荷累（dicksonchargepump)可禪合 到所述电平移位器，W接收输入DC电力信号，且产生具有比输入DC信号高的电压电平的输 出电力信号。将所述输出电力信号递送到所述电平移位器，W用于操作N-沟道MOSFET开 关（或关闭其它类型的MOSFET)。另外，开关电容器电压击穿电路可包括控制电路，其包括： 电压感测电路，用于感测输入DC电力信号的电压电平；W及增益控制器，其被配置来依据 感测到的电压电平来选择开关电容器电压击穿电路的增益设定，且依据选定的增益设定来 操作所述多个开关组合件中的每一个。
[0034] 所述电路还可包括吸血鬼负载消除系统，其被配置来确定消费型装置何时已完成 充电和/或从电力电路断开，且操作所述电力电路W断开电力到所述电力电路和/或所述 电子装置的供应，且还能够创建弱电"待机"模式。
[0035] 在本发明的另一方面中，所述电力电路形成于半导体巧片上，所述半导体巧片在 同一巧片上包括模拟和数字组件。例如350V绝缘体上娃（SoI)BCD工艺等半导体工艺可 用于所述半导体，该将允许在一个裸片上集成微控制器、定时器/石英实时时钟、PID控制 器和PWM控制器、M0S阳TW及对应的驱动器。另外，CMOS技术中的典型特定电容的范围从 0. 1巧/ym2(多极电容器）至Ij5巧/ym2(MIM电容器），或可考虑陶瓷电容器。此外，可使用 如DM0S等工艺，或可考虑bi/衬底，例如一层碳化娃，还可使用硝酸嫁或二氧化娃bi/衬 底。或者，可使用硝酸嫁或神化嫁W及深沟电容器的使用来构造不同于娃的巧片。由于低 R接通MOSFET或晶体管需要的电容，所有该些选项都是必要的。
[0036] 可使用BCDM0S工艺来制造所述电力电路。BCDM0S包括用于将双极（模拟）、 CMOS(逻辑）和DM0S(电力）功能集成在单个巧片上W用于超高电压扣HV)应用的工艺。 BCDM0S提供较宽范围的UHV应用，例如L邸照明、AC到DC转换和交换模式电力供给。通过 能够直接与110/220VAC源"离线"操作，用非Epi工艺实施的集成电路（1C)可部署优化的 450V/700VDR-LDM0S晶体管，其指定较低的接通电阻W及超过750V的击穿电压。当在电力 切换应用中使用时，设计者可预期较低的传导率和切换损失。
【附图说明】
[0037] 将容易了解本发明的其它优点，因为通过参考结合附图考虑时的W下详细描述， 将更好地理解所述优点，其中：
[003引图1是根据本发明的实施方案的用于将电力提供给电子装置的电子充电装置的 示意性图；
[0039] 图2是根据本发明的实施方案的可结合图1中所示的充电装置使用的用于将电力 提供给电子装置的电力电路的框图；
[0040] 图3是根据本发明的实施方案的可结合如图2中所示的电力电路使用来形成"混 合"电压击穿电路的降压调节器电路的示意图；
[0041] 图4到图7是根据本发明的实施方案的可结合图2中所示的电力电路使用的开关 电容器电压击穿电路的示意图，包括电容器之间的栅极的共享W进一步降低RDS。,损失；
[0042] 图8是根据本发明的实施方案的图4中所示的开关电容器电压击穿电路的一部分 的不意图；
[0043] 图9是示出根据本发明的实施方案的结合图8中所示的开关电容器电压击穿电路 使用的增益设定的表；
[0044] 图10到12是根据本发明的实施方案的与图9中所示的增益设定中的每一个相关 联的处于充电阶段模式和放电阶段模式的图8中所示的开关电容器电压击穿电路的示意 性例示；
[0045] 图13是根据本发明的实施方案的可结合图2中所示的电力电路使用的正向转换 器电路的示意图；
[0046] 图14根据本发明的实施方案的可结合图2中所示的电力电路使用的告警控制电 路的不意图；
[0047] 图15是根据本发明的实施方案的包括电力控制器集成电路的图2中所示的电力 电路的另一不意图；
[0048] 图16、图17A和图17B是根据本发明的实施方案的图10中所示的电力控制器集成 电路的框图；
[0049] 图18是根据本发明的实施方案的可结合图16、图17A和图17B中所示的电力控制 器集成电路使用的电力管理单元的框图；
[0050] 图19是可结合图16、图17A和图17B中所示的电力控制器集成电路使用的上电复 位阔值电压的图形例示；
[0051] 图20是根据本发明的实施方案的可结合图16、图17A和图17B中所示的电力控制 器集成电路使用的比例积分和差分调节器控制电路的示意性例示；
[0052] 图21和图22是本发明的实施方案的可结合图16、图17A和图17B中所示的电力 控制器集成电路使用的数字控制块的框图；
[0053] 图23是示出根据本发明的实施方案的操作图2中所示的电力电路来用于将电力 提供给电子装置的方法的流程图；
[0054] 图24是根据本发明的实施方案的可结合图23中所示的方法使用的状态转变的图 形例示；
[0055] 图25是根据本发明的实施方案的可结合图16、图17A和图17B中所示的电力控制 器集成电路使用的通信接口的示意性例示；
[0056] 图26是根据本发明的实施方案的可结合图16、图17A和图17B中所示的电力控制 器集成电路使用的微处理器通信协议的示意性例示；
[0057] 图27是根据本发明的实施方案的可结合图16、图17A和图17B中所示的电力控制 器集成电路使用的跨集成电路的示意性例示；
[005引图28和图29是根据本发明的实施方案的图2中所述的电力电路的示意性例示；
[0059] 图30是根据本发明的实施方案的可结合图16、图17A和图17B中所示的电力控制 器集成电路使用的连接图；
[0060] 图31和图32是根据本发明的实施例的图16、图17A和图17B中所示的电力控制 器集成电路的额外示意性例示；
[0061] 图33是根据本发明的实施方案的可结合图16、图17A和图17B中所示的电力控制 器集成电路使用的用于低电流检测和误差检测的算法的流程图；
[0062] 图34和图35是根据本发明的实施方案的图2中所示的电力电路的示意性例示；
[0063] 图36是根据本发明的实施方案的可结合图2中所示的电力电路使用的电平移位 器的示意性例示；
[0064] 图37是根据本发明的实施方案的可结合图13中所示的正向转换器电路使用的 RCD电路的示意性例示；
[0065] 图38和图39是根据本发明的实施方案的图2中所示的电力电路的额外示意性例 示；
[0066] 图40是根据本发明的实施方案的图2中所示的电力电路的一部分的示意性例示； W及
[0067] 图41是根据本发明的实施方案的图2中所示的电力电路的另一示意性例示。
[0068] 对应的参考符号在图式中始终指示对应部分。
【具体实施方式】
[0069] 参考图式且在操作中，本发明通过提供包括电力电路的电力模块来克服已知电力 递送系统的缺点中的至少一些缺点，所述电力电路将DC电压输出动力从AC电源供给（通 常为120VAC(美国）至Ij240VAC[欧洲/亚洲])提供给消费型电子装置。所述电力电路被 配置来提供电力为电子存储装置和/或电力消费型电子产品充电，包括但不限于手机、智 能电话、平板计算机、膝上型计算机和/或任何可归因于极高的效率和非常低的待机电力 要求而受益于本发明的合适电子装置。一般来说，所述电力电路包括一次电力电路和二次 电力电路，用于从电力源接收高压AC电力，且将低压DC电力信号递送到一个或多个电子装 置。所述一次电力电路接收来自AC电力供给的AC电力信号，且产生处于降低的电压电平的 中间直流值C)电力信号。所述二次电力电路接收来自一次电力电路的中间DC电力信号， 且产生并递送具有适合用来为消费型电子装置供电和/或充电的电压电平的输出DC电力 信号。
[0070] 所述一次电力电路包括：整流电路，其用于接收AC电力信号且产生经整流的DC电 力信号拟及开关电容器电压击穿电路，其用于将经整流的DC电压分压为降低的电压W供 二次电力电路使用。所述开关电容器电压击穿电路包括；反激电容器，其用W最大化电力效 率；W及保持电容器，其用W最小化电压纹波。在一个实施方案中，所述开关电容器电压击 穿电路被配置来在轻负载条件下递送至多达50mA，且在从50mA到小于1mA的负载电流范围 内维持> 95%的效率。所述一次电力电路还可包括开关模式降压调节器，其与开关电容器 电压击穿电路并行连接，用于处置大电流负载，例如至多达430mA的电流。所述降压调节器 可包括P沟道MOSFET开关、高压降压二极管化及降压储能电感器。另外，所述降压调节器还 可包括脉冲宽度调制器（PWM)控制 器，用于产生经脉冲宽度调制的信号来控制降压调节器 PMOS阳T的开/关时间，降压调节器PMOS阳T也可表达为具有适当栅极驱动器的NMOS阳T。
[0071] 二次电力电路包括正向转换器电力电路，其包括变压器，所述变压器用于接收来 自一次电力电路的中间DC电力信号，且产生输出DC电力信号。所述正向转换器还包括： MOSFET，其连接到所述变压器的一次侧；W及控制电路，其用W在从变压器的二次侧汲取负 载电流时，操作所述MOSFET来调节正向转换器的输出处的电压。举例来说，正向转换器控 制环路可被配置来在负载电流的重波动（4. 5nA到4. 5A)下调节输出电压，而不触发任何不 稳定。
[007引在现代世界中，MOS阳T已成为"真实世界"接口的越来越重要的部分。MOS阳T实 现电动机/螺线管驱动、变压器介接W及许多其它功能。另一方面是微处理器。微处理器 的特征在于稳定降低的操作电压和电流。在许多系统中，该些零件是一起使用的。标准的 高压MOSFET需要可将大约5v到20v伏摆动递送到FET栅极W便成功接通或断开FET的驱 动器。在为NMOSFET接通的情况下，实际上要求此栅极驱动电压超过电力轨电压。为此目 的，已设计了使用电荷累技术的专口驱动器，但其通常是离散零件，且增加了电路上所需的 电力轨的数目。FET驱动器的另一主要功能是具有降低的输入电压要求，使得其可与现代 CMOS微处理器的输出端口能力兼容。此布置在电力方面是昂贵的，且通常需要=个电力供 给。第一是主电力轨。所述主电力轨由供应到M0SFET的在100伏到600伏的范围内的电 压组成。第二供给是驱动器所需的5伏到20伏，且最后是微处理器所需的供给。本发明将 该些轨组合在巧片内，使得通常与所述电路相关联的电力和零件最小化，且因此使得效率 增加。
[0073] 在许多情况下，电力供给构成小型系统中的零件计数和成本的重要百分比。综合 零件可实质上更改此相等性。此新零件将由作为向其添加包括有电荷累的适当驱动器的基 座零件的高电力M0SFET的组合组成。还添加在内部从主轨供给得出的驱动器所需的电力 供给。最后添加的是输出引脚，来从此内部供给为微处理器供应电力。在许多适度系统中， 完整的零件列表将由此新装置、微处理器和主电力轨部分组成。该将允许下一代低成本/ 低组合件计数微处理器子系统。
[0074] 电力模块在巧片（特洛巧姆（Tronium)PSSoC)上包括先进的电力供应系统，其为 本发明的标的物，包括控制器专用集成电路（ASIC)，W提供低成本、高效率途径来将典型的 家用或商用电插座处存在的AC线电压转换为用于消费型电子应用的降低的经调解DC电 压。典型应用包括但不限于用于手机、平板计算机或其它手持式装置的充电系统、USB电力 转换、用于消费型、医疗和工业装置的电力供给，W及许多其它可能用途。
[0075] 特洛巧姆PSSoC被配置来用于两种一次电力模块应用中，包括自主电力模块和通 用电力模块。自主电力模块在基于模拟反馈方法的自主操作模式下操作，W降低成本。通用 电力模块在通用操作模式下操作，其利用微处理器巧控制器来提供对最终输出电压的 调节的反馈，最终输出电压可为受控制/监视或更多的一个电力轨。特洛巧姆PSSoC的一 些关键特征包括但不限于90VAC到264VAC线电压操作（可使用其它输入电压，AC或DC)、 可编程输出电压、用于DC到DC转换的混合开关电容器电压击穿电路和开关模式降压调节 器（其被同步整流，W实现效率）、用于实现高准确性的PID调节控制环路、用于电流和温 度监视的数字状态机、用于闲置（吸血鬼）操作模式的超低电力耗散、用于配置和控制的 光电隔离微处理器接口、用于制造测试的I2C从属端口、自动检测输入电压范围；127VDC到 373VDC(全球电压110VAC到260VAC)、特色输出电力；22.抓（任何瓦数都是可能的）、用于 高效操作的混合电压转换器、堆叠式开关电容器电压击穿模块、具有PWM栅极驱动器的PID 调节环路、在多个负载电平和弱电待机模式下实现高效率的电力缩放功能、热感测和关断、 短路和过流保护、用重启和控制逻辑实现的可调整无负载/轻负载关断、可选模拟或数字 控制、最小或无外部电路零件计数和离散装置大小，W及用于双向通信的任选数字接口。
[0076] 另外，开关模式降压调节器电路可包括通常称为降压/升压电路的电路；或者可 用SEPIC、C址或推拉或其它拓扑来代替降压/升压。该些都将具有同步整流W实现效率， 且可使用反激或正向转换器类型。
[0077] 特洛巧姆PSSoC是一种先进的电力控制器集成电路，其被配置来提供具有高效率 和高准确性的输出电压调节。特洛巧姆PSSoC的先进特征向用户提供W"充电器"模式或 "恒定供应"模式用于各种各样的应用中的多用途装置。对于特洛巧姆PSSoC来说，可编程 输出电压（1.7V到48V或更高）是可能的，在多种电流负载条件下具有很少或没有效率损 失，此特征称为"拨电压"特征。另外，可通过混合电路的组合或开关电容器电路本身来产 生多个输出电流，W便产生范围通常从1. 7V到48V的多个电压/电流组合，其足W为大多 数电子装置供电。此"拨电压"特征是可在工厂编程的或可由具有合适代码的顾客编程的， 使得同一巧片可用于1. 7V输出或48V输出，在如变压器绕组和驱动变压器的FET等任何外 部组件中仅具有名义上的变化。
[007引特洛巧姆巧片上电力供应系统（PSSoC)ASIC是一种先进的电力控制装置，其实现 非常宽输出电力范围上的高效率。虽然典型的"高效率"电力供应控制器吹嘘全负载的~ 50%向下到10%的效率，但特洛巧姆装置意在提供全负载的>90%向下到1%且低于1%的 效率。
[0079] 特洛巧姆PSSoC通过实施中间电压轨来提供用于高压电力转换的革命性拓扑，从 而允许所述系统的电力能力随负载需求而缩放。特洛巧姆PSSoC也将零件缩小成ASIC，从 而最小化所需的外部零件；并实现较宽范围的变压器选项来W较低的线圈损耗获得增强的 电力优化。特洛巧姆PSSoC还提供PID切换控制器或其它转换和调节拓扑，如果需要隔离， 那么使用所述PID切换控制器来驱动变压器的一次侧。特洛巧姆PSSoC的特征还在于二次 或一次侧控制/反馈。
[0080] 在一个实施方案中，特洛巧姆PSSoC使用专有高压中间电压电容器电压击穿转换 方案，其可单独使用，或结合开关模式降压调节器使用，来维持高效率，而不管负载电压或 电流如何。当负载不在汲取电流时，装置将进入大约1/2毫瓦的低电流操作模式，W便最小 化且实际上消除保持清醒所需的传统的"吸血鬼"电流。
[0081] 特洛巧姆PSSoC可包括W下主要电路块：中间电容器电压击穿转换器模块（CVBD Mcxlule)(可为用于所要电流输出的一个或多个级）；高压单级或两级开关电容器电压击穿 电路；比例积分和差分（PID)调整器控制块，其用于正向转换器的PWM控制；开关模式降压 调节器PID控制器（用于电压输出的任选混合类型）；降压调节器开关驱动器；电流和温度 感测块；用于电压和电流监视的12位ADC;用于反馈控制的10位DAC;用于电流监视状态机 的数字控制块；用于光电隔离器通信接口的串行输入；用于测试、评估、修理和通信的I2C 串行接口端口；用于产生内部时钟信号的振荡器；用于巧片上电压和电流产生的电力管理 器；适合结合或不结合可嵌入巧片中或在外部的微控制器使用；一次侧感测或二次侧感测 能力；化及同步正向转换器。
[0082] 所述电力模块还可包括特洛巧姆PSSoC，其包括模拟和数字控制，W便优化性能 和效率。W便不仅实现模拟控制，而且实现数字控制，适当的输入和输出必须在特洛巧姆 PSSoC上可用。在给定该些可用性并与来自内部时钟的电力环路控制禪合的情况下，可用外 部信号来驱动和控制所述时钟的控制。新颖方法是可从二次侧驱动该些信号，而特洛巧姆 PSSoC位于变压器的一次侧。
[0083] 通常在隔离势垒的同一侧上实现数字控制。然而，在给定特洛巧姆PSSoC内在为 隔离系统，且需要端到端效率优化的情况下，可利用来自一次侧或二次返回到一次侧的控 审IJ。在给定特洛巧姆实施方式的情况下，该可用若干不同方式来实现。该可用发射来自微 控制器的数字控制信号w及来自电流感测电路的模拟信号的光电禪合器来完成。此外，该 可通过在隔离变压器上使用第=绕组来完成。
[0084] 如果需要高效率，那么可使用娃工艺、氮化嫁（GaN)或神化嫁（GaA)，或通过使用 深沟电容器，或其它提供高效率零件的可用工艺来将电力电路中所包括的一些或所有电 路和/或电气装置集成到巧片上。因此，该些零件中的一个或全部可使用已知的娃（或 GaN-GaA)变压器技术嵌入ASIC中，而不是外部离散件，甚至变压器也是如此。另外，将MIM 和MOM电容器连同低畑S。，MOS阳T、集成去禪电容器和/或飞跨电容器（Cpu)用于纹波减少 (该又减小了所需电容器的大小）可在本文需要电容器或FETS的地方使用。并且，巧片上 的集成电感器的引入有助于实现最高效率。或者，将使用最高效率零件，如GaA、GaN或肖特 基二极管零件。
[0085] 另外，所述电容器可为纳米电容器，且可基于铁电体和核壳材料，W及那些基于纳 米线、纳米柱、纳米管和纳米多孔材料的电容器。
[0086] 用于特洛巧姆PSSoC的衬底可由电容器中（如果在外部）或半导体衬底内当前使 用的惯例膜制成，例如高或低欧姆娃衬底、多晶娃。氮化嫁、神化嫁、错化娃，或如碳化娃或 磯化铜等衬底。
[0087] 关键是在工艺允许的情况下，对尽可能多的离散件进行板上ASIC集成，且如果效 率是关键，那么识别低RDSgs值、高效零件W及足够的电压击穿零件。另一关键是W较高的 频率运行开关降压模块，使得零件变得较小，且小到足W成为板上巧片装置。
[008引现在将参考图式阐释本发明的选定实施方案。本领域的技术人员从本公开将明 白，本发明的实施方案的W下描述是仅为了例示而不是为了限制本发明的目的而提供，本 发明由所附权利要求书及其均等物界定。
[0089] 图1是用W将电力提供给电子装置的电子充电装置10的示意图。图2是可结合电 子充电装置10使用的电力模块12的框图。在所示出的实施方案中，电子充电装置10包括 外壳14 ;一对电力祀16,其从外壳14向外延伸；W及装置连接组合件18,其适于连接到电 子装置20,W将来自充电装置10的电力递送到电子装置。电子充电装置10还包括电力模 块12,所述电力模块12包括；电力电路22,其被配置来从电力源24接收电力，并将电力递 送到电子装置20,例如便携式消费型电子装置，包括但不限于手机、智能电话、平板计算机、 膝上型计算机和/或任何合适的电子装置。另外，电力电路22可递送电力来用于为电子储 存装置（例如，移动电话/膝上型计算机/平板计算机电力储存电池）充电。在一个实施方 案中，电力电路22可被配置来提供来自AC电源供给（通常为120VAC(美国）至Ij264VAC[欧 洲/亚洲])的低压DC输出（代表性为5VDC)。
[0090] 在所示出的实施方案中，电力电路22包括一次电力电路26和二次电力电路28。一 次电力电路26适于电禪合到电力源24,且被配置来从电力源24接收AC(或DC)输入电力 信号，且产生中间直流值C)电力信号。所述中间DC电力信号是在小于AC输入电力信号的 电压电平的第一电压电平下产生。二次电力电路28电禪合到一次电力电路26,且被配置来 接收来自一次电力电路26的中间DC电力信号，并将输出DC电力信号递送到电子装置20。 所述输出DC电力信号是在小于中间DC电力信号的第一电压电平的输出电压电平下递送。 举例来说，在一个实施方案中，一次电力电路26被配置来接收具有介于127伏到375伏AC 的范围之间的电压电平的AC输入信号，且W大约110伏DC的电压电平递送中间DC电力信 号。二次电力电路28被配置来接收中间DC电力信号，并W大约5伏DC递送输出DC电力 信号。
[00川在所示出的AC到DC实施方案中，一次电力电路包括整流器电路30、中间电压转换 器32、降压调节器34和保持电容器36，保持电容器36电禪合到中间电压转换器32和降压 调节器34。中间电压转换器32和降压调节器34并行禪合在整流器电路30与二次电力电 路28之间。整流器电路30被配置来接收来自电力源24的AC电力输入信号，并产生经整 流的DC电力信号，其被递送到中间电压转换器32和降压调节器34。在一个实施方案中， 递送具有大约与AC输入电力信号的电压电平相等的电压电平的经整流DC电力信号。如图 13和图15中所示，在所示出的实施方案中，整流器电路30包括多个二极管38,所述二极管 38布置在全波桥式整流器中，所述全波桥式整流器具有第一和第二输入端子，其禪合到电 力源24的高侧和低侧，用于从AC输入电力信号产生DC电力信号。在一个实施方案中，整 流器电路30还可包括滤波电容器40，其禪合到所述全波桥式整流器。在又一实施方案中， 整流器电路30不包括滤波电容器40。在另一实施方案中，整流器电路30可包括半桥式整 流器（未图示）。
[0092] 图3是可结合电力电路22使用的降压调节器电路34的示意图。在所示出的实施 方案中，降压调节器电路34包括调节器开关组合件42,其禪合到电压降低电路44。电压降 低电路44包括高压降压二极管46、降压储能电感器48和电容器50。调节器开关组合件42 被操作来选择性地将经整流的DC电力信号递送到电压降低电路44。在所示出的实施方案 中，调节器开关组合件42包括P沟道MOS阳T52、禪合到所述P沟道MOSFET52的驱动器电 路54,W及禪合到驱动器电路54的电平移位器56。在一个实施方案中，调节器开关组合件 42可包括N沟道MOS阳T和/或P沟道MOS阳T。在所示出的实施方案中，降压调节器34还 包括调节器控制电路58,其包括调节器PWM控制器60(图16、图17A和图17B中也示出）， 用于产生控制P沟道MOSFET52的经脉冲宽度调制的信号。在一个实施方案中，控制电路 58还可包括电压感测电路62,其连接到正向转换器变压器的一次侧，用于感测待递送到二 次电力电路28的中间DC电力信号的电压电平。调节器PWM控制器60可依据感测到的第 一电压电平产生经脉冲宽度调制的控制信号，W调整待递送到P沟道MOSFET52的PWM控 制信号的工作周期，来维持中间DC电力信号的电压电平。降压调节器伺服环路58是受电 压控制的，且感测，并将其用来调制驱动器54的工作周期。
[0093] 在一个实施方案中，感测电路62包括一个或多个霍耳效应传感器，其禪合到正向 转换器变压器的一次侧，用于感测所述变压器内正产生的磁场。霍耳效应传感器通过直接 感测操作期间变压器正产生的磁场来确定变压器的零交越。在一个实施方案中，感测电路 62包括一次侧霍耳效应传感器，其禪合到变压器的一次侧。一次侧霍耳效应传感器连接到 PWM控制器60,来将信号发射到PWM控制器60,用于确定变压器何时接近"零交越"。在另 一实施方案中，感测电路62包括二次侧霍耳效应传感器，其禪合到变压器的二次侧，且连 接到正向转换器控制器（图13中示出），用于发射指示变压器磁场的信号，来用于确定变压 器到达"零交越"的时间。
[0094] 图4到图8是中间电压转换器32的示意图。图9是示出可结合中间电压转换器 32使用的增益设定的表。图10到图12是针对图9中所示的增益设定中的每一个而处于 充电阶段模式66和放电阶段模式68的中间电压转换器32的示意性例示。在所示出的实 施方案中，中间电压转换器32包括单级开关电容器电压击穿电路，其禪合到保持电容器36 和二次电力电路28。所述开关电容器电压击穿电路包括并行电禪合的一对反激电容器70， W及电禪合到所述反激电容器70中的每一个的多个开关组合件72。开关组合件72在充 电阶段模式66与放电阶段模式68之间选择性地操作。在充电阶段模式66期间，操作开关 组合件72来形成充电电路74,W将反激电容器70连接到整流器电路30,来将经整流的DC 电力信号递送到反激电容器70中的每一个。在放电阶段模式68期间，操作开关组合件72 来形成放电电路76,W将反激电容器70连接到二次电力电路28,来将中间DC电力信号递 送到保持电容器36。
[0095] 在一个实施方案中，如图8中所示，单级开关电容器电压击穿电路32可包括第一 反激电容器C化1和第二反激电容器C化2,W及九个开关组合件S1、S2、S3、S4、S5、S6、S7、 S8和S9。另外，所述开关组合件中的两个S3和S9禪合到接地。在操作期间，可通过根据 图9中所示的增益设定表选择性地操作开关组合件，来调整开关电容器电压击穿电路的增 益设定。举例来说，在充电阶段模式66(阶段1)期间，接通开关S1、S4、S7和S8,并将其移 到闭合位置，且断开开关组合件S2、S3、S5、S6和S9,并将其移到打开位置，W形成充电电路 74,来将反激电容器C化1和C化2连接到整流器电路30。如图10到图12中所示，在充电电 路74中，每一反激电容器C化1和C化2的顶板连接到整流器电路30的线电压，对于等 于G=lx的增益设定，在放电阶段模式68 (阶段2)期间，接通开关组合件S2、S3和S7,且 断开开关组合件S1、S4、S5、S6、S8和S9,W形成图10中所示的放电电路76,其包括连接到 保持电容器36的电容器C化1的顶板，W及连接到电容器C化1的底板的电容器C化2的顶 板。参考图9和图11，对于等于G= 1/2X的增益设定，在放电阶段模式68(阶段2)期间， 接通开关组合件S2、S5和S9,且断开开关组合件S1、S3、S4、S6、S7和S8,W形成放电电路 76,其包括连接到保持电容器36的电容器C化1的顶板、连接到接地的电容器C化1的底板， W及连接到保持电容器36的电容器C化2的顶板、连接到接地的电容器C化2的底板。参看 图9和图12,例如，增益设定等于G= 2/3X，在放电阶段模式68 (阶段2)期间，接通开关组 合件S2、S6和S9,且断开开关组合件S1、S3、S4、S5、S7和S8,W形成放电电路76,其包括 连接到保持电容器36的电容器C化1的顶板、连接到电容器C化1的底板的电容器C化2的 顶板，W及连接到接地的电容器C化2的底板。
[0096] 在一个实施方案中，如本文所阐释，开关电容器电路的多个"级"链接在一起，其可 用来获得额外的电流输出，需要或不需要添加混合电力转换/调节电路。
[0097] 参看图7,在所示出的实施方案中，开关电容器电压击穿电路32还包括控制电路 78,其禪合到开关组合件72中的每一个，来操作开关电容器电压击穿电路32。控制电路78 包括；电压感测电路80, 其用于感测正从整流器电路30接收的经整流的DC电力信号的电 压电平；W及增益控制器82，其被配置来依据感测到的电压电平来选择开关电容器电压击 穿电路32的增益设定，且依据选定的增益设定来操作多个开关组合件中的每一个。通过提 供依据感测到的输入电压电平来选择开关电容器电压击穿电路32的增益设定的控制电路 78,开关电容器电压击穿电路32能够调整开关电容器电压击穿电路32的操作，来解决不同 国家和/或电网的AC电压电平的变化，并递送处于预定义电压电平的中间DC输出信号，且 维持最佳电力效率。在所示出的实施方案中，控制电路78包括电阻分压器84、一对比较器 86、逻辑解码器88和增益控制器82。比较器86的负输入连接到带隙产生器，且正输入连接 到整流器电路30的线电压，。
[009引参看图4到图6,在所示出的实施方案中，一个或多个开关组合件包括N-沟道MOS阳T开关90,W及电平移位器92,其连接到N-沟道MOS阳T开关90,用于将控制信号递 送到N-沟道MOS阳T开关90，W促进操作N沟道MOS阳T90。另外，一个或多个开关组合 件72包括迪克森电荷累94,其连接到电平移位器92,W提供在操作期间关闭N沟道栅极所 需的高压信号。迪克森电荷累94被配置来产生具有大于开关组合件源电压的电压电平的 输出电力信号，W使电平移位器92能够操作N-沟道MOSFET开关90。在一个实施方案中， 开关组合件72中的每一个包括N沟道MOS阳T90、禪合到N沟道MOS阳T90的电平移位器 92,W及禪合到电平移位器92的迪克森电荷累94。在另一实施方案中，两个或两个W上电 平移位器92可连接到单个迪克森电荷累94。在本说明书中使用术语NMOS的任何地方，都 可用PMOS来代替NMOS，且反之亦然。
[0099] 在所示出的实施方案中，至少一个开关组合件72包括电平移位器92,其连接到 N-沟道MOSFET开关90。另外，迪克森电荷累94连接到电平移位器92,W提供足W关闭 N-沟道MOSFET开关90的栅极的电力信号。在所示出的实施方案中，迪克森电荷累94连接 到N沟道MOSFET的源电压，且被配置来将输出信号递送到电平移位器92,所述输出信 号具有比源电压（在使用NMOS的情况下为Vjg)的电压电平大的电压电平。在一个实施方 案中，迪克森电荷累94被配置来递送具有比源电压Vjg大大约15到20伏的电压电平的输 出电力信号Vdcp，W便确保适当的栅极操作。增益控制器82连接到电平移位器92,来用于 将低压控制信号提供给电平移位器92。电平移位器92连接到源电压且连接到迪克森 电荷累94,并且被配置来将具有足W依据接收到的控制信号来操作开关组合件72的电压 电平的控制信号递送到N沟道MOSFET90。
[0100] 图13是包括正向转换器电路96的二次电力电路28的示意图。在所示出的实施 方案中，正向转换器电路96包括一次电压降低电路98和二次电压降低电路100。一次电压 降低电路98被配置来接收来自一次电力电路26的中间DC电力信号，并将二次DC电力信 号递送到二次电压降低电路100。二次DC电力信号具有比中间DC电力信号的电压电平小 的电压电平。二次电压降低电路100被配置来接收二次DC电力信号，并产生待递送到电子 装置20的输出DC电力信号。
[0101] 在所示出的实施方案中，一次电压降低电路98包括变压器102。变压器102的一 次侧连接到一次电力电路26,且变压器102的二次侧连接到二次电压降低电路100。在一 个实施方案中，一次电压降低电路98可包括：开关组合件104,其包括禪合到变压器一次侧 的阳T;W及禪合到开关组合件104的控制电路103,用于选择性地操作开关组合件104,来 调整二次DC电力信号的电压电平。变压器控制电路103可包括一次侧电压感测电路105， 其用于感测DC输出信号的电压和电流电平，且操作变压器开关组合件104来使DC输出信 号的电压电平维持在预定义的输出电压电平和所需的电流电平。W此方式，至少五个部分 被从等式去除，该五个部分对于二次侧感测控制器来说通常是需要的，包括光电禪合器、运 算放大器、电感器、二极管和电容器。二次电压降低电路100包括一对二极管、一个电感器 和一个电容器。正向转换器96还可包括电阻器、电容器、二极管（RCD)电路150(图37中 示出）。RCD电路150被配置来在一次侧开关104断开时执行变压器复位，来避免使变压器 102饱和。正向转换器96是基于脉冲的降压型转换器。将经工作周期调制的数字脉冲施加 到一次侧开关104,W将传入的DC电压转换成AC。变压器绕组比提供降压。在此情况下， 所述降压是从11:1开始。二次侧在其端子上经历ac电压。此AC电压由二次电压降低电 路100的二极管整流，且由LC滤波器来滤波，W在输出上产生经降压的DC电压。工作周期 由模拟或数字伺服环路调制。此伺服环路考虑输出侧上的dc电压，将其与响应进行比较W 产生误差信号。使用此误差信号来驱动比较器，比较器将此误差转换成经脉冲宽度调制的 DC脉冲。此DC脉冲在被施加到一次侧开关栅极104时，校正输出上的误差，并维持针对各 种负载水平的调节。
[0102] 在一个实施方案中，变压器控制电路103可包括一次侧电流感测电路107,其连接 到变压器102的一次侧，W感测负载电流和负载电压，来促进将DC输出信号调节到预定义 的负载电压的5%内。控制电路103使用电流感测电阻器109,且跨越一次绕组进行测量。 在所示出的实施方案中，变压器控制电路103包括驱动FET104的比较器111。在一个实施 方案中，电阻器109为0. 10欧姆电阻器。控制电路103被配置来在逐脉冲基础上感测负载 电流，且感测峰电流。举例来说，在一个实施方案中，控制电路103感测电阻器109上的电 压，并在开关104接通时，W电压格式提供感测电流。当开关104断开时，控制电路103感 测变压器102的一次侧上的差分电压，其可大约等于减去截止晶体管104的漏极。当 晶体管104断开时，其上存在漏极电压，因此，所述漏极电压也是银齿波信号。使用开关电 容器取样和保持电路来对电压和电流两者进行取样，所述开关电容器取样和保持电路被按 比例缩小到低电压，且包括电阻分压器来设定一次绕组的差分电压部分，并将所述电压带 入取样和保持电路中。差分电压等于绕组上的AV，包括及的最低点。取样和 保持电路W及电阻分压器使一次电压下降小于5伏，接着取计算出所述AV的差分。所述 取样和保持电路驱动比较器111。比较器111的另一输入为在0. 1欧姆电阻器109上感测 到的取样和保持峰电流电压。到比较器111中的输入被按比例缩放，并获得上调和偏移量， 使得所述输入处于稳定状态，且比较器111驱动设置-复位流时钟。阳T104包括由比较 器111驱动的AND口。比较器111的时钟调整AND口的工作周期。AND口也具有由高脉冲 宽度时钟驱动的高工作周期，所述高脉冲宽度时钟为银齿波信号。AND口的另一输入为比较 器111的输出，因此比较器111将所述工作周期调制到小工作周期或大工作周期。在一个 实施方案中，所述时钟为用于正向转换器伺服环路的lOOKHz时钟。
[0103] 无需来自变压器的S次绕组作为传感器的供给。所述供给可从一次侧获得，因为 感测电路位于一次侧，且无需来自二次侧的供给。使用一次侧电感器上的电压W及去往一 次侧FET104的电流来确定所述系统的输出电压。在一个实施方案中，FET104包括具有 2伏阔值的200伏飞利浦零件装置，其使用5v信号来驱动FET104,W将其接通，而无电平 移位。在另一实施方案中，可结合电平移位器使用10伏LD0或20伏LD0来从5伏转到10 伏，或从5伏转到20伏来操作阳T104。
[0104] 在所示出的实施方案中，控制电路103使用位于M0SFET104的漏极路径中的感测 电阻器109来实施口控方法，其中正当开关104在PWM周期中的每一方波之间接通时，取样 和保持电路获得峰电压。当开关接通时，n控布置进行取样，因为当开关断开时，那时不存 在可用信息。
[01化]在所示出的实施方案中，电力电路22被配置来适应具有不同应数比的不同变压，W产生具有各种电流和/或电压要求的DC输出信号。
[0106] 在一个实施方案中，电力电路22可不包括全波桥38、整流器电路30和输入电容器 40,使得￥^为DC，且因此如果使用情况需要，那么所述电路可接收直流值〇，且使用经调节 的降压电路34来进行如本文进一步阐释的电压击穿，且仍使用开关电容VB32。然而，在 一些使用情况下，尤其是对于低DC到DC电压击穿，将不需要降压调节器34,且仅将使用开 关电容VB32,不管仅将使用哪一阶段（如图2到12中所示）。在此情况下，可将控制信号 105从所述输出消除，且仅依靠电流感测电阻器109,并仍维持经严格调节的电压。
[0107] 在另一实施方案中，对于所述电路的DC输入变化，使用情况可能不需要变压器 (如果电压/电流转换不需要变压器，或如果不需要隔离），类似于在例如智能电话中发现 的内部零件的情况下。在此例子中，变压器是不必要的，且可连同驱动所述变压器的FET- 起从所述电路去除。在此情况下，可去除整个正向转换器控制器电路96、28,且将用感测电 阻器电路段109来代替电容器36。另外，如果不需要整流或隔离AC电路，那么此电路 可结合ACW及DC来工作。
[0108] 图15是包括可结合电力电路22使用的电力控制器集成电路（特洛巧姆 PSS〇C)106的电力模块12的示意图。图16、图17A和图17B是特洛巧姆PSSoC106的框 图。在所示出的实施方案中，电力模块12包括印刷电路板108和特洛巧姆PSSoC106,特洛 巧姆PSSoC106形成于封装巧片内，且禪合到印刷电路板108。电路22的至少一部分包括 在特洛巧姆PSSoC106内。另外，可通过在巧片外部或嵌入在巧片上的微处理器或者状态 机来进行数字控制。在一个实施方案中，包括在电路22中的电路和电组件中的一些或全部 是包括在特洛巧姆PSSoC106内。特洛巧姆PSSoC106可被配置来用于两个一次电力模块 应用中，包括自主电力模块（图16和图28中所示）和通用电力模块（图17A、图17B和图 29中所示）。举例来说，如图16中所示，自主电力模块包括特洛巧姆PSSoC106,其被配置 来在基于旨在降低成本的模拟反馈方法的自主操作模式下操作。图17A和图17B中所示的 通用电力模块包括特洛巧姆PSSoC106,其被配置来在通用操作模式下操作，且利用微处理 器（y巧控制器来提供用于最终输出电压的调节的反馈。
[0109] 在所示出的实施方案中，特洛巧姆PSSoC106被配置来满足对可追溯性、标记、可 焊性和/或耐溶剂性的预定义要求。对特洛巧姆PSSoC106进行标记来指示日期代码、工 厂识别符W及可追溯性/真实性代码。真实性代码提供抵制"盗版"而识别和检验正版零 件的途径。载带和卷轴上的所有生产封装的组件包括同样的唯一日期代码、工厂识别符和 可追溯性/真实性代码。此方式中存在许多分隔，来防止同样多的组件内的日期代码的混 合。将对封装的零件进行标记来指示零件编号、日期代码和可追溯性代码。端子被配置来 满足针对经封装特洛巧姆PSSoC的可焊性要求IPC-J-STD-001和IPC-J-STD-002。封装的 特洛巧姆PSSoC及其标记被配置来满足M比-STD-202测试方法215的要求。
[0110] 特洛巧姆PSSoC106是被设计来提供具有高效率和高准确性的输出电压调节的 先进的电力控制器集成电路。特洛巧姆PSSoC106向用户提供可在各种各样的应用中使用 的多功能装置，且由于"拨电压"特征，同一巧片可被配置来在实际上任何电子装置中工作。 同样地，对于特洛巧姆PSSoC来说，可编程输出电压是可能的，在多种电流负载条件下具有 很少或没有效率损失。
[0111] 在所示出的实施方案中，特洛巧姆PSSoC106使用开关电容器电路32和开关模式 降压调节器34来维持高效率，而不管负载电压或电流如何。举例来说，当电子装置20的负 载不在汲取电流时，特洛巧姆PSSoC106进入低电流操作模式，W最小化保持清醒所需的 传统的"吸血鬼"电流。在所示出的实施方案中，特洛巧姆PSSoC106包括单级开关电容器 电路32 ;PID调节器控制块110 (图20中示出），用于正向转换器二次变压器102的PWM控 审IJ;开关模式降压调节器控制器112 ;降压调节器开关驱动器114、电流和温度感测块116 ; 12位模/数转换器（ADC) 118,用于电压和电流监视；10位数/模转换器值AC) 120 (图17A 和图17B中示出），用于反馈控制；用于电流监视状态机的数字控制块122 ;用于光电隔离 器通信接口的串行输入；I2C串行接口端口；W及用于巧片上电压和电流产生的电力管理 器单元124。也可依据使用情况，添加其它类型的传感器，例如声音、光电检测、福射和震动。 [0 11引图18是电力管理单元124的框图。在所示出的实施方案中，电力管理单元（PMU) 电路块124产生并监测特洛巧姆PSSoC的适当操作所需的偏压和电流。两个线性电压调节 器为1C的低压电路，也为例如光电隔离器和任选的外部微处理器等外部支持装置，提供经 调解的5. 0V供给。除在连接到线电压后即刻提供1C的适当初始化之外，PMU124还监视针 对故障条件的电压供给，并提供主上电复位（P0R) 126。在所示出的实施方案中，PMU124包 括带隙电压参考、电流参考产生器；线侧低电力线性电压调节器、变压器一次侧线性电压调 节器W及上电复位。为了减少电力损耗，从LINE_0P1引脚为线侧电路供电，所述LINE_0P1 引脚供应大约为LINE_IN电压的十分之一的电压。使用连接到1C的LINE_IN和LINE_ RDIV引脚的外部电阻分压器来在内部产生此电压。PMU124的初始化W在LINE_IN引脚处 施加经整流的电压而开始。
[011引 PMU124含有用于特洛巧姆PSSoC106的低电力带隙参考电压和电流产生器，从 线电压为特洛巧姆PSSoC106供电。提供高精确性经温度补偿的输出电压来连同多个带隙 与绝对温度成正比（PTAT)电流输出，用作后续电路块的参考。在晶圆探针处修整带隙输出 电压，W用bg_修整[7:0]寄存器位来优化温度系数，且将所述带隙输出电压存储在可编程 一次（0T巧的存储器中，所述存储器存储在微处理器中。带隙电池是自起动的，仅需要用于 初始化的默认修整值。在休眠模式期间，带隙电池未停用，而是一直通着电，且为超低电力 操作而设计。
[0114]PMU124还包括低电力线性电压调节器（LPREG)，提供所述低电力线性电压调节 器来将PSSoC的LINE_IN输入处存在的高压转换成低电力电压域的经调节电压。LPREG使 用带隙参考电压来产生5. 0V的经调节的输出来驱动总是通着电的低电力巧片上电路块， 包括用于开关电容器电路32的低频振荡器、巧片上逻辑等。连接到LPREG引脚的外部（巧 片外）旁路电容器可用于噪声滤波。调节器在休眠模式期间未停用，而是总是通着电。
[0115]PMU124还可包括一次侧低压调节器，提供一次侧低压调节器来满足巧片外光电 隔离器、PWM栅极驱动器和其它支持电路的较高电流要求。需要连接到VREG5引脚的外部 10UF旁路电容器来进行噪声滤波。出于测试目的，通过使用en_Xv信号来停用所述电压调 节器。当到电池的en_Xv输入为"低"时，所述电池中的所有内部模拟电流被停用，且输出 为高阻抗。
[0116]P0R126的块监视特洛巧姆PSSoC的如由LPREG电路块产生的内部供应电压。举 例来说，图19示出可结合P0R126使用的P0R阔值电压。在一个实施方案中，对于LPREG 弓侧处小于Vp。调值电压的电压，P0R输出将被断言为"高"，其指示复位条件。另外，对于 LPREG引脚处大于Vpw阔值电压的电压，P0R输出将被解除断言为针对正常操作为"低"。提 供滞后，使得一旦超过Vpw阔值，就发生阔值电压的减小。从滞后得出的阔值于是等于Vpw-Vhys。POR信号的反相版本也在P〇R_B处提供。
[0117] 在所示出的实施方案中，通过电容性电压击穿技术（CVBD)，将包括在特洛巧姆 PSSoC106中的开关电容器电压击穿电路（SCVBC) 32配置为分压器。通过电容器，分压器将LINE_IN引脚处存在的经整流的DC电压分压为CP2_0UT引脚处的降低的电压，W供外部变 压器102和二次电压控制环路使用。外部变压器102接着依据一次与二次绕组比，经此电 压进一步降低到所要的施加电压。在一个实施方案中，SCVBC32被配置为两个相同级的级 联，如图17A中所示。在另一实施方案中，SCVB32包括多个开关电容器级，如图38到图39 中所示。SCVBC32被配置来针对每电容性击穿块递送至多达50mA，所述电容性击穿块由提 供一半或其它分数的电压击穿的开关电容器块组成。该变压器102的一次侧上，在轻负载 条件下，在从50mA到小于1mA的负载电流范围内，提供并维持> 95%的效率。举例来说，为 外部变压器和整流器假定> 97%的效率，> 92%到97%的总模块效率已被模拟，且为可实 现的。在一个实施方案中，SCVBC32可包括：巧片上反激电容器，用W最大化电力效率；外 部2. 2UF降压电容器W及两个外部7. 5UF保持电容器，用W最小化电压纹波。该些电容 器连接到分别用于开关电容器电路的第1和第2级的输出的CP1_0UT和CP2_0UT引脚。从 得自巧片上RC振荡器的两级非重叠时钟产生器W化化的速率对两个级进行计时。
[011引参看图17A和图17B，在一个实施方案中，对于特洛巧姆PSSoC106,可使用8位经 二元加权的数/模转换器，在120伏到90伏的范围内，W0. 117伏的步长对CP2_0UT处的 SCVBC32输出电压进行编程。SCVBC输出限于此范围，W确保正向转换器变压器102提供 降压过程中的输出电流的大部分。SCVBC限于50mA的输出电流。如果应用需要额外电流， 那么启用开关模式降压调节器34来提供至多达430mA的电流。可对SCVBC32的每一级进 行编程，W产生电压转换比。此编程是在过程增益控制中自动进行，其中将经整流的LmE_ IN电压与8位DAC设定进行比较。此DAC的数字控制使得能够编程多个电压，W获得目标 应用所需的所要最终输出电压。DAC可依据变压器应数比来对负载电压的实例进行编程。
[0119] 参看图16,在一个实施方案中，SCVBC32可包括单级开关电容器电路，其具有1、 0. 66或0. 5的对应分压比。接着通过外部（巧片外）正向转换器96来降低存在的输出电 压，W获得5. 0V的最终应用输出电压 。用于SCVBC(和降压控制器）的所有模拟和数字信 号均在5V域中产生。使用电阻分压器将SCVBC误差电压缩放到在XV域内。还缩放LINE_ IN电压，使得可在XV电压域内进行处理。
[0120] 在图16中所示的一个实施方案中，SCVBC32包括增益控制块，其使用经缩放的 LINE_IN电压来确定用于SCVBC32的适当分压比。将经缩放的LINE_IN电压与带隙参考电 压进行比较，来依据AC电源电压来选择S个或多个可能分压比中的一个。可在开关电容器 调节器中执行输出电压的最后调节，其中接通和断开时钟，来控制递送到保持电容器的电 荷的量。
[0121] 参看图17A和图17B，在一个实施方案中，SCVBC增益控制块可使用经缩放的LINE_ IN电压和输出电压DAC设定，来确定从CP1和CP2中的组合分压器步长得出的适当过程分 压比。W此方式，可实现作为全球AC输入电压的函数的120伏和90伏输出的设定值。在开 关电容器调节器中执行CP2输出电压的最后调节，其中接通和断开时钟，来控制递送到CP1 和CP2保持电容器的电荷的量。应针对CP1级，对CP1和CP2所需的最低分压比进行编程， 来最小化高压NMOS开关上的电压降。
[0122] CP2输出馈送正向调节器的一次绕组。系统的最终输出电压由W下等式设定：
[0123](V设定/XFMR比率）*dc=V输出
[0124] 其中dc是正向调节器的工作周期，且应维持在0. 5或W下，W确保系统变压器不 饱和。
[0125]SCVBC32包括迪克森电荷累值CP)94(图5和图6中示出），其可用来为NM0S高 压开关的栅极提供升高的电压。可W1.6MHz的时钟速率来对DCP进行计时，且产生等于 LINE_IN引脚处的电压加大约18V的栅极电压。另外，每一NM0S高压开关90可包括对应的 电平移位器，W将来自低压域的驱动信号转变为DCP所提供的升高的电压。在一个实施方 案中，该需要双重电平移位器，其它要求可仅需要一个电平移位器。到电平移位器的输入为 5V，且被转变到20V域W供SCVBC32使用。可在特洛巧姆PSSoC106各处使用该同一类型 的电平移位器，其为输出电流驱动而缩放。
[01%] 在一个实施方案中，如图17A和图17B中所示，特洛巧姆PSSoC106可包括数/模 转换器值AC)，其为开关电容器电路的输出电压提供可编程性。R2R电流模式DAC拓扑W数 字方式将带隙参考电压缩放为开关电容器电路维持用户所编程的输出电压所需的控制电 压。DAC的输出电压范围是从120V到90V，其通过CP_DAC[7:0]寄存器位W118mV的步长 来编程。
[0127]SCVBC32还可包括开关电容器调节器，其包括比较器和ANDn，所述AND口用于控 制SCVBC的充电。在一个实施方案中，比较器的输入可包括输出电压DAC，W及CP2输出电 压的经缩放版本。举例来说，如果来自CP2输出的经缩放电压大于DAC电压，那么比较器输 出较低，且化HzCP时钟被口控关闭。如果DAC电压大于经缩放的CP2输出电压，那么比较 器输出被断言为高，且AND口使时钟能够为所述输出充电。另外，比较器可设计有滞后，W 便最小化CP2输出电压纹波。此外，调节器可W不连续模式来运行两个CP级；就是说，时钟 脉冲仅在需要7. 5uF保持电容器的充电时存在。
[0128] 在所示出的实施方案中，如果不使用CVBD模块的堆叠，那么容易通过使用包括开 关模式降压调节器（SWR) 34和CV抓模块的混合拓扑来处置大电流负载（至多达430mA或 W上）。特洛巧姆PSSoC106含有用于SWR34的控制器，其利用外部（巧片外）PM0S开关 (其可在巧片PM0S或NM0S[具有用于栅极的额外迪克森电荷累]内部），W满足负载的高电 流需求。由于高电流路径在PSSoC外部，因此不要求PSSoC耗散负载电流的大部分。该通 过消除PSSoC中归因于高压装置的接通电阻的额外寄生损失的来源来改进总体系统效率。 可在与CVBD模块相同的频率下调节SWR，或在较高巧OOKHz到IMHz)到非常高的频率下运 行SWR，同时CVBD模块在较低频率下运行，W便保持更高效。（CVBD模块可在较高频率下运 行，但对于如今的半导体平台中所提供的电流装置，该增加了口开/关，从而增加了损耗）。
[0129] 在一个实施方案中，降压调节器34可包括W下外部（巧片外）组件；1.系列高 PM0S开关。可针对低畑Sow、低输入电容W及〉400V的V。冰选择所述PM0S开关；2.具有高 伏特击穿、极低泄漏和切换电流的高压降压二极管；W及3.降压储能电感器。电感器必须 具有低ESR，且能够处置适当调低的电流。然而通常取决于运行降压的频率（频率越高，所 需零件的价值越小），该些零件可为巧片上的内部装置/组件，且不在外部。通过应用GaN 和/或GaAW及深沟电容器技术，W及将变压器置于巧片上的技术，所有零件可存在于一个 巧片。
[0130] 特洛巧姆PSSoC106还可包括高频振荡器，其被分频W产生lOOKHz(标称）时钟， 供降压调节器PWM控制器使用。通过数字控制块中的伪随机算法来使lOOKHz时钟抖动，W 确保对Effl谱中的谐波的抑制。接着对此时钟进行脉冲宽度调制，W控制外部降压调节器 PM0S/NM0S阳T的开/关时间。将100曲Z时钟转换成特洛巧姆PSSoC106内部的银齿斜坡， 在特洛巧姆PSSoC106处，将银齿斜坡于误差放大器输出进行比较。接着将来自比较器输 出的经脉冲宽度调制的信号施加到电平移位器输入，来控制外部降压调节器PM0SFET的开 /关时间。降压调节器34的误差放大器通过借助于使用电阻分压器对CP2_0UT处的电压进 行缩放，接收来自调节器的反馈。接着使用内部电阻器和电容器来调节电压反馈信号，W控 制降压调节器在所有条件下的响应。用于调节伺服环路的所得转移函数由多个极点和零组 成，W确保调节器输出针对从50mA到430mA的整个负载条件范围都是稳定的。用于降压调 节器的误差放大器和PWM控制器全部位于5伏域中，其中最终控制信号经电平移位，W驱动 外部高压PM0SFET开关。
[0131] 特洛巧姆PSSoC106还可包括LD0降压调节器128,其用来产生驱动用于降压调节 器34的PM0SNM0SFET的栅极所必需的高侧电压。接着使用此电压来供应驱动外部PM0S/ NM0SFET所需的栅极电压。连接电容器来进行滤波。
[0132] 在所示出的实施方案中，特洛巧姆PSSoC106包括特洛巧姆PSSoC的电流感测放 大器，其在引脚RCSP和RCSN处感测外部电流感测电阻器上的电压。此电压由开关电容器 差分放大器来取样和保持，并且由巧片上通用ADC数字化。接着将数字字对照所编程的阔 值进行比较，W按照需要启用或停用降压调节器34来优化效率。还监视电流感测放大器的 输出，看是否有可能的故障或告警条件，例如过电流，从而允许控制电流感测反馈的数字状 态机停用SCVBC32来防止可能的损坏。
[0133] 特洛巧姆PSSoC106还可含有至少两个自由运行的RC振荡器，其共享共用修整控 制器，包括16皿2贿振荡器和9.61化贿振荡器。可使用〇3(3_化1111(振荡器_修整）寄存 器位来修整振荡器频率。
[0134] 低频（16KHz)RC振荡器为线侧RC振荡器，在LWE_IN处施加线电压之后，所述线 侧RC振荡器连续地运行。所述线侧RC振荡器由LPREG调节器供应。将此振荡器输出频率 下分到某一数字，如IKHz，来为SCVBC32提供时钟。在所述情况下，振荡器输出也被用作休 眠模式关断定时器的参考时钟。高频巧.6MHz)RC振荡器提供用于解码单线串行数据输入 的主时钟。使振荡器的9. 6MHz输出除W6,W提供开关电容器电路中的迪克森电荷累所需 的1. 6MHz时钟。进一步对所述时钟进行分频，来为降压调节器和正向转换器PWM控制块提 供时钟源。通过数字逻辑进行的伪随机算法来使lOOKHz时钟抖动，W确保对Effl谱中的谐 波的抑制。振荡器可由〇sc_en(振荡器_启用）寄存器位来启用，且由线侧上的LPREG调 节器供电。
[01巧]在所示出的实施方案中，特洛巧姆PSSoC106包括超低电力ADC118,来将温度传 感器和电流感测放大器模拟电压数字化。该些数字化的电压可接着由数字控制块进行比 较，W停用或重启模拟电路。ADC使用逐次逼近（SAR)拓扑来获得低电力且增强的I化/面L 性能。到ADC的输入由多路复用器提供。多路复用器可选择感兴趣的信道中的每一个来由 ADC数字化。接着将经转换的样本值存储在ADC_SAMP寄存器中，W供控制状态机使用。ADC 使用低压供给，且将在装置处于休眠模式时被停用。
[0136] 图20是可结合特洛巧姆PSSoC106使用的比例积分和差分（PID)调节器控制电 路110的示意性例示。在所示出的实施方案中，特洛巧姆PSSoC106包括PID伺服环路130， W在从外部变压器的二次侧汲取负载电流时，调节正向转换器96的输出处的电压。PID块 包括误差放大器、银齿波形产生器、比较器和PWM时钟控制块。设计PID环路来在负载电流 的重波动下调节输出电压，而不触发任何不稳定性。
[0137] PID缓冲放大器接收反馈来关闭经由AUT0_ERR输入的正向调节环路。该是将表示 正向转换器的输出电压的电压提供给PSSoC的光电隔离器的输出。接着在PSSoC上用电阻 分压器来缩放此电压，并为误差放大器而缓冲。
[0138] 用于自主PID环路的误差放大器位于具有巧片上补偿电阻器和电容器的特洛巧 姆PSSoC上。误差放大器使用带隙电压作为PID伺服环路的参考。银齿或其它波形产生 器为PID伺服环路提供基于时钟的脉冲宽度调制（PWM)手段。所述电路接收来自数字逻 辑的lOOKHz时钟，并将其转换成将与误差放大器的输出进行比较的同一频率的银齿波形。 误差放大器和银齿波形产生器的输出由PID比较器进行比较，W产生驱动正向转换器所需 的PWM时钟。提供工作周期限制器来确保PID比较器所提供的PWM输出不超过65%。在 FWD0UT引脚处施加此输出，来驱动外部变压器。在正常操作中，PWM工作周期限于10%到 65%的范围，W避免变压器的饱和。
[0139] 在一个实施方案中，将PID伺服环路设计成在低压下操作，并将所需DC电流的最 大值递送到负载。通过在二次侧上使用LC滤波器。且通过适当地设计S级补偿网络的内 部R和C的大小，可W至多达较高百分比的绝对准确性来控制所述调节。通过W下等式给 出LC滤波器双极；FLC= 1/2 31VL1C4。
[0140] C1电容器具有某一ESR(系列电阻器），其产生零。此零产生+90度的相移：阳SR =1/2 31C1RESR。
[0141] 补偿环路具有大约为正向转换器的时钟速率的十分之一的某一带宽（Fc)。所述网 络的目标是在化下维持至少45度的相位裕量：相位裕量=180度+环路相位。
[0142] PID环路具有2个零和2个极点。2个零是必要的，W提供180度的相升，W便否 定归因于输出LC滤波器而导致的180度相位损耗。两个零均放于LC滤波器极点频率的约 50%处。两个极点于是位于转换器的切换频率（lOOKHz)处。该允许我们计算C1、C2、C3、 R2和R3。将R1设定为合理值，W便开始计算程序。
[0143] 在另一实施方案中，将PID伺服环路设计成为可由所需应用的用户编程的多个输 出电压而操作。通过至多达0. 1%的绝对准确性的调节，所述环路可将ny电流（但在此所 示出的情况下，4. 5A的DC电流）递送到负载。用于通用环路的反馈由外部微处理器和电压 感测支持电路提供，且作为串行数据流输入到特洛巧姆引脚。接着对转换为模拟电压的数 字字执行并行到串行转换，W应用于误差放大器，如图20中所示。用W传入数据速率的频 率更新的巧片上DAC来执行到模拟的转换。PID误差放大器的参考电压由被微处理器编程 的第二DAC产生。
[0144] 数/模转换器值AC)基于来自微处理器的数字经编程输入来产生用于PID控制环 路的模拟参考电压。如图所示的所述数/模转换器值AC)为10位方案，但可为任何数目的 位。所述DAC还可通过将从引脚接收到的数字字转换成用于输入到环路的模拟电压来提供 用于PID控制环路的反馈。将DAC电压输入到误差放大器，并将其与模拟参考电压进行比 较，W产生控制环路的误差电压。DACW传入数据的速率将更新提供给环路。
[0145] 参看图17A和图17B，在一个实施方案中，特洛巧姆PSSoC106可包括巧片上基于 AV的温度传感器，其使1C能够感测裸片或模块的温度。在此实例中，使用通用12位ADC 来数字化差分电压。接着将数字化的值与可编程阔值进行比较，W便依据温度关注来关断 或再启用特洛巧姆PSSoC。
[0146] 在所示出的实施方案中，特洛巧姆PSSoC106提供在加电后应用两种操作模式W 及四种苏醒状态（W0到W3)。
[0147]启动模式。在启动模式期间，特洛巧姆PSSoC控制当第一次施加电力时或当电话 被插入（在充电器的情况下）时，模块的启动行为。当电力第一次连接到AC电源时，存在 于1C的LINE_IN引脚处的经整流和滤波的LI肥电压增加，直到其达到其最后DC值为止。 特洛巧姆PSSoC的基础支持电路因此被加电，W起始电力管理功能。图24中示出示例性启 动事件序列的时序图，W在t= 0处施加LINE_IN电压开始。
[0148] 线侧具有总是通电的S个电路块；1.低电力带隙参考；2.低电力5V调节器 (LPREG) 及3.低频RC振荡器。其它电路可被供电，但在此实例中，已减少到此例子中的 =个，W便汲取极低待机电力。该些电路直接从LINE_IN输入汲取电流而无变压器动作，W 增加可用电流。因此，所述电路被设计用于极低电力消耗。或者，可启用变压器，但该将降 低效率。
[0149]正常模式。在施加电力且完成苏醒状态之后，特洛巧姆PSSoC106将进入正常操 作模式。维持正常操作模式，直到电压/电流变为焰灭或超过低电流阔值为止，其中通常电 池系统内部的微巧片开始抵抗电流W防止过载。在正常操作模式下，由于检测到负载电流， 特洛巧姆PSSoC退出休眠模式。当降压调节器和SCVBC供应必要的电流时，对负载的调节 发生。在此操作模式下，所有的特洛巧姆电路均通电，且响应外部刺激。
[0150] 在一个实施方案中，通过组合正常模式、启动模式和休眠模式的元件，电池可被提 供"突然"充电。在此例子中，当巧片中的逻辑确定已执行完整充电，意味着从较高电流到 较低电流的汲取已结束给定时间周期时，将执行另一模式，称为突然充电模式。此突然充电 操作模式可存在于状态机中，或经由I2C接口来启用/停用，且将指令所述电路"断开"若 干次，并开始再充电至多达大约150毫安的最大阔值，其间存在间隔。W此方式，将提示电 池接收额外的渭流充电，W确保其真的充满，而不是仅在装置电池指示器上表明"充满"。该 将解决手机仅充电到其电池容量的80%到90%的问题，因此随着时间的过去，虽然指示器 仍显示电池处于100%，但其实际上是电池容量的80 %的100%，而不是电池容量的100% 的100%。在突然充电模式下，特洛巧姆PSSoC数字提供高于休眠阔值的额外电流阔值，使 得下文陈述的休眠模式功能不受损害。
[0151] 休眠模式。当连接到AC电源电力且不需要充电或电力供应功能时，特洛巧姆 PSSoC必须使用最小电力。该要求电路22具有至少两个不同电力域；1)线侧域，W及2) 一次侧域。线输入侧是必须能够在所有时间均被供电的域。还存在用于迪克森电荷累的 1.6MHzRC振荡器。此振荡器在休眠模式下保持关闭。将16KHZ振荡器用作倒数计时器，来 在已达到所编程的倒计时时间时，唤醒特洛巧姆PSSoC。
[0152] 在所示出的实施方案中，特洛巧姆PSSoC106包括数字控制块122,其向用户提供 在设置、可编程、正常、测试或评估操作模式中管理特洛巧姆应用的许多方面的能力。微处 理器或状态机被提供来监视开关电容器电路的输出电压和电流，且包括可配置寄存器，其 为正常操作模式和低电流或"休眠"操作模式两者提供特征选择和可编程性。当应用需要 时，还为外部装置提供通信接口。
[0153] 图21是可结合特洛巧姆PSSoC106使用的特洛巧姆通用数字控制块132的框图。 图22是可结合特洛巧姆PSSoC106使用的特洛巧姆自主数字控制块的框图。图23是示出 操作电力电路22的方法的流程图。图24是可由特洛巧姆PSSoC106实施的状态转变的图 形例示。
[0154] 参看图21，在一个实施方案中，特洛巧姆PSSoC106包括通用数字控制块132。特 洛巧姆通用数字控制块132提供W下功能来控制通用模块；控制状态机、时钟产生器、ADC 控制器、时钟抖动器LSFR、I2C接口单或双通信模式、可编程通信模式、微处理器接口、测试 /评估多路复用器和/或寄存器堆。
[0巧5] 控制状态机或微处理器/微控制器通过监视开关电容器电路的输出电流来确定 特洛巧姆模块的适当操作模式。提供至少两种操作模式，包括休眠模式和正常调节模式。在 首次施加电力后，或在退出休眠模式时，控制状态机或微处理器还提供四种唤醒PSSoC的 状态，加所述突然充电模式。另外，状态机或微处理器连续地监视输出电压电流来识别过电 流或欠电流告警条件。
[0156]开关电容器输出电流的监视是在模拟子系统中或在微处理器中通过使用电流感 测放大器和模/数转换器（ADC)来实现。数字控制块提供ADC的控制，且可执行对ADC的 周期性增益和偏移校正。接着将ADC样本与控制状态机所需的开关电容器电流的所编程的 数字阔值进行比较。
[0157] 时钟产生器提供模拟和数字子系统所需的时钟，且还使时钟口控能够最小化休眠 操作模式下的电力消耗。
[0158] 数字控制块提供单线串行接口来经由外部微处理器支持PSSoC的可配置性；或多 线接口，其将支持特洛巧姆PSSoC与微处理器或状态机之间的双向通信。包括时钟抖动线 性反馈移位寄存器（LSFR)来产生用于使正向和降压调节器PWM时钟抖动的伪随机数字。所 述伪随机数字由模拟子系统用来使高频振荡器输出抖动。包括I2C端口来用于制造设定、 测试、评估、更新、健康检查和调试。可使用I2C接口来接入含有用于装置操作的配置寄存 器的寄存器堆。提供数字多路复用器来将各种内部数字信号选择性地多路复用到DIGTST 输出引脚，来实现测试目的。
[0159] 参看图22,在一个实施方案中，特洛巧姆PSSoC包括自主数字控制块134 ,其提供 用于控制自主模块的W下功能：控制状态机或微控制器；时钟产生器;ADC控制器；时钟抖 动LSFR;I2C接口；测试多路复用器和寄存器堆。控制状态机通过在CP_0UT引脚处监视开 关电容器电路的输出电流来确定特洛巧姆PSSoC106的适当操作模式。提供两种操作模 式，包括休眠模式和正常调节模式。控制状态机或微控制器还提供四种状态，来在第一次施 加电力后，或在从休眠模式退出时唤醒1C。另外，状态机监视过-欠电流告警条件和突然充 电模式下的输出电流。
[0160] 通过使用电流感测放大器来在模拟子系统中实现开关电容器输出电流的监视，且 在此实例中使用12位模/数转换器（ADC)。数字控制块提供对ADC的控制，且可对ADC执 行周期性增益和偏移校正。接着将ADC样本与控制状态机和/或微控制器所需的开关电容 器电流的所编程数字阔值进行比较。
[0161] 时钟产生器提供模拟和数字子系统所需的时钟，且还使时钟口控能够最小化休眠 操作模式或突然充电模式下的电力消耗。
[0162] 包括时钟抖动线性反馈移位寄存器（LSFR)来产生用于使正向和降压调节器PWM 时钟抖动的伪随机数字。所述伪随机数字由模拟子系统用来使高频振荡器输出抖动。
[0163] 包括I2C端口来用于制造设定、评估、升级、复位、巧片健康检查、测试和调试。可 使用I2C接口来接入含有用于装置操作的配置寄存器的寄存器堆。
[0164] 提供数字多路复用器来将各种内部数字信号选择性地多路复用到DIGTST输出引 脚，W用于测试目的。
[01化]在所示出的实施方案中，特洛巧姆自主数字控制块134包括状态机，W基于负载 电流确定自主模块的适当操作模式。
[0166] 如图23和图24中所示，控制状态机提供四种苏醒状态（W0、W1、W2和恥）W及两 种操作模式；正常模式和休眠模式。
[0167] 苏醒0(W0)-当施加电力时，线侧电路苏醒；带隙炬G)和低电力调节器（LPREG) 加电。在LPREG稳定之后，por_b被释放，且系统转变为苏醒1 (W1)。
[0168] 苏醒1 (W1)-低频振荡器（LF_OSC)和增益控制佑AIN_CTRL)得W启用。在同一时 间，高频振荡器^F_OSC)和电荷_累（(：巧得W启用。将CP设定为不调节。当LF_OSC稳 定时，释放数字块的lf_dk，此时（a)lOmS计数器启动，且化）到开关电容器的1曲Z时钟变 为活动。当10ms计数器到期时，系统转变为苏醒2 (W2)。
[0169] 苏醒2(W2)-开关调节器（SWR)得W启用，将CP设定为调节，且ImS计数器启动。 当ImS计数器到期时，系统转变为苏醒3 (W3)。
[0170] 苏醒3(W3)-正向PID得W启用，且两个计数器启动；20mS计数器和250mS计数 器。W下情形引起从此状态的转变；a. 20mS计数器期满，且正向PID超驰选项开启；系统转 换为正常模式（NM) ;b. 20mS计数器到期，正向PID超驰选项关闭，且正向PID在250mS计数 器到期之前稳定；系统转变为正常模式（NM) ;c.休眠模式未停用，正向PID超驰选项关闭， 且当250mS计数器到期时，正向PID尚未稳定：系统转变为休眠模式。
[017U 正常模式（NM)-电流感测块（CUR_SN巧和ADC得W启用。如果自校准未停用，那 么ADC使用最初两个样本来进行增益和偏移校准，并在第S样本就绪时，用信号通知ADC数 据是好的。如果自校准被停用，那么ADC用编程在指定寄存器中的值来执行增益和偏移校 正，并在第S样本就绪时，用信号通知数据是好的。当ADC数据是好的时，所述系统监视电 流负载。W下相互排斥的条件（其阔值可编程）可发生；1.过电流条件；系统设定过电流 状态位。如果休眠模式未停用，那么系统转变为休眠模式（SM) 及2.负载不足条件：如 果LCSD_EN引脚较高，且休眠模式未停用，那么系统转变为休眠模式（SM) 及3.低负载 条件；当系统检测到低负载条件时，关断SWR，且当低负载条件平息时，重新将SWR接通。 [017引 休眠模式（SM)-系统停用HF_OSC、CP、SWR、正向PID、CUR_SN巧和ADC。休眠模式 还启动休眠计数器，其持续时间是可编程的。默认休眠时间大约为5秒，其可依据使用应用 来调整。如果正向PID先前在进入休眠模式时尚未稳定，那么系统保持在休眠模式。在此情 况下，可通过触发EXT_RST引脚而在化中重启系统，或通过去除电力来在W0中重启系统。 如果正向PID在进入休眠模式时是好的，那么当休眠计数器到期时，系统转变为化状态。
[0173] 在所示出的实施方案中，通过经由电流感测放大器和ADC检视开关电容器电路的 输出电流来实现正常操作模式与休眠操作模式之间的转变。另外，如果负载电流降低到所 编程的数字阔值，那么控制状态机可停用SWR降压调节器。图24的图式中示出电流和对应 模式转变的监视。
[0174] 参看图21和图22,数字控制块122可，包括时钟产生器，其产生数字子系统所需 的所有时钟。提供彼此异步的=个时钟域，低频时钟域、高频时钟域和I2C时钟域。
[0175] 模拟子系统中的低频振荡器为数字子系统提供时钟，在所示出的实例中为16曲Z 时钟（lf_clk)。除寄存器堆所使用的时钟之外，时钟产生器从lf_clk得出W下时钟： 1.373_(3化一具有50%工作周期的8曲2时钟，其对控制状态机进行计时。2.3北_肖(3化一 sys_c化的口控版本，其对ADC控制器进行计时。在休眠模式下，n控关闭此时钟。3.lfdiv_ C化一将用于模拟块中的具有1曲Z、2曲Z或4曲Z的可编程频率且具有50 %工作周期的经分 频时钟。在休眠模式下，n控关闭此时钟。
[0176] 在模拟子系统中，可经由TSTMD0输入来旁路振荡器，W实现从EXT_CLK引脚施加 1化化时钟。
[0177] 模拟子系统中的高频振荡器提供1. 6MHz、50%工作周期时钟，其由时钟产生器进 一步分频W产生hfdiv_c化。hfdiv_c化可经由寄存器堆来编程，W提供100曲z、200曲Z和 400曲Z的频率。要针对时钟抖动LFSRW数字形式来使用hfdiv_dk，且针对降压调节器和 正向PID环路W模拟形式来使用hfdiv_dk。当W模拟形式停用HF振荡器时，时钟在休眠 模式下切断。
[017引I2C接口使用SCLK引脚处的时钟输入来控制I2C端口的操作。支持至多达100肺PS的数据速率。
[0179] 在所示出的实施方案中，数字控制块122还包括ADC控制器，其产生用于模拟子系 统中的通用12位ADC的控制信号。数字控制块122还经由ADC多路复用器W及CONTROLO 寄存器中的ADC_MUX_S化寄存器来控制对到ADC的用于转换的输入的选择。ADC输出格式 为量值。当ADC首次被启用时，数字控制块执行自校准例程一次。数字控制块可W可配置 地使用在自校准期间计算的增益和偏移校正值，或可使用写入到ADC_GAIN和ADC_OFR5寄 存器的增益和偏移校正值。
[0180] 在自校准例程期间，如下文所述来确定偏移和增益校正值。
[0181] 首先如下确定偏移；设定ADC输入多路复用器来选择Reflo参考电压。进行一次 ADC转换。理想值将为0。将ADC转换数据加载到本地ADC偏移校正寄存器中。
[0182] 接下来如下确定增益：设定ADC输入多路复用器来选择Re化i参考电压。进行一 次ADC转换。理想值将为4095。用（ADC转换数据-偏移校正）/4095的结果来加载本地 ADC增益校正寄存器。
[0183] 在自校准阶段之后，如下校正ADC转换值：经ADC校正的数据=(ADC转换数据-偏移校正）/4095。
[0184] 时钟抖动LFSR提供伪随机数字来实施1. 6MHz时钟上的抖动W减轻EMI。LFSR为 12位、最大序列、伽罗瓦佑alois)型LFSR，其具有多项式x^+x6+x4+x+l。如在下文的表中 所示来产生抖动值。可用控制寄存器中的dith_en寄存器位来选择性地启用或停用时钟抖 动齡R。
[0185]在一个实施方案中，特洛巧姆PSSoC数字控制块122可包括可配置递减计数器，其 具有0. 512秒到16. 384秒的范围，W实施休眠定时器功能。步长为512mS。计数器从时钟 产生器块接收其时钟，在时钟产生器块处，所述时钟从LF振荡器时钟下分频。用在SLEEP_ CT化寄存器中编程的休眠_时间值来加载所述计数器。计数器将从此值开始倒计数，直到 其达到零为止，此时其通知控制状态机休眠定时器已到期。
[0186] 图25是可结合特洛巧姆PSSoC106使用的通信接口的示意性例示。图26是可结 合特洛巧姆PSSoC106使用的微处理器通信协议的示意性例示。在所示出的实施方案中， 通信可为单向或双向的。特洛巧姆PSSoC106含有一个或多个通信接口，此处描述为S个 接口 ；1)微处理器接口，2)单或双通信/更新接口，用于编程值或将信息返回到状态机/微 处理器，和3)测试/评估接口。对于某些产品来说，微处理器接口将用来与外部微处理器 通信，通信/更新接口可更新微处理器或巧片内部的任何值。该允许产品可配置性，且允许 实施用于特洛巧姆充电器的控制环路。对于特洛巧姆PSSoC，该可为读取/写入或只写接 口，即依据所确定的通信的类型（单向或多边），微处理器将或将不能够从PSSoC读取。
[0187]测试/评估接口将在制造测试环境下使用，且用于特洛巧姆PSSoC的台架评估。测 试/评估接口将允许对巧片上寄存器的写入和读取存取。将使用升级、评估、健康检查和复 位接口来重新编程巧片、改变其电压/电流输出，或改变控制逻辑的其它可重新编程的部 分，包括阔值，W及运行扫描来帮助确定巧片是否有任何问题（健康检查）。
[0188]通常，一次只能选择一个接口，但该可基于状态机或微处理器设定而改变。当"1" 时，IF_S^输入引脚选择I2C，且当"0"时，IF_S化输入引脚选择微处理器接口。
[0189]微处理器通信接口。特洛巧姆PSSoC还可提供单线串行接口来支持PSSoC的可配 置性。所述接口由单向或多向数据输入/输出组成。图26中示出协议。除非另有必要，否 则所有包在结构和长度上都将是同质的。每一包将为某一数目个位。下文描述包字段。通 过添加另一根线，可具有双通信接口，使得信息为多向的。
[0190] 为了支持可靠通信，所述数据可为按照IE邸802. 3通信标准进行曼彻斯特 (Manchester)编码的。接收器将接着使用过取样时钟来维持包上的位同步。位速率将为 600肺PS。传入数据将由是位速率的16倍的因子过取样。过取样时钟因此为9. 6MHz，且源 自巧片上RC振荡器。
[0191]启动；单个位，其值为信号线的非闲置状态。对于本申请，该将为"1"。R/W;用W 指示读取或写入请求的单个位。当"0"时，将数据写入到选定的特洛巧姆寄存器。注意，特 洛巧姆仅支持写入存取。Ad化[4:0];用来寻址特洛巧姆配置寄存器的5个位。数据巧:0]; 将被写入到选定特洛巧姆寄存器的10个位。对于目标寄存器小于10个位的情况，将使数据 右对齐。举例来说，当写入到八位寄存器时，数据[7:0]将被写入到所寻址的寄存器位置。 闲置；单个位，其值为信号线的闲置状态。对于本申请，此将为"0"。
[019引数据WMSB首先传送。举例来说，主机在时间上先发射Ad化[4]。取决于编程，特 洛巧姆实施方式将或将不支持主机对ASIC寄存器的读取操作。包括R/W位来用于未来扩 展。
[0193] 图27是可包括在特洛巧姆PSSoC106中的跨集成电路136的示意性例示。在所示 出的实施方案中，特洛巧姆PSSoC106含有I2C从属端口来支持装置的测试。可使用I2C_ A孤R引脚来配置I2C地址。将I2C_A孤R输入与I2C从属地址位进行比较。图27中示出特 洛巧姆I2C总线协议。I2C接口支持至多达100肺S的位传送率。I2C接口将I2C SCLK时 钟输入进行完。
[0194] I2C写入操作：特洛巧姆PSSoC支持向I2C从属端口上的特洛巧姆存储器映射的 寄存器的写入。在接收到与特洛巧姆I2C地址匹配的I2C从属地址之后，图27中示出为字 节1的下一字节将含有用于特洛巧姆寄存器堆地址的5位地址字段。特洛巧姆PSSoC仅支 持每命令一个寄存器的存取。
[01巧]I2C读取操作：特洛巧姆PSSoC支持从I2C从属端口上的特洛巧姆存储器映射的 寄存器的读取。读取操作需要两个I2C操作。第一，向RDREQ寄存器的I2C写入，其中字节 2中的数据为要读取的寄存器的特洛巧姆存储器映射地址。接着，I2C读取命令将读取所请 求的寄存器。特洛巧姆仅支持每命令存取一个寄存器。
[0196] 注意，I2C写入操作与更新畑REQ寄存器的时间之间存在延迟。该意味着在I2C 写入操作之后，I2C主机必须等待400微秒，之后进行I2C读取操作。此等待时间仅适用于 I2C写入之后的第一I2C读取，W更新畑REQ寄存器。
[0197]在特洛巧姆PSSoC的一个实施方案中，数字存储器具有智能，其中如果特洛巧姆PSSoC正为电视机供电，如果电视机从某一时间周期到另一时间周期未被使用，例如午夜到 上午7点钟，持续固定的天数，那么特洛巧姆在该些时间期间将总是使自身处于休眠模式， W节约能源，且不重新参与唤醒序列的电流感测例程。
[0198]在本发明的另一实施方案中，特洛巧姆PSSoC通过其I2C接口连接到无线（如BlueToo化⑩）或电力线类型的通信协议和装置（外部、巧片上或模块上），W便接收对状 态机或微处理器的指令。W此方式，可存在给予特洛巧姆的关于何时进入休眠模式、何时苏 醒，W及复位、升级或改变其它前提条件（如过电压或PWM调解）的"实时"指令。W此方 式，特洛巧姆PSSoC可具有对其控制机制的"实时"感测和切换，W实现不同等级的频率、速 度或适应低电力情形，如在一些国家中，其中电网在大部分的时间期间通常欠压运行。在此 情况下，特洛巧姆PSSoC可获得关于复位、操作或关断/重启的实时信息，包括来自其所有 人，甚至通过使用家用通信技术内部的电池系统来自手机或平板计算机的实时命令。在此 情况下，一人可能想要在离开时关断到由特洛巧姆PSSoC供电的特定电子设备或电子装置 的电力，且该可通过经由无线或有线通信技术的通信接口来实现，从而通过特洛巧姆PSSoC 中的I2C接口给出特定指令，指令其关断所述装置，且甚至预设所述装置应苏醒的时间。
[0199]在本发明的另一实施方案中，且当用作充电器或恒定供应电力时，特洛巧姆PSSoC足够小，W配合到附接至电绳的壁式插座中，因此消除了对充电器"盒"或膝上型计算机"砖 形物"的需要。
[0200] 在一个实施方案中，特洛巧姆PSSoC 106具有若干测试结构，W支持制造、编程、 评估、升级、健康检查、通信、测试和台架评估。特洛巧姆PSSoC针对关键内部功能和控制信 号的可控性和可观察性提供两个测试寄存器。TEST_CT化0寄存器向用户提供选择性地启 用、停用或超驰特洛巧姆PSSoC中的个别模拟电路功能的控制的能力，W提供应需要旁路 控制状态机的替代控制方法。TEST_CT化1寄存器提供将内部模拟和数字信号多路复用到 ANATST和DIGTST输出引脚W用于测试目的的能力。
[0201] 鉴于W上教示，本发明的许多修改和变化是可能的。在所附权利要求书的范围内， 可用于具体描述的方式不同的方式来实践本发明。
[0202] 图30是可结合特洛巧姆PSSoC106使用的链接图。图31和图32是特洛巧姆PSSoC 106的额外示意性例示。图33是可结合特洛巧姆PSSoC106使用的用于低电流检测和误差 检测的算法的流程图。图34和图35是包括特洛巧姆PSSoC106的电力电路22的示意性 例示。在所示出的实施方案中，特洛巧姆PSSoC106为高级电力控制器集成电路（1C)。特 洛巧姆PSSoC106和对应的集成模块提供低成本、高效率途径来将典型的家用或商用电插 座处存在的AC线电压转换为用于消费型电子应用的降低的经调节的DC电压。典型应用包 括但不限于用于手机、平板计算机或其它手持式装置的充电系统、USB电力转换、用于消费 型、医疗和工业装置的电力供给，W及许多其它可能用途。
[0203] 通过上文所陈述的配置和特征，特洛巧姆PSSoC提供高效率、低噪声和低EMI。另 外，AC到DC、DC到DC转换器具有高电力密度、低成本和电隔离。该些优点是从利用开关电 容器电压击穿方案和一次侧感测/控制将原本离散的零件集成到巧片上来实现的。因此， 特洛巧姆PSSoC的关键特征如下；支持较宽范围的可用AC输入电压和频率；可编程输出电 压，W及通过自动设定W为适当操作配置输入电压来自动检测输入电压；用于AC到DC、DC 到DC转换的高效开关电容器电路；实现高准确性的PID(或类似）调节控制环路；用于电流 和温度监视的数字状态机；用于配置和控制的光电隔离的微处理器接口；W及用于制造测 试的通信端口。
[0204] 特洛巧姆PSSoC的模拟和数字接口、输入和输出能够承受在典型操作范围之外的 电压和电流。上述单元页可在较宽的温度范围内操作，且提供充足的抗ESD性。
[0205] 特洛巧姆PSSoC将输入和输出提供到外部世界和外部电路的接口。该些输入和输 出包括但不限于：电力输入、电力输出、低电流关机启用输入、模式选择输入、需要外部电路 的中间连接、测试连接、通信连接、电力输出、调节器输出、用于基于PID的PWM的连接、FET 驱动器输出W及反馈输入。
[0206] 特洛巧姆PSSoC是被设计来提供具有高效率和高准确性的输出电压调节的先进 的电力控制器集成电路。特洛巧姆PSSoC的高级特征向用户提供可在各种各样的应用中使 用的多功能装置。对于特洛巧姆PSSoC来说，可编程输出电压是可能的，在多种电流负载条 件下具有很少或没有效率损失。
[0207] 特洛巧姆PSSoC使用专有开关电容器电路系统来维持高效率，不管负载电压或电 流如何。当负载不在汲取电流时，装置将进入低电流操作模式，W最小化保持清醒所需的传 统的"吸血鬼"电流，W及按照负载来缩放活动子系统的数目，W便提供较宽负载范围上的 高效率。
[0208] 特洛巧姆PSSoC的最高级框图在下文示出，且由W下主要电路块组成；高压多级/ 多分支开关电容器电压击穿电路；PID(或其它交换模式控制方案）、用于二次变压器的PWM 控制的调节器控制块；电流和温度感测块；用于电压和电流监视的ADC 或比较器；用于反馈 控制的DAC、PWM或其它信号；用于电压和电流监视状态机的数字控制块；通信接口；化及用 于巧片上电压和电流产生和其它电力要求的电力管理。
[0209] 电力管理。电力管理块将必要的电力轨和参考提供给1C的其余部分。所述其余 部分由调压器、电流参考和电压参考组成。所述其余部分还包括1C使用所需的所有必要的 缓冲和放大。所述电力管理系统还含有复位控制器，其管理所述系统在电力周期上的关断 和启动。
[0210] 开关电容器电压击穿电路。特洛巧姆PSSoC的开关电容器电压击穿电路用作近无 损分压器。所述近无损分压器将LINE_IN引脚处存在的经整流的DC电压分压为CP2_0UT 引脚处的降低的电压，W供外部变压器和二次电压控制环路使用。外部变压器可接着依据 一次与二次绕组比使此电压进一步降低到所要应用电压，W及在需要时提供隔离。
[0211] 开关电容器电路被配置为具有多个并行分支的多个相同级的级联，如下文所示。 基于电流感测放大器感测到的负载电流来将所述并行分支切入或切出所述电路。该使开关 电容器电路能够在较宽的负载电流范围上维持高效率。在下面的图中，并行子系统的数目 为4,包括两个级。并行系统和转换级的数目可改变，使得所述系统为特定输入/输出电压 比或电力要求而优化。
[0212] 所述开关电容器电路使用巧片上或巧片外反激电容器来最大化电力效率，且使用 外部保持电容器来最小化电压纹波。该些电容器连接到分别为开关电容器电路的第1和第 2级的输出的CP1_0UT和CP2_0UT引脚。所有级均由一个振荡器计时，或每一级可具有其自 己的专用振荡器。开关电容器电路的每一分支可具有独立的启用。
[0213] 通过使用数/模转换器值AC)，输出电压可在用于给定范围的具有高分辨率的应 用的电压范围内编程。此DAC的数字控制使得多个电压能够在CP2_0UT引脚处被编程，W 获得目标应用所需的所要最终输出电压。
[0214] 其它开关电容器电路级的开关电容器电路输出设定可由用户确定，或从测得的AC线V输A得出，使得可实现V输A与V儲之间的最佳比率。
[0215] 通过使用运算跨导放大器（0TA)来获得每一开关电容器电路级的调节。0TA依据 输出电压与输入参考电压之间的差异来调节施加到每一级中的反激电容器的电流。输入参 考电压可取决于应用而编程、得出，或是固定的。
[0216] 可进行传入线的电压测量，W便优化开关电容器电路设定。此设定计算可在巧片 上、巧片外或通过适当的巧片上电路在空中执行，使得每一开关电容器电路级的输出处于 最优化的比率。
[0217] 电流感测放大器。特洛巧姆PSSoC中的电流感测放大器允许装置测量电流，作为 反馈环路W及误差报告的一部分。电流可由ADC或通过具有不同阔值的一系列比较器来测 量。
[021引PID控制环路。特洛巧姆PSSoC提供比例积分和差分PID环路或替代的PWM控制 电路，W便驱动隔离变压器的一次侧，降压、升压或降压-升压电路。此电路是用来在必要 时提供后调节和隔离。
[0219] 对PID环路的反馈可来自数字源，例如但不限于串行化ADC流或模拟信号，两者均 取决于电路的输出。此反馈可提供关于经调节的输出电流或电压的信息。
[0220] 温度传感器。实现板上温度传感器，使得存在对过温情形的充足防护。采取的防 御热损害的行动可包括下调输出电力，且完成输出的关断。
[0221] 控制电路。特洛巧姆PSSoC通过数字途径或通过模拟电路来提供控制。通过此控 制电路，1C能够设定和改变现有的控制阔值和控制点，W及启用/停用特定功能性。该在 数字接口情形可通过寄存器或烙断器来完成，或在需要模拟设定的情况下，通过施加到模 拟引脚的电压来完成。
[0222] 如果所述特征被启用，那么特洛巧姆PSSoC允许系统的输出被停用或下调。该可 通过断开PWM、开关电容器电路或通过下调任一或两个子系统而发生。可因误差检测或因低 输出电流或输出电力情形而停用所述输出，所述情形例如在包括电池的所链接装置完成了 对电池进行充电且特洛巧姆PSSoC正仅将电力提供给非电池充电功能性时发生。一旦特洛 巧姆PSSoC已进入低电路关断状态，其就将间歇地将输出电力重新施加到最终装置，W便 检查其现在是否需要高于某一阔值的电力，所述阔值指示电池现在需要进一步充电。可针 对不同应用来调整处于断开状态所花费的时间。图33示出用于低电流检测和误差检测的 算法的实例。
[0223] 特洛巧姆PSSoC提供到外部电路的多个接口，使得装置可控制和配置1C。该些接 口可包括但不限于SPI、I2C、UART或其它同步/异步串行流。还可实现到NRZ格式的替代 编码，来优化外部电路的大小和零件计数。同样地，该些通信接口可连接到隔离装置，W便 在需要的情况下实现来自所隔离区的通信。
[0224] 时钟产生器。特洛巧姆PSSoC可具有产生其自己的内部时钟的能力，其还可包括 频率控制电路，包括但不限于内部RC振荡器、P化、化L、时钟分频器、VC0和修整电路。另外， 计时树可实施有意的时钟抖动或其它手段来改变时钟边缘放置，W便最小化计时在所福射 且进行的EMI的影响。
[02巧]模块描述。特洛巧姆PSSoC既定用作电力供应装置，其并入到接受AC电力输入、 将此电力转换为DC电压且将此电力供应给外部装置的模块中。所述模块可采取许多形式， 所述形式可包括到ASIC的输出的模拟或数字反馈，或ASIC可在无反馈的开环模式下操作。 另外，模块电路可构造为使得可离散地监视和控制个别输出（在存在多个所连接输出的情 况下）。取决于应用和调节要求，模块内的感测能力意在补充或代替ASIC所进行的测量。
[0226]图34是包括具有隔离和离散输出感测的数字反馈模块的电力电路22的示意图。 图35是包括具有反馈隔离的线性化的模拟反馈模块的电力电路22的示意性例示。该些反 馈表示模拟反馈版本和数字反馈版本。该两个图还将隔离变压器指示为设计的一部分。取 决于应用的要求，此组件可或可不包括在所述模块中。两个实例描述同步整流方案，然而， 还可实现异步系统。
[0227] 数字反馈描述。数字反馈模块包括微控制器、独立ADC或二次ASIC，W便监视输 出电压，且允许在输出连接处进行非常精确的测量。该允许所述模块补偿可能导致输出电 压的变化的组件损失、温度和其它变量。接着将此数据格式化，并将其发送回到ASICW提 供数字反馈流。还示出电流感测和输出启用晶体管，使得多个输出连接到所述模块，每一输 出处具有个别感测。W此方式，ASIC描述中所描述的低电力切断功能性应被应用于个别负 载，但电力是共享的。
[0228] 模拟反馈描述。如果出于成本或其它原因，希望使用模拟反馈系统，那么特洛巧姆 PSSoC允许通过模拟反馈输入来实现此目的。在所示的实施方案中，穿过光电隔离L邸的电 流与输出电压成比例。所述电路被设计成使得档输出电压处于目标输出时，1C上的模拟反 馈引脚处的电压处于标称电压。电流监视由变压器的一次侧处的1C执行，且测量结果按变 压器的应数定量进行缩放。
[0229] 图36是可结合电力电路22使用的电平移位器电路的示意性例示。在一个实施 方案中，开关电容器电压击穿电路32和降压调节器34依靠电平移位器，其可取静态CMOS 电平数字信号w及将所述信号移位到各种电平的电压。完成此举来适当地驱动特洛巧姆PSSoC巧片外和特洛巧姆PSSoC巧片上的高压开关的栅极。电平移位器由具有静态dc电流 偏置电流的差分对组成。所述差分对放大CMOS电平信号，且接着移位到较高轨。存在用户 信号路径中的级联，W避免任何晶体管击穿。可经由P沟道开关来停用电平移位器，W避免 任何静态电流耗用。一旦信号移位到另一轨，其就被进一步放大并转换为单端，且接着转换 回到静态CMOS电平，来驱动高压开关。
[0230] 图38和39是电力电路22的额外示意性例示。在一个实施方案中，正向转换器变 压器102可包括S次绕组152(图39和图40中示出），其可用作用于电流感测的二次侧的 复制品。举例来说，一些特洛巧姆PSSoC应用可在低电压下运行，且自驱动同步整流器可能 不是可靠的解决方案。更多的栅极电压将确保稳健的系统。举例来说，将存在针对1.8伏 DC输出的应用。假定12:1变压器和43伏CP_DAC2设定，3. 6VDC为二次绕组上的峰值电压。 可使用12:2辅助绕组来为同步整流器FET产生7. 2伏的栅极驱动。所述变压器设计可在 二次侧上包括辅助绕组152来支持此要求。
[0231] 图41是包括DC到DC转换电路的电力电路22的示意图。在所示出的实施方案中， 电力电路22包括开关电容器电压击穿电路32,其用于接收DC输入电力信号，且产生具有 较低电压电平的DC输出电力信号。在一个实施方案中，电力电路22还可包括与SCVBC32 并行禪合的开关模式降压调节器34。高效开关电容器电压击穿电路32包括并行电禪合的 一对反激电容器，W及电禪合到所述对反激电容器中的每一个的多个开关组合件。在一个 实施方案中，所述电容器之间的栅极是共享的。可操作所述开关组合件来在充电阶段期间 选择性地将输入DC电力信号递送到所述对反激电容器中的每一个，且在具有比输入DC电 力信号低的电压电平的放电阶段期间，选择性地将输出DC电力信号递送到电子装置。至少 一个开关组合件可包括N-沟道M0SFET开关和电平移位器，其用于将控制信号递送到所述 N-沟道M0SFET开关。另外，迪克森电荷累可禪合到所述电平移位器，W接收输入DC电力信 号，且产生具有比所述输入DC信号高的电压电平的输出电力信号。将输出电力信号递送到 电平移位器，来用于操作N-沟道M0SFET开关（或关闭其它类型的M0SFET)。另外，开关电 容器电压击穿电路可包括控制电路，其包括；电压感测电路，用于感测输入DC电力信号的 电压电平；W及增益控制器，其被配置来依据感测到的电压电平选择开关电容器电压击穿 电路的增益设定，且依据选定的增益设定来操作所述多个开关组合件中的每一个。
[0232] 此书面描述使用实例来公开本发明，包括最佳模式，且还使所属领域的技术人员 能够实践本发明，包括制造和使用任何装置或系统，W及执行任何所并入的方法。本发明的 可取得专利的范围由所附权利要求书界定，且可包括所属领域的技术人员可W想到的其它 实例。可从对图式、公开内容和所附权利要求书的研究获得本发明的其它方面和特征。可 用与所附权利要求的范围内具体描述的方式不同的方式来实践本发明。还应注意，所附权 利要求书内所列出的步骤和/或功能（不管步骤和/或功能在其中列出的次序如何）不限 于任何特定操作次序。
[0233] 尽管本发明的各种实施方案的特定特征在一些图式中示出且在其它图式中未示 出，但该仅仅是为了方便。根据本发明的原理，可结合任何其它图式的任何特征来参考和/ 或要求图式的任何特征。
【主权项】
1. 一种用于提供电力来用于为电子装置供电的电路，其包括： 一次电力电路，其适于电耦合到电力源，所述一次电力电路被配置来接收来自所述电 力源的交流（AC)输入电力信号，并产生中间直流（DC)电力信号，所述中间DC电力信号是 在小于所述AC输入电力信号的电压电平的第一电压电平下产生；以及 二次电力电路，其电耦合到所述一次电力电路，所述二次电力电路被配置来接收来自 所述一次电力电路的所述中间DC电力信号，并将输出DC电力信号递送到电子装置，所述输 出DC电力信号是在小于所述中间DC电力信号的所述第一电压电平的输出电压电平下递 送。2. 根据权利要求1所述的电路，所述一次电力电路包括整流器电路，其被配置来接收 来自所述电力源的所述AC电力输入信号，并产生经整流的DC电力信号，所述经整流的DC 电力信号具有大约等于所述AC输入电力信号的所述电压电平的电压电平。3. 根据权利要求2所述的电路，所述整流器电路包括全波桥式整流器。4. 根据权利要求2所述的电路，所述一次电力电路包括开关电容器电压击穿电路，其 耦合到所述整流器电路，用于接收来自所述整流器电路的所述经整流的DC电力信号，且产 生所述中间DC电力信号。5. 根据权利要求4所述的电路，所述开关电容器电压击穿电路包括： 一对并行电耦合的反激电容器； 多个开关组合件，其电耦合到所述对反激电容器中的每一个，在充电阶段与放电阶段 之间操作所述多个开关组合件；以及 保持电容器，其电耦合到所述对反激电容器中的每一个，所述多个开关组合件被操作 来在所述充电阶段期间，选择性地将所述经整流的DC电力信号递送到所述对反激电容器 中的每一个，且在所述放电阶段期间，选择性地将所述中间DC电力信号递送到所述保持电 容器。6. 根据权利要求5所述的电路，所述开关组合件中的至少一个包括： N-沟道MOSFET开关； 电平移位器，其耦合到所述N-沟道MOSFET开关，用于将控制信号递送到所述N-沟道MOSFET开关；以及 迪克森电荷泵，其耦合到所述电平移位器，所述迪克森电荷泵被配置来接收所述经整 流的DC电力信号，并产生具有大于所述经整流的DC电力信号的所述电压电平的电压电平 的输出电力信号，所述输出电力信号被递送到所述电平移位器，来用于操作N-沟道MOSFET 开关。7. 根据权利要求5所述的电路，所述开关电容器电压击穿电路包括耦合到所述多个开 关组合件中的每一个的控制电路，所述控制电路包括： 电压感测电路，其用于感测所述经整流的DC电力信号的电压电平；以及 增益控制器，其被配置来依据所述感测到的电压电平来选择所述开关电容器电压击穿 电路的增益设定，且依据所述选定的增益设定来操作所述多个开关组合件中的每一个。8. 根据权利要求4所述的电路，所述一次电力电路包括与所述开关电容器电压击穿电 路并行电耦合的降压调节器电路，所述降压调节器电路用于接收来自所述整流器电路的所 述经整流的DC电力信号，并产生所述中间DC电力信号。9. 根据权利要求8所述的电路，所述降压调节器电路包括耦合到电压降低电路的调节 器开关组合件，所述电压降低电路包括二极管、电感器和电容器，所述调节器开关组合件被 操作来选择性地将所述经整流的DC电力信号递送到所述电压降低电路。10. 根据权利要求9所述的电路，所述降压调节器电路包括控制电路，其用于将经脉冲 宽度调制的控制信号提供给经调节的开关组合件，以选择性地将所述经整流的DC电力信 号递送到所述电压降低电路，所述控制电路包括： 电压感测电路，其用于感测所述中间DC电力信号的所述第一电压电平；以及 调节器控制器，其用于依据所述感测到的第一电压电平来产生所述经脉冲宽度调制的 控制信号，所述调节器控制器被配置来调整待递送的所述控制信号的工作周期，以使所述 中间DC电力信号的所述电压电平维持在预定义的电压电平。11. 根据权利要求1所述的电路，所述二次电力电路包括正向转换器电路，其包括一次 电压降低电路和二次电压降低电路，所述一次电压降低电路被配置来接收来自所述一次电 力电路的所述中间DC电力信号，并将二次DC电力信号递送到所述二次电压降低电路，所述 二次DC电力信号具有小于所述中间DC电力信号的所述电压电平的电压电平，所述二次电 压降低电路被配置来接收所述二次DC电力信号，并产生待递送到所述电子装置的所述输 出DC电力信号。12. 根据权利要求11所述的电路，所述一次电压降低电路包括变压器，所述变压器的 一次侧親合到所述一次电力电路，且所述变压器的二次侧親合到所述二次电压降低电路。13. 根据权利要求12所述的电路，所述二次电压降低电路包括一对二极管、一电感器 和一电容器。14. 一种用于提供电力来用于为电子装置供电的电力模块，其包括： 整流器电路，其被配置来接收来自电力源的AC电力输入信号，并产生经整流的DC电力 信号； 开关电容器电压击穿电路和集成电路控制器，其耦合到所述整流器电路，用于接收来 自所述整流器电路的所述经整流的DC电力信号，所述集成电路控制器用于感测所述AC电 力输入信号的电压电平，并依据所述感测到的电压电平来调整所述开关电容器电压击穿电 路的增益，以产生中间DC电力信号；以及 正向转换器电路，其耦合到所述开关电容器电压击穿电路，所述正向转换器电路包括 变压器，其用于接收所述中间DC电力信号，且产生待递送到电子装置的输出DC电力信号。15. 根据权利要求14所述的电力模块，其包括与所述开关电容器电压击穿电路并行电 耦合的降压调节器电路，所述降压调节器电路包括调节器开关组合件，其用于接收来自所 述整流器电路的所述经整流的DC电力信号，并产生所述中间DC电力信号。16. 根据权利要求15所述的电力模块，所述集成电路控制器包括降压调节器控制电 路，其用于将经脉冲宽度调制的控制信号提供给经调节的开关组合件。17. 根据权利要求14所述的电力模块，所述正向转换器电路包括耦合到变压器一次侧 的变压器开关组合件，所述集成电路包括变压器控制电路，其用于选择性地操作所述变压 器开关组合件，以维持所述输出DC电力信号的电压电平。18. 根据权利要求14所述的电力模块，所述开关电容器电压击穿电路包括： 一对并行电親合的反激电容器；以及 多个开关组合件，其电耦合到所述对反激电容器中的每一个。19. 根据权利要求18所述的电力模块，所述开关组合件中的至少一个包括： N-沟道MOSFET开关；以及 迪克森电荷泵，其耦合到所述N-沟道MOSFET开关。20. 根据权利要求18所述的电力模块，其中所述N沟道MOSFET形成于所述集成电路 内。
【专利摘要】本文描述一种用于提供电力来用于为电子装置供电的电路。所述电路包括一次电力电路和二次电力电路。所述一次电力电路接收来自电力源的交流(AC)输入电力信号，且产生中间直流(DC)电力信号。所述中间DC电力信号是在小于所述AC输入电力信号的电压电平的第一电压电平下产生。所述二次电力电路接收来自所述一次电力电路的所述中间DC电力信号，并将输出DC电力信号递送到电子装置。所述输出DC电力信号是在小于所述中间DC电力信号的所述第一电压电平的输出电压电平下递送。
【IPC分类】H02M7/02, H02M1/14, H02M7/04
【公开号】CN104904107
【申请号】CN201480002923
【发明人】M·E·弗里曼, 小W·J·J·威弗维尔, M·C·弗里曼, R·迪特尔, G·努费尔, R·L·桑达斯基, J·塞斯特斯, N·E·法鲁基, J·迪瓦伊, J·科米尔
【申请人】先端充电技术公司
【公开日】2015年9月9日
【申请日】2014年10月28日
【公告号】CA2887838A1, US20150180355, US20150222192, WO2015066087A1
【专利说明】
[0001] 相关申请的交叉引用
[0002] 本申请要求2014年10月28日提交的美国临时专利申请号62/069, 672的优先权， 要求2014年3月6日提交的美国临时专利申请号61/949, 171的优先权，且要求2013年10 月28日提交的美国临时专利申请号61/896, 557的优先权，上述临时专利申请全部出于所 有目的W全文引用的方式并入本文中。
技术领域
[0003] 本发明大体上设及电力电路，且更明确地说，设及用于提供电力来用于为消费型 电子装置充电和/或供电的电力电路。
【背景技术】
[0004] 能源危机需要降低电流负载的需求侧响应。能源危机在全世界正在到来。举例来 说，美国的能源部预测，到2015年，平均起来，将没有足够的电力来供应美国的平均需求。
[0005] 可控罪魅祸首之一是"吸血鬼负载"。也称为"插墙式电力"或"待机电力"，美国能 源部值犯）估计此电力浪费每年超过1000亿kW，造成上百亿美元的能源浪费。吸血鬼负载 产生者包括手机充电器、膝上型计算机充电器、笔记本型计算机充电器、计算器充电器、小 家电W及其它电池供电的消费型装置。
[0006] 美国能源部在2008年说；
[0007] "许多电器在关掉后仍继续汲取少量的电力。该些"幽灵"负载在使用电的大多数 电器中发生，例如VCR、电视机、音响、计算机和厨房电器。该可通过拔去所述电器的插头，或 使用电源插排并在所述电源插排上使用开关来切断到所述电器的所有电力来避免。"
[000引根据美国能源部的说法，W下类型的装置消耗待机电力：
[0009] 1.用于电压转换的变压器。（包括使用壁式充电器的手机、膝上型计算机和笔记 本、计算器和其它电池供电的装置）。
[0010] 2.为关掉的装置供电的插墙式电力供给。（包括手机、膝上型计算机和笔记本、计 算器、电池供电的钻孔机和工具，其全部具有壁式充电器且其电池已完全充满电，或实际上 与所述装置断开）。
[0011] 3.许多装置具有随开即用功能，其立即响应用户动作，而无热身延迟。
[0012] 4.处于待机模式的电子和电气装置可通过遥控器来唤醒，例如一些空调、视听设 备，例如电视机接收器。
[0013] 5.电子和电气装置，其可甚至在被关掉时也进行一些功能，例如具有电动定时器。 大多数现代计算机消耗待机电力，从而允许它们被远程唤醒（通过LAN唤醒等），或在指定 时间唤醒。即使不需要，该些功能也总是被启用；可通过从电源（有时通过背后的开关）断 开来节约电力，但只有在不需要功能性的情况下。
[0014] 6.不间断电力供给帅巧
[0015] 所有该一切都意味着即使在手机、膝上型计算机或类似装置被完全充电时，电流 也仍在流动，但不完成任何事情且浪费电。最近制造的装置和电器仍然整天、每天汲取电 流，并且花费您的钱，还增加全世界的能源危机。
[0016] 国家标准和技术协会（NIST)(美国商务部的一个部口）在2010年通过其建筑技 术研发小组陈述了其减少"插头负载"的目标，陈述如下：
[0017] "插头负载对总消费量的冲击相当大。对于商业建筑，估计插头负载占总能量使用 的35 %，对于住宅为25 %，且对于学校为10 %。
[001引降低插头负载的机会包括：
[0019] 1)更高效插拔的装置和电器，
[0020] 。自动化的开关装置，且断开不用的电器，并减小来自变压器W及其它小型但总 是接通的电器的"吸血鬼"负载，或
[0021] 3)改变占用人行为"。
[0022] 实际上，所有现代电子器件所经历的问题之一是电力供给（不管是外部还是嵌入 式"电力模块"）不是节能的。该是真的，原因很多，其中之一要追溯到1831年，迈克尔?法 拉第发明变压器的时候。变压器本来就是低效的，因为作为模拟装置，它们只能为每一特定 绕组产生一个电力输出。因此，如果两个电力输出是必要的，那么需要两个二次绕组。此外， 通常存在超过50个必需结合变压器工作的零件和工件，来创造常见的现代外部电力供给， 对于内部或嵌入式电力模块，数字只是稍低。电力供给中的所述数目的零件本来就是低效 的，因为电流必须在各种零件中、围绕各种零件和穿过各种零件行进，每一零件具有不同的 功耗因子；且甚至电路迹线导致造成能源浪费的电阻性损耗。
[0023] 另外，变压器的工作方式是形成磁场和使磁场崩溃。由于无法通过磁场形成/崩 溃来重获所有电子，因此那些逃逸的电子通常作为热量而逃逸，该就是手机、膝上型计算机 和平板计算机充电器摸起来觉得暖或烫的原因。该也是所有消费型电子器件均产生热量的 主要原因，该不仅浪费能源/电，而且通过其它相关联电子零件的发热，造成最终耗损。
[0024] 当前电子器件中发现的另一低效性是需要多个内部电力供给来运行不同零件。举 例来说，在现代世界电力模块中，MOSFET已成为电路中的"真实世界"接口的越来越重要的 部分。
[0025] 金属氧化物半导体场效晶体管（MOSFET)实现切换、电动机/螺线管驱动、变压器 介接W及许多其它功能。另一方面是微处理器。微处理器的特征在于稳定的降低的操作电 压和电流，其可为5伏、3. 3伏、2. 7伏或甚至1. 5伏。在大多数系统中，M0S阳T和微处理器 一起或组合使用，来使电路工作。然而，最常见的是，微处理器和用于MOSFET的驱动器W不 同电压操作，从而导致电路内需要多个电力供给。
[0026] 标准的高压NM0SM0S阳T需要可递送5到20伏的栅极电压来成功将其接通和断 开的驱动器。在接通的情况下，实际上存在栅极驱动器电压超过轨电力为有效的要求。已 为此目的设计了使用电荷累技术的专业驱动器。高压MOSFET栅极驱动器的另一主要功能 是具有降低的输入驱动要求，使得其可与现代CMOS处理器的输出驱动能力兼容。
[0027] 此MOSFET/驱动器布置（在大多数外部电力供给如充电器中是常见的）实际上需 要S个单独的电力供给。需要的第一电力供给为主电力轨，其通常由供应到MOSFET的在 127VDC到375VDC的范围内的经整流线电压组成。需要的第二电力供给为M0S阳T驱动器所 需的15伏（或更高）。最后，微处理器需要另一隔离的电力供给来用于其许多不同且变化 的电压。
[002引在典型的电视机中找到电流低效性和能源浪费的有力实例，典型的电视机需要至 多达四个到六个不同的电力供应模块来运行屏幕、背光、主电路板，W及声音和辅助板。此 电流系统需要多个变压器W及数十个零件来用于所需的每一电力供给。变压器和零件（包 括MOSFET)通过其重复的低效性而增加热量，该是电视机的背部摸起来总是发烫的一个原 因。另外，各种电力输出需要的变压器越多，就需要越多的零件，且造成能源浪费的越多原 因。
[0029] 除热量问题之外，基于多变压器的电力供给全部需要通常从四十到六十个零件来 操作，从而对于典型的基于变压器的电视机电力供应模块来说，需要数十个零件，该增加了 成本和总组件大小，同时降低了可靠性。伴随着零件多样性的是增加的系统电阻，其W作为 热量的浪费能源告终。
[0030] 本发明旨在解决上文所确定的问题中的一个或多个问题，W提供更好地有效性， 且产生对来自轨来源的电涌流的较多控制。
【发明内容】
[0031] 在本发明的一个方面中，提供一种用于提供电力来用于充电应用和/或为电子装 置的恒定供应电路供电的电路。所述电路包括；一次电力电路，其适于电禪合到电力源；W 及二次电力电路，其电禪合到所述一次电力电路。一次电力电路被配置来接收来自所述电 力源的交流（AC)输入电力信号，且产生中间直流值C)电力信号。在AC输入情况下，中间 DC电力信号是在小于AC输入电力信号的电压电平的第一电压电平下产生。二次电力电路 被配置来接收来自所述一次电力电路的中间DC电力信号，并将输出DC电力信号递送到电 子装置。所述输出DC电力信号是在小于中间DC电力信号的第一电压电平的输出电压电平 下递送。
[0032] 在本发明的另一方面中，提供一种用于提供电力来用于为电子装置供电的电力模 块，所述电子装置如监视器、电视机、大型家电、数据中屯、W及电信电路板。所述电力模块包 括整流器电路、开关电容器电压击穿电路和控制器集成电路，W及正向转换器电路。所述整 流器电路接收来自电力源的AC电力输入信号，且产生经整流的DC电力信号。所述开关电 容器电压击穿电路和控制器集成电路接收所述经整流的DC电力信号，且基于感测所述AC 电力输入信号的电压电平的集成控制器来产生中间DC电力信号，并依据所述感测到的电 压电平来调整开关电容器电压击穿电路的增益。所述正向转换器电路包括变压器，其接收 所述中间DC电力信号，且产生待递送到所述电子装置的输出DC电力信号。
[003引在本发明的另一方面中，提供一种用于AC到DC和DC到DC转换的高效开关电容 器电压击穿电路。所述高效开关电容器电压击穿电路包括：一对并行电禪合的反激电容器； W及多个开关组合件，其电禪合到所述对反激电容器中的每一反激电容器。在一个实施方 案中，电容器之间的栅极是共享的。可操作所述开关组合件来在充电阶段期间，选择性地将 输入DC电力信号递送到所述对反激电容器中的每一反激电容器，且在具有比输入DC电力 信号低的电压电平的放电阶段期间，选择性地将输出DC电力信号递送到电子装置。至少一 个开关组合件可包括N-沟道MOSFET开关W及电平移位器，所述电平移位器用于将控制信 号递送到所述N-沟道M0S阳T开关。另外，迪克森电荷累（dicksonchargepump)可禪合 到所述电平移位器，W接收输入DC电力信号，且产生具有比输入DC信号高的电压电平的输 出电力信号。将所述输出电力信号递送到所述电平移位器，W用于操作N-沟道MOSFET开 关（或关闭其它类型的MOSFET)。另外，开关电容器电压击穿电路可包括控制电路，其包括： 电压感测电路，用于感测输入DC电力信号的电压电平；W及增益控制器，其被配置来依据 感测到的电压电平来选择开关电容器电压击穿电路的增益设定，且依据选定的增益设定来 操作所述多个开关组合件中的每一个。
[0034] 所述电路还可包括吸血鬼负载消除系统，其被配置来确定消费型装置何时已完成 充电和/或从电力电路断开，且操作所述电力电路W断开电力到所述电力电路和/或所述 电子装置的供应，且还能够创建弱电"待机"模式。
[0035] 在本发明的另一方面中，所述电力电路形成于半导体巧片上，所述半导体巧片在 同一巧片上包括模拟和数字组件。例如350V绝缘体上娃（SoI)BCD工艺等半导体工艺可 用于所述半导体，该将允许在一个裸片上集成微控制器、定时器/石英实时时钟、PID控制 器和PWM控制器、M0S阳TW及对应的驱动器。另外，CMOS技术中的典型特定电容的范围从 0. 1巧/ym2(多极电容器）至Ij5巧/ym2(MIM电容器），或可考虑陶瓷电容器。此外，可使用 如DM0S等工艺，或可考虑bi/衬底，例如一层碳化娃，还可使用硝酸嫁或二氧化娃bi/衬 底。或者，可使用硝酸嫁或神化嫁W及深沟电容器的使用来构造不同于娃的巧片。由于低 R接通MOSFET或晶体管需要的电容，所有该些选项都是必要的。
[0036] 可使用BCDM0S工艺来制造所述电力电路。BCDM0S包括用于将双极（模拟）、 CMOS(逻辑）和DM0S(电力）功能集成在单个巧片上W用于超高电压扣HV)应用的工艺。 BCDM0S提供较宽范围的UHV应用，例如L邸照明、AC到DC转换和交换模式电力供给。通过 能够直接与110/220VAC源"离线"操作，用非Epi工艺实施的集成电路（1C)可部署优化的 450V/700VDR-LDM0S晶体管，其指定较低的接通电阻W及超过750V的击穿电压。当在电力 切换应用中使用时，设计者可预期较低的传导率和切换损失。
【附图说明】
[0037] 将容易了解本发明的其它优点，因为通过参考结合附图考虑时的W下详细描述， 将更好地理解所述优点，其中：
[003引图1是根据本发明的实施方案的用于将电力提供给电子装置的电子充电装置的 示意性图；
[0039] 图2是根据本发明的实施方案的可结合图1中所示的充电装置使用的用于将电力 提供给电子装置的电力电路的框图；
[0040] 图3是根据本发明的实施方案的可结合如图2中所示的电力电路使用来形成"混 合"电压击穿电路的降压调节器电路的示意图；
[0041] 图4到图7是根据本发明的实施方案的可结合图2中所示的电力电路使用的开关 电容器电压击穿电路的示意图，包括电容器之间的栅极的共享W进一步降低RDS。,损失；
[0042] 图8是根据本发明的实施方案的图4中所示的开关电容器电压击穿电路的一部分 的不意图；
[0043] 图9是示出根据本发明的实施方案的结合图8中所示的开关电容器电压击穿电路 使用的增益设定的表；
[0044] 图10到12是根据本发明的实施方案的与图9中所示的增益设定中的每一个相关 联的处于充电阶段模式和放电阶段模式的图8中所示的开关电容器电压击穿电路的示意 性例示；
[0045] 图13是根据本发明的实施方案的可结合图2中所示的电力电路使用的正向转换 器电路的示意图；
[0046] 图14根据本发明的实施方案的可结合图2中所示的电力电路使用的告警控制电 路的不意图；
[0047] 图15是根据本发明的实施方案的包括电力控制器集成电路的图2中所示的电力 电路的另一不意图；
[0048] 图16、图17A和图17B是根据本发明的实施方案的图10中所示的电力控制器集成 电路的框图；
[0049] 图18是根据本发明的实施方案的可结合图16、图17A和图17B中所示的电力控制 器集成电路使用的电力管理单元的框图；
[0050] 图19是可结合图16、图17A和图17B中所示的电力控制器集成电路使用的上电复 位阔值电压的图形例示；
[0051] 图20是根据本发明的实施方案的可结合图16、图17A和图17B中所示的电力控制 器集成电路使用的比例积分和差分调节器控制电路的示意性例示；
[0052] 图21和图22是本发明的实施方案的可结合图16、图17A和图17B中所示的电力 控制器集成电路使用的数字控制块的框图；
[0053] 图23是示出根据本发明的实施方案的操作图2中所示的电力电路来用于将电力 提供给电子装置的方法的流程图；
[0054] 图24是根据本发明的实施方案的可结合图23中所示的方法使用的状态转变的图 形例示；
[0055] 图25是根据本发明的实施方案的可结合图16、图17A和图17B中所示的电力控制 器集成电路使用的通信接口的示意性例示；
[0056] 图26是根据本发明的实施方案的可结合图16、图17A和图17B中所示的电力控制 器集成电路使用的微处理器通信协议的示意性例示；
[0057] 图27是根据本发明的实施方案的可结合图16、图17A和图17B中所示的电力控制 器集成电路使用的跨集成电路的示意性例示；
[005引图28和图29是根据本发明的实施方案的图2中所述的电力电路的示意性例示；
[0059] 图30是根据本发明的实施方案的可结合图16、图17A和图17B中所示的电力控制 器集成电路使用的连接图；
[0060] 图31和图32是根据本发明的实施例的图16、图17A和图17B中所示的电力控制 器集成电路的额外示意性例示；
[0061] 图33是根据本发明的实施方案的可结合图16、图17A和图17B中所示的电力控制 器集成电路使用的用于低电流检测和误差检测的算法的流程图；
[0062] 图34和图35是根据本发明的实施方案的图2中所示的电力电路的示意性例示；
[0063] 图36是根据本发明的实施方案的可结合图2中所示的电力电路使用的电平移位 器的示意性例示；
[0064] 图37是根据本发明的实施方案的可结合图13中所示的正向转换器电路使用的 RCD电路的示意性例示；
[0065] 图38和图39是根据本发明的实施方案的图2中所示的电力电路的额外示意性例 示；
[0066] 图40是根据本发明的实施方案的图2中所示的电力电路的一部分的示意性例示； W及
[0067] 图41是根据本发明的实施方案的图2中所示的电力电路的另一示意性例示。
[0068] 对应的参考符号在图式中始终指示对应部分。
【具体实施方式】
[0069] 参考图式且在操作中，本发明通过提供包括电力电路的电力模块来克服已知电力 递送系统的缺点中的至少一些缺点，所述电力电路将DC电压输出动力从AC电源供给（通 常为120VAC(美国）至Ij240VAC[欧洲/亚洲])提供给消费型电子装置。所述电力电路被 配置来提供电力为电子存储装置和/或电力消费型电子产品充电，包括但不限于手机、智 能电话、平板计算机、膝上型计算机和/或任何可归因于极高的效率和非常低的待机电力 要求而受益于本发明的合适电子装置。一般来说，所述电力电路包括一次电力电路和二次 电力电路，用于从电力源接收高压AC电力，且将低压DC电力信号递送到一个或多个电子装 置。所述一次电力电路接收来自AC电力供给的AC电力信号，且产生处于降低的电压电平的 中间直流值C)电力信号。所述二次电力电路接收来自一次电力电路的中间DC电力信号， 且产生并递送具有适合用来为消费型电子装置供电和/或充电的电压电平的输出DC电力 信号。
[0070] 所述一次电力电路包括：整流电路，其用于接收AC电力信号且产生经整流的DC电 力信号拟及开关电容器电压击穿电路，其用于将经整流的DC电压分压为降低的电压W供 二次电力电路使用。所述开关电容器电压击穿电路包括；反激电容器，其用W最大化电力效 率；W及保持电容器，其用W最小化电压纹波。在一个实施方案中，所述开关电容器电压击 穿电路被配置来在轻负载条件下递送至多达50mA，且在从50mA到小于1mA的负载电流范围 内维持> 95%的效率。所述一次电力电路还可包括开关模式降压调节器，其与开关电容器 电压击穿电路并行连接，用于处置大电流负载，例如至多达430mA的电流。所述降压调节器 可包括P沟道MOSFET开关、高压降压二极管化及降压储能电感器。另外，所述降压调节器还 可包括脉冲宽度调制器（PWM)控制 器，用于产生经脉冲宽度调制的信号来控制降压调节器 PMOS阳T的开/关时间，降压调节器PMOS阳T也可表达为具有适当栅极驱动器的NMOS阳T。
[0071] 二次电力电路包括正向转换器电力电路，其包括变压器，所述变压器用于接收来 自一次电力电路的中间DC电力信号，且产生输出DC电力信号。所述正向转换器还包括： MOSFET，其连接到所述变压器的一次侧；W及控制电路，其用W在从变压器的二次侧汲取负 载电流时，操作所述MOSFET来调节正向转换器的输出处的电压。举例来说，正向转换器控 制环路可被配置来在负载电流的重波动（4. 5nA到4. 5A)下调节输出电压，而不触发任何不 稳定。
[007引在现代世界中，MOS阳T已成为"真实世界"接口的越来越重要的部分。MOS阳T实 现电动机/螺线管驱动、变压器介接W及许多其它功能。另一方面是微处理器。微处理器 的特征在于稳定降低的操作电压和电流。在许多系统中，该些零件是一起使用的。标准的 高压MOSFET需要可将大约5v到20v伏摆动递送到FET栅极W便成功接通或断开FET的驱 动器。在为NMOSFET接通的情况下，实际上要求此栅极驱动电压超过电力轨电压。为此目 的，已设计了使用电荷累技术的专口驱动器，但其通常是离散零件，且增加了电路上所需的 电力轨的数目。FET驱动器的另一主要功能是具有降低的输入电压要求，使得其可与现代 CMOS微处理器的输出端口能力兼容。此布置在电力方面是昂贵的，且通常需要=个电力供 给。第一是主电力轨。所述主电力轨由供应到M0SFET的在100伏到600伏的范围内的电 压组成。第二供给是驱动器所需的5伏到20伏，且最后是微处理器所需的供给。本发明将 该些轨组合在巧片内，使得通常与所述电路相关联的电力和零件最小化，且因此使得效率 增加。
[0073] 在许多情况下，电力供给构成小型系统中的零件计数和成本的重要百分比。综合 零件可实质上更改此相等性。此新零件将由作为向其添加包括有电荷累的适当驱动器的基 座零件的高电力M0SFET的组合组成。还添加在内部从主轨供给得出的驱动器所需的电力 供给。最后添加的是输出引脚，来从此内部供给为微处理器供应电力。在许多适度系统中， 完整的零件列表将由此新装置、微处理器和主电力轨部分组成。该将允许下一代低成本/ 低组合件计数微处理器子系统。
[0074] 电力模块在巧片（特洛巧姆（Tronium)PSSoC)上包括先进的电力供应系统，其为 本发明的标的物，包括控制器专用集成电路（ASIC)，W提供低成本、高效率途径来将典型的 家用或商用电插座处存在的AC线电压转换为用于消费型电子应用的降低的经调解DC电 压。典型应用包括但不限于用于手机、平板计算机或其它手持式装置的充电系统、USB电力 转换、用于消费型、医疗和工业装置的电力供给，W及许多其它可能用途。
[0075] 特洛巧姆PSSoC被配置来用于两种一次电力模块应用中，包括自主电力模块和通 用电力模块。自主电力模块在基于模拟反馈方法的自主操作模式下操作，W降低成本。通用 电力模块在通用操作模式下操作，其利用微处理器巧控制器来提供对最终输出电压的 调节的反馈，最终输出电压可为受控制/监视或更多的一个电力轨。特洛巧姆PSSoC的一 些关键特征包括但不限于90VAC到264VAC线电压操作（可使用其它输入电压，AC或DC)、 可编程输出电压、用于DC到DC转换的混合开关电容器电压击穿电路和开关模式降压调节 器（其被同步整流，W实现效率）、用于实现高准确性的PID调节控制环路、用于电流和温 度监视的数字状态机、用于闲置（吸血鬼）操作模式的超低电力耗散、用于配置和控制的 光电隔离微处理器接口、用于制造测试的I2C从属端口、自动检测输入电压范围；127VDC到 373VDC(全球电压110VAC到260VAC)、特色输出电力；22.抓（任何瓦数都是可能的）、用于 高效操作的混合电压转换器、堆叠式开关电容器电压击穿模块、具有PWM栅极驱动器的PID 调节环路、在多个负载电平和弱电待机模式下实现高效率的电力缩放功能、热感测和关断、 短路和过流保护、用重启和控制逻辑实现的可调整无负载/轻负载关断、可选模拟或数字 控制、最小或无外部电路零件计数和离散装置大小，W及用于双向通信的任选数字接口。
[0076] 另外，开关模式降压调节器电路可包括通常称为降压/升压电路的电路；或者可 用SEPIC、C址或推拉或其它拓扑来代替降压/升压。该些都将具有同步整流W实现效率， 且可使用反激或正向转换器类型。
[0077] 特洛巧姆PSSoC是一种先进的电力控制器集成电路，其被配置来提供具有高效率 和高准确性的输出电压调节。特洛巧姆PSSoC的先进特征向用户提供W"充电器"模式或 "恒定供应"模式用于各种各样的应用中的多用途装置。对于特洛巧姆PSSoC来说，可编程 输出电压（1.7V到48V或更高）是可能的，在多种电流负载条件下具有很少或没有效率损 失，此特征称为"拨电压"特征。另外，可通过混合电路的组合或开关电容器电路本身来产 生多个输出电流，W便产生范围通常从1. 7V到48V的多个电压/电流组合，其足W为大多 数电子装置供电。此"拨电压"特征是可在工厂编程的或可由具有合适代码的顾客编程的， 使得同一巧片可用于1. 7V输出或48V输出，在如变压器绕组和驱动变压器的FET等任何外 部组件中仅具有名义上的变化。
[007引特洛巧姆巧片上电力供应系统（PSSoC)ASIC是一种先进的电力控制装置，其实现 非常宽输出电力范围上的高效率。虽然典型的"高效率"电力供应控制器吹嘘全负载的~ 50%向下到10%的效率，但特洛巧姆装置意在提供全负载的>90%向下到1%且低于1%的 效率。
[0079] 特洛巧姆PSSoC通过实施中间电压轨来提供用于高压电力转换的革命性拓扑，从 而允许所述系统的电力能力随负载需求而缩放。特洛巧姆PSSoC也将零件缩小成ASIC，从 而最小化所需的外部零件；并实现较宽范围的变压器选项来W较低的线圈损耗获得增强的 电力优化。特洛巧姆PSSoC还提供PID切换控制器或其它转换和调节拓扑，如果需要隔离， 那么使用所述PID切换控制器来驱动变压器的一次侧。特洛巧姆PSSoC的特征还在于二次 或一次侧控制/反馈。
[0080] 在一个实施方案中，特洛巧姆PSSoC使用专有高压中间电压电容器电压击穿转换 方案，其可单独使用，或结合开关模式降压调节器使用，来维持高效率，而不管负载电压或 电流如何。当负载不在汲取电流时，装置将进入大约1/2毫瓦的低电流操作模式，W便最小 化且实际上消除保持清醒所需的传统的"吸血鬼"电流。
[0081] 特洛巧姆PSSoC可包括W下主要电路块：中间电容器电压击穿转换器模块（CVBD Mcxlule)(可为用于所要电流输出的一个或多个级）；高压单级或两级开关电容器电压击穿 电路；比例积分和差分（PID)调整器控制块，其用于正向转换器的PWM控制；开关模式降压 调节器PID控制器（用于电压输出的任选混合类型）；降压调节器开关驱动器；电流和温度 感测块；用于电压和电流监视的12位ADC;用于反馈控制的10位DAC;用于电流监视状态机 的数字控制块；用于光电隔离器通信接口的串行输入；用于测试、评估、修理和通信的I2C 串行接口端口；用于产生内部时钟信号的振荡器；用于巧片上电压和电流产生的电力管理 器；适合结合或不结合可嵌入巧片中或在外部的微控制器使用；一次侧感测或二次侧感测 能力；化及同步正向转换器。
[0082] 所述电力模块还可包括特洛巧姆PSSoC，其包括模拟和数字控制，W便优化性能 和效率。W便不仅实现模拟控制，而且实现数字控制，适当的输入和输出必须在特洛巧姆 PSSoC上可用。在给定该些可用性并与来自内部时钟的电力环路控制禪合的情况下，可用外 部信号来驱动和控制所述时钟的控制。新颖方法是可从二次侧驱动该些信号，而特洛巧姆 PSSoC位于变压器的一次侧。
[0083] 通常在隔离势垒的同一侧上实现数字控制。然而，在给定特洛巧姆PSSoC内在为 隔离系统，且需要端到端效率优化的情况下，可利用来自一次侧或二次返回到一次侧的控 审IJ。在给定特洛巧姆实施方式的情况下，该可用若干不同方式来实现。该可用发射来自微 控制器的数字控制信号w及来自电流感测电路的模拟信号的光电禪合器来完成。此外，该 可通过在隔离变压器上使用第=绕组来完成。
[0084] 如果需要高效率，那么可使用娃工艺、氮化嫁（GaN)或神化嫁（GaA)，或通过使用 深沟电容器，或其它提供高效率零件的可用工艺来将电力电路中所包括的一些或所有电 路和/或电气装置集成到巧片上。因此，该些零件中的一个或全部可使用已知的娃（或 GaN-GaA)变压器技术嵌入ASIC中，而不是外部离散件，甚至变压器也是如此。另外，将MIM 和MOM电容器连同低畑S。，MOS阳T、集成去禪电容器和/或飞跨电容器（Cpu)用于纹波减少 (该又减小了所需电容器的大小）可在本文需要电容器或FETS的地方使用。并且，巧片上 的集成电感器的引入有助于实现最高效率。或者，将使用最高效率零件，如GaA、GaN或肖特 基二极管零件。
[0085] 另外，所述电容器可为纳米电容器，且可基于铁电体和核壳材料，W及那些基于纳 米线、纳米柱、纳米管和纳米多孔材料的电容器。
[0086] 用于特洛巧姆PSSoC的衬底可由电容器中（如果在外部）或半导体衬底内当前使 用的惯例膜制成，例如高或低欧姆娃衬底、多晶娃。氮化嫁、神化嫁、错化娃，或如碳化娃或 磯化铜等衬底。
[0087] 关键是在工艺允许的情况下，对尽可能多的离散件进行板上ASIC集成，且如果效 率是关键，那么识别低RDSgs值、高效零件W及足够的电压击穿零件。另一关键是W较高的 频率运行开关降压模块，使得零件变得较小，且小到足W成为板上巧片装置。
[008引现在将参考图式阐释本发明的选定实施方案。本领域的技术人员从本公开将明 白，本发明的实施方案的W下描述是仅为了例示而不是为了限制本发明的目的而提供，本 发明由所附权利要求书及其均等物界定。
[0089] 图1是用W将电力提供给电子装置的电子充电装置10的示意图。图2是可结合电 子充电装置10使用的电力模块12的框图。在所示出的实施方案中，电子充电装置10包括 外壳14 ;一对电力祀16,其从外壳14向外延伸；W及装置连接组合件18,其适于连接到电 子装置20,W将来自充电装置10的电力递送到电子装置。电子充电装置10还包括电力模 块12,所述电力模块12包括；电力电路22,其被配置来从电力源24接收电力，并将电力递 送到电子装置20,例如便携式消费型电子装置，包括但不限于手机、智能电话、平板计算机、 膝上型计算机和/或任何合适的电子装置。另外，电力电路22可递送电力来用于为电子储 存装置（例如，移动电话/膝上型计算机/平板计算机电力储存电池）充电。在一个实施方 案中，电力电路22可被配置来提供来自AC电源供给（通常为120VAC(美国）至Ij264VAC[欧 洲/亚洲])的低压DC输出（代表性为5VDC)。
[0090] 在所示出的实施方案中，电力电路22包括一次电力电路26和二次电力电路28。一 次电力电路26适于电禪合到电力源24,且被配置来从电力源24接收AC(或DC)输入电力 信号，且产生中间直流值C)电力信号。所述中间DC电力信号是在小于AC输入电力信号的 电压电平的第一电压电平下产生。二次电力电路28电禪合到一次电力电路26,且被配置来 接收来自一次电力电路26的中间DC电力信号，并将输出DC电力信号递送到电子装置20。 所述输出DC电力信号是在小于中间DC电力信号的第一电压电平的输出电压电平下递送。 举例来说，在一个实施方案中，一次电力电路26被配置来接收具有介于127伏到375伏AC 的范围之间的电压电平的AC输入信号，且W大约110伏DC的电压电平递送中间DC电力信 号。二次电力电路28被配置来接收中间DC电力信号，并W大约5伏DC递送输出DC电力 信号。
[00川在所示出的AC到DC实施方案中，一次电力电路包括整流器电路30、中间电压转换 器32、降压调节器34和保持电容器36，保持电容器36电禪合到中间电压转换器32和降压 调节器34。中间电压转换器32和降压调节器34并行禪合在整流器电路30与二次电力电 路28之间。整流器电路30被配置来接收来自电力源24的AC电力输入信号，并产生经整 流的DC电力信号，其被递送到中间电压转换器32和降压调节器34。在一个实施方案中， 递送具有大约与AC输入电力信号的电压电平相等的电压电平的经整流DC电力信号。如图 13和图15中所示，在所示出的实施方案中，整流器电路30包括多个二极管38,所述二极管 38布置在全波桥式整流器中，所述全波桥式整流器具有第一和第二输入端子，其禪合到电 力源24的高侧和低侧，用于从AC输入电力信号产生DC电力信号。在一个实施方案中，整 流器电路30还可包括滤波电容器40，其禪合到所述全波桥式整流器。在又一实施方案中， 整流器电路30不包括滤波电容器40。在另一实施方案中，整流器电路30可包括半桥式整 流器（未图示）。
[0092] 图3是可结合电力电路22使用的降压调节器电路34的示意图。在所示出的实施 方案中，降压调节器电路34包括调节器开关组合件42,其禪合到电压降低电路44。电压降 低电路44包括高压降压二极管46、降压储能电感器48和电容器50。调节器开关组合件42 被操作来选择性地将经整流的DC电力信号递送到电压降低电路44。在所示出的实施方案 中，调节器开关组合件42包括P沟道MOS阳T52、禪合到所述P沟道MOSFET52的驱动器电 路54,W及禪合到驱动器电路54的电平移位器56。在一个实施方案中，调节器开关组合件 42可包括N沟道MOS阳T和/或P沟道MOS阳T。在所示出的实施方案中，降压调节器34还 包括调节器控制电路58,其包括调节器PWM控制器60(图16、图17A和图17B中也示出）， 用于产生控制P沟道MOSFET52的经脉冲宽度调制的信号。在一个实施方案中，控制电路 58还可包括电压感测电路62,其连接到正向转换器变压器的一次侧，用于感测待递送到二 次电力电路28的中间DC电力信号的电压电平。调节器PWM控制器60可依据感测到的第 一电压电平产生经脉冲宽度调制的控制信号，W调整待递送到P沟道MOSFET52的PWM控 制信号的工作周期，来维持中间DC电力信号的电压电平。降压调节器伺服环路58是受电 压控制的，且感测，并将其用来调制驱动器54的工作周期。
[0093] 在一个实施方案中，感测电路62包括一个或多个霍耳效应传感器，其禪合到正向 转换器变压器的一次侧，用于感测所述变压器内正产生的磁场。霍耳效应传感器通过直接 感测操作期间变压器正产生的磁场来确定变压器的零交越。在一个实施方案中，感测电路 62包括一次侧霍耳效应传感器，其禪合到变压器的一次侧。一次侧霍耳效应传感器连接到 PWM控制器60,来将信号发射到PWM控制器60,用于确定变压器何时接近"零交越"。在另 一实施方案中，感测电路62包括二次侧霍耳效应传感器，其禪合到变压器的二次侧，且连 接到正向转换器控制器（图13中示出），用于发射指示变压器磁场的信号，来用于确定变压 器到达"零交越"的时间。
[0094] 图4到图8是中间电压转换器32的示意图。图9是示出可结合中间电压转换器 32使用的增益设定的表。图10到图12是针对图9中所示的增益设定中的每一个而处于 充电阶段模式66和放电阶段模式68的中间电压转换器32的示意性例示。在所示出的实 施方案中，中间电压转换器32包括单级开关电容器电压击穿电路，其禪合到保持电容器36 和二次电力电路28。所述开关电容器电压击穿电路包括并行电禪合的一对反激电容器70， W及电禪合到所述反激电容器70中的每一个的多个开关组合件72。开关组合件72在充 电阶段模式66与放电阶段模式68之间选择性地操作。在充电阶段模式66期间，操作开关 组合件72来形成充电电路74,W将反激电容器70连接到整流器电路30,来将经整流的DC 电力信号递送到反激电容器70中的每一个。在放电阶段模式68期间，操作开关组合件72 来形成放电电路76,W将反激电容器70连接到二次电力电路28,来将中间DC电力信号递 送到保持电容器36。
[0095] 在一个实施方案中，如图8中所示，单级开关电容器电压击穿电路32可包括第一 反激电容器C化1和第二反激电容器C化2,W及九个开关组合件S1、S2、S3、S4、S5、S6、S7、 S8和S9。另外，所述开关组合件中的两个S3和S9禪合到接地。在操作期间，可通过根据 图9中所示的增益设定表选择性地操作开关组合件，来调整开关电容器电压击穿电路的增 益设定。举例来说，在充电阶段模式66(阶段1)期间，接通开关S1、S4、S7和S8,并将其移 到闭合位置，且断开开关组合件S2、S3、S5、S6和S9,并将其移到打开位置，W形成充电电路 74,来将反激电容器C化1和C化2连接到整流器电路30。如图10到图12中所示，在充电电 路74中，每一反激电容器C化1和C化2的顶板连接到整流器电路30的线电压，对于等 于G=lx的增益设定，在放电阶段模式68 (阶段2)期间，接通开关组合件S2、S3和S7,且 断开开关组合件S1、S4、S5、S6、S8和S9,W形成图10中所示的放电电路76,其包括连接到 保持电容器36的电容器C化1的顶板，W及连接到电容器C化1的底板的电容器C化2的顶 板。参考图9和图11，对于等于G= 1/2X的增益设定，在放电阶段模式68(阶段2)期间， 接通开关组合件S2、S5和S9,且断开开关组合件S1、S3、S4、S6、S7和S8,W形成放电电路 76,其包括连接到保持电容器36的电容器C化1的顶板、连接到接地的电容器C化1的底板， W及连接到保持电容器36的电容器C化2的顶板、连接到接地的电容器C化2的底板。参看 图9和图12,例如，增益设定等于G= 2/3X，在放电阶段模式68 (阶段2)期间，接通开关组 合件S2、S6和S9,且断开开关组合件S1、S3、S4、S5、S7和S8,W形成放电电路76,其包括 连接到保持电容器36的电容器C化1的顶板、连接到电容器C化1的底板的电容器C化2的 顶板，W及连接到接地的电容器C化2的底板。
[0096] 在一个实施方案中，如本文所阐释，开关电容器电路的多个"级"链接在一起，其可 用来获得额外的电流输出，需要或不需要添加混合电力转换/调节电路。
[0097] 参看图7,在所示出的实施方案中，开关电容器电压击穿电路32还包括控制电路 78,其禪合到开关组合件72中的每一个，来操作开关电容器电压击穿电路32。控制电路78 包括；电压感测电路80, 其用于感测正从整流器电路30接收的经整流的DC电力信号的电 压电平；W及增益控制器82，其被配置来依据感测到的电压电平来选择开关电容器电压击 穿电路32的增益设定，且依据选定的增益设定来操作多个开关组合件中的每一个。通过提 供依据感测到的输入电压电平来选择开关电容器电压击穿电路32的增益设定的控制电路 78,开关电容器电压击穿电路32能够调整开关电容器电压击穿电路32的操作，来解决不同 国家和/或电网的AC电压电平的变化，并递送处于预定义电压电平的中间DC输出信号，且 维持最佳电力效率。在所示出的实施方案中，控制电路78包括电阻分压器84、一对比较器 86、逻辑解码器88和增益控制器82。比较器86的负输入连接到带隙产生器，且正输入连接 到整流器电路30的线电压，。
[009引参看图4到图6,在所示出的实施方案中，一个或多个开关组合件包括N-沟道MOS阳T开关90,W及电平移位器92,其连接到N-沟道MOS阳T开关90,用于将控制信号递 送到N-沟道MOS阳T开关90，W促进操作N沟道MOS阳T90。另外，一个或多个开关组合 件72包括迪克森电荷累94,其连接到电平移位器92,W提供在操作期间关闭N沟道栅极所 需的高压信号。迪克森电荷累94被配置来产生具有大于开关组合件源电压的电压电平的 输出电力信号，W使电平移位器92能够操作N-沟道MOSFET开关90。在一个实施方案中， 开关组合件72中的每一个包括N沟道MOS阳T90、禪合到N沟道MOS阳T90的电平移位器 92,W及禪合到电平移位器92的迪克森电荷累94。在另一实施方案中，两个或两个W上电 平移位器92可连接到单个迪克森电荷累94。在本说明书中使用术语NMOS的任何地方，都 可用PMOS来代替NMOS，且反之亦然。
[0099] 在所示出的实施方案中，至少一个开关组合件72包括电平移位器92,其连接到 N-沟道MOSFET开关90。另外，迪克森电荷累94连接到电平移位器92,W提供足W关闭 N-沟道MOSFET开关90的栅极的电力信号。在所示出的实施方案中，迪克森电荷累94连接 到N沟道MOSFET的源电压，且被配置来将输出信号递送到电平移位器92,所述输出信 号具有比源电压（在使用NMOS的情况下为Vjg)的电压电平大的电压电平。在一个实施方 案中，迪克森电荷累94被配置来递送具有比源电压Vjg大大约15到20伏的电压电平的输 出电力信号Vdcp，W便确保适当的栅极操作。增益控制器82连接到电平移位器92,来用于 将低压控制信号提供给电平移位器92。电平移位器92连接到源电压且连接到迪克森 电荷累94,并且被配置来将具有足W依据接收到的控制信号来操作开关组合件72的电压 电平的控制信号递送到N沟道MOSFET90。
[0100] 图13是包括正向转换器电路96的二次电力电路28的示意图。在所示出的实施 方案中，正向转换器电路96包括一次电压降低电路98和二次电压降低电路100。一次电压 降低电路98被配置来接收来自一次电力电路26的中间DC电力信号，并将二次DC电力信 号递送到二次电压降低电路100。二次DC电力信号具有比中间DC电力信号的电压电平小 的电压电平。二次电压降低电路100被配置来接收二次DC电力信号，并产生待递送到电子 装置20的输出DC电力信号。
[0101] 在所示出的实施方案中，一次电压降低电路98包括变压器102。变压器102的一 次侧连接到一次电力电路26,且变压器102的二次侧连接到二次电压降低电路100。在一 个实施方案中，一次电压降低电路98可包括：开关组合件104,其包括禪合到变压器一次侧 的阳T;W及禪合到开关组合件104的控制电路103,用于选择性地操作开关组合件104,来 调整二次DC电力信号的电压电平。变压器控制电路103可包括一次侧电压感测电路105， 其用于感测DC输出信号的电压和电流电平，且操作变压器开关组合件104来使DC输出信 号的电压电平维持在预定义的输出电压电平和所需的电流电平。W此方式，至少五个部分 被从等式去除，该五个部分对于二次侧感测控制器来说通常是需要的，包括光电禪合器、运 算放大器、电感器、二极管和电容器。二次电压降低电路100包括一对二极管、一个电感器 和一个电容器。正向转换器96还可包括电阻器、电容器、二极管（RCD)电路150(图37中 示出）。RCD电路150被配置来在一次侧开关104断开时执行变压器复位，来避免使变压器 102饱和。正向转换器96是基于脉冲的降压型转换器。将经工作周期调制的数字脉冲施加 到一次侧开关104,W将传入的DC电压转换成AC。变压器绕组比提供降压。在此情况下， 所述降压是从11:1开始。二次侧在其端子上经历ac电压。此AC电压由二次电压降低电 路100的二极管整流，且由LC滤波器来滤波，W在输出上产生经降压的DC电压。工作周期 由模拟或数字伺服环路调制。此伺服环路考虑输出侧上的dc电压，将其与响应进行比较W 产生误差信号。使用此误差信号来驱动比较器，比较器将此误差转换成经脉冲宽度调制的 DC脉冲。此DC脉冲在被施加到一次侧开关栅极104时，校正输出上的误差，并维持针对各 种负载水平的调节。
[0102] 在一个实施方案中，变压器控制电路103可包括一次侧电流感测电路107,其连接 到变压器102的一次侧，W感测负载电流和负载电压，来促进将DC输出信号调节到预定义 的负载电压的5%内。控制电路103使用电流感测电阻器109,且跨越一次绕组进行测量。 在所示出的实施方案中，变压器控制电路103包括驱动FET104的比较器111。在一个实施 方案中，电阻器109为0. 10欧姆电阻器。控制电路103被配置来在逐脉冲基础上感测负载 电流，且感测峰电流。举例来说，在一个实施方案中，控制电路103感测电阻器109上的电 压，并在开关104接通时，W电压格式提供感测电流。当开关104断开时，控制电路103感 测变压器102的一次侧上的差分电压，其可大约等于减去截止晶体管104的漏极。当 晶体管104断开时，其上存在漏极电压，因此，所述漏极电压也是银齿波信号。使用开关电 容器取样和保持电路来对电压和电流两者进行取样，所述开关电容器取样和保持电路被按 比例缩小到低电压，且包括电阻分压器来设定一次绕组的差分电压部分，并将所述电压带 入取样和保持电路中。差分电压等于绕组上的AV，包括及的最低点。取样和 保持电路W及电阻分压器使一次电压下降小于5伏，接着取计算出所述AV的差分。所述 取样和保持电路驱动比较器111。比较器111的另一输入为在0. 1欧姆电阻器109上感测 到的取样和保持峰电流电压。到比较器111中的输入被按比例缩放，并获得上调和偏移量， 使得所述输入处于稳定状态，且比较器111驱动设置-复位流时钟。阳T104包括由比较 器111驱动的AND口。比较器111的时钟调整AND口的工作周期。AND口也具有由高脉冲 宽度时钟驱动的高工作周期，所述高脉冲宽度时钟为银齿波信号。AND口的另一输入为比较 器111的输出，因此比较器111将所述工作周期调制到小工作周期或大工作周期。在一个 实施方案中，所述时钟为用于正向转换器伺服环路的lOOKHz时钟。
[0103] 无需来自变压器的S次绕组作为传感器的供给。所述供给可从一次侧获得，因为 感测电路位于一次侧，且无需来自二次侧的供给。使用一次侧电感器上的电压W及去往一 次侧FET104的电流来确定所述系统的输出电压。在一个实施方案中，FET104包括具有 2伏阔值的200伏飞利浦零件装置，其使用5v信号来驱动FET104,W将其接通，而无电平 移位。在另一实施方案中，可结合电平移位器使用10伏LD0或20伏LD0来从5伏转到10 伏，或从5伏转到20伏来操作阳T104。
[0104] 在所示出的实施方案中，控制电路103使用位于M0SFET104的漏极路径中的感测 电阻器109来实施口控方法，其中正当开关104在PWM周期中的每一方波之间接通时，取样 和保持电路获得峰电压。当开关接通时，n控布置进行取样，因为当开关断开时，那时不存 在可用信息。
[01化]在所示出的实施方案中，电力电路22被配置来适应具有不同应数比的不同变压，W产生具有各种电流和/或电压要求的DC输出信号。
[0106] 在一个实施方案中，电力电路22可不包括全波桥38、整流器电路30和输入电容器 40,使得￥^为DC，且因此如果使用情况需要，那么所述电路可接收直流值〇，且使用经调节 的降压电路34来进行如本文进一步阐释的电压击穿，且仍使用开关电容VB32。然而，在 一些使用情况下，尤其是对于低DC到DC电压击穿，将不需要降压调节器34,且仅将使用开 关电容VB32,不管仅将使用哪一阶段（如图2到12中所示）。在此情况下，可将控制信号 105从所述输出消除，且仅依靠电流感测电阻器109,并仍维持经严格调节的电压。
[0107] 在另一实施方案中，对于所述电路的DC输入变化，使用情况可能不需要变压器 (如果电压/电流转换不需要变压器，或如果不需要隔离），类似于在例如智能电话中发现 的内部零件的情况下。在此例子中，变压器是不必要的，且可连同驱动所述变压器的FET- 起从所述电路去除。在此情况下，可去除整个正向转换器控制器电路96、28,且将用感测电 阻器电路段109来代替电容器36。另外，如果不需要整流或隔离AC电路，那么此电路 可结合ACW及DC来工作。
[0108] 图15是包括可结合电力电路22使用的电力控制器集成电路（特洛巧姆 PSS〇C)106的电力模块12的示意图。图16、图17A和图17B是特洛巧姆PSSoC106的框 图。在所示出的实施方案中，电力模块12包括印刷电路板108和特洛巧姆PSSoC106,特洛 巧姆PSSoC106形成于封装巧片内，且禪合到印刷电路板108。电路22的至少一部分包括 在特洛巧姆PSSoC106内。另外，可通过在巧片外部或嵌入在巧片上的微处理器或者状态 机来进行数字控制。在一个实施方案中，包括在电路22中的电路和电组件中的一些或全部 是包括在特洛巧姆PSSoC106内。特洛巧姆PSSoC106可被配置来用于两个一次电力模块 应用中，包括自主电力模块（图16和图28中所示）和通用电力模块（图17A、图17B和图 29中所示）。举例来说，如图16中所示，自主电力模块包括特洛巧姆PSSoC106,其被配置 来在基于旨在降低成本的模拟反馈方法的自主操作模式下操作。图17A和图17B中所示的 通用电力模块包括特洛巧姆PSSoC106,其被配置来在通用操作模式下操作，且利用微处理 器（y巧控制器来提供用于最终输出电压的调节的反馈。
[0109] 在所示出的实施方案中，特洛巧姆PSSoC106被配置来满足对可追溯性、标记、可 焊性和/或耐溶剂性的预定义要求。对特洛巧姆PSSoC106进行标记来指示日期代码、工 厂识别符W及可追溯性/真实性代码。真实性代码提供抵制"盗版"而识别和检验正版零 件的途径。载带和卷轴上的所有生产封装的组件包括同样的唯一日期代码、工厂识别符和 可追溯性/真实性代码。此方式中存在许多分隔，来防止同样多的组件内的日期代码的混 合。将对封装的零件进行标记来指示零件编号、日期代码和可追溯性代码。端子被配置来 满足针对经封装特洛巧姆PSSoC的可焊性要求IPC-J-STD-001和IPC-J-STD-002。封装的 特洛巧姆PSSoC及其标记被配置来满足M比-STD-202测试方法215的要求。
[0110] 特洛巧姆PSSoC106是被设计来提供具有高效率和高准确性的输出电压调节的 先进的电力控制器集成电路。特洛巧姆PSSoC106向用户提供可在各种各样的应用中使用 的多功能装置，且由于"拨电压"特征，同一巧片可被配置来在实际上任何电子装置中工作。 同样地，对于特洛巧姆PSSoC来说，可编程输出电压是可能的，在多种电流负载条件下具有 很少或没有效率损失。
[0111] 在所示出的实施方案中，特洛巧姆PSSoC106使用开关电容器电路32和开关模式 降压调节器34来维持高效率，而不管负载电压或电流如何。举例来说，当电子装置20的负 载不在汲取电流时，特洛巧姆PSSoC106进入低电流操作模式，W最小化保持清醒所需的 传统的"吸血鬼"电流。在所示出的实施方案中，特洛巧姆PSSoC106包括单级开关电容器 电路32 ;PID调节器控制块110 (图20中示出），用于正向转换器二次变压器102的PWM控 审IJ;开关模式降压调节器控制器112 ;降压调节器开关驱动器114、电流和温度感测块116 ; 12位模/数转换器（ADC) 118,用于电压和电流监视；10位数/模转换器值AC) 120 (图17A 和图17B中示出），用于反馈控制；用于电流监视状态机的数字控制块122 ;用于光电隔离 器通信接口的串行输入；I2C串行接口端口；W及用于巧片上电压和电流产生的电力管理 器单元124。也可依据使用情况，添加其它类型的传感器，例如声音、光电检测、福射和震动。 [0 11引图18是电力管理单元124的框图。在所示出的实施方案中，电力管理单元（PMU) 电路块124产生并监测特洛巧姆PSSoC的适当操作所需的偏压和电流。两个线性电压调节 器为1C的低压电路，也为例如光电隔离器和任选的外部微处理器等外部支持装置，提供经 调解的5. 0V供给。除在连接到线电压后即刻提供1C的适当初始化之外，PMU124还监视针 对故障条件的电压供给，并提供主上电复位（P0R) 126。在所示出的实施方案中，PMU124包 括带隙电压参考、电流参考产生器；线侧低电力线性电压调节器、变压器一次侧线性电压调 节器W及上电复位。为了减少电力损耗，从LINE_0P1引脚为线侧电路供电，所述LINE_0P1 引脚供应大约为LINE_IN电压的十分之一的电压。使用连接到1C的LINE_IN和LINE_ RDIV引脚的外部电阻分压器来在内部产生此电压。PMU124的初始化W在LINE_IN引脚处 施加经整流的电压而开始。
[011引 PMU124含有用于特洛巧姆PSSoC106的低电力带隙参考电压和电流产生器，从 线电压为特洛巧姆PSSoC106供电。提供高精确性经温度补偿的输出电压来连同多个带隙 与绝对温度成正比（PTAT)电流输出，用作后续电路块的参考。在晶圆探针处修整带隙输出 电压，W用bg_修整[7:0]寄存器位来优化温度系数，且将所述带隙输出电压存储在可编程 一次（0T巧的存储器中，所述存储器存储在微处理器中。带隙电池是自起动的，仅需要用于 初始化的默认修整值。在休眠模式期间，带隙电池未停用，而是一直通着电，且为超低电力 操作而设计。
[0114]PMU124还包括低电力线性电压调节器（LPREG)，提供所述低电力线性电压调节 器来将PSSoC的LINE_IN输入处存在的高压转换成低电力电压域的经调节电压。LPREG使 用带隙参考电压来产生5. 0V的经调节的输出来驱动总是通着电的低电力巧片上电路块， 包括用于开关电容器电路32的低频振荡器、巧片上逻辑等。连接到LPREG引脚的外部（巧 片外）旁路电容器可用于噪声滤波。调节器在休眠模式期间未停用，而是总是通着电。
[0115]PMU124还可包括一次侧低压调节器，提供一次侧低压调节器来满足巧片外光电 隔离器、PWM栅极驱动器和其它支持电路的较高电流要求。需要连接到VREG5引脚的外部 10UF旁路电容器来进行噪声滤波。出于测试目的，通过使用en_Xv信号来停用所述电压调 节器。当到电池的en_Xv输入为"低"时，所述电池中的所有内部模拟电流被停用，且输出 为高阻抗。
[0116]P0R126的块监视特洛巧姆PSSoC的如由LPREG电路块产生的内部供应电压。举 例来说，图19示出可结合P0R126使用的P0R阔值电压。在一个实施方案中，对于LPREG 弓侧处小于Vp。调值电压的电压，P0R输出将被断言为"高"，其指示复位条件。另外，对于 LPREG引脚处大于Vpw阔值电压的电压，P0R输出将被解除断言为针对正常操作为"低"。提 供滞后，使得一旦超过Vpw阔值，就发生阔值电压的减小。从滞后得出的阔值于是等于Vpw-Vhys。POR信号的反相版本也在P〇R_B处提供。
[0117] 在所示出的实施方案中，通过电容性电压击穿技术（CVBD)，将包括在特洛巧姆 PSSoC106中的开关电容器电压击穿电路（SCVBC) 32配置为分压器。通过电容器，分压器将LINE_IN引脚处存在的经整流的DC电压分压为CP2_0UT引脚处的降低的电压，W供外部变 压器102和二次电压控制环路使用。外部变压器102接着依据一次与二次绕组比，经此电 压进一步降低到所要的施加电压。在一个实施方案中，SCVBC32被配置为两个相同级的级 联，如图17A中所示。在另一实施方案中，SCVB32包括多个开关电容器级，如图38到图39 中所示。SCVBC32被配置来针对每电容性击穿块递送至多达50mA，所述电容性击穿块由提 供一半或其它分数的电压击穿的开关电容器块组成。该变压器102的一次侧上，在轻负载 条件下，在从50mA到小于1mA的负载电流范围内，提供并维持> 95%的效率。举例来说，为 外部变压器和整流器假定> 97%的效率，> 92%到97%的总模块效率已被模拟，且为可实 现的。在一个实施方案中，SCVBC32可包括：巧片上反激电容器，用W最大化电力效率；外 部2. 2UF降压电容器W及两个外部7. 5UF保持电容器，用W最小化电压纹波。该些电容 器连接到分别用于开关电容器电路的第1和第2级的输出的CP1_0UT和CP2_0UT引脚。从 得自巧片上RC振荡器的两级非重叠时钟产生器W化化的速率对两个级进行计时。
[011引参看图17A和图17B，在一个实施方案中，对于特洛巧姆PSSoC106,可使用8位经 二元加权的数/模转换器，在120伏到90伏的范围内，W0. 117伏的步长对CP2_0UT处的 SCVBC32输出电压进行编程。SCVBC输出限于此范围，W确保正向转换器变压器102提供 降压过程中的输出电流的大部分。SCVBC限于50mA的输出电流。如果应用需要额外电流， 那么启用开关模式降压调节器34来提供至多达430mA的电流。可对SCVBC32的每一级进 行编程，W产生电压转换比。此编程是在过程增益控制中自动进行，其中将经整流的LmE_ IN电压与8位DAC设定进行比较。此DAC的数字控制使得能够编程多个电压，W获得目标 应用所需的所要最终输出电压。DAC可依据变压器应数比来对负载电压的实例进行编程。
[0119] 参看图16,在一个实施方案中，SCVBC32可包括单级开关电容器电路，其具有1、 0. 66或0. 5的对应分压比。接着通过外部（巧片外）正向转换器96来降低存在的输出电 压，W获得5. 0V的最终应用输出电压 。用于SCVBC(和降压控制器）的所有模拟和数字信 号均在5V域中产生。使用电阻分压器将SCVBC误差电压缩放到在XV域内。还缩放LINE_ IN电压，使得可在XV电压域内进行处理。
[0120] 在图16中所示的一个实施方案中，SCVBC32包括增益控制块，其使用经缩放的 LINE_IN电压来确定用于SCVBC32的适当分压比。将经缩放的LINE_IN电压与带隙参考电 压进行比较，来依据AC电源电压来选择S个或多个可能分压比中的一个。可在开关电容器 调节器中执行输出电压的最后调节，其中接通和断开时钟，来控制递送到保持电容器的电 荷的量。
[0121] 参看图17A和图17B，在一个实施方案中，SCVBC增益控制块可使用经缩放的LINE_ IN电压和输出电压DAC设定，来确定从CP1和CP2中的组合分压器步长得出的适当过程分 压比。W此方式，可实现作为全球AC输入电压的函数的120伏和90伏输出的设定值。在开 关电容器调节器中执行CP2输出电压的最后调节，其中接通和断开时钟，来控制递送到CP1 和CP2保持电容器的电荷的量。应针对CP1级，对CP1和CP2所需的最低分压比进行编程， 来最小化高压NMOS开关上的电压降。
[0122] CP2输出馈送正向调节器的一次绕组。系统的最终输出电压由W下等式设定：
[0123](V设定/XFMR比率）*dc=V输出
[0124] 其中dc是正向调节器的工作周期，且应维持在0. 5或W下，W确保系统变压器不 饱和。
[0125]SCVBC32包括迪克森电荷累值CP)94(图5和图6中示出），其可用来为NM0S高 压开关的栅极提供升高的电压。可W1.6MHz的时钟速率来对DCP进行计时，且产生等于 LINE_IN引脚处的电压加大约18V的栅极电压。另外，每一NM0S高压开关90可包括对应的 电平移位器，W将来自低压域的驱动信号转变为DCP所提供的升高的电压。在一个实施方 案中，该需要双重电平移位器，其它要求可仅需要一个电平移位器。到电平移位器的输入为 5V，且被转变到20V域W供SCVBC32使用。可在特洛巧姆PSSoC106各处使用该同一类型 的电平移位器，其为输出电流驱动而缩放。
[01%] 在一个实施方案中，如图17A和图17B中所示，特洛巧姆PSSoC106可包括数/模 转换器值AC)，其为开关电容器电路的输出电压提供可编程性。R2R电流模式DAC拓扑W数 字方式将带隙参考电压缩放为开关电容器电路维持用户所编程的输出电压所需的控制电 压。DAC的输出电压范围是从120V到90V，其通过CP_DAC[7:0]寄存器位W118mV的步长 来编程。
[0127]SCVBC32还可包括开关电容器调节器，其包括比较器和ANDn，所述AND口用于控 制SCVBC的充电。在一个实施方案中，比较器的输入可包括输出电压DAC，W及CP2输出电 压的经缩放版本。举例来说，如果来自CP2输出的经缩放电压大于DAC电压，那么比较器输 出较低，且化HzCP时钟被口控关闭。如果DAC电压大于经缩放的CP2输出电压，那么比较 器输出被断言为高，且AND口使时钟能够为所述输出充电。另外，比较器可设计有滞后，W 便最小化CP2输出电压纹波。此外，调节器可W不连续模式来运行两个CP级；就是说，时钟 脉冲仅在需要7. 5uF保持电容器的充电时存在。
[0128] 在所示出的实施方案中，如果不使用CVBD模块的堆叠，那么容易通过使用包括开 关模式降压调节器（SWR) 34和CV抓模块的混合拓扑来处置大电流负载（至多达430mA或 W上）。特洛巧姆PSSoC106含有用于SWR34的控制器，其利用外部（巧片外）PM0S开关 (其可在巧片PM0S或NM0S[具有用于栅极的额外迪克森电荷累]内部），W满足负载的高电 流需求。由于高电流路径在PSSoC外部，因此不要求PSSoC耗散负载电流的大部分。该通 过消除PSSoC中归因于高压装置的接通电阻的额外寄生损失的来源来改进总体系统效率。 可在与CVBD模块相同的频率下调节SWR，或在较高巧OOKHz到IMHz)到非常高的频率下运 行SWR，同时CVBD模块在较低频率下运行，W便保持更高效。（CVBD模块可在较高频率下运 行，但对于如今的半导体平台中所提供的电流装置，该增加了口开/关，从而增加了损耗）。
[0129] 在一个实施方案中，降压调节器34可包括W下外部（巧片外）组件；1.系列高 PM0S开关。可针对低畑Sow、低输入电容W及〉400V的V。冰选择所述PM0S开关；2.具有高 伏特击穿、极低泄漏和切换电流的高压降压二极管；W及3.降压储能电感器。电感器必须 具有低ESR，且能够处置适当调低的电流。然而通常取决于运行降压的频率（频率越高，所 需零件的价值越小），该些零件可为巧片上的内部装置/组件，且不在外部。通过应用GaN 和/或GaAW及深沟电容器技术，W及将变压器置于巧片上的技术，所有零件可存在于一个 巧片。
[0130] 特洛巧姆PSSoC106还可包括高频振荡器，其被分频W产生lOOKHz(标称）时钟， 供降压调节器PWM控制器使用。通过数字控制块中的伪随机算法来使lOOKHz时钟抖动，W 确保对Effl谱中的谐波的抑制。接着对此时钟进行脉冲宽度调制，W控制外部降压调节器 PM0S/NM0S阳T的开/关时间。将100曲Z时钟转换成特洛巧姆PSSoC106内部的银齿斜坡， 在特洛巧姆PSSoC106处，将银齿斜坡于误差放大器输出进行比较。接着将来自比较器输 出的经脉冲宽度调制的信号施加到电平移位器输入，来控制外部降压调节器PM0SFET的开 /关时间。降压调节器34的误差放大器通过借助于使用电阻分压器对CP2_0UT处的电压进 行缩放，接收来自调节器的反馈。接着使用内部电阻器和电容器来调节电压反馈信号，W控 制降压调节器在所有条件下的响应。用于调节伺服环路的所得转移函数由多个极点和零组 成，W确保调节器输出针对从50mA到430mA的整个负载条件范围都是稳定的。用于降压调 节器的误差放大器和PWM控制器全部位于5伏域中，其中最终控制信号经电平移位，W驱动 外部高压PM0SFET开关。
[0131] 特洛巧姆PSSoC106还可包括LD0降压调节器128,其用来产生驱动用于降压调节 器34的PM0SNM0SFET的栅极所必需的高侧电压。接着使用此电压来供应驱动外部PM0S/ NM0SFET所需的栅极电压。连接电容器来进行滤波。
[0132] 在所示出的实施方案中，特洛巧姆PSSoC106包括特洛巧姆PSSoC的电流感测放 大器，其在引脚RCSP和RCSN处感测外部电流感测电阻器上的电压。此电压由开关电容器 差分放大器来取样和保持，并且由巧片上通用ADC数字化。接着将数字字对照所编程的阔 值进行比较，W按照需要启用或停用降压调节器34来优化效率。还监视电流感测放大器的 输出，看是否有可能的故障或告警条件，例如过电流，从而允许控制电流感测反馈的数字状 态机停用SCVBC32来防止可能的损坏。
[0133] 特洛巧姆PSSoC106还可含有至少两个自由运行的RC振荡器，其共享共用修整控 制器，包括16皿2贿振荡器和9.61化贿振荡器。可使用〇3(3_化1111(振荡器_修整）寄存 器位来修整振荡器频率。
[0134] 低频（16KHz)RC振荡器为线侧RC振荡器，在LWE_IN处施加线电压之后，所述线 侧RC振荡器连续地运行。所述线侧RC振荡器由LPREG调节器供应。将此振荡器输出频率 下分到某一数字，如IKHz，来为SCVBC32提供时钟。在所述情况下，振荡器输出也被用作休 眠模式关断定时器的参考时钟。高频巧.6MHz)RC振荡器提供用于解码单线串行数据输入 的主时钟。使振荡器的9. 6MHz输出除W6,W提供开关电容器电路中的迪克森电荷累所需 的1. 6MHz时钟。进一步对所述时钟进行分频，来为降压调节器和正向转换器PWM控制块提 供时钟源。通过数字逻辑进行的伪随机算法来使lOOKHz时钟抖动，W确保对Effl谱中的谐 波的抑制。振荡器可由〇sc_en(振荡器_启用）寄存器位来启用，且由线侧上的LPREG调 节器供电。
[01巧]在所示出的实施方案中，特洛巧姆PSSoC106包括超低电力ADC118,来将温度传 感器和电流感测放大器模拟电压数字化。该些数字化的电压可接着由数字控制块进行比 较，W停用或重启模拟电路。ADC使用逐次逼近（SAR)拓扑来获得低电力且增强的I化/面L 性能。到ADC的输入由多路复用器提供。多路复用器可选择感兴趣的信道中的每一个来由 ADC数字化。接着将经转换的样本值存储在ADC_SAMP寄存器中，W供控制状态机使用。ADC 使用低压供给，且将在装置处于休眠模式时被停用。
[0136] 图20是可结合特洛巧姆PSSoC106使用的比例积分和差分（PID)调节器控制电 路110的示意性例示。在所示出的实施方案中，特洛巧姆PSSoC106包括PID伺服环路130， W在从外部变压器的二次侧汲取负载电流时，调节正向转换器96的输出处的电压。PID块 包括误差放大器、银齿波形产生器、比较器和PWM时钟控制块。设计PID环路来在负载电流 的重波动下调节输出电压，而不触发任何不稳定性。
[0137] PID缓冲放大器接收反馈来关闭经由AUT0_ERR输入的正向调节环路。该是将表示 正向转换器的输出电压的电压提供给PSSoC的光电隔离器的输出。接着在PSSoC上用电阻 分压器来缩放此电压，并为误差放大器而缓冲。
[0138] 用于自主PID环路的误差放大器位于具有巧片上补偿电阻器和电容器的特洛巧 姆PSSoC上。误差放大器使用带隙电压作为PID伺服环路的参考。银齿或其它波形产生 器为PID伺服环路提供基于时钟的脉冲宽度调制（PWM)手段。所述电路接收来自数字逻 辑的lOOKHz时钟，并将其转换成将与误差放大器的输出进行比较的同一频率的银齿波形。 误差放大器和银齿波形产生器的输出由PID比较器进行比较，W产生驱动正向转换器所需 的PWM时钟。提供工作周期限制器来确保PID比较器所提供的PWM输出不超过65%。在 FWD0UT引脚处施加此输出，来驱动外部变压器。在正常操作中，PWM工作周期限于10%到 65%的范围，W避免变压器的饱和。
[0139] 在一个实施方案中，将PID伺服环路设计成在低压下操作，并将所需DC电流的最 大值递送到负载。通过在二次侧上使用LC滤波器。且通过适当地设计S级补偿网络的内 部R和C的大小，可W至多达较高百分比的绝对准确性来控制所述调节。通过W下等式给 出LC滤波器双极；FLC= 1/2 31VL1C4。
[0140] C1电容器具有某一ESR(系列电阻器），其产生零。此零产生+90度的相移：阳SR =1/2 31C1RESR。
[0141] 补偿环路具有大约为正向转换器的时钟速率的十分之一的某一带宽（Fc)。所述网 络的目标是在化下维持至少45度的相位裕量：相位裕量=180度+环路相位。
[0142] PID环路具有2个零和2个极点。2个零是必要的，W提供180度的相升，W便否 定归因于输出LC滤波器而导致的180度相位损耗。两个零均放于LC滤波器极点频率的约 50%处。两个极点于是位于转换器的切换频率（lOOKHz)处。该允许我们计算C1、C2、C3、 R2和R3。将R1设定为合理值，W便开始计算程序。
[0143] 在另一实施方案中，将PID伺服环路设计成为可由所需应用的用户编程的多个输 出电压而操作。通过至多达0. 1%的绝对准确性的调节，所述环路可将ny电流（但在此所 示出的情况下，4. 5A的DC电流）递送到负载。用于通用环路的反馈由外部微处理器和电压 感测支持电路提供，且作为串行数据流输入到特洛巧姆引脚。接着对转换为模拟电压的数 字字执行并行到串行转换，W应用于误差放大器，如图20中所示。用W传入数据速率的频 率更新的巧片上DAC来执行到模拟的转换。PID误差放大器的参考电压由被微处理器编程 的第二DAC产生。
[0144] 数/模转换器值AC)基于来自微处理器的数字经编程输入来产生用于PID控制环 路的模拟参考电压。如图所示的所述数/模转换器值AC)为10位方案，但可为任何数目的 位。所述DAC还可通过将从引脚接收到的数字字转换成用于输入到环路的模拟电压来提供 用于PID控制环路的反馈。将DAC电压输入到误差放大器，并将其与模拟参考电压进行比 较，W产生控制环路的误差电压。DACW传入数据的速率将更新提供给环路。
[0145] 参看图17A和图17B，在一个实施方案中，特洛巧姆PSSoC106可包括巧片上基于 AV的温度传感器，其使1C能够感测裸片或模块的温度。在此实例中，使用通用12位ADC 来数字化差分电压。接着将数字化的值与可编程阔值进行比较，W便依据温度关注来关断 或再启用特洛巧姆PSSoC。
[0146] 在所示出的实施方案中，特洛巧姆PSSoC106提供在加电后应用两种操作模式W 及四种苏醒状态（W0到W3)。
[0147]启动模式。在启动模式期间，特洛巧姆PSSoC控制当第一次施加电力时或当电话 被插入（在充电器的情况下）时，模块的启动行为。当电力第一次连接到AC电源时，存在 于1C的LINE_IN引脚处的经整流和滤波的LI肥电压增加，直到其达到其最后DC值为止。 特洛巧姆PSSoC的基础支持电路因此被加电，W起始电力管理功能。图24中示出示例性启 动事件序列的时序图，W在t= 0处施加LINE_IN电压开始。
[0148] 线侧具有总是通电的S个电路块；1.低电力带隙参考；2.低电力5V调节器 (LPREG) 及3.低频RC振荡器。其它电路可被供电，但在此实例中，已减少到此例子中的 =个，W便汲取极低待机电力。该些电路直接从LINE_IN输入汲取电流而无变压器动作，W 增加可用电流。因此，所述电路被设计用于极低电力消耗。或者，可启用变压器，但该将降 低效率。
[0149]正常模式。在施加电力且完成苏醒状态之后，特洛巧姆PSSoC106将进入正常操 作模式。维持正常操作模式，直到电压/电流变为焰灭或超过低电流阔值为止，其中通常电 池系统内部的微巧片开始抵抗电流W防止过载。在正常操作模式下，由于检测到负载电流， 特洛巧姆PSSoC退出休眠模式。当降压调节器和SCVBC供应必要的电流时，对负载的调节 发生。在此操作模式下，所有的特洛巧姆电路均通电，且响应外部刺激。
[0150] 在一个实施方案中，通过组合正常模式、启动模式和休眠模式的元件，电池可被提 供"突然"充电。在此例子中，当巧片中的逻辑确定已执行完整充电，意味着从较高电流到 较低电流的汲取已结束给定时间周期时，将执行另一模式，称为突然充电模式。此突然充电 操作模式可存在于状态机中，或经由I2C接口来启用/停用，且将指令所述电路"断开"若 干次，并开始再充电至多达大约150毫安的最大阔值，其间存在间隔。W此方式，将提示电 池接收额外的渭流充电，W确保其真的充满，而不是仅在装置电池指示器上表明"充满"。该 将解决手机仅充电到其电池容量的80%到90%的问题，因此随着时间的过去，虽然指示器 仍显示电池处于100%，但其实际上是电池容量的80 %的100%，而不是电池容量的100% 的100%。在突然充电模式下，特洛巧姆PSSoC数字提供高于休眠阔值的额外电流阔值，使 得下文陈述的休眠模式功能不受损害。
[0151] 休眠模式。当连接到AC电源电力且不需要充电或电力供应功能时，特洛巧姆 PSSoC必须使用最小电力。该要求电路22具有至少两个不同电力域；1)线侧域，W及2) 一次侧域。线输入侧是必须能够在所有时间均被供电的域。还存在用于迪克森电荷累的 1.6MHzRC振荡器。此振荡器在休眠模式下保持关闭。将16KHZ振荡器用作倒数计时器，来 在已达到所编程的倒计时时间时，唤醒特洛巧姆PSSoC。
[0152] 在所示出的实施方案中，特洛巧姆PSSoC106包括数字控制块122,其向用户提供 在设置、可编程、正常、测试或评估操作模式中管理特洛巧姆应用的许多方面的能力。微处 理器或状态机被提供来监视开关电容器电路的输出电压和电流，且包括可配置寄存器，其 为正常操作模式和低电流或"休眠"操作模式两者提供特征选择和可编程性。当应用需要 时，还为外部装置提供通信接口。
[0153] 图21是可结合特洛巧姆PSSoC106使用的特洛巧姆通用数字控制块132的框图。 图22是可结合特洛巧姆PSSoC106使用的特洛巧姆自主数字控制块的框图。图23是示出 操作电力电路22的方法的流程图。图24是可由特洛巧姆PSSoC106实施的状态转变的图 形例示。
[0154] 参看图21，在一个实施方案中，特洛巧姆PSSoC106包括通用数字控制块132。特 洛巧姆通用数字控制块132提供W下功能来控制通用模块；控制状态机、时钟产生器、ADC 控制器、时钟抖动器LSFR、I2C接口单或双通信模式、可编程通信模式、微处理器接口、测试 /评估多路复用器和/或寄存器堆。
[0巧5] 控制状态机或微处理器/微控制器通过监视开关电容器电路的输出电流来确定 特洛巧姆模块的适当操作模式。提供至少两种操作模式，包括休眠模式和正常调节模式。在 首次施加电力后，或在退出休眠模式时，控制状态机或微处理器还提供四种唤醒PSSoC的 状态，加所述突然充电模式。另外，状态机或微处理器连续地监视输出电压电流来识别过电 流或欠电流告警条件。
[0156]开关电容器输出电流的监视是在模拟子系统中或在微处理器中通过使用电流感 测放大器和模/数转换器（ADC)来实现。数字控制块提供ADC的控制，且可执行对ADC的 周期性增益和偏移校正。接着将ADC样本与控制状态机所需的开关电容器电流的所编程的 数字阔值进行比较。
[0157] 时钟产生器提供模拟和数字子系统所需的时钟，且还使时钟口控能够最小化休眠 操作模式下的电力消耗。
[0158] 数字控制块提供单线串行接口来经由外部微处理器支持PSSoC的可配置性；或多 线接口，其将支持特洛巧姆PSSoC与微处理器或状态机之间的双向通信。包括时钟抖动线 性反馈移位寄存器（LSFR)来产生用于使正向和降压调节器PWM时钟抖动的伪随机数字。所 述伪随机数字由模拟子系统用来使高频振荡器输出抖动。包括I2C端口来用于制造设定、 测试、评估、更新、健康检查和调试。可使用I2C接口来接入含有用于装置操作的配置寄存 器的寄存器堆。提供数字多路复用器来将各种内部数字信号选择性地多路复用到DIGTST 输出引脚，来实现测试目的。
[0159] 参看图22,在一个实施方案中，特洛巧姆PSSoC包括自主数字控制块134 ,其提供 用于控制自主模块的W下功能：控制状态机或微控制器；时钟产生器;ADC控制器；时钟抖 动LSFR;I2C接口；测试多路复用器和寄存器堆。控制状态机通过在CP_0UT引脚处监视开 关电容器电路的输出电流来确定特洛巧姆PSSoC106的适当操作模式。提供两种操作模 式，包括休眠模式和正常调节模式。控制状态机或微控制器还提供四种状态，来在第一次施 加电力后，或在从休眠模式退出时唤醒1C。另外，状态机监视过-欠电流告警条件和突然充 电模式下的输出电流。
[0160] 通过使用电流感测放大器来在模拟子系统中实现开关电容器输出电流的监视，且 在此实例中使用12位模/数转换器（ADC)。数字控制块提供对ADC的控制，且可对ADC执 行周期性增益和偏移校正。接着将ADC样本与控制状态机和/或微控制器所需的开关电容 器电流的所编程数字阔值进行比较。
[0161] 时钟产生器提供模拟和数字子系统所需的时钟，且还使时钟口控能够最小化休眠 操作模式或突然充电模式下的电力消耗。
[0162] 包括时钟抖动线性反馈移位寄存器（LSFR)来产生用于使正向和降压调节器PWM 时钟抖动的伪随机数字。所述伪随机数字由模拟子系统用来使高频振荡器输出抖动。
[0163] 包括I2C端口来用于制造设定、评估、升级、复位、巧片健康检查、测试和调试。可 使用I2C接口来接入含有用于装置操作的配置寄存器的寄存器堆。
[0164] 提供数字多路复用器来将各种内部数字信号选择性地多路复用到DIGTST输出引 脚，W用于测试目的。
[01化]在所示出的实施方案中，特洛巧姆自主数字控制块134包括状态机，W基于负载 电流确定自主模块的适当操作模式。
[0166] 如图23和图24中所示，控制状态机提供四种苏醒状态（W0、W1、W2和恥）W及两 种操作模式；正常模式和休眠模式。
[0167] 苏醒0(W0)-当施加电力时，线侧电路苏醒；带隙炬G)和低电力调节器（LPREG) 加电。在LPREG稳定之后，por_b被释放，且系统转变为苏醒1 (W1)。
[0168] 苏醒1 (W1)-低频振荡器（LF_OSC)和增益控制佑AIN_CTRL)得W启用。在同一时 间，高频振荡器^F_OSC)和电荷_累（(：巧得W启用。将CP设定为不调节。当LF_OSC稳 定时，释放数字块的lf_dk，此时（a)lOmS计数器启动，且化）到开关电容器的1曲Z时钟变 为活动。当10ms计数器到期时，系统转变为苏醒2 (W2)。
[0169] 苏醒2(W2)-开关调节器（SWR)得W启用，将CP设定为调节，且ImS计数器启动。 当ImS计数器到期时，系统转变为苏醒3 (W3)。
[0170] 苏醒3(W3)-正向PID得W启用，且两个计数器启动；20mS计数器和250mS计数 器。W下情形引起从此状态的转变；a. 20mS计数器期满，且正向PID超驰选项开启；系统转 换为正常模式（NM) ;b. 20mS计数器到期，正向PID超驰选项关闭，且正向PID在250mS计数 器到期之前稳定；系统转变为正常模式（NM) ;c.休眠模式未停用，正向PID超驰选项关闭， 且当250mS计数器到期时，正向PID尚未稳定：系统转变为休眠模式。
[017U 正常模式（NM)-电流感测块（CUR_SN巧和ADC得W启用。如果自校准未停用，那 么ADC使用最初两个样本来进行增益和偏移校准，并在第S样本就绪时，用信号通知ADC数 据是好的。如果自校准被停用，那么ADC用编程在指定寄存器中的值来执行增益和偏移校 正，并在第S样本就绪时，用信号通知数据是好的。当ADC数据是好的时，所述系统监视电 流负载。W下相互排斥的条件（其阔值可编程）可发生；1.过电流条件；系统设定过电流 状态位。如果休眠模式未停用，那么系统转变为休眠模式（SM) 及2.负载不足条件：如 果LCSD_EN引脚较高，且休眠模式未停用，那么系统转变为休眠模式（SM) 及3.低负载 条件；当系统检测到低负载条件时，关断SWR，且当低负载条件平息时，重新将SWR接通。 [017引 休眠模式（SM)-系统停用HF_OSC、CP、SWR、正向PID、CUR_SN巧和ADC。休眠模式 还启动休眠计数器，其持续时间是可编程的。默认休眠时间大约为5秒，其可依据使用应用 来调整。如果正向PID先前在进入休眠模式时尚未稳定，那么系统保持在休眠模式。在此情 况下，可通过触发EXT_RST引脚而在化中重启系统，或通过去除电力来在W0中重启系统。 如果正向PID在进入休眠模式时是好的，那么当休眠计数器到期时，系统转变为化状态。
[0173] 在所示出的实施方案中，通过经由电流感测放大器和ADC检视开关电容器电路的 输出电流来实现正常操作模式与休眠操作模式之间的转变。另外，如果负载电流降低到所 编程的数字阔值，那么控制状态机可停用SWR降压调节器。图24的图式中示出电流和对应 模式转变的监视。
[0174] 参看图21和图22,数字控制块122可，包括时钟产生器，其产生数字子系统所需 的所有时钟。提供彼此异步的=个时钟域，低频时钟域、高频时钟域和I2C时钟域。
[0175] 模拟子系统中的低频振荡器为数字子系统提供时钟，在所示出的实例中为16曲Z 时钟（lf_clk)。除寄存器堆所使用的时钟之外，时钟产生器从lf_clk得出W下时钟： 1.373_(3化一具有50%工作周期的8曲2时钟，其对控制状态机进行计时。2.3北_肖(3化一 sys_c化的口控版本，其对ADC控制器进行计时。在休眠模式下，n控关闭此时钟。3.lfdiv_ C化一将用于模拟块中的具有1曲Z、2曲Z或4曲Z的可编程频率且具有50 %工作周期的经分 频时钟。在休眠模式下，n控关闭此时钟。
[0176] 在模拟子系统中，可经由TSTMD0输入来旁路振荡器，W实现从EXT_CLK引脚施加 1化化时钟。
[0177] 模拟子系统中的高频振荡器提供1. 6MHz、50%工作周期时钟，其由时钟产生器进 一步分频W产生hfdiv_c化。hfdiv_c化可经由寄存器堆来编程，W提供100曲z、200曲Z和 400曲Z的频率。要针对时钟抖动LFSRW数字形式来使用hfdiv_dk，且针对降压调节器和 正向PID环路W模拟形式来使用hfdiv_dk。当W模拟形式停用HF振荡器时，时钟在休眠 模式下切断。
[017引I2C接口使用SCLK引脚处的时钟输入来控制I2C端口的操作。支持至多达100肺PS的数据速率。
[0179] 在所示出的实施方案中，数字控制块122还包括ADC控制器，其产生用于模拟子系 统中的通用12位ADC的控制信号。数字控制块122还经由ADC多路复用器W及CONTROLO 寄存器中的ADC_MUX_S化寄存器来控制对到ADC的用于转换的输入的选择。ADC输出格式 为量值。当ADC首次被启用时，数字控制块执行自校准例程一次。数字控制块可W可配置 地使用在自校准期间计算的增益和偏移校正值，或可使用写入到ADC_GAIN和ADC_OFR5寄 存器的增益和偏移校正值。
[0180] 在自校准例程期间，如下文所述来确定偏移和增益校正值。
[0181] 首先如下确定偏移；设定ADC输入多路复用器来选择Reflo参考电压。进行一次 ADC转换。理想值将为0。将ADC转换数据加载到本地ADC偏移校正寄存器中。
[0182] 接下来如下确定增益：设定ADC输入多路复用器来选择Re化i参考电压。进行一 次ADC转换。理想值将为4095。用（ADC转换数据-偏移校正）/4095的结果来加载本地 ADC增益校正寄存器。
[0183] 在自校准阶段之后，如下校正ADC转换值：经ADC校正的数据=(ADC转换数据-偏移校正）/4095。
[0184] 时钟抖动LFSR提供伪随机数字来实施1. 6MHz时钟上的抖动W减轻EMI。LFSR为 12位、最大序列、伽罗瓦佑alois)型LFSR，其具有多项式x^+x6+x4+x+l。如在下文的表中 所示来产生抖动值。可用控制寄存器中的dith_en寄存器位来选择性地启用或停用时钟抖 动齡R。
[0185]在一个实施方案中，特洛巧姆PSSoC数字控制块122可包括可配置递减计数器，其 具有0. 512秒到16. 384秒的范围，W实施休眠定时器功能。步长为512mS。计数器从时钟 产生器块接收其时钟，在时钟产生器块处，所述时钟从LF振荡器时钟下分频。用在SLEEP_ CT化寄存器中编程的休眠_时间值来加载所述计数器。计数器将从此值开始倒计数，直到 其达到零为止，此时其通知控制状态机休眠定时器已到期。
[0186] 图25是可结合特洛巧姆PSSoC106使用的通信接口的示意性例示。图26是可结 合特洛巧姆PSSoC106使用的微处理器通信协议的示意性例示。在所示出的实施方案中， 通信可为单向或双向的。特洛巧姆PSSoC106含有一个或多个通信接口，此处描述为S个 接口 ；1)微处理器接口，2)单或双通信/更新接口，用于编程值或将信息返回到状态机/微 处理器，和3)测试/评估接口。对于某些产品来说，微处理器接口将用来与外部微处理器 通信，通信/更新接口可更新微处理器或巧片内部的任何值。该允许产品可配置性，且允许 实施用于特洛巧姆充电器的控制环路。对于特洛巧姆PSSoC，该可为读取/写入或只写接 口，即依据所确定的通信的类型（单向或多边），微处理器将或将不能够从PSSoC读取。
[0187]测试/评估接口将在制造测试环境下使用，且用于特洛巧姆PSSoC的台架评估。测 试/评估接口将允许对巧片上寄存器的写入和读取存取。将使用升级、评估、健康检查和复 位接口来重新编程巧片、改变其电压/电流输出，或改变控制逻辑的其它可重新编程的部 分，包括阔值，W及运行扫描来帮助确定巧片是否有任何问题（健康检查）。
[0188]通常，一次只能选择一个接口，但该可基于状态机或微处理器设定而改变。当"1" 时，IF_S^输入引脚选择I2C，且当"0"时，IF_S化输入引脚选择微处理器接口。
[0189]微处理器通信接口。特洛巧姆PSSoC还可提供单线串行接口来支持PSSoC的可配 置性。所述接口由单向或多向数据输入/输出组成。图26中示出协议。除非另有必要，否 则所有包在结构和长度上都将是同质的。每一包将为某一数目个位。下文描述包字段。通 过添加另一根线，可具有双通信接口，使得信息为多向的。
[0190] 为了支持可靠通信，所述数据可为按照IE邸802. 3通信标准进行曼彻斯特 (Manchester)编码的。接收器将接着使用过取样时钟来维持包上的位同步。位速率将为 600肺PS。传入数据将由是位速率的16倍的因子过取样。过取样时钟因此为9. 6MHz，且源 自巧片上RC振荡器。
[0191]启动；单个位，其值为信号线的非闲置状态。对于本申请，该将为"1"。R/W;用W 指示读取或写入请求的单个位。当"0"时，将数据写入到选定的特洛巧姆寄存器。注意，特 洛巧姆仅支持写入存取。Ad化[4:0];用来寻址特洛巧姆配置寄存器的5个位。数据巧:0]; 将被写入到选定特洛巧姆寄存器的10个位。对于目标寄存器小于10个位的情况，将使数据 右对齐。举例来说，当写入到八位寄存器时，数据[7:0]将被写入到所寻址的寄存器位置。 闲置；单个位，其值为信号线的闲置状态。对于本申请，此将为"0"。
[019引数据WMSB首先传送。举例来说，主机在时间上先发射Ad化[4]。取决于编程，特 洛巧姆实施方式将或将不支持主机对ASIC寄存器的读取操作。包括R/W位来用于未来扩 展。
[0193] 图27是可包括在特洛巧姆PSSoC106中的跨集成电路136的示意性例示。在所示 出的实施方案中，特洛巧姆PSSoC106含有I2C从属端口来支持装置的测试。可使用I2C_ A孤R引脚来配置I2C地址。将I2C_A孤R输入与I2C从属地址位进行比较。图27中示出特 洛巧姆I2C总线协议。I2C接口支持至多达100肺S的位传送率。I2C接口将I2C SCLK时 钟输入进行完。
[0194] I2C写入操作：特洛巧姆PSSoC支持向I2C从属端口上的特洛巧姆存储器映射的 寄存器的写入。在接收到与特洛巧姆I2C地址匹配的I2C从属地址之后，图27中示出为字 节1的下一字节将含有用于特洛巧姆寄存器堆地址的5位地址字段。特洛巧姆PSSoC仅支 持每命令一个寄存器的存取。
[01巧]I2C读取操作：特洛巧姆PSSoC支持从I2C从属端口上的特洛巧姆存储器映射的 寄存器的读取。读取操作需要两个I2C操作。第一，向RDREQ寄存器的I2C写入，其中字节 2中的数据为要读取的寄存器的特洛巧姆存储器映射地址。接着，I2C读取命令将读取所请 求的寄存器。特洛巧姆仅支持每命令存取一个寄存器。
[0196] 注意，I2C写入操作与更新畑REQ寄存器的时间之间存在延迟。该意味着在I2C 写入操作之后，I2C主机必须等待400微秒，之后进行I2C读取操作。此等待时间仅适用于 I2C写入之后的第一I2C读取，W更新畑REQ寄存器。
[0197]在特洛巧姆PSSoC的一个实施方案中，数字存储器具有智能，其中如果特洛巧姆PSSoC正为电视机供电，如果电视机从某一时间周期到另一时间周期未被使用，例如午夜到 上午7点钟，持续固定的天数，那么特洛巧姆在该些时间期间将总是使自身处于休眠模式， W节约能源，且不重新参与唤醒序列的电流感测例程。
[0198]在本发明的另一实施方案中，特洛巧姆PSSoC通过其I2C接口连接到无线（如BlueToo化⑩）或电力线类型的通信协议和装置（外部、巧片上或模块上），W便接收对状 态机或微处理器的指令。W此方式，可存在给予特洛巧姆的关于何时进入休眠模式、何时苏 醒，W及复位、升级或改变其它前提条件（如过电压或PWM调解）的"实时"指令。W此方 式，特洛巧姆PSSoC可具有对其控制机制的"实时"感测和切换，W实现不同等级的频率、速 度或适应低电力情形，如在一些国家中，其中电网在大部分的时间期间通常欠压运行。在此 情况下，特洛巧姆PSSoC可获得关于复位、操作或关断/重启的实时信息，包括来自其所有 人，甚至通过使用家用通信技术内部的电池系统来自手机或平板计算机的实时命令。在此 情况下，一人可能想要在离开时关断到由特洛巧姆PSSoC供电的特定电子设备或电子装置 的电力，且该可通过经由无线或有线通信技术的通信接口来实现，从而通过特洛巧姆PSSoC 中的I2C接口给出特定指令，指令其关断所述装置，且甚至预设所述装置应苏醒的时间。
[0199]在本发明的另一实施方案中，且当用作充电器或恒定供应电力时，特洛巧姆PSSoC足够小，W配合到附接至电绳的壁式插座中，因此消除了对充电器"盒"或膝上型计算机"砖 形物"的需要。
[0200] 在一个实施方案中，特洛巧姆PSSoC 106具有若干测试结构，W支持制造、编程、 评估、升级、健康检查、通信、测试和台架评估。特洛巧姆PSSoC针对关键内部功能和控制信 号的可控性和可观察性提供两个测试寄存器。TEST_CT化0寄存器向用户提供选择性地启 用、停用或超驰特洛巧姆PSSoC中的个别模拟电路功能的控制的能力，W提供应需要旁路 控制状态机的替代控制方法。TEST_CT化1寄存器提供将内部模拟和数字信号多路复用到 ANATST和DIGTST输出引脚W用于测试目的的能力。
[0201] 鉴于W上教示，本发明的许多修改和变化是可能的。在所附权利要求书的范围内， 可用于具体描述的方式不同的方式来实践本发明。
[0202] 图30是可结合特洛巧姆PSSoC106使用的链接图。图31和图32是特洛巧姆PSSoC 106的额外示意性例示。图33是可结合特洛巧姆PSSoC106使用的用于低电流检测和误差 检测的算法的流程图。图34和图35是包括特洛巧姆PSSoC106的电力电路22的示意性 例示。在所示出的实施方案中，特洛巧姆PSSoC106为高级电力控制器集成电路（1C)。特 洛巧姆PSSoC106和对应的集成模块提供低成本、高效率途径来将典型的家用或商用电插 座处存在的AC线电压转换为用于消费型电子应用的降低的经调节的DC电压。典型应用包 括但不限于用于手机、平板计算机或其它手持式装置的充电系统、USB电力转换、用于消费 型、医疗和工业装置的电力供给，W及许多其它可能用途。
[0203] 通过上文所陈述的配置和特征，特洛巧姆PSSoC提供高效率、低噪声和低EMI。另 外，AC到DC、DC到DC转换器具有高电力密度、低成本和电隔离。该些优点是从利用开关电 容器电压击穿方案和一次侧感测/控制将原本离散的零件集成到巧片上来实现的。因此， 特洛巧姆PSSoC的关键特征如下；支持较宽范围的可用AC输入电压和频率；可编程输出电 压，W及通过自动设定W为适当操作配置输入电压来自动检测输入电压；用于AC到DC、DC 到DC转换的高效开关电容器电路；实现高准确性的PID(或类似）调节控制环路；用于电流 和温度监视的数字状态机；用于配置和控制的光电隔离的微处理器接口；W及用于制造测 试的通信端口。
[0204] 特洛巧姆PSSoC的模拟和数字接口、输入和输出能够承受在典型操作范围之外的 电压和电流。上述单元页可在较宽的温度范围内操作，且提供充足的抗ESD性。
[0205] 特洛巧姆PSSoC将输入和输出提供到外部世界和外部电路的接口。该些输入和输 出包括但不限于：电力输入、电力输出、低电流关机启用输入、模式选择输入、需要外部电路 的中间连接、测试连接、通信连接、电力输出、调节器输出、用于基于PID的PWM的连接、FET 驱动器输出W及反馈输入。
[0206] 特洛巧姆PSSoC是被设计来提供具有高效率和高准确性的输出电压调节的先进 的电力控制器集成电路。特洛巧姆PSSoC的高级特征向用户提供可在各种各样的应用中使 用的多功能装置。对于特洛巧姆PSSoC来说，可编程输出电压是可能的，在多种电流负载条 件下具有很少或没有效率损失。
[0207] 特洛巧姆PSSoC使用专有开关电容器电路系统来维持高效率，不管负载电压或电 流如何。当负载不在汲取电流时，装置将进入低电流操作模式，W最小化保持清醒所需的传 统的"吸血鬼"电流，W及按照负载来缩放活动子系统的数目，W便提供较宽负载范围上的 高效率。
[0208] 特洛巧姆PSSoC的最高级框图在下文示出，且由W下主要电路块组成；高压多级/ 多分支开关电容器电压击穿电路；PID(或其它交换模式控制方案）、用于二次变压器的PWM 控制的调节器控制块；电流和温度感测块；用于电压和电流监视的ADC 或比较器；用于反馈 控制的DAC、PWM或其它信号；用于电压和电流监视状态机的数字控制块；通信接口；化及用 于巧片上电压和电流产生和其它电力要求的电力管理。
[0209] 电力管理。电力管理块将必要的电力轨和参考提供给1C的其余部分。所述其余 部分由调压器、电流参考和电压参考组成。所述其余部分还包括1C使用所需的所有必要的 缓冲和放大。所述电力管理系统还含有复位控制器，其管理所述系统在电力周期上的关断 和启动。
[0210] 开关电容器电压击穿电路。特洛巧姆PSSoC的开关电容器电压击穿电路用作近无 损分压器。所述近无损分压器将LINE_IN引脚处存在的经整流的DC电压分压为CP2_0UT 引脚处的降低的电压，W供外部变压器和二次电压控制环路使用。外部变压器可接着依据 一次与二次绕组比使此电压进一步降低到所要应用电压，W及在需要时提供隔离。
[0211] 开关电容器电路被配置为具有多个并行分支的多个相同级的级联，如下文所示。 基于电流感测放大器感测到的负载电流来将所述并行分支切入或切出所述电路。该使开关 电容器电路能够在较宽的负载电流范围上维持高效率。在下面的图中，并行子系统的数目 为4,包括两个级。并行系统和转换级的数目可改变，使得所述系统为特定输入/输出电压 比或电力要求而优化。
[0212] 所述开关电容器电路使用巧片上或巧片外反激电容器来最大化电力效率，且使用 外部保持电容器来最小化电压纹波。该些电容器连接到分别为开关电容器电路的第1和第 2级的输出的CP1_0UT和CP2_0UT引脚。所有级均由一个振荡器计时，或每一级可具有其自 己的专用振荡器。开关电容器电路的每一分支可具有独立的启用。
[0213] 通过使用数/模转换器值AC)，输出电压可在用于给定范围的具有高分辨率的应 用的电压范围内编程。此DAC的数字控制使得多个电压能够在CP2_0UT引脚处被编程，W 获得目标应用所需的所要最终输出电压。
[0214] 其它开关电容器电路级的开关电容器电路输出设定可由用户确定，或从测得的AC线V输A得出，使得可实现V输A与V儲之间的最佳比率。
[0215] 通过使用运算跨导放大器（0TA)来获得每一开关电容器电路级的调节。0TA依据 输出电压与输入参考电压之间的差异来调节施加到每一级中的反激电容器的电流。输入参 考电压可取决于应用而编程、得出，或是固定的。
[0216] 可进行传入线的电压测量，W便优化开关电容器电路设定。此设定计算可在巧片 上、巧片外或通过适当的巧片上电路在空中执行，使得每一开关电容器电路级的输出处于 最优化的比率。
[0217] 电流感测放大器。特洛巧姆PSSoC中的电流感测放大器允许装置测量电流，作为 反馈环路W及误差报告的一部分。电流可由ADC或通过具有不同阔值的一系列比较器来测 量。
[021引PID控制环路。特洛巧姆PSSoC提供比例积分和差分PID环路或替代的PWM控制 电路，W便驱动隔离变压器的一次侧，降压、升压或降压-升压电路。此电路是用来在必要 时提供后调节和隔离。
[0219] 对PID环路的反馈可来自数字源，例如但不限于串行化ADC流或模拟信号，两者均 取决于电路的输出。此反馈可提供关于经调节的输出电流或电压的信息。
[0220] 温度传感器。实现板上温度传感器，使得存在对过温情形的充足防护。采取的防 御热损害的行动可包括下调输出电力，且完成输出的关断。
[0221] 控制电路。特洛巧姆PSSoC通过数字途径或通过模拟电路来提供控制。通过此控 制电路，1C能够设定和改变现有的控制阔值和控制点，W及启用/停用特定功能性。该在 数字接口情形可通过寄存器或烙断器来完成，或在需要模拟设定的情况下，通过施加到模 拟引脚的电压来完成。
[0222] 如果所述特征被启用，那么特洛巧姆PSSoC允许系统的输出被停用或下调。该可 通过断开PWM、开关电容器电路或通过下调任一或两个子系统而发生。可因误差检测或因低 输出电流或输出电力情形而停用所述输出，所述情形例如在包括电池的所链接装置完成了 对电池进行充电且特洛巧姆PSSoC正仅将电力提供给非电池充电功能性时发生。一旦特洛 巧姆PSSoC已进入低电路关断状态，其就将间歇地将输出电力重新施加到最终装置，W便 检查其现在是否需要高于某一阔值的电力，所述阔值指示电池现在需要进一步充电。可针 对不同应用来调整处于断开状态所花费的时间。图33示出用于低电流检测和误差检测的 算法的实例。
[0223] 特洛巧姆PSSoC提供到外部电路的多个接口，使得装置可控制和配置1C。该些接 口可包括但不限于SPI、I2C、UART或其它同步/异步串行流。还可实现到NRZ格式的替代 编码，来优化外部电路的大小和零件计数。同样地，该些通信接口可连接到隔离装置，W便 在需要的情况下实现来自所隔离区的通信。
[0224] 时钟产生器。特洛巧姆PSSoC可具有产生其自己的内部时钟的能力，其还可包括 频率控制电路，包括但不限于内部RC振荡器、P化、化L、时钟分频器、VC0和修整电路。另外， 计时树可实施有意的时钟抖动或其它手段来改变时钟边缘放置，W便最小化计时在所福射 且进行的EMI的影响。
[02巧]模块描述。特洛巧姆PSSoC既定用作电力供应装置，其并入到接受AC电力输入、 将此电力转换为DC电压且将此电力供应给外部装置的模块中。所述模块可采取许多形式， 所述形式可包括到ASIC的输出的模拟或数字反馈，或ASIC可在无反馈的开环模式下操作。 另外，模块电路可构造为使得可离散地监视和控制个别输出（在存在多个所连接输出的情 况下）。取决于应用和调节要求，模块内的感测能力意在补充或代替ASIC所进行的测量。
[0226]图34是包括具有隔离和离散输出感测的数字反馈模块的电力电路22的示意图。 图35是包括具有反馈隔离的线性化的模拟反馈模块的电力电路22的示意性例示。该些反 馈表示模拟反馈版本和数字反馈版本。该两个图还将隔离变压器指示为设计的一部分。取 决于应用的要求，此组件可或可不包括在所述模块中。两个实例描述同步整流方案，然而， 还可实现异步系统。
[0227] 数字反馈描述。数字反馈模块包括微控制器、独立ADC或二次ASIC，W便监视输 出电压，且允许在输出连接处进行非常精确的测量。该允许所述模块补偿可能导致输出电 压的变化的组件损失、温度和其它变量。接着将此数据格式化，并将其发送回到ASICW提 供数字反馈流。还示出电流感测和输出启用晶体管，使得多个输出连接到所述模块，每一输 出处具有个别感测。W此方式，ASIC描述中所描述的低电力切断功能性应被应用于个别负 载，但电力是共享的。
[0228] 模拟反馈描述。如果出于成本或其它原因，希望使用模拟反馈系统，那么特洛巧姆 PSSoC允许通过模拟反馈输入来实现此目的。在所示的实施方案中，穿过光电隔离L邸的电 流与输出电压成比例。所述电路被设计成使得档输出电压处于目标输出时，1C上的模拟反 馈引脚处的电压处于标称电压。电流监视由变压器的一次侧处的1C执行，且测量结果按变 压器的应数定量进行缩放。
[0229] 图36是可结合电力电路22使用的电平移位器电路的示意性例示。在一个实施 方案中，开关电容器电压击穿电路32和降压调节器34依靠电平移位器，其可取静态CMOS 电平数字信号w及将所述信号移位到各种电平的电压。完成此举来适当地驱动特洛巧姆PSSoC巧片外和特洛巧姆PSSoC巧片上的高压开关的栅极。电平移位器由具有静态dc电流 偏置电流的差分对组成。所述差分对放大CMOS电平信号，且接着移位到较高轨。存在用户 信号路径中的级联，W避免任何晶体管击穿。可经由P沟道开关来停用电平移位器，W避免 任何静态电流耗用。一旦信号移位到另一轨，其就被进一步放大并转换为单端，且接着转换 回到静态CMOS电平，来驱动高压开关。
[0230] 图38和39是电力电路22的额外示意性例示。在一个实施方案中，正向转换器变 压器102可包括S次绕组152(图39和图40中示出），其可用作用于电流感测的二次侧的 复制品。举例来说，一些特洛巧姆PSSoC应用可在低电压下运行，且自驱动同步整流器可能 不是可靠的解决方案。更多的栅极电压将确保稳健的系统。举例来说，将存在针对1.8伏 DC输出的应用。假定12:1变压器和43伏CP_DAC2设定，3. 6VDC为二次绕组上的峰值电压。 可使用12:2辅助绕组来为同步整流器FET产生7. 2伏的栅极驱动。所述变压器设计可在 二次侧上包括辅助绕组152来支持此要求。
[0231] 图41是包括DC到DC转换电路的电力电路22的示意图。在所示出的实施方案中， 电力电路22包括开关电容器电压击穿电路32,其用于接收DC输入电力信号，且产生具有 较低电压电平的DC输出电力信号。在一个实施方案中，电力电路22还可包括与SCVBC32 并行禪合的开关模式降压调节器34。高效开关电容器电压击穿电路32包括并行电禪合的 一对反激电容器，W及电禪合到所述对反激电容器中的每一个的多个开关组合件。在一个 实施方案中，所述电容器之间的栅极是共享的。可操作所述开关组合件来在充电阶段期间 选择性地将输入DC电力信号递送到所述对反激电容器中的每一个，且在具有比输入DC电 力信号低的电压电平的放电阶段期间，选择性地将输出DC电力信号递送到电子装置。至少 一个开关组合件可包括N-沟道M0SFET开关和电平移位器，其用于将控制信号递送到所述 N-沟道M0SFET开关。另外，迪克森电荷累可禪合到所述电平移位器，W接收输入DC电力信 号，且产生具有比所述输入DC信号高的电压电平的输出电力信号。将输出电力信号递送到 电平移位器，来用于操作N-沟道M0SFET开关（或关闭其它类型的M0SFET)。另外，开关电 容器电压击穿电路可包括控制电路，其包括；电压感测电路，用于感测输入DC电力信号的 电压电平；W及增益控制器，其被配置来依据感测到的电压电平选择开关电容器电压击穿 电路的增益设定，且依据选定的增益设定来操作所述多个开关组合件中的每一个。
[0232] 此书面描述使用实例来公开本发明，包括最佳模式，且还使所属领域的技术人员 能够实践本发明，包括制造和使用任何装置或系统，W及执行任何所并入的方法。本发明的 可取得专利的范围由所附权利要求书界定，且可包括所属领域的技术人员可W想到的其它 实例。可从对图式、公开内容和所附权利要求书的研究获得本发明的其它方面和特征。可 用与所附权利要求的范围内具体描述的方式不同的方式来实践本发明。还应注意，所附权 利要求书内所列出的步骤和/或功能（不管步骤和/或功能在其中列出的次序如何）不限 于任何特定操作次序。
[0233] 尽管本发明的各种实施方案的特定特征在一些图式中示出且在其它图式中未示 出，但该仅仅是为了方便。根据本发明的原理，可结合任何其它图式的任何特征来参考和/ 或要求图式的任何特征。
【主权项】
1. 一种用于提供电力来用于为电子装置供电的电路，其包括： 一次电力电路，其适于电耦合到电力源，所述一次电力电路被配置来接收来自所述电 力源的交流（AC)输入电力信号，并产生中间直流（DC)电力信号，所述中间DC电力信号是 在小于所述AC输入电力信号的电压电平的第一电压电平下产生；以及 二次电力电路，其电耦合到所述一次电力电路，所述二次电力电路被配置来接收来自 所述一次电力电路的所述中间DC电力信号，并将输出DC电力信号递送到电子装置，所述输 出DC电力信号是在小于所述中间DC电力信号的所述第一电压电平的输出电压电平下递 送。2. 根据权利要求1所述的电路，所述一次电力电路包括整流器电路，其被配置来接收 来自所述电力源的所述AC电力输入信号，并产生经整流的DC电力信号，所述经整流的DC 电力信号具有大约等于所述AC输入电力信号的所述电压电平的电压电平。3. 根据权利要求2所述的电路，所述整流器电路包括全波桥式整流器。4. 根据权利要求2所述的电路，所述一次电力电路包括开关电容器电压击穿电路，其 耦合到所述整流器电路，用于接收来自所述整流器电路的所述经整流的DC电力信号，且产 生所述中间DC电力信号。5. 根据权利要求4所述的电路，所述开关电容器电压击穿电路包括： 一对并行电耦合的反激电容器； 多个开关组合件，其电耦合到所述对反激电容器中的每一个，在充电阶段与放电阶段 之间操作所述多个开关组合件；以及 保持电容器，其电耦合到所述对反激电容器中的每一个，所述多个开关组合件被操作 来在所述充电阶段期间，选择性地将所述经整流的DC电力信号递送到所述对反激电容器 中的每一个，且在所述放电阶段期间，选择性地将所述中间DC电力信号递送到所述保持电 容器。6. 根据权利要求5所述的电路，所述开关组合件中的至少一个包括： N-沟道MOSFET开关； 电平移位器，其耦合到所述N-沟道MOSFET开关，用于将控制信号递送到所述N-沟道MOSFET开关；以及 迪克森电荷泵，其耦合到所述电平移位器，所述迪克森电荷泵被配置来接收所述经整 流的DC电力信号，并产生具有大于所述经整流的DC电力信号的所述电压电平的电压电平 的输出电力信号，所述输出电力信号被递送到所述电平移位器，来用于操作N-沟道MOSFET 开关。7. 根据权利要求5所述的电路，所述开关电容器电压击穿电路包括耦合到所述多个开 关组合件中的每一个的控制电路，所述控制电路包括： 电压感测电路，其用于感测所述经整流的DC电力信号的电压电平；以及 增益控制器，其被配置来依据所述感测到的电压电平来选择所述开关电容器电压击穿 电路的增益设定，且依据所述选定的增益设定来操作所述多个开关组合件中的每一个。8. 根据权利要求4所述的电路，所述一次电力电路包括与所述开关电容器电压击穿电 路并行电耦合的降压调节器电路，所述降压调节器电路用于接收来自所述整流器电路的所 述经整流的DC电力信号，并产生所述中间DC电力信号。9. 根据权利要求8所述的电路，所述降压调节器电路包括耦合到电压降低电路的调节 器开关组合件，所述电压降低电路包括二极管、电感器和电容器，所述调节器开关组合件被 操作来选择性地将所述经整流的DC电力信号递送到所述电压降低电路。10. 根据权利要求9所述的电路，所述降压调节器电路包括控制电路，其用于将经脉冲 宽度调制的控制信号提供给经调节的开关组合件，以选择性地将所述经整流的DC电力信 号递送到所述电压降低电路，所述控制电路包括： 电压感测电路，其用于感测所述中间DC电力信号的所述第一电压电平；以及 调节器控制器，其用于依据所述感测到的第一电压电平来产生所述经脉冲宽度调制的 控制信号，所述调节器控制器被配置来调整待递送的所述控制信号的工作周期，以使所述 中间DC电力信号的所述电压电平维持在预定义的电压电平。11. 根据权利要求1所述的电路，所述二次电力电路包括正向转换器电路，其包括一次 电压降低电路和二次电压降低电路，所述一次电压降低电路被配置来接收来自所述一次电 力电路的所述中间DC电力信号，并将二次DC电力信号递送到所述二次电压降低电路，所述 二次DC电力信号具有小于所述中间DC电力信号的所述电压电平的电压电平，所述二次电 压降低电路被配置来接收所述二次DC电力信号，并产生待递送到所述电子装置的所述输 出DC电力信号。12. 根据权利要求11所述的电路，所述一次电压降低电路包括变压器，所述变压器的 一次侧親合到所述一次电力电路，且所述变压器的二次侧親合到所述二次电压降低电路。13. 根据权利要求12所述的电路，所述二次电压降低电路包括一对二极管、一电感器 和一电容器。14. 一种用于提供电力来用于为电子装置供电的电力模块，其包括： 整流器电路，其被配置来接收来自电力源的AC电力输入信号，并产生经整流的DC电力 信号； 开关电容器电压击穿电路和集成电路控制器，其耦合到所述整流器电路，用于接收来 自所述整流器电路的所述经整流的DC电力信号，所述集成电路控制器用于感测所述AC电 力输入信号的电压电平，并依据所述感测到的电压电平来调整所述开关电容器电压击穿电 路的增益，以产生中间DC电力信号；以及 正向转换器电路，其耦合到所述开关电容器电压击穿电路，所述正向转换器电路包括 变压器，其用于接收所述中间DC电力信号，且产生待递送到电子装置的输出DC电力信号。15. 根据权利要求14所述的电力模块，其包括与所述开关电容器电压击穿电路并行电 耦合的降压调节器电路，所述降压调节器电路包括调节器开关组合件，其用于接收来自所 述整流器电路的所述经整流的DC电力信号，并产生所述中间DC电力信号。16. 根据权利要求15所述的电力模块，所述集成电路控制器包括降压调节器控制电 路，其用于将经脉冲宽度调制的控制信号提供给经调节的开关组合件。17. 根据权利要求14所述的电力模块，所述正向转换器电路包括耦合到变压器一次侧 的变压器开关组合件，所述集成电路包括变压器控制电路，其用于选择性地操作所述变压 器开关组合件，以维持所述输出DC电力信号的电压电平。18. 根据权利要求14所述的电力模块，所述开关电容器电压击穿电路包括： 一对并行电親合的反激电容器；以及 多个开关组合件，其电耦合到所述对反激电容器中的每一个。19. 根据权利要求18所述的电力模块，所述开关组合件中的至少一个包括： N-沟道MOSFET开关；以及 迪克森电荷泵，其耦合到所述N-沟道MOSFET开关。20. 根据权利要求18所述的电力模块，其中所述N沟道MOSFET形成于所述集成电路 内。
【专利摘要】本文描述一种用于提供电力来用于为电子装置供电的电路。所述电路包括一次电力电路和二次电力电路。所述一次电力电路接收来自电力源的交流(AC)输入电力信号，且产生中间直流(DC)电力信号。所述中间DC电力信号是在小于所述AC输入电力信号的电压电平的第一电压电平下产生。所述二次电力电路接收来自所述一次电力电路的所述中间DC电力信号，并将输出DC电力信号递送到电子装置。所述输出DC电力信号是在小于所述中间DC电力信号的所述第一电压电平的输出电压电平下递送。
【IPC分类】H02M7/02, H02M1/14, H02M7/04
【公开号】CN104904107
【申请号】CN201480002923
【发明人】M·E·弗里曼, 小W·J·J·威弗维尔, M·C·弗里曼, R·迪特尔, G·努费尔, R·L·桑达斯基, J·塞斯特斯, N·E·法鲁基, J·迪瓦伊, J·科米尔
【申请人】先端充电技术公司
【公开日】2015年9月9日
【申请日】2014年10月28日
【公告号】CA2887838A1, US20150180355, US20150222192, WO2015066087A1
最新回复(0)