一种滞环电流控制电路的制作方法

xiaoxiao2020-9-11  5

专利名称:一种滞环电流控制电路的制作方法
技术领域
本发明属于集成电路领域,具体涉及DC-DC驱动芯片中的恒流控制装置。
背景技术
近年来,受绿色、环保、低碳等概念的导向,消费类电子产品的电源转换效率日益 受到人们关注,这对此类电子产品中的电源管理芯片提出了更高的要求。高性能电源管理 芯片提供恒定的电压或电流,需要电压或电流控制环路,而这两种类型控制电路结构的优 劣直接决定了系统电源转换效率的高低。

发明内容
本发明要解决的技术问题是提供一种滞环电流控制电路,提高电源管理芯片中 电流控制环路的性能。本发明为解决上述技术问题所采取的技术方案为一种滞环电流控制电路,包括 一个与负载串联的电感,负载串联电感后与一个稳压二极管并联,稳压二极管的输出端与 电源连接,稳压二极管的输入端连接一个NMOS功率管M4的源极,NMOS功率管M4的漏极接 地,栅极由控制模块控制,其特征在于所述的控制模块由电流检测模块、滞环电压比较模 块以及一个缓冲模块顺次连接组成;所述的电流检测模块包括2个检测端和1个输出端,两个检测端为一个检测电阻 Rsense的两端,检测电阻Rsense串联接入负载电流通路,电流检测模块将负载的电流值转 换成等比例电压值由输出端输出给所述的滞环电压比较模块;所述的滞环电压比较模块包括3个输入端和一个输出端,其中第一输入端与所述 的电流检测模块的输出端连接,第二输入端和第三输入端分别输入高电压参考值Vrl和 低电压参考值Vr2,滞环电压比较模块将电流检测模块输出的电压值分别与高电压参考值 Vrl和低电压参考值Vr2进行比较处理并输出控制电平给所述的缓冲模块;其中Vrl > Vr2 ;高电压参考值Vrl、低电压参考值Vr2可由基准电路提供,本发明不涉及基准电路;所述的缓冲模块是为NMOS功率管M4提供驱动的缓冲器,其输入端与所述的滞环 电压比较模块的输出端连接,输出端与所述的NMOS功率管M4的栅极连接。按上述方案,所述的电流检测模块还包括第一增益电阻Rgl、第二增益电阻Rg2、 误差运算放大器EA和第一 PMOS管Ml ;第一增益电阻Rgl —端与所述的检测电阻Rsense压 降的高端连接,另一端输入误差运算放大器EA的负输入端;所述的检测电阻Rsense压降的 低端输入误差运算放大器EA的正输入端;误差运算放大器EA的负输入端还与第一 PMOS管 Ml的源极连接,误差运算放大器EA的输出端与第一 PMOS管Ml的栅极连接;第一 PMOS管 Ml的漏极经第二增益电阻Rg2接地;第一 PMOS管Ml的漏极即为所述的电流检测模块的输 出端。按上述方案,所述的滞环电压比较模块包括比较器Comp、第一反相器INV1、第二 反相器INV2、第一 NMOS管M2和第二 NMOS管M3 ;比较器Comp的负输入端为所述的滞环电压比较模块的第一输入端,第一 NMOS管M2的源极为第二输入端,第二 NMOS管M3的源极为 第三输入端;比较器Comp的正输入端分别与第一 NMOS管M2和第二 NMOS管M3的漏极连 接;比较器Comp的输出端分为两路,一路与第一 NMOS管M2的栅极连接,另一路与第一反相 器INVl的输入端连接;第一反相器INVl的输出端分为两路,一路与第二 NMOS管M3的栅极 连接,另一路与第二反相器INV2的输入端连接;第二反向器的输出端即为所述的滞环电压 比较模块的输出端。本发明的工作原理为对现有的恒流系统进行改进,重新设计恒流系统的控制电 路,以达到更好的电流控制效果。本发明的有益效果为1、通过增加电流检测及滞环电压比较模块来驱动功率管,提高电源管理芯片中电 流控制环路的性能,使得电流控制环路更快、更准,提高电源转换系统的性能,同时更好保 护大电流工作的芯片电路;2、本发明电路易于集成,不增加芯片及系统成本。


图1为恒流系统原理2为本发明一实施例的电路原理图
具体实施例方式图1所示为一个DC-DC降压型恒流驱动系统,包括一个与负载LOAD串联的电感 Li,负载串联电感Ll后与一个稳压二极管ZD并联,稳压二极管ZD的输出端与电源Vin连 接,稳压二极管ZD的输入端连接一个NMOS功率管M4的源极,NMOS功率管M4的漏极接地, 栅极由控制模块控制,系统的关键在于控制电路Control Unit如何调节功率管M4的开关 频率及占空比,从而保证负载LOAD上的电流保持恒定。图2为本发明一实施例的电路原理图,本发明中将图1中的控制模块分为电流检 测模块、滞环电压比较模块以及一个缓冲模块三部分。所述的电流检测模块包括2个检测端和1个输出端,两个检测端为一个检测电阻 Rsense的两端,检测电阻Rsense串联接入负载电流通路,电流检测模块还包括第一增益电 阻Rgl、第二增益电阻Rg2、误差运算放大器EA和第一 PMOS管Ml ;第一增益电阻Rgl —端 与所述的检测电阻Rsense压降的高端连接,另一端输入误差运算放大器EA的负输入端;所 述的检测电阻Rsense压降的低端输入误差运算放大器EA的正输入端;误差运算放大器EA 的负输入端还与第一 PMOS管Ml的源极连接,误差运算放大器EA的输出端与第一 PMOS管 Ml的栅极连接;第一 PMOS管Ml的漏极经第二增益电阻Rg2接地;第一 PMOS管Ml的漏极 即为所述的电流检测模块的输出端。电流检测模块将负载的电流值转换成等比例电压值由 输出端输出给所述的滞环电压比较模块。所述的滞环电压比较模块包括3个输入端和一个输出端,其中第一输入端与所述 的电流检测模块的输出端连接,第二输入端和第三输入端分别输入高电压参考值Vrl和 低电压参考值Vr2,滞环电压比较模块将电流检测模块输出的电压值分别与高电压参考值 Vrl和低电压参考值Vr2进行比较处理并输出控制电平给所述的缓冲模块;其中Vrl >Vr2 ;高电压参考值Vr 1、低电压参考值Vr2可由基准电路提供,本发明不涉及基准电路。所述的滞环电压比较模块包括比较器Comp、第一反相器INV1、第二反相器INV2、 第一 NMOS管M2和第二 NMOS管M3 ;比较器Comp的负输入端为所述的滞环电压比较模块的 第一输入端,第一 NMOS管M2的源极为第二输入端,第二 NMOS管M3的源极为第三输入端; 比较器Comp的正输入端分别与第一 NMOS管M2和第二 NMOS管M3的漏极连接;比较器Comp 的输出端分为两路,一路与第一 NMOS管M2的栅极连接,另一路与第一反相器INVl的输入 端连接;第一反相器INVl的输出端分为两路,一路与第二 NMOS管M3的栅极连接,另一路与 第二反相器INV2的输入端连接;第二反向器的输出端即为所述的滞环电压比较模块的输 出端。所述的缓冲模块是为NMOS功率管M4提供驱动的缓冲器,其输入端与所述的滞环 电压比较模块的输出端连接,输出端与所述的NMOS功率管M4的栅极连接。电流检测模块原理检测电阻Rsense串联接入负载LOAD电流通路,负载电流在 其上产生电压降,这个压降的高端通过增益电阻Rgl施加于误差运放EA的负输入端,低端 施加于正输入端,由于整个检测电是一个负反馈系统,当负载电流增加时,检测电阻Rsense 的低端电压减小,误差运放EA的正输入端为了维持与负输入端电压相等(Vea+ = Vea-),势 必要控制PMOS管Ml使流过增益电阻Rgl的电流增加(Irgl = (Vin-Vea-)/Rgl),此电流又 在增益电阻Rg2上产生一个电压(Vso = Rg2*Irgl),则有以下等式成立Vso = Rg2/Rgl* (Vin-Vea-) = Rg2/Rgl*(Vin-Vea+) = Rg2/Rgl*IL/Rsense ⑴,该检测电路将负载电流值转换成等比例电压值以供后续电路进行处理。滞环电压比较模块有两个工作状态状态一当Vso低于Vr2时,比较器输出高电平,M2开启,M3关闭,比较器正端电 压等于Vrl,最终输出的信号经过缓冲模块Buffer输出高电平驱动功率管M4开启。状态二 当Vso高于Vrl时,比较器输出地点平,M2关闭,M3开启,比较器正端电 压等于Vr2,最终输出的信号经过缓冲模块Buffer输出低电平驱动功率管M4关闭。两种状态相互转换,即可实现滞环电压比较功能。缓冲模块功能该模块给功率管M4提供驱动,由于功率管是电容性负载,所以采 用逐级放大反相器够成的驱动电路就可以实现该模块的功能。整体电路工作原理系统初次上电,负载电流IL为零,电流检测模块输出Vso为 零,滞环电压比较模块进入状态一,功率管M4开启,此时负载电流开始增加,电感Ll开始储 存能量。当负载电流达到某一高值,设为IH,电流检测模块输出Vso高于Vrl,滞环电压比较 模块进入状态二,功率管M4关闭,电感开始作为电源给负载提供电流,负载电流开始减小。 负载电流达到某一低值,设为IL,电流检测模块输出Vso低于Vr2,滞环电压比较模块又进 入状态一,功率管M4重新开启,两种状态如此循环往复,即可实现滞环电流控制。由式(1) 可得IL = Vso/Rsense*Rgl/Rg2 ;最大电流:Imax = Vrl/Rsense氺Rgl/Rg2 ;最小电流:Imin = Vr2/Rsense*Rgl/Rg2 ;总平均电流可以确定!average = (Imax+Imin) /2
= (Vrl/Rsense*Rgl/Rg2+Vr2/Rsense*Rgl/Rg2)/2= 0. 5*Rgl/Rg2*(Vr1+Vr2)/Rsense。
权利要求
1.一种滞环电流控制电路,包括一个与负载串联的电感,负载串联电感后与一个稳压 二极管并联,稳压二极管的输出端与电源连接,稳压二极管的输入端连接一个NMOS功率管 M4的源极,NMOS功率管M4的漏极接地,栅极由控制模块控制,其特征在于所述的控制模块 由电流检测模块、滞环电压比较模块以及一个缓冲模块顺次连接组成;所述的电流检测模块包括2个检测端和1个输出端,两个检测端为一个检测电阻 Rsense的两端,检测电阻Rsense串联接入负载电流通路,电流检测模块将负载的电流值转 换成等比例电压值由输出端输出给所述的滞环电压比较模块;所述的滞环电压比较模块包括3个输入端和一个输出端,其中第一输入端与所述的电 流检测模块的输出端连接,第二输入端和第三输入端分别输入高电压参考值Vrl和低电压 参考值Vr2,滞环电压比较模块将电流检测模块输出的电压值分别与高电压参考值Vrl和 低电压参考值Vr2进行比较处理并输出控制电平给所述的缓冲模块;所述的缓冲模块是为NMOS功率管M4提供驱动的缓冲器,其输入端与所述的滞环电压 比较模块的输出端连接,输出端与所述的NMOS功率管M4的栅极连接。
2.根据权利要求1所述的滞环电流控制电路,其特征在于所述的电流检测模块还包 括第一增益电阻Rgl、第二增益电阻Rg2、误差运算放大器EA和第一 PMOS管Ml ;第一增益 电阻Rgl —端与所述的检测电阻Rsense压降的高端连接,另一端输入误差运算放大器EA 的负输入端;所述的检测电阻Rsense压降的低端输入误差运算放大器EA的正输入端;误 差运算放大器EA的负输入端还与第一 PMOS管Ml的源极连接,误差运算放大器EA的输出 端与第一 PMOS管Ml的栅极连接;第一 PMOS管Ml的漏极经第二增益电阻Rg2接地;第一 PMOS管Ml的漏极即为所述的电流检测模块的输出端。
3.根据权利要求1或2所述的滞环电流控制电路,其特征在于所述的滞环电压比较 模块包括比较器Comp、第一反相器INV1、第二反相器INV2、第一 NMOS管M2和第二 NMOS管 M3 ;比较器Comp的负输入端为所述的滞环电压比较模块的第一输入端,第一 NMOS管M2的 源极为第二输入端,第二 NMOS管M3的源极为第三输入端;比较器Comp的正输入端分别与 第一 NMOS管M2和第二 NMOS管M3的漏极连接;比较器Comp的输出端分为两路,一路与第 一 NMOS管M2的栅极连接,另一路与第一反相器INVl的输入端连接;第一反相器INVl的输 出端分为两路,一路与第二 NMOS管M3的栅极连接,另一路与第二反相器INV2的输入端连 接;第二反向器的输出端即为所述的滞环电压比较模块的输出端。
全文摘要
本发明对现有的恒流系统进行改进,重新设计恒流系统的控制电路,以达到更好的电流控制效果,通过增加电流检测及滞环电压比较模块来驱动功率管,提高电源管理芯片中电流控制环路的性能,使得电流控制环路更快、更准,提高电源转换系统的性能,同时更好保护大电流工作的芯片电路;本发明电路易于集成,不增加芯片及系统成本。
文档编号H02M3/156GK102064696SQ20101060392
公开日2011年5月18日 申请日期2010年12月24日 优先权日2010年12月24日
发明者王金吉, 石万文, 黄君山 申请人:苏州华芯微电子股份有限公司

最新回复(0)