利用乒乓环实现的锁相式快跳源的制作方法

xiaoxiao2020-9-10  2

【专利下载】Tel:18215660330

利用乒乓环实现的锁相式快跳源的制作方法
【专利摘要】本实用新型提出了一种利用乒乓环实现的锁相式快跳源,由两个锁相环电路、一个单刀双掷开关、晶体振荡器、CPLD控制电路、放大滤波电路构成,其中晶体振荡器连接两个锁相环电路,所述两个锁相环电路连接到所述单刀双掷开关;CPLD控制电路与锁相环电路中的锁相环和单刀双掷开关连接;单刀双向开关连接到放大滤波电路,放大滤波电路的输出作为所述锁相式快跳源的输出。本实用新型是用两个独立的锁相环相互切换来实现快跳,可以很容易的实现跳频时间小于1μs。本实用新型相比以传统方式实现的快跳源,其体积更小、功耗更小、成本更低。
【专利说明】利用乒乓环实现的锁相式快跳源
【技术领域】
[0001]本实用新型涉及通信系统和雷达系统领域,尤其涉及利用乒乓环实现的锁相式快跳源。
【背景技术】
[0002]频率源作为现在通信系统和雷达系统核心模块,其指标的好坏直接影响到系统的整体性能。对于频率源模块来说,一般由相位噪声、杂散抑制、频率转换时间、跳频步进等关键技术指标来描述其性能的好坏。但是这几个关键技术指标之间又往往存在着相互制约的关系,经常需要牺牲其中一个指标来满足另外几个指标的要求。同时,频率源模块的设计还受到系统体积、功耗和成本等方面的限制。因此,虽然我们希望设计出相位噪声低、杂散抑制度高、频率转换时间快、跳频步进小、体积小、功耗小、成本低的频率源模块,但是这样的频率源往往是不存在的。所以我们所希望的就是尽量少的降低一个或几个技术指标的要求,以实现尽量多的技术指标的提升。
[0003]传统的频率源实现方式有很多,包括直接数字合成(DDS),锁相环频率合成(PLL),以及DDS激励PLL,DDS内插PLL等。但是以这些方式实现的频率源其缺点都很明显。比如以DDS实现的频率源,其体积和功耗都比较大,成本也较高,并且还会因为DDS内部的数模转换器(DAC)的非线性特性引入很难滤除的近端杂散;而用PLL实现的频率源,虽然其体积小、功耗小、成本低,但是这种频率源的跳频步进较大,频率转换时间也较长。

【发明内容】

[0004]为解决上述问题,本实用新型提出了一种利用乒乓环实现的锁相式快跳源,由两个锁相环电路、一个单刀双掷开关、晶体振荡器、CPLD控制电路、放大滤波电路构成,其中
[0005]晶体振荡器连接两个锁相环电路,所述两个锁相环电路连接到所述单刀双掷开关;
[0006]CPLD控制电路与锁相环电路中的锁相环和单刀双掷开关连接;
[0007]单刀双掷开关连接到放大滤波电路,放大滤波电路的输出作为所述锁相式快跳源的输出。
[0008]较优地,所述两个锁相环电路中的任意一个与单刀双掷开关之间设置有一个单刀单掷开关。
[0009]较优地,所述两个锁相环电路与单刀双掷开关之间均设置有一个单刀单掷开关。
[0010]所述锁相环电路由锁相环、环路滤波器、压控振动器顺次连接而成,同时,压控振动器和锁相环反馈连接。
[0011 ] 放大滤波电路由LTCC滤波器和放大器构成。
[0012]本实用新型是用两个独立的锁相环相互切换来实现快跳,频率转换时间跟单个锁相环电路的锁定时间没有关系,只跟射频开关的切换时间有关。而射频开关的切换时间普遍为ns级,因此采用本方案实现的快跳源,可以很容易的实现跳频时间小于I μ S。本实用新型相比以传统方式实现的快跳源,其体积更小、功耗更小、成本更低。
【专利附图】

【附图说明】
[0013]图1为本实用新型原理框图。
【具体实施方式】
[0014]如图1所示本实用新型原理框图。由两个独立的锁相环电路(如图1中所示的锁相环电路A、B)、若干个射频开关(如图1中所示的单刀单掷开关1、2和一个单刀双掷开关)、晶体振荡器、CPLD控制电路、放大滤波电路构成。
[0015]晶体振荡器连接锁相环电路A、B,锁相环电路A、B分别连接单刀单掷开关1、2后连接到单刀双掷开关,CPLD控制电路连接锁相环电路A、B中的锁相环,并与单刀双掷开关连接。
[0016]单刀双掷开关连接到放大滤波电路,放大滤波电路输出的140(Tl700MHz的射频信号作为整个锁相式快跳源的输出。
[0017]所述锁相环电路由锁相环、环路滤波器、压控振动器顺次连接而成,同时,压控振动器和锁相环反馈连接。所述锁相环为ADF4106。
[0018]所述放大滤波电路由若干个LTCC滤波器、若干个放大器构成。
[0019]本实用新型的工作原理如下:
[0020]假设需要输出的频率分别为fl、f2....fn。首先将所有频点的频控码字写入CPLD,然后由CPLD控制锁相环电路A,输出初始频点fl ;同时控制锁相环电路B,预置下一个输出频点f2。当需要输出频点f2时,则由锁相环电路B输出,锁相环电路A则预置再下一个频点f3,以此类推。并且还要由CPLD送出相应的开关控制码,使得当需要锁相环A输出频率时,单刀单掷开关I导通,单刀单掷开关2关闭,单刀双掷开关切换到A路导通;当需要锁相环B输出频率时,单刀单掷开关I关闭,单刀单掷开关2导通,单刀双掷开关切换到B路导通。最后再经过放大滤波,输出幅度和杂散抑制均满足要求的频率信号。
[0021]本实用新型的优点是:
[0022]1.采用本方案实现的快跳源,其频率转换时间跟单个锁相环电路的锁定时间没有关系,只跟射频开关的切换时间有关。而射频开关的切换时间普遍为ns级,因此采用本方案实现的快跳源,可以很容易的实现跳频时间小于I μ S。
[0023]2.采用本方案实现的快跳源,由于单个锁相环的频率锁定时间跟整个频率源的频率转换时间没有关系,因此我们可以适当减小环路滤波器带宽,实现较高的杂散抑制特性,而不用考虑由此带来的频率转换时间的提升。
[0024]3.采用本方案实现的快跳源,由于其实现方式是用两个独立的锁相环相互切换来实现,因此相比以传统方式实现的快跳源,其体积更小、功耗更小、成本更低。
[0025]以上所述仅为本实用新型的较佳实施例而已,并不用以限制本实用新型,凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本实用新型的保护范围之内。
【权利要求】
1.利用乒乓环实现的锁相式快跳源,其特征在于,由两个锁相环电路、一个单刀双掷开关、晶体振荡器、CPLD控制电路、放大滤波电路构成,其中 晶体振荡器连接两个锁相环电路,所述两个锁相环电路连接到所述单刀双掷开关; CPLD控制电路与锁相环电路中的锁相环和单刀双掷开关连接; 单刀双掷开关连接到放大滤波电路,放大滤波电路的输出作为所述锁相式快跳源的输出。
2.如权利要求1所述的利用乒乓环实现的锁相式快跳源,其特征在于,所述两个锁相环电路中的任意一个与单刀双掷开关之间设置有一个单刀单掷开关。
3.如权利要求1所述的利用乒乓环实现的锁相式快跳源,其特征在于,所述两个锁相环电路与单刀双掷开关之间均设置有一个单刀单掷开关。
4.如权利要求1或2或3所述的利用乒乓环实现的锁相式快跳源,其特征在于,所述锁相环电路由锁相环、环路滤波器、压控振动器顺次连接而成,同时,压控振动器和锁相环反馈连接。
5.如权利要求4所述的利用乒乓环实现的锁相式快跳源,其特征在于,所述锁相环为ADF4106。
6.如权利要求1、2、3、5中任一项所述的利用乒乓环实现的锁相式快跳源,其特征在于,放大滤波电路由LTCC滤波器和放大器构成。
【文档编号】H03L7/08GK203434965SQ201320413392
【公开日】2014年2月12日 申请日期:2013年7月12日 优先权日:2013年7月12日
【发明者】宋烨曦, 杨光, 孙敏 申请人:四川九洲电器集团有限责任公司

最新回复(0)