直接数字频率合成器的制造方法

直接数字频率合成器的制造方法
【专利摘要】本实用新型提供一种直接数字频率合成器，包括频率源，频率源向相位累加器输出频率信号，相位累加器还接收频率控制字寄存器输出的信号，频率控制字寄存器为并行输入的寄存器，相位累加器向正弦波形发生器输出信号，正弦波形发生器输出的信号经数模转换器输出，其中，频率控制字寄存器、相位累加器以及正弦波发生器由复杂可编程逻辑器件构成。本实用新型提供的直接数字频率合成器结构简单、生产成本低，且输出的信号频率稳定。
【专利说明】直接数字频率合成器
【技术领域】
[0001]本实用新型涉及数字频率源器件领域，尤其是一种直接数字频率合成器。
【背景技术】
[0002]随着数字电子技术的发展，现有的电子设备中大量使用各种各样的芯片，频率合成器作为向芯片提供时钟频率或工作频率的器件，其工作性能及开发成本越来越受到人们的关注，人们希望频率合成器的噪声更低、杂散更小、频率扫描的范围更宽且切换速度更快。
[0003]常见的频率合成器包括锁相频率合成器及直接数字频率合成器(DDS，DirectDigital Synthesizer),锁相频率合成器易受频率间隔和频率转换时间的限制,很难满足输出频率快速变化和高速切换的要求。直接数字频率合成器的切换时间可达到数十纳秒量级，具有频率切换速度快的特点，但是专用的直接数字频率合成器芯片由于其内部结构固定，且一般采用串口实现频率设置，需要专用控制器进行控制器，在需固定特殊频点的合成信号场合显得复杂且增加了成本。
[0004]现有的专用直接数字频率合成器的结构如图1所示，其具有频率源11、频率控制字寄存器12、相位累加器13、正弦波形发生器14、数模转换器15以及滤波器16。频率源11通常是晶体振荡器，其产生稳定的初始频率并提供给相位累加器13，频率控制字寄存器12接收控制信号并向相位累加器13输出信号，相位累加器13将信号输出至正弦波形发生器14，由正弦波形发生器14产生正弦波信号，正弦波信号经数模转换器15以及滤波器16后输出。
[0005]但是，现有的专用直接数字频率合成器为集成芯片，其将高速的数模转换器15集成在芯片内部，数模转换器15输出的信号为阶梯正弦波的模拟信号，需要使用滤波器16滤除不必要的杂散和谐波信号才能使用。滤波器16通常是宽带低通滤波器，由于滤波器16的频率上限由直接数字频率合成器输出频率的高端决定，如果低通滤波器的带宽超过了直接数字频率合成器的输出频率的倍频程，其将无法过滤数模转换器15输出的杂散和谐波信号，尤其在直接数字频率合成器输出的信号中，频率较高的采样点很少时，滤波器16的滤波特能会非常差，影响了直接数字频率合成器输出的信号的稳定性。

【发明内容】

[0006]本实用新型的主要目的是提供一种输出信号分辨率高且控制灵活的直接数字频率合成器。
[0007]本实用新型的另一目的是提供一种输出信号频率稳定的直接数字频率合成器。
[0008]为实现上述的主要目的，本实用新型提供的直接数字频率合成器包括频率源，频率源向相位累加器输出频率信号，相位累加器还接收频率控制字寄存器输出的信号，频率控制字寄存器为并行输入的寄存器，相位累加器向正弦波形发生器输出信号，正弦波形发生器输出的信号经数模转换器输出，其中，频率控制字寄存器、相位累加器以及正弦波发生器由复杂可编程逻辑器件构成。
[0009]由上述方案可见，直接数字频率合成器基于复杂可编程逻辑器件实现，且频率控制字寄存器为并行输入的器件，直接数字频率合成器无需使用专用的控制器进行控制，使其控制灵活、简单、方便。另外，由于直接数字频率合成器自身具有输出信号分辨率高的特定，能够满足现有芯片的工作需要。
[0010]一个优选的方案是，数模转换器具有R-2R电阻网络，且R-2R电阻网络的输出端连接至运算放大器的输入端。
[0011]由此可见，直接数字频率合成器的数模转换器使用R-2R电阻网络实现，并由复杂可编程逻辑器件直接驱动，无需使用专用的数模转换器，其生产成本低，消耗功率小。
[0012]进一步的方案是，正弦波形发生器为正弦波形查询电路，相位累加器的高八位输出端口向正弦波形查询电路输出信号，正弦波形查询电路向R-2R电阻网络输出八位的驱动信号。
[0013]可见，正弦波形查询电路只接收相位累加器输出的高八位信号，即舍弃其他的信号，这样能够简化正弦波形查询电路，降低直接数字频率合成器的生产成本。
[0014]更进一步的方案是，数模转换器向窄带跟踪调谐电路输出正弦波信号，且窄带跟踪调谐电路向宽带缓冲放大器输出信号。
[0015]由此可见，通过调节窄带跟踪调谐电路可以使所选频率点都处于最佳的谐振状态，显著地消除正弦波频率信号中的杂散与谐波成份，提高输出的频率信号的稳定性。
【专利附图】

【附图说明】
[0016]图1是现有直接数字频率合成器的电原理框图。
[0017]图2是本实用新型实施例的电原理框图。
[0018]图3是本实用新型实施例中频率源的电原理框图。
[0019]图4是本实用新型实施例中频率控制字寄存器、相位累加器、正弦波发生器、窄带跟踪调谐电路及宽带缓冲放大器的电原理图。
[0020]图5是本实用新型实施例中相位累加器与正弦波发生器连接的电原理图。
[0021]以下结合附图及实施例对本实用新型作进一步说明。
【具体实施方式】
[0022]本实施例的直接数字频率合成器用于向芯片输出频率信号，作为芯片的时钟频率或者其他工作频率使用。
[0023]参见图2，本实施例具有恒温晶体振荡器21、倍频电路22、频率控制字寄存器23、相位累加器24、正弦波形发生器25、数模转换器26、窄带跟踪调谐电路27以及宽带缓冲放大器28。
[0024]恒温晶体振荡器21以及倍频电路22构成本实施例的频率源，其中恒温晶体振荡器21的振荡频率为IOM赫兹，且振荡频率不会因温度的改变而改变，确保向倍频电路22输出稳定的初始频率。
[0025]参见图3，倍频电路22包括缓冲器31、倍频器32、缓冲器33以及倍频器34，其中倍频器32、34均为5倍的倍频器，因此倍频电路22将恒温晶体振荡器21输出的信号的频率实现25倍的倍频后，输出至相位累加器24。由于倍频电路22使用两个倍频器32、33进行倍频处理，每一个倍频器32、34的结构相同，且电路简单，倍频后的信号频率较为稳定。同时，使用两个缓冲器31、33对频率信号进行缓冲处理，使倍频电路22输出的信号更为稳定、精准。
[0026]本实施例中，频率控制字寄存器23、相位累加器24以及正弦波形发生器25均由复杂可编程逻辑器件(CPLD, Complex Programmable Logic Device)构成，因此,本实用新型的直接数字频率合成器是基于复杂可编程逻辑器件实现的直接数字频率合成器。
[0027]参见图4，频率控制字寄存器23为并行输入的数据寄存器，存储频率控制数据，因此能够同时从多个输入端口接收数据，数据的接收速度较快，其控制更为简单。频率控制字寄存器23接收外部输入的控制数据，并将控制数据暂存其中。另外，频率控制字寄存器23的输出端连接至相位累加器24，向相位累加器24输出信号。
[0028]相位累加器24的位数可根据直接数字频率合成器的实际工作要求的分辨率灵活选取。本实施例中，相位累加器24为32位，若直接数字频率合成器的输出频率为250M赫兹，则其分辨率约为0.0582赫兹，能够满足大部分芯片的工作要求。
[0029]本实施例中，正弦波形查询电路25构成正弦波形发生器，其接收相位累加器24输出的信号，同时也接收倍频电路22输出的频率信号。正弦波形查询电路25存储有在不同相位下每一频率信号的幅值数据，因此正弦波形查询电路25的存储单元具有多个字节，每一字节存储一个八位的二进制数据。本实施例中，综合考虑直接数字频率合成器的精度、误差及复杂可编程逻辑器件占用资源等因素，正弦波形查询电路25的存储容量为256字节。
[0030]正弦波形查询电路25中的存储单元的字节越多，则其输出的信号中采样点越多。但是，当相位累加器24输出的信号的频率很高时，大多数采样点的数值被舍弃。本实施例的正弦波形查询电路25选用带有256个字节的存储单元，每字节八位二进制，其共有八位地址线以及八位数据线。正弦波形`查询电路25与并行输入的相位累加器24的高八位的端口并行连接，相位累加器24其他位的数据被舍弃。
[0031]正弦波形查询电路25并行地向模数转换器26输出信号，参见图5,数模转换器26具有R-2R电阻网络以及运算放大器，其中R-2R电阻网络具有多个电阻，如电阻Rl、R2…R8以及电阻R11、R12…R19，其中，电阻R1、R2…R8中每一个电阻的阻值相等，且电阻R11、R12…R19的每一个电阻的阻值也相等，且电阻Rl的阻值是电阻Rll阻值的一半。
[0032]电阻R12、R13?"R19的一端分别连接至正弦波形查询电路25的一个输出端口，因此正弦波形查询电路25并行地向R-2R电阻网络输出八位的驱动信号。
[0033]R-2R电阻网络为低误差的电阻网络，其将正弦波形查询电路25输出的频率信号转换成正弦阶梯频率信号输出，R-2R电阻网络输出的信号经高速运算放大器Al缓冲放大后输出。从图5可见，R-2R电阻网络的输出端连接至运算放大器Al的输入端，运算放大器Al的输出端向窄带跟踪调谐电路27输出正弦波信号。
[0034]参见图4，窄带跟踪调谐电路27具有电容Cl、二极管D1、D2、并联连接的可调电容C2以及电感LI。通过调节可调电容C2的电容值，可以使窄带跟踪调谐电路27对所选频率处于最佳调谐状态。
[0035]窄带跟踪调谐电路27能有效消除正弦波形查询电路26输出的正弦阶梯频率信号中的杂散与谐波成份。并且，窄带跟踪调谐电路27的电压可受控于频率控制字寄存器23所存储的频率控制数据，即窄带跟踪调谐电路27还接收频率控制字数据寄存器23输出的信号，从而调节输出频率的调谐状态。
[0036]电感LI的信号耦合到电感L2上，并由此将信号输出至宽带缓冲放大器28，因此，直接数字频率合成器输出的信号由宽带缓冲放大器28输出。
[0037]由于直接数字频率合成器采用复杂可编程逻辑器件实现，其具有使用专用集成芯片实现的直接数字频率合成器所具有的频率分辨率高的优点，又具有复杂可编程器件灵活、控制方便的特点。并且，复杂可编程逻辑器件的输出端直接连接至R-2R电阻网络，省去了专用的模数转换集成芯片，使直接数字频率合成器具有功耗低、响应速度快的优点，并降低了直接数字频率合成器的电路复杂性。
[0038]另外，窄带跟踪调谐电路可以使直接数字频率合成器所选频率点都处于最佳的谐振状态，显著地消除正弦阶梯频率信号中的杂散与谐波成份，提高输出信号的频谱纯度。
[0039]频率源采用恒温的晶体振荡器21及倍频电路22构成，且输出信号的频率特性优于专用集成芯片内部的锁相倍频电路，大大降低了时钟源的相位噪声。同时外部输入的高稳IOM赫兹时钟信号还可同步控制机内晶体振荡器，可使时钟达到很高的频率稳定度。
[0040]当然，上述实施例仅是本实用新型较佳的实施方式，实际使用时，还可以有更多的改变，例如，相位累加器与正弦波形查询电路连接位数可以是八位以上；或者，窄带跟踪调谐电路的具体电路结构可以根据实际使用情况调整，这些改变并不影响本实用新型的实施。
[0041]最后需要强调的是，本实用新型不限于上述实施方式，如倍频电路的倍频倍数的改变、相位累加器存储字节数量的改变等变化也应该包括在本实用新型权利要求的保护范围内。
【权利要求】
1.直接数字频率合成器，包括 频率源，所述频率源向相位累加器输出频率信号，所述相位累加器还接收频率控制字寄存器输出的信号，所述频率控制字寄存器为并行输入的寄存器，所述相位累加器向正弦波形发生器输出信号，所述正弦波形发生器输出的信号经数模转换器输出； 其特征在于: 所述频率控制字寄存器、所述相位累加器以及所述正弦波发生器由复杂可编程逻辑器件构成。
2.根据权利要求1所述的直接数字频率合成器，其特征在于: 所述数模转换器具有R-2R电阻网络。
3.根据权利要求2所述的直接数字频率合成器，其特征在于: 所述R-2R电阻网络的输出端连接至运算放大器的输入端。
4.根据权利要求2所述的直接数字频率合成器，其特征在于: 所述正弦波形发生器为正弦波形查询电路，所述相位累加器的高八位输出端口向所述正弦波形查询电路输出信号，所述正弦波形查询电路向所述R-2R电阻网络输出八位的驱动信号。
5.根据权利要求1至4任一项所述的直接数字频率合成器，其特征在于: 所述数模转换器向窄带跟踪调谐电路输出正弦波信号。
6.根据权利要求5所述的直接数字频率合成器，其特征在于: 所述窄带跟踪调谐电路具有并联连接的可调电容以及电感。
7.根据权利要求5所述的直接数字频率合成器，其特征在于: 所述窄带跟踪调谐电路接收所述频率控制字寄存器输出的信号。
8.根据权利要求5所述的直接数字频率合成器，其特征在于: 所述窄带跟踪调谐电路向宽带缓冲放大器输出信号。
9.根据权利要求1至4任一项所述的直接数字频率合成器，其特征在于: 所述频率源具有恒温晶体振荡器。
10.根据权利要求9所述的直接数字频率合成器，其特征在于: 所述恒温晶体振荡器向倍频电路输出初始频率信号，所述倍频电路将所述初始频率信号倍频后输出至所述相位累加器。
【文档编号】H03L7/16GK203377864SQ201320444179
【公开日】2014年1月1日 申请日期:2013年7月24日 优先权日:2013年7月24日
【发明者】邱二虎, 陈永泰, 胡国绛, 王兴龙 申请人:珠海市光辰科技有限公司