一种驱动多路并联mosfet的驱动装置及电机驱动电路的制作方法
一种驱动多路并联mosfet的驱动装置及电机驱动电路的制作方法
【专利摘要】本实用新型提供了一种驱动多路并联MOSFET的驱动装置及电机驱动电路，驱动装置包括：第一驱动电路及第二驱动电路；第一驱动电路包括：第一三极管、第二三极管、电阻、二极管及电容；第一三极管的基极同时接第二三极管的基极及电阻的一端，其集电极同时接二极管的阴极及电容的一端，其发射极接第二三极管的发射极；第二三极管的集电极接电容的另一端，电阻的另一端接第一脉宽调制信号输出端，二极管的阳极接第一电源；第一三极管及第二三极管的发射极的连接点接上桥的输入端；第二驱动电路包括：第三三极管、第四三极管及电阻。本实用新型提供的驱动装置具有较强的驱动能力，其能快速的驱动多并联MOSFET且能节省电源。
【专利说明】—种驱动多路并联MOSFET的驱动装置及电机驱动电路
【技术领域】
[0001]本实用新型涉及一种驱动机构，尤其涉及一种驱动多路并联MOSFET的驱动装置和电机驱动电路。
【背景技术】
[0002]目前，诸多电路中需要使用到MOSFET(即金氧半场效晶体管，Metal-Oxide-Semiconductor Field-Effect Transistor, M0SFET)。单个 MOSFET 的输入电荷不是很大，因此其只需较小的驱动能力即可被驱动，故普通的驱动芯片即可驱动单个MOSFET0但是，很多电路中需要使用到多路并联M0SFET，多路并联MOSFET的概念为本领域技术人员所熟知，即其主要是指由多个MOSFET并联形成桥式结构，即上桥由N个(至少三个)MOSFET并联构成，下桥也由N个MOSFET并联构成。例如，四并联MOSFET是指上桥由四个MOSFET并联形成，下桥也由四个MOSFET并联形成，整体形成桥式结构。例如，在低电压、大电流的系统里，其驱动部分通常需要多路并联M0SFET，例如三相电机。然而，多路并联MOSFET的输入电荷较大，其需要较大的驱动能力，普通的驱动芯片一般没有足够的驱动能力在较短的时间内使多路并联MOSFET导通工作。
[0003]针对多路并联M0SFET，现有技术通常需要根据电路进行定制芯片或是寻找驱动能力很大的特殊的驱动芯片，这通常会使得用于驱动多路并联MOSFET的驱动电路的成本增力口，且也较难在较短时间内使多路并联MOSFET导通，且导通损耗较大。
[0004]可以理解的是，本部分的陈述仅提供与本实用新型相关的背景信息，可能构成或不构成所谓的现有技术。
【发明内容】
[0005]本实用新型所要解决的技术问题在于针对现有技术中用于驱动多路并联MOSFET的装置成本较高、较难使多路并联MOSFET快速导通、且耗能较大的缺陷，提供一种成本较低、能减少能耗、且驱动能力较强以致能快速驱动多路并联MOSFET的驱动装置。
[0006]本实用新型解决其技术问题所采用的技术方案是提供一种驱动多路并联MOSFET的驱动装置，其包括:与所述多路并联MOSFET的上桥的输入端电连接的第一驱动电路及与所述多路并联MOSFET的下桥的输入端电连接的第二驱动电路；所述第一驱动电路包括:第一三极管Q1、第二三极管Q2、电阻R1、二极管ZDl及电容Cl ;第一三极管的基极同时接第二三极管的基极及电阻Rl的一端，其集电极同时接二极管ZDl的阴极及电容Cl的一端，其发射极接第二三极管的发射极；第二三极管的集电极接电容Cl的另一端，电阻Rl的另一端接第一脉宽调制信号输出端，二极管的阳极接第一电源；第一三极管及第二三极管的发射极的连接点接所述上桥的输入端；所述第二驱动电路包括:第三三极管Q3、第四三极管Q4及电阻R2 ;第三三极管的基极与第四三极管的基极同时接电阻R2的一端，其集电极接第一电源，其发射极与第四三极管的发射极电连接；第四三极管的集电极接地，电阻R2的另一端接第二脉宽调制信号输出端；第三三极管及第四三极管的发射极的连接点接所述下桥的输入端。
[0007]在上述驱动装置中，所述第一三极管与所述第二三极管的极性相反，所述第三三极管与第四三极管的极性相反。
[0008]本实用新型还提供了 一种电机驱动电路，其包括:三支多路并联M0SFET、三个分别与所述多路并联MOSFET相连以驱动所述多路并联MOSFET的驱动装置；用于驱动所述多路并联MOSFET的驱动装置为上述驱动装置中任意一种，三支多路并联MOSFET的上桥的输入端分别电连接一所述驱动装置的第一驱动电路的输出端，三支多路并联MOSFET的下桥的输入端分别电连接一所述驱动装置的第二驱动电路的输出端；每支多路并联MOSFET的上桥中各MOSFET的漏极均与第二电源连接，且每支多路并联MOSFET的上桥和下桥的连接点与电机的三相输入端之一电连接以驱动电机，所述上桥中各MOSFET的栅极一起连接为所述上桥的输入端，所述下桥中各MOSFET的栅极一起连接为所述下桥的输入端。
[0009]在上述电机驱动电路中，每支多路并联MOSFET还包括连接于第一驱动电路的输出端与上桥的输入端之间的电阻R3。
[0010]在上述电机驱动电路中，每支多路并联MOSFET还包括连接于第二驱动电路的输出端与下桥的输入端之间的电阻R4。
[0011]本实用新型提供的驱动多路并联MOSFET的驱动装置中，其主要通过第一三极管Ql、第二三极管Q2、电阻R1、二极管ZDl及电容Cl构成的第一驱动电路将外接的控制信号进行功率放大，以提供较大的驱动能力来驱动多路并联MOSFET的上桥，同时，二极管及电容可以形成浮动电压进而可以减少电源及能耗；而且，通过第三三极管Q3、第四三极管Q4及电阻R2构成的第二驱动电路将外接的控制信号进行功率放大，以提供较大的驱动能力来驱动多路并联MOSFET的下桥。所以本实用新型提供的驱动装置的驱动能力较强，能快速驱动多路并联M0SFET，其结构简单、成本较低、且可以减少能耗。
【专利附图】
【附图说明】
[0012]图1是本实用新型提供的一实施例中驱动多路并联MOSFET的驱动装置的电路图；
[0013]图2是本实用新型提供的一实施例中电机驱动电路中与电机的L相相连的部分的电路图。
【具体实施方式】
[0014]为了使本实用新型所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
[0015]在本实用新型的描述中，需要理解的是，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底” “内”、“外”等指示的方位或位置关系为基于附
图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
[0016]参见图1至图2，本实用新型提供的用于驱动多路并联MOSFET的驱动装置能提供较强的驱动能力，具体的，其包括:与多路并联MOSFET的上桥的输入端电连接的第一驱动电路及与所述多路并联MOSFET的下桥的输入端电连接的第二驱动电路。
[0017]具体的，参见图1，第一驱动电路包括:第一三极管Q1、第二三极管Q2、电阻R1、二极管ZDl及电容Cl ;第一三极管的基极同时接第二三极管的基极及电阻Rl的一端，其集电极同时接二极管ZDl的阴极及电容Cl的一端，其发射极接第二三极管的发射极；第二三极管的集电极接电容Cl的另一端，电阻Rl的另一端接第一脉宽调制信号输出端，二极管的阳极接第一电源；第一三极管及第二三极管的发射极的连接点接上桥的输入端。第二驱动电路包括:第三三极管Q3、第四三极管Q4及电阻R2 ;第三三极管的基极与第四三极管的基极同时接电阻R2的一端，其集电极接第一电源，其发射极与第四三极管的发射极电连接；第四三极管的集电极接地，电阻R2的另一端接第二脉宽调制信号输出端；第三三极管及第四三极管的发射极的连接点接下桥的输入端。第一脉宽调制信号PWMl用于控制第一三极管及第二三极管的导通情况，第二脉宽调制信号PWM2用于控制第三三极管及第四三极管的导通情况，而且，第一三极管及第二三极管的发射极的连接点接多路并联MOSFET中上桥的输入端，第三三极管及第四三极管的发射极的连接点接多路并联MOSFET中下桥的输入端，所以，本实用新型提供的驱动装置将第一脉宽调制信号PWMl及第二脉宽调制信号PWM2(可以由常规的驱动能力较小的驱动芯片提供)进行放大处理后可以提供较强的驱动能力，进而可以通过上桥及下桥的输入端驱动多路并联M0SFET。在第一驱动电路与第二驱动电路中，通常第一三极管与所述第二三极管的极性相反，所述第三三极管与第四三极管的极性相反。
[0018]本实用新型提供的驱动装置的大致工作原理结合图1描述如下:其中使用NPN型和PNP型的大电流三极管组成对称的电路结构，则上桥和下桥都配有一个推挽电路。第一脉宽调制信号PWMl及第二脉宽调制信号PWM2通常由驱动能力较小的芯片(即普通的驱动芯片)提供，然后，第一驱动电路通过第一三极管及第二三极管可以将驱动控制信号PWMl(即由脉宽调制信号来驱动控制后面的三极管及MOSFET的导通)放大以提高U-HO端输出的信号的驱动功率，进而可以驱动多路并联MOSFET的上桥，同理，第二驱动电路通过第三三极管及第四三极管可以将驱动控制信号PWM2放大以提高U-LO端输出的信号的驱动功率，进而可以驱动多路并联MOSFET的下桥。而且，当下多路并联MOSFET的桥导通时，U点的电压拉低到地，第一电源VCC通过二极管ZDl给电容Cl充电，以形成浮动电压，进而可以给第一驱动电路供电。所以，原本需要两个电源的第一驱动电路通过上述结构可以减少电源的数量，进而节省能耗。进一步的，由于第一驱动电路及第二驱动电路分别将第一脉宽调制信号PWMl及第二脉宽调制信号PWM2进行了放大，所以本实用新型提供的驱动装置能使后级的多路并联MOSFET快速的导通，进而也可以减少导通能耗。
[0019]本实用新型还提供了一种电机驱动电路，其包括三支多路并联M0SFET、三个分别与多路并联MOSFET相连以驱动多路并联MOSFET的驱动装置；用于驱动多路并联MOSFET的驱动装置为上述驱动装置中任意一种，三支多路并联MOSFET的上桥的输入端分别电连接一驱动装置的第一驱动电路的输出端，三支多路并联MOSFET的下桥的输入端分别电连接一驱动装置的第二驱动电路的输出端；每支多路并联MOSFET的上桥中各MOSFET的漏极均与第二电源VCCl连接，且每支多路并联MOSFET的上桥和下桥的连接点与电机的三相输入端之一电连接以驱动电机，上桥中各MOSFET的栅极一起连接为上桥的输入端，下桥中各MOSFET的栅极一起连接为下桥的输入端。
[0020]参见图2所示实施例，具体的，一支四路并联MOSFET的输出端对应连接电机的三相输入端之一。故三支四路并联MOSFET即可相应的与电机的三相输入端相连，进而驱动电机。同时，三个驱动装置分别连接三个四路并联M0SFET，以实现又三个驱动装置分别将脉宽调制信号的驱动功率放大，进而分别驱动三个多路并联M0SFET。(图2中仅示出电机驱动电路中与三相电机的L相的输入端相连的部分结构，三个四路并联MOSFET的输出端分别连接电机的三相输入端，例如电机的A、B、C三相输入端，由于三支多路并联MOSFET均相同，且三个所述驱动装置也相同，故图中省略电机驱动电路中与电机的其它两相相连的结构。)
[0021]例如，驱动多路并联MOSFET中的单个MOSFET是需要100A以上的电流，并联4个相当于能过400A的三相电流。由于大电流和封装决定了每个MOSFET的输入电荷量会比较大，一般其输入电荷在200-300nC，因此四并联MOSFET的总的输入电荷会很大，其需要较大的驱动电流，按照公式I=Q/Ton，则大约需要3A以上，如果并联的MOSFET越多，驱动电流需要的越大，因此通过本实用新型提供的驱动装置只需要占用较小的电路板空间即可提供较大的驱动能力，进而使如多路并联MOSFET能够在短时间内导通，减小功率损耗。
[0022]综上所述，本实用新型提供的驱动装置结构简单、成本较低，而且，其驱动能力较强能在较短的时间内驱动多路并联MOSFET，同时，其可以减少电源的数量，进而节省能耗。
[0023]在本实用新型的描述中，除非另有规定和限定，需要说明的是，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
[0024]以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
【权利要求】
1.一种驱动多路并联MOSFET的驱动装置，其特征在于，包括:与所述多路并联MOSFET的上桥的输入端电连接的第一驱动电路及与所述多路并联MOSFET的下桥的输入端电连接的第二驱动电路； 所述第一驱动电路包括:第一三极管Q1、第二三极管Q2、电阻R1、二极管ZDl及电容Cl ;第一三极管Ql的基极同时接第二三极管Q2的基极及电阻Rl的一端，其集电极同时接二极管ZDl的阴极及电容Cl的一端，其发射极接第二三极管Q2的发射极；第二三极管Q2的集电极接电容Cl的另一端，电阻Rl的另一端接第一脉宽调制信号输出端，二极管的阳极接第一电源；第一三极管及第二三极管的发射极的连接点接所述上桥的输入端； 所述第二驱动电路包括:第三三极管Q3、第四三极管Q4及电阻R2 ;第三三极管Q3的基极与第四三极管Q4的基极同时接电阻R2的一端，其集电极接第一电源，其发射极与第四三极管的发射极电连接；第四三极管的集电极接地，电阻R2的另一端接第二脉宽调制信号输出端；第三三极管及第四三极管的发射极的连接点接所述下桥的输入端。
2.如权利要求1所述的驱动装置，其特征在于，所述第一三极管与所述第二三极管的极性相反，所述第三三极管与第四三极管的极性相反。
3.一种电机驱动电路，其特征在于，包括:三支多路并联M0SFET、三个分别与所述多路并联MOSFET相连以驱动所述多路并联MOSFET的驱动装置；用于驱动所述多路并联MOSFET的驱动装置为上述权利要求1或2中所述的驱动装置，三支多路并联MOSFET的上桥的输入端分别电连接一所述驱动装置的第一驱动电路的输出端，三支多路并联MOSFET的下桥的输入端分别电连接一所述驱动装置的第二驱动电路的输出端； 每支多路并联MOSFET的上桥中各MOSFET的漏极均与第二电源连接，且每支多路并联MOSFET的上桥和下桥的连接点与电机的三相输入端之一电连接以驱动电机，所述上桥中各MOSFET的栅极一起连接为所述上桥的输入端，所述下桥中各MOSFET的栅极一起连接为所述下桥的输入端。
4.如权利要求3所述的电机驱动电路，其特征在于，每支多路并联MOSFET还包括连接于第一驱动电路的输出端与上桥的输入端之间的电阻R3。
5.如权利要求3或4所述的电机驱动电路，其特征在于，每支多路并联MOSFET还包括连接于第二驱动电路的输出端与下桥的输入端之间的电阻R4。
【文档编号】H03K19/0944GK203434961SQ201320449637
【公开日】2014年2月12日 申请日期:2013年7月26日 优先权日:2013年7月26日
【发明者】齐阿喜, 边欣欣 申请人:比亚迪股份有限公司
【专利摘要】本实用新型提供了一种驱动多路并联MOSFET的驱动装置及电机驱动电路，驱动装置包括：第一驱动电路及第二驱动电路；第一驱动电路包括：第一三极管、第二三极管、电阻、二极管及电容；第一三极管的基极同时接第二三极管的基极及电阻的一端，其集电极同时接二极管的阴极及电容的一端，其发射极接第二三极管的发射极；第二三极管的集电极接电容的另一端，电阻的另一端接第一脉宽调制信号输出端，二极管的阳极接第一电源；第一三极管及第二三极管的发射极的连接点接上桥的输入端；第二驱动电路包括：第三三极管、第四三极管及电阻。本实用新型提供的驱动装置具有较强的驱动能力，其能快速的驱动多并联MOSFET且能节省电源。
【专利说明】—种驱动多路并联MOSFET的驱动装置及电机驱动电路
【技术领域】
[0001]本实用新型涉及一种驱动机构，尤其涉及一种驱动多路并联MOSFET的驱动装置和电机驱动电路。
【背景技术】
[0002]目前，诸多电路中需要使用到MOSFET(即金氧半场效晶体管，Metal-Oxide-Semiconductor Field-Effect Transistor, M0SFET)。单个 MOSFET 的输入电荷不是很大，因此其只需较小的驱动能力即可被驱动，故普通的驱动芯片即可驱动单个MOSFET0但是，很多电路中需要使用到多路并联M0SFET，多路并联MOSFET的概念为本领域技术人员所熟知，即其主要是指由多个MOSFET并联形成桥式结构，即上桥由N个(至少三个)MOSFET并联构成，下桥也由N个MOSFET并联构成。例如，四并联MOSFET是指上桥由四个MOSFET并联形成，下桥也由四个MOSFET并联形成，整体形成桥式结构。例如，在低电压、大电流的系统里，其驱动部分通常需要多路并联M0SFET，例如三相电机。然而，多路并联MOSFET的输入电荷较大，其需要较大的驱动能力，普通的驱动芯片一般没有足够的驱动能力在较短的时间内使多路并联MOSFET导通工作。
[0003]针对多路并联M0SFET，现有技术通常需要根据电路进行定制芯片或是寻找驱动能力很大的特殊的驱动芯片，这通常会使得用于驱动多路并联MOSFET的驱动电路的成本增力口，且也较难在较短时间内使多路并联MOSFET导通，且导通损耗较大。
[0004]可以理解的是，本部分的陈述仅提供与本实用新型相关的背景信息，可能构成或不构成所谓的现有技术。
【发明内容】
[0005]本实用新型所要解决的技术问题在于针对现有技术中用于驱动多路并联MOSFET的装置成本较高、较难使多路并联MOSFET快速导通、且耗能较大的缺陷，提供一种成本较低、能减少能耗、且驱动能力较强以致能快速驱动多路并联MOSFET的驱动装置。
[0006]本实用新型解决其技术问题所采用的技术方案是提供一种驱动多路并联MOSFET的驱动装置，其包括:与所述多路并联MOSFET的上桥的输入端电连接的第一驱动电路及与所述多路并联MOSFET的下桥的输入端电连接的第二驱动电路；所述第一驱动电路包括:第一三极管Q1、第二三极管Q2、电阻R1、二极管ZDl及电容Cl ;第一三极管的基极同时接第二三极管的基极及电阻Rl的一端，其集电极同时接二极管ZDl的阴极及电容Cl的一端，其发射极接第二三极管的发射极；第二三极管的集电极接电容Cl的另一端，电阻Rl的另一端接第一脉宽调制信号输出端，二极管的阳极接第一电源；第一三极管及第二三极管的发射极的连接点接所述上桥的输入端；所述第二驱动电路包括:第三三极管Q3、第四三极管Q4及电阻R2 ;第三三极管的基极与第四三极管的基极同时接电阻R2的一端，其集电极接第一电源，其发射极与第四三极管的发射极电连接；第四三极管的集电极接地，电阻R2的另一端接第二脉宽调制信号输出端；第三三极管及第四三极管的发射极的连接点接所述下桥的输入端。
[0007]在上述驱动装置中，所述第一三极管与所述第二三极管的极性相反，所述第三三极管与第四三极管的极性相反。
[0008]本实用新型还提供了 一种电机驱动电路，其包括:三支多路并联M0SFET、三个分别与所述多路并联MOSFET相连以驱动所述多路并联MOSFET的驱动装置；用于驱动所述多路并联MOSFET的驱动装置为上述驱动装置中任意一种，三支多路并联MOSFET的上桥的输入端分别电连接一所述驱动装置的第一驱动电路的输出端，三支多路并联MOSFET的下桥的输入端分别电连接一所述驱动装置的第二驱动电路的输出端；每支多路并联MOSFET的上桥中各MOSFET的漏极均与第二电源连接，且每支多路并联MOSFET的上桥和下桥的连接点与电机的三相输入端之一电连接以驱动电机，所述上桥中各MOSFET的栅极一起连接为所述上桥的输入端，所述下桥中各MOSFET的栅极一起连接为所述下桥的输入端。
[0009]在上述电机驱动电路中，每支多路并联MOSFET还包括连接于第一驱动电路的输出端与上桥的输入端之间的电阻R3。
[0010]在上述电机驱动电路中，每支多路并联MOSFET还包括连接于第二驱动电路的输出端与下桥的输入端之间的电阻R4。
[0011]本实用新型提供的驱动多路并联MOSFET的驱动装置中，其主要通过第一三极管Ql、第二三极管Q2、电阻R1、二极管ZDl及电容Cl构成的第一驱动电路将外接的控制信号进行功率放大，以提供较大的驱动能力来驱动多路并联MOSFET的上桥，同时，二极管及电容可以形成浮动电压进而可以减少电源及能耗；而且，通过第三三极管Q3、第四三极管Q4及电阻R2构成的第二驱动电路将外接的控制信号进行功率放大，以提供较大的驱动能力来驱动多路并联MOSFET的下桥。所以本实用新型提供的驱动装置的驱动能力较强，能快速驱动多路并联M0SFET，其结构简单、成本较低、且可以减少能耗。
【专利附图】
【附图说明】
[0012]图1是本实用新型提供的一实施例中驱动多路并联MOSFET的驱动装置的电路图；
[0013]图2是本实用新型提供的一实施例中电机驱动电路中与电机的L相相连的部分的电路图。
【具体实施方式】
[0014]为了使本实用新型所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
[0015]在本实用新型的描述中，需要理解的是，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底” “内”、“外”等指示的方位或位置关系为基于附
图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
[0016]参见图1至图2，本实用新型提供的用于驱动多路并联MOSFET的驱动装置能提供较强的驱动能力，具体的，其包括:与多路并联MOSFET的上桥的输入端电连接的第一驱动电路及与所述多路并联MOSFET的下桥的输入端电连接的第二驱动电路。
[0017]具体的，参见图1，第一驱动电路包括:第一三极管Q1、第二三极管Q2、电阻R1、二极管ZDl及电容Cl ;第一三极管的基极同时接第二三极管的基极及电阻Rl的一端，其集电极同时接二极管ZDl的阴极及电容Cl的一端，其发射极接第二三极管的发射极；第二三极管的集电极接电容Cl的另一端，电阻Rl的另一端接第一脉宽调制信号输出端，二极管的阳极接第一电源；第一三极管及第二三极管的发射极的连接点接上桥的输入端。第二驱动电路包括:第三三极管Q3、第四三极管Q4及电阻R2 ;第三三极管的基极与第四三极管的基极同时接电阻R2的一端，其集电极接第一电源，其发射极与第四三极管的发射极电连接；第四三极管的集电极接地，电阻R2的另一端接第二脉宽调制信号输出端；第三三极管及第四三极管的发射极的连接点接下桥的输入端。第一脉宽调制信号PWMl用于控制第一三极管及第二三极管的导通情况，第二脉宽调制信号PWM2用于控制第三三极管及第四三极管的导通情况，而且，第一三极管及第二三极管的发射极的连接点接多路并联MOSFET中上桥的输入端，第三三极管及第四三极管的发射极的连接点接多路并联MOSFET中下桥的输入端，所以，本实用新型提供的驱动装置将第一脉宽调制信号PWMl及第二脉宽调制信号PWM2(可以由常规的驱动能力较小的驱动芯片提供)进行放大处理后可以提供较强的驱动能力，进而可以通过上桥及下桥的输入端驱动多路并联M0SFET。在第一驱动电路与第二驱动电路中，通常第一三极管与所述第二三极管的极性相反，所述第三三极管与第四三极管的极性相反。
[0018]本实用新型提供的驱动装置的大致工作原理结合图1描述如下:其中使用NPN型和PNP型的大电流三极管组成对称的电路结构，则上桥和下桥都配有一个推挽电路。第一脉宽调制信号PWMl及第二脉宽调制信号PWM2通常由驱动能力较小的芯片(即普通的驱动芯片)提供，然后，第一驱动电路通过第一三极管及第二三极管可以将驱动控制信号PWMl(即由脉宽调制信号来驱动控制后面的三极管及MOSFET的导通)放大以提高U-HO端输出的信号的驱动功率，进而可以驱动多路并联MOSFET的上桥，同理，第二驱动电路通过第三三极管及第四三极管可以将驱动控制信号PWM2放大以提高U-LO端输出的信号的驱动功率，进而可以驱动多路并联MOSFET的下桥。而且，当下多路并联MOSFET的桥导通时，U点的电压拉低到地，第一电源VCC通过二极管ZDl给电容Cl充电，以形成浮动电压，进而可以给第一驱动电路供电。所以，原本需要两个电源的第一驱动电路通过上述结构可以减少电源的数量，进而节省能耗。进一步的，由于第一驱动电路及第二驱动电路分别将第一脉宽调制信号PWMl及第二脉宽调制信号PWM2进行了放大，所以本实用新型提供的驱动装置能使后级的多路并联MOSFET快速的导通，进而也可以减少导通能耗。
[0019]本实用新型还提供了一种电机驱动电路，其包括三支多路并联M0SFET、三个分别与多路并联MOSFET相连以驱动多路并联MOSFET的驱动装置；用于驱动多路并联MOSFET的驱动装置为上述驱动装置中任意一种，三支多路并联MOSFET的上桥的输入端分别电连接一驱动装置的第一驱动电路的输出端，三支多路并联MOSFET的下桥的输入端分别电连接一驱动装置的第二驱动电路的输出端；每支多路并联MOSFET的上桥中各MOSFET的漏极均与第二电源VCCl连接，且每支多路并联MOSFET的上桥和下桥的连接点与电机的三相输入端之一电连接以驱动电机，上桥中各MOSFET的栅极一起连接为上桥的输入端，下桥中各MOSFET的栅极一起连接为下桥的输入端。
[0020]参见图2所示实施例，具体的，一支四路并联MOSFET的输出端对应连接电机的三相输入端之一。故三支四路并联MOSFET即可相应的与电机的三相输入端相连，进而驱动电机。同时，三个驱动装置分别连接三个四路并联M0SFET，以实现又三个驱动装置分别将脉宽调制信号的驱动功率放大，进而分别驱动三个多路并联M0SFET。(图2中仅示出电机驱动电路中与三相电机的L相的输入端相连的部分结构，三个四路并联MOSFET的输出端分别连接电机的三相输入端，例如电机的A、B、C三相输入端，由于三支多路并联MOSFET均相同，且三个所述驱动装置也相同，故图中省略电机驱动电路中与电机的其它两相相连的结构。)
[0021]例如，驱动多路并联MOSFET中的单个MOSFET是需要100A以上的电流，并联4个相当于能过400A的三相电流。由于大电流和封装决定了每个MOSFET的输入电荷量会比较大，一般其输入电荷在200-300nC，因此四并联MOSFET的总的输入电荷会很大，其需要较大的驱动电流，按照公式I=Q/Ton，则大约需要3A以上，如果并联的MOSFET越多，驱动电流需要的越大，因此通过本实用新型提供的驱动装置只需要占用较小的电路板空间即可提供较大的驱动能力，进而使如多路并联MOSFET能够在短时间内导通，减小功率损耗。
[0022]综上所述，本实用新型提供的驱动装置结构简单、成本较低，而且，其驱动能力较强能在较短的时间内驱动多路并联MOSFET，同时，其可以减少电源的数量，进而节省能耗。
[0023]在本实用新型的描述中，除非另有规定和限定，需要说明的是，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
[0024]以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
【权利要求】
1.一种驱动多路并联MOSFET的驱动装置，其特征在于，包括:与所述多路并联MOSFET的上桥的输入端电连接的第一驱动电路及与所述多路并联MOSFET的下桥的输入端电连接的第二驱动电路； 所述第一驱动电路包括:第一三极管Q1、第二三极管Q2、电阻R1、二极管ZDl及电容Cl ;第一三极管Ql的基极同时接第二三极管Q2的基极及电阻Rl的一端，其集电极同时接二极管ZDl的阴极及电容Cl的一端，其发射极接第二三极管Q2的发射极；第二三极管Q2的集电极接电容Cl的另一端，电阻Rl的另一端接第一脉宽调制信号输出端，二极管的阳极接第一电源；第一三极管及第二三极管的发射极的连接点接所述上桥的输入端； 所述第二驱动电路包括:第三三极管Q3、第四三极管Q4及电阻R2 ;第三三极管Q3的基极与第四三极管Q4的基极同时接电阻R2的一端，其集电极接第一电源，其发射极与第四三极管的发射极电连接；第四三极管的集电极接地，电阻R2的另一端接第二脉宽调制信号输出端；第三三极管及第四三极管的发射极的连接点接所述下桥的输入端。
2.如权利要求1所述的驱动装置，其特征在于，所述第一三极管与所述第二三极管的极性相反，所述第三三极管与第四三极管的极性相反。
3.一种电机驱动电路，其特征在于，包括:三支多路并联M0SFET、三个分别与所述多路并联MOSFET相连以驱动所述多路并联MOSFET的驱动装置；用于驱动所述多路并联MOSFET的驱动装置为上述权利要求1或2中所述的驱动装置，三支多路并联MOSFET的上桥的输入端分别电连接一所述驱动装置的第一驱动电路的输出端，三支多路并联MOSFET的下桥的输入端分别电连接一所述驱动装置的第二驱动电路的输出端； 每支多路并联MOSFET的上桥中各MOSFET的漏极均与第二电源连接，且每支多路并联MOSFET的上桥和下桥的连接点与电机的三相输入端之一电连接以驱动电机，所述上桥中各MOSFET的栅极一起连接为所述上桥的输入端，所述下桥中各MOSFET的栅极一起连接为所述下桥的输入端。
4.如权利要求3所述的电机驱动电路，其特征在于，每支多路并联MOSFET还包括连接于第一驱动电路的输出端与上桥的输入端之间的电阻R3。
5.如权利要求3或4所述的电机驱动电路，其特征在于，每支多路并联MOSFET还包括连接于第二驱动电路的输出端与下桥的输入端之间的电阻R4。
【文档编号】H03K19/0944GK203434961SQ201320449637
【公开日】2014年2月12日 申请日期:2013年7月26日 优先权日:2013年7月26日
【发明者】齐阿喜, 边欣欣 申请人:比亚迪股份有限公司
最新回复(0)