一种数据机的延时保护电路的制作方法
一种数据机的延时保护电路的制作方法
【专利摘要】本实用新型公开一种数据机的延时保护电路，包括输入电源和负载，在输入电源和负载之间连接有按输入电源上功率变化而延迟负载输出通断的延时电路，以及配合延时电路维持延长时间的开关组，所述延时电路连接有根据输入电源上功率异常变化而控制延时电路延长时间的控制电路。本实用新型的控制电路用以分析输入电源对负载输出时的供电异常准确状态，通过检测输入电源输出至负载输出的功率来确认当前电流是否对负载造成影响以及影响程度，当检测到输入电源输出的功率超出负载额定的设定值时，根据超出的功率值大小设定延时电路的延时时长，对实际功率过大的时进行快速断电保护。
【专利说明】一种数据机的延时保护电路
【技术领域】
[0001]本实用新型涉及电学领域，具体涉及一种能够调整延时时间的延时控制电路。
【背景技术】
[0002]延时电路在各个行业中应用都非常广泛，精确的延时电路能够改善集成电路的性能。特别是在数据存储应用中，对存储单元进行读写等操作时，都需要延时电路实现时序控制。
[0003]现有技术中在设计延时处理电路时，多是利用晶体管开关P-MOS或N-MOS与缓冲器进行组合，再加上电阻、电容的充放电效果，来延时或累加延时效果，但是此类设计常采用并行设计，这就会在延时电路中出现瞬态导通电流，该电流的存在不能被电容接受而流向大地，造成功率损耗。此外现有技术中的延时处理电路一般只靠延时电路自动执行，不能对延时电路进行调节或控制，适应性较差。
实用新型内容
[0004]为解决现有技术中延时电路功率损耗较大及自我调节能力差的问题，本实用新型提供一种功耗小且能够进行延时调控的延时电路，具体方案如下:一种数据机的断电延时保护电路，包括输入电源和负载，在输入电源和负载之间连接有按输入电源上功率变化而延迟负载输出通断的延时电路，以及配合延时电路维持延长时间的开关组，其特征在于，所述延时电路连接有根据输入电源上功率异常变化而控制延时电路延长时间的控制电路。
[0005]为方便根据不同的电流强度改变延时时长:所述控制电路包括串联在输入电源和负载之间线路上的采样电阻R1、开关P5，以及获取采样结果并根据结果控制延时时间的控制芯片，所述控制芯片采用TPS75003，TPS75003的引脚I和引脚20分别连接在采样电阻Rl的两端，引脚18与开关P5的栅极连接。
[0006]为方便根据不同的电压调整相应的延时时长:所述延时电路包括P-MOS开关组开关P1、开关P2、开关P3和开关P4以及N-MOS开关组开关N1、开关N2和开关N3，所述开关P1、开关P2和开关NI依次串联后连接在控制芯片的引脚20和开关组之间，其中开关Pl的漏极与输入电源连接且源极与开关P2的漏极连接，开关NI的漏极与开关P2的源极连接且源极与开关组连接，开关Pl的栅极与开关NI的栅极连接；开关P3的源极与控制芯片的引脚I连接，漏极与参考电流源I连接后与开关组连接，开关P3的漏极与栅极相连后与开关P2的栅极连接；开关P4的漏极与控制芯片的引脚I连接且源极与开关N2的源极连接，开关N3的漏极与开关N2的漏极连接且源极与系统地线连接，开关P4的栅极与开关N3的栅极连接，开关N2的栅极与控制芯片的引脚20连接，在开关P2源极和开关NI漏极的连线与开关P4和开关N3的栅极连线之间连接有与系统地线相连的电容C3 ;其中开关Pl和开关NI的栅极连线与控制芯片的引脚17连接，开关组与控制芯片的引脚16连接。
[0007]为方便直接控制输入电源:所述开关P5与负载的连线和系统地线之间串联有逻辑开关和延时电容Cl，控制芯片的引脚16同时与逻辑开关和延时电容C3之间线路连接。[0008]为方便延长延时时间:所述开关组为多位拨码开关，其一端与延时电路连接，另一端根据拨码开关数量分别连接一个延时电容C2后与系统地线连接。
[0009]优选的开关为:所述多位拨码开关为8位8421型拨码开关。
[0010]本实用新型的控制电路用以分析输入电源对负载输出时的供电异常准确状态，通过检测输入电源输出至负载输出的功率来确认当前电流是否对负载造成影响以及影响程度，当检测到输入电源输出的功率超出负载额定的设定值时，根据超出的功率值大小设定延时电路的延时时长，对实际功率过大的时进行快速断电保护。当功率值超出是在负载的容忍范围内时，则通过对开关组和延时电路的设置来延长时间，以使负载有足够的时间来保存当前的进程或者数据。
【专利附图】
【附图说明】
[0011]图1本实用新型的电路结构示意图；
[0012]附图中标号说明:1_输入电源、2-负载、3-控制芯片、4-开关组、5-系统地线、
6-逻辑开关。
【具体实施方式】
[0013]如图1所示，本实用新型的一种数据机的断电延时保护电路，包括输入电源I和负载2，在输入电源I和负载2之间连接有按输入电源上功率变化而延迟负载输出通断的延时电路7，以及配合延时电路维持延长时间的开关组4，所述延时电路连接有根据输入电源上功率异常变化而控制延时电路延长时间的控制电路。
[0014]本实用新型的控制电路用以分析输入电源对负载输出时的供电异常准确状态，通过检测输入电源输出至负载输出的功率来确认当前电流是否对负载造成影响以及影响程度，当检测到输入电源输出的功率超出负载额定的设定值时，根据超出的功率值大小设定延时电路的延时时长，对实际功率过大的时进行快速断电保护。当功率值超出是在负载的容忍范围内时，则通过对开关组和延时电路的设置来延长时间，以使负载有足够的时间来保存当前的进程或者数据。
[0015]如图1所示，所述控制电路包括串联在输入电源I和负载2之间线路上的采样电阻R1、开关P5，以及获取采样结果并根据结果控制延时时间的控制芯片3，所述控制芯片3采用TPS75003，TPS75003的引脚I和引脚20分别连接在采样电阻Rl的两端，引脚18与开关P5的栅极连接。
[0016]本实用新型中输入电源I通过采样电阻RUP-MOS晶体管开关P5对负载供电。开关P5在控制芯片3的控制下导通或者断开输入电源I的供电。控制芯片TPS75003为集成电路，通过检测采样电阻Rl上的电流确定输入电源I输出的功率(正常情况下输入电源输出的电压固定不变，等于负载的额定电压)。控制芯片3检测到输入电源输出的功率高出额定功率时，将控制延时电路进行延时至预设的时长后，才断开开关P5停止输入电源对负载的供电，而负载在延时时长内能及时保存当前的进程或者数据等。控制芯片TPS75003的引脚I (Sens)和引脚20 (Sens)为侦测引脚，控制芯片将引脚I以及引脚20分别连接至采样电阻Rl的相对两端，以通过该两侦测引脚侦测输入电源I输出的电流。引脚18为栅极引脚(Gate)其连接至开关P5的栅极，控制芯片3通过引脚18发送信号控制开关P5的导通或者断开。与延时电路连接的引脚17为控制引脚(Mon)，引脚16为计时引脚(CT)。当控制芯片3检测到输入电源I输出的功率超出额定功率时，通过引脚17用以控制延时电路开始延时。引脚16用以判断延时电路的延时是否到达预设的时长，只有在引脚16确定延时到达预设的时长时，引脚18才会断开开关P5。
[0017]为精确控制延时的时间，本实用新型的所述延时电路7包括P-MOS开关组开关P1、开关P2、开关P3和开关P4以及N-MOS开关组开关N1、开关N2和开关N3，所述开关P1、开关P2和开关NI依次串联后连接在控制芯片的引脚20和开关组4之间，其中开关Pl的漏极与输入电源连接且源极与开关P2的漏极连接，开关NI的漏极与开关P2的源极连接且源极与开关组连接，开关Pl的栅极与开关NI的栅极连接；开关P3的源极与控制芯片的引脚I连接，漏极与参考电流源I连接后与开关组连接，开关P3的漏极与栅极相连后与开关P2的栅极连接；开关P4的漏极与控制芯片的引脚I连接且源极与开关N2的源极连接，开关N3的漏极与开关N2的漏极连接且源极与系统地线5连接，开关P4的栅极与开关N3的栅极连接，开关N2的栅极与控制芯片的引脚20连接，在开关P2源极和开关NI漏极的连线与开关P4和开关N3的栅极连线之间连接有与系统地线5相连的电容C3 ;其中开关Pl和开关NI的栅极连线与控制芯片(3)的引脚17连接，开关组4与控制芯片的引脚16连接。
[0018]本实用新型中的开关都采用P-MOS或N-MOS晶体管开关，延时电路对应输入电源I实际输出的功率较负载的额定功率的差值设置有多个区间:例如0-50W、50-100W、150-200W等，并且该延时电路对应上述每一区间会控制开关模组将对应数量的延时电容C2并联至延时电容Cl上，以通过改变延时电容Cl充电的时间来相应调节所述延时的时长。例如:假设所述负载的额定功率为380W，若延时电路检测到上述功率差值较低，如为50W时，则所述负载不会很快就烧坏，因此可在确保负载安全的前提下尽可能的增加延时的时长，使负载能够及时并且完整的保存当前的进程或者数据。此时，延时电路可控制开关组将若干个延时电容C2并联至延时电容Cl，以增大充电的电容容量，使被充电的电容电压达到保护点电压所需的时长，即增长延时的时长。若延时电路检测到上述功率差值较大时，如为240W，则负载将很可能很快被烧坏，需要尽快断开输入电源对负载的供电，因此控制芯片将通过延时电路控制开关组断开所有延时电容C2与延时电容Cl的连接，以将充电电容的容量减少至最小，相应的缩短电容达到保护点电压所需的时间，即可实现缩短所述延时的时长。
[0019]具体的开关组可以是多个子开关或多位拨码开关，本实用新型采用的所述开关组4多位拨码开关，其一端与延时电路7连接，另一端根据拨码开关数量分别连接一个延时电容C2后与系统地线连接。具体的所述多位拨码开关为8位的BCD8421型编码拨码开关，其每一子开关能对应连接一个延时电容C2，控制芯片3根据需要延时的长短控制延时电容C2并联的数量。
[0020]为了使控制芯片能够及时对输入电源突变的大小电流进行控制，控制芯片直接连接一个逻辑开关，通过逻辑开关能够在紧急情况下，控制芯片不经过延时电路而直接控制逻辑开关对输入电源进行通断。所述开关P5与负载的连线和系统地线之间串联有逻辑开关6和延时电容Cl，控制芯片3的引脚16同时与逻辑开关6和延时电容C3之间线路连接。
[0021]在上述情况下延时电容Cl的电容值可以设置得较小，延时电容C2的电容值也可设置得较小，使得当负载以一严重超标的功率异常运行时，延时电路仅通过延时电容Cl设置一较短的延时即断开输入电源对负载的供电，防止负载被烧坏；而当负载以并非严重超标的功率运行时，控制芯片可将多个延时电容C2并联至延时电容Cl来设置一较长的延时才断开输入电源对负载的供电，以确保负载30在不被烧坏的同时能够及时保存当前运行的进程以及数据。具体的逻辑开关可以是与门电路。
[0022]本实用新型在工作时，当输入电源经I采样电阻Rl以及开关P5对负载2供电的过程中，控制芯片3与延时电路7同时通过采样电阻Rl检测输入电源输出至负载2的功率。当输入电源I输出的功率超出负载2的额定功率时，控制芯片3将触发逻辑开关导通，使延时电容Cl开始充电。同时，延时电路根据输入电源I输出的功率与额定功率的差值控制开关模组将对应数量的延时电容C2并联至延时电容Cl。然后，控制芯片3检测延时电容Cl上的电压是否达到所述保护点电压值，若达到了所述保护点电压值，则断开开关P5，即可停止输入电源对负载的供电。负载于延时电容Cl的电压达到保护点电压所需延时内，即可将当前运行的进程或者数据及时的保存下来。
[0023]本实用新型的保护电路于输入电源输出的功率超出负载的额定功率时，可根据二者功率的不同差值相应调节停止输入电源对负载供电之间所等待的延时时长，在实际功率过大时可以及时进行断电保护，而当实际功率并非严重超标时可以在确保负载在不被烧坏的前提下尽可能设置较长的延时，以及时并且完整的保存当前运行的进程或者数据。
[0024]以上所述仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制，虽然本实用新型已以较佳实施例公开如上，然而并非用以限定本实用新型，任何熟悉本专利的技术人员在不脱离本实用新型技术方案范围内，当可利用上述提示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本实用新型方案的范围内。
【权利要求】
1.一种数据机的延时保护电路，包括输入电源(I)和负载(2)，在输入电源(I)和负载(2)之间连接有按输入电源上功率变化而延迟负载输出通断的延时电路(7)，以及配合延时电路维持延长时间的开关组(4)，其特征在于，所述延时电路连接有根据输入电源上功率异常变化而控制延时电路延长时间的控制电路。
2.如权利要求1所述的一种数据机的延时保护电路，其特征在于，所述控制电路包括串联在输入电源(I)和负载(2)之间线路上的采样电阻R1、开关P5，以及获取采样结果并根据结果控制延时时间的控制芯片(3)，所述控制芯片(3)采用TPS75003，TPS75003的引脚I和引脚20分别连接在采样电阻Rl的两端，引脚18与开关P5的栅极连接。
3.如权利要求2所述的一种数据机的延时保护电路，其特征在于，所述延时电路(7)包括P-MOS开关组开关Pl、开关P2、开关P3和开关P4以及N-MOS开关组开关N1、开关N2和开关N3，所述开关P1、开关P2和开关NI依次串联后连接在控制芯片的引脚20和开关组(4)之间，其中开关Pl的漏极与输入电源连接且源极与开关P2的漏极连接，开关NI的漏极与开关P2的源极连接且源极与开关组连接，开关Pl的栅极与开关NI的栅极连接；开关P3的源极与控制芯片的引脚I连接，漏极与参考电流源I连接后与开关组连接，开关P3的漏极与栅极相连后与开关P2的栅极连接；开关P4的漏极与控制芯片的引脚I连接且源极与开关N2的源极连接，开关N3的漏极与开关N2的漏极连接且源极与系统地线(5)连接，开关P4的栅极与开关N3的栅极连接，开关N2的栅极与控制芯片的引脚20连接，在开关P2源极和开关NI漏极的连线与开关P4和开关N3的栅极连线之间连接有与系统地线(5)相连的电容C3 ;其中开关Pl和开关NI的栅极连线与控制芯片(3)的引脚17连接，开关组(4)与控制芯片的引脚16连接。
4.如权利要求3所述的一种数据机的延时保护电路，其特征在于，所述开关P5与负载的连线和系统地线之间串联有逻辑开关(6)和延时电容Cl，控制芯片(3)的引脚16同时与逻辑开关(6)和延时电容C3之间线路连接。
5.如权利要求4所述的一种数据机的延时保护电路，其特征在于，所述开关组(4)为多位拨码开关，其一端与延时电路(7)连接，另一端根据拨码开关数量分别连接一个延时电容C2后与系统地线连接。
6.如权利要求5所述的一种数据机的延时保护电路，其特征在于，所述多位拨码开关为8位8421型拨码开关。
【文档编号】H03K17/284GK203445589SQ201320509115
【公开日】2014年2月19日 申请日期:2013年8月19日 优先权日:2013年8月19日
【发明者】栗宝卿, 柯小星, 蔺殿军, 刘洋 申请人:中国大唐集团财务有限公司
【专利摘要】本实用新型公开一种数据机的延时保护电路，包括输入电源和负载，在输入电源和负载之间连接有按输入电源上功率变化而延迟负载输出通断的延时电路，以及配合延时电路维持延长时间的开关组，所述延时电路连接有根据输入电源上功率异常变化而控制延时电路延长时间的控制电路。本实用新型的控制电路用以分析输入电源对负载输出时的供电异常准确状态，通过检测输入电源输出至负载输出的功率来确认当前电流是否对负载造成影响以及影响程度，当检测到输入电源输出的功率超出负载额定的设定值时，根据超出的功率值大小设定延时电路的延时时长，对实际功率过大的时进行快速断电保护。
【专利说明】一种数据机的延时保护电路
【技术领域】
[0001]本实用新型涉及电学领域，具体涉及一种能够调整延时时间的延时控制电路。
【背景技术】
[0002]延时电路在各个行业中应用都非常广泛，精确的延时电路能够改善集成电路的性能。特别是在数据存储应用中，对存储单元进行读写等操作时，都需要延时电路实现时序控制。
[0003]现有技术中在设计延时处理电路时，多是利用晶体管开关P-MOS或N-MOS与缓冲器进行组合，再加上电阻、电容的充放电效果，来延时或累加延时效果，但是此类设计常采用并行设计，这就会在延时电路中出现瞬态导通电流，该电流的存在不能被电容接受而流向大地，造成功率损耗。此外现有技术中的延时处理电路一般只靠延时电路自动执行，不能对延时电路进行调节或控制，适应性较差。
实用新型内容
[0004]为解决现有技术中延时电路功率损耗较大及自我调节能力差的问题，本实用新型提供一种功耗小且能够进行延时调控的延时电路，具体方案如下:一种数据机的断电延时保护电路，包括输入电源和负载，在输入电源和负载之间连接有按输入电源上功率变化而延迟负载输出通断的延时电路，以及配合延时电路维持延长时间的开关组，其特征在于，所述延时电路连接有根据输入电源上功率异常变化而控制延时电路延长时间的控制电路。
[0005]为方便根据不同的电流强度改变延时时长:所述控制电路包括串联在输入电源和负载之间线路上的采样电阻R1、开关P5，以及获取采样结果并根据结果控制延时时间的控制芯片，所述控制芯片采用TPS75003，TPS75003的引脚I和引脚20分别连接在采样电阻Rl的两端，引脚18与开关P5的栅极连接。
[0006]为方便根据不同的电压调整相应的延时时长:所述延时电路包括P-MOS开关组开关P1、开关P2、开关P3和开关P4以及N-MOS开关组开关N1、开关N2和开关N3，所述开关P1、开关P2和开关NI依次串联后连接在控制芯片的引脚20和开关组之间，其中开关Pl的漏极与输入电源连接且源极与开关P2的漏极连接，开关NI的漏极与开关P2的源极连接且源极与开关组连接，开关Pl的栅极与开关NI的栅极连接；开关P3的源极与控制芯片的引脚I连接，漏极与参考电流源I连接后与开关组连接，开关P3的漏极与栅极相连后与开关P2的栅极连接；开关P4的漏极与控制芯片的引脚I连接且源极与开关N2的源极连接，开关N3的漏极与开关N2的漏极连接且源极与系统地线连接，开关P4的栅极与开关N3的栅极连接，开关N2的栅极与控制芯片的引脚20连接，在开关P2源极和开关NI漏极的连线与开关P4和开关N3的栅极连线之间连接有与系统地线相连的电容C3 ;其中开关Pl和开关NI的栅极连线与控制芯片的引脚17连接，开关组与控制芯片的引脚16连接。
[0007]为方便直接控制输入电源:所述开关P5与负载的连线和系统地线之间串联有逻辑开关和延时电容Cl，控制芯片的引脚16同时与逻辑开关和延时电容C3之间线路连接。[0008]为方便延长延时时间:所述开关组为多位拨码开关，其一端与延时电路连接，另一端根据拨码开关数量分别连接一个延时电容C2后与系统地线连接。
[0009]优选的开关为:所述多位拨码开关为8位8421型拨码开关。
[0010]本实用新型的控制电路用以分析输入电源对负载输出时的供电异常准确状态，通过检测输入电源输出至负载输出的功率来确认当前电流是否对负载造成影响以及影响程度，当检测到输入电源输出的功率超出负载额定的设定值时，根据超出的功率值大小设定延时电路的延时时长，对实际功率过大的时进行快速断电保护。当功率值超出是在负载的容忍范围内时，则通过对开关组和延时电路的设置来延长时间，以使负载有足够的时间来保存当前的进程或者数据。
【专利附图】
【附图说明】
[0011]图1本实用新型的电路结构示意图；
[0012]附图中标号说明:1_输入电源、2-负载、3-控制芯片、4-开关组、5-系统地线、
6-逻辑开关。
【具体实施方式】
[0013]如图1所示，本实用新型的一种数据机的断电延时保护电路，包括输入电源I和负载2，在输入电源I和负载2之间连接有按输入电源上功率变化而延迟负载输出通断的延时电路7，以及配合延时电路维持延长时间的开关组4，所述延时电路连接有根据输入电源上功率异常变化而控制延时电路延长时间的控制电路。
[0014]本实用新型的控制电路用以分析输入电源对负载输出时的供电异常准确状态，通过检测输入电源输出至负载输出的功率来确认当前电流是否对负载造成影响以及影响程度，当检测到输入电源输出的功率超出负载额定的设定值时，根据超出的功率值大小设定延时电路的延时时长，对实际功率过大的时进行快速断电保护。当功率值超出是在负载的容忍范围内时，则通过对开关组和延时电路的设置来延长时间，以使负载有足够的时间来保存当前的进程或者数据。
[0015]如图1所示，所述控制电路包括串联在输入电源I和负载2之间线路上的采样电阻R1、开关P5，以及获取采样结果并根据结果控制延时时间的控制芯片3，所述控制芯片3采用TPS75003，TPS75003的引脚I和引脚20分别连接在采样电阻Rl的两端，引脚18与开关P5的栅极连接。
[0016]本实用新型中输入电源I通过采样电阻RUP-MOS晶体管开关P5对负载供电。开关P5在控制芯片3的控制下导通或者断开输入电源I的供电。控制芯片TPS75003为集成电路，通过检测采样电阻Rl上的电流确定输入电源I输出的功率(正常情况下输入电源输出的电压固定不变，等于负载的额定电压)。控制芯片3检测到输入电源输出的功率高出额定功率时，将控制延时电路进行延时至预设的时长后，才断开开关P5停止输入电源对负载的供电，而负载在延时时长内能及时保存当前的进程或者数据等。控制芯片TPS75003的引脚I (Sens)和引脚20 (Sens)为侦测引脚，控制芯片将引脚I以及引脚20分别连接至采样电阻Rl的相对两端，以通过该两侦测引脚侦测输入电源I输出的电流。引脚18为栅极引脚(Gate)其连接至开关P5的栅极，控制芯片3通过引脚18发送信号控制开关P5的导通或者断开。与延时电路连接的引脚17为控制引脚(Mon)，引脚16为计时引脚(CT)。当控制芯片3检测到输入电源I输出的功率超出额定功率时，通过引脚17用以控制延时电路开始延时。引脚16用以判断延时电路的延时是否到达预设的时长，只有在引脚16确定延时到达预设的时长时，引脚18才会断开开关P5。
[0017]为精确控制延时的时间，本实用新型的所述延时电路7包括P-MOS开关组开关P1、开关P2、开关P3和开关P4以及N-MOS开关组开关N1、开关N2和开关N3，所述开关P1、开关P2和开关NI依次串联后连接在控制芯片的引脚20和开关组4之间，其中开关Pl的漏极与输入电源连接且源极与开关P2的漏极连接，开关NI的漏极与开关P2的源极连接且源极与开关组连接，开关Pl的栅极与开关NI的栅极连接；开关P3的源极与控制芯片的引脚I连接，漏极与参考电流源I连接后与开关组连接，开关P3的漏极与栅极相连后与开关P2的栅极连接；开关P4的漏极与控制芯片的引脚I连接且源极与开关N2的源极连接，开关N3的漏极与开关N2的漏极连接且源极与系统地线5连接，开关P4的栅极与开关N3的栅极连接，开关N2的栅极与控制芯片的引脚20连接，在开关P2源极和开关NI漏极的连线与开关P4和开关N3的栅极连线之间连接有与系统地线5相连的电容C3 ;其中开关Pl和开关NI的栅极连线与控制芯片(3)的引脚17连接，开关组4与控制芯片的引脚16连接。
[0018]本实用新型中的开关都采用P-MOS或N-MOS晶体管开关，延时电路对应输入电源I实际输出的功率较负载的额定功率的差值设置有多个区间:例如0-50W、50-100W、150-200W等，并且该延时电路对应上述每一区间会控制开关模组将对应数量的延时电容C2并联至延时电容Cl上，以通过改变延时电容Cl充电的时间来相应调节所述延时的时长。例如:假设所述负载的额定功率为380W，若延时电路检测到上述功率差值较低，如为50W时，则所述负载不会很快就烧坏，因此可在确保负载安全的前提下尽可能的增加延时的时长，使负载能够及时并且完整的保存当前的进程或者数据。此时，延时电路可控制开关组将若干个延时电容C2并联至延时电容Cl，以增大充电的电容容量，使被充电的电容电压达到保护点电压所需的时长，即增长延时的时长。若延时电路检测到上述功率差值较大时，如为240W，则负载将很可能很快被烧坏，需要尽快断开输入电源对负载的供电，因此控制芯片将通过延时电路控制开关组断开所有延时电容C2与延时电容Cl的连接，以将充电电容的容量减少至最小，相应的缩短电容达到保护点电压所需的时间，即可实现缩短所述延时的时长。
[0019]具体的开关组可以是多个子开关或多位拨码开关，本实用新型采用的所述开关组4多位拨码开关，其一端与延时电路7连接，另一端根据拨码开关数量分别连接一个延时电容C2后与系统地线连接。具体的所述多位拨码开关为8位的BCD8421型编码拨码开关，其每一子开关能对应连接一个延时电容C2，控制芯片3根据需要延时的长短控制延时电容C2并联的数量。
[0020]为了使控制芯片能够及时对输入电源突变的大小电流进行控制，控制芯片直接连接一个逻辑开关，通过逻辑开关能够在紧急情况下，控制芯片不经过延时电路而直接控制逻辑开关对输入电源进行通断。所述开关P5与负载的连线和系统地线之间串联有逻辑开关6和延时电容Cl，控制芯片3的引脚16同时与逻辑开关6和延时电容C3之间线路连接。
[0021]在上述情况下延时电容Cl的电容值可以设置得较小，延时电容C2的电容值也可设置得较小，使得当负载以一严重超标的功率异常运行时，延时电路仅通过延时电容Cl设置一较短的延时即断开输入电源对负载的供电，防止负载被烧坏；而当负载以并非严重超标的功率运行时，控制芯片可将多个延时电容C2并联至延时电容Cl来设置一较长的延时才断开输入电源对负载的供电，以确保负载30在不被烧坏的同时能够及时保存当前运行的进程以及数据。具体的逻辑开关可以是与门电路。
[0022]本实用新型在工作时，当输入电源经I采样电阻Rl以及开关P5对负载2供电的过程中，控制芯片3与延时电路7同时通过采样电阻Rl检测输入电源输出至负载2的功率。当输入电源I输出的功率超出负载2的额定功率时，控制芯片3将触发逻辑开关导通，使延时电容Cl开始充电。同时，延时电路根据输入电源I输出的功率与额定功率的差值控制开关模组将对应数量的延时电容C2并联至延时电容Cl。然后，控制芯片3检测延时电容Cl上的电压是否达到所述保护点电压值，若达到了所述保护点电压值，则断开开关P5，即可停止输入电源对负载的供电。负载于延时电容Cl的电压达到保护点电压所需延时内，即可将当前运行的进程或者数据及时的保存下来。
[0023]本实用新型的保护电路于输入电源输出的功率超出负载的额定功率时，可根据二者功率的不同差值相应调节停止输入电源对负载供电之间所等待的延时时长，在实际功率过大时可以及时进行断电保护，而当实际功率并非严重超标时可以在确保负载在不被烧坏的前提下尽可能设置较长的延时，以及时并且完整的保存当前运行的进程或者数据。
[0024]以上所述仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制，虽然本实用新型已以较佳实施例公开如上，然而并非用以限定本实用新型，任何熟悉本专利的技术人员在不脱离本实用新型技术方案范围内，当可利用上述提示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本实用新型方案的范围内。
【权利要求】
1.一种数据机的延时保护电路，包括输入电源(I)和负载(2)，在输入电源(I)和负载(2)之间连接有按输入电源上功率变化而延迟负载输出通断的延时电路(7)，以及配合延时电路维持延长时间的开关组(4)，其特征在于，所述延时电路连接有根据输入电源上功率异常变化而控制延时电路延长时间的控制电路。
2.如权利要求1所述的一种数据机的延时保护电路，其特征在于，所述控制电路包括串联在输入电源(I)和负载(2)之间线路上的采样电阻R1、开关P5，以及获取采样结果并根据结果控制延时时间的控制芯片(3)，所述控制芯片(3)采用TPS75003，TPS75003的引脚I和引脚20分别连接在采样电阻Rl的两端，引脚18与开关P5的栅极连接。
3.如权利要求2所述的一种数据机的延时保护电路，其特征在于，所述延时电路(7)包括P-MOS开关组开关Pl、开关P2、开关P3和开关P4以及N-MOS开关组开关N1、开关N2和开关N3，所述开关P1、开关P2和开关NI依次串联后连接在控制芯片的引脚20和开关组(4)之间，其中开关Pl的漏极与输入电源连接且源极与开关P2的漏极连接，开关NI的漏极与开关P2的源极连接且源极与开关组连接，开关Pl的栅极与开关NI的栅极连接；开关P3的源极与控制芯片的引脚I连接，漏极与参考电流源I连接后与开关组连接，开关P3的漏极与栅极相连后与开关P2的栅极连接；开关P4的漏极与控制芯片的引脚I连接且源极与开关N2的源极连接，开关N3的漏极与开关N2的漏极连接且源极与系统地线(5)连接，开关P4的栅极与开关N3的栅极连接，开关N2的栅极与控制芯片的引脚20连接，在开关P2源极和开关NI漏极的连线与开关P4和开关N3的栅极连线之间连接有与系统地线(5)相连的电容C3 ;其中开关Pl和开关NI的栅极连线与控制芯片(3)的引脚17连接，开关组(4)与控制芯片的引脚16连接。
4.如权利要求3所述的一种数据机的延时保护电路，其特征在于，所述开关P5与负载的连线和系统地线之间串联有逻辑开关(6)和延时电容Cl，控制芯片(3)的引脚16同时与逻辑开关(6)和延时电容C3之间线路连接。
5.如权利要求4所述的一种数据机的延时保护电路，其特征在于，所述开关组(4)为多位拨码开关，其一端与延时电路(7)连接，另一端根据拨码开关数量分别连接一个延时电容C2后与系统地线连接。
6.如权利要求5所述的一种数据机的延时保护电路，其特征在于，所述多位拨码开关为8位8421型拨码开关。
【文档编号】H03K17/284GK203445589SQ201320509115
【公开日】2014年2月19日 申请日期:2013年8月19日 优先权日:2013年8月19日
【发明者】栗宝卿, 柯小星, 蔺殿军, 刘洋 申请人:中国大唐集团财务有限公司
最新回复(0)